CN1241353A - 用于封装集成电路的系统和方法 - Google Patents

用于封装集成电路的系统和方法 Download PDF

Info

Publication number
CN1241353A
CN1241353A CN97180896A CN97180896A CN1241353A CN 1241353 A CN1241353 A CN 1241353A CN 97180896 A CN97180896 A CN 97180896A CN 97180896 A CN97180896 A CN 97180896A CN 1241353 A CN1241353 A CN 1241353A
Authority
CN
China
Prior art keywords
route selection
carrier
integrated circuit
substrate
weld zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97180896A
Other languages
English (en)
Other versions
CN1105483C (zh
Inventor
S·K·布朗
G·E·埃弗里
A·K·威金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Microsystems LLC
Original Assignee
Alpine Microsystems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Microsystems LLC filed Critical Alpine Microsystems LLC
Publication of CN1241353A publication Critical patent/CN1241353A/zh
Application granted granted Critical
Publication of CN1105483C publication Critical patent/CN1105483C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

一种有效地互连多个IC的系统和方法,从而提高整个系统的电学性能。在本发明的系统的一个实施例中,多个载体(12)相应于多个IC(10),板(14)具有用于接收多个IC(10)的多个板区域。在本发明的方法的一个实施例中,为复杂IC中的每个IC(10)提供一载体(12)。提供具有开口(16)的板(14),把安装有载体(12)的IC(10)固定在板开口(16)中。

Description

用于封装集成电路的系统和方法
相关申请的交叉引用
本发明申请是1996年10月21日提交的名为“A SYSTEM AND METHODFOR PACKAGING INTEGRATED CIRCUITS”的60/028,905号美国临时专利申请的非临时申请，该临时申请把Sammy K.Brown、George E.Avery和Andrew K.Wiggin列为共同发明人且该申请已转让给Alpine Microsystems。这里通过引用其全部内容而引入60/028,905号申请。
技术领域
本发明涉及半导体器件的封装，尤其涉及把半导体衬底上的集成电路(IC)互连的系统和方法。
背景技术
通常由两个或多个IC来制造电子系统以提供完整的系统功能。直到最近以前，对于绝大多数应用来说，对性能和I/O引脚数目的限制并不明显。然而，由于把更多的器件集成在单个IC上以及时钟速度的增加，使得对性能和I/O引脚数目的限制成为半导体制造商的首要关心的问题。这是因为基于多个IC的电子系统的整个性能是各个IC的性能的函数，也是IC之间信号的性能的函数。IC之间的信号的性能继而是信号数目和连接IC的I/O引脚所使用的装置的电学特性的函数。因此，更有效的互连装置变得对电子系统的成本、尺寸、性能、重量和效率有重要的影响。
目前，用于互连IC的大多数常规方法是，首先封装各个IC，然后把已封装的IC装到诸如印刷电路板等衬底上。封装的尺寸通常是比IC大几倍，且这些封装通常是由金属引线框(lead frame)制成的且保存在塑料模制壳体内。然后，把已封装的IC定位并焊接到印刷电路板，以形成完整的电子系统。本方法的优点包括成本低以及在随后的处理期间保护IC。此外，封装被用作测试IC的标准化载体，从而可以便宜和快速的方式改变印刷电路板的设计。可进一步使得把IC装配到印刷电路板自动化。最后，本系统允许修改印刷电路。
然而，由于先进的IC需要比常规互连技术所可能的更高的性能和更大的I/O引脚数目，所以需要一种更有效的方法。常规方法的电学性能和散热能力都有限。封装的电学寄生特性、导体的长度、由印刷电路板的结构所引入的电学寄生以及印刷电路板中所使用的介电材料都限制了该方法的电学性能。这些限制继而把该系统上信号的数目限制在最多几百个信号，而不管IC或系统的复杂性。由于目前IC互连的性能比IC的性能低，所以它限制了整个系统的性能。
集成电路在100MHz进行操作。然而，目前的IC互连方法把系统的操作限制到低于100MHz。因此，需要一种有效的集成电路互连装置以保持与相应的集成电路性能的发展同步。
发明内容
本发明提供了有效地互连多个IC从而提高整个系统的电学性能的系统和方法。
在本发明的系统的一个实施例中，多个载体相应于多个IC，且每个板具有用于接收多个IC的板区域。每个载体具有第一和第二组触点以及其间的一组互连。在把相应IC安装到载体的表面时，第一组触点连到相应IC上的触点。每个板区域具有连到各个载体的第二组触点的一组板触点，且该板具有连接该组板触点中选定的触点的一组板互连。在把各个载体安装到板时，多个板区域还形成其尺寸用以清除各个载体的IC的开口。
在本发明的方法的一个实施例中，把多个IC安装到相应的载体上。每个相应的载体有具有足够触点的表面，使用掩埋的互连把载体上的一组触点连到IC上的一组触点。提供具有开口的板，把这些IC装配到板的开口中，载体与板嵌合。
在下文和附图中将更详细地描述本发明的这些和其它实施例及其许多优点和特点。在图中，相同的标号表示功能相同或相似的元件。
附图概述
图1示出依据本发明系统的用于有效互连IC的不同元件的分解图；
图2A-2C分别示出板上的IC/载体子配件的俯视图、IC/载体子配件的侧视图以及IC/载体子配件的侧视图；
图3示出载体上的一组示例的电气连接；
图4A-4B分别示出安装到载体上的单个IC以及安装到载体上的多个IC；
图5示出依据本发明方法的用于有效互连IC的步骤；
图6示出依据本发明另一个方法的IC互连方法的步骤；
图7是依据本发明的载体晶片的简化平面图；
图8是图7所示载体晶片的一部分的详细平面图；
图9是依据第一变通实施例的图2A-2C所示载体的平面示意图；
图10是依据第二变通实施例的图2A-2C所示载体的平面示意图；
图11是依据第三变通实施例的图2A-2C所示载体的平面示意图；
图12是依据第四变通实施例的图2A-2C所示载体的平面示意图；
图13是依据本发明的安装到衬底的图2A-2C所示IC-载体-板子配件的平面图；以及
图14是依据本发明变通实施例的安装到衬底的图13所示IC-载体-板子配件的平面图。
本发明的较佳实施方式
本发明提供了用于有效地互连IC以形成整个系统性能提高的复杂电子元件的系统和方法。
图1示出安装载体12的IC10以及具有多个开口16的板14的分解图。如图所示，板14具有四个开口16，然而，开口16的数目依据待连到板14的载体数目而变化。同样，虽然示出开口16具有相同的尺寸，但它们的尺寸可以是不同的，在另一个例子中，由将被电气连接到板14的IC的尺寸来确定开口的尺寸。在如图1所示的例子中，载体12只连到IC10。然而，如以下所讨论的，可把载体12连到不止一个IC或者连到其它电子元件。如果载体12只连到一个IC，则系统的载体的数目将依据复杂IC中IC的数目。在一较佳实施例中，载体的尺寸相应于复杂IC中IC的尺寸，板的尺寸相应于复杂IC的尺寸。
由于载体12连接IC10和板14，载体12最好与板14和IC10热兼容。使用诸如在IC和封装之间进行连接的金属丝(wire)等适当材料可实现IC10、载体12和板14之间的热膨胀补偿。此外，可使用焊接材料来限制应力。然而，较佳的方法是由热膨胀系数(CTE)类似于IC10的材料来制造载体12和板14。在一较佳实施例中，由与IC10相同的材料来制造载体12和板14。由于IC通常是由具有相对低的CTE的单晶硅制成，所以硅是较佳的载体和板材料。然而，还可使用具有相当CTE的砷化钾或其它材料。
图1还示出板14上的互连，板14是利用半导体光刻工艺制造的；因而，板14上的板互连20的线路密度高于常规的板级互连，预先制造载体12上的连接22，以配合板14上的连接24的焊接区图案。因此，板14既被用作机械底板，也至少实现通过相邻载体和IC之间的互连20进行路由选择的单层，由于允许IC之间的信号通过相邻芯片IC而使IC互连较佳地分布于载体中，所以在板14中最好没有通路(via)。由于所有的系统路由选择最好跨越独立的载体来分布，所以把板的路由选择的复杂性减少到单个节点组。与单个互连板相比，载体中的互连分布大大简化了互连任务，且明显地提高了整个系统的性能。虽然板14最好只有一层互连，但在产量不太重要的应用中，板14可具有多层互连。在这些应用中，由于互连将包括穿越(pass through)以及跨接，所以板14中会有通路。
图2A-2C分别示出板14上的IC/载体子配件25的俯视图，IC/载体子配件25的侧视图以及板14上的IC/载体子配件25的侧视图。如图2B所示，子配件25由安装到载体12的IC 10构成。给载体12预先制造焊球(solder bump)(如连接21和22所示)，这些焊球按照分别反映IC10和板14的焊接区(bond pad)图案的对准的阵列放置。IC10是通过连接21倒装到载体12上的。如图2C所示，把每个子配件25安装到板14，从而IC 10将固定在开口16内。可看出，载体12在开口16周围延伸并通过连接22连到板14。通常，IC 10与载体12之间的连接21的数目将不等于载体12与板14之间的连接22的数目。
使用开口16可使所有的信号连接都位于由IC 10的上侧、载体12的上侧以及板14的上侧形成的平面中。此结构非常有利，因为硅具有这样的化学特性，从而通过比几十微米更厚的硅材料来形成电镀的通路是不实际的。通过把同一种材料用于载体12和板14，可在载体12和板14之间形成直接的焊接连接。由于IC 10和载体12最好以相同的材制成，所以还可把信号连接直接焊接在载体上并连到IC。如上所述，载体12上的焊球对准，以反映与IC 10的焊接区图案。因而，不必使IC具有焊球。
使用焊球把IC连到载体并把载体连到板的优点是，可使用区域阵列(areaarray)使可获得的外部信号连接的数目最大。此外，可消除与金属丝连接(wirebonding)有关的寄生。焊球倒装式焊接是一种自动的工艺，且形成焊球的(bumping)成本不会随引脚计数而增加。因而，使用焊球还允许集成更高的引脚计数同时保持低成本。
图3示出载体12上的示例电气互连结构。为了简化，示出相对少量的连接。可看出，载体12具有沿其外围的连接22以及位于其中央部分的连接21。连接21和22分别把IC 10连到载体12以及把载体12连到板14。可使用掩埋互连把连接21路由选择到连接22，这种路由选择可具有至少一个跨接。这些跨接允许载体12上的IC来往传递信号。此外，载体12上的信号路径可与IC路由选择无关。这些独立的信号路径用作从邻接IC到其它相邻IC的信号的穿越(passthrough)。这样，IC互连的分布跨越独立的载体。
依据特定复杂IC的应用来预先确定连接21和22。由于使用半导体光刻技术来制造连接21和22，所以获得的路由选择的密度类似于芯片上的互连的密度。IC之间的连接数目(公知为外部互连)所需的互连密度一般明显地少于连接IC上的晶体管所使用的互连密度。因而，使用制造IC本身的相同或不太先进的半导体工艺，可使外部互连密度一直保持足够高。使用此相同的技术，还可把外部互连固定在与IC本身的面积相同或更小的区域内。这样使得产量明显优于目前的方法，这是因为印刷电路板的尺寸和面积通常比IC本身大几倍。
由多层半导体金属化工艺来制造载体12。通过使用位于同一层内的通路来实行信号路径之间的跨接。由于所有的通路都位于同一层，所以可通过单掩模编程在制造阶段容易地形成路径21和22的定制变化。对于每个新的应用，可依据所需的特定互连来确定通路的位置。一旦确定通路的位置，则只需改变包含通路的层。
图4A示出安装在载体12上的单个IC 10。如图4B所示，也可把多个IC安装在载体12上。虽然4A和4B只示出载体12上的IC，但也可把电阻器、电容器和其它电学元件与IC一起安装在载体12上。因而，载体12在其内部起着多芯片模块的作用。由于可使板14上的更多元件互连起来，所以这是有利的。此外，由于把载体12用作中间板，所以这些互连可与芯片上的互连相比。
图5是示出依据本发明的IC互连的较佳方法的流程图。如图所示，对于每个复杂的IC，分开地制造板晶片、载体晶片和IC晶片。参考步骤501，在制成板晶片后，步骤503在板中形成开口。在步骤505分离各板，并在步骤507对其进行测试。在步骤521制造载体，并在步骤523进行测试并挑出有缺陷的单元。在步骤525，丢弃有缺陷的单元，并把好的单元分割成独立的载体。参考步骤541到545，在制成IC后还测试其缺陷。也从有缺陷的单元中挑出好的单元并把这些好的单元分割成独立的IC。在步骤550，把好的IC小片(die)安装到相应的好载体上。在把IC安装到载体后，在步骤555对IC实行最后的测试。在把IC与其它子系统IC相集成前的这个附加测试消除了产生“已知的好小片”的负担。由于没有有关小片的质量的假设，所以也可消除合成生产损耗。在步骤570把IC/载体子配件安装到板上。在步骤572测试是否有不良连接，在通过测试后，在步骤574完成此配件。
参考图6和7，示出依据本发明的IC互连的另一个方法。具体来说，步骤601、603、605和607相应于以上参考图5所讨论的步骤501、503、505和507。然而，图6所示的方法的不同之处在于，在分割载体前把独立的IC 110装配到载体上(未示出)。具体来说，在步骤621制造载体晶片112a，从而其中具有多个隔开的载体区112。在步骤641，以一独立的工艺来制造IC 110。其后，在步骤645分割IC 110，并在步骤647使用以上所讨论的焊接技术把它们装配到载体晶片112a。这样，每个载体区112将具有与其相连的至少一个IC 110。
参考图3、6和7，在分割载体12前添加IC 110允许在最终的装配前对IC110进行100％的功能性测试或老化(burn-in)。为此，载体晶片112包括电源平面120和接地平面122以及信号路径124。可通过互连126把每个载体区112耦合到电源平面120和接地平面122。在此结构中，可在完成装配并运送到最终用户前，在步骤655，对与载体区112相连的IC 110进行测试。具体来说，使信号路径124、接地和电源平面120与122以及互连126与所需的连接21电气连通，以便于偏置并把信号传输到IC 110。继而，可通过对有缺陷的IC 110进行及早的检测以减少因缺陷所引起的成本。可在分割后但在最终装配到板14前丢弃载体区112和IC 110，从而节约处置适当功能板14的成本。此外，在功能性测试中可减少损坏IC 110的几率，因为在耦合垫片(pad)124a和126a处发生耦合信号及偏置电压与IC 110的耦合。在老化期间，IC 110与测试单元(未示出)没有实际接触。
参考图7和8，通过位于相邻载体区122之间的测试电路区130把信号路径124和互连126路由选择到每个载体区112。为进行功能性测试，还有适当地构成位于载体区112中的IC所需的其它电路元件包含在测试电路区130中。例如，可在其中放置隔离电阻器132和134。这样，可分别经由隔离电阻器132和134把每个IC 110耦合到电源平面120和接地平面122。这防止了与某一载体区112有关的短路使整个载体晶片112a短路。如图6所示，在分割步骤670期间，如图8所示，平分测试电路区130和电源及接地平面120和122。这样使得可切割载体晶片112a而不损坏各别载体区112。如图6所示，在步骤672测试不良连接，在通过测试后，在步骤674完成装配。
参考图9，假定给载体112提供可与芯片上的互连相比的互连，则根据可附加到载体212上的IC 210的操作的需要，在载体212上设置各种电路。这样在生产IC 210时提供了更大的灵活性，从而减少每单元价格。例如，考虑典型IC上的大量器件，最小特征尺寸在0.25微米的数量级。然而，通常不需要把与IC有关的器件定标到具有0.25微米数量级的最小特征尺寸。一个这样的器件是I/O缓冲器214。由此载体212，I/O缓冲器214可在其中形成并仍旧提供与IC相同的功能，而成本减少了。可如此构成I/O缓冲器，从而它们的尺寸比IC上的特征尺寸大得多。这样，通过避免使不必定标的电路具有小的尺寸节约了相应于IC 210的成本。此外，在本例中，可以例如1微米数量级的大得多的特征尺寸来制造I/O缓冲器214这些电路。以类似的方式在载体312上设置其它器件，从而便于与其相连的IC 310的操作，这些器件诸如图10所示的时钟分布网络314、图11所示的具有温度传感器414的功率分布网络以及图12所示的嵌入的RLC电路54。
参考图13，示出的IC 710具有安装表面710a和与安装表面710a相对放置的主表面710b。如上所述，利用焊球720把安装表面710a耦合到载体712的安装表面712a。板714包括安装表面714a以及与其相对放置的主表面714b，如上所述，利用焊球722把载体712安装到安装表面714a，从而把IC 710放在孔716中。最好如此选择焊球720和722的尺寸，从而主表面710b与主表面714b共面。这样，可把散热片725安装到IC 710的主表面710b和板714的主表面714b。除了散热以外，散热片725还对板714和IC 710提供机械支撑。还可使用焊球728把此子配件安装到诸如印刷电路板726等封装衬底上，载体712位于板714和印刷电路板714之间。
此外，还可如此颠倒子配件的方位，从而如图14所示把IC 810和板814放置在载体812和印刷电路板826之间。这样，把板814的主表面814b和主表面812b装到印刷电路板826。使用如金属丝830所示的丝连接技术在印刷电路板826和板814的安装表面814a之间实行电气连通。

Claims (20)

1.一种用于集成电路的衬底，其特征在于包括：
绝缘部件，具有多个信号迹线和置于其上的多个焊点，所述多个焊点包围所述绝缘部件的区域，所述多个焊点与所述多个信号迹线的子组相连，从而所述子组中的每个所述信号迹线从所述多个焊点中的一个远离所述区域延伸，从而限定非电气导电区；以及
路由选择载体，具有多个导电迹线和多个导电焊接区，与所述焊点子组层叠的所述多个导电焊接区的子组包围所述区域，从而在置于最终的底座位置时，所述焊接区子组中的每一个与所述焊点子组中的一个层叠，所述多个导电迹线的子群与所述非导电区域层叠且在所述子组的一对焊接区之间延伸，从而使一对所述焊点电气连通。
2.如权利要求1所述的衬底，其特征在于所述集成电路耦合到所述路由选择载体的其余的焊接区，并如此放置在其上，从而与所述非导电区层叠。
3.如权利要求1所述的衬底，其特征在于所述非导电区包括一孔。
4.如权利要求1所述的衬底，其特征在于所述集成电路被耦合到所述路由选择载体的其余的焊接区，所述非导电区包括面积超过所述集成电路的截面积的孔，所述集成电路被如此放置在所述路由选择载体上，从而当所述路由选择载体和所述绝缘部件到达最终的底座位置时所述集成电路固定在所述孔内。
5.如权利要求1所述的衬底，其特征在于所述集成电路和所述路由选择载体具有匹配的热膨胀系数。
6.如权利要求1所述的衬底，其特征在于所述集成电路被耦合到所述路由选择载体的其余的焊接区并被如此放置在其上从而与所述非导电区层叠，所述非导电区的尺寸大于所述集成电路的截面积。
7.如权利要求1所述的衬底，其特征在于由硅来形成所述绝缘部件和所述路由选择载体。
8.如权利要求1所述的衬底，其特征在于所述路由选择载体包括在其中形成的并与所述集成电路电气连通的电子电路。
9.如权利要求1所述的衬底，其特征在于电气连通的一对所述焊点依据所述路由选择载体相对于所述绝缘部件的方位。
10.一种用于集成电路的衬底，其特征在于包括：
绝缘部件，具有多个信号迹线、一孔和位于所述孔的圆周周围的多个焊点，所述多个信号迹线的子组与所述多个焊点相连，从而所述子组的每个所述信号迹线从所述多个焊点中的一个远离所述孔延伸；以及
路由选择载体，具有多个导电迹线和多个导电焊接区，所述多个导电焊接区的子组与所述焊点子组层叠，从而在被置于子组的底座位置时所述焊接区子组中的每一个与所述焊点子组中的一个层叠，所述多个导电迹线的子群与所述孔层叠并在所述子组的一对焊接区之间延伸，从而使一对所述焊点电气连通，电气连通的一对所述焊点依据所述路由选择载体相对于所述绝缘部件的方位。
11.如权利要求10所述的衬底，其特征在于所述路由选择载体包括在其中形成的并与所述集成电路电气连通的电子电路。
12.如权利要求11所述的衬底，其特征在于所述集成电路被耦合到所述路由选择载体的其余的焊接区，所述集成电路被如此放置在所述路由选择载体上，从而当所述路由选择载体和所述绝缘部件到达最终的底座位置时所述集成电路固定在所述孔内。
13.如权利要求12所述的衬底，其特征在于所述集成电路和所述路由选择载体具有匹配的热膨胀系数。
14.如权利要求13所述的衬底，其特征在于由硅来形成所述绝缘部件和所述路由选择载体。
15.如权利要求14所述的衬底，其特征在于所述绝缘部件具有多个孔，有所述多个焊点置于每个孔的圆周周围，所述多个信号迹线的子组在一对焊接区之间延伸，其中的一个焊接区与所述多个孔中的一个相连，另一个焊接区与其余的孔中的一个相连。
16.一种用于集成电路的衬底，其特征在于包括：
绝缘部件，具有多个信号迹线、多个孔和多个焊点，有多个焊点置于所述多个孔中每一个的圆周周围，所述多个信号迹线的子组在一对焊接区之间延伸，其中的一个焊接区与所述多个孔中的一个相连，另一个焊接区与其余的孔中的一个相连；以及
多个路由选择载体，每个载体具有多个导电迹线和多个导电焊接区，所述多个导电焊接区的子组与所述多个焊点层叠，从而在被置于最终的底座位置时所述焊接区子组中的每一个与所述多个焊点中的一个层叠，所述集成电路被耦合到其余的焊接区并如此放置在所述路由选择载体上，从而固定在所述最终底座位置的所述多个孔中的一个孔内，所述多个导电迹线的子群与所述孔层叠并在所述子组的一对焊接区之间延伸，从而使一对所述焊点电气连通，电气连通的所述焊点对依据所述路由选择载体相对于所述绝缘部件的方位。
17.如权利要求16所述的衬底，其特征在于所述多个焊接区中的每一个包括附加到其上的焊球。
18.如权利要求17所述的衬底，其特征在于所述集成电路被电气耦合到所述路由选择载体的其余的焊接区，所述集成电路被如此放置在所述路由选择载体上，从而当所述路由选择载体与所述绝缘部件到达最终的底座位置时所述集成电路固定在所述孔中。
19.如权利要求18所述的衬底，其特征在于所述集成电路和所述路由选择载体具有匹配的热膨胀系数。
20.如权利要求19所述的衬底，其特征在于由硅来形成所述绝缘部件和所述路由选择载体。
CN97180896A 1996-10-21 1997-10-17 半导体器件封装 Expired - Fee Related CN1105483C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US2890596P 1996-10-21 1996-10-21
US60/028,905 1996-10-21
US08/950,029 US6075711A (en) 1996-10-21 1997-10-14 System and method for routing connections of integrated circuits
US08/950,029 1997-10-14

Publications (2)

Publication Number Publication Date
CN1241353A true CN1241353A (zh) 2000-01-12
CN1105483C CN1105483C (zh) 2003-04-09

Family

ID=26704242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97180896A Expired - Fee Related CN1105483C (zh) 1996-10-21 1997-10-17 半导体器件封装

Country Status (5)

Country Link
US (1) US6075711A (zh)
JP (1) JP2002515182A (zh)
KR (1) KR20000052705A (zh)
CN (1) CN1105483C (zh)
WO (1) WO1998018303A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103858525A (zh) * 2012-11-15 2014-06-11 华为技术有限公司 一种印刷电路板、一种部件及一种电路组件
CN106028639A (zh) * 2016-05-06 2016-10-12 联想(北京)有限公司 一种电路板、模组部件及电子设备
CN106206560A (zh) * 2015-03-27 2016-12-07 力祥半导体股份有限公司 半导体装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717660B2 (ja) * 1998-04-28 2005-11-16 株式会社ルネサステクノロジ フィルムキャリア及びバーンイン方法
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
US6418490B1 (en) * 1998-12-30 2002-07-09 International Business Machines Corporation Electronic circuit interconnection system using a virtual mirror cross over package
US6305000B1 (en) * 1999-06-15 2001-10-16 International Business Machines Corporation Placement of conductive stripes in electronic circuits to satisfy metal density requirements
DE19930308B4 (de) * 1999-07-01 2006-01-12 Infineon Technologies Ag Multichipmodul mit Silicium-Trägersubstrat
US6735651B1 (en) * 1999-07-30 2004-05-11 International Business Machines Corporation Multi-chip module having chips coupled in a ring
US6410861B1 (en) * 1999-12-03 2002-06-25 Motorola, Inc. Low profile interconnect structure
US6300161B1 (en) * 2000-02-15 2001-10-09 Alpine Microsystems, Inc. Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise
US20040003941A1 (en) * 2000-06-19 2004-01-08 Duxbury Guy A. Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device
US6507099B1 (en) * 2000-10-20 2003-01-14 Silverbrook Research Pty Ltd Multi-chip integrated circuit carrier
US6931369B1 (en) 2001-05-01 2005-08-16 National Semiconductor Corporation Method to perform thermal simulation of an electronic circuit on a network
US6678877B1 (en) * 2001-08-15 2004-01-13 National Semiconductor Corporation Creating a PC board (PCB) layout for a circuit in which the components of the circuit are placed in the determined PCB landing areas
US6877071B2 (en) 2001-08-20 2005-04-05 Technology Ip Holdings, Inc. Multi-ported memory
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
US6620673B1 (en) 2002-03-08 2003-09-16 Alpine Microsystems, Inc. Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
US6903458B1 (en) 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
US6777318B2 (en) * 2002-08-16 2004-08-17 Taiwan Semiconductor Manufacturing Company Aluminum/copper clad interconnect layer for VLSI applications
JP3093800U (ja) * 2002-11-01 2003-05-16 アルプス電気株式会社 電子ユニット
US6953956B2 (en) * 2002-12-18 2005-10-11 Easic Corporation Semiconductor device having borderless logic array and flexible I/O
JP2005286273A (ja) * 2004-03-31 2005-10-13 Sohki:Kk 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法
US7240314B1 (en) 2004-06-04 2007-07-03 Magma Design Automation, Inc. Redundantly tied metal fill for IR-drop and layout density optimization
US7667323B2 (en) 2004-11-12 2010-02-23 Analog Devices, Inc. Spaced, bumped component structure
KR100735395B1 (ko) * 2005-05-10 2007-07-04 삼성전자주식회사 집적 회로를 이용한 인쇄회로기판의 라우팅 방법
US8476591B2 (en) 2005-09-21 2013-07-02 Analog Devices, Inc. Radiation sensor device and method
US8566773B2 (en) 2012-02-15 2013-10-22 International Business Machines Corporation Thermal relief automation
US8464200B1 (en) * 2012-02-15 2013-06-11 International Business Machines Corporation Thermal relief optimization
GB2539137B (en) 2014-04-30 2019-04-03 Intel Corp Integrated circuit assemblies with molding compound
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US4445274A (en) * 1977-12-23 1984-05-01 Ngk Insulators, Ltd. Method of manufacturing a ceramic structural body
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
JPS5732661A (en) * 1980-08-05 1982-02-22 Fujitsu Ltd Module of semiconductor element having high density
US4903120A (en) * 1985-11-22 1990-02-20 Texas Instruments Incorporated Chip carrier with interconnects on lid
US5072331A (en) * 1991-04-26 1991-12-10 Hughes Aircraft Company Secure circuit structure
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103858525A (zh) * 2012-11-15 2014-06-11 华为技术有限公司 一种印刷电路板、一种部件及一种电路组件
CN106206560A (zh) * 2015-03-27 2016-12-07 力祥半导体股份有限公司 半导体装置
CN106206560B (zh) * 2015-03-27 2019-05-21 力智电子股份有限公司 半导体装置
CN106028639A (zh) * 2016-05-06 2016-10-12 联想(北京)有限公司 一种电路板、模组部件及电子设备
CN106028639B (zh) * 2016-05-06 2019-12-24 联想(北京)有限公司 一种电路板、模组部件及电子设备

Also Published As

Publication number Publication date
CN1105483C (zh) 2003-04-09
WO1998018303A1 (en) 1998-04-30
US6075711A (en) 2000-06-13
JP2002515182A (ja) 2002-05-21
KR20000052705A (ko) 2000-08-25

Similar Documents

Publication Publication Date Title
CN1105483C (zh) 半导体器件封装
US6967494B2 (en) Wafer-interposer assembly
US7015063B2 (en) Methods of utilizing a back to back semiconductor device module
EP0575051B1 (en) Stacked multi-chip modules and method of manufacturing
EP0559366B1 (en) Stackable three-dimensional multiple chip semiconductor device and method for making the same
US5936843A (en) Printed wiring board with mounted circuit element using a terminal density conversion board
CN1268245A (zh) 封装集成电路的系统和方法
CZ20032834A3 (cs) Multičipový modul na polovodičovém nebo dielektrickém substrátu a způsob jeho výroby
US6680212B2 (en) Method of testing and constructing monolithic multi-chip modules
US6483043B1 (en) Chip assembly with integrated power distribution between a wafer interposer and an integrated circuit chip
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
KR20000022977A (ko) 리세스된 플립 칩 패키지를 위한 자동 중계기
Val et al. 3-D interconnection for ultra-dense multichip modules
US6400575B1 (en) Integrated circuits packaging system and method
US7208758B2 (en) Dynamic integrated circuit clusters, modules including same and methods of fabricating
US20040135594A1 (en) Compliant interposer assembly for wafer test and "burn-in" operations
KR900005147B1 (ko) 초소형 접속부용 압축 페디스틀 및 그 제조 방법
KR20010051973A (ko) 멀티-칩 패키지의 ｉｃ칩의 클러스터 패키징
CN1464551A (zh) 多晶片封装
JPH0672242U (ja) マルチチップモジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1023686

Country of ref document: HK