CN1246910C - 半导体薄膜及其制造方法以及半导体器件及其制造方法 - Google Patents

半导体薄膜及其制造方法以及半导体器件及其制造方法 Download PDF

Info

Publication number
CN1246910C
CN1246910C CNB021440360A CN02144036A CN1246910C CN 1246910 C CN1246910 C CN 1246910C CN B021440360 A CNB021440360 A CN B021440360A CN 02144036 A CN02144036 A CN 02144036A CN 1246910 C CN1246910 C CN 1246910C
Authority
CN
China
Prior art keywords
film
dielectric film
substrate
dielectric
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021440360A
Other languages
English (en)
Other versions
CN1495910A (zh
Inventor
山崎舜平
宫永昭治
小山润
福永健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1495910A publication Critical patent/CN1495910A/zh
Application granted granted Critical
Publication of CN1246910C publication Critical patent/CN1246910C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Abstract

一种半导体薄膜，其形成有横向生长区，它是柱状或针状晶体的集合，其通常平行于衬底伸展。用具有等效能量激光或强光对半导体薄膜进行照射，结果使相邻的柱状或针状晶体结合在一起，形成实质上没有晶界的区域，即实质上可看作单晶的单畴区。半导体器件可通过使用单畴区作为有源层而形成。本发明还涉及制造所述半导体薄膜的方法和含有该半导体薄膜的器件和电器。

Description

半导体薄膜及其制造方法 以及半导体器件及其制造方法
发明领域
本发明涉及一种半导体薄膜，它具有一区域，其实质上被看作单晶(下面称作“单畴区域”)，其形成在具有绝缘表面的衬底上，并且涉及一种使用该半导体薄膜作为有源层的半导体器件。特别是，本发明涉及一种薄膜晶体管，其使用结晶硅膜作为有源层。另外本发明还分别涉及上述半导体薄膜和上述薄膜晶体管的制造方法以及包含所述半导体薄膜和所述薄膜晶体管的各种电器和器件。
背景技术
近年来，采用在具有绝缘表面的衬底上形成硅半导体薄膜(厚度：几百至几千埃)来制成薄膜晶体管(IFI)的技术已引起人们极大的关注。薄膜晶体管可广泛地应用于各种电子器件，如IC和液晶显示器件。
薄膜晶体管最重要的部分即心脏是沟道形成区域和沟道形成区与源和漏区之间的结部。也就是，可以说有源层最影响薄膜晶体管的性能。
由等离子体CVD法或低压热CVD法所制成的非晶硅薄膜通常可用作半导体薄膜，以构成薄膜晶体管的有源层。
目前，使用非晶硅膜的薄膜晶体管已实际使用了，然而，当要求较高速度操作时，就需要使用具有结晶度的硅薄膜(称作结晶硅膜)的薄膜晶体管。用以在衬底上形成结晶硅膜的公知方法的例子在日本未审专利公告号平6-232059和平-6-244103中进行了描述，其是由本受让人申请的。在这些公开出版物中所描述的方法中，结晶度优异的结晶硅膜可通过使用金属元素进行5500C约4小时的热处理以加速硅结晶来形成。
另外，日本未审专利公开号平7-321339公开了一种采用上述方法使结晶生长几乎与衬底平行的方法，本发明人称这种类型的结晶区域为横向生长区。
由上述方法制成的横向生长区是柱状或针状晶体的集合，它们是以相同方向排列的，因此结晶度优异。人们知道，使用这种形式区域制成有源层的薄膜晶体管表现出较高性能。
然而，上述方法仍不能满足形成薄膜晶体管，以构成各种运算电路，存储电路等。这是由于结晶度仍不够高的提供必要的性能。
例如，有源矩阵液晶显示装置或无源液晶显示装置的外部电路包括驱动器电路，用以驱动象素区域中的象素TFT，电路操作或控制视频信号，存储电路，用以存储各种型式的信息，以及其它电路。
在这些电路中，需要用来操作或控制视频信号的电路和用以存储各种型式的信息的电路具有与在公知单晶片上形成的集成电路同样的性能，因此，为了采用在衬底上所形成的薄膜半导体来集成上述电路，有必要在衬底上形成一结晶硅膜，其结晶度等同于单晶。
发明内容
本发明的目的就是在具有绝缘表面的衬底上形成一单畴区，它的结晶度与单晶相同。本发明的进一步目的就是提供一种半导体器件，它的有源层是由这种单畴区构成。
按照本发明的一个方面，就是提供一种在具有绝缘表面的衬底上形成的半导体薄膜，所述半导体薄膜是由具有结晶度的单畴区组成，其已通过用具有等效能量的激光或强光的照射而得到改善，单畴区是柱状或针状结晶体的集合，其通常平行于衬底而伸展。
按照本发明的另一方面，就是提供一种半导体器件，其只使用上述单畴区作为有源层。单畴区具有一特点，那就是它实质上没有晶粒边界。
按照本发明的再一方面，就是提供一种半导体器件，它通过一定方法制成，其包括下列步骤：在具有绝缘表面的衬底上通过低压热CVD方法形成一非晶硅膜；在非晶硅膜上选择地形成氧化硅膜；保持金属元素，用以加速与非晶硅膜相邻的硅的结晶；进行热处理，以便将至少部分非晶硅膜变为结晶硅膜；除去氧化硅膜；并且用具有等效能量的激光或强光对非晶硅膜和/或结晶硅膜进行照射，以便将结晶硅膜变为单畴区。半导体器件具有一有源层，其只由单畴区构成。
本发明人限定一区域为单畴区，它可按照本发明通过转变横向生长区而获得，并且其实质上可看作为单晶。单畴区具有一些特点，它实质上不含晶界，并且几乎没有结晶缺陷，如位移和层积缺陷。
“实质上无晶界”意指，晶界即使存在也是电不活泼的。已经发现，这种电不活泼的例子，如111双晶晶界，111层积缺陷，221双晶晶界，221扭转双晶晶界等等。(R.Simonkawa和Y.Hayashi，日本应用物理杂志，Vol.27，PP.751-758，1987)。
本发明人考虑到，很有可能单畴区的晶界如上所述是电不活泼的晶界。也就是说，可将它们看作不活泼区，即使它们存在也不会妨碍载流子的电运动。单畴区，它是本发明最重要的概念，可通过下列方法制成。
首先，如图1A中所示，晶体生长只在区域101周围进行，其中已引入金属元素。晶体生长通常平行于衬底进行，以便形成柱状或针状晶体。
用以加速结晶的金属元素可以选自下列元素中的一个或多个，即Fe，Co，Ni，Ru，Rh，Pd，Os，Ir，Pt，Cu和Au。在这里可以使用Ni(镍)作为一个实例。
按上述方法可形成横向生长区102。例如，当在6000℃下进行约6小时的热处理时，横向生长长度(图1A中的X)达到100-200μm。
如图1A中所示，可将所得横向生长区1 02分成八个部分A-H，其表现出仿佛每部分都是晶粒。这是由于缺陷如滑移会出现在部分A-H相互抵触的位置上，以形成晶界。
图1B是示意放大图，其表示部分A-H的一部分。正如以图1B)所看到的，每个横向生长区部分在显微镜下是柱状或针状晶体的集合。由于柱状或针状晶体聚集在一起，每部分在显微镜下会表现出象单晶粒子一样。每个柱状或针状晶体是不含任何晶界的区域，因此它可以被看作为单晶，即单畴区。
由于每个晶体生长同时从内部除去杂质元素即镍，从而在结晶表面上形成金属硅化物，由此，在晶界103上会分离出金属元素。(见图1B。
因此，图1B的状态仅仅是单畴区的集合。虽然每部分橫向生长区具有相对优良的结晶度，但它本身不是单畴区。
为了完成本发明，需要一步骤用以改善横向生长区102的结晶度，在本说明书中，该步骤具有给定的特定名字“单晶化步骤”。
特别是，在本发明的单晶化步骤中，上述所获得的结晶硅膜是用具有等效能量的激光或强光照射的。
理想的是使用由紫外线准分子激光器所发出的激光。特别是，可以使用KrF准分子激光器(波长：248nm)，XeCl准分子激光器(波长：308nm)或类似物。甚至可以通过使用紫外线灯而不是激光所发出的强光来获得类似的结果。
用激光照射的结晶硅膜表面被局部加热达到高温，并且硅膜在瞬时熔化状态下会改变。然而，实际上聚集在柱状或针状晶体之间晶界103上的金属硅化物会优先熔化，从而使柱状或针状晶体不容易熔化。
就是说，当图1B中所示横向生长区102用激光照射时，即使是瞬时的，晶界103也会优先熔化，然后再结晶。在图1C中，点划线104表示通过暂时分解所形成的结，并接着在晶界103上再复合。
此时，靠近晶界的硅晶格会重新排列，并且由此使硅原子以优良匹配方式再复合。因此，如图1C中所示，先前柱状或针状晶体的集合如图1B中所示的每部分A-H上实质上不遗留晶界。
另外，由于先前在柱状或针状晶体中所存在的晶体缺陷如位移和层积缺陷现在消失了，所以先前柱状或针状晶体部分的结晶度也明显地得到了改善。
此时，由于硅晶格的重新排列，部分A-H会膨胀，因此，会观察到这样的现象，硅膜会在晶界部分上凸起，其中晶界部分就是部分A-H相互抵触的部分，(见图1A)，即在每个单畴区的边缘上。硅膜的凸起是与上述激光照射步骤有关的特征之一。
实验表明，当在晶界上出现硅膜凸起时，晶粒的结晶度最优，然而，原因目前还不清楚。
通过SEM观察等已发现，例如在非晶硅膜厚度为500的情况下，硅膜凸起高度大约为500。
通过上述方法所形成的结晶硅膜会大大地改善结晶度，并且可以由单畴区组成，它的结晶度等效于单晶。
本发明一方面就是形成半导体器件的有源层，其可由薄膜晶体管为代表，它只使用如上所述的单畴区。
图4表示在制造有源矩阵液晶显示器件中以矩阵形式在具有绝缘表面的衬底401上所排列的有源层404。
区域402由虚线表示，它是用来表示选择引入镍的区域存在的位置。参考数字403表示由横向生长区相撞所形成的晶界的存在位置。区域402和403用虚线表示是由于它们是在有源层404形成以后是无法识别的。
如图4中所示，薄膜晶体管的有源层404形成假设为矩阵形式，以便避免镍引入区和晶界。
图4是局部图，并且相同情况可提供给所有衬底401上所形成的有源层404。也就是说，上百万薄膜晶体管的有源层均可通过只使用单畴区其每区不合晶界而形成。
附图说明
图1A至1C表示单畴区是如何形成的；
图2A-2F表示按照本发明第一实施例用以形成具有单畴区的半导体薄膜的方法；
图3A-3E表示按照本发明第三实施例的半导体器件制造方法；
图4表示在单畴区域中所形成的有源层；
图5A-5E，6A-6D，和7A-7B表示按照本发明第四实施例的半导体器件制造方法；
图8A-8D表示按照本发明第六实施例的半导体器件制造方法；
图9A和9B表示按照本发明第七实施例的DRAM的结构；
图10A和10B表示按照本发明第八实施例的SRAM的结构；
图11表示SOI结构的问题；
图12是人造石英靶的成分表；
图13A-13D表示按照本发明第十三实施例的半导体器件制造方法；和
图14A-14F表示应用产品的实例。
具体实施方式
下面将借助实施例对本发明进行详细的描述。
实施例1
本实施例取在具有绝缘表面的衬底上所形成的半导体薄膜作为半导体薄膜的一个实例，并且说明用来将横向生长区(结晶硅膜)变为单畴区的方法，其通过用来改善前者结晶度的方法来进行的。该方法将参照图2A-2F进行描述。
在本实施例中所使用的结晶化方法就是，将镍作为用以加速结晶化的金属元素优先地引非晶硅膜中，以便获得结晶硅膜，其几乎平行于衬底生长。如上所述，该方法在日本未审专利公告号平7-321 339中进行了描述。
首先，制备具有绝缘表面的衬底201。在本实施例中，通过溅射在玻璃衬底(或石英或硅衬底)上形成3000厚的氧化硅膜202作为底衬膜，其中使用了人造石英靶。(图12是一种参考材料，它是人造石英靶的成分表)。
本发明人的研究已经表明，当非晶硅膜在以后结晶时，所得结晶硅膜在衬底膜致密时具有较好的结晶度。这就是为什么氧化硅膜202通过使用人造石英靶的溅射而形成的原因。
氧化硅膜202的表面极其平滑。例如，高度小于30，宽度大于100，平滑度即使通过用AFM(原子力显微镜)来观察也很难识别。
然后，通过等离子体CVD法，溅射，或低压热CVD法形成100-750(最好是150-450)厚度的非晶硅膜203。在采用低压热CVD法情况下，可以使用乙硅烷(Si2H6)，丙硅烷(Si3H8)，或类似物作为膜形成气体。
以上述厚度形成的非晶硅膜203不仅能够通过激光照射有效进行后面的单晶化步骤，而且还可以在将所得结晶硅膜用作其有源层时形成具有小截止电流的半导体器件。
在通过低压热CVD法所形成的非晶硅膜中，在后来的结晶步骤中天然核的出现率是小的。由于各晶体之间干扰的低速率(阻止晶体生长的各晶体碰撞)对于横向生长长度的增加是理想的。
在非晶硅膜203形成以后，在氧气氛中用紫外光(UV)照射，由此在非晶硅膜203(见图2A)上形成很薄的氧化膜(未示出)。氧化膜是为了改善在后面的溶液施加步骤中溶液的湿润度，以便引入镍。
接着，通过使用石英靶的溅射形成500-1200厚度的氧化硅膜204，并且通过蚀刻只除去一部分氧化膜204，通过其可引入镍。也就是说，氧化硅膜204可用作掩模用以优先将镍引入非晶硅膜203中。
暴露部分205可以如此形成，使得可以假设为一槽缝，其垂直于图2A-2F的纸表面延伸(见图2B)。
然后，将给定密度下的含镍醋酸镍盐溶液滴入以形成液体膜206(见图2C)。
考虑到在以后的加热步骤中的残余杂质，最好是，将硝酸镍盐溶液用作为镍盐溶液。虽然醋酸镍盐溶液也可以使用，但其中所含的碳将会在以后的加热步骤中保留在膜中成为碳化物。
在图2C的情况下，用旋涂器进行旋涂，以便建立一定状态，使镍在区域205处通过氧化膜(未示出)而保持与无定形硅膜203相邻。
在惰性气体气氛中在4500℃下进行大约1小时的脱氢以后，非晶硅膜203通过在5000-7000℃，典型地在5500-6000℃下进行4-8小时的热处理而结晶。在使用玻璃衬底的情况下，最好是，借助玻璃的耐热性在低于6500℃下进行热处理，由此获得结晶硅膜207(见图2D)。
开始时在区域205上通过氧化膜(未示出)而保持与非晶硅膜203相接的镍通过氧化膜(未示出)而扩散到非晶硅膜203中，并且用作催化剂的加速结晶。特别是，镍与硅反应以生成硅化物，并且结晶继续进行下去，硅化物起着核的作用。
此时，晶体生长继续进行，使得柱状或针状晶体几乎与衬底201相平行地形成。在本实施例中，由于部分205假设为一槽缝，其垂直于图2A-2F的纸表面延伸，晶体生长几乎以两个相反方向(沿一个轴)继续进行，如箭头208所示，每个晶体生长可以达到几百微米以上。
如果通过热处理产生自然核，那么各生长的柱状或针状晶体会相互干扰，以阻止相互的生长。这种现象是所不期望的，因为它会缩短横向生长区的生长长度。因此，理想的是建立一定条件，在该条件下更多的核是引入的镍元素，并且在那里只存在很少的自然核。
引入镍的浓度可以很容易地通过在溶液应用步骤中调节镍盐溶液的浓度而进行控制。
由于上述横向生长区是以相同方向排列的，所以每个晶体不会受到其它晶体的过多影响，因此，粗看起来，横向生长区看上去就象是长度超过几百微米的大晶粒。
然而，微观地，它们只不过是柱状或针状晶体的集合。虽然每个晶体是单畴的，但横向生长区总的来说只不过是结晶度相对较高的区域，而不能看作是单畴区。
一旦完成了结晶热处理，便可以除去用作优先引入镍的掩模的氧化硅膜204，这可以很容易地通过使用缓冲氢氟酸或类似物来完成。
在这种情况下，结晶硅膜207具有小于±30(最好是小于±20)的平整度。这可以认为是由于在晶体生长过程中硅膜表面用氧化硅膜204覆盖的事实结果。
下面，将由上述步骤所获得的结晶硅膜用具有等效能量的激光或强光进行照射。在本实施例中，使用由KrF准分子激光器(波长：248nm)所发出的激光，另外，还可使用XeCl准分子激光器(波长：308nm)。
在该步骤中，构成横向生长区的柱状或针状晶体通过激光照射局部被加热到高温，此时，聚集在柱状或针状晶体之间晶界(在图1B中用标号103所示)上的金属硅化物(在本实施例中为硅化镍)会首先熔化。
在瞬时熔化的晶界上，硅晶格重新排列，并且由此可使硅原子以良好匹配方式再结合。因此，晶粒边界实质上消失了，使横向生长区本身转变为单畴区。
进一步地，在柱状或针状晶体中所存在的晶体缺陷如位移和积层缺陷几乎消失，而先前柱状或针状区域的结晶度可得到较大改善。
如此获得的结晶硅膜209是实质上没有晶界的单畴区，在单畴区中，结晶度等效于单晶。
实施例2
本实施例涉及的是将第一实施例中的激光照射用具有等效能量的强光照射来代替的情况，RTA(迅速热退光)是公知用于此目的的技术方法。
RTA是一种方法，其中红外线，紫外线强光，或由灯发出的一些其它类型的光可应用于进行加工处理的目的。RTA具有一特点，就是实质上只加热薄膜的最外层，因为温度的快速升高和降低速率以及几秒至数十秒的短加工处理时间。例如，可以在约10000℃的极高温度下只退火玻璃衬底上的薄膜。
在制造过程中，短的加工处理时间意味着生产能力上的较大增强。由此，RTA就生产率来说也是很有效的方式。
实施例3
本实施例涉及通过使用由第一实施例的方法所获得的单畴区形成薄膜晶体管有源层的情况。虽然本实施例涉及的是顶栅极薄膜晶体管，但本发明可很容易地应用于底栅极晶体管。
首先，如图3A中所示，包含单畴区的半导体薄膜是通过第一实施例的方法形成的，并且只由单畴区所构成的有源层303是通过制作布线图形而形成的。如在第一实施例中所述，参考数字301和302分别表示石英衬底和氧化硅膜。
然后，用作栅极绝缘膜的1500厚氧化硅膜304可通过等离子体CVD法形成，另外，它可以是氮氧化硅膜或氮化硅膜。
构成栅极的5000厚的铝膜305可在其上通过溅射而形成。可以使铝膜305含有0.2wt％的钪。代替铝的，可以使用另外的金属，如钽或钼。由此，获得图3A的状态。
在铝膜305的表面上通过使用电解液形成很薄的阳极氧化膜(未示出)，其电解液可通过将含有3％酒石酸的乙二醇溶液与氨水中和而获得。在该电解液中，可将铝膜305用作阳极，并将铂用作阴极。
所得致密阳极氧化膜具有改善与后来形成的抗蚀掩模粘接性的作用。阳极氧化膜(未示出)的厚度可设置为100，它可以通过施加电压来控制。
然后，将铝膜305模制成岛状铝图形306，通过它可形成栅电极。在该步骤中所使用的抗蚀掩模(未示出)实际上可以保留(见图3B)。
在图3B状态下，将铝图型306再进行阳极化处理，其可用作阳极。将3％的草酸水溶液用作为电解液。在该阳极化步骤中，由于耐蚀掩模(未示出)的存在，阳极化处理只在铝图型306的侧表面上进行，使得形成如图3C中所示的多孔阳极氧化膜307。多孔阳极氧化膜307允许生长几微米的长度。
多孔阳极氧化膜307厚度可设定为7000，它可以通过阳极化时间来控制。
一旦多孔阳极氧化膜307如图3C中所示而形成时，可除去耐蚀掩模(未示出)。然后，再进行阳极化处理，以形成致密的阳极氧化膜308。在与前述致密阳极氧化膜形成步骤相同的条件下进行该阳极化步骤。
然而，这时，致密阳极氧化膜308可形成800的厚度。由于电解液进入多孔阳极氧化膜307内部，从而形成图3C所示的阳极氧化膜308。如果将阳极氧化膜308制成像大于1500那样厚，那么在以后的杂质离子注入步骤中会形成偏心式栅区。
在上述阳极化步骤中没有阳极化的一部分铝图形306构成栅电极309。
致密阳极氧化膜308在以后的步骤中将用以抑制在栅电极309表面上出现小丘。
在形成了致密阳极氧化膜308的情况下，注入杂质离子以形成源和漏区。在本实施例中，注入P离子形成n沟道薄膜晶体管。在该步骤中形成高掺杂源和漏区310和311(见图3C)。
然后，通过使用醋酸、磷酸和硝酸的混合酸只除去多孔阳极氧化膜307，然后，在比先前形成源和漏区310和311低的剂量再注入P离子。
因此，形成低浓度杂质区312和313，其具有比源和漏区310和311低的杂质浓度。进一步地，以自对准方式形成沟道形成区314(见图3D)。
然后，为了将离子注入区退火，可以施加激光，红外光，或紫外光。
如此，形成源区310，低浓度杂质区312，沟道形成区314，低浓度杂质区313，漏区311。低浓度杂质区313通常被称作LDD(轻掺杂漏)区。
在这种情况下，进行3000-3500下0.5-1小时的等离子体氢化处理是有效的，该步骤的结果，使氢以低于5原子％(低于1×1021原子/cm3)，最好为1×1015到1×1021原子/cm3下加入有源层303。
由于这些氢原子是活性的，因此它们会中和并消除硅的悬空键和在有源层305与栅绝缘膜304之间边界上的能量水平。
在按上述方法获得图3D的状态以后，以氧化硅膜，硅氮化膜，硅氧氮化膜，树脂膜，或其多层膜形成形成层间绝缘膜315。最好使用硅氮化膜，因为它防止了在前一步骤中已加入的氢原子由器件中逃逸。
然后，形成接触，其后，形成源电极316和漏电极317。在生产有源矩阵液晶显示装置过程中，在象素TFT中不需要用于栅电极309的引出电极，另一方面，在同时在附加驱动器电路的TFT中形成用于栅电极309的引出电极是必要的。
最后，整个器件通过在氢气氛中在3500℃下进行热处理来氢化。如此，完成薄膜晶体管，如图3E中所示。
得到的薄膜晶体管显示出如此大的电场迁移率，使得可适应高速操作，因为它的有源层是由单畴区构成的。另外，由于在沟道区域和漏结中没有晶界和镍化合物等的聚集，所以薄膜晶体管非常可靠。
实施例4
该实施例涉及一种通过使用第三实施例的TFT形成CMOS结构的方法。图5A-5E，6A-6D，和7A-7B表示按照本实施例的制造方法。顺言之，按照本发明形成的结晶硅膜应用范围是广泛的，并且用以形成CMOS结构的方法不限于本实施例。
首先，按照第一实施例，在玻璃衬底501上形成氧化硅膜502，并在其上形成具有单畴区的结晶硅膜。通过将结晶硅膜制成图形，从而获得用于n沟道TFT的有源层503和用于P沟道TFT的有源层504。每个有源层503和504均只由单畴区制成。
接着，通过等离子体CVD法形成500-2,000，典型地为1000-1500厚度的氧化硅膜509作为栅绝缘膜。栅绝缘膜可以是另一种形式的绝缘膜，如硅氧氮膜或硅氮化膜。
如此，获得图5A的状态。为了简化说明，本实施例将描述形成一对n沟道和P沟道薄膜晶体管的情况。通常，在相同玻璃衬底上可形成100对以上的n沟道和P沟道薄膜晶体管。
一旦获得图5A的状况，就可形成将构成栅电极的铝膜506，如图5B中所示。
为了抑制小丘和须状物出现，可使铝膜506包含0.2wt％的钪。铝膜506可通过溅射或电子束蒸发而形成。
小丘和须状物意指由铝的异常生长所形成的刺或针状凸起，它可能会引起相邻布线或垂直间隔的布线之间的短路或串活。
代之以铝，还可使用能够阳极化的另外金属，如钽。
一旦形成铝膜506，用铝膜506作为阳极在电解液中会形成薄而致密的阳极氧化膜507。
电解液是通过将含3％酒石酸的乙二醇溶液与氨水中和所获得的。致密阳极氧化膜可通过该阳极化方法形成，其厚度可以通过施加电压而控制。
在本实施例中，设定阳极氧化膜507的厚度为100。阳极氧化膜507具有改进以后形成的抗蚀掩模湿润性的作用。如此获得图5B的状态。
然后，形成抗蚀掩模508和509。铝膜506和阳极氧化膜507通过使用抗蚀掩模508和509制成图型，如此获得图5C的状况。
接着，用残留的铝图型510和511作为阳极在电解液中进行阳极化处理，其电解液是3％的草酸溶液。在该阳极化步骤中，阳极化处理只在残留铝膜510和511的侧表面上进行，因为阳极氧化膜507和耐蚀掩模508和509的残留部分保留在铝膜510和511的顶表面上。
在该阳极化处理步骤中，形成多孔阳极氧化膜512和513，它们允许生长到几微米的长度。
在本实施例中，阳极化生长长度即厚度设定为7000。阳极化生长长度确定了将在以后形成的低浓度杂质区的长度。多孔阳极氧化膜512和513生长长度的经验理想范围是6000-8000。如此，获得图5D的状态。
在该状态下确定栅极51和52。一旦获得图5D的状态，就可以除去抗蚀掩模508和509。
然后，使用电解液再进行阳极化处理，其中电解液是通过将含3％酒石酸的乙二醇溶液与氨水中和而获得的。在该步骤中，电解液进入多孔阳极氧化膜512和513，使得形成致密的阳极氧化膜514和515，如图5E中所示。
阳极氧化膜514和515的厚度可设定为500-4000，其厚度可通过电压施加时间来控制。先前形成的致密阳极氧化膜507的残留部分分别与阳极氧化膜514和515一致。
在图5E的状态下，用以产生n型导电的P(磷)离子可提供给整个表面，该掺杂可在0.2-5×1015cm-2，最好是1-2×1015cm-2的高剂量下通过等离子体掺杂或离子掺杂来进行。
图5E的步骤形成区域516-519，其中可以在高浓度下注入P离子。
然后，通过使用铝混合酸除去多孔阳极氧化膜512和513。此时，恰好在阳极氧化膜512和513下的有源层503和504部分实质上是本征的，因为它的没有经过离子注入。
接着，抗蚀掩模520如此形成以致覆盖了右手P沟道薄膜晶体管。如此获得了图6A的状态。
在该状态下，再注入P离子，如图6B中所示，剂量设定为0.1-5×1014cm-2，最好为0.3-1×104cm-2的较小值。也就是说，在图6B的步骤中P离子注入的剂量定为低于图5E步骤的剂量。
因此，形成低浓度杂质区522和524，区域521和525是以较高浓度用P离子掺杂的高浓度杂质区。
该步骤的结果，使区521变为n沟道薄膜晶体管的源区，区522和524变为低浓度杂质区，并且区525变为漏区。由参考数字524表示的区通常称作LDD(轻掺杂漏)区。区523实质上成为本征沟道形成区。
虽然在图中未示出，但在沟道形成区523和低浓度杂质区522和524之间仍存在一定区域，其通过阳极氧化膜514防止了离子的掺杂。这些区域被称作偏置栅区，并且它们像阳极氧化膜514厚度那么长。
偏置栅区不用离子掺杂，因此其实质上是本征的。由于对偏置栅区不施加栅压，因此沟道不在此发展，它们用作电阻成分以降低电场强度并防止损失。然而，如果偏置栅区太短，它们就不会起到上述作用，也就没有起到上述有效作用的长度的确定边界。
然而，在除去抗蚀掩模520以后，如此形成抗蚀掩模526，使得其覆盖左手n沟道薄膜晶体管，如图6C所示。
在图6C的状态下，将B(硼)离子以0.2-10×1015cm-2，最好1-2×1015cm-2的剂量注入，该剂量值可以近似与图5E步骤一样来设定。
虽然通过该步骤形成的区527和531包含n型和P型杂质二者，实质上它们起着仅仅是垫(下称接触垫)的作用，用以与引出电极相接触。也就是说，与左手n沟道薄膜晶体管的情况相比，区527和531明显地区别于源和漏区。
就P沟道薄膜晶体管来说，发明人限定了区528和530分别作为源和漏区。
区528和530已通过只将B离子注入实质上本征的区域来形成。由于不存在其它形式的离子，杂质浓度在此可很容易地控制，并且因此P-i结可以最佳匹配方式形成。进而，由于离子注入使结晶的无序度相对较低。
虽然通过使用阳极氧化膜515可形成偏置栅区，但没有特别原因会形成偏置区，也就是说，经验表明，降级几乎不会出现在P沟道薄膜晶体管中。
以上述方法形成P沟道薄膜晶体管的源区528和漏区530。不掺任何杂质，区529会成为沟道形成区。如上所述，区527和531成为接触垫，用以允许电流分别流入或流出源区528和漏区530。
在图6C步骤完成以后，除去抗蚀掩模526，以获得图6D的状态。在该状态下，进行激光照射，以激活注入的杂质，并退火杂质离子注入区。
在n沟道薄膜晶体管源和漏区521和525和P沟道薄膜晶体管源和漏区528和530的结晶度相互没有很大不同的状况下，进行激光照射。这是因为P沟道薄膜晶体管的源和漏区528和530通过图6C步骤的离子注入不会受到很大损坏。
因此，通过在图6D状态下进行激光照射而将两个薄膜晶体管的源和漏区进行退火过程中，可以校正退火作用中的差异。也就是说，可以校正n沟道和p沟道薄膜晶体管的性能差异。
一旦获得图6D的状态，便可获得4000厚的层间绝缘膜532，如图7A中所示。层间绝缘膜532可以是氧化硅膜，硅氧氮膜，和硅氮化膜中的一个，或甚至可以设想是一种多层结构。这些硅化物膜可以通过等离子体CVD法或热CVD法来形成。
在形成接触孔以后，可形成n沟道薄膜晶体管(NTFT)的源电极533和漏电极534。同时，形成P沟道薄膜晶体管(PTFT)的源电极535和漏电极536(见图7B)。
CMOS结构可通过进行模制图型而获得，使得n沟道薄膜晶体管的漏电极534和P沟道薄膜晶体管的漏极536连接在一起，并且两个TFT的栅电极连接在一起。
例如，在本实施例中所述CMOS薄膜电路可以使用在有源矩阵液晶显示器件和有源矩阵EL显示器件中。
在图5E，6B，和6C的杂质离子注入步骤中，活性层用氧化硅膜505作栅绝缘膜来覆盖是重要的。如果在这种状态下注入杂质离子，可防止有源层表面不平滑或污染。这对于提高产量以及增强所得器件的可靠性有很大的贡献。
实施例5
本实施例涉及按照第一实施例在硅晶片上形成结晶硅膜的情况。在这种情况下，有必要在硅晶片上形成一绝缘层。通常，可形成热氧化膜作为绝缘层。热处理的通常温度范围为7000℃-13000℃，并且处理时间依据氧化膜所需厚度而改变。
硅晶片的热氧化通常是在O2，O2-H2O，H2O，或O2-H2的氧化气氛中进行。也可广泛地采用在含以HCl或Cl2形式的卤素气氛中氧化。
硅晶片是衬底的一种，它对于半导体器件如IC是不可缺少的。已开发出各种技术用于在硅晶片上形成各种器件。
按照本实施例，结晶度等效于单晶的结晶硅膜可与使用硅晶片的常规技术相结合，由此可以进一步扩大结晶硅膜的应用范围。
实施例6
本实施例是第五实施例的一个实例，其中使用本发明结晶硅膜的TFT形成在IC上，其形成于硅晶片上。制造方法将参考图8A-8D来概述。
图8A表示通过普通方法在硅晶片上所形成的MOS-FET。参考数字801表示硅衬底，并且802和803表示绝缘膜，用以相互隔开各器件，其中膜通常是热氧化膜。
源区804和漏区805通过注入杂质离子而形成，用以赋予硅衬底801一种型式的导电率，并然后进行扩散步骤。如果硅衬底801是P型的，则注入赋予n型导电率的杂质(磷)。如果硅衬底801是n型的，则注入赋予P型导电率的杂质(硼)。
参考数字806表示沟道形成区。通过在离子注入以后进行的扩展步骤所形成的热氧化膜部分在经过厚度控制以后留在硅沟道形成区806上，用作栅绝缘膜。标号807表示栅电极，它是由具有一种型式导电率的多晶硅膜构成。
栅电极807用绝缘膜808如氧化硅膜来覆盖，以便不与源电极809或漏电极810短路(见图8A)。
一旦获得图8A的状态，可形成层间绝缘膜811，它是氧化硅膜或硅氮化膜。在通过层间绝缘膜811形成接触孔以后，形成用于漏电极810的引出线812(见图8B)。
一旦获得图8B的状态，露出表面可通过抛光如CMP(化学机械抛光)来修平，由此使层间绝缘膜811平面化，并且除去引出线812的伸出部分。在图8C中，参考标号813表示平面化的层间绝缘膜，814表示其平滑表面。标号815表示除去伸出部分的引出线。引出线816如此形成以便与引出线815连接。
接着，形成层间绝缘膜817。在层间绝缘膜817上可以完成本发明。也就是说，在层间绝缘膜817上可形成薄膜晶体管，它的有源层可通过使用单畴区而形成。
首先，按照第一实施例形成由单畴区所构成的有源层818。接着在其上形成栅绝缘膜819和栅电极820。然后，将用以赋予一种型式电导率的杂质注入有源层818。
在完成杂质注入以后，用于以后形成低浓度杂质区的侧壁821可通过下列步骤形成。
首先，形成比栅电极820厚的绝缘膜(未示出)如氧化硅膜，以便将其覆盖。当绝缘膜通过各向异性腐蚀即干腐蚀除去时，绝缘膜只保留在栅电极820的侧表面上。
在这种状态下再进行杂质注入。结果，已第二次掺有杂质的区域成为
源和漏区，而由侧壁821保护的区域成为低浓度杂质区，它具有比源和漏区低的浓度。在杂质注入以后，杂质通过热处理，激光照射或类似处理而激活。
一旦按上述方法构成有源层，就可形成层间绝缘膜822如氧化硅膜或硅氮化膜。在通过层间绝缘膜822形成接触孔以后，可形成源极823和漏极824。
通过按本实施例中所述在IC上完成本发明，可以实现具有图8D所示三维结构的集成电路。由于在IC上所形成的TFT显示出等效于在单晶上所形成的TFT，所以本发明可实现具有比常规密度高的集成电路，而不会损害IC本身的性能。
实施例7
本实施例涉及将按照本发明所形成的TFT提供给DRAM(动态随机存取存储器)的情况，本实施例将参照图9A和9B进行描述。
DRAM是一种存储器，其中信息可以以电荷的形式存储在电容器中，通过与电容器串联连接的TFT来控制作为信息的电荷输入和输出于电容器。图9A表示一种电路，它包括TFT和电容器，其中电路构成DRAM的一存储单元。
当由字线901给出一控制信号时，TFT903变为导通，在这种情况下，当电荷由位线902提供给电容器904时写入信息，或是通过电容器904取出电荷而读取信息。
图9B表示DRAM的截面，参考标号905表示衬底如石英衬底或硅衬底。在硅衬底的情况下，可以构成称作SOI结构。
在衬底905上可形成氧化硅膜906作为衬底膜，并在其上形成按照本发明的TFT。如果衬底905是硅衬底，可以使用热氧化膜作为衬底膜906。参考标号907表示由单畴区构成的有源层，它是按照本发明第一实施例形成的。
有源层907用栅绝缘膜908覆盖，并在其上形成栅极909。在将层间绝缘膜910放置在上述结构上以后，通过层间绝缘膜910形成源电极911。在形成源电极911的同时形成位线902和电极912。参考标号913表示绝缘膜作为保护膜。
在电极912与位于电极912下的有源层907漏区之间形成电容器904。对电极912施加固定电压。DRAM按存储装置操作，使得电荷借助于TFT由电容器904写入或读取。
DRAM适用于构成高集成大规模存储器，因为它是由很少量的元件组成：只有一个TFT和一电容器。由于低价格的附加优点，使DRAM的使用更为广泛。
例如，在SOI结构情况下，其中是在硅衬底上完成本发明，由于小的结面积，可以使TFT的栅漏电流变小。这大大有助于增加数据保持时间。
另外，在SOI衬底上所形成的DRAM单元具有一特性，即存储容量可以变小，这样就可以低压操作。
实施例8
本实施例涉及将按照本发明所形成的TFT提供给SRAM(静态随机存取存储器)的情况，本实施例将参照图10A和10B来进行描述。
SRAM是一存储器，其中可使用双稳态电路即触发器作为存储元件。  SRAM通过使用双稳态电路的两个稳定状态(通-断和断-通)来存储二进制信息值(0或1)。SRAM的优点在于只要通电便能够保持数据。
存储电路是由N-MOS或C-MOS电路构成。在图10A所示SRAM中，高阻值电阻可用作无源负载元件。
参考标号11和12分别表示字线和位线。负载元件13是高阻值电阻。还可提供一对驱动器晶体管14和一对存取晶体管15。
图10B表示TFT的截面。在衬底16上形成氧化硅膜17作为底衬膜，其中衬底是石英或硅衬底，并且在其上形成按照本发明的TFT。参考标号18表示由单畴区构成的有源层，它是按照本发明第一实施例形成的。
有源层18用栅绝缘膜19覆盖，并在其上形成栅电极20。在上述结构上放置层间绝缘膜21以后，通过层间绝缘膜21形成源电极22。在源电极22形成的同时形成位线12和漏电极23。
在层间绝缘膜24置于上述结构上以后，在其上形成多晶硅膜25作为高阻值负载。参考标号26表示绝缘膜作为保护膜。
上述结构的SRAM具有高速操作和高可靠性的优点。另外，它可以很容易地包含在一系列中。
实施例9
近年来，就象第七和第八实施例所述的那样对SOI结构的研究已进行了广泛的努力，试图突破在耗电方面的降低。在本实施例中，本发明对与SOI衬底相关的问题进行了比较。
图11概括了那些问题。如图11中所示，有结晶度问题，如晶界能态和硅膜中的稳定电荷，和外部引入问题，如金属污染和硼浓度。
在本发明中，可改善结晶度，并且晶体可通过用具有等效能量的激光或强光照射结晶硅膜来化合(单晶化)。
该激光退火具有消除或大大降低对结晶度有相反影响的因素的作用，如管密度、晶界能态、稳定电荷和渗入位错。
另外，图11所示的沉淀很容易地熔化，并且如果它是硅化物型物质会因激光的照射而消失。如果沉淀是氧化物型物质，则期望通过激光照射使局部温度增加而除去和扩散氧从而使沉淀消失。
实施例10
本实施例涉及通过使用第三实施例的半导体器件和第四实施例的CMOS结构而在相同衬底上集成有源矩阵区域和周围驱动器电路以驱动有源矩阵区的情况。
集成有源矩阵液晶显示器件的一个衬底具有下列结构。在有源矩阵区域中，至少提供一开关薄膜晶体管，用以以矩阵形式排列每个象素。用以驱动有源矩阵区的周围驱动器电路设置在有源矩阵区域周围。所有这些电路均可集成在单个玻璃衬底(或石英或硅衬底)上。
如果将本发明应用于上述结构，有源矩阵区和周围驱动器电路可以通过使用薄膜晶体管来形成，其性能等效于在单晶上所形成的MOS-FET。
特别是，有源矩阵区的每个象素TFT是由图3的薄膜晶体管构成，并且周围驱动器电路是通过使用图5A-5E，6A-6D，和7A-7B的CMOS结构而形成的。
有源矩阵区的薄膜晶体管要求具有尽可能小的截止电流，因为它需要使电荷通过象素电极而保持一给定时间周期。
由于按照本发明的薄膜晶体管具有由单畴区构成的有源层，所以实质上有晶界，其中可能会有一通路，使截止电流沿其通路优先流过。因此，按照本发明，可以在有源矩阵区域提供具有小截止电流的薄膜晶体管。
另一方面，CMOS电路通常可用于周围驱动器电路，为了改进周围驱动器电路的性能，有必要减小构成CMOS电路的n沟道薄膜晶体管与P沟道薄膜晶体之间的性能差异。
为此，第四实施例(图5A-5E，6A-6D，和7A-7B)的CMOS结构最适用。
在上述方法中，可以获得集成有源矩阵液晶显示器件，其中每个电路具有所需性能。
实施例11
本实施例涉及在第三实施例中通过不同步骤形成栅绝缘膜的情况。
首先，通过与第一实施例相同的步骤形成包括单畴区的半导体薄膜，并且通过只使用单畴区来形成半导体器件的有源层。
然后，通过汽相法即以CVD法和PVD法为代表形成200-1500(在本实施例中为800)的绝缘膜，其具有硅作为主要成分(在本实施例中为氧化硅膜)，以便覆盖有源层。氧化硅膜的厚度可考虑到最终获得的介电击穿电压而确定。代替氧化硅膜的，还可以使用硅氧氮化膜或硅氮化膜。
一旦形成氧化硅膜，可在包含卤素的气氛中进行热处理。该热处理的主要目的就是通过除气除去包含在有源层中的金属物质如镍。热处理可在6000℃-11,000℃下进行。为了获得充分的除气效果，最好温度设置比7000℃高(最好为8000℃-10,000℃)。
在使用玻璃衬底时，考虑到其热阻热处理需要在6000℃-6500℃下进行。当衬底具有高热阻即在石英衬底的情况下，热处理的上限温度可增至11,000℃(最好10000℃)。
在本实施例中，使用石英衬底，并且热处理是在相对于氧含有0.5-10％(在本实施例中为3％)氯化氢的气氛中进行。如果HCl浓度高于上述范围，结晶硅膜的表面会粗糙。处理温度和时间可分别设置在9500℃下和0.5小时。
含卤素的气氛可以通过将一种或多种选自HCl，HF，HBr，Cl2，NF3，F2，和Br2的气体加入氧气氛中而形成。
该步骤的结果，借助于卤素的金属元素的除气作用，使镍从有源层中被除去，以达到小于1×1017原子/cm3的浓度(最好低于1×1016原子/cm3的浓度，并最好低于自旋浓度)。这些浓度值是通过SIMS(二次离子质谱测定法)的测量结果所获得的测量值。
热氧化反应是在有源层和氧化硅膜之间的界面上进行的，使得形成大约200厚度的热氧化膜。为了减小截止电流，设置一定条件是有效的，使得有源层的最终的厚度为200-300(典型地为250)。在本实施例中，具有硅作为主要成分的热氧化膜和绝缘膜的薄膜质量可通过在含卤素的气氛热处理之后在氮气氛中在9500℃下进行约1小时的热处理而得到改善。
还有，要考虑镍会聚集在构成有源层的结晶硅膜晶界上。在除去镍以后，在晶界上会出现许多悬空键，这些悬空键通过9500℃的热处理而互相再化合，形成具有很少捕获状态和类似物的晶界。
在含有卤素的气氛中进行热处理的结果，使卤素以高浓度保留在靠近有源层和栅绝缘膜之间的界面上，其中浓度按照SIMS测量为1×1019至11×1020原子/cm3。
另外，在有源层和氧化硅膜之间的界面上形成的热氧化膜会与氧化硅膜一起构成栅绝缘膜。由于缺陷能态的数量，在与有源层界面上的填隙硅原子等会在形成热氧化膜时减少，在有源层和栅绝缘膜之间会建立非常优良的界面条件。如上所述，金属离子如镍的浓度可通过进行本实施例的热处理而降低。这对于增加半导体器件的可靠性是非常重要的。另外，有源层的结晶态会改善，并且可形成具有优良界面条件的栅绝缘膜。
因此，可以实现具有优异电性能和高稳定性的半导体器件。
实施例12
在本实施例中，主要是注意有源层与栅绝缘膜之间界面条件的改善。特别是，在使用玻璃衬底时，本实施例是有效的。
首先，通过与第一实施例相同的步骤形成包括单畴区的半导体薄膜，并且通过只使用单畴区形成半导体器件的有源层。然后，通过与第11实施例相同的CVD法和PVD法形成200-1500厚度的氧化硅膜。
在这种状态下，在5000-7000℃(典型地为6400℃-6500℃)下进行热处理。该温度范围的设定是为了形成热氧化膜不会引起玻璃衬底的变形或使其翘曲。该热处理可以在只有氧的气氛中，或含有卤素的气氛中，或甚至是在含水汽的湿气氛中进行。
在本实施例条件下进行热处理时，在0.5-2小时后会形成数十埃(如，10-90)厚度的热氧化膜。热氧化膜的生长随着厚度接近上述范围而趋于结束。
根据本发明人的知识，静止电荷、缺陷能态等会集中在有源层和栅绝缘膜之间的界面附近(在10-30厚度区域上，其由界面伸向有源层侧和栅绝缘膜侧二者)，并因此不夸张地说，该区确定了有源层和栅绝缘膜之间的界面条件。
因此，有源层和栅绝缘膜之间的界面条件可以通过热氧化靠近有源层的区域而得到改进，其中区域为10-30那么薄(在形成20-60厚度的新的热氧化膜的同时，有源层的厚度减少了10-30)，因此，消除了静止电荷，缺陷能态等。换句话说，为了提供优异界面条件，形成数十埃薄的热氧化膜就足够了。
通过结合本实施例的热氧化步骤，可以在低热阻衬底如玻璃衬底上形成具有优异性能的半导体器件。
实施例13
本实施例涉及将结晶硅膜(多晶硅膜)用作栅电极的情况。本实施例将参照图13A-13D来进行描述。
在图13A中，参考标号1301表示玻璃衬底；1302表示衬底膜；1303表示由单畴区构成的有源层，该层是通过第一实施例的方法所获得的；1304表示栅绝缘膜；和1305表示由多晶硅构成的栅电极，它具有一种型式的导电率。
然后，将用赋予一种形式导电率的杂质离子注入有源层1303，使得形成杂质区1306和1307。
在完成了离子注入的情况下，通过低压热CVD法，等离子体CVD法，或溅射法形成0.5-1μm厚度的氧化硅膜。代之以氮化膜，还可以形成氧化硅膜。
由此，获得图13B的状态。在这种状态下，腐蚀硅氮化膜1308，使得在栅电极1305的侧表面上只保留硅氮化膜(内腐蚀法)。残留的硅氮化膜可用作侧壁1309。
同时，除由栅电极1305和侧壁1309所掩盖部分以外，可除去栅绝缘膜1304，如图13C所示。
在这种状态下，以高于先前杂质离子注入的剂量再注入杂质离子。由于没有杂质离子注入位于侧壁1309正下方的区域1310和1311中，所以杂质的浓度在此没有变化。然而，杂质离子会进一步地以高剂量注入到暴露区域1312和1313中。
第二次离子注入的结果，形成了源区域1312，漏区域1313，和具有比源和漏区1312和1313低的杂质浓度的低浓度杂质区1310和1311。区1311被称作LDD区。在栅电极1305正下方的非掺杂区1314变为沟道形成区。
由此，获得图13C的状态。在这种状态下，形成300厚的钛膜(未示出)，于是硅膜会与钛膜反应。在除去钛膜以后，通过灯退火或类似方法进行热处理，使得在源和漏区1312和1313的暴露表面以及栅电极1305上形成硅化钛膜1315-1317(见图13D)。
代之以钛膜的，还可以使用钽膜，钨膜，钼膜，或类似膜。接着，在形成5000厚的氧化硅膜作为层间绝缘膜1318以后，形成源线1319，漏线1320，和栅线1321。由此，完成具有图13D所示结构的TFT。
在本实施例的TFT中，由于布线通过硅化钛膜1315-1317与TFT连接，从而获得优良的欧姆接触。
实施例14
在本说明书中所用术语“半导体器件”广义地指在半导体上操作的器件，并且包括按照实施例10所构成的有源矩阵电光器件(液晶显示器件，EL显示器件，EC显示器件，等等)，以及甚至包括这种电光器件的应用产品。
本实施例涉及这种产品的应用实例。使用本发明的半导体器件的实例包括TV摄象机，头部固定显示器，汽车导航装置，投影显示(前和后型)，照相机，和私人电脑。这些装置将参照图14A-14F简要描述。
图14A表示便携式计算机，它是由机身2001，摄象部分2002，图象接受部分2003，操作开关2004，和显示器件2005组成。本发明可应用于包含在装置中的显示器件2005和集成电路等。
图14B表示头部固定显示器，它是由机身2101，显示器件2102，和带部2103组成。可使用两个显示器件2102，其尺寸相对较小。
图14C表示汽车导航装置，它是由机身2201，显示器件2202，操作开关2203，和天线2204组成。本发明可应用于包含在装置中的显示器件2202和集成电路等。显示器件2202可用作监视器。由于显示器件2202主要用于地图的显示，所以分辨率的允许范围相对较宽。
图14D表示移动电话(手持电话)机，它是由机身2301，声音输出部分2302，声音输入部分2303，显示器件2304，操作开关2305，和天线2306组成。本发明可应用于包含在装置中的显示器件2304和集成电路等。
图14E表示摄象机，它是由机身2401，显示器件2402，声音输入部分2403，操作开关2404，电池2405，和图象接受部分2406组成。本发明可应用于包含在装置中的显示器件2304和集成电路等。
图14F表示前投影显示器，它是由机身2501，光源2503，反射型显示器件2503，光学系统(包括分光器，偏振器等)2504，和屏幕2505组成。由于屏幕2505较大以便用于在会议或会议上，所以要求显示器件2503具有高的分辨率。
除上述电光装置以外，本发明还可应用于后投影显示器和便携式信息终端和手持终端。由此可见，本发明的应用范围很广；本发明可应用于每个领域中的显示媒体。
至于本发明的优点，就是在具有绝缘表面的衬底上形成单畴区，其实质上可看作是单晶。半导体器件如薄膜晶体管的有源层可通过使用结晶硅膜而形成，它的结晶度等价于单晶。因此，可以实现半导体电路，它的性能等效于使用已知单晶的集成电路。

Claims (42)

1.一种半导体器件，包括：
一个衬底；
形成在所述衬底上的一个绝缘膜，所述绝缘膜在其上表面上的表面粗糙度小于30；
形成在一个有源矩阵区中的所述绝缘膜上的像素电极；
形成在所述有源矩阵区中的所述绝缘膜上并且与所述像素电极连接的一个晶体管；
形成在所述晶体管上的一个层间绝缘膜；
其中所述晶体管包括形成在所述绝缘膜上的一个半导体膜并且包括一个沟道形成区。
2.按照权利要求1的器件，其中所述半导体器件是电视照相机、头戴式显示器、汽车导航装置、投影显示器、摄像机、个人计算机或者蜂窝电话。
3.按照权利要求1的器件，其中所述半导体器件是液晶显示器、电致发光显示器或者电致变色显示器。
4.按照权利要求1的器件，其中所述半导体膜的厚度是200-300。
5.一种半导体器件，它包括：
一个由硅组成的衬底；
形成在所述由硅组成的衬底上的一个绝缘膜，所述绝缘膜在其上表面上的表面粗糙度小于30；
形成在一个有源矩阵区中的所述绝缘膜上的像素电极；
形成在所述有源矩阵区中的所述绝缘膜上并且与所述像素电极连接的一个晶体管；
形成在所述晶体管上的一个层间绝缘膜；
其中所述晶体管包括形成在所述绝缘膜上的一个半导体膜并且包括一个沟道形成区。
6.按照权利要求5的器件，其中所述半导体膜的厚度是200-300。
7.按照权利要求5的器件，其中所述半导体器件是电视照相机、头戴式显示器、汽车导航装置、投影显示器、摄像机、个人计算机或者蜂窝电话。
8.按照权利要求5的器件，其中所述半导体器件是液晶显示器、电致发光显示器或者电致变色显示器。
9.一种半导体器件，它包括：
一个衬底；
形成在所述衬底上的一个绝缘膜，所述绝缘膜的上表面是通过化学机械抛光形成的水平表面；
形成在所述绝缘膜上的薄膜晶体管，所述薄膜晶体管由所述绝缘膜上的晶体半导体膜形成；
其中所述绝缘膜在其上表面上的表面粗糙度小于30。
10.按照权利要求9的器件，其中所述半导体器件是电视照相机、头戴式显示器、汽车导航装置、投影显示器、摄像机、个人计算机或者蜂窝电话。
11.按照权利要求9的器件，其中所述半导体器件是液晶显示器、电致发光显示器或者电致变色显示器。
12.一种半导体器件，它包括：
一个衬底；
在所述衬底上的至少一个布线；
形成在所述衬底和布线上的一个绝缘膜，所述绝缘膜的上表面是通过化学机械抛光形成的水平表面；
由在所述绝缘膜上的晶体硅形成的半导体膜；
形成在所述半导体膜中的沟道区；
形成在所述沟道区上的栅绝缘膜；和
形成在所述栅绝缘膜上的栅电极；
其中所述绝缘膜在其上表面上的表面粗糙度小于30。
13.按照权利要求12的器件，其中所述半导体薄膜具有单畴区，所述单畴区是由多个柱状或针状结晶体构成，与衬底平行伸展。
14.按照权利要求12的器件，其中所述半导体器件是电视照相机、头戴式显示器、汽车导航装置、投影显示器、摄像机、个人计算机或者蜂窝电话。
15.按照权利要求12的器件，其中所述半导体器件是液晶显示器、电致发光显示器或者电致变色显示器。
16.按照权利要求12的器件，其中所述半导体膜含有用于促进所述半导体膜结晶的金属元素，所述金属元素是选自以下组中的至少一种元素：Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au。
17.一种半导体器件，它包括：
一个衬底；
形成在所述衬底上的一个绝缘膜，所述绝缘膜在其上表面上的表面粗糙度小于30；
形成在所述绝缘膜上的像素电极；
形成在所述绝缘膜上并且与所述像素电极连接的一个晶体管，所述晶体管包括形成在所述绝缘膜上的一个半导体膜并且包括一个沟道形成区；
所述半导体薄膜具有单畴区，所述单畴区是由多个柱状或针状结晶体构成，与衬底平行伸展。
18.按照权利要求17的器件，其中所述半导体膜含有用于促进所述半导体膜结晶的金属元素，所述金属元素是选自以下组中的至少一种元素：Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au。
19.一种电致发光显示器件，包括：
一个衬底；
在所述衬底上的一个绝缘膜；
形成在所述绝缘膜上的硅构成的结晶半导体膜；
其中所述绝缘膜在其上表面上的表面粗糙度小于30。
20.根据权利要求19的电致发光显示器件，其中还包括在所述结晶半导体膜上的一个栅绝缘膜和在所述栅绝缘膜上的一个栅电极。
21.根据权利要求19的电致发光显示器件，其中所述绝缘膜是氧化硅膜。
22.包括根据权利要求19的电致发光显示器件的一种电器，所述电器选自电视照相机、头戴式显示器、汽车导航装置、投影显示器、摄像机、个人计算机或者蜂窝电话。
23.一种电致发光显示器件，包括：
一个衬底；
在所述衬底上的一个绝缘膜，所述绝缘膜在其上表面上的表面粗糙度小于30；
形成在所述绝缘膜上的硅构成的结晶半导体膜；
其中所述结晶半导体膜的晶体与所述绝缘膜平行延伸。
24.根据权利要求23的电致发光显示器件，其中还包括在所述结晶半导体膜上的一个栅绝缘膜和在所述栅绝缘膜上的一个栅电极。
25.根据权利要求23的电致发光显示器件，其中所述绝缘膜是氧化硅膜。
26.包括根据权利要求23的电致发光显示器件的一种电器，所述电器选自电视照相机、头戴式显示器、汽车导航装置、投影显示器、摄像机、个人计算机或者蜂窝电话。
27.一种动态随机存取存储器件，包括：
一个衬底；
在所述衬底上的一个绝缘膜；
至少一个字线；
与所述字线垂直交叉的至少一个位线；
形成在所述绝缘膜上、位于所述字线和所述位线的交叉点的、硅构成的结晶半导体膜；
在所述结晶半导体膜上的层间绝缘膜；
在所述结晶半导体膜的漏区上的一个电极，所述层间绝缘膜位于所述电极和所述结晶半导体膜之间；
其中所述绝缘膜在其上表面上的表面粗糙度小于30。
28.根据权利要求27的动态随机存取存储器件，其中还包括在所述结晶半导体膜上的一个栅绝缘膜和在所述栅绝缘膜上的一个栅电极。
29.根据权利要求27的动态随机存取存储器件，其中所述绝缘膜是氧化硅膜。
30.包括根据权利要求27的动态随机存取存储器件的一种电器，所述电器选自电视照相机、头戴式显示器、汽车导航装置、投影显示器、摄像机、个人计算机或者蜂窝电话。
31.一种动态随机存取存储器件，包括：
一个衬底；
在所述衬底上的一个绝缘膜，所述绝缘膜在其上表面上的表面粗糙度小于30；
形成在所述绝缘膜上、位于字线和位线的交叉点的、硅构成的结晶半导体膜；
在所述结晶半导体膜上的层间绝缘膜；
在所述结晶半导体膜的漏区上的一个电极，所述层间绝缘膜位于所述电极和所述结晶半导体膜之间；
其中所述结晶半导体膜的晶体与所述绝缘膜平行延伸。
32.根据权利要求31的动态随机存取存储器件，其中还包括在所述结晶半导体膜上的一个栅绝缘膜和在所述栅绝缘膜上的一个栅电极。
33.根据权利要求31的动态随机存取存储器件，其中所述绝缘膜是氧化硅膜。
34.包括根据权利要求31的动态随机存取存储器件的一种电器，所述电器选自电视照相机、头戴式显示器、汽车导航装置、投影显示器、摄像机、个人计算机或者蜂窝电话。
34.一种静态随机存取存储器件，包括：
一个衬底；
在所述衬底上的一个绝缘膜；
至少一个字线；
至少一个与所述字线垂直交叉的位线；
形成在所述绝缘膜上、位于所述字线和所述位线的交叉点的、硅构成的至少一个结晶半导体膜；
在所述薄膜晶体管上的层间绝缘膜；
在所述层间绝缘膜上的多晶硅膜，它与所述薄膜晶体管的漏区电连接；
其中所述绝缘膜在其上表面上的表面粗糙度小于30。
36.根据权利要求35的静态随机存取存储器件，其中还包括在所述结晶半导体膜上的一个栅绝缘膜和在所述栅绝缘膜上的一个栅电极。
37.根据权利要求35的静态随机存取存储器件，其中所述绝缘膜是氧化硅膜。
38.包括根据权利要求35的静态随机存取存储器件的一种电器，所述电器选自电视照相机、头戴式显示器、汽车导航装置、投影显示器、摄像机、个人计算机或者蜂窝电话。
39.一种静态随机存取存储器件，包括：
一个衬底；
在所述衬底上的一个绝缘膜，所述绝缘膜在其上表面上的表面粗糙度小于30；
形成在所述绝缘膜上、位于字线和位线的交叉点的、硅构成的至少一个结晶半导体膜；
在所述薄膜晶体管上的层间绝缘膜；
在所述层间绝缘膜上的多晶硅膜，它与所述薄膜晶体管的漏区电连接；
其中所述结晶半导体膜的晶体与所述绝缘膜平行延伸。
40.根据权利要求39的静态随机存取存储器件，其中还包括在所述结晶半导体膜上的一个栅绝缘膜和在所述栅绝缘膜上的一个栅电极。
41.根据权利要求39的静态随机存取存储器件，其中所述绝缘膜是氧化硅膜。
42.包括根据权利要求39的静态随机存取存储器件的一种电器，所述电器选自电视照相机、头戴式显示器、汽车导航装置、投影显示器、摄像机、个人计算机或者蜂窝电话。
CNB021440360A 1996-02-23 1997-02-23 半导体薄膜及其制造方法以及半导体器件及其制造方法 Expired - Lifetime CN1246910C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP61891/96 1996-02-23
JP6189296 1996-02-23
JP61892/96 1996-02-23
JP61892/1996 1996-02-23
JP61891/1996 1996-02-23
JP6189196 1996-02-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB971049777A Division CN1165976C (zh) 1996-02-23 1997-02-23 半导体薄膜以及半导体器件

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2006100025038A Division CN1825593B (zh) 1996-02-23 1997-02-23 半导体器件

Publications (2)

Publication Number Publication Date
CN1495910A CN1495910A (zh) 2004-05-12
CN1246910C true CN1246910C (zh) 2006-03-22

Family

ID=26402977

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2006100025038A Expired - Fee Related CN1825593B (zh) 1996-02-23 1997-02-23 半导体器件
CNB971049777A Expired - Fee Related CN1165976C (zh) 1996-02-23 1997-02-23 半导体薄膜以及半导体器件
CNB021440360A Expired - Lifetime CN1246910C (zh) 1996-02-23 1997-02-23 半导体薄膜及其制造方法以及半导体器件及其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2006100025038A Expired - Fee Related CN1825593B (zh) 1996-02-23 1997-02-23 半导体器件
CNB971049777A Expired - Fee Related CN1165976C (zh) 1996-02-23 1997-02-23 半导体薄膜以及半导体器件

Country Status (4)

Country Link
US (5) US6396105B1 (zh)
KR (3) KR100505309B1 (zh)
CN (3) CN1825593B (zh)
TW (1) TW335503B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312228B (zh) * 2007-05-24 2010-11-17 丰田合成株式会社 半导体发光元件及其制造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US8610645B2 (en) * 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2002076364A (ja) * 2000-06-15 2002-03-15 Seiko Epson Corp 基板装置及びその製造方法並びに電気光学装置
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100823047B1 (ko) * 2000-10-02 2008-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 자기발광 장치 및 그 구동 방법
JP4896318B2 (ja) * 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4190798B2 (ja) * 2002-05-08 2008-12-03 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
TWI220072B (en) * 2003-02-19 2004-08-01 Toppoly Optoelectronics Corp TFT structure with LDD region and manufacturing process of the same
JP4059104B2 (ja) * 2003-02-28 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、ｃｍｏｓインバータ回路、電気光学装置、電子機器
KR100536043B1 (ko) * 2004-06-25 2005-12-12 삼성전자주식회사 적층형 반도체 장치 및 그 제조 방법
US7291522B2 (en) * 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP5525224B2 (ja) 2008-09-30 2014-06-18 株式会社半導体エネルギー研究所 表示装置
US20100127392A1 (en) * 2008-11-25 2010-05-27 Joe Yang Semiconductor die
KR101892430B1 (ko) 2009-10-21 2018-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20200052993A (ko) * 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8642452B2 (en) 2011-01-24 2014-02-04 International Business Machines Corporation Semiconductor-on-insulator device with asymmetric structure
JP5898527B2 (ja) * 2011-03-04 2016-04-06 株式会社半導体エネルギー研究所 半導体装置
US8686486B2 (en) * 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
US9577134B2 (en) * 2013-12-09 2017-02-21 Sunpower Corporation Solar cell emitter region fabrication using self-aligned implant and cap

Family Cites Families (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104717A (en) 1964-03-11 1978-08-01 Eiji Fujimura Automatic system for providing telephone number information service
US4104728A (en) 1973-06-06 1978-08-01 Sharp Kabushiki Kaisha Electronic apparatus equipped on a flexible substratum
US4104698A (en) 1973-11-15 1978-08-01 Sumitomo Durez Company, Ltd. Wax compositions for flame retardant electrical insulation coatings
CA1026454A (en) 1974-03-18 1978-02-14 Yoshinori Kitamura Color error suppression apparatus and method
US4104708A (en) 1974-07-08 1978-08-01 The United States Of America As Represented By The Secretary Of The Navy Shrouded chemical light source
US4104726A (en) 1974-08-12 1978-08-01 Xerox Corporation Programmable controller for controlling reproduction machines
US4104694A (en) 1974-11-04 1978-08-01 Hargrove Daniel J Asynchronous digital locking system
US4104718A (en) 1974-12-16 1978-08-01 Compagnie Honeywell Bull (Societe Anonyme) System for protecting shared files in a multiprogrammed computer
US4104704A (en) 1974-12-23 1978-08-01 P.R. Mallory & Co. Inc. Capacitor including an electroplated layer thereover
US4104684A (en) 1975-05-19 1978-08-01 Matsushita Electric Industrial Co., Ltd. Rotary head type magnetic video recording and reproducing system
US4015175A (en) 1975-06-02 1977-03-29 Texas Instruments Incorporated Discrete, fixed-value capacitor
US4104723A (en) 1975-07-21 1978-08-01 Rengo Kabushiki Kaisha (Rengo Co., Ltd) Method of controlling web cutting
IT1041833B (it) 1975-08-13 1980-01-10 Marelli & C Spa Ercole Dispositivo di regolazione commutazione e conversione della corrente elettrica
US4104729A (en) 1975-08-27 1978-08-01 International Standard Electric Corporation Digital multiplier
DE2642842C2 (de) 1975-09-23 1983-07-14 Sharp K.K., Osaka Elektronischer Rechner
DE2546868C2 (de) 1975-10-18 1983-01-13 Brown, Boveri & Cie Ag, 6800 Mannheim Fehlerstromschutzschalter mit elektrischer Steckdose
CA1101943A (en) 1975-10-22 1981-05-26 Frederik J. Van Roessel Video switching circuit
CS180334B1 (en) 1975-11-28 1977-12-30 Jiri Kovar Power semiconducting disc elements suppressing and jigging equipment
DE2555708A1 (de) 1975-12-11 1977-06-23 Grote & Hartmann Elektrischer zentralverteiler
DE2556469C3 (de) 1975-12-15 1978-09-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Halbleiterbauelement mit Druckkontakt
IT1076507B (it) 1976-01-14 1985-04-27 Plessey Handel Investment Ag Convertitore cc/cc
JPS5288033A (en) 1976-01-19 1977-07-22 Fuji Xerox Co Ltd Abnormal temperature detector for fixing apparatus
CA1073878A (en) 1976-02-04 1980-03-18 James M. Hanson Photoflash lamp array having conductive reflector
DE2604840C3 (de) 1976-02-07 1982-10-28 Häfner, Erich, 4811 Leopoldshöhe Laternenförmige Leuchte
US4104693A (en) 1976-03-23 1978-08-01 Reliable Electric Company Gas filled surge arrester
US4104683A (en) 1976-03-24 1978-08-01 Eastman Kodak Company Video recording apparatus
US4104725A (en) 1976-03-26 1978-08-01 Norland Corporation Programmed calculating input signal module for waveform measuring and analyzing instrument
US4104730A (en) 1976-04-02 1978-08-01 Westinghouse Electric Corp. Boresight adjustment for a harmonic oscillator coordinate converter
US4104719A (en) 1976-05-20 1978-08-01 The United States Of America As Represented By The Secretary Of The Navy Multi-access memory module for data processing systems
US4104731A (en) 1976-06-14 1978-08-01 Allen-Bradley Company Asynchronous coupling of data between a word-oriented I/O module and the memory of a programmable controller
JPS5914827B2 (ja) 1976-08-23 1984-04-06 株式会社日立製作所 アドレス選択システム
DE7626537U1 (de) 1976-08-25 1977-01-13 Rollei-Werke Franke & Heidecke, 3300 Braunschweig Elektronenblitzgeraet zum direkten und indirekten blitzen
US4104703A (en) 1976-08-30 1978-08-01 Proto Production Plastics, Inc. Terminal block cover for covering block and space between adjacent blocks
US4104722A (en) 1976-09-10 1978-08-01 Evans Dow J Method and apparatus for celestial navigation
US4104689A (en) 1976-09-29 1978-08-01 Electric Machinery Manufacturing Company Vacuum contactor protector
US4104691A (en) 1976-09-30 1978-08-01 Westinghouse Electric Corp. Circuit breaker apparatus including asymmetrical fault detector
US4104681A (en) 1976-10-27 1978-08-01 Idr, Inc. Interleaved processor and cable head
US4104701A (en) 1976-11-22 1978-08-01 Powercube Corporation Mounting assembly for electronic power devices
JPS5365715A (en) 1976-11-22 1978-06-12 Hashimoto Corp Compound cassette tape
US4104687A (en) 1976-11-24 1978-08-01 S&C Electric Company Device for detecting unbalanced conditions in a polyphase equipment bank
US4104720A (en) 1976-11-29 1978-08-01 Data General Corporation CPU/Parallel processor interface with microcode extension
US4104702A (en) 1976-12-06 1978-08-01 Texas Instruments Incorporated Keyboard apparatus including elongated bar for aligning level from connectors to motherboard
US4104688A (en) 1976-12-13 1978-08-01 Eaton Corporation Starter motor protector circuit
US4104721A (en) 1976-12-30 1978-08-01 International Business Machines Corporation Hierarchical security mechanism for dynamically assigning security levels to object programs
US4104685A (en) 1977-01-13 1978-08-01 Recortec, Inc. Video recorder/reproducer transport having two movable tension guides for controlling tape tension
US4104680A (en) 1977-01-24 1978-08-01 Ellanin Investments, Ltd. Method and apparatus for film weave correction
US4104695A (en) 1977-01-27 1978-08-01 Hollis Wanda L Static electricity discharge ring
US4104700A (en) 1977-01-31 1978-08-01 Burroughs Corporation Heat pipe cooling for semiconductor device packaging system
US4104682A (en) 1977-03-07 1978-08-01 Burroughs Corporation Apparatus for reducing the number of undetected errors read along the length of a binary information bearing medium
US4104715A (en) 1977-03-10 1978-08-01 Acme Electric Corp. Alternating current to alternating current converter apparatus
US4104709A (en) 1977-04-11 1978-08-01 Applied Fiberoptics, Inc. Surgeons headlight with continuously variable spot size
US4104713A (en) 1977-05-02 1978-08-01 Lightolier Incorporated Heat dissipating lighting fixture mount
US4104711A (en) 1977-05-25 1978-08-01 Connecticut International Corporation Airport light fixture
US4104696A (en) 1977-05-27 1978-08-01 Frontier Electronics, Inc. Grid wire support
US4104710A (en) 1977-05-31 1978-08-01 Joerns Furniture Company, Division Of American Seating Company Patient headwall unit
US4104705A (en) 1977-06-13 1978-08-01 General Electric Company Photoflash lamp array having shielded switching circuit
US4104675A (en) 1977-06-21 1978-08-01 International Business Machines Corporation Moderate field hole and electron injection from one interface of MIM or MIS structures
US4104724A (en) 1977-06-27 1978-08-01 Square D Company Digital welder control system
US4104734A (en) 1977-06-30 1978-08-01 Fairchild Camera And Instrument Corporation Low voltage data retention bias circuitry for volatile memories
US4104732A (en) 1977-08-02 1978-08-01 Texas Instruments Incorporated Static RAM cell
US4231809A (en) 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
DE3241959A1 (de) 1981-11-13 1983-05-26 Canon K.K., Tokyo Halbleiterbauelement
JPH077826B2 (ja) * 1983-08-25 1995-01-30 忠弘 大見 半導体集積回路
JPS61125150A (ja) 1984-11-22 1986-06-12 Agency Of Ind Science & Technol ３次元半導体装置の製造方法
DE3689735T2 (de) 1985-08-02 1994-06-30 Semiconductor Energy Lab Verfahren und Gerät zur Herstellung von Halbleitervorrichtungen.
US4690730A (en) 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
JPS6435959U (zh) 1987-08-31 1989-03-03
US4904611A (en) 1987-09-18 1990-02-27 Xerox Corporation Formation of large grain polycrystalline films
US4906587A (en) 1988-07-29 1990-03-06 Texas Instruments Incorporated Making a silicon-on-insulator transistor with selectable body node to source node connection
US5042918A (en) * 1988-11-15 1991-08-27 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH03116488A (ja) * 1989-09-29 1991-05-17 Fujitsu Ltd 半導体記憶装置
US5089441A (en) 1990-04-16 1992-02-18 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafers
JPH0425175A (ja) * 1990-05-21 1992-01-28 Canon Inc ダイオード
JP2711015B2 (ja) * 1990-07-25 1998-02-10 三菱電機株式会社 マトリクス形表示装置
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
EP0474253B1 (en) 1990-09-07 1998-12-02 Nec Corporation Register circuit for copying contents of one register into another register
KR920008834A (ko) * 1990-10-09 1992-05-28 아이자와 스스무 박막 반도체 장치
JP2940880B2 (ja) 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
US7253437B2 (en) * 1990-12-25 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Display device having a thin film transistor
DE69213539T2 (de) 1991-04-26 1997-02-20 Canon Kk Halbleitervorrichtung mit verbessertem isoliertem Gate-Transistor
US5274485A (en) * 1991-06-24 1993-12-28 Sanyo Electric Co., Ltd. Liquid crystal display
KR950012580B1 (ko) 1991-08-29 1995-10-19 엘지정보통신주식회사 무선전화시스템 및 그의 채널변경방법
EP0553775B1 (en) 1992-01-28 1998-04-08 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device
JP3199847B2 (ja) 1992-07-09 2001-08-20 株式会社東芝 半導体装置およびその製造方法
CN1052569C (zh) * 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JPH06132218A (ja) 1992-10-15 1994-05-13 Sony Corp 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法
US5643801A (en) 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
JP3321899B2 (ja) * 1992-12-04 2002-09-09 株式会社デンソー 半導体装置
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5982002A (en) * 1993-01-27 1999-11-09 Seiko Instruments Inc. Light valve having a semiconductor film and a fabrication process thereof
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JP3497198B2 (ja) 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
US6683350B1 (en) 1993-02-05 2004-01-27 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP3318384B2 (ja) 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR0171923B1 (ko) 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
JPH06244103A (ja) 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
US5898619A (en) * 1993-03-01 1999-04-27 Chang; Ko-Min Memory cell having a plural transistor transmission gate and method of formation
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
CN1095204C (zh) 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3403231B2 (ja) * 1993-05-12 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6713330B1 (en) * 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW295703B (zh) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
US5895933A (en) 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
TW357415B (en) 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2649325B2 (ja) 1993-07-30 1997-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2753955B2 (ja) 1993-07-31 1998-05-20 株式会社半導体エネルギー研究所 ガラス基板処理方法
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR950012580U (ko) * 1993-10-26 1995-05-17 편향요크
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JPH07162002A (ja) 1993-12-06 1995-06-23 Sharp Corp 半導体膜の製造方法及び薄膜トランジスタの製造方法
JP2596359B2 (ja) * 1993-12-17 1997-04-02 日本電気株式会社 半導体集積回路装置
JP3234714B2 (ja) 1994-04-27 2001-12-04 シャープ株式会社 半導体装置およびその製造方法
TW272319B (zh) 1993-12-20 1996-03-11 Sharp Kk
JP3281700B2 (ja) 1993-12-22 2002-05-13 三菱電機株式会社 半導体装置
JPH07182506A (ja) 1993-12-22 1995-07-21 Hitachi Ltd ２値多値変換器
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3041177B2 (ja) 1993-12-27 2000-05-15 シャープ株式会社 半導体装置の製造方法
JP3090847B2 (ja) 1994-06-27 2000-09-25 シャープ株式会社 半導体基板の製造方法および半導体装置の製造方法
TW279275B (zh) 1993-12-27 1996-06-21 Sharp Kk
JP2906971B2 (ja) * 1993-12-30 1999-06-21 日本電気株式会社 半導体記憶装置の製造方法
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3195157B2 (ja) 1994-03-28 2001-08-06 シャープ株式会社 半導体装置の製造方法およびその製造装置
US6162667A (en) 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3059337B2 (ja) 1994-04-21 2000-07-04 シャープ株式会社 半導体装置およびその製造方法
JP3192546B2 (ja) 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JPH088218A (ja) 1994-04-21 1996-01-12 Sony Corp 研磨粒子および研磨方法
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3540012B2 (ja) 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6773971B1 (en) 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
JP3361922B2 (ja) 1994-09-13 2003-01-07 株式会社東芝 半導体装置
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US5518102A (en) * 1994-11-07 1996-05-21 Candid Logic Inc. Diverter
JP3535241B2 (ja) 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
JP3322492B2 (ja) * 1994-11-28 2002-09-09 三菱電機株式会社 半導体装置およびその製造方法
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3471966B2 (ja) 1995-03-16 2003-12-02 株式会社半導体エネルギー研究所 薄膜半導体装置の作製方法
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
TW448584B (en) 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP3499327B2 (ja) 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
US5841173A (en) 1995-06-16 1998-11-24 Matsushita Electric Industrial Co., Ltd. MOS semiconductor device with excellent drain current
JP3535615B2 (ja) * 1995-07-18 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置
US5670812A (en) * 1995-09-29 1997-09-23 International Business Machines Corporation Field effect transistor having contact layer of transistor gate electrode material
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
TW317643B (zh) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JPH09293793A (ja) * 1996-04-26 1997-11-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
US5904528A (en) 1997-01-17 1999-05-18 Advanced Micro Devices, Inc. Method of forming asymmetrically doped source/drain regions
JP4601731B2 (ja) 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312228B (zh) * 2007-05-24 2010-11-17 丰田合成株式会社 半导体发光元件及其制造方法

Also Published As

Publication number Publication date
US20050230755A1 (en) 2005-10-20
CN1825593C (zh)
CN1495910A (zh) 2004-05-12
US20080224215A1 (en) 2008-09-18
CN1165976C (zh) 2004-09-08
US20020093061A1 (en) 2002-07-18
KR970063764A (ko) 1997-09-12
KR100505309B1 (ko) 2005-11-24
US6909148B2 (en) 2005-06-21
US6611022B2 (en) 2003-08-26
TW335503B (en) 1998-07-01
US6396105B1 (en) 2002-05-28
CN1166047A (zh) 1997-11-26
KR100423631B1 (ko) 2004-03-22
CN1825593B (zh) 2010-04-07
US20040065885A1 (en) 2004-04-08
CN1825593A (zh) 2006-08-30
KR100562376B1 (ko) 2006-03-20
US7375401B2 (en) 2008-05-20
US7812351B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1178270C (zh) 半导体器件及其制造方法
CN1153256C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1135608C (zh) 半导体器件的制造方法
CN1129955C (zh) 半导体器件的制造方法
CN1237617C (zh) 静态随机存取存储器
CN1206737C (zh) 半导体器件及其制造方法
CN1155991C (zh) 半导体器件的制造方法
CN1218403C (zh) 半导体装置
CN1173412C (zh) 半导体器件
CN1242489C (zh) 半导体器件及其制造方法
CN1206738C (zh) 半导体器件及其制作方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1901205A (zh) 半导体装置及其制造方法
CN1893117A (zh) 半导体器件以及其制造方法
CN1841766A (zh) 半导体器件及其制造方法
CN1825598A (zh) 半导体器件及其制造方法
CN1877861A (zh) 一种便携式信息终端和一种摄象机
CN1909199A (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060322

CX01 Expiry of patent term