CN1249531A - 半导体衬底的制造工艺 - Google Patents

半导体衬底的制造工艺 Download PDF

Info

Publication number
CN1249531A
CN1249531A CN99122021A CN99122021A CN1249531A CN 1249531 A CN1249531 A CN 1249531A CN 99122021 A CN99122021 A CN 99122021A CN 99122021 A CN99122021 A CN 99122021A CN 1249531 A CN1249531 A CN 1249531A
Authority
CN
China
Prior art keywords
porous
layer
silicon
silicon layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99122021A
Other languages
English (en)
Inventor
佐藤信彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1249531A publication Critical patent/CN1249531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching

Abstract

一种半导体衬底的制造工艺,包括封闭多孔硅层的表面微孔,然后在多孔硅层上通过外延生长形成单晶层,在封闭之后外延生长之前,在高于封闭时的温度下进行中间热处理。这种工艺改善了具有通过外延生长形成的单晶层的半导体衬底的结晶质量,并且提高了用于键合晶片时的键合界面的平滑度,能够通过激光散射方法检测表面上的较小颗粒。

Description

半导体衬底的制造工艺
本发明涉及的技术领域是主要用做采用MOSFET或双极晶体管的集成电路的基本部件的半导体衬底及其制造工艺。
在硅型半导体器件和集成电路的技术中，绝缘体上的硅(SOI)结构作为一种通过使寄生电容降低，使器件隔离更容易，从而实现晶体管的高速运行、低功耗、高集成度和整体成本降低的技术已经得到各种研究。
在二十世纪七十年代，Imai提出FIPOS(多孔硅完全隔离)工艺，其中采用多孔硅加速氧化的现象形成SOI结构(K.Imai，Solid-state Electronics24，1981，p.159)。在该工艺中，在p型衬底上形成n型岛。之后，通过阳极氧化使p型区、包括位于n型岛之下的部分有选择地多孔化。此时，n区保持未被多孔化。
多孔硅由Uhlir等在1964年发明(A.Uhlir，Bell Syst.Tech.J.，35，1956，p.333)，类似于海绵，其在硅晶体内具有直径为几纳米到几十纳米的微孔，并且具有大至几百m2/cm3以上的单位体积的表面面积。因此，基于在含氧气氛中的热氧化，在已经到达多孔硅内部的氧的作用下，不仅多孔硅表面而且其内部被同时氧化，因此可以选择地氧化多孔层。对氧化膜厚度的控制取决于多孔层厚度而不是氧化时间，因此可以形成厚度是通过体硅的氧化所形成厚度的几十倍到几百倍的氧化硅膜。亦即，形成的多孔区可以完全氧化，而且硅岛区因n型硅岛不被完全氧化而可以保留。通过这种工艺在多孔硅上形成硅岛即为FIPOS。
在氧化作用下硅的体积膨胀。因此，在FIPOS中也是考虑多孔硅最好具有约56％的孔隙率[孔隙率：微孔体积/(剩余硅体积+微孔体积)]，以便防止体积因氧化而膨胀，以及防止晶片翘曲从而导致内部缺陷。
在此之后，作为这种工艺的改进提出另一种工艺，其中在整个表面上形成多孔硅，然后在多孔硅上外延生长无孔单晶硅，之后去除形成的部分外延硅层暴露多孔硅，然后通过热氧化对多孔硅进行选择性氧化，制成SOI结构(H.Takai and T.Itoh，Journal of Electric Materials 12，1983，p.973)。
作为近来引人注目的SOI形成技术，可以采用氧注入工艺(SIMOX，注氧隔离)和晶片键合技术。
SIMOX是由Izumi等在1978年提出的工艺(K.Izumi，M.Doken and H.Ariyoshi，Electron Letters 14，1978，p.593)，在该工艺中在硅衬底中注入硅，随后在高于1300℃的高温加热，形成氧化硅埋层。氧化硅埋层存在许多限制，因为其取决于对缺陷(或故障)密度和氧化膜质量的控制。
同时，相对于采用晶片键合技术制成SOI结构的工艺，提出了各种方法，因为SOI结构的表面硅层和氧化硅埋层可以制成具有任何要求的层厚度，并且表面硅层具有良好的可结晶性。直接键合工艺由Nakamura等提出，其中晶片相互键合，不插入任何中间层例如粘附层，但是在1984年的J.B.Lasky等的报道之后，这种工艺开始得到有力地研究；该报道(J.B.Lasky，S.R.Stiffler，F.R.White and J.r.abernathey，Technical Digest of theInternational Electron Devices Meeting，IEEE，New York，1985，p.684)涉及把键合的晶片之一形成为薄膜以及形成在其上的MOS晶体管如何工作。
作为键合技术，提出了epock制造工艺，公开于日本专利申请特许公开5-21338和美国专利5371037。这种工艺的一个例子是如下所述的工艺：通过阳极氧化把用做第一衬底的单晶硅晶片表面制成多孔，然后在其上外延生长无孔单晶硅层，提供第一衬底。之后，与第二衬底键合，随后加热提高其键合强度，然后通过研磨或抛光其背面去除第一衬底，在整个表面上暴露多孔硅层。之后，通过腐蚀选择地去除多孔硅，以使无孔单晶硅层转移到第二衬底上。作为实现高达100000倍的选择性的结果，已经了解到所得SOI层厚度的均匀性几乎不被腐蚀所损害，由此反映出外延生长的单晶硅层生长时的均匀性。更具体地讲，作为通过市售CVD外延生长系统实现的晶片内的均匀性，在SOI硅层中也实现了1.5％-3％的均匀性。
在这种工艺中，在FIPOS中被用做选择氧化材料的多孔硅，被用于腐蚀材料。因此，它们的孔隙率最好不是56％左右而是20％左右。而且，由于多孔硅不用做最终产品的结构材料，所以只要不损害腐蚀的选择性，多孔硅的任何结构变化或粗化均是可允许的。
与制造SOI结构的上述工艺类似的工艺公开于日本专利申请特许公开5-21338，还公开于Yonehara等的报道(T.Yonehara，K.Sakaguchi andN.Sato，Appl.Phys.Lett.64，1994，p.2108)，称为ELTRAN。在此工艺中，在多孔硅上外延生长无孔单晶硅是重要技术之一，在多孔硅上的外延硅层中的堆垛层错密度正如报道的是103/cm2-104/cm2。在如此获得的SOI晶片中，这种堆垛层错是主要缺陷。
Sato等(N.Sato，K.Sakaguchi，K.Yamagata，Y.Fujiyama and t.yonehara，proc.of the Seventh Int.Symp.on Silicon Mater.Sci.andtech.，Semiconductor Silicon，Pennington，The Electrochem.soc.Inc.，1994，p.443)进行了CVD(化学汽相淀积)工艺，其中采用SiH2Cl2作为在多孔硅上外延生长的材料气体。用于预烘焙的处理温度是1040℃，用于生长的温度是900-950℃，这高于对传统FIPOS工艺报道中的温度。但是，由于引入用于氧化多孔硅的孔壁表面的预氧化(在O2中，400℃1小时)，多孔硅层基本防止了其结构粗化。他们报道包含在外延层中的缺陷主要由堆垛层错占据，并且呈现减少堆垛层错，有助于使多孔硅表面的微孔减少四个数量级以上，例如，通过在生长之前在外延生长炉中进行氢气预烘焙，使1011/cm2的密度降低到107/cm2以下，通过在紧接着把衬底放入外延生长炉之前，进行氢氟酸浸渍(以下称为HF酸浸渍)，降低多孔硅层表面附近的氧浓度，有利于减少堆垛层错。通过进行长时间的HF酸浸渍，多孔硅上的外延硅层中的堆垛层错密度降低到103/cm2或104/cm2，但是缺陷密度的降低开始饱和。同时，他们认为在氢气预烘焙之后仍旧残留于多孔硅表面的微孔是堆垛层错的起因。生长率基本在100nm/分钟以上。
Sato等(N.Sato et al.，Jpn.J.Appl.Phs.35，1996，p.973)还公开了在多孔硅上外延生长中，在生长初始阶段以极小速率馈入材料硅，能够使吸附在表面上的硅原子表面扩散，使得即使在部分剩余微孔中也难以包含结晶缺陷，从而降低结晶缺陷密度，类似的技术也公开在日本专利申请特许公开9-100197和EP755068中。
对SOI结构没有限制，通过传统工艺形成在多孔硅层上的无孔单晶硅层，试图进一步提高其表面平滑度，也试图利用多孔硅层提高表面微孔已封闭的表面平滑度。
本发明的目的在于提供一种具有结晶缺陷少、特别是堆垛层错少的无孔单晶层的半导体衬底的制造工艺。
本发明的另一目的在于提供一种包括多孔硅层的半导体衬底的制造工艺，在多孔硅层上设置具有优异表面平滑度的无孔单晶层。
本发明的又一目的在于提供一种可以使表面有效地平滑的半导体衬底的制造工艺。
本发明再一目的在于提供一种堆垛层错少的半导体衬底。
本发明提供了一种半导体衬底的制造工艺，该衬底在多孔硅层上具有无孔单晶层，该工艺包括以下工序：
封闭工序，封闭多孔硅层的表面微孔，降低其表面微孔密度；
加热工序，在封闭工序之后，对其表面微孔已经封闭的多孔硅层，在高于封闭工序中的温度下进行热处理；
生长工序，加热工序之后，在封闭工序后的多孔硅表面上外延生长无孔单晶层。
本发明还提供了一种半导体衬底，包括绝缘材料和形成于其上的单晶硅层；单晶硅层具有1000cm-2以下的堆垛层错密度，并且具有的键合界面中未观察到深度在10nm以上的不平整度。
图1是根据本发明实施例的半导体衬底制造工艺的流程图。
图2A、2B、2C、2D、2E和2F展示了根据本发明另一实施例的半导体衬底制造工艺。
图3是本发明所用处理系统的示意图。
图4是采用本发明可用的处理系统时预烘焙时间和腐蚀深度之间的关系图。
图5是预烘焙温度和堆垛层错密度之间的关系。
图6A、6B和6C是展示表面微孔如何分布于多孔硅层表面上的示意图。
图7是预烘焙温度、堆垛层错密度和压力之间的关系图。
图8是预注入中硅气体添加时间和堆垛层错密度之间的关系图。
图9是预注入中硅气体添加时间和薄雾之间的关系图。
图10A、10B、10C、10D和10E是根据本发明又一实施例的半导体衬底制造工艺。
图11A、11B和11C是分别对应于图6A、6B和6C的散射电镜的图象。
(实施例1)
图1是说明根据本发明优选实施例的半导体衬底制造工艺的流程图。
首先，制备具有多孔硅层的基底部件。通过例如在硅衬底至少一侧表面或者整个硅衬底上进行阳极氧化，即可简单地获得多孔硅层(工序S1)。
接着，对多孔硅层进行处理，封闭存在于其表面的表面微孔。通过以下方法中至少一种可以封闭表面微孔，i)在不含任何硅源气体并且含有氢气的还原气氛中进行预加热(预烘焙)，ii)通过以极小量馈入硅源气体，同时进行热处理，由此把硅原子赋予多孔硅层的处理(预注入)。最好在预烘焙之后进行预注入(工序S2)。
其表面微孔已按这种方式封闭的多孔硅层，在以下说明的外延生长工序之前再次进行热处理(中间热处理；以下常常简称为“中间烘焙”)。在高于封闭处理的温度下进行中间烘焙。在此工序，停止硅源气体的馈入，以便在不含硅气体的气氛中进行中间烘焙(工序S3)。作为中间烘焙气氛中的杂质所不可避免包含的硅源气体是无关紧要的。
然后，在已进行中间烘焙并且其表面微孔已被封闭的多孔硅层的表面上，形成无孔单晶层。构成这种无孔单晶层的材料，可以是通过同质外延生长形成的硅，或者是通过异质外延生长形成的硅以外的材料(工序S4)。
上述是本发明的基本制造工序。以下将详细说明各工序的更优选实施例和另外采用的工序的实施例。
多孔硅层的形成：
如上所述，多孔硅层由Uhlir等在1964年发现，与海绵类似，在硅结晶内具有直径为几纳米到几十纳米的微孔，单位体积的表面积大至几百m2/cm3以上。
在用于发光器件的多孔硅的形成中最好使用n-或p-型衬底。制造SOI结构时，n+或p+型衬底优于n-或p-型衬底，这是由于它们的结构稳定性和外延硅层的良好结晶性。本发明所用多孔硅与传统研究的那些多孔硅材料基本相同，通过例如阳极氧化的工艺制造。对衬底杂质晶面方向和制备方法没有限制，只要是多孔单晶硅即可。当通过阳极氧化形成多孔硅层时，其处理溶液是主要由氢氟酸组成的水溶液。阳极氧化过程中，气体可以附着在电极和硅表面趋于使多孔层非均匀。因此，一般添加醇例如乙醇使溶液具有大的接触角，以便可以加速附着气体的去除，可以均匀地发生阳极氧化。当然，即使不添加醇也可以形成多孔层。在本发明的半导体衬底用于FIPOS工艺的情况，最好使用孔隙率约为56％的多孔硅。在用于键合工艺的情况，最好使用低孔隙率(约50％以下，30％以下更好)的多孔硅。但是在这两种情况，对这些材料没有限制。
如上所述通过阳极氧化形成的多孔硅，具有除了深入多孔硅内部的微孔之外还存在浅微孔的表面部位。对于这种浅微孔称为“不平整度”是适合的，这些微孔是浅的，但其不平整足以采用场致发射散射电镜(FESEM)来从表面观察。
在多孔硅表面出现的微孔的孔密度例如是1×1010cm-2-1×1013cm-2。
同时，可以用氦、氖或氩的惰性气体离子或氢离子注入无孔单晶硅，另外随后可进行热处理，在无孔单晶硅的至少部分中形成微气泡，使其多孔化。
多孔硅的孔隙率越低，形成于多孔硅上的层中的堆垛层错密度就越低。通过例如选自以下方法中的至少一种可以相对地容易获得低孔隙率的多孔硅，其中有以高氢氟酸浓度进行阳极氧化的方法，在低电流密度下进行的方法，和在高温下进行的方法。而且，整个衬底可以是多孔化的，或者仅有其表面部位是多孔化的。再有，正如以下所述的，多孔硅可以形成为具有孔隙率彼此不同的至少两种多孔层。
封闭：
本发明所用封闭工序，是通过使多孔硅层在预定气氛中的预定温度下，进行如上所述的热处理、预烘焙和/或预注入来完成的。
用于预烘焙的温度在600℃-1150℃的范围内任意选择。在本实施例中，在优选的850℃-1000℃的低温区内获得期望的结果，更优选的是900℃-950℃。用于预烘焙的气氛可以包括由100％的氢气组成的还原气氛，和含用惰性气体例如氩气稀释的氢气的还原气氛。另外，可以在超高真空中进行预烘焙。当希望以低成本获得要求的效果时，最好在含氢气氛中进行预烘焙。采用的压力在1×1010-760乇的范围。
通过在生长的初始阶段以极小量向多孔层表面馈入硅原子，进行预注入可以更有效地减少堆垛层错，这公开于日本专利申请特许公开9-100197。
用于预注入的温度和压力是与选择用于上述预烘焙的相同温度和压力。可以按如下量馈入硅源气体，以20nm/分钟以下的速率淀积硅，10nm/分钟以下更好，2nm/分钟以下最好。这种预注入使得以后生长的单晶层中极少发生堆垛层错。
于是存在于多孔硅层表面部位的表面微孔被封闭。
用来对多孔层赋予硅原子、封闭多孔层中的微孔的硅源气体，可以包括SiH2Cl2、SiH4、SiHCl3、SiCl4和Si2H6。在常温和常压下硅烷SiH4是气态的，从馈入率的可控制性来看是优选的。从某种意义上来说，通过MBE(分子束外延)进行预注入代替这种CVD时，由固体源馈入硅原子。在这种情况，衬底温度可以取为800℃以下允许的低温，生长速率可以取为0.1nm/分钟以下。
预注入不必进行直到多孔层表面的全部表面微孔被封闭为止，可以进行到这种程度，即剩余表面微孔的密度达到1×108cm-2以下，达到1×106cm-2以下更好。
通过采用原子力显微镜(AFM)测量已经处理到预注入工序的半导体衬底的表面粗糙度，可以证实预注入时间是否已得到足够的保证。相对于预注入时间标绘采用AFM测量的表面粗糙度(例如，平均粗糙度Ra，粗糙度的平均均方根Rrms，或最大高度差PV)时，随着预注入时间的延长表面粗糙度缓慢地增加。但是，在某一时间的边界，表面粗糙度反而降低。适当的预注入时间是tc以上。更好的预注入时间是比表面粗糙度降低到与预注入之前的相同水平所需时间更长。而且，如下所述，可以从层表面雾值的时间变化确定tc。具体的预注入时间取决于温度、压力、硅材料气体馈入速率等。
如果由于预注入而使基本形成在多孔硅层上的无孔单晶硅的膜厚增大，则难以获得归因于中间烘焙的效果。更具体地讲，通过热处理的表面平滑不仅取决于表面原子的表面扩散，作为附加效果，而且还取决于应变的弛豫，这种应变是由于预注入工序对基本形成在多孔硅层上的无孔单晶硅整个薄膜施加的内应力造成的。就这种效果而论，随着无孔单晶硅薄膜厚度的增加机械强度提高，难以收到归因于热处理的应变弛豫效果。具体地讲，最好在无孔单晶硅具有大于50nm、更好是大于30nm的膜厚之前完成预注入。
在预注入工序形成的无孔单晶硅薄膜的膜厚，可以通过采用散射电镜或透射电镜观察其剖面来确定，或者通过采用光学方法例如椭率测量法(ellipsometry)测量其膜厚来确定。
中间热处理：
本发明所用的中间热处理(中间烘焙)的工序，是在封闭微孔工序之后，在高于封闭工序的温度进行热处理。进行中间烘焙可以进一步改善微孔已被封闭的多孔硅层表面的表面粗糙度。这种处理还带来使多孔硅和无孔单晶硅之间界面附近产生的应变得以弛豫和平滑微孔被封闭表面的效果。这种中间烘焙不会使形成于其上的无孔单晶硅层产生任何高密度堆垛层错。形成多孔层上的无孔单晶硅层的结晶缺陷几乎全被堆垛层错占据。从表面观察时，只要层厚度相同，堆垛层错的尺寸即看来相同。更具体地讲，全部堆垛层错出现在多孔硅层和微孔单晶层之间界面附近。在封闭微孔的工序堆垛层错密度成为固定的，在封闭微孔工序之后堆垛层错密度几乎不随热处理而变化。这种中间烘焙之后，无孔单晶硅层或微孔单晶半导体化合物层在要求的热处理温度下外延生长。
选择中间烘焙时的温度使其高于封闭时的温度，在900℃-1150℃的范围内，在1000℃-1150℃范围内更好。在基本不含上述硅源气体的气氛中进行中间烘焙，例如由100％氢气组成的还原气氛和含有被惰性气体例如氩气稀释的氢气的还原气氛。压力可在与封闭工序中选择的压力范围相同的范围内选择。
中间烘焙达到上述温度后立即产生平滑效果。因此，中间烘焙可以是瞬时加热例如RTA。但是，为了改善表面平滑度，中间烘焙时间最好较长。另外，为了控制由热处理引起的多孔硅的任何结构变化，例如为了防止由热处理引起的硅聚集而使微孔分裂，中间烘焙时间最好较短。
在热处理的初始阶段表面平滑度的改善显著，随后改善程度指数下降。
考虑到这些，中间烘焙时间应在10分钟以下，5分钟以下更好，1分钟以下最好。
采用五晶体X-射线衍射法观察，当不进行热处理时，在多孔硅层表面附近的层和多孔硅的表面微孔被封闭的层的结晶取向的波动大于通常的单晶硅。由于中间烘焙降低了波动，可以假设结晶取向波动的降低有利于通过中间烘焙使表面平整度平坦化的效果。
外延生长：
进行了中间烘焙之后，进行外延生长，对生长速率没有特别限制。可以在与体硅的公如生长相同的条件下进行。另外，可以按与以极小量馈入材料的工序中相同的生长速率连续生长，类似于上述预注入工序，或者可以改变气体种类；在这两种情况，决不会阻碍实现本发明的目的。在选择与在以极小量馈入材料的工序中的相同条件的情况，可以在预注入之后一次停止馈入材料气体，进行中间烘焙，材料馈入可以再次开始。可以采用这种方法。在任何情况，形成单晶层直到具有要求的厚度。
可以与预注入工序独立地控制生长温度、压力和气体流量，因此生长温度可以低于中间烘焙的温度以及封闭工序的温度，以便多孔硅的结构不被粗化，任何杂质例如硼和磷不会自动掺杂或从多孔硅固相扩散。相反，生长温度可以较高，硅源气体流量可以较大，提高生长速率，从而在短时间内可以形成厚的微孔单晶硅膜。而且，待生长的单晶层可以由硅、或者IV族材料形成，例如SiGe或SiC，或者由GaAs、GaAsAl、InP或GaN代表的化合物半导体。
在异质外延中，多孔硅用做应力顺从材料(stress-compliantmaterial)，可以使晶格失配引起的应力得以弛豫。此外，可以降低无孔单晶硅层的堆垛层错密度。只要多孔层不产生结构变化和粗化、微孔分裂等，弛豫应力的效果就很少下降。
为了参考，以下说明不使用封闭工序在多孔硅上进行外延生长的例子。
正如由T.Unagami等报道的在多孔硅上可能的第一次外延生长(T.Unagami and M.Seki，J.Electrochem.Soc.，125，1978，p.1340)中，在0.004-0.15Ω·cm的p型(111)硅晶片表面上形成多孔层，然后在1170℃的氢气氛中按0.4μ/分钟的生长速率外延生长硅层。他们报道通过Sirtle腐蚀产生缺陷之后观察时，几乎未发现结晶缺陷。但是，这种高温热处理使得多孔硅结构极大地粗化，已不适用于形成FIPOS结构了。在这种环境下，对外延层形成的研究报道，由于FIPOS的到来而集中在如何使多孔硅不发生结构变化和如何实现具有低堆垛层错密度的外延层的形成。
Takai等(H.Takai and T.Itoh，J.Electronic Materials 12，1983，p.973，and H.Takai and T.Itoh，J.Appl.Phys.60，1986，p.223)通过使用SiH4的等离子体CVD，在750℃按102nm/分钟-132nm/分钟的生长速率，形成单晶硅层，以便控制多孔硅的结构变化。Takai等报道通过等离子体CVD在多孔硅上形成外延硅层时，随着外延硅层厚度的增加多孔硅的微孔被封闭。他们估算留有微孔的转移层约厚150nm。
T.L.Lin等(T.L.Lin，S.C.Chen，Y.C.Kao.K.L.Wang and S.Iyer，Appl.Phys.Lett.48，1986，p.1793)已经使得电阻率为0.01-0.02Ω·cm的p型硅衬底表面多孔化，然后通过Si-MBE在约750℃的低温，外延生长无孔单晶硅层。通过在750℃以极小量的硅流量辐射从表面去除极薄的氧化膜，然后按0.02nm/秒(＝1.2nm/分钟)的生长速率淀积到50nm的厚度，之后按0.2nm/秒(＝12nm/分钟)的生长速率淀积到要求的厚度。采用Nomarski差动干涉对比显微镜观察腐蚀凹坑测量的堆垛层错密度是1.7×103/cm2。
Vescan等(L.Vescan，G.Bomchil，A.Halimaoui，A.Perio and R.Herino，Materrial Letters 7，1988，p.94)采用了LPVPE(低压汽相外延)。他们在制备了形成在0.01Ω·cm的p型硅衬底上的多孔硅，并且具有56％的孔隙率，通过在300℃的1小时的干式氧化(预氧化)，薄薄地预氧化微孔侧壁。这种氧化处理使得多孔层不会因后续的外延生长或高温热处理例如氧化处理而产生结构粗化。之后，通过氢氟酸浸渍仅去除多孔表面上的氧化膜，然后把衬底放入生长容器中，在5×10-6mbar的超高真空中烘焙。然后，向容器馈入SiH2Cl2在900℃以下的温度使无孔单晶硅层外延生长。通过透射电镜观察剖面，发现在界面附近存在约105/cm2的位错网。而且，观察到某些跨越外延层的缺陷。
Oules等(C.Oules，A.Halimaoui，J.L.Regolini，R.Herino，A.Perio，D.Benshahel and G.Bomchil，Mater.Sci.Eng.，B4，1989，p.435，或C.Oules，Ahalimaoui，J.L.Regolini，A.perio and G.Bomchil，J.Electrochem.Soc.139，1992，p.3595)报道在与Vescan等的类似的预氧化之后的LPVPE中使用SiH4作为材料气体。他们使用H2作为运载气体和SiH4作为材料气体，在830℃和2乇下外延生长。生长速率是0.5μm/分钟。他们表示形成在0.01Ω·cm的p型硅衬底上的多孔硅上的外延硅层的堆垛层错密度，强烈地依赖于多孔层的孔隙率，在50％以下的孔隙率，通过平面TEM(透射电镜)观察的堆垛层错密度，基本是与体硅晶片(不形成多孔硅)在相同条件下外延生长的层的堆垛层错相同的水平，但是其绝对值没有记载。由于采用传统的平面TEM进行观察的样品的测量区域约是100μm见方，所以对堆垛层错密度测量的下限估计约为104/cm2，或者即使在进行充分详细的观察时最好可达103/cm2。而且，他们假设残存于层中的缺陷可归因于系统问题产生的颗粒等，认为对堆垛层错密度的具体评估需要在清洁环境中的进一步实验。
如上所示，在已适应于FIPOS工艺的多孔硅上的外延生长中，处理温度必须较低，以便使多孔硅避免产生阻碍后续工序的多孔层氧化处理的结构粗化。因此，外延生长限于例如MBE和LPVPE的方法，作为制造用于LSI的硅这些方法还没有得到广泛使用。于是，对于采用作为制造系统已得到广泛使用的、在约10乇-760乇的压力进行生长的CVD而进行的外延生长几乎没有研究。
为了解决这种问题，本发明人采用封闭工序和中间热处理(中间烘焙)工序，提高无孔层的质量。
(实施例2)
图2A-2F展示了根据本发明另一实施例的半导体衬底制造工艺。为了便于理解，多孔材料的微孔画成圆柱。众所周知，实际的微孔具有复杂的形状。
如图2A所示，制备至少在其一侧表面上具有多孔硅层11的衬底。参考标号2代表微孔，3代表由单晶硅组成的微孔壁。
接着，如图2B所示，进行如下所述的预氧化处理，在微孔壁表面上形成保护膜4。这里，膜5也形成在多孔硅层11的表面上。
然后，如图2C所示，可选择进行如下所述的氢氟酸浸渍(用含氢氟酸的水溶液的处理)，从多孔硅层表面至少去除保护膜5。这里所示状态是微孔壁表面上的保护膜4的上部分也被进入微孔的氢氟酸同时去除。
接着，如图2D所示，进行如上所述的预烘焙，封闭某些表面微孔，再进行上述的预注入，封闭经过预烘焙仍未封闭的表面微孔。微孔上部分的形状在图2D中也是示意性的。实际上可以是更复杂的形状。
如图2E所示，进行上述的中间热处理(中间烘焙)，提高多孔硅层11的表面平滑度。
然后，如图2F所示，进行上述的外延生长，形成无孔单晶硅层6。根据本实施例，获得具有平滑表面的无孔单晶硅层6。
以下说明在本实施例中增加的预氧化和氢氟酸浸渍的额外工序。
预氧化：
封闭之前，最好进行氧化处理(预氧化)，在多孔硅层的微孔壁上形成保护膜。
多孔硅的邻接微孔之间的壁厚极小，为1nm-90nm，因此在外延生长时和外延生长层的热氧化时的热处理作用下，多孔层的邻接微孔可能合并成大孔，还可能分裂。例如，在FIPOS中，由于微孔壁厚的增加和微孔的分裂，多孔层的氧化进展被阻碍，以致难以完全氧化多孔层。因此，形成多孔层之后，通过诸如热氧化的处理在微孔壁上预先形成保护薄膜，以便可以使微孔不被粗化变大。
在保护膜的形成中，特别是通过氧化形成时，必须在微孔壁内留下单晶硅区。保护膜厚度至少为1nm就足够了。此工序可以省略，只要例如键合之后的热处理的后续工序控制在足够低的温度，并且多孔层避免结构变化即可。
氢氟酸浸渍：
在进行上述预氧化的情形，还在多孔硅层表面上形成保护膜例如氧化硅膜。因此，可以根据需要去除这种保护膜。例如，最好通过在低浓度氢氟酸水溶液中浸渍衬底，从多孔层去除保护膜。Sato等(N.Sato，K.Sakaguchi，K.Yamagata，Y.Fujiyama and t.yonehara，Proc.of the Seventh Int.Symp.on Silicon Mater.Sci.and tech.，Semiconductor Silicon，Pennington，The Electrochem.soc.Inc.，1994，p.443)报道通过延长氢氟酸浸渍时间可以把堆垛层错降低到103/cm2的密度。根据本发明人的进一步实验，进行长时间的氢氟酸浸渍可能导致多孔层根据键合之后进行的退火温度而产生结构粗化，已经发现氢氟酸浸渍时间最好控制在适当范围内。氢氟酸浸渍之后，用水清洗衬底然后干燥，降低多孔层的微孔中残留的氢氟酸的浓度。
(实施例3)
以下说明的实施例是进一步改进封闭工序、中间热处理(中间烘焙)和外延生长工序的实施例。
如图2A所示，形成多孔硅层11。接着，如图2B所示，选择形成保护膜4和5。然后，如图2C所示，进行氢氟酸浸渍部分去除保护膜4和5。
在热处理提供2nm以下、更好是1nm以下的硅的腐蚀深度的条件下，连续进行封闭、中间烘焙和外延生长的各个工序，如图2D-2F所示。
于是，获得高质量的无孔单晶层。
一般认为堆垛层错引起氧化膜击穿强度的降低。目前，主流认为这种降低是由围绕堆垛层错的位错区中淀积的金属杂质引起的，其中杂质使pn结的漏电流较高，引起少数载流子的寿命降低。此外，在与多孔硅上的外延生长有关的上述报道中，没有报道通过由腐蚀产生缺陷之后用光学显微镜进行观察的这种具有检测下限的方法测量时堆垛层错小于103/cm2。在1μm2的栅极区中包含103/cm2-104/cm2的堆垛层错的概率低至0.0001-0.00001，但是堆垛层错密度仍旧高于体硅晶片，其影响一般集中表现为集成电路的成品率。通过上述工艺获得的SOI晶片投入实际使用时，重要的问题是把这种堆垛层错降低至1000/cm2以下。
作为生长工艺，随着制造系统的扩展，实际使用中最好采用利用CVD的外延生长，可使外延硅层的厚度均匀性至少在±4％之内，在较好系统的情况可以在±2％之内。
在以上提到的Sato等公开的工艺中(N.Sato et al.，Jpn.J.Appl.Phs.35，1996，p.973)，热处理温度取为1100℃以上的高温，以使堆垛层错密度降低到102/cm2的限度。但是，进行这种高温热处理时，即使预先进行预氧化处理，在热处理的作用下也可能发生多孔硅中的微孔粗化变大和分裂的现象。
除此之外，还指教在紧接着衬底放入生长容器之前进行长时间的氢氟酸浸渍，有利于实现低的堆垛层错密度。但是，在氢氟酸浸渍中，氢氟酸溶液可能在局部深度进入多孔硅，去除形成在微孔侧壁上的极薄氧化膜。结果，这导致多孔硅的局部结构粗化。氢氟酸浸渍不希望过分超过最短时间或者去除表面自然氧化膜的所需浓度。
更具体地讲，试图提供一种工艺，由其可以降低形成在多孔硅上的无孔单晶硅层的堆垛层错密度，而无需使用任何过量的氢氟酸浸渍和高温预烘焙，并且不会引起多孔硅层的结构粗化和微孔分裂。
图3示意性展示了本发明可使用的处理系统。
参考标号21代表反应室，22代表加载锁定室，32代表输送室。参考标号23代表隔离反应室21和输送室32的阀门，24代表隔离输送室32和加载锁定室22的阀门。参考标号25代表加热器例如灯，用于加热衬底W，26代表衬底W置于其上的基座，27、28和33分别代表用于反应室21、加载锁定室22和输送室32内部抽真空的抽排装置，29代表用于向反应室21引入处理气体的供气装置，30和34分别是用于引入吹洗或加压加载锁定室22和输送室32的气体的供气装置。参考标号31是用于把衬底W送入和送出反应室21的输送臂。参考标号35是晶片盒。
作为改进，加载锁定室可以与持有输送臂的输送室32成为一体，无需用阀门24把前者与后者隔离。
本实施例中，采用如图3所示系统在同一反应室内，进行封闭、中间热处理和外延生长。封闭工序包括升温过程、自然氧化膜的去除过程和微孔的封闭过程。本实施例中，在升温和自然氧化膜去除的两个过程中的硅的腐蚀深度(由腐蚀损失的厚度)，最好控制在2nm以下，在1nm以下更好。
升温：
把其表面已形成多孔硅层的衬底放入反应室21内的反应器，然后加热衬底W使其升温。在反应器由透光材料例如石英制成的情形，通过从反应器外部照射灯光加热衬底。作为其它方式，可采用高频电源的感应加热、电阻加热等。除了石英之外，反应器也可以由不锈钢制成。
在气氛开放式反应器的情形，不必借助加载锁定室22而把衬底W输送进其中，输送进衬底之后对反应室内部进行彻底地吹洗，去除反应室包含的氧成分和水成分，然后升温。升温速率越高，对归因于剩余氧成分和水成分的腐蚀可以抑制的越多。因此，应以尽可能高的速率升温，最好是1℃/秒以上的速率，5℃/秒以上更好。
自然氧化膜的去除：
通过在含氢气的还原气氛或者超高真空中进行热处理，去除已附着于多孔层表面的自然氧化膜。可以在600℃以上的温度进行热处理。对处理压力没有特别限制，可以优选大气压力以下。
在如下反应作用下自然氧化膜释放成为气相：
                   
以致当自然氧化膜厚度较大时，多孔硅表面和该表面附近的硅被腐蚀。这里所称的自然氧化膜是指在氢氟酸浸渍工序及其之后非有意形成的氧化硅膜。在氢氟酸浸渍之后的水洗过程中、在外延生长系统放置过程中和升温工序过程中形成这种氧化硅膜。特别是在升温工序过程中残留任何水成分和氧成分时，随着温度升高硅被氧化，不可避免地形成氧化硅膜。结果，随后如此形成的氧化硅与邻接的硅反应，腐蚀硅。
在升温过程中形成的氧化硅膜具有的厚度越大，完全去除形成的氧化硅膜所需的热处理的时间就越长。不希望长时间进行这种热处理，因为多孔硅表面的结构变化会发展，如下所述。
考虑以上所述，可以在如下条件下进行上述升温和自然氧化膜的去除，即在这两个过程中硅的腐蚀深度最好为2nm以下，为1nm以下更好。硅的腐蚀深度小没有问题，但是在该系统中的硅的氧化程度低。
以下根据实验结果说明原因。
本发明人已经发现，其上形成有多孔硅的衬底放入外延生长系统，直到硅材料气体馈入反应器，开始形成无孔单晶硅，之后从衬底表面腐蚀掉的硅量与包含进无孔单晶硅的堆垛层错有重要关联。
图4展示了在两种类型系统中由无孔单晶硅表面的腐蚀引起的厚度损耗与时间的相关性。
类型A的情形是采用具有装备加载锁定室的反应室的系统，如图3所示，在此系统中，在600乇的氢气气氛中，于1100℃对SOI硅晶片进行热处理。类型B的情形是采用具有无加载锁定室的气氛开放式反应室的筒式系统，在此系统中，在760乇的氢气气氛中，于1050℃对SOI硅晶片进行热处理。通过测量绝缘层上的半导体层、即SOI层的厚度损耗确定腐蚀厚度。压力稍有不同的原因是各个系统具有不同最佳条件。
在类型B中，在Y侧(时间：0)的腐蚀深度高达7nm。这是指衬底温度升到1050℃然后立即下降的情形的腐蚀深度。仅因升温硅厚度即损耗7nm。另一方面在类型A中，在时间“0”几乎看不到腐蚀深度的变化。这种差别解释为升温工序中硅的氧化，可归因于反应室中的氧成分和水成分，并且解释为所形成的氧化硅的腐蚀。
反应室中的氧成分和水成分取决于馈入气体的纯度、吸入供气管中的水成分、微小泄漏、反应器本身的密封性、和衬底输送过程中它们被带入反应室的量。衬底输送过程中带入的氧成分和水成分极大地取决于是借助加载锁定室把衬底引入反应器，还是在反应器向大气开放后直接输送衬底。但是，即使反应器向大气开放时，也可以在之后不升温的情况下足够长时间地置换反应器内的气体，从而可以降低剩余氧成分和水成分的浓度。但是，这不适用于批量生产，因为效率差。腐蚀深度还受温度升高到目前温度所需时间的影响，期望使用热容量小的衬底支架，提高升温速率。在热处理时的升温过程中和自然氧化膜的去除过程中，通过控制反应器中的剩余氧成分和水成分，也可以实现对这种硅腐蚀深度的控制。为了控制反应器中的剩余氧成分和水成分，通过控制待馈入气体物质中的氧成分和水成分，并且通过经过加载锁定室送入和送出衬底，可以有效地防止反应器内表面与大气的直接接触。
在采用广泛地用做硅外延生长工艺的CVD工艺的情形，应在系统附近安装运载气体氢气净化器。而且，管道系统和反应器的气密性应相当高。在上述自然氧化膜的去除过程中最好使用氟化氢气体。可以采用或者不采用氟化氢气体的处理，只要硅的腐蚀深度控制在上述范围内即可。此外，缩短预烘焙时间较好，因为腐蚀深度不会大于2nm。
图5展示了在这些类型A和B获得的数据，对比堆垛层错密度与预烘焙温度的相关性；前者是形成在多孔硅上的无孔单晶硅包含的堆垛层错密度，后者是外延生长前的温度。
类型B-1和B-2是采用与Sato等(N.Sato et al.，Jpn.J.Appl.Phs.35，1996，p.973)报道的上述类型B相同的处理系统时获得的数据。随着外延生长前的预烘焙温度的升高堆垛层错减少。而且，类型B的情况是生长速率受生长初始阶段以极小量馈入硅源气体的严格控制。类型B-2与类型B-1相比，堆垛层错密度降低到约1/3，与温度无关。但是在这两种情况，通过把热处理温度定为上述高温，可以降低堆垛层错密度，因此不可避免地出现多孔硅的结构粗化和微孔分裂。
另一方面在类型A，在1000℃以上的温度区域堆垛层错密度在104/cm2的程度，即使升高热处理温度堆垛层错密度也不象类型B那样显著降低。但是，随着温度下降，在950℃左右出现堆垛层错密度的最小值。在950℃堆垛层错密度降低到102/cm2左右。亦即，在类型A中，硅的腐蚀深度小，可以在低温降低堆垛层错密度，而不引起多孔硅的结构变化和粗化。本发明人第一次发现了在低温区堆垛层错密度出现最小值这一事实。
这可以按以下方式解释。在类型B-1和B-2，硅的腐蚀深度大，由于残留氧和水成分，在升温过程中一次在硅表面形成氧化硅。在低温区，不能完全去除形成的氧化硅，因此导致高的堆垛层错密度。通过使热处理温度较高或时间足够长来去除形成的氧化硅，从而降低堆垛层错密度。
继续预烘焙引起在多孔硅表面发生表面原子迁移，脱离了显微粗糙度，具有平滑表面，从而降低了表面能量，大部分表面微孔被封闭消失。
在类型A，其上形成有多孔硅层的衬底仅进行预烘焙，然后从反应器取出，采用高分辨率散射电镜(HR-SEM)进行观察。
如下制备用做评价样品的多孔硅，在HF/C2H5OH/H2O混合溶液中进行阳极氧化，随后在氧气氛中于400℃进行1小时的热处理。在1.25wt％氢氟酸水溶液中浸渍约25秒，随后水洗和干燥。之后，所得衬底放入与类型A相同的处理系统。
图6A示意性展示了紧接衬底放入系统之前多孔硅表面呈现的SEM图象。按1011/cm2的密度形成了直径约为10nm的微孔。
仅在950℃和600乇进行2秒热处理的多孔硅表面的SEM图象如图6B所示。微孔密度略有降低，但仍在1010/cm2的程度。
另一方面，对在1100℃进行2秒热处理的多孔硅表面的观察揭示微孔密度降低很大，约降低到106/cm2。残留的微孔其直径变大，如图6C所示。图11A-11C展示了分别对应于图6A-6B的散射电镜(SEM)图象。
由于起因于剩余氧成分和水成分的氧化、腐蚀、表面原子扩散的增大和邻接微孔的粗化，所以微孔直径变大。
以下，考察形成在多孔硅上的无孔单晶硅层如何影响堆垛层错。
对堆垛层错密度的评价：
在如图3所示的装配有加载锁定室的CVD外延生长系统中，包括覆盖有CVD-SiC膜的碳衬底的基座加热到750℃，借助加载锁定室把其上形成有多孔硅的硅晶片输送放入反应器。之后，在600乇和43升/分钟的氢气的条件下进行预烘焙，以100℃/分钟的速率升温到900℃并且在900℃保温2秒。
以100℃/分钟的速率使预烘焙后的样品温度降低到750℃，借助加载锁定室取出晶片，其中热处理之前平均直径约为10nm的微孔的微孔密度是1011/cm2的多孔层表面微孔，降低到1010/cm2的密度。微孔直径保持为10nm。
上述预烘焙之后，在反应器中按28ppm的浓度以预定时间连续添加SiH4，然后提高SiH4的流量进行无孔单晶硅层的外延生长达到要求的层厚。这种无孔单晶硅层具有102/cm2的堆垛层错密度。
为了对比，在1100℃的温度进行预烘焙，其中热处理之前平均直径约为10nm的微孔的微孔密度是1011/cm2的多孔层表面微孔，降低到106/cm2的密度，微孔直径增大为20-40nm。在这种条件下，热处理之后向氢气添加硅源气体，进行单晶硅层的外延生长。结果，其堆垛层错密度是104/cm2。
在预烘焙的作用下多孔硅具有大的平面内张应力，使其晶格常数大于单晶硅的晶格常数。这种张应力聚集在残留于多孔硅的微孔周围边缘，使得晶格常数仍旧较大，以致趋向于包含由晶格失配产生的堆垛层错。微孔密度是1011/cm2时，多孔硅表面的微孔的平均微孔距离约为30nm。在这种距离的情形，相对于10nm-20nm的微孔尺寸不是足够大，多个微孔本身彼此影响，以致聚集在微孔周围边缘的应力被削弱。另一方面，当微孔密度是1010/cm2时，平均微孔距离是100nm，而当微孔密度是109/cm2时，平均微孔距离是300nm。在这种距离的情形，相对于微孔尺寸距离是足够大的，可以认为几乎没有获得削弱聚集在微孔周围边缘的应力的效果，这种应力聚集起因于微孔的彼此作用，以致堆垛层错趋向于包含在部分剩余微孔中。于是，可以知道微孔密度和微孔直径影响形成在多孔硅上的无孔单晶硅层中的堆垛层错密度。
考虑到这种因素，发现更加希望表面微孔密度不过低。为此目的，最好在低温进行预烘焙。
压力也影响硅原子的表面扩散和多孔硅表面的微孔结构质量的变化，并且影响堆垛层错密度。压力越低，堆垛层错密度降低出现在低温区的区域就越多。两个典型数据如图7所示。
新发现还有，如果在因硅原子的表面扩散作用而表面微孔极大地形变和膨胀之前，开始添加硅源、即预注入或外延生长，堆垛层错密度可以降低到102/cm2。
随着预烘焙的继续，大部分的表面微孔被封闭而消失。但是，由于根据其孔隙率多孔硅本身的单位面积的硅原子是短缺的，所以封闭所有微孔是相当困难的，常常发生留有未封闭的微孔(剩余微孔)。而且，作用于多孔硅层和无孔单晶硅衬底之间的应力使得多孔硅表面的晶格承受应力。微孔密度降低时，这种应力聚集在剩余微孔周围边缘上，因此认为堆垛层错趋向于包含在部分剩余微孔中。因此，在预烘焙中，最好在表面微孔密度降低之前进行到添加硅源的下一工序，例如预注入工序。
例如，最好在多孔硅层表面具有的表面微孔或雾满足以下关系时进行预注入的工序。获得的预烘焙时间与传统的预烘焙相比相当短。
最好在满足以下关系的条件下进行预烘焙：
                   1≥α≥1/10000，
                   1≥α≥1/100更好
由α表示多孔硅层的表面微孔密度的变化率，其是(紧接预烘焙之后的表面微孔密度)/(预烘焙之前的表面微孔密度)的值；或者在满足以下关系的条件下进行预烘焙：
               1≤β≤3.5，更好是1≤β≤2
由β表示多孔硅层的雾的变化率，其是(紧接预烘焙之后的雾)/(预烘焙之前的雾)的值。
在预注入时，按几种方式改变SiH4的添加时间，形成单晶硅层，测量其堆垛层错密度。按与评价堆垛层错密度的样品相同的方式制各样品。获得结果如图8所示。
从图8可见，添加SiH4降低了堆垛层错密度。特别是，最好进行100秒以上的预注入。
可以根据采用电镜进行观察而获得的雾的测量结果确定预注入的时间。在衬底表面上入射平行光线例如激光，测量散射光强度可以确定雾。可以利用使用激光的市售杂质检测仪简单地测量。激光可以是波长例如为488nm的氩气激光。这种短波长是优选的。波长越短，光进入多孔层的深度就越浅。因此，可以敏感地检测到发生在多孔层表面附近并且直接影响外延生长层的结晶性的任何结构变化。而且，当入射角较大时，亦即相对于衬底表面以较窄的角度入射时，进入多孔层的光可以较浅。这样可以敏感地测量发生在表面附近的结构变化。
在按几种方式添加SiH4的同时进行预注入。之后，从外延生长系统取出衬底测量雾。获得的结果如图9所示。
在预注入中，雾表现出随时间一次提高然后下降。在本实施例中，在预注入中连续馈入硅源气体直到雾经过最大值是有效的。在图9的情形，最好进行120秒以上的预注入。根据必需处理的通过量适当确定上限。
概括上述说明，在本实施例中，在具有多孔硅的衬底放入处理系统之后，在硅腐蚀深度为2nm以下、最好在1nm以下的范围内，进行升温工序和去除自然氧化膜，由此可使堆垛层错密度从104/cm2的传统程度降低到非常低的值。本实施例可以实现的堆垛层错密度是1×103/cm2以下，还可以是102/cm2以下。
当然不必说，通过中间烘焙改善了无孔单晶硅层表面的平滑度。
在本实施例中，具有多孔硅层的衬底放入按小深度腐蚀硅的系统中，控制外延生长之前的预烘焙时间。这样可以降低堆垛层错密度，而不进行任何传统的高温预烘焙，因此几乎不发生多孔层结构粗化和微孔分裂。
换言之，在本实施例中，对例如升温的工序过程中在外延生长系统中不可避免地形成的自然氧化膜的数量进行控制，以便防止微孔直径变大。而且，在短时间和低温下进行用于去除自然氧化膜的热处理，通过开始预注入封闭微孔，或者在由于多孔表面原子的扩散而使表面微孔大多数被封闭之前，形成无孔单晶硅层，然后进行中间热处理(中间烘焙)，以使应力留在多孔层和无孔单晶硅层之间界面附近，在多孔硅上获得具有103/cm2以下的堆垛层错密度并且具有良好表面平滑度的外延硅层。
(实施例4)
本实施例是这样的实施例，其中按与实施例1-3相同的方式制造多孔硅层上具有无孔单晶硅层的衬底，然后与另外的衬底键合，去除多孔硅层同时在另外的衬底上留下无孔单晶硅层，制成组合衬底。
如图10A所示，制备至少在表面侧上具有多孔硅层11的衬底10。
接着，如图10B所示，对多孔硅层进行封闭处理，然后进行如上所述的中间热处理(中间烘焙)。
然后，如图10C所示，进行外延生长形成无孔单晶硅层12。
之后，如图10D所示，无孔单晶硅层12经过其间的绝缘层14与可选择的另一衬底13键合，获得多层结构。
接着，如图10E所示，从多层结构去除不必要的部分。更具体地讲，从多层结构去除多孔硅层11和无孔部分15。
在本实施例中，由于多孔层可以避免发生结构变化和粗化和微孔分裂，所以当去除多孔层11时使用的选择性腐蚀中，选择性的降低较少。而且，由于通过外延生长形成根据本实施例的SOI衬底，所以不含被认为是通过CZ(Chochralski)工艺制造的硅晶片中的抑制(killer)缺陷的任何COP。
在本实施例进行的键合中，对形成在多孔硅上的无孔单晶硅层键合于其上的另一衬底没有特别限制。其可以是具有能够与无孔单晶硅层表面或者形成于其上的任何膜紧密接触的平滑度的任何一种，举例有硅晶片、其上形成有热氧化硅膜的硅晶片、透明衬底例如石英晶片、和蓝宝石晶片。
无孔单晶层12也可以直接与另一个第二衬底表面键合，或者经过象绝缘层14的绝缘膜键合，如图10D所示。在后一情形，该膜最好在键合之前形成在无孔单晶硅层表面和第二衬底表面中的至少一个上。准备形成的膜可以是氧化硅膜或氮化硅膜。可以形成SiGe、SiC、III-V族化合物或II-VI族化合物的单晶膜代替这种绝缘膜，或者形成这些材料中任何一种构成的膜的多层。
键合之前，最好良好清洗键合表面。可以采用传统半导体处理所用的清洗工序。而且，在键合之前可以进行等离子体处理例如照射氮气等离子体，以便提高键合强度。
键合之后，最好进行热处理进一步提高键合强度。
键合强度提高到足以承受后续工序之后，开始后续工序。通过机械方式例如研磨或化学方式例如腐蚀，去除其上形成有多孔层的衬底后背上的无孔部分15，暴露多孔硅层11。另外，衬底10后背上的无孔部分15保持是无孔的，通过在多孔层内部和/或在无孔部分与多孔层之间界面分离去除无孔部分，暴露多孔层。此部分可以通过例如从边缘面插入尖劈机械(wedge)分离，或者可以通过使用超声波或热应变分离。还可以通过向多层结构的侧壁喷吹流体，切断多孔层而分离。作为流体最好使用例如液体或气体，使用水射流更好。另外，机械强度低的高度多孔的层可以预先形成在多孔层中，以便容易分离无孔部分。
此外，最好提供包括具有高孔隙率的第一多孔区和设置在第一多孔区上的具有低孔隙率的第二多孔区的多孔层构成，之后在第二多孔区上形成外延层，为了获得具有极少堆垛层错并且易于分离的外延层，这里，高孔隙率约是30％-70％，低孔隙率约是10％-30％。
如此暴露的多孔层或者部分保留的多孔层，可以通过选择性腐蚀选择地去除。作为用于选择性腐蚀的腐蚀剂，最好使用HF/H2O2/H2O混合溶液。为了去除在反应过程中形成的气泡，可以在混合溶液中添加乙醇、异丙醇或表面活性剂。
反映表面微孔硅的微孔和侧壁的出现率的不平整度存在于已经去除多孔硅的(微孔层12的)表面上。这是因为此表面对应于无孔单晶硅和多孔硅之间的界面，其中两者本身均是单晶硅，不同之处仅在于是否具有微孔。此表面不平整度可以通过研磨去除。但是，最好在含氢气的还原气氛中进行热处理，从而能够去除不平整度，可使表面平滑而无孔单晶硅层的厚度几乎没有损耗。
同时，p+型硅(0.01Ω·cm，硼掺杂)制成多孔时，与对p-型硅进行阳极氧化时相比，多孔硅上的外延层的可结晶性一般更好，但是存在当外延生长时发生高浓度硼自掺杂或者固相扩散从而扩散进入外延层的可能性。已扩散进入外延硅层的硼在去除多孔硅之后仍旧存在，可能导致难以控制SOI中的有源层的杂质浓度。为了解决此问题，正如Sato等提出的(N.Sato and T.Yonehara，Appl.Phys.Lett.65，1994，p.1924)，已经完成SOI结构的衬底在氢气氛中退火，以便能够去除SOI层上被硼以低比率扩散的自然氧化膜，并且使SOI层中的硼向外扩散，从而使得硼浓度降低。
但是，过量的硼扩散进入外延硅层可能导致硼掺入掩埋氧化膜中，使得氢气退火时间延长，产生某些问题例如导致高的处理成本，不能良好地控制掩埋氧化膜中的硼密度。为了解决这种问题，通过在低温条件下形成外延硅层，而不使硼扩散是有效的。根据本发明，可以独立于微孔的封闭而设置用于形成外延硅层的条件。因此，对于外延硅层的形成，可以在宽范围内设置适当的条件。
在本实施例中，可以采用低温烘焙，因此可以削弱可能存在于多孔硅和无孔单晶硅之间界面附近的应力，实现平滑表面特性。于是，用于烘焙时可以提高键合界面的平滑度。
(实施例5)
制备在上述实施例1-3获得的衬底，包括多孔硅和形成于其上的无孔单晶硅层。
通过FIPOS工艺形成SOI衬底，亦即这样的工艺，其中部分去除外延生长的单晶层，然后进行氧化处理对多孔硅进行选择氧化。
在本实施例中，多孔层避免产生结构变化和粗化，以及其无孔分裂，因此选择氧化中的选择性降低很小。
(实施例6)
制备在上述实施例1-3获得的衬底，包括多孔硅和形成于其上的无孔单晶硅层。
在单晶层中扩散任何要求的掺杂剂，制成MOS晶体管或双极晶体管。
多孔硅具有吸气作用，因此即使不形成SOI结构，也可以通过使用无孔单晶层直接形成有源层例如MOS晶体管或双极晶体管，于是可以提高抵抗杂质的沾染、例如金属的沾染的能力。
以下将通过给出的实施例说明本发明。
(实例1)
950℃、600乇预烘焙(2或120秒)和预注入/1100℃中间烘焙(10秒)/2μm外延：
1)制备六英寸(100)p+型CZ硅晶片，其中添加硼作为p型杂质，制成具有0.015Ω·cm±0.005Ω·cm的电阻率。
2)在通过按2∶1的比例混合49wt％的HF(氯化氢)的氢氟酸和乙醇制备的溶液中，以上述硅晶片为阳极，以直径为6英寸的铂片为阴极，其面对硅晶片。硅晶片的背面侧通过同样的溶液与其它p+型硅晶片的正面侧面对。直径为6英寸的铂片与位于最远端的晶片面对。晶片的放置应使晶片之间的溶液被晶片分隔，使得彼此互不导电。以10mA/cm2的电流密度，在硅晶片阳极和铂片阴极之间通入12分钟的电流，使硅晶片阳极氧化。于是，在每个晶片表面上形成12μm厚的多孔硅层。
3)接着，其上形成有多孔硅层的晶片，在400℃的氧气气氛中进行氧化处理。由于通过此氧化处理仅形成了5nm以下厚的氧化膜，所以仅在多孔硅层的表面和微孔侧壁上形成了氧化硅膜，单晶硅的区域留在微孔侧壁内部。
4)在用水把HF稀释到1.25wt％的浓度而制备的氢氟酸中，使晶片浸入约30秒，然后在纯水中浸渍10分钟进行过流漂洗，去除形成在多孔层表面上的极薄氧化硅膜。
以下工序5)-7)用于参考。
5)使用CVD外延生长系统，其具有加载锁定室、其中设置有晶片自动输送臂的输送室、和处理室顺序连接。在本系统的加载锁定室中，预先制备的SOI衬底按其放入晶片托架的状态放置；衬底已经进行了氢氟酸浸渍、水洗和干燥，之后用光干涉层厚测量仪测量这些SOI层的厚度。保持在大气压的加载锁定室通过干燥泵抽真空到1乇以下。之后，充入N2使内部压力达到80乇。通过充入N2预先使输送室保持在80乇。在处理室中，放入包括覆盖有CVD-SiC膜的碳衬底的基座，以便支承晶片。用IR灯把基座预先加热到约750℃。通过采用加热的钯合金的氢气净化器净化的氢气，经过约10米长的内壁抛光的不锈钢管预先馈入。
采用自动输送臂把晶片从加载锁定室经过输送室输送到处理室，放在基座上。
6)在处理室内部压力达到600乇之后，放在基座上的晶片被IR灯加热，其升温速率是100℃/分钟，在950℃保持2秒。然后，温度降低到750℃，经过输送室取出晶片，采用自动输送臂再次放入加载锁定室。另一个晶片在950℃保持120秒。除此之外，该晶片进行相同的处理然后返回到加载锁定室。
7)这些晶片从加载锁定室取出。再次测量SOI层的厚度，发现全部晶片的SOI层的损耗小于1nm。
8)把已经制成多孔并且已完成工序4)的处理的晶片，输送进上述外延生长系统的处理室。
9)在处理室内压力达到600乇之后，放在基座上的晶片用IR灯加热，以100℃/分钟的速率升温，在950℃保持2秒作为预烘焙。之后，向氢气载气添加SiH4，从而达到28ppm的浓度，进行200秒的预注入，停止SiH4的添加。之后，在H2载气中升温到1100℃进行10秒的中间烘焙。然后，温度降低到900℃，此时按极大的量添加SiH2Cl2，以便达到0.5mol％的浓度，压力达到80乇，这里无孔单晶硅层形成2μm的厚度。然后，在氢气气氛中900℃的温度降低到750℃，利用自动输送臂取出晶片经过输送室再次放入加载锁定室。
对另一个晶片在950℃的氢气气氛中进行120秒的预烘焙。除此之外，晶片进行相同的处理然后返回到加载锁定室。这些预烘焙时间满足上述优选的条件α和β。
10)对已经完成工序9)的晶片进行缺陷显现腐蚀。于是显现了结晶缺陷包含进无孔单晶硅层，之后用Nomarski差分干涉对比显微镜进行观察。观察到的缺陷99％以上由堆垛层错占据。在2秒的预烘焙的情形堆垛层错的密度是84cm-2，在60秒的预烘焙的情形是160cm-2，因此与在1100℃的120秒的预烘焙情形的1.5×104/cm2密度相比其显著地降低。特别是，在950℃进行2秒的预烘焙的情形，保持了小于100cm-2的堆垛层错密度。
11)采用原子力显微镜测量已经完成工序9)的晶片的表面粗糙度，发现全部晶片在20μm见方区域中的表面粗糙度(Rrms)是0.2nm，这与市售硅晶片同样良好。另一方面，在不进行中间烘焙的情形表面粗糙度是0.35nm。
(实例2)
950℃、600乇预烘焙(2秒)和预注入/1100℃中间烘焙(30秒)/0.32μm外延/键合深腐蚀：
1)制备八英寸(100)p+型CZ硅晶片，其中添加硼作为p型杂质，制成具有0.015Ω·cm±0.01Ω·cm的电阻率。
2)在通过按2∶1的比例混合49wt％的HF的氢氟酸和乙醇制备的溶液中，以10mA/cm2的电流密度通入12分钟的电流，使硅晶片阳极氧化。于是，按与实例1相同的方式制备其上形成有12μm厚多孔硅层的多个晶片。
3)接着，其上形成有多孔硅层的晶片，在400℃的氧气气氛中进行氧化处理。由于通过此氧化处理仅形成了5nm以下厚的氧化膜，所以仅在多孔硅层的表面和微孔侧壁上形成了氧化硅膜，单晶硅的区域留在微孔侧壁内部。
4)在用水把HF稀释到1.25wt％的浓度而制备的氢氟酸中，使晶片浸入约30秒，然后在纯水中浸渍10分钟进行过流漂洗，去除形成在多孔层表面上的极薄氧化硅膜。
5)使用CVD外延生长系统，其具有：按晶片放入晶片托架的状态放置晶片的加载锁定室、其中设置有晶片自动输送臂的输送室、和处理室顺序连接。晶片保持在托架中并且放入加载锁定室。保持在大气压的加载锁定室通过干燥泵抽真空到1乇以下。之后，充入N2使内部压力达到80乇。通过充入N2预先使输送室保持在80乇。在处理室中，放入包括覆盖有CVD-SiC膜的碳衬底的基座，以便支承晶片。用IR灯把基座预先加热到约750℃。通过采用加热的钯合金的氢气净化器净化的氢气，经过约10米长的内壁抛光的不锈钢管预先馈入。
采用自动输送臂把晶片从加载锁定室经过输送室输送到处理室，放在基座上。
6)放在基座上的晶片被IR灯加热，其升温速率是100℃/分钟，在950℃保持2秒作为预烘焙。作为预注入，向氢气载气添加SiH2Cl2达到28ppm的浓度，进行200秒的处理。于是完成SiH2Cl2的添加。之后，在H2载气中升温到1100℃进行30秒的中间烘焙。然后，温度降低到900℃，此时添加SiH2Cl2达到0.5摩尔％的浓度，形成0.32μm厚的无孔单晶硅层。然后，在氢气气氛中900℃的温度降低到750℃，利用自动输送臂取出晶片经过输送室再次放入加载锁定室。如此形成的无孔单晶硅层的平均厚度是0.32μm，其最大值和最小值之差是8nm。
7)其上外延生长了无孔单晶硅的晶片放入垂直炉，在燃烧氧气和氢气形成的水蒸气和剩余氧气的混合气体中，通过在1000℃的热处理使无孔单晶硅表面氧化，于是形成208nm厚的氧化硅膜。
8)在硅半导体器件处理所用的清洗生产线上，良好清洗上述晶片和第二硅晶片，之后缓慢地叠置每个晶片以使它们的第一主表面彼此重合，然后在其中部加压从而接合两个晶片。
9)接着，如此接合的晶片组放入垂直炉，在氧气气氛中、1100℃进行1小时热处理。
10)采用磨床对其上形成了多孔硅层的每个晶片背部进行研磨，在整个表面上暴露多孔硅层。
11)如此暴露的多孔硅层浸渍在氢氟酸和过氧化氢水的混合溶液中，从而在2小时中去除全部多孔硅层，在整个晶片表面上可见起因于无孔单晶硅层和热氧化硅膜的界面色彩。
12)在硅半导体器件处理通常所用的清洗生产线上，对完成了工序11)的处理的硅晶片进行清洗，之后把清洗后的晶片放入垂直氢气退火炉，在100％氢气的气氛中、1100℃下进行4小时的热处理。通过使用钯合金的、经过总长度约为7米的内壁抛光不锈钢管与炉连接的市售氢气净化器预先净化氢气。
13)于是，制成SOI结构的晶片，其中在第二硅晶片上叠置200nm厚的氧化硅层和200nm厚的单晶硅层。
如此形成的单晶硅层的平均厚度是201nm，其最大值和最小值之差是8nm。
对这些SOI结构晶片进行缺陷显现腐蚀，去除130nm的单晶硅层，之后在HF浓度为49wt％的氢氟酸中浸渍3分钟。结果，利用缺陷显现腐蚀从被腐蚀的单晶硅中残留的结晶缺陷部分，用氢氟酸腐蚀掩埋氧化膜。于是，采用Nomarski差分干涉对比显微镜可以容易地测量堆垛层错密度。观察到的堆垛层错密度是64cm-2。
作为上述氢气退火的结果，包含在无孔单晶硅层中的堆垛层错被减少。
对这些SOI结构晶片，还采用杂质检测仪测量雾。发现雾是0.18ppm。另一方面，在工序6)的处理中不进行预烘焙的情形，雾是0.8ppm。
形成在这些SOI晶片表面上的单晶硅层表面浸渍在氢氟酸中，之后用水清洗，然后用碱性溶液腐蚀去除它们。之后，用氢氟酸去除如此暴露的氧化硅膜。采用原子力显微镜观察如此暴露的每个键合界面。在20μm见方区域观察的结果，可见良好的平面，其表面粗糙度(Rrms)是0.3nm。而且，未见深度在10nm以上的任何凹状处。
另一方面，在工序6)的处理中不进行1100℃的预烘焙的情形，在约1μm见方区域中每隔约一个凹状处，可见尺寸为100nm、深度为10-20nm的凹状处。
14)获得了薄膜SOI层，其堆垛层错密度小于100cm-2，并且具有均匀的层厚和平滑的键合界面。
(实例3)
900℃、450乇预烘焙(2或120秒)和预注入/1050℃中间烘焙(30秒)/2μm外延：
1)制备与实例1相同的硅晶片。
2)在每个晶片表面上，按与实例1相同的方式形成12μm厚的多孔硅层。
3)接着，在400℃的氧气气氛中对其上形成有多孔硅层的晶片进行1小时的氧化处理。
4)按与实例1相同的方式去除形成在多孔层表面上的极薄氧化硅膜。
5)把已完成工序4)的处理的晶片输送到与实例1所用的相同的外延生长系统的处理室中。
6)处理室内压达到450乇之后，放在基座上的晶片用IR灯加热，以每分钟100℃的速率升温，在900℃保持2秒作为预烘焙。接着，向氢气载气添加SiH4达到28ppm的浓度，进行200秒的处理。完成SiH4的添加之后，升温到1050℃进行30秒的中间烘焙。然后，压力降低到80乇，温度降低到900℃，此时添加SiH2Cl2达到0.7摩尔％的浓度，形成2μm厚的无孔单晶硅层。然后，在氢气气氛中温度降低到750℃，利用自动输送臂取出晶片经过输送室再次放入加载锁定室。
对另一个晶片在900℃的氢气气氛中进行120秒预烘焙。除此之外，对晶片进行相同的处理，然后返回加载锁定室。
7)采用原子力显微镜测量已完成工序6)处理的晶片的表面粗糙度，发现全部晶片在20μm见方区中的表面粗糙度(Rrms)是0.22nm，这与市售硅晶片的同样良好。另一方面，不在1050℃进行30秒的中间烘焙的情形，表面粗糙度是0.37nm。
8)已完成工序7)处理的晶片进行缺陷显现腐蚀。于是显现包含在无孔单晶硅层中的结晶缺陷，然后采用Nomarski差分干涉对比显微镜观察。观察的缺陷的99％以上被堆垛层错占据。在2秒预烘焙的情形堆垛层错密度是350cm-2，在60秒预烘焙的情形是400cm-2。因此与在1100℃进行120秒预烘焙情形的1.5×104/cm2的密度相比，显著地降低到小于1000cm-2。
(实例4)
870℃、80乇预烘焙(5或60秒)和预注入/1000℃、80乇中间烘焙(30秒)/2μm外延：
1)制备与实例1相同的硅晶片。
2)在每个晶片表面上，按与实例1相同的方式形成12μm厚的多孔硅层。
3)接着，在400℃的氧气气氛中对其上形成有多孔硅层的晶片进行1小时的氧化处理。
4)按与实例1相同的方式去除形成在多孔层表面上的极薄氧化硅膜。
5)把已完成工序4)的处理的晶片输送到与实例1所用的相同的外延生长系统的处理室中。
6)处理室内压达到80乇之后，放在基座上的晶片用IR灯加热，以每分钟100℃的速率升温，在860℃保持5秒作为预烘焙。接着，向氢气载气添加SiH4达到35ppm的浓度，进行150秒的预注入处理。完成SiH4的添加之后，升温到1000℃进行20秒的中间烘焙。然后，添加SiH2Cl2达到1摩尔％的浓度，形成2μm厚的无孔单晶硅层。然后，在氢气气氛中温度降低到750℃，利用自动输送臂取出晶片经过输送室再次放入加载锁定室。
对另一个晶片进行60秒预烘焙。除此之外，对晶片进行相同的处理，然后返回加载锁定室。
7)采用原子力显微镜测量已完成上述处理的晶片的表面粗糙度，发现全部晶片在20μm见方区中的表面粗糙度(Rrms)是0.2nm，这与市售硅晶片的同样良好。另一方面，在不进行中间烘焙的情形，表面粗糙度是0.35nm。
8)已完成工序7)处理的晶片进行缺陷显现腐蚀。于是显现包含在无孔单晶硅层中的结晶缺陷，然后采用Nomarski差分干涉对比显微镜观察。观察的缺陷的99％以上被堆垛层错占据。在2秒预烘焙的情形堆垛层错密度是120cm-2，在30秒预烘焙的情形是430cm-2。因此与在1100℃进行120秒预烘焙情形的1.5×104/cm2的密度相比，显著地降低到小于1000cm-2。
(实例5)
950℃预烘焙(2秒)和预注入/1100℃中间烘焙(40秒)/0.32μm外延/键合分离：
1)制备与实例2所用相同的硅晶片。
2)在氢氟酸溶液中对上述硅晶片进行阳极氧化。
在如下条件下进行第一次阳极氧化。
电流密度：7mA/cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：5分钟
多孔硅层厚度：5μm
之后，在如下条件下进行第二次阳极氧化。
电流密度：50mA/cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：10秒
多孔硅层厚度：-0.2μm
在每个晶片表面上形成的低孔隙率多孔层的厚度是5μm。
作为阳极氧化结果，在第二条件下形成的多孔硅层具有高的孔隙率，于是在低孔隙率多孔层之下形成脆性结构的高孔隙率薄层。
3)接着，在400℃的氧气气氛中对其上形成有多孔硅层的晶片进行1小时的氧化处理。
4)在用水把HF稀释到1.25wt％的浓度而制备的氢氟酸中，使晶片浸入约30秒，然后在纯水中浸渍10分钟进行过流漂洗，去除形成在多孔层表面上的极薄氧化硅膜。
5)放在基座上的晶片用IR灯加热，以每分钟100℃的速率升温，在950℃保持2秒作为预烘焙。接着，向氢气载气添加SiH4达到28ppm的浓度，进行200秒的预注入处理。完成SiH4的添加之后，升温到1050℃进行40秒的中间烘焙。然后，温度降低到900℃，此时向H2载气添加SiH2Cl2达到0.5摩尔％的浓度，形成0.32μm厚的无孔单晶硅层。然后，在氢气气氛中温度降低到750℃，利用自动输送臂取出晶片经过输送室再次放入加载锁定室。如此形成的无孔单晶硅层的平均厚度是0.32μm，其最大值和最小值之差是8nm。
6)其上外延生长了无孔单晶硅的晶片放入垂直炉，在燃烧氧气和氢气形成的水蒸气和剩余氧气的混合气体中，通过在1000℃的热处理使无孔单晶硅表面氧化，于是形成208nm厚的氧化硅膜。
7)在硅半导体器件处理所用的清洗生产线上，良好清洗上述已通过工序6)的晶片和另外制备的晶片(第二硅晶片)，之后缓慢地叠置两个晶片以使它们的第一主表面彼此重合，然后在其中部加压从而接合两个晶片。
8)接着，如此接合的晶片组放入垂直炉，在氧气气氛中、1100℃进行1小时热处理。
9)向每组键合晶片的侧壁喷吹水射流，从而使高孔隙率层破裂，晶片分离成两部分。
除了这种方法，也可以采用如下方法分离晶片，即通过压力、张应力、剪切力施加内压或使用劈楔的方法，采用超声波的方法，加热的方法，通过氧化使多孔硅膨胀对多孔硅内部施加内压的方法，或者对多孔硅脉冲加热对其施加热应力或使其软化。可以采用这些方法中的任一种分离晶片。
10)其表面上具有如此暴露的多孔硅的第二晶片，浸入氢氟酸和过氧化氢混合水溶液中，从而在约2小时内全部去除多孔硅层，在整个晶片表面上可见起因于无孔单晶硅层和热氧化硅膜的界面色彩。
11)在硅半导体器件处理通常所用的清洗生产线上，对完成了工序10)的处理的硅晶片进行清洗，之后把清洗后的晶片放入垂直氢气退火炉，在100％氢气的气氛中、1100℃下进行4小时的热处理。通过使用钯合金的、经过长约7米的内壁抛光不锈钢管与炉连接的市售氢气净化器预先净化氢气。
12)于是，获得SOI结构的晶片，其中在第二硅晶片上叠置有200nm厚的氧化硅层和200nm厚的单晶硅层。
如此形成的单晶硅层的平均厚度是201nm，其最大值和最小值之差是8nm。
13)对这些晶片进行缺陷显现腐蚀，去除130nm的单晶硅层，之后在HF浓度为49wt％的氢氟酸中浸渍3分钟。采用Nomarski差分干涉对比显微镜观察到的堆垛层错密度是64cm-2。作为氢气退火的结果，包含在无孔单晶硅层中的堆垛层错被减少。
14)对这些SOI结构晶片，采用杂质检测仪测量雾，发现雾是0.18ppm。另一方面，在工序5)的处理中不进行预烘焙的情形，雾是0.8ppm。
形成在这些SOI晶片表面上的单晶硅层表面浸渍在氢氟酸中，之后用水清洗，然后用碱性溶液腐蚀去除它们。之后，用氢氟酸去除如此暴露的氧化硅膜。采用原子力显微镜观察如此暴露的每个键合界面。在20μm见方区域观察的结果，可见良好的平面，其表面粗糙度(Rrms)是0.32nm。而且，未见深度在10nm以上的任何凹状处。另一方面，在工序5)的处理中不进行预烘焙的情形，在约1μm见方区域中每隔约一个凹状处，可见尺寸为100nm、深度为10-20nm的凹状处。
于是，获得薄膜SOI层，具有的堆垛层错密度小于100cm-2，而且具有均匀的厚度和平滑的键合界面。
(实例6)
950℃、80乇预烘焙(2秒)和预注入/1100℃中间烘焙(30秒)/异质外延：
1)四片直径六英寸(100)p+型单晶硅衬底，厚度是615μm，电阻率是0.01Ω·cm，在用醇稀释的氢氟酸溶液中阳极氧化。在其一个镜面主表面上形成多孔硅层。
在如下条件下进行阳极氧化。
电流密度：7mA/cm2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10μm
孔隙率：20％
2)接着，在400℃的氧气气氛中对其上形成有多孔硅层的晶片进行1小时的氧化处理。
3)在HF浓度是1.25wt％的氢氟酸中，使晶片浸入约30秒，然后在纯水中浸渍10分钟进行过流漂洗，去除形成在多孔层表面上的极薄氧化硅膜。
4)放在与实例1所用的相同系统的基座上的晶片用IR灯加热，以每分钟100℃的速率升温，在950℃保持2秒作为预烘焙。接着，向氢气载气添加SiH4达到28ppm的浓度，进行200秒的预注入处理。完成SiH4的添加之后，在1100℃进行30秒的中间烘焙。然后，在氢气气氛中温度降低到750℃，利用自动输送臂取出晶片经过输送室再次放入加载锁定室。如此形成微孔的表面层的平均厚度是0.32μm。
在如此形成的每个多孔硅层上，通过MOCVD外延生长厚1μm的单晶GaAs。生长条件如下：
源气体：TMG(三甲基镓)/AsH3/H2
气压：80乇
温度：700℃
通过采用投射电镜观察剖面，证实GaAs层不含堆垛层错，形成了具有良好可结晶性的GaAs层。同时，还证实在GaAs层和其表面被硅封闭的多孔硅层之间形成了极为鲜明的界面。
通过缺陷显现腐蚀显现的堆垛层错采用光学显微镜计数，确定堆垛层错密度。结果，其约是1×104/cm2。
(实例7)
在950℃对具有多孔硅层的衬底进行预烘焙和预注入，然后在1100℃进行30秒中间热处理(中间烘焙)。随后，通过在900℃的外延生长在其上形成0.32μm厚的单晶硅层。之后，通过类似于实例2的键合形成SOI结构，获得的SOI层用碱性溶液腐蚀将其去除。用氢氟酸去除绝缘材料埋层、氧化硅层，采用原子力显微镜观察。由于在此SOI结构中，形成在多孔硅上的外延硅层被热氧化，与其它硅晶片键合，所以键合界面是SOI结构的硅衬底和氧化硅埋层之间的界面，因此暴露出此界面用于观察。
在本实例获得的样品中根本未见未在1100℃进行30秒中间热处理的样品中可见到的尺寸约是100nm、深度约是17nm的任何凹状处。
存在这种凹状处时，采用市售杂质检测仪观察SOI结构时，雾值例如是1ppm。但是，未见这种凹状处时，仅可见对应于单晶硅晶片的0.1ppm数量级的雾。于是，在低雾的情形，即使采用杂质检测仪可以检测到0.2μm以下的极小杂质，也不会受到起因于雾的散射的阻碍。并且，在本实例中根本没有以下情况的可能性，即制造器件时界面的键合强度在处理过程中不足以引起分离。
如上所述，中间热处理能够提高无孔单晶硅层的表面平滑度和其表面微孔已被封闭的多孔硅层的表面平滑度。
此外，在一定条件下进行烘焙以使硅腐蚀深度控制在2nm以下，在1nm以下更好，能够容易地把无孔单晶层的堆垛层错降低到当然小于1000/cm-2的密度，还可以降低到小于100/cm-2的密度。于是，对通过键合制造SOI衬底的工艺应用本发明，可以获得具有均匀厚度、具有极少堆垛层错并且具有平滑键合界面的SOI层。
能够获得无孔单晶层，与形成无孔单晶硅层而不进行中间热处理的情况相比具有更平滑的表面。而且，与完成无孔单晶层的形成之后通过热处理、但不进行中间热处理而使表面平滑的情况相比，可以更有效地平滑表面。

Claims (29)

1.一种半导体衬底的制造工艺，该衬底在多孔硅层表面上具有无孔单晶层，该工艺包括以下工序：
封闭工序，封闭多孔硅层的表面微孔，降低其表面微孔密度；
加热工序，在封闭工序之后，对多孔硅层在高于封闭工序的温度下进行热处理；
生长工序，加热工序之后，在封闭工序后的多孔硅层表面上外延生长无孔单晶层。
2.一种半导体衬底的制造工艺，该衬底在多孔硅层表面上具有无孔单晶层，该工艺包括以下工序：
封闭工序，封闭多孔硅层的表面微孔，降低其表面微孔密度；
加热工序，在封闭工序之后，对其表面微孔已被封闭的多孔硅层，在高于封闭工序的温度下进行热处理；
生长工序，加热工序之后，在封闭工序后的多孔硅层表面上外延生长无孔单晶层；
键合工序，使无孔单晶层与支承衬底键合；
去除工序，去除多孔硅层从而在支承衬底上留下无孔单晶层。
3.根据权利要求1或2的工艺，其中，封闭工序包括在超高真空的气氛或在含氢气的还原气氛中烘焙的工序，和在烘焙工序之后对多孔硅层表面赋予硅原子的工序。
4.根据权利要求3的工艺，其中，在烘焙工序中多孔硅被腐蚀2nm以下的厚度。
5.根据权利要求1或2的工艺，其中，在不含硅源气体的气氛中进行加热工序。
6.根据权利要求1或2的工艺，其中，在1000℃以上的温度进行加热工序。
7.根据权利要求4的工艺，其中，多孔硅被腐蚀1nm以下的深度。
8.根据权利要求1或2的工艺，其中，在氧化多孔硅层的微孔壁表面的预氧化工序之后进行封闭工序。
9.根据权利要求8的工艺，其中，还包括去除通过预氧化工序在多孔硅层表面上形成的氧化膜的工序。
10.根据权利要求1或2的工艺，其中，在与加载锁定室连接的反应室中，进行封闭工序、加热工序和生长工序。
11.根据权利要求1的工艺，其中，在高于生长工序的压力下进行封闭工序。
12.根据权利要求1的工艺，其中，无孔单晶层是通过异质外延生长形成的层。
13.根据权利要求1的工艺，其中，多孔硅层是通过阳极氧化单晶硅形成的。
14.根据权利要求13的工艺，其中，在含氢氟酸、水和醇的溶液中对单晶硅进行阳极氧化。
15.根据权利要求13的工艺，其中，准备阳极氧化的单晶硅被掺杂到简并的程度。
16.根据权利要求1的工艺，其中，在含氢气的还原气氛中进行加热工序。
17.根据权利要求1的工艺，其中，在封闭工序过程中无孔单晶层表面的雾开始降低之后进行热处理。
18.根据权利要求1的工艺，其中，在封闭工序过程中无孔单晶层表面的粗糙度开始降低之后进行热处理。
19.根据权利要求1的工艺，其中，在低于1000℃的温度下进行封闭工序。
20.根据权利要求1的工艺，其中，在低于加热工序温度的温度下进行生长工序。
21.根据权利要求1的工艺，其中，确定条件以使在封闭工序中形成在多孔硅层上的无孔部分厚度不大于50nm。
22.根据权利要求3的工艺，其中，在全部多孔硅层的表面微孔在烘焙工序中被封闭之前，开始赋予硅原子的工序。
23.根据权利要求1的工艺，其中，在封闭工序的作用下多孔硅层具有1×108cm-2以下的表面微孔密度之后开始加热工序。
24.根据权利要求1的工艺，其中，在相同压力下进行封闭工序和加热工序，在与此压力不同的压力下进行生长工序。
25.根据权利要求1的工艺，其中，在低于封闭工序温度的温度下进行生长工序。
26.一种采用权利要求1的工艺制造的半导体衬底，该半导体衬底包括绝缘材料和形成于其上的单晶硅层；
单晶硅层具有1000cm-2以下的堆垛层错密度，并且具有的键合界面中不存在深度在10nm以上的不平整度。
27.根据权利要求26的半导体衬底，其中，单晶硅层具有100cm-2以下的堆垛层错密度。
28.一种半导体衬底，包括绝缘材料和形成于其上的单晶硅层；
单晶硅层具有1000cm-2以下的堆垛层错密度，并且具有的键合界面中不存在深度在10nm以上的不平整度。
29.根据权利要求28的半导体衬底，其中，单晶硅层具有100cm-2以下的堆垛层错密度。
CN99122021A 1998-09-04 1999-09-03 半导体衬底的制造工艺 Pending CN1249531A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25127298 1998-09-04
JP251272/1998 1998-09-04

Publications (1)

Publication Number Publication Date
CN1249531A true CN1249531A (zh) 2000-04-05

Family

ID=17220335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99122021A Pending CN1249531A (zh) 1998-09-04 1999-09-03 半导体衬底的制造工艺

Country Status (5)

Country Link
US (1) US6143629A (zh)
EP (1) EP0996145A3 (zh)
KR (1) KR100348513B1 (zh)
CN (1) CN1249531A (zh)
TW (1) TW469643B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309524C (zh) * 2000-09-27 2007-04-11 埃姆科尔股份有限公司 控制衬底温度均匀性的装置和方法
CN102064186A (zh) * 2010-11-15 2011-05-18 王楚雯 半导体结构及其形成方法
CN104157592A (zh) * 2013-05-13 2014-11-19 理想能源设备(上海)有限公司 一种增加硅基异质结太阳能电池产能的工艺
CN105226187A (zh) * 2015-11-15 2016-01-06 河北工业大学 薄膜晶硅钙钛矿异质结太阳电池及其制备方法
CN105408985A (zh) * 2013-09-04 2016-03-16 昭和电工株式会社 SiC外延晶片的制造方法
CN112259677A (zh) * 2020-10-19 2021-01-22 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6020247A (en) * 1996-08-05 2000-02-01 Texas Instruments Incorporated Method for thin film deposition on single-crystal semiconductor substrates
JPH11283924A (ja) * 1998-03-27 1999-10-15 Super Silicon Kenkyusho:Kk 半導体ウエハ製造方法
US6455344B1 (en) * 1998-05-19 2002-09-24 National Science Council Method of fabricating a planar porous silicon metal-semicoductor-metal photodetector
US6344375B1 (en) * 1998-07-28 2002-02-05 Matsushita Electric Industrial Co., Ltd Substrate containing compound semiconductor, method for manufacturing the same and semiconductor device using the same
CN1250945A (zh) * 1998-09-04 2000-04-19 佳能株式会社 半导体基片及其制造方法
EP0984483B1 (en) 1998-09-04 2006-04-05 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
KR100480904B1 (ko) * 1998-12-24 2005-08-30 주식회사 하이닉스반도체 반응로및이를이용한단결정실리콘층형성방법
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
GB9929521D0 (en) * 1999-12-15 2000-02-09 Secr Defence Bonded products and methods of fabrication therefor
TW473894B (en) * 1999-12-24 2002-01-21 Shinetsu Handotai Kk Inspecting device for crystal defect of silicon wafer and method for detecting crystal defect of the same
JP2001203263A (ja) * 2000-01-20 2001-07-27 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US7294536B2 (en) 2000-07-25 2007-11-13 Stmicroelectronics S.R.L. Process for manufacturing an SOI wafer by annealing and oxidation of buried channels
EP1324382B1 (en) * 2001-12-28 2007-03-07 STMicroelectronics S.r.l. Process for manufacturing an SOI wafer by annealing and oxidation of buried channels
JP3893608B2 (ja) * 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
DE10102315B4 (de) * 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
US6486956B2 (en) * 2001-03-23 2002-11-26 Micron Technology, Inc. Reducing asymmetrically deposited film induced registration error
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
US6489217B1 (en) * 2001-07-03 2002-12-03 Maxim Integrated Products, Inc. Method of forming an integrated circuit on a low loss substrate
DE10143936A1 (de) * 2001-09-07 2003-01-09 Infineon Technologies Ag Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor
EP1326272A1 (en) 2001-12-28 2003-07-09 STMicroelectronics S.r.l. Process for manufacturing SOI structures
JP4382438B2 (ja) * 2002-11-14 2009-12-16 株式会社東芝 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置
US6812116B2 (en) * 2002-12-13 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
RU2217842C1 (ru) * 2003-01-14 2003-11-27 Институт физики полупроводников - Объединенного института физики полупроводников СО РАН Способ изготовления структуры кремний-на-изоляторе
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005136383A (ja) * 2003-10-09 2005-05-26 Canon Inc 有機半導体素子、その製造方法および有機半導体装置
US20050181572A1 (en) * 2004-02-13 2005-08-18 Verhoeven Tracy B. Method for acoustically isolating an acoustic resonator from a substrate
KR100691310B1 (ko) * 2004-04-06 2007-03-12 박재근 유기 ｅｌ 디스플레이 및 그 제조 방법
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘ基板の製造方法
JP2006032799A (ja) * 2004-07-20 2006-02-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2006080481A (ja) * 2004-08-11 2006-03-23 Canon Inc 半導体基板及びその製造方法
DE102004048454B4 (de) * 2004-10-05 2008-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Gruppe-III-Nitrid-Volumenkristallen oder-Kristallschichten aus Metallschmelzen
US20090107545A1 (en) * 2006-10-09 2009-04-30 Soltaix, Inc. Template for pyramidal three-dimensional thin-film solar cell manufacturing and methods of use
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US7638381B2 (en) * 2005-10-07 2009-12-29 International Business Machines Corporation Methods for fabricating a semiconductor structure using a mandrel and semiconductor structures formed thereby
US7629209B2 (en) * 2005-10-17 2009-12-08 Chunghwa Picture Tubes, Ltd. Methods for fabricating polysilicon film and thin film transistors
JP2007283547A (ja) * 2006-04-13 2007-11-01 Canon Inc 液体吐出ヘッドの製造方法。
KR100765024B1 (ko) * 2006-06-21 2007-10-09 닛산 지도우샤 가부시키가이샤 반도체 장치의 제조 방법
WO2011072161A2 (en) 2009-12-09 2011-06-16 Solexel, Inc. High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using thin planar semiconductors
US8035028B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Pyramidal three-dimensional thin-film solar cells
US8193076B2 (en) 2006-10-09 2012-06-05 Solexel, Inc. Method for releasing a thin semiconductor substrate from a reusable template
US7999174B2 (en) * 2006-10-09 2011-08-16 Solexel, Inc. Solar module structures and assembly methods for three-dimensional thin-film solar cells
US8168465B2 (en) 2008-11-13 2012-05-01 Solexel, Inc. Three-dimensional semiconductor template for making high efficiency thin-film solar cells
FR2909368A1 (fr) * 2006-12-21 2008-06-06 Commissariat Energie Atomique Procede de realisation de micro-cavites
US8124916B2 (en) * 2007-04-16 2012-02-28 Maxim Integrated Products, Inc. Thermal processing of silicon wafers
JP2010530032A (ja) * 2007-06-15 2010-09-02 ナノグラム・コーポレイション 反応流による無機箔体の析出および合成法
JP5012554B2 (ja) * 2008-02-19 2012-08-29 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
WO2009114108A2 (en) * 2008-03-08 2009-09-17 Crystal Solar, Inc. Integrated method and system for manufacturing monolithic panels of crystalline solar cells
DE102008038342B4 (de) * 2008-08-19 2015-08-06 Infineon Technologies Austria Ag Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
CN102460716B (zh) * 2009-05-05 2015-03-25 速力斯公司 高生产率多孔半导体制造设备
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
US8021926B2 (en) * 2009-09-22 2011-09-20 Freescale Semiconductor, Inc. Methods for forming semiconductor devices with low resistance back-side coupling
EP2534700A4 (en) 2010-02-12 2015-04-29 Solexel Inc DOUBLE-SIDED REUSABLE SHAPE FOR MANUFACTURING SEMICONDUCTOR SUBSTRATES FOR MANUFACTURING PHOTOVOLTAIC CELLS AND MICROELECTRONIC DEVICES
EP2580775A4 (en) 2010-06-09 2014-05-07 Solexel Inc METHOD AND SYSTEM FOR HIGH-PRODUCTIVITY THIN FILM DEPOSITION
EP2601687A4 (en) 2010-08-05 2018-03-07 Solexel, Inc. Backplane reinforcement and interconnects for solar cells
US9748414B2 (en) 2011-05-20 2017-08-29 Arthur R. Zingher Self-activated front surface bias for a solar cell
CN104143496B (zh) * 2013-05-08 2016-12-28 中国科学院上海高等研究院 一种基于层转移的晶硅薄膜的制备方法
DE102014111781B4 (de) * 2013-08-19 2022-08-11 Korea Atomic Energy Research Institute Verfahren zur elektrochemischen Herstellung einer Silizium-Schicht
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
DE102020119953A1 (de) * 2020-07-29 2022-02-03 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
KR20230013712A (ko) * 2021-07-19 2023-01-27 삼성전자주식회사 반도체 장치
GB2617811A (en) * 2022-01-31 2023-10-25 Iqe Plc A layered structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3619432A1 (de) * 1986-06-10 1987-12-17 Komatsu Mfg Co Ltd Verfahren zur herstellung eines elektrophotographischen photosensors
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
CA2048339C (en) * 1990-08-03 1997-11-25 Takao Yonehara Semiconductor member and process for preparing semiconductor member
DE69333619T2 (de) * 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP3216078B2 (ja) * 1995-07-21 2001-10-09 キヤノン株式会社 半導体基材及び半導体基材の製造方法
CN1076861C (zh) * 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
US6008540A (en) * 1997-05-28 1999-12-28 Texas Instruments Incorporated Integrated circuit dielectric and method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309524C (zh) * 2000-09-27 2007-04-11 埃姆科尔股份有限公司 控制衬底温度均匀性的装置和方法
CN102064186A (zh) * 2010-11-15 2011-05-18 王楚雯 半导体结构及其形成方法
CN104157592A (zh) * 2013-05-13 2014-11-19 理想能源设备(上海)有限公司 一种增加硅基异质结太阳能电池产能的工艺
CN104157592B (zh) * 2013-05-13 2017-08-25 上海理想万里晖薄膜设备有限公司 一种增加硅基异质结太阳能电池产能的工艺
CN105408985A (zh) * 2013-09-04 2016-03-16 昭和电工株式会社 SiC外延晶片的制造方法
CN105226187A (zh) * 2015-11-15 2016-01-06 河北工业大学 薄膜晶硅钙钛矿异质结太阳电池及其制备方法
CN105226187B (zh) * 2015-11-15 2018-01-30 河北工业大学 薄膜晶硅钙钛矿异质结太阳电池及其制备方法
CN112259677A (zh) * 2020-10-19 2021-01-22 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件

Also Published As

Publication number Publication date
US6143629A (en) 2000-11-07
TW469643B (en) 2001-12-21
KR100348513B1 (ko) 2002-08-13
EP0996145A2 (en) 2000-04-26
KR20010026788A (ko) 2001-04-06
EP0996145A3 (en) 2000-11-08

Similar Documents

Publication Publication Date Title
CN1249531A (zh) 半导体衬底的制造工艺
CN1127120C (zh) 半导体衬底及其制造方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1132223C (zh) 半导体衬底及其制造方法
CN1250945A (zh) 半导体基片及其制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1123915C (zh) 半导体制品的制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1136604C (zh) 制造半导体基底部件的方法
CN1152187A (zh) 半导体基片及其制造方法
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1104038C (zh) 半导体衬底的制造工艺
CN1150594C (zh) 半导体产品的制造方法
CN1155065C (zh) 半导体衬底的制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1187792C (zh) 清洗多孔体的方法
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1225500A (zh) 半导体产品及其制造方法
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN1314701A (zh) 半导体衬底及其生产工艺
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication