CN1262933C - 复合存储器件 - Google Patents

复合存储器件 Download PDF

Info

Publication number
CN1262933C
CN1262933C CNB031550185A CN03155018A CN1262933C CN 1262933 C CN1262933 C CN 1262933C CN B031550185 A CNB031550185 A CN B031550185A CN 03155018 A CN03155018 A CN 03155018A CN 1262933 C CN1262933 C CN 1262933C
Authority
CN
China
Prior art keywords
memory
bus
data
memory device
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031550185A
Other languages
English (en)
Other versions
CN1508706A (zh
Inventor
姜熙福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1508706A publication Critical patent/CN1508706A/zh
Application granted granted Critical
Publication of CN1262933C publication Critical patent/CN1262933C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses

Abstract

本发明涉及一种复合存储器件，包括：第一到第三存储器件、存储器总线、和第一到第三存储控制器。第一存储器件是异步存储器件，第二存储器件是配置为按页面方式操作的同步存储器件，且第三存储器件是配置为按脉冲串方式操作的同步存储器件。第一到第三存储控制器被配置为分别控制存储器总线与第一到第三存储器件之间的数据传送操作。第一到第三存储器件受外部存储控制器控制，以与外部系统总线交换数据，并且当第一到第三存储器件中的一个存储器件与外部系统总线交换数据时，允许其余的两个存储器件通过存储器总线交换数据。

Description

复合存储器件
技术领域
本发明涉及半导体存储器件，并特别涉及复合存储器件，包括：配置为按高速操作的异步存储器件、配置为按页面方式操作的同步存储器件、和其中全部按脉冲串方式操作的同步存储器件。
背景技术
高性能系统需要各种类型的存储器件，每种存储器件在例如速度和容量的性能方面都具有优良的特性。例如，高性能系统需要：以高速度与CPU交换数据的高速缓冲存储器，存储程序的非易失性存储器，和具有高速脉冲串功能以高速处理高容量数据的同步存储器。但是，在常规系统中，这些存储器实施为单独的各个芯片。
图1是常规存储器件的方框图。
该常规系统包括：用于高速数据处理的异步SRAM(静态随机存取存储器)1、作为非易失性存储器件的闪速存储器件2、和配置为按脉冲串方式操作的用于以高速进行高容量数据处理的SDRAM(同步动态随机存取存储器)3。这些存储器件1、2、和3共享系统总线4，它们受同一存储控制器5控制。
在包括多个存储器件的常规系统中，每个存储器件执行单一功能，存储控制器单独控制存储器件。因而，即使当在存储器件之间交换数据时，由于按系统电平控制数据传送操作，所以操作速度下降，因而降低了整个系统的工作效率。
发明内容
因此，本发明的一个目的是通过在一个芯片上构成异步存储器件、配置为按页面方式操作的同步存储器件、和配置为按脉冲串方式操作的同步存储器件，来改善系统的效率。
本发明的另一目的是，提供SOC(芯片上的系统)器件，包括：异步存储器件、配置为按页面方式操作的同步存储器件、配置为按脉冲串方式操作的同步存储器件、存储控制器和中央处理单元(CPU)。
提供一种复合存储器件，包括：第一至第三存储器件、存储器总线、和第一至第三存储控制器。该第一存储器件是异步存储器件，第二存储器件是配置为按页面方式操作的同步存储器件，且第三存储器件是配置为按脉冲串方式操作的同步存储器件。该第一至第三存储控制器分别配置为在存储器总线与第一至第三存储器件之间控制数据传送操作。第一至第三存储器件与由外部存储控制器控制的外部系统总线交换数据，并且当第一至第三存储器件中的一个存储器件与外部系统总线交换数据时，允许其余的两个存储器件通过存储器总线交换数据。
附图说明
以下参考附图根据几个实施例描述本发明，以示出本发明的主要教义。
图1是包括常规存储器件的系统的方框图；
图2是根据本发明包括复合存储器件的系统的例子的方框图；
图3A和3B是示出了图2所示存储器件的用途的方框图；
图4是根据本发明包括复合存储器件的系统的另一例子的方框图；
图5A-5C是示出了图2所示的第一至第三存储器件的方框图；
图6是示出了SOC器件的一个例子的方框图；
图7是示出了SOC器件的另一个例子的方框图。
具体实施方式
参考附图详细描述本发明。
图2是根据本发明包括复合存储器件100的系统的例子的方框图。该复合存储器件100包括：异步铁电存储器件(以下叫做“FeRAM”)110、页面方式同步FeRAM 120和脉冲串方式同步FeRAM 130。
3个存储器件分别受第一存储控制器140、第二存储控制器150、和第三存储控制器160控制。FeRAM 110、120、和130可经由包括在复合存储器件100中的存储器总线170交换数据。该数据交换操作分别受存储控制器140、150、和160控制。
复合存储器件100的FeRAM 110、120和130连接到位于存储器件外部的系统总线4。中央处理单元(CPU)6控制的系统包括存储控制器5。该存储控制器5控制复合存储器件100与系统总线4之间的数据交换操作。
存储器总线170可以独立于系统总线4而工作。例如，当异步FeRAM 110占据系统总线4时，页面方式同步FeRAM 120通过存储器总线170与脉冲串方式同步FeRAM 130交换数据。因此提高了系统操作效率。
图3A和3B是示出了当图2所示的FeRAM110、120和130使用系统总线4和存储器总线170时，控制器140、150和160的各种操作的方框图。
图3A显示当在复合存储器件100中只使用系统总线4时，第一至第三存储控制器140、150和160的操作。复合存储器件100受存储控制器5控制并占据系统总线4。
不使用存储器总线170时，第一至第三存储控制器140、150和160失效。
图3B显示当复合存储器件100中同时使用系统总线4和存储器总线170时，第一至第三存储控制器140、150和160的操作。复合存储器件100受存储控制器5控制并占据系统总线4。
例如，当异步FeRAM 110使用系统总线4时，第一存储控制器140失效以使异步FeRAM 110不能访问存储器总线170。这里，页面方式同步存储控制器140和脉冲串方式同步存储控制器160生效以使页面方式同步FeRAM120通过存储器总线170与脉冲串方式同步FeRAM 130交换。
图4是包括还含有串行接口控制器180的复合存储器件100的系统的另一例子的方框图。串行接口控制器180能在存储器总线170与外部串行系统总线7之间交换串行数据。由于图4中的其他元件与图3A至图3B中的元件相同，所以不再详细描述。
图5A到5C是显示复合存储器件100中的FeRAM 110、120和130，第一到第三存储控制器140、150和160，和其他相邻功能块之间连接关系的方框图。
图5A显示异步FeRAM 110、第一存储控制器140和其他相邻块之间的连接关系。
异步FeRAM 110包括：具有多个单元的单元阵列块111、用于将位线连接到数据总线40的列选择控制器112，和用于驱动字线和板线的字线/板线驱动器113。
字线/板线驱动器113受行地址解码器13控制。行地址解码器13从行地址缓冲器12接收输入到行地址焊盘(pad)11的地址，并控制相应的字线/板线驱动器113。
列地址解码器23用列选择控制器112确定连接到数据总线的位线。列地址解码器23从列地址缓冲器22接收输入到行地址焊盘21的地址，以激活相应的列选择控制器112。
列地址解码器23控制读出放大器阵列30。单元阵列块111的数据通过数据总线40传送到读出放大器阵列30。读出放大器阵列30通过数据I/O缓冲器50输出数据到系统总线4。系统总线4的数据通过数据I/O缓冲器50输入到读出放大器阵列30。读出放大器阵列30将数据存储入单元阵列块111中。
第一存储控制器140连接在读出放大器阵列30与存储器总线170之间，并控制异步FeRAM 110与存储器总线170之间的数据输入/输出操作。
由于图5B和5C的结构与图5A的结构相同，只是FeRAM 120和130以及存储控制器150和160的类型不同，所以，不再描述图5B和5C的结构。但是，图5C所示的脉冲串方式同步FeRAM 130包括控制列地址的附加元件。由于高容量数据存储在连续地址中，如果在预定的行地址连续变化列地址，那么可以高速处理数据。操作脉冲串计数器24用于连续改变列地址。列地址解码器23从脉冲串计数器24接收列地址，以控制列选择控制器132。图5B和5C的其他结构和功能与图5A的结构和功能相同。
图6是显示SOC(芯片上的系统)器件200的一个例子的方框图。SOC器件200的一个例子中，图2所示的复合存储器件100、系统总线4、存储控制器5和CPU 6都形成在一个芯片中。
SOC复合存储器件200包括：异步FeRAM 210、页面方式同步FeRAM220、脉冲串方式同步FeRAM 230。存储器总线270用于在FeRAM 210、220和230之间交换数据。由第一到第三存储控制器240、250和260对FeRAM210、220和230进行相应的控制，并与存储器总线270交换数据。此外，SOC器件200包括：系统总线204、存储控制器205和CPU 206。CPU 206允许存储控制器205控制FeRAM 210、220和230。FeRAM 210、220和230通过系统总线204与外部块交换数据。
如上所述，FeRAM 210、220和230能同时使用系统总线204和存储器总线270。例如，当异步存储器件FeRAM 210使用系统总线204时，页面方式同步FeRAM 220能通过存储器总线270与脉冲串方式同步FeRAM 230交换数据。这里第一存储控制器240失效，第二和第三存储控制器250和269生效。
图7是还包括串行接口控制器280和串行系统总线290的SOC器件200的另一个例子的方框图。串行接口控制器280允许存储器总线270与串行系统总线290交换数据。其他元件与图6中的相同，因此不再描述。
尽管在上述的几个实施例中用了多个FeRAM，但是也可以用其他类型的存储器件。例如，闪速存储器、MRAM(磁RAM)、或PRAM(相变RAM)技术也能用于存储器件。此外，每个存储器件能用各种技术来实施。例如，异步存储器件110和210可以用SRAM技术实施，页面方式同步存储器件120和220用FeRAM技术实施，而脉冲串方式同步存储器件用SDRAM(同步DRAM)技术实施。
如前所述，公开的复合存储器件包括：高速异步存储器件、用于存储系统设置信息的非易失性存储器件、用于处理芯片中的高容量数据的同步存储器件，并允许内部存储器件通过存储器总线来交换数据以提高整个系统效率。

Claims (15)

1.一种复合存储器件，包括：
第一存储器件，其是异步存储器件；
第二存储器件，其是同步存储器件，并配置为按页面方式操作；
第三存储器件，其是同步存储器件，并配置为按脉冲串方式操作；
存储器总线，配置为在第一、第二和第三存储器件之间传送数据；
第一存储控制器，配置为控制该第一存储器件与该存储器总线之间的数据传送操作；
第二存储控制器，配置为控制该第二存储器件与该存储器总线之间的数据传送操作；和
第三存储控制器，配置为控制该第三存储器件与该存储器总线之间的数据传送操作，
其中，外部存储控制器控制该第一到第三存储器件与外部系统总线交换数据；当第一到第三存储器件之一与该外部系统总线交换数据时，允许其余的两个存储器件通过该存储器总线交换数据；并且该存储器总线能够与该外部系统总线相互独立地进行操作。
2.根据权利要求1的器件，还包括串行接口控制器，配置为控制该存储器总线与外部串行系统总线之间的数据传送操作。
3.根据权利要求1的器件，还包括：
中央处理单元；
系统总线，配置为在该中央处理单元和该第一到第三存储器件之间传送数据；和
外部存储控制器，配置为控制该系统总线与该第一到第三存储器件中的一个存储器件之间的数据传送操作，并由该中央处理单元控制。
4.根据权利要求3的器件，还包括：
串行系统总线，配置为接收串行数据；和
串行接口控制器，配置为控制该存储器总线与该串行系统总线之间的数据传送操作。
5.根据权利要求1至4之一的器件，其中，该第一存储器件是铁电存储器件。
6.根据权利要求5的器件，其中，该第一存储器件包括：
单元阵列块，包括安排为矩阵形式的多个单元，每个单元连接到字线、板线和位线；
驱动器，配置为响应于行地址解码器而驱动该字线和板线；
列选择控制器，配置为响应于列地址解码器而将数据总线连接至该位线；
数据I/O缓冲器，连接到该系统总线；和
读出放大器阵列，配置为响应于该列地址解码器而控制该数据总线和该数据I/O缓冲器之间的数据输入/输出操作，
其中，该第一存储控制器连接在该读出放大器阵列与该存储器总线之间，并控制该单元阵列块与该存储器总线之间的数据交换操作。
7.根据权利要求1至4之一的器件，其中，该第二存储器件是铁电存储器件。
8.根据权利要求7的器件，其中，该第二存储器件包括：
单元阵列块，包括安排为矩阵形式的多个单元，每个单元连接到字线、板线和位线；
驱动器，配置为响应行地址解码器而驱动该字线和板线；
列选择控制器，配置为响应列地址解码器而将数据总线连接到该位线；
数据I/O缓冲器，连接到该系统总线；和
读出放大器阵列，配置为响应列地址解码器而控制该数据总线和该数据I/O缓冲器之间的数据输入/输出操作，
其中，该第二存储控制器连接在该读出放大器阵列与该存储器总线之间，并控制该单元阵列块与该存储器总线之间的数据交换操作。
9.根据权利要求1至4之一的器件，其中，该第三存储器件是铁电存储器件。
10.根据权利要求9的器件，其中，该第三存储器件包括：
单元阵列块，包括安排为矩阵形式的多个单元，每个单元连接到字线、板线和位线；
脉冲串计数器，配置为从列地址缓冲器接收列地址，并控制列地址解码器，以连续增加该列地址；
驱动器，配置为响应该列地址解码器而驱动该字线和板线；
列选择控制器，配置为响应该列地址解码器而将数据总线连接到该位线；
数据I/O缓冲器，连接到该系统总线；和
读出放大器阵列，配置为响应列地址解码器而控制该数据总线和该数据I/O缓冲器之间的数据输入/输出操作，
其中，该第三存储控制器连接在该读出放大器阵列与该存储器总线之间，并控制该单元阵列块与该存储器总线之间的数据交换操作。
11.根据权利要求1到4之一的器件，其中，该第一到第三存储器件是铁电存储器件。
12.根据权利要求1到4之一的器件，其中，该第一到第三存储器件是磁随机存取存储器MRAM。
13.根据权利要求1到4之一的器件，其中，该第一到第三存储器件是相位变化随机存取存储器PRAM。
14.根据权利要求1到4之一的器件，其中，该第二存储器件是闪速存储器件。
15.一种复合存储器件，包括：
多个存储器件，配置为相互独立地进行操作；
存储器总线，配置为在所述多个存储器件之间传送数据；和
多个存储控制器，配置为分别控制存储器总线与所述多个存储器件中的一个存储器件之间的数据传送操作，
其中，所述多个存储器件受外部存储控制器控制，与外部系统总线交换数据；当所述多个存储器件中的一个存储器件与该外部系统总线交换数据时，允许其余的存储器件通过该存储器总线交换数据；并且该存储器总线能够与该外部系统总线相互独立地进行操作。
CNB031550185A 2002-12-18 2003-07-31 复合存储器件 Expired - Fee Related CN1262933C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US81277/2002 2002-12-18
KR81277/02 2002-12-18
KR10-2002-0081277A KR100506062B1 (ko) 2002-12-18 2002-12-18 복합형 메모리 장치

Publications (2)

Publication Number Publication Date
CN1508706A CN1508706A (zh) 2004-06-30
CN1262933C true CN1262933C (zh) 2006-07-05

Family

ID=32588824

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031550185A Expired - Fee Related CN1262933C (zh) 2002-12-18 2003-07-31 复合存储器件

Country Status (4)

Country Link
US (1) US6990044B2 (zh)
JP (1) JP4388772B2 (zh)
KR (1) KR100506062B1 (zh)
CN (1) CN1262933C (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171526B2 (en) * 2003-11-07 2007-01-30 Freescale Semiconductor, Inc. Memory controller useable in a data processing system
CN100433189C (zh) * 2004-08-09 2008-11-12 凌阳科技股份有限公司 同步动态随机存取存储器的数据交换电路与方法
KR100695890B1 (ko) * 2004-10-29 2007-03-19 삼성전자주식회사 멀티 칩 시스템 및 그것의 데이터 전송 방법
CN100394402C (zh) * 2005-01-19 2008-06-11 上海乐金广电电子有限公司 复合存储媒介的数据连续存储及其读取方法
JP4667093B2 (ja) * 2005-03-17 2011-04-06 富士通株式会社 二重化記憶装置及び二重化記憶装置の制御方法
JP4613761B2 (ja) * 2005-09-09 2011-01-19 セイコーエプソン株式会社 集積回路装置及び電子機器
TW200737188A (en) * 2006-03-27 2007-10-01 Memocom Corp Complex memory chip
KR20080017982A (ko) 2006-08-23 2008-02-27 삼성전자주식회사 플래시 메모리 시스템 및 그 프로그램 방법
KR100843142B1 (ko) * 2006-09-19 2008-07-02 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US20080082750A1 (en) * 2006-09-28 2008-04-03 Okin Kenneth A Methods of communicating to, memory modules in a memory channel
US9984012B2 (en) 2006-09-28 2018-05-29 Virident Systems, Llc Read writeable randomly accessible non-volatile memory modules
US7761623B2 (en) 2006-09-28 2010-07-20 Virident Systems, Inc. Main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies
US8949555B1 (en) 2007-08-30 2015-02-03 Virident Systems, Inc. Methods for sustained read and write performance with non-volatile memory
US8051253B2 (en) * 2006-09-28 2011-11-01 Virident Systems, Inc. Systems and apparatus with programmable memory control for heterogeneous main memory
US7761624B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Systems and apparatus for main memory with non-volatile type memory modules, and related technologies
US7761626B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Methods for main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies
US7761625B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Methods for main memory with non-volatile type memory modules, and related technologies
US8074022B2 (en) * 2006-09-28 2011-12-06 Virident Systems, Inc. Programmable heterogeneous memory controllers for main memory with different memory modules
US8189328B2 (en) * 2006-10-23 2012-05-29 Virident Systems, Inc. Methods and apparatus of dual inline memory modules for flash memory
US9921896B2 (en) 2007-08-30 2018-03-20 Virident Systems, Llc Shutdowns and data recovery to avoid read errors weak pages in a non-volatile memory system
KR101312281B1 (ko) 2007-11-06 2013-09-30 재단법인서울대학교산학협력재단 프로세서 및 메모리 제어 방법
US9405683B2 (en) 2007-11-06 2016-08-02 Samsung Electronics Co., Ltd. Processor and memory control method for allocating instructions to a cache and a scratch pad memory
JP5253901B2 (ja) * 2008-06-20 2013-07-31 株式会社東芝 メモリシステム
US8745314B1 (en) 2008-06-24 2014-06-03 Virident Systems, Inc. Methods for a random read and read/write block accessible memory
US9513695B2 (en) 2008-06-24 2016-12-06 Virident Systems, Inc. Methods of managing power in network computer systems
WO2011039577A1 (en) * 2009-09-30 2011-04-07 St-Ericsson (Grenoble) Sas Memory access performance diagnosis
US9158546B1 (en) 2011-04-06 2015-10-13 P4tents1, LLC Computer program product for fetching from a first physical memory between an execution of a plurality of threads associated with a second physical memory
US9176671B1 (en) 2011-04-06 2015-11-03 P4tents1, LLC Fetching data between thread execution in a flash/DRAM/embedded DRAM-equipped system
US9164679B2 (en) 2011-04-06 2015-10-20 Patents1, Llc System, method and computer program product for multi-thread operation involving first memory of a first memory class and second memory of a second memory class
US8930647B1 (en) 2011-04-06 2015-01-06 P4tents1, LLC Multiple class memory systems
US9170744B1 (en) 2011-04-06 2015-10-27 P4tents1, LLC Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system
US9417754B2 (en) 2011-08-05 2016-08-16 P4tents1, LLC User interface system, method, and computer program product
US9183910B2 (en) 2012-05-31 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor memory devices for alternately selecting bit lines

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873664A (en) 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
JPH07180655A (ja) 1993-12-22 1995-07-18 Hitachi Constr Mach Co Ltd 容量可変型斜軸式液圧回転機
EP0700001B1 (en) * 1994-08-31 1999-11-03 Motorola, Inc. Method for synchronously accessing memory
US6253302B1 (en) * 1996-08-29 2001-06-26 Intel Corporation Method and apparatus for supporting multiple overlapping address spaces on a shared bus
US5959914A (en) * 1998-03-27 1999-09-28 Lsi Logic Corporation Memory controller with error correction memory test application
US6526451B2 (en) * 1998-09-30 2003-02-25 Stmicroelectronics, Inc. Method and network device for creating circular queue structures in shared memory
JP3337994B2 (ja) 1999-01-26 2002-10-28 キヤノン株式会社 画像形成装置
JP4164192B2 (ja) 1999-05-12 2008-10-08 株式会社ルネサステクノロジ 半導体装置を搭載する記憶装置
US6629185B1 (en) * 1999-12-06 2003-09-30 Cypress Semiconductor Corp. Architecture, circuitry and method of transferring data into and/or out of an interdigitated memory array
KR100383774B1 (ko) 2000-01-26 2003-05-12 삼성전자주식회사 공통 인터페이스 방식의 메모리 장치들을 구비한 시스템
WO2002058069A2 (en) * 2001-01-17 2002-07-25 Honeywell International Inc. Enhanced memory module architecture
JP2003228511A (ja) * 2002-02-04 2003-08-15 Elpida Memory Inc データ書込方法及びメモリシステム
JP4026753B2 (ja) * 2002-07-25 2007-12-26 株式会社日立製作所 半導体集積回路
US7146469B2 (en) * 2002-10-24 2006-12-05 Sony Corporation Method, apparatus, and system for improving memory access speed

Also Published As

Publication number Publication date
US20040120206A1 (en) 2004-06-24
CN1508706A (zh) 2004-06-30
JP2004199648A (ja) 2004-07-15
KR100506062B1 (ko) 2005-08-05
KR20040054936A (ko) 2004-06-26
JP4388772B2 (ja) 2009-12-24
US6990044B2 (en) 2006-01-24

Similar Documents

Publication Publication Date Title
CN1262933C (zh) 复合存储器件
CN1825466A (zh) 存储器装置,存储器控制器及其操作方法
CN111694514A (zh) 用于处理运算的存储器设备及操作该存储器设备的方法
US9128821B2 (en) Data updating in non-volatile memory
US11416170B2 (en) Technologies for efficiently accessing data columns and rows in a memory
KR102276350B1 (ko) Nand 버퍼를 갖는 nand 플래시 저장 디바이스
US6138204A (en) Multi bus access memory
CN1819056A (zh) 集成dram存储器件
WO2006051780A1 (ja) 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置
KR20100100395A (ko) 복수의 프로세서를 포함하는 메모리 시스템
US20100325342A1 (en) Memory controller and nonvolatile storage device using same
US7907473B2 (en) Semiconductor memory device and data storage method including address conversion circuit to convert coordinate information of data into one-dimensional information to amplifier
CN1150860A (zh) 用于成组存取的半导体存储装置
US7203105B2 (en) Semiconductor memory device, controller, and read/write control method thereof
US11763876B2 (en) Memory devices including an operation mode supporting virtual bank calculation, and operating methods of the memory devices
US6496428B2 (en) Semiconductor memory
US8938583B1 (en) System and method for concurrently executing data access requests
US10095433B1 (en) Out-of-order data transfer mechanisms for data storage systems
JP7288344B2 (ja) 半導体システム及びその動作方法
TW200407889A (en) Sram-compatible memory and method of driving the same
CN1187759C (zh) 带有内置行缓冲器的半导体存储器和驱动该存储器的方法
US9589605B1 (en) Semiconductor memory device with input/output line
TWI748900B (zh) 記憶體裝置
JP2002216470A (ja) 半導体メモリ
JP2000215679A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060705

Termination date: 20130731