CN1267137A - 发送定时调整电路和方法 - Google Patents

发送定时调整电路和方法 Download PDF

Info

Publication number
CN1267137A
CN1267137A CN00104542A CN00104542A CN1267137A CN 1267137 A CN1267137 A CN 1267137A CN 00104542 A CN00104542 A CN 00104542A CN 00104542 A CN00104542 A CN 00104542A CN 1267137 A CN1267137 A CN 1267137A
Authority
CN
China
Prior art keywords
clock
phase
frequency
data register
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00104542A
Other languages
English (en)
Other versions
CN1173517C (zh
Inventor
安斋毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1267137A publication Critical patent/CN1267137A/zh
Application granted granted Critical
Publication of CN1173517C publication Critical patent/CN1173517C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Abstract

根据接收时钟、发送时钟和具有高于接收时钟的频率的频率的自运行时钟,比较接收时钟和发送时钟的相位。根据相位比较电路来控制发送时钟的相位,用于输出受控的发送时钟和自运行时钟的分频时钟。

Description

发送定时调整电路和方法
本发明涉及发送定时调整电路和方法，更特别地，涉及一种发送定时调整电路，它包括一个相位比较电路，用于接收一个接收时钟和一个自运行时钟并且比较接收时钟与发送时钟的相位，以及一个相位校正电路，用于接收该自运行时钟和该相位比较电路的输出并且输出该发送时钟和该自运行时钟的分频时钟。
在现有技术中，当打算直接地使用接收时钟作为发送时钟时，需要对发送时钟的相位进行同步，以便处理由于延迟引起的相位偏移和突然的相位偏移。为此目的，通常从所接收的信号中提取一个时钟以便识别帧同步、存储数字信号和调整读出定时。
但是，在作为数字系统汽车电话标准的RCR(无线电系统研究开发中心电波开发中心)-27F中，应该控制发送时钟，以便在一个时隙中它的偏差将不大于1/8符号(symbol)，并且已经在考虑这么做的方法。
因此，本发明的一个目的是防止在接收时钟相位偏移的情况下发送时钟相位的突然偏移以及还保持时隙间的发送定时在1/8符号之内，而与在该时隙中接收定时的1/8符号或者更多即发送时钟的两个时钟周期的偏移无关。
根据本发明的一个方面，提供一种发送定时调整电路，它包括一个相位比较电路，用于接收一个接收时钟、一个发送时钟和一个自运行时钟并且比较接收时钟与发送时钟的相位，和一个相位校正电路，用于接收自运行时钟和相位比较电路的输出并且输出发送时钟以及自运行时钟的一个分频时钟；自运行时钟的频率设置为高于接收时钟的频率；相位比较电路根据自运行时钟、分频时钟和发送时钟进行相位比较，并且输出比较的结果；相位校正电路根据相位比较电路的输出而控制发送时钟的相位。
相位比较电路包括一个第一触发器，用于接收接收时钟和自运行时钟并且输出一个第一内部时钟，一个第二触发器，用于接收第一内部时钟和分频时钟并且输出一个第二内部时钟，和一个相位比较解码器，用于第一和第二内部时钟以及发送时钟并且进行相位比较；判断接收时钟是否相位超前、同相或者相位滞后于发送时钟，从而提供一个三值比较结果信号，表示三个值的其中之一，即超前、同相和滞后状态。
相位校正电路包括一个第一分频电路，用于接收自运行时钟并且输出一个第一分频时钟，一个第二分频电路，用于接收自运行时钟并且输出一个第二分频时钟，一个触发器组，用于根据第一和第二分频电路的输出而产生多个频率彼此相等且相位彼此不同的相位调整时钟，和一个选择器，用于接收多个相位调整时钟并且有选择地输出其中之一；第一和第二分频时钟在频率上彼此设置；相位调整时钟之一被选择作为相位比较的结果并且将其作为发送时钟而输出。
第一和第二分频时钟为分频时钟的频率的两倍。
相位校正电路根据一个触发信号开始其控制。
相位校正电路包括一个可逆计数器，用于接收相位比较结果、触发信号和发送时钟，和一个延迟装置，用于延迟可逆计数器的输出；当该结果是提前相位数据时就使可逆计数器递增计数相位比较结果，当该结果是滞后相位数据时递减计数该结果，并且当该结果是同相数据时保持不操作；选择器根据延迟装置的输出有选择地提供相位调整时钟之一作为发送时钟。
延迟装置是一个触发器。
根据本发明的另一方面，提供一种发送定时调整方法，它包括步骤：根据一个接收时钟、一个发送时钟和具有高于接收时钟的频率的频率的一个自运行时钟来比较接收时钟和发送时钟的相位；并且根据相位比较电路来控制发送时钟的相位，用于输出受控的发送时钟和自运行时钟的一个分频时钟。
其它的目的和特征将参照附图在下列叙述中阐明。
图1示出根据本发明的一个实施例的发送定时调整电路的方框图；
图2示出图1中所示的相位比较电路1的方框图；
图3示出图1中所示的相位校正电路2的方框图；
图4是用于描述图1中所示的相位比较电路1的操作的时序图；和
图5是用于描述图1中所示的相位校正电路2的操作的时序图。
现在参照附图描述本发明的最佳实施例。在以下说明中，假设自运行时钟的频率是64倍的发送时钟的频率。
图1示出根据本发明的一种发送定时调整电路的方框图。相位比较电路1对接收时钟4和来自相位校正电路2的发送时钟的相位进行比较。此相位比较是采用两个其它时钟来进行的。其它的时钟之一是一个自运行时钟，它是从与接收时钟不同的时钟源并且以高于接收和发送时钟的频率提供的，并能够分频成为发送时钟频率，其它的时钟的另一个是自运行时钟3的1/16分频时钟9。
相位校正电路2根据相位比较电路1中的相位比较的结果7进行相位校正。更具体地，相位校正电路2以自运行时钟3的发送时钟和触发信号6进行相位校正，并且输出相位校正后的发送时钟5。
图2示出相位比较电路1的一个方框图。相位比较电路1从接收时钟4和自运行时钟3产生一个内部时钟10。相位比较电路1还从内部时钟10和1/16分频时钟9产生一个内部时钟11。内部时钟10和11以及相位校正后的发送时钟5输入给相位比较解码器50，它因此输出一个相位比较结果7。
图3示出相位校正电路2的一个方框图。一个1/8分频电路12从自运行时钟3产生一个1/8分频时钟8。一个1/8分频电路13从该1/8分频时钟8产生一个1/64分频时钟17至24。一个可逆计数器14以相位校正触发信号6的输入定时来对相位比较结果7进行递增或递减计数，并且输出一个8至1选择器控制信号26。一个8至1选择器15有选择地输出一个相位校正后的时钟作为八个不同的64分频时钟中的发送时钟5。
图4是用于描述相位比较电路1的操作的时序图。相位比较电路1在发送时钟5的每个上升沿的定时检查内部时钟10和11的状态，并且它从已检查状态中判断发送时钟5对于接收时钟4的相位关系。
具体地，当内部时钟10和11二者均是“L”时，发送时钟5相位超前该接收时钟4，并且相位比较电路1正是如此地判断。当内部时钟10和11分别地是“H”和“L”时，该发送时钟是与接收时钟4同相或者同步，于是电路1如此地判断。当内部时钟10和11二者均是“H”时，发送时钟11相位滞后接收时钟4，于是电路1如此地判断。当内部时钟10和11分别地是“L”和“H”时，发送时钟5的相位再滞后该接收时钟，于是电路1象如此地判断。
如此所判断的超前、同相和滞后相位数据作为相位比较结果7输出至相位校正电路2。
图5是用于描述相位校正电路2的操作的时序图。如图所示，当自运行时钟3是发送时钟5的频率的64倍时，1/8分频电路12产生1/8分频时钟8。随后的电路从这个1/8分频时钟8产生8个不同的1/64分频时钟。一个1/2分频电路27还产生一个1/16分频时钟9。1/8分频电路13以8分频该1/8分频时钟来产生1/64分频时钟17，而且从1/8分频时钟8产生不同相位的八个1/64分频时钟18至24。8至1选择器15根据8至1选择器控制信号26的设置而有选择地输出8个不同的1/64分频时钟之一作为发送时钟。8至1选择器控制信号26是根据相位比较结果7在触发信号6的控制之下在可逆计数器14中产生的。1/64分频信号24相位滞后1/64分频时钟17。
当相位比较结果7是超前相位数据时，发送时钟的相位通过使得可逆计数器14递增计数而延迟。当相位比较结果7是滞后相位数据时，发送时钟5的相位通过使得该计数器递减计数而提前。当相位比较结果7是同相数据时，该计数器不运作，发送时钟5的相位也不改变。
例如，使用前面的时钟的上升沿由触发器(FF)60和61使该相位转换，并且是在1/8分频时钟的两个时钟脉冲之后发生以防止尖峰脉冲产生。
如上所示，采用64倍发送时钟频率的一个自运行时钟，可能获得具有1/8分频时钟的精度的相位校正。
虽然已经描述了本发明的最佳实施例，但是这决不是限定的，而且通过增加不同相位的数量可能获得更精细的单位的相位校正，这些不同相位是以更高时钟频率的自运行时钟作为图3中的发送时钟而准备的。
更高频率的自运行时钟的使用也允许降低内部时钟10和接收时钟4的上升沿之间的时间差。同时，这减小了1/16分频时钟的周期，所以允许降低时间间隔，这被判断为同相间隔。利用这些优点，有可能获得具有更高精度的相位比较。
如前所述，通过在各给定的校正定时或相位跟踪，以1/8分频时钟周期校正接收时钟的可能的偏移，可防止该发送时钟的突然偏移。这意味着即使接收定时的偏移的发生时间超出一个时隙的1/8符号，也可能在1/8符号内保持时隙间的发送定时，正如在RCR-27F即数字系统汽车电话标准中所规定的。一个符号表示两个发送时钟周期，根据本发明，有可能获得具有1/16符号精度的相位校正。这是因为发送时钟相对于接收时钟的相位校正是通过采用来自分开的时钟源的一个时钟从接收时钟的外部所设置的定时而进行的。另一个原因是，一个校正操作中的校正量能够保持在具有1/8符号或者高于1/8符号为一个单位的相位校正精度的1/8符号之内。
在不偏离本发明的范围的情况下，本领域的技术人员可以改变结构并且显然地可以实现各种不同的修改与实施例。前述和附图中的主题只是利用实例而提供的。因此前述应认为是说明性的而非限制性的。

Claims (8)

1.一种发送定时调整电路，它包括一个相位比较电路，用于接收一个接收时钟、一个发送时钟和一个自运行时钟并且比较所述接收时钟与所述发送时钟的相位，和一个相位校正电路，用于接收所述自运行时钟和所述相位比较电路的输出并且输出所述发送时钟以及所述自运行时钟的一个分频时钟；
所述自运行时钟的频率设置为高于所述接收时钟的频率；
所述相位比较电路根据所述自运行时钟、分频时钟和发送时钟进行相位比较，并且输出比较的结果；
所述相位校正电路根据所述相位比较电路的输出而控制所述发送时钟的相位。
2.根据权利要求1所述的发送定时调整电路，其特征在于，
所述相位比较电路包括一个第一触发器，用于接收所述接收时钟和所述自运行时钟并且输出一个第一内部时钟，一个第二触发器，用于接收所述第一内部时钟和所述分频时钟并且输出一个第二内部时钟，和一个相位比较解码器，用于所述第一和第二内部时钟以及发送时钟并且进行相位比较；
判断所述接收时钟是否相位超前、同相或者相位滞后于所述发送时钟，从而提供一个三值比较结果信号，表示三个值的其中之一，即超前、同相和滞后状态。
3.根据权利要求1所述的发送定时调整电路，其特征在于，
相位校正电路包括一个第一分频电路，用于接收所述自运行时钟并且输出一个第一分频时钟，一个第二分频电路，用于接收所述自运行时钟并且输出一个第二分频时钟，一个触发器组，用于根据所述第一和第二分频电路的输出而产生多个频率彼此相等且相位彼此不同的相位调整时钟，和一个选择器，用于接收所述多个相位调整时钟并且有选择地输出其中之一；
所述第一和第二分频时钟在频率上彼此设置；
所述相位调整时钟之一被选择作为所述相位比较的结果并且将其作为所述发送时钟而输出。
4.根据权利要求3所述的发送定时调整电路，其特征在于，所述第一和第二分频时钟为分频时钟的频率的两倍。
5.根据权利要求1所述的发送定时调整电路，其特征在于，所述相位校正电路根据一个触发信号开始其控制。
6.根据权利要求4所述的发送定时调整电路，其特征在于，
所述相位校正电路包括一个可逆计数器，用于接收所述相位比较结果、所述触发信号和所述发送时钟，和一个延迟装置，用于延迟所述可逆计数器的输出；
当所述结果是提前相位数据时就使所述可逆计数器递增计数所述相位比较结果，当所述结果是滞后相位数据时递减计数所述结果，并且当所述结果是同相数据时保持不操作；
所述选择器根据所述延迟装置的输出有选择地提供所述相位调整时钟之一作为发送时钟。
7.根据权利要求6所述的发送定时调整电路，其特征在于，所述延迟装置是一个触发器。
8.一种发送定时调整方法，它包括步骤：
根据一个接收时钟、一个发送时钟和具有高于接收时钟的频率的频率的一个自运行时钟来比较所述接收时钟和所述发送时钟的相位；
根据所述相位比较电路来控制所述发送时钟的相位，用于输出受控的发送时钟和所述自运行时钟的一个分频时钟。
CNB001045423A 1999-01-28 2000-01-28 发送定时调整电路和方法 Expired - Fee Related CN1173517C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20553/1999 1999-01-28
JP11020553A JP3043739B1 (ja) 1999-01-28 1999-01-28 送信タイミング調整回路

Publications (2)

Publication Number Publication Date
CN1267137A true CN1267137A (zh) 2000-09-20
CN1173517C CN1173517C (zh) 2004-10-27

Family

ID=12030361

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001045423A Expired - Fee Related CN1173517C (zh) 1999-01-28 2000-01-28 发送定时调整电路和方法

Country Status (5)

Country Link
US (1) US6316973B1 (zh)
EP (1) EP1024625B1 (zh)
JP (1) JP3043739B1 (zh)
CN (1) CN1173517C (zh)
DE (1) DE60039737D1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100542055C (zh) * 2004-01-14 2009-09-16 日立通讯技术株式会社 发送电路、无线通信装置以及发送电路的定时调整方法
CN1722654B (zh) * 2004-12-31 2010-04-14 杭州华三通信技术有限公司 以太网设备时钟调整装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10016937B4 (de) * 1999-05-18 2004-04-29 Ibm Corp. Digitale Frequenzkorrektur
FR2818467A1 (fr) * 2000-11-22 2002-06-21 Cs Telecom Dispositif de recuperation de l'horloge sur un signal entrant
US7170922B2 (en) 2001-05-18 2007-01-30 Sanyo Electric Co., Ltd. Transmission timing control device, digital roll-off filter, and mobile radio terminal for digital radio communication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563657A (en) * 1982-03-15 1986-01-07 Codex Corporation Frequency synthesizer and digital phase lock loop
US5173617A (en) * 1988-06-27 1992-12-22 Motorola, Inc. Digital phase lock clock generator without local oscillator
FR2638588B1 (fr) * 1988-11-03 1991-01-11 Lsi Logic Sa Dispositif de regeneration d'horloge a verrouillage de phase
US5398263A (en) * 1993-01-14 1995-03-14 Motorola, Inc. Autonomous pulse train timing controls for time-mark alignment
US5533072A (en) * 1993-11-12 1996-07-02 International Business Machines Corporation Digital phase alignment and integrated multichannel transceiver employing same
US5646519A (en) * 1995-06-07 1997-07-08 Symmetricom, Inc. Digital phase detector employing a digitally controllable delay line

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100542055C (zh) * 2004-01-14 2009-09-16 日立通讯技术株式会社 发送电路、无线通信装置以及发送电路的定时调整方法
CN1722654B (zh) * 2004-12-31 2010-04-14 杭州华三通信技术有限公司 以太网设备时钟调整装置

Also Published As

Publication number Publication date
JP3043739B1 (ja) 2000-05-22
EP1024625A3 (en) 2005-03-16
US6316973B1 (en) 2001-11-13
JP2000224151A (ja) 2000-08-11
CN1173517C (zh) 2004-10-27
EP1024625B1 (en) 2008-08-06
DE60039737D1 (de) 2008-09-18
EP1024625A2 (en) 2000-08-02

Similar Documents

Publication Publication Date Title
CN101098220B (zh) 一种基于数字锁相环的时钟同步方法及其系统
US7245684B2 (en) System and method for compensating for skew between a first clock signal and a second clock signal
CN1139016C (zh) 用于双数据率定时的时钟等待时间补偿电路
CN100521597C (zh) 时钟数据恢复电路
CN1161930C (zh) 利用一个压控振荡器同步多个子系统的方法和系统
JP2993463B2 (ja) 同期回路制御装置
US8170168B2 (en) Clock data recovery circuit
CN1499726A (zh) 占空度校正电路和具有该电路的延迟锁相环
CN112073058B (zh) 一种基于fpga的时钟数据恢复电路和方法
CN1173517C (zh) 发送定时调整电路和方法
US20040193931A1 (en) System and method for transferring data from a first clock domain to a second clock domain
CN105406838B (zh) 数字倍频电路及修正时钟占空比的方法
US7100065B2 (en) Controller arrangement for synchronizer data transfer between a core clock domain and bus clock domain each having its own individual synchronizing controller
CN1324835C (zh) 使用初始化序列的时钟恢复pll
US7219251B2 (en) Programmable clock synchronizer
US20050013396A1 (en) Digital clock recovery circuit employing fixed clock oscillator driving fractional delay line
JP5000635B2 (ja) 多ピン非同期シリアル・インタフェース全体に転送されるデータをビット同期する方法および装置
US7194650B2 (en) System and method for synchronizing multiple synchronizer controllers
CN102594357B (zh) 信号电路
JPH09139731A (ja) 伝送装置
EP4191884A1 (en) Synchronizer circuit
EP1514371B1 (en) Frame boundary discriminator
CN1797954B (zh) 时钟信号产生装置及方法
CN115459768A (zh) 基于时钟相位调整的同步电路
KR0176139B1 (ko) 비트 동기회로

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041027

Termination date: 20110128