CN1273992C - 可写的跟踪单元 - Google Patents

可写的跟踪单元 Download PDF

Info

Publication number
CN1273992C
CN1273992C CNB018164498A CN01816449A CN1273992C CN 1273992 C CN1273992 C CN 1273992C CN B018164498 A CNB018164498 A CN B018164498A CN 01816449 A CN01816449 A CN 01816449A CN 1273992 C CN1273992 C CN 1273992C
Authority
CN
China
Prior art keywords
tracking cell
tracking
storage unit
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018164498A
Other languages
English (en)
Other versions
CN1466765A (zh
Inventor
莎扎德·B.·卡里德
丹尼尔·C.·古特曼
杰弗里·S.·宫沃
理查德·斯穆克
凯文·M.·康雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1466765A publication Critical patent/CN1466765A/zh
Application granted granted Critical
Publication of CN1273992C publication Critical patent/CN1273992C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Abstract

本发明提出了使用可写跟踪单元的几种技术。为存储器的每个写入块配置多个跟踪单元。每次相关写入块的用户单元被写入时，通过利用相同的固定全局基准电平设置跟踪单元编程的阈值和用户单元编程的阈值，最好同时对这些跟踪单元重新编程。每次读取用户单元时，读取跟踪单元的阈电压，这些阈电压被用于确定用户单元的保存逻辑水平。在一组实施例中，多组一个或多个跟踪单元与多态存储器的不同逻辑水平相联系。可以只为逻辑水平的子集设置这些跟踪单元组。根据该子集，得到所有逻辑水平的用于变换阈电压的读取点。在一个实施例中，分别由多个跟踪单元组成的两个跟踪单元组与多位单元的两个逻辑水平相关。在模拟实现方式中，直接利用跟踪单元组的模拟阈值读取用户单元，而不必首先把跟踪单元组的模拟阈值转换成数字值。一组备选实施例使用不同的电压和/或计时进行跟踪单元的写操作，以便提供不定性较低的跟踪单元最终写入阈值。

Description

可写的跟踪单元
技术领域
本发明涉及非易失性半导体存储器，更具体地说，涉及使用跟踪单元读取多态存储器。
背景技术
在半导体存储单元中，通过对单元编程以便具有所需的阈电压，保存数据。通过确定单元的阈电压，并把该电压转变成逻辑水平，读取保存在该单元中的数据。对于双态、二进制存储单元来说，通过利用基准电压或断点电压来提供读取点可实现这种转变：阈电压高于该读取点的单元对应于一种状态，而阈电压低于该读取点的单元对应于另一种状态。当存储单元是多态单元时，需要引入许多这样的读取点来区别各种状态。
随着存储单元中保存的状态的数目的增大，在阈值范围内必定包含更多的状态。从而，该范围的对应于指定状态的部分变得更窄，读取点变得更接近。一旦存储单元已被编程，出于多种原因，可以改变存储单元的阈值，使其脱离存储单元的设计电平。这可由非易失性存储器中不太理想的电荷保持力，由保存的电荷本身产生的电场和在电介质中俘获的电荷引起。还可由对单元编程时和读取单元时操作条件的变化而引起。如果用于确定单元的数据内容的读取点不能跟随单元中的这些变化，则读取点将不再能够准确地区分不同的阈电压。当使用一组固定的全局基准电压，例如来自带隙电路的基准电压产生读取点时，情况就是这样。这样的电路不对或者难以对导致存储单元的阈电压发生变化的条件做出响应。当这种变化变得足够大时，读取点将不再准确区分在单元上查到的阈电压，不再能够准确读取编程写入的数据。
提高读取存储单元时读取点和被设计成特定数据状态的存储单元的阈电压之间对应性的准确度的一种方法是使用可写的基准或跟踪单元。这些基准或跟踪单元是一组存储单元，但是未被写入数据，而是被写成预定的基准值。随后从这些单元提取读取点，由于这些单元的表现类似于数据单元，因此它们将提供数据电平和最初被设计成该电平的单元的当前阈电压之间更准确的对应性。在美国专利5172338中说明了多态存储器中基准单元的应用，并且在美国专利申请序列号No.08/910947(申请日1997年8月7日)中进一步发展了多态存储器中基准单元的应用，所述美国专利和专利申请都被转让给了SanDisk公司，并作为参考包含于此。
随着每个单元状态数目继续增加，需要进一步提高读取过程的准确性。于是，在实际的跟踪单元方面，以及在相关电路方面都需要改进跟踪单元技术，所述改进不仅提高其准确性和使用速度，而且还降低它们所需的开销量。
发明内容
本发明提出了使用可写跟踪单元的几种技术。为存储器的每个写入块配置多个跟踪单元。每次相关写入块的用户单元被写入时，通过利用相同的固定全局基准电平设置跟踪单元编程的阈值和用户单元编程的阈值，最好同时对这些跟踪单元重新编程。每次读取用户单元时，读取跟踪单元的阈电压，这些阈电压被用于确定用户单元的保存逻辑水平。
本发明提供了一种多态存储器，包括：若干多态存储单元，每个多态存储单元用于保存N个多态之一；M组跟踪单元，其中每个所述跟踪单元组与所述N个多态之一相关；变换电路，用于利用所述跟踪单元组的编程的状态的模拟电压值，利用所述若干多态中每个多态的读取点，读取所述多态存储单元，其中，所述变换电路包括：读取点电路，用于利用来自所述M组跟踪单元的每一个的所述模拟电压值，确定至少(N-1)个读取点；和读取/验证电路，接收所述至少(N-1)个读取点，并且通过比较所述读取点和所述多态存储单元的阈电压来读取所述多态存储单元；以及可连接至所述存储单元和跟踪单元的程序设计电路，用于把数据值写入所述存储单元并对所述跟踪单元编程，所述程序设计电路包括可连接至变换电路的验证电路，用于把数据值写入所述存储单元的程序验证，以及对所述跟踪单元编程的程序验证。
本发明提供了一种非易失性存储器，包括：若干存储单元，每个存储单元保存N种状态之一；若干跟踪单元，其中每个所述跟踪单元与所述N种状态之一相关；根据与所述跟踪单元的编程的状态相关的阈电压，利用所述N种状态中每种状态的读取点，读取所述存储单元的读取电路；和对所述存储单元和所述跟踪单元编程的程序设计电路，其中利用和被编程到所述N种状态中一种相关状态的存储单元不同的算法，对至少一个所述跟踪单元编程，以及其中，所述程序设计电路包括验证电路，用于对所述存储单元和所述跟踪单元编程的程序验证。
本发明提供了一种操作多态存储器的方法，包括：提供一个或多个多态存储单元，每个多态存储单元用于保存N个多态之一；提供M个跟踪单元组，每组跟踪单元与所述多态之一相关；利用所述跟踪单元组的编程的状态的模拟电压值，建立(N-1)个读取点，其中，建立读取点包括：根据所述跟踪单元的阈电压，确定所述存储单元的阈电压和所述若干多态的逻辑值之间的关系，其中，所述确定关系的步骤包括：建立与所述每组跟踪单元相关的平均阈值；和根据所述平均阈值确定所述关系；把所述关系变换成所述读取点；利用所述读取点，把所述存储单元的阈电压转换成所述若干多态的逻辑值；在转换多态存储单元的阈电压之前，对所述存储单元编程；和在建立与所述每组跟踪单元相关的平均阈值之前，对所述跟踪单元编程。
本发明提供了一种操作非易失性存储器的方法，包括：对一个或多个存储单元编程，每个存储单元保存N种状态之一；对若干跟踪单元编程，其中每个所述跟踪单元与所述N种状态之一相关，其中利用一个和被编程到相关的一个所述N种状态的存储单元不同的算法，对至少一个所述跟踪单元编程；和利用所述跟踪单元的阈电压，把所述存储单元的阈电压转换成所述N种状态的逻辑值，其中，所述转换包括：根据所述跟踪单元的阈电压，确定所述存储单元的阈电压和所述N个状态的逻辑值之间的关系；和利用所述关系，把所述存储单元的阈电压变换成所述N种状态的逻辑值。
本发明提供了一种集成电路，包括：若干多态存储单元，每个存储单元用于保存N种数据状态之一；M个基准电压电路，其中每个基准电压电路与所述N种数据状态之一相关，并且每个基准电压电路包括：一组跟踪单元；和用于每个所述跟踪单元的，提供和与其相连的跟踪单元的编程的状态相关的模拟电压的专用检测放大器；与所述基准电压电路相连，接收所述模拟电压，并且提供源于所述模拟电压的至少(N-1)个电压电平的读取点电路；接收所述至少(N-1)个电压电平，可与所述存储单元相连的读取电路，所述读取电路根据所述至少(N-1)个电压电平，提供与其相连的存储单元的数据状态；以及可连接至所述存储单元和所述跟踪单元，用于对所述存储单元和所述跟踪单元编程的程序设计电路。
在一组实施例中，多组一个或多个跟踪单元与多态存储器的不同逻辑水平相联系。可以只为逻辑水平的子集设置这些跟踪单元组。根据该子集，得到所有逻辑水平的用于变换阈电压的读取点。在一个实施例中，分别由多个跟踪单元组成的两个跟踪单元组与多位单元的两个逻辑水平相关。根据该对跟踪单元组的阈值，线性的逻辑水平与阈电平关系能够把用户单元的阈值变换成任意的逻辑水平。这样，可根据与非相邻逻辑水平相关的一组跟踪单元，确定数据单元的逻辑水平。通过使用更多的跟踪单元组，可获得单元阈值和逻辑水平之间的更复杂的关系。
通过利用跟踪单元读取数据单元可具有数字或模拟实现方式。在数字实现方式中，利用大于数据单元中保存的比特的数目的分辨率读取跟踪单元的阈电压。控制器或者其它电路随后转换这些高分辨率数值，以便通过在低分辨率水平下读取单元，或者通过把在高分辨率下读取的用户单元数值转换成逻辑水平，把用户单元阈值转换成较低的逻辑水平。在模拟实现方式中，直接利用跟踪单元组的模拟阈值读取用户单元，而不必首先把跟踪单元组的模拟阈值转换成数字值。例证的模拟实施例向每个写入扇区提供用于每个跟踪单元的专用模拟检测放大器，用于每组跟踪单元的平均电路，和根据平均值提供所有所需读取点的一系列电阻元件。
一组备选实施例使用不同的电压和/或计时进行跟踪单元的写操作，以便提供不定性较低的跟踪单元最终写入阈值。由于通常跟踪单元远远少于用户存储单元，因此系统写入速率总是受用户单元限制，而不是受基准单元限制。于是，可以使用不同的电压和/或计时，平均来说，所述不同的电压和/或计时对基准单元进行的写操作更缓慢，但是依然能够和最慢的用户单元一样快地对最慢的基准单元进行写操作。这可降低基准单元阈值误差，而不会显著影响整个系统的写入速度。
结合附图，根据下面对本发明优选实施例的说明，本发明的其它目的，优点和特征将是显而易见的。
附图说明
图1表示跟踪单元阈值和用户单元阈值之间的关系。
图2是直接用于比较单个的跟踪单元阈值和用户单元阈值的差分检测的模拟结构的方框图。
图3表示跟踪单元阈值和用户单元阈值之间的备选关系。
图4示意表示了利用多个跟踪单元的差分检测的结构。
图5表示了跨越预期单元阈值的整个范围的控制栅电压的范围。
图6是使用图5的水平确定单元阈值的方案的方框图。
图7表示了在阈值和逻辑水平之间假定线性关系的系统。
图8表示了被编程为三个不同的逻辑水平，以便允许提取阈值和逻辑水平之间的非线性关系的跟踪单元。
图9表示了用于允许提取阈值和逻辑水平之间更复杂的非线性关系的四个逻辑水平。
图10表示与指定逻辑水平相关的多个跟踪单元。
图11是直接利用从跟踪单元得到的模拟电平读取用户单元的实施例的方框图。
图12是图11的细化，更详细地表示了电路AVEA 1110及其跟踪单元的实施例。
图13表示了与其跟踪单元相连的模拟检测放大器的实施例。
图14是图11的读取点电路的一个具体实施例。
图15是图14中电阻器Ri的细化，表示了所述电阻器被用在何处，以便提供所使用的各种数值。
具体实施方式
通过减小电路的各个组件的尺寸，以及通过增大单个存储单元中可存储数据的数量，提高了非易失性半导体存储器的存储容量。例如，诸如在美国专利5712189和6103573及美国专利申请序列号No.09/505555(申请日2000年2月17日)和Jack H.Yuan和JacobHaskell在2000年9月22日申请的题为“Non-Volatile Memory CellArray Having Discontinuous Drain and Source Diffusions Contactedby Continuous Bit Line Conductor and Methods of Forming”的专利申请中所述的器件，每个物理浮栅存储晶体管可保存四个逻辑位以上，所述这些专利及专利申请都被转让给SanDisk公司，并作为参考包含于此。这种存储器要求每个浮栅能够在其内对16个或者更多的可能存储状态之一编码。这些存储状态中的每一个分别对应于浮栅上存储电荷的一个唯一数值，或者更准确地说，对应于浮栅上存储电荷的一个较窄数值范围，所述数值与其相邻状态的电荷存储数值充分分离，以便清楚地将其与这些相邻状态及其它状态区分开。
借助电流检测，或者通过阈电压条件可确定单元的存储电荷电平，从而给出多种标准方案中的两种，在电流检测中，利用固定偏压条件检测其传导的幅值，在通过阈电压条件的情况下，通过利用不同的导引栅偏压条件检测这种传导的开始。在美国专利5172338和美国专利申请序列号No.08/910947中更充分地详述了电流检测方法，所述专利和专利申请作为参考包含于此，并且可和下面描述的各个实施例一同被采用。但是，下面的大部分说明使用阈电压Vth检测方法，因为该检测方法提高了检测分辨率，使与大规模并行读取操作相关的电流保持较低，从而使功率保持较低，并且使高位线阻损害性降至最低。
可以几种方式，例如通过按顺序比较单元的阈电压和各个基准电压，进行实际检测。对于多态单元来说，采用逐单元的数据条件对分查找更有效，所述逐单元的数据条件对分查找通过连续的四遍检测操作，能够按照16分辨率之一并行确定每个被检测单元的Vth。下面相对于给出的各个实施例，说明检测所需的分辨率的数量。通常，所使用的分辨率的数量是导致超出例证实施例的所需最少4位分辨率的更多可能“二进制位”的较高分辨率，与作为其代价的检测并保存这些额外的二进制位需要更多的存储区，以及消耗更多的时间之间的折衷，需要更多的存储区和消耗更多的时间都由这些额外二进制位的对分查找中附加的检测遍数，以及由传送这种额外的信息而引起。
为了提取保存在存储单元中的数据，必须足够准确地写入和保存这些数据。编程时，与正被写入的数据单元，例如一个扇区内的每个存储状态相关的数值的范围应被限制为始终如一的严格范围，并且正被写入的所述数据单元内的这些范围中每个范围的中心与它们的相关紧邻范围，即具有刚好稍高和稍低的Vth的状态之间的间隔也能够保持在始终受控的目标范围内。一旦数据被写入，所有单元内的存储电荷电平首先将随着时间保持它们的电平，随后按照共模方式偏离这些数值，最后发生离散。
当读取数据单元时，检测电路应以足够高的精确性和分辨率分辨数据单元内各个存储装置的存储状态，以便充分分辨每个存储带的范围和每个相邻存储带之间的间隔。应注意这不要求知道与这些状态中的每种状态相关的用户数据，只要求足够准确地读回包含于其中的状态即可。利用纠错码(ECC)或者其它等同的错误处理，例如在美国专利5418752中描述的错误处理，可以足够准确地处理不能读取的那些单元，或者说被编程或者保存数据的那些单元，所述美国专利作为参考包含于此。
按照这些方案，最低检测要求是只需要足够准确地分辨每个存储单元的存储空间。这样，能够重新产生每个存储单元具有的与当前被写入的存储部件或者扇区内的其它单元的电平关系。此时不需确定这些数值所代表的绝对值，只要可从该信息提取提供被分辨的存储电平和对应状态之间的映射或鉴别过滤器的密钥或转换器即可。在缺少这种密钥的情况下，这迫使额外还需要绝对引用(referencing)，以便足够准确地重新产生当最初写入数据时存在的确切操作条件，从而允许准确地把电平转变成数据。必须通过提高状态的余量要求和存储窗的余量要求，保护隔离(guard-banded)这种转变中的任意不准确。由于可用的阈电压的存储窗的大小有限(这归因于可靠性和动态范围考虑因素)，会限制可编码的电平的数目，从而限制在物理存储单元中保存的物理二进制位的数目。
即使被赋予绝对引用能力，在当在未来某一时刻读取时，如同在高的写周期持久水平(它易受起因于单元解俘获(detrapping)的“松弛”的攻击)下那样，回读电平相对于在初始写入时确定的电平存在共模移动的情况下，这种绝对引用也不起作用一回读电平和数据之间的转变不再相同。这种条件下，加上很难在成批生产中确保这种绝对引用能力，数年的数据存储和操作，宽的工作温度范围，以及最终产品应该满足的各种目标供电电平和相关范围，通常最好不依赖于这种“绝对”引用，而是依赖于存储介质中固有的“相对”能力。
这可通过隐藏介质内通常在数据扇区单元自身内的转变密钥来实现。在下面的实施例中，为了支持这种功能，可在每个扇区内引入额外数目的物理单元，开销基准或“跟踪”单元，例如在美国专利5172338和美国专利申请序列号No.08/910947中所述那样，所述专利和专利申请作为参考包含于此。对于多数实施例来说，除了包含在数据写入时由控制器、固件或者它们的某些组合所确定的数据或存储电平之外，这些单元在所有方面都和用户数据单元相同。如同美国专利5418752中所述，可按照类似于ECC位的方式(就定位和编程来说，尽管不是在功能上)，把这些单元附加到用户数据上，所述美国专利作为参考包含于此。从而每个数据扇区既可包含用户数据单元，还可包含不直接用于存储数据的跟踪单元、纠错码单元、报头等等。在具有跟踪单元和ECC单元的实施例中，跟踪单元和ECC单元都可用于以互补方式提高存储器的可靠性，ECC单元用于纠正数据值，跟踪单元用于读取用户数据和ECC单元。
在所述的多数实施例中，得益于旋转和其它任意磨损调整策略，按照和用户数据单元相同的方式处理跟踪单元，从而最精确地反映它们的相关用户数据指定单元的历史。用户数据的循环可如下所述与跟踪单元的旋转或切换联系在一起，或者可单独处理用户数据的循环。由于通过比较跟踪单元的阈值电平，可提取跟踪单元的旋转信息，因此随后可根据跟踪单元旋转确定用户单元的旋转。由于跟踪单元旋转可被看作是用户单元旋转的函数，通过使这种信息相互关联，存储器可节省开销，因为不需分配额外的单元来保存用户单元旋转信息。下面的说明给出了关于可写跟踪单元的应用的几种变化，所述几种变化可以单独使用或者组合使用，以便改进美国专利5172338和美国专利申请序列号No.08/910947的方法。
通过每次对相关用户单元编程时对跟踪单元重新编程，跟踪单元形成相同的历史，于是形成和用户单元相同的电荷保持特性。例如，如果10年后，用户单元的阈值平均降低10mV，则跟踪单元的阈值同样将平均降低10mV。通过读取和用户单元相同时候的跟踪单元，并且利用跟踪单元确定每个逻辑水平的预期阈电压，电荷损失不会降低用户单元的有效余量。
另外，众所周知非易失性存储单元的电荷保持特性随着执行的程序/擦除循环的数目而变化。通过使跟踪单元被擦除和重新编程基本上和用户单元相同的次数，考虑了关于电荷保持力的这种循环相关性，并且不会降低有效的单元阈值余量。
可利用模拟或数字技术读取跟踪单元的阈值。模拟技术的一个例子包括如图1中示意所示，把跟踪单元设计成呈N＝2n状态之一的那些用户单元之间的阈值。(图1和下面的图3都是理想化的情况，即所有单元都处于若干单元数据中的一个数值，而不是更实际的数值范围)。这样，可在施加相同的控制栅电压VCG的情况下，直接使用差分检测来比较单个跟踪单元阈值和用户单元阈值。图2表示了这种模拟方案的方框图，在向用户单元22和跟踪单元21施加区分水平i和i+1的情况下，两个单元的输出都被提供给差动放大器23，以便确定用户单元22的Vth是高于还是低于跟踪单元21的Vth。通过比较用户单元和设计成不同电平的跟踪单元，确定用户单元的逻辑状态。这些比较可以是比较每个单元和每个跟踪单元的线性搜索，或者是减少所需比较次数的对分查找。
图3中示意表示了使用被设计成和用户单元相同阈值的跟踪单元的模拟检测的另一种方法。这种情况下，如图4中所示及在美国专利申请序列号No.08/910947中更充分说明的那样，在读取操作中，多个跟踪单元被用于确定用于读取用户单元的恰当控制栅电压。这里，跟踪单元41和42具有分别对应于状态i和i+1的不同编程阈值。它们各自的检测放大器SA 43和SA 44以使检测放大器的输出是跟踪单元的阈值的方式，把输出回送给单元控制栅。随后，多个检测放大器的输出被输入电路V平均(V AVERAGE)45，所述电路确定用于读取用户单元(这里由单个单元46代表)的恰当的中间控制栅电平。检测放大器SA 47随后确定用户单元46的阈电压是高于还是低于该中间值，由输出0/1表示。在图4中，用户单元46的恰当控制栅电压是两个跟踪单元41和42的阈电压之间的中间值。通过组合恰当编程的跟踪单元，可得出代表每个编程状态之间的数值的阈值，并且可将其用于确定用户单元的逻辑水平。
数字技术
在美国专利申请序列号No.08/910947中描述了涉及读取跟踪单元阈值和用户单元阈值的多个数字值，随后利用数字处理技术确定用户单元的逻辑水平的其它使用跟踪单元的方法，现在将对其进行更充分的说明。通过如图3中所示，把跟踪单元设计成和用户单元相同的阈值，开始一种这样的方法。读取操作由向跟踪单元，并且同时向用户单元施加一系列的控制栅电压VCG组成。如图5中示意所示，这些控制栅电压横跨预期的单元阈值的整个范围。通过应用如图6中所示的一系列控制栅电压VCG，确定代表单元的阈值的数字数值。例如，如果存在16个不同的控制栅电压，则可确定log2(16)＝4位数字数值。如果需要7位数值，则需要27＝128个不同的控制栅电压。如上所述，可按照线性序列或者按照对分查找方式应用这些控制栅电压。用于读取并保存阈值的二进制的数目m必须至少和每个用户存储单元中所保存信息的逻辑位的数目一样大。
(另一方面，与其改变控制栅电压，不如改变检测放大器跳开电流，从而确定代表单元阈值的一些或者全部数字位。在前面作为参考文献引用的美国专利5172338中说明了基于电流的读取技术。但是，当在指定浮栅上可保存的多态的数目变大时，出于上面陈述的原因，通常优选基于电压的技术)。
在美国专利申请序列号No.08/910947的图4a和4b中，非常详细地表示了分别对应于n＝2和n＝3的4-水平和8-水平的情况。这些附图对应于图5的更充分阐述的形式，其中状态被表示成对应于阈值的分布，并且包括余量值。具体地说，设计了对应于n＝2和m＝7的具有7位分辨率的4态单元。下面还将就m＝7分辨率说明例证实施例的n＝4，N＝16态单元。
一旦确定了这些数字值，则可使用它们确定用户单元的保存的逻辑水平。一种方法是计算被编程为相邻临界状态的跟踪单元的阈值之间的数字中点。例如，被编程为逻辑水平i的一个跟踪单元可具有保存为0001110的数字阈值。被编程为逻辑水平i+1的另一跟踪单元可具有保存成0001010的数字阈值。这两个值之间的数字中点为0001100。于是，阈值大于0001100的所有用户单元被确定成具有i+1或者更高的逻辑水平。阈值小于0001100的所有用户被确定成具有i或者更低的逻辑水平。通过利用多组跟踪单元重复该过程，可确定每个用户单元的具体逻辑水平。
确定逻辑水平之间的数字断点的另一方法是把跟踪单元设计成非相邻逻辑水平。只要存储系统事先知道各个跟踪单元代表哪些逻辑水平，即可在不必把跟踪单元设计成每个逻辑水平的情况下，确定逻辑水平之间的数字临界断点。在这种方法中，作出一些关于阈值与逻辑水平的曲线形状的设想。例如，图7表示了一个这样的系统，其中阈值和逻辑水平之间被假定成线性关系。这种情况下，使用线性插值确定逻辑水平之间的临界断点。
图7表示了仅由对应于一对跟踪单元，或者更一般地说，一对跟踪单元组的两个点70和71产生的阈值-逻辑水平关系。简便起见，认为这两个单元与最低逻辑水平0和最高逻辑水平N相关(等同地，这里及在下面的说明中，可按照相反的方式安排状态，“0”对应于最高Vth，依次类推)。在数据写入时，与跟踪单元或者跟踪单元组对应的逻辑水平由控制器、固件或者它们的某些组合确定。通过读取这些单元，确定对应的Vth0和VthN，确定Vth与逻辑水平曲线，以便提供这些状态的阈电压，并提取逻辑水平区分断点BPi，i+1以及任意余量值。对于区分“0”或接地逻辑状态和较低的擦除后“擦除”状态的实施例来说，可包括低于Vth0的额外断点BP0，e。
通过利用数目少于状态数目的跟踪单元或者跟踪单元组，减少了所需跟踪单元的数目，以及这些单元所需的对应开销数量。在例证的4位实施例中，和使用与24＝16状态的每种状态相关的单元相比，使用只与两种状态相关的跟踪单元可把跟踪单元的数目降低到原量的1/8。
虽然图7使用最高的和最低的逻辑状态，不过一般说来这不是优选选择。不使用这些状态的一个原因是就阈值来说，它们距离中间逻辑状态相当远，于是不能准确地反映这些数值。比方说，如果跟踪单元改为对应于位于最高水平和最低水平之间的1/4和3/4之处的一对中间逻辑水平，则对应于跟踪单元的该对逻辑水平和其它逻辑水平之间的平均距离被降低。从而导致读取过程的更好余量。
不使用最高和最低逻辑状态的另一原因是这也不对应于“典型的”数据单元。使用可写的跟踪单元的动机之一是当和用户单元相比时，跟踪单元具有相当典型的历史。为了更准确地反映它们的相关用户数据指定的单元的历史，以及提供更准确的Vth和逻辑水平的关系，使用更接近中间逻辑水平的逻辑状态一般更准确。例如，如果N＝16，与逻辑水平4和12相关的状态会更有代表性。从而相同的单元，或者单元组并不是不变地被重写成状态4或者12，可使状态循环，如美国专利申请序列号08/910947中所述以及在美国专利5270979更充分阐述的那样，所述美国专利5270979作为参考包含于此。从而，虽然没有使跟踪单元在所有可能的逻辑状态内循环，但是通过使其在相当较高和相对较低的Vth状态之间循环，跟踪单元将接近典型用户单元的历史。
在多数实施例中，每次对相关写入块的用户单元进行写操作时，最好同时通过利用固定的全局基准电平设置跟踪单元编程的阈值和用户单元编程的阈值，重新对这些单元编程。这些验证基准电平可由例如带隙电压基准发生器或其它标准技术产生。它们可被用于产生所需的所有基准电压，或者数目稍少的所需基准电压，其它所需电平由根据跟踪单元产生读取断点的相同算法提供，如同下面关于模拟实施例更详细说明的那样。每次读取用户单元时，最好还读取跟踪单元的阈电压，并且使用这些阈电压来确定用户单元的保存逻辑水平。
图7假定逻辑水平和它们的对应阈值之间的线性关系。Vth与逻辑状态曲线的实际形状取决于单元是如何被编程的，以及在不断变化的读取条件下，它们是如何维持该编程电平的。一般来说，在程序/验证循环中对单元编程，所述程序/验证循环使用一系列间隔均匀的程序验证电平，在编程结束的时刻及条件下产生线性关系。当验证电平不同于它们的标称值时，会导致非线性关系。另一方面，可有意引入非线性关系，以便利用单元的已知的随电压变化的老化特性，或者压缩保存在可用阈值窗口的更稳定部分中的状态的数目。借助Vth和逻辑状态的曲线，可补偿这种有意引入的非性线，并且可在控制器中或者直接按照下面相对于模拟实施例说明的那样计算这种非线性。
如果单元被设计成特定的Vth和逻辑状态的曲线，它们将保持该曲线。具有不同阈值的单元将随着时间和不断变化的读取条件而偏离不同的数值。可利用更复杂的曲线补偿这些效果。在图8中，跟踪单元被设计成三种不同的逻辑水平，这里认为是状态2，N/2和(N-2)。这允许提出阈值和逻辑水平之间的非线性关系。在图9中，逻辑水平被用于允许提取阈值和逻辑水平之间更复杂的非线性关系。一般来说，当使用两个以上的逻辑水平时，曲线可被构造成分段线性或者更高阶数的曲线。如果采用分段线性，则可假定在每对点之间呈线性，同时超出最低和最高水平跟踪单元的任意所需外推或者只是线性延长，或者以“0”和“N”状态附近的单元的某些假想行为为基础。如果使用K组跟踪单元，每个单元与一个不同的逻辑水平相关，则可提取最高可达(K-1)阶(或者如果作出关于边界行为的假设，则可达到更高阶)的曲线。另一方面，通过利用最小二乘法，三次样条函数或者其它标准技术，可形成阶数小于(K-1)的曲线。
至此，所给出的实施例(通常隐含地)假定与特定逻辑水平相关的每组跟踪单元由单一单元组成。在其它实施例中，在每个单元组中使用多个跟踪单元，同时每个单元组被设计成两个或多个逻辑状态之一。在上面作为参考文献引用的美国专利申请序列号No.08/910947中说明了使用和指定逻辑水平相关的多个跟踪单元的优点。这种方法考虑到如图10中所示的跟踪单元的必然的非理想阈电平，这里使用了两个单元组，每个单元组有16个单元。随后可使用数学回归方法来确定阈值与逻辑水平曲线的最佳拟合。
在图10的例子中，两组跟踪单元与逻辑水平4和12相关(和实际实践相比，阈值的扩展被放大，以致它们看起来并不和使用的比例尺相符)。随后可按照多种方式求每个单元组中阈值的平均值，例如算术平均、加权平均或者忽略偏远数值的平均求值，或者均方根或者基于其它幂的平均求值。另一方面，与其首先计算单个单元组的平均值，倒不如通过利用所有跟踪单元，进行最小二乘法或其它回归，如果使用与两个以上的水平相关的单元组，则这是一个截然不同的过程。在这些变化中，一般来说，使用根据这两个单元组中的每一个得到的简单算术平均值(同时断开诸如由图10中的101所示的过编程跟踪单元之类的可能异点)是最简单和最快速的实现，而涉及更高阶曲线的计算需要更多的处理。
对不能正确编程的“坏”跟踪单元来说，可按照和对用户数据单元采用的相同方式，把所述“坏”跟踪单元变换成一个替换单元，或者更简单地，由于它不包含任何用户数据，仅仅将其变换到单元组之外。例如，如果在初始测试时，跟踪单元不能具有在测试状态附近的阈值，则供应者可去除(switch out)该缺陷单元。另外，如果在程序或擦除操作过程中，单元不能正确验证，则可在此时去除(switch out)该单元。此外，即使在“好的”跟踪单元中，也可忽略某些单元：例如，可能存在不能被确定是“坏”跟踪单元的跟踪单元(同样由图10中的101表示)，但是由于编程中的过冲(overshoot)的缘故，其阈值明显不同于其它跟踪单元。在跟踪单元的处理中，也可通过在断点计算中忽略其阈电压与被设计成同一电平的所有跟踪单元的平均阈值电平间隔一定距离的任意跟踪单元，除去这种具有“坏”值的“好”跟踪单元。所述距离可以是以单元的阈值的相对差或绝对差为基础的界限。
对于这些方法中的任意一种方法来说，不论跟踪单元组是由一个点还是由多个点组成，这些跟踪单元组都可只和所有逻辑状态中的一部分相关。特别地，对于用户单元可被设计成的16种可能的逻辑状态，图10的例子只具有两个跟踪单元组。其结果是用于区分一对逻辑状态的类属断点不由它所区分的逻辑状态的阈电压确定。例如，断点BP5，6由和逻辑状态5和6都无关的跟踪单元组确定。
跟踪单元的实际阈电压可用于按照基于模拟和数字的多种方法，把用户单元的阈值转换成数据值。在一组实施例中，跟踪单元和用户单元的阈值信息的全部m位被下载(off-loaded)到处理电路中，所述处理电路进行m-n位转变。该处理电路可以是包含在和实际存储单元不同的另一芯片上，或者包含在同一芯片上的控制器(取决于实施例)。除了其它功能，例如管理存储器和从主系统转移数据之外，该控制器还能够计算线性或者更高阶的Vth与逻辑状态转变的关系曲线。在上面提及的美国专利申请序列号No.08/910947中给出了对于利用m＝7位分辨率的4状态用户单元的该过程的各种变化。对于4位用户单元的本例来说，都可按照7位精度读取跟踪单元和用户单元，确定断点，并且用户单元的阈值被转换成数据值。另一方面，只能按照7位精度读取跟踪单元，它们的数值被转换成4位断点电压，直接利用这些4位断点电压读取用户单元，从而确定用户单元的数据内容。
由于读取快于编程，因此以固定全局验证数值为基础，以7位精度进行读取，同时按照4位精度进行编程不会导致和把7位精度同时用于读取和编程会产生的速度损失相近的结果。特别地，当读取过程使用对分查找时，只对读取应用7位精度的代价远小于由完整7位实现产生的损失。
在上述选择的情况下，存在按照不同方式及不同数目使用可写的跟踪单元的多种不同实施例。假定关键目标是建立测量状态和保存状态之间的正确或者至少是最佳的转换，那么跟踪单元的功能就是查明这种最佳转换。
如果读出电路保持其线性，或者至少保持其一致性(如果不是线性的话)，则平移转换(translation transfer)实质上变成符合两组跟踪单元确定的斜率和截距的直线，每组跟踪单元处于某一最佳状态，以使这种拟合的误差降至最小。和严格地把一组单元限定在任意指定状态内的能力无关，由于在任意组9包括跟踪单元组)中总是存在一定的跨距(spread)，因此建立存在足够数目的这种单元，以便统计确定每组的中心。这样，与建立平移相关的相对于保护带的误差可被增大差不多所述跨距的一半。例如，如果存储状态由这样的两个完整跨距分隔(即，一个完整跨距被保持成每个相邻状态的分布的外缘之间的距离)，则自中心或者非常接近中心确定的基准将产生区分该状态及其最近的邻近状态的最大余量(margin)。如果在跟踪单元组中使用太少的跟踪单元，则有可能自该存储单元组的极限端设置该基准值，消耗等同于状态间距离的25％的读出余量。单元的最佳数目是开销区(从而是成本)与精度之间的折衷；但是在许多应用中，即使较小的单元组(从10个单元到30个单元不等)也应是足够的。每个扇区的这种开销的成本较低。例如，在包含约1024个用户数据单元的写扇区中，在每个单元4位或者1/2字节的条件下，所述写扇区供给512个字节，图10的两个跟踪单元组每组中的16个单元只相当于大约3％的开销区成本。
但是，如果在读出操作中，固有一定量的不可忽略的可变失真，以致在写入时刻和稍后的读取时刻时不同的转换中存在非线性，则需要与两个以上的状态相关的跟踪单元。在极端情况下，要求表现每种状态。为了使相应的开销增长始终在控制之下，建议减少与状态相关的每组单元的单元数目。在多数应用中，这种极端情况不太可能的。但是使用3或4个不同的状态组，例如如图8和9中所示，可以提供这两种极限之间的合理折衷。
如前所述，可在几个不同的地方进行与建立转变相关的处理。就一种选择而言，可在控制器中进行，这种情况下，为了建立转变，需要利用在读取开始时适用的最高分辨率把跟踪单元的数字化阈值从存储器移到控制器。随着可在相同分辨率下移动剩余的数据，并且使控制器利用该转变处理所述数据，以便提取每个单元的4位数据，对于给定I/O总线宽度和时钟频率来说，这降低了信息传送速率，增大了能耗。另一方面，转变项可被移回到存储器，例如填充单片快速查寻表RAM，并被用于处理存储器芯片上的剩余数据。可在移出数据的同时进行变换，从而只移出感兴趣的4位数据，使读取速度的损失降至最小，并且降低与这种数据移位相关的能量。另一种选择是通过把控制器设置在同一芯片上，和/或通过确定哪些相关电压最好地满足了与第一读出对话期中的各个预定状态相关的跟踪单元组，并根据这些数值调整在第二读出对话期中，从用户单元读取16个水平的完整一组电压，在存储器芯片自身上进行变换。把控制器放置在和存储单元相同的芯片上既可节省时间又可节约能量，因为它避免了输入/输出总线上数据的传送。
模拟技术
图11是直接利用从跟踪单元得到的模拟电平读取用户单元的实施例的方框图。虽然许多细节同样适用于上面的数字实现，不过在模拟实施例中，跟踪单元的阈电压不被转换成数字数值，而是按照它们的模拟形式被用于直接设置用于把用户单元的阈电压变换成数据的读取电压。存储器内的每个数据扇区最好配有这样的电路。
在图11中，第一组L个跟踪单元TC1，11111到TC1，L1112与平均电路AVEA 1110相连。第二平均电路AVEB 1120与第二组跟踪单元相连，第二组跟踪单元也被假定成具有L个跟踪单元。根据这些跟踪单元的阈值，这两个平均电路确定与逻辑水平中根据其确定各个读取点的两个逻辑水平相关的两个电压VaveA和VaveB。在更一般的使用与两个以上的逻辑水平相关的跟踪单元组的情况下，每个单元组存在一个这种平均电路。随后把VaveS提供给电路1130，以便确定用于把用户单元的阈电压变换成数据的读取点。
除了VaveS之外，电路1130还可接收几种其它输入。由于两个单元组与之对应的状态A和B被循环，以便提供更一致的历史，因此电路1130确定哪一组对应于哪一水平。例如，在对应于图10的实施例中，这两个单元组之一对应于逻辑水平4，另一个单元组对应于逻辑水平12。为了确定哪一个是哪一个，电路1130可以直接比较这些电压，或者该信息可由控制器、固件提供，在任何情况下，该信息已被保存为控制信号(这里标记为ROT)。更一般地说，该信息还可包含和这些单元组如何被联系方面的变化有关的信息。由于如下参考图14所述，随了数据提取之外，同一电路1130最好还被用于程序验证和其它读取操作，另外还向其提供和与这两个单元组相关的各个逻辑水平对应的全局固定程序验证电压VPVhI和VPVlo。随后使用控制信号PGM确定是使用VaveS还是使用VPVS来设置读取点。
随后把读取点提供给读取/验证电路1140。可以只提供用于随后进行的操作的特定读取点，或者可以同时提供参考图14说明的一组大量的电压。这些读取值随后被用于对用户数据单元进行的各种读取操作。这里，表示了单个单元1150，以表示图11的电路与之相关的整个读取扇区。读取/验证电路1140随后通过对控制栅施加不同的断点，并且如同图6的简化结构中那样，利用检测放大器监视结果，使用读取点从单元提取数据。(这里省略了跟踪单元和用户数据单元的编程电路，以便按照说明的部件简化这些附图，但是在前面作为参考文献引用的美国专利5172338或5418752，或者美国专利申请序列号No.08/910947中表示了跟踪单元和用户数据单元的编程电路)。
图12关于L＝16的情况，更详细地表示了电路AVEA 1110及其跟踪单元的实施例。其它平均电路的结构类似。分别构成并且类似于用户存储单元对跟踪单元TC1，1-TC1，16编程。这些跟踪单元分别与各自的模拟检测放大器相连，每个模拟检测放大器被供给相同的基准电流Iref。例如，跟踪单元TC1，11111与模拟检测放大器SA1 1211相连。通过利用基准电流Iref作为输入，检测放大器输出跟踪单元TCl，1的阈电压Vth1，1。在经过电阻器1241之后，该电压随后与其它阈电压Vth1，2-Vth1,16结合在一起，从而产生与逻辑水平A相关的跟踪单元的平均值VaveA。各个检测放大器的输出同样经过晶体管，例如模拟SA 1的晶体管1231。这是除去任意“坏”跟踪单元的保证。例如，如果在初始测试中发现该跟踪单元未被正确编程，则芯片供应者可使用晶体管1231从该组跟踪单元中除去该跟踪单元。另一方面，如果在稍后日期对跟踪单元进行写入或擦除时，该跟踪单元不能成功验证，则可在当时除去该跟踪单元。虽然图12的实施例为每个跟踪单元提供了专用检测放大器，如果如置了恰当的开关电路，则备选实施例也允许跟踪单元共用检测放大器。当然，在跟踪单元组由单个单元组成的情况下，只提供单个阈电压，不需要求平均值。
图13中表示了与其跟踪单元相连的模拟检测放大器的一个实施例。来自带隙电压基准发生器或者其它来源的基准电压Vref被提供给晶体管1301的控制栅，以便向检测放大器1211提供基准电流Iref，产生到达跟踪单元TC 1111的源极的电流。其后跟随另一对栅-阴晶体管1321和1322并且具有相应的栅-阴偏压的一对p-栅阴器件1311和1312被置于跟踪单元和晶体管1301之间。节点N1在这两组栅-阴器件之间，并且与晶体管1330的控制栅相连。在晶体管1330和接地并受偏流控制的晶体管1340之间，第二节点N2与跟踪单元1111的控制栅相连。在这种结构中，晶体管1330起源跟踪器的作用，并且把N2的电压设置成与跟踪单元的阈电压Vth1，1相同的电平。位于节点N1任一侧的一对栅-阴器件被用于放大反馈回路的增益。
图14是图11的读取点电路1130的具体实施例。在开关电路1402接收电压VaveA和VaveB，或者更一般地说来自跟踪单元组的所有平均电压。如上所述，由于通常最好在与跟踪单元组相关的逻辑状态之间循环跟踪单元组，因此需要按照当前与哪一状态相关，连接VaveS。对于两个数值的情况来说，如果停止宣称控制信号ROTAB，则简单的电路1402将把VaveA和VaveHI相连，并把VaveB和VaveLO相连，如果宣称控制信号ROTAB，则循环这两个连接。在循环确定电路1401中确定跟踪单元组和逻辑水平之间的这种对应性。输入是各个VaveS，来自控制器或保存对应性信息的任何地方的包含所述对应性的一个或多个信号，或者它们的组合。
在跟踪单元组始终和同一组逻辑水平相关的情况下，循环确定电路1401仅仅通过相互比较VaveS的值，即可确定对应性。例如，在图14中通过根据VaveA是否大于VaveB，宣称或停止宣称ROTAB。另一方面，ROTAB可直接来自于ROT。附加的控制信号CSi便于改变跟踪单元与其相关的一组状态。在不存在循环的简化实施例中，可缺少电路1402，平均值可被直接提供给对应的节点或者运算放大器。
一旦VaveS被正确连接，则它们随后可被用于在一系列的电阻器件中设置它们的对应逻辑水平的电压。不是把VaveHI和VaveLO直接提供给它们的对应节点，而是使它们分别与用作缓冲器的对应运算放大器1421和1422相连。暂时忽略晶体管1431-1436，考虑当直接与相应节点Y和X相连时，这些运算放大器的第二输入。在图14中，当与节点X和Y相连时，该对跟踪单元组与逻辑水平3和13相关。从而各个逻辑状态i对应于电阻器Ri之上的节点。如果电阻器R0-R15都相同，则将产生如图10中所示的线性关系。除非在别处得到补偿，否则电阻值的任意变化(不论是有意的电阻变化还是由过程变化引起的电阻变化)将产生非线性关系。
为了便于该组跟踪单元组对应于不同的跟踪单元组，可包括一组晶体管，例如晶体管1431-1433和1434-1436。通过利用一组控制信号CSa-CSc，与一组跟踪单元相关的较高逻辑水平可被用作逻辑水平12、13(在节点Y处)或者14。随后电路1401会供给该信号，从而打开恰当的晶体管，关闭其它的晶体管。利用晶体管1434-1436和信号CSd-CSf，按照相似的方式设置较低的水平。
为了把用于读取单元的Vth与逻辑水平的关系也用于对单元编程，可把用于数据提取的相同读取点电路用于程序验证(以及其它任意读取操作)。当运算放大器1421和1422的输入端与VaveHI和VaveLO相连时，各个电阻器Ri上的节点处于电压Vavei之下，所述电压Vavei被用作用于把用户数据单元的Vth变换成提取数据时的逻辑水平的逻辑状态i的平均阈值。相反，如果这些运算放大器的输入端与程序验证电压VPVhi和VPVlo相连，那么这些节点对应于当在写周期结束时被验证成编程状态的各级逻辑水平。在跟踪单元被设计成和用户单元处于相同的相关逻辑状态的实施例中，相同的一系列电阻器被用于对扇区中的用户单元和跟踪单元编程。例如，在编程结束时，如果跟踪单元组之一与逻辑状态3相关，则该组的跟踪单元和被设计成该逻辑水平的用户单元将对应于节点X。
为了便于该系列电阻器的多重应用，提供一个使VaveS或VPVS与恰当的运算放大器相连的开关。在图14中所述开关被示意地表示成一对开关SH 1411和SL1412，所述一对开关可由任意标准方案实现，并且可以共同工作，对于数据变换读取来说，SH和SL分别与VaveHI和VaveLO相连，对于程序验证读取来说，SH和SL分别与VPVhi和VPVlo相连。随后可响应恰当的控制信号(例如图11中所示的程序信号PGM)，操纵开关SH 1411和SL 1412，当宣称程序信号PGM时，可使电阻链与验证电压相连，当停止宣称程序信号PGM时，可使电阻链与VaveS相连。VPVhi和VPVlo可以是由芯片上的带隙电压基准发生器或者其它标准技术产生的，用于编程过程中的读取验证的全局固定电压基准值。
通过既把电路1130用于把数据放入存储单元中，又把电路1130用于从存储单元取出数据，当把阈值变回逻辑状态时，自动补偿了编程过程中引入Vth与逻辑水平关系中的非线性。不论非线性是否是有意的，都可被补偿。例如，由于过程变化而引起的器件失配会产生间距不均匀的阈值范围；但是，由于当把用户单元变回成逻辑水平时发生相同的失配，因此极大地消除了该效果。另一方面，可进行设计选择，以便更密集地把状态压缩在例如阈窗口的下部中。通过使位于电阻链底端的电阻的值取和位于顶端的电阻相比更小的值，可实现这一点。从而在编程中自动引入非线性，并在读取中自动消除非线性，而不存在计算实现会引起的一类性能损失。类似地，为了降低其它器件失配对读/写和跟踪/用户单元不对称的影响，在基准单元和数据单元的漏极，相同的器件被用于它们各自的模拟检测放大器和读取检测放大器，同时相同的电流镜象被用于基准电流。
至此，图14的说明只讨论了以电组器Ri之间的节点的电压为中心的Vth分布的中心，没有讨论用于区分状态的实际中间断点和如何产生这些实际中间断点。图15是图14的细化，表示了一个电阻器Ri，以及它被用在何处，以便提供所使用的各种数值。
每个电阻器Ri被分解成一系列的子电阻器，这里假定为8个电阻器Ri，0-Ri，7以便提供在读取过程中使用的断点读取点和其它中间值。这里断点BPi，(i-1)被设置在关于状态i和(i-1)的阈电压获得的平均值Vavei和Vave(i-1)之间。按照相同的方式实现其它读取点。状态i的低余量值和状态(i-1)的高余量值Vmli和Vmh(i-1)分别被表示成位于紧邻断点BPi，(i-1)之上和之下的节点上。余量值与对应的Vave有多接近将确定当被写入时，所述分布围绕该数值有多紧密。根据所需分辨率的数量和所需不同类别的读取点，例如在美国专利5532962中描述的各种读取点的数目确定节点的数目，所述美国专利作为参考包含于此。同样，根据所需的操作特性，如果希望间距不均匀的节点值，则可利用不相等的数值获得子链的电阻器Ri，0-Ri，7。
跟踪单元的替换编程
至此描述的所有实施例在很大程度上假定按照和用户数据单元相同的方式对跟踪单元编程。随后通过利用相同密度、相同持续时间的编程脉冲，借助和用户单元相同的算法对这些基准单元进行写操作，并在相同的电平下进行验证。虽然对于跟踪单元和用户单元来说，这产生类似的历史和分布，但是在一些应用中，可使用对跟踪单元进行不同编程的实施例。
就其写入阈值来说，可写的跟踪单元具有不确定性。当使用该阈值来确定按照其对用户单元进行写操作的逻辑水平时，这种不确定性是一个重要的随机误差项。例如，考虑存储单元的写入阈值误差为105mV的情况。如果基准单元具有相同的105mV误差，则存储单元和基准单元之间的电压差可高达105mV。如果电平之间的电压间距为200mV，则存在阈数值与相邻逻辑水平的基准单元的数值的距离小于与正确逻辑水平的基准单元的数值的距离的存储单元。这会导致这种存储单元上的读取错误。
通过用更多的时间来对所有基准单元和用户单元进行写操作，可降低写入阈值误差。例如，可使用更短的写脉冲。这导致对于每个写脉冲的阈变化更小，于是在最终的阈值中得到更好的分辨率(较小的不确定性)。但是，这种方案意味着更频繁地依据目标阈值检查单元，从而读取操作需要花费更多的时间。这降低了总的写入速度，对于诸如流式视频存储之类的一些应用来说，这是不可接受的。
代替利用和存储单元相同的电压和计时对跟踪单元进行写操作，从而对于跟踪单元组得到和存储单元相同的阈值误差，可对这两种单元进行不同的写入操作。如果基准单元的阈值变化被降低，那么这降低了由基准单元阈值误差引入的读取误差项。基准单元阈值和用户单元阈值之间的平均差值和最大差值都可被减小。这可在不显著影响总的写入速度的情况下实现。
在一个例子中，较低的控制栅和/或漏极电压被用于基准单元，而不是被用于用户存储单元。较低的电压降低了多数非易失性存储单元写操作的编程速度。如果使用和用户存储单元相同的计时，则对于相同的写入时间量来说，平均基准单元经历的阈值变化小于平均用户单元。一般来说，写算法由多个写脉冲组成，同时插入单元阈值与最终目标值的比较。于是，在每个写脉冲的阈值变化更小的情况下，更慢地对单元进行写操作的结果是最终阈值的不定性较低。
但是，即使比平均用户单元更慢地写入平均基准单元，最慢的写入基准单元通常仍然能够和最慢的用户单元一样快地按照目标电平完成写入。考虑每个写入块存在1000个用户单元和20个基准单元，并且单元的写入速度呈正态分布的情况。对1000个用户单元来说，最慢的单元写入比平均单元慢σQ-1(1/1000)＝3.1σ，这里Q＝高斯累积分布函数，σ是其标准离差。对于20个用户单元来说，最慢的单元写入比平均单元慢σQ-1(1/20)＝1.5σ。从而对于典型的分布来说，最慢跟踪单元的写入速度为最慢用户单元写入速度的3.1σ/1.5σ＝2.07倍。于是，可以比用户单元慢大约1倍，从而按照大约好一倍的分辨率对基准单元进行写操作，而不会影响整个单元组的整体所需写入时间。在上面的例子中，基准单元阈值误差可从105mV降低到105/2.07＝51mV。从而用户单元和基准单元阈值之间的最大差值从105mV降低到(105+51)/2＝78mV，改进26％。
在另一例子中，相同的电压可用于对用户单元和基准单元编程，但是对于基准单元使用不同的写入计时。具体地说，如果用于基准单元可使用更短的写脉冲，则可按照更好的分辨率对基准单元进行写操作。再次考虑上面描述的情况：1000个用户单元和20个基准单元。此外，考虑验证时间为写入时间的20％的写入/验证循环。假定希望对于最慢的用户单元和最慢的基准单元来说，总的写入+验证时间相同，得到下述等式：
用户单元的(写入+验证)的总时间＝(Tpu+0.2Tpu)N        (1)
这里Tpu是用户单元写脉冲宽度，N是最慢的用户单元所需的写脉冲的数目。类似地，
跟踪单元的(写入+验证)的总时间＝(Tpref+0.2Tpref)M    (2)
这里Tpref是基准单元写脉冲宽度，M是最慢的基准单元所需的写脉冲的数目。另外
最慢的用户单元所需的写入时间＝TpuN       (3)
和
最慢的基准单元所需的写入时间＝TprefM     (4)
前面的计算表明最慢的用户单元需要的写入时间为最慢的基准单元所需时间的2倍。于是，
TpuN＝2.07TprefM                  (5)
关于Tpref求解(1)、(2)和(5)，得到
Tpu＝7.7Tpref
这表明基准单元写脉冲可以比用户单元写入脉冲短7.7倍，并且在和最慢用户单元相同的时间内仍然能够完成最慢基准单元的写入。
于是，可按照7.7倍的分辨率对基准单元进行写操作。在用户单元阈值误差为105mV的情况下，这产生小于14mV的基准单元阈值误差。这把用户单元阈值和基准单元阈值之间的最大差值降低到(105+14)/2＜60mV。在使用基准单元确定保存在用户单元中的正确逻辑水平的情况下，这可显著降低出错率。相反地，这可允许更紧密地把逻辑水平放置在一起，降低了所需的阈值范围，或者甚至能够允许每个单元保存更多的水平。
这些计算是概率计算，所述计算可在跟踪单元组中的特定单元不能验证时进行。正如上面的利用和用户单元相同的算法对跟踪单元编程的其它实施例的情况一样，有缺陷的基准单元或者可被变换成新的单元，或者因为它不包含任何用户数据，简单地从跟踪单元组中被除去。
把不同于用户单元的计时用于跟踪单元会导致更复杂的控制逻辑电路，通常比对所有单元使用相同计时的控制逻辑电路复杂两倍。对跟踪单元进行写操作也需要更多的AC电能，因为需要更宽的脉冲会导致更多的信号开关。另外，同时进行的用户单元的写入和跟踪单元的读取(反之亦然)可能会产生更多的噪声，产生读取单元阈值中的误差项。但是，利用跟踪单元阈值的改进分布，可消除这些缺点。
实施和方法的各种细节只是对本发明的举例说明。要明白这些细节方面的各种变化在本发明的范围之内，本发明的范围只由附加的权利要求限定。

Claims (60)

1、一种多态存储器，包括：
若干多态存储单元，每个多态存储单元用于保存N个多态之一；
M组跟踪单元，其中每个所述跟踪单元组与所述N个多态之一相关；变换电路，用于利用所述跟踪单元组的编程的状态的模拟电压值，利用所述若干多态中每个多态的读取点，读取所述多态存储单元，其中，所述变换电路包括：
读取点电路，用于利用来自所述M组跟踪单元的每一个的所述模拟电压值，确定至少(N-1)个读取点；和
读取/验证电路，接收所述至少(N-1)个读取点，并且通过比较所述读取点和所述多态存储单元的阈电压来读取所述多态存储单元；以及
可连接至所述存储单元和跟踪单元的程序设计电路，用于把数据值写入所述存储单元并对所述跟踪单元编程，所述程序设计电路包括可连接至变换电路的验证电路，用于把数据值写入所述存储单元的程序验证，以及对所述跟踪单元编程的程序验证。
2、按照权利要求1所述的多态存储器，其中M个跟踪单元组的每一个由若干跟踪单元组成。
3、按照权利要求2所述的多态存储器，其中所述存储单元被组织成若干扇区，其中每个所述扇区具有相关的M组跟踪单元和对应的一组读取点。
4、按照权利要求3所述的多态存储器，还包括存储与每个所述扇区相关的纠错码的若干单元。
5、按照权利要求2所述的多态存储器，其中所述程序设计电路使用一组固定基准值用于把数据值写入所述存储单元的程序验证，并使用同一组固定基准值用于对所述跟踪单元编程的程序验证。
6、按照权利要求5所述的多态存储器，其中，所述读取点电路不包括当对所述跟踪单元编程时不能被验证电路验证的任何跟踪单元用于确定至少(N-1)个读取点。
7、按照权利要求5所述的多态存储器，其中所述程序设计电路同时对扇区内的所述存储单元进行写操作，和对所述跟踪单元编程。
8、按照权利要求2所述的多态存储器，其中所述比较是对分查找。
9、按照权利要求2所述的多态存储器，还包括：
M个平均电路，每个平均电路可与所述若干跟踪单元组之一的跟踪单元相连接，从而形成所述若干跟踪单元组中所述一组的跟踪单元的模拟阈值的平均值，并把来自所述M个跟踪单元组的每一个的所述模拟电压值提供给所述读取点电路。
10、按照权利要求9所述的多态存储器，其中M等于2。
11、按照权利要求9所述的多态存储器，其中所述平均值是算术平均值。
12、按照权利要求2所述的多态存储器，还包括：
向所述读取点电路提供M个电压电平的基准值电路，其中所述M个电压电平与所述跟踪单元的阈电压无关，并且其中所述读取点电路向所述读取/验证电路提供程序验证电平，供把数据值写入所述存储单元和对所述跟踪单元编程之用。
13、按照权利要求12所述的多态存储器，其中程序验证电平包括余量电平。
14、按照权利要求1所述的多态存储器，还包括：
改变每个所述单元组与其相关的多态的循环电路。
15、一种非易失性存储器，包括：
若干存储单元，每个存储单元保存N种状态之一；
若干跟踪单元，其中每个所述跟踪单元与所述N种状态之一相关；
根据与所述跟踪单元的编程的状态相关的阈电压，利用所述N种状态中每种状态的读取点，读取所述存储单元的读取电路；和
对所述存储单元和所述跟踪单元编程的程序设计电路，其中利用和被编程到所述N种状态中一种相关状态的存储单元不同的算法，对至少一个所述跟踪单元编程，以及其中，所述程序设计电路包括验证电路，用于对所述存储单元和所述跟踪单元编程的程序验证。
16、按照权利要求15所述的非易失性存储器，其中利用和用于被编程到所述N种状态中一个相关状态的存储单元的脉冲相比持续时间较短的脉冲，对所述跟踪单元的所述编程的状态编程。
17、按照权利要求15所述的非易失性存储器，其中通过利用和用于被编程到所述N种状态中一个相关状态的存储单元的电压相比，幅值较小的控制栅电压，对所述至少一个所述跟踪单元编程。
18、按照权利要求15所述的非易失性存储器，其中通过利用和用于被编程到所述N种状态中一个相关状态的存储单元的电压相比，幅值较小的漏极电压，对所述至少一个所述跟踪单元编程。
19、按照权利要求15所述的非易失性存储器，其中所述跟踪单元和所述存储单元同时被编程。
20、按照权利要求15所述的非易失性存储器，其中所述存储单元是多态存储单元，N大于2。
21、按照权利要求20所述的非易失性存储器，其中所述跟踪单元构成M个跟踪单元组，每个跟踪单元组由若干跟踪单元组成，每个所述跟踪单元组与所述多态之一相关。
22、按照权利要求21所述的非易失性存储器，其中M小于N。
23、按照权利要求22所述的非易失性存储器，其中M为2。
24、按照权利要求15所述的非易失性存储器，其中所述程序设计电路利用一组固定基准值用于对所述存储单元编程的程序验证，并且利用同一组固定基准值用于对所述跟踪单元编程的程序验证。
25、按照权利要求24所述的非易失性存储器，其中所述读取电路不将所述读取点基于当对跟踪单元编程时不能被验证电路验证的任何跟踪单元。
26、一种操作多态存储器的方法，包括：
提供一个或多个多态存储单元，每个多态存储单元用于保存N个多态之一；
提供M个跟踪单元组，每组跟踪单元与所述多态之一相关；
利用所述跟踪单元组的编程的状态的模拟电压值，建立(N-1)个读取点，其中，建立读取点包括：
根据所述跟踪单元的阈电压，确定所述存储单元的阈电压和所述若干多态的逻辑值之间的关系，其中，所述确定关系的步骤包括：
建立与所述每组跟踪单元相关的平均阈值；和
根据所述平均阈值确定所述关系；
把所述关系变换成所述读取点；
利用所述读取点，把所述存储单元的阈电压转换成所述若干多态的逻辑值；
在转换多态存储单元的阈电压之前，对所述存储单元编程；和
在建立与所述每组跟踪单元相关的平均阈值之前，对所述跟踪单元编程。
27、按照权利要求26所述的方法，其中每个跟踪单元组由若干跟踪单元组成。
28、按照权利要求26所述的方法，其中所述关系是(M-1)次的曲线。
29、按照权利要求26所述的方法，其中所述关系是分段线性关系。
30、按照权利要求26所述的方法，其中所述关系是线性关系。
31、按照权利要求30所述的方法，其中M等于2。
32、按照权利要求26所述的方法，其中利用和存储单元被编程到与其相关的多态相同的程序验证电平，对所述每组跟踪单元编程。
33、按照权利要求32所述的方法，还包括：
对所述存储单元编程之后，从所述多组跟踪单元中除去当对所述跟踪单元编程时不能被验证的跟踪单元。
34、按照权利要求32所述的方法，其中预先确定每组跟踪单元与其相关的多态。
35、按照权利要求26所述的方法，还包括：
在建立(N-1)个读取点之后，读取存储纠错码的一个或多个单元的阈电压；
利用所述读取点，把存储纠错码的所述一个或多个单元的阈电压转换成校正码；和
利用校正码处理所述若干多态的逻辑值，以便获得所述逻辑值的已校数值。
36、按照权利要求26所述的方法，其中建立(N-1)个读取点包括确定每个所述跟踪单元组与其相关多态的对应关系。
37、按照权利要求36所述的方法，其中所述转换包括根据所述对应关系，建立所述存储单元的阈电压之间所述逻辑值的循环。
38、一种操作非易失性存储器的方法，包括：
对一个或多个存储单元编程，每个存储单元保存N种状态之一；
对若干跟踪单元编程，其中每个所述跟踪单元与所述N种状态之一相关，其中利用一个和被编程到相关的一个所述N种状态的存储单元不同的算法，对至少一个所述跟踪单元编程；和
利用所述跟踪单元的阈电压，把所述存储单元的阈电压转换成所述N种状态的逻辑值，
其中，所述转换包括：
根据所述跟踪单元的阈电压，确定所述存储单元的阈电压和所述N个状态的逻辑值之间的关系；和
利用所述关系，把所述存储单元的阈电压变换成所述N种状态的逻辑值。
39、按照权利要求38所述的方法，其中利用和被编程到与其相关状态的存储单元相同的程序验证电平，对所述若干跟踪单元中的每个跟踪单元编程。
40、按照权利要求39所述的方法，还包括：
在对若干跟踪单元编程之后，从所述多组跟踪单元中除去当对所述跟踪单元编程时不能被验证的跟踪单元。
41、按照权利要求38所述的方法，其中对若干跟踪单元编程使用和用于对一个或多个存储单元编程的脉冲相比持续时间较短的脉冲。
42、按照权利要求38所述的方法，其中对若干跟踪单元编程使用与用于对一个或多个存储单元编程的控制栅电压相比幅值较小的控制栅电压。
43、按照权利要求38所述的方法，其中对若干跟踪单元编程使用与用于对一个或多个存储单元编程的漏极电压相比幅值较小的漏极电压。
44、按照权利要求38所述的方法，其中同时进行对若干跟踪单元的编程和对一个或多个存储单元的编程。
45、按照权利要求38所述的方法，其中所述存储单元是多态存储单元，N大于2。
46、按照权利要求45所述的方法，其中所述跟踪单元构成M个跟踪单元组，每个跟踪单元组由若干跟踪单元组成，每个所述跟踪单元组与所述多态之一相关。
47、按照权利要求46所述的方法，其中M小于N。
48、按照权利要求47所述的方法，其中M为2。
49、一种集成电路，包括：
若干多态存储单元，每个存储单元用于保存N种数据状态之一；
M个基准电压电路，其中每个基准电压电路与所述N种数据状态之一相关，并且每个基准电压电路包括：
一组跟踪单元；和
用于每个所述跟踪单元的，提供和与其相连的跟踪单元的编程的状态相关的模拟电压的专用检测放大器；
与所述基准电压电路相连，接收所述模拟电压，并且提供源于所述模拟电压的至少(N-1)个电压电平的读取点电路；
接收所述至少(N-1)个电压电平，可与所述存储单元相连的读取电路，所述读取电路根据所述至少(N-1)个电压电平，提供与其相连的存储单元的数据状态；以及
可连接至所述存储单元和所述跟踪单元，用于对所述存储单元和所述跟踪单元编程的程序设计电路。
50、按照权利要求49所述的集成电路，其中每个所述跟踪单元组包括若干跟踪单元，M个基准电压电路中每个还包括：
可与每个所述检测放大器相连，以便接收对应的模拟电压，并提供所述模拟电压的平均值的平均电路，其中读取点电路接收的模拟值是所述平均值。
51、按照权利要求50所述的集成电路，其中每个所述检测放大器包括：
连接在电源和第一节点之间，并且具有与基准电压相连的控制栅的第一晶体管；
连接在所述电源和第二节点之间，并且具有与所述第一节点相连的控制栅的第二晶体管；
连接在所述第二节点和地之间的第三晶体管；和
提供与所述第二节点相连的所述模拟电压的输出端，其中与检测放大器相连的跟踪单元连接在所述第一节点和地之间，并且具有与所述第二节点相连的控制栅。
52、按照权利要求51所述的集成电路，检测放大器还包括：
连接在所述第一晶体管和所述第一节点之间的至少一个栅-阴极器件；和
连接在所述第一节点和与检测放大器相连的所述跟踪单元之间的至少一个栅-阴极器件。
53、按照权利要求50所述的集成电路，其中每个基准电压电路还包括：
用于所述若干跟踪单元中每个的若干开关，每个开关连接在对应的一个所述专用检测放大器和所述平均电路之间，以便断开所述对应检测放大器和所述平均电路。
54、按照权利要求50所述的集成电路，其中读取点电路包括：
连接在第一和第二电压电平之间的一系列电阻元件，具有在对应于所述至少(N-1)个电压电平的所述电阻元件之间的至少(N-1)个节点和所述平均值可与其相连的M个节点。
55、按照权利要求54所述的集成电路，其中每个所述平均值可通过缓冲元件与所述一系列电阻元件相连。
56、按照权利要求54所述的集成电路，还包括：
改变所述M个节点中的哪一节点与所述平均值中的哪一平均值相连的序列的循环电路。
57、按照权利要求54所述的集成电路，其中M等于2。
58、按照权利要求57所述的集成电路，还包括：
提供一对验证电压的验证基准电压发生电路，它可与所述平均值与其相连的所述两个节点连接，其中响应编程过程中的控制信号，使所述平均值和所述一对节点断开，并连接所述验证电压，从而向所述读取电路提供至少(N-1)个程序验证电压。
59、按照权利要求58所述的集成电路，其中所述程序设计电路利用所述至少(N-1)个程序验证电压，同时对所述存储单元和所述跟踪单元编程。
60、按照权利要求59所述的集成电路，其中基准电压电路不向读取点电路提供来自任何当对所述跟踪单元编程时不能被验证的跟踪单元的模拟电压。
CNB018164498A 2000-09-27 2001-09-25 可写的跟踪单元 Expired - Lifetime CN1273992C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/671,793 2000-09-27
US09/671,793 US6538922B1 (en) 2000-09-27 2000-09-27 Writable tracking cells

Publications (2)

Publication Number Publication Date
CN1466765A CN1466765A (zh) 2004-01-07
CN1273992C true CN1273992C (zh) 2006-09-06

Family

ID=24695908

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018164498A Expired - Lifetime CN1273992C (zh) 2000-09-27 2001-09-25 可写的跟踪单元

Country Status (10)

Country Link
US (3) US6538922B1 (zh)
EP (2) EP1332500B1 (zh)
JP (1) JP2004510286A (zh)
KR (1) KR100760886B1 (zh)
CN (1) CN1273992C (zh)
AT (1) ATE370498T1 (zh)
AU (1) AU2001294743A1 (zh)
DE (1) DE60130012T2 (zh)
TW (1) TW561480B (zh)
WO (1) WO2002027729A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630705A (zh) * 2017-03-23 2018-10-09 东芝存储器株式会社 半导体存储装置

Families Citing this family (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747892B2 (en) 2000-11-21 2004-06-08 Sandisk Corporation Sense amplifier for multilevel non-volatile integrated memory devices
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
US6678192B2 (en) * 2001-11-02 2004-01-13 Sandisk Corporation Error management for writable tracking storage units
JP3796457B2 (ja) * 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6690602B1 (en) * 2002-04-08 2004-02-10 Advanced Micro Devices, Inc. Algorithm dynamic reference programming
US6618297B1 (en) * 2002-08-02 2003-09-09 Atmel Corporation Method of establishing reference levels for sensing multilevel memory cell states
US6963505B2 (en) * 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
JP4113423B2 (ja) * 2002-12-04 2008-07-09 シャープ株式会社 半導体記憶装置及びリファレンスセルの補正方法
US7073103B2 (en) * 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
JP4067956B2 (ja) * 2002-12-20 2008-03-26 スパンション エルエルシー 不揮発性メモリの制御方法及び不揮発性メモリ
US6956768B2 (en) * 2003-04-15 2005-10-18 Advanced Micro Devices, Inc. Method of programming dual cell memory device to store multiple data states per cell
US7237074B2 (en) 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US7324374B2 (en) * 2003-06-20 2008-01-29 Spansion Llc Memory with a core-based virtual ground and dynamic reference sensing scheme
US6917542B2 (en) * 2003-07-29 2005-07-12 Sandisk Corporation Detecting over programmed memory
ATE443330T1 (de) * 2003-07-30 2009-10-15 Sandisk Il Ltd Verfahren und system zur optimierung von zuverlässigkeit und leistungsfähigkeit von programmierdaten in nichtflüchtigen speicherbausteinen
US7301807B2 (en) * 2003-10-23 2007-11-27 Sandisk Corporation Writable tracking cells
US6961279B2 (en) * 2004-03-10 2005-11-01 Linear Technology Corporation Floating gate nonvolatile memory circuits and methods
US7817469B2 (en) * 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
US7957189B2 (en) * 2004-07-26 2011-06-07 Sandisk Il Ltd. Drift compensation in a flash memory
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US7161831B2 (en) * 2005-06-10 2007-01-09 Macronix International Co., Ltd. Leaf plot analysis technique for multiple-side operated devices
CN100466105C (zh) * 2005-06-14 2009-03-04 旺宏电子股份有限公司 氮化硅只读存储单元的位的读取方法
US7301817B2 (en) * 2005-10-27 2007-11-27 Sandisk Corporation Method for programming of multi-state non-volatile memory using smart verify
US7366022B2 (en) * 2005-10-27 2008-04-29 Sandisk Corporation Apparatus for programming of multi-state non-volatile memory using smart verify
US8725929B1 (en) 2006-11-06 2014-05-13 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
WO2007132457A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2007132452A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
WO2007132456A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US7639531B2 (en) 2006-05-15 2009-12-29 Apple Inc. Dynamic cell bit resolution
US7613043B2 (en) 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
US7511646B2 (en) 2006-05-15 2009-03-31 Apple Inc. Use of 8-bit or higher A/D for NAND cell value
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US7840875B2 (en) * 2006-05-15 2010-11-23 Sandisk Corporation Convolutional coding methods for nonvolatile memory
US20070266296A1 (en) * 2006-05-15 2007-11-15 Conley Kevin M Nonvolatile Memory with Convolutional Coding
US7911834B2 (en) 2006-05-15 2011-03-22 Apple Inc. Analog interface for a flash memory die
US7852690B2 (en) 2006-05-15 2010-12-14 Apple Inc. Multi-chip package for a flash memory
US7551486B2 (en) 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7568135B2 (en) 2006-05-15 2009-07-28 Apple Inc. Use of alternative value in cell detection
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
US7701797B2 (en) 2006-05-15 2010-04-20 Apple Inc. Two levels of voltage regulation supplied for logic and data programming voltage of a memory device
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US7818653B2 (en) * 2006-09-28 2010-10-19 Sandisk Corporation Methods of soft-input soft-output decoding for nonvolatile memory
US7805663B2 (en) * 2006-09-28 2010-09-28 Sandisk Corporation Methods of adapting operation of nonvolatile memory
US20080092015A1 (en) * 2006-09-28 2008-04-17 Yigal Brandman Nonvolatile memory with adaptive operation
US7904783B2 (en) * 2006-09-28 2011-03-08 Sandisk Corporation Soft-input soft-output decoder for nonvolatile memory
CN101601094B (zh) 2006-10-30 2013-03-27 苹果公司 使用多个门限读取存储单元的方法
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7904780B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of modulating error correction coding
US7904788B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
US7558109B2 (en) * 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold
US8001441B2 (en) * 2006-11-03 2011-08-16 Sandisk Technologies Inc. Nonvolatile memory with modulated error correction coding
US7941590B2 (en) * 2006-11-06 2011-05-10 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) * 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7593263B2 (en) * 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US7900102B2 (en) * 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US8151166B2 (en) * 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) * 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
CN101715595A (zh) * 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US7808834B1 (en) 2007-04-13 2010-10-05 Marvell International Ltd. Incremental memory refresh
US8001320B2 (en) * 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8234545B2 (en) * 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US7969788B2 (en) 2007-08-21 2011-06-28 Micron Technology, Inc. Charge loss compensation methods and apparatus
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8189381B1 (en) 2007-08-28 2012-05-29 Marvell International Ltd. System and method for reading flash memory cells
US8085605B2 (en) 2007-08-29 2011-12-27 Marvell World Trade Ltd. Sequence detection for flash memory with inter-cell interference
JP5280027B2 (ja) * 2007-09-18 2013-09-04 スパンション エルエルシー 半導体装置及びその制御方法
US8174905B2 (en) * 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8068360B2 (en) * 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
WO2009050703A2 (en) * 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
WO2009063450A2 (en) * 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) * 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) * 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) * 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) * 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) * 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) * 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) * 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) * 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
WO2010117912A1 (en) 2009-04-08 2010-10-14 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US8199576B2 (en) * 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8446753B2 (en) * 2010-03-25 2013-05-21 Qualcomm Incorporated Reference cell write operations at a memory
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8526237B2 (en) 2010-06-08 2013-09-03 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
US8547720B2 (en) 2010-06-08 2013-10-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8374031B2 (en) 2010-09-29 2013-02-12 SanDisk Technologies, Inc. Techniques for the fast settling of word lines in NAND flash memory
KR101802448B1 (ko) * 2010-10-12 2017-11-28 삼성전자주식회사 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법
US9227456B2 (en) 2010-12-14 2016-01-05 Sandisk 3D Llc Memories with cylindrical read/write stacks
KR20140043050A (ko) 2010-12-14 2014-04-08 쌘디스크 3디 엘엘씨 듀얼 게이팅되는 수직 선택 디바이스들을 갖는 삼차원 비휘발성 저장
US8625322B2 (en) 2010-12-14 2014-01-07 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with low current structures and methods thereof
US8782495B2 (en) * 2010-12-23 2014-07-15 Sandisk Il Ltd Non-volatile memory and methods with asymmetric soft read points around hard read points
US8099652B1 (en) * 2010-12-23 2012-01-17 Sandisk Corporation Non-volatile memory and methods with reading soft bits in non uniform schemes
US8498152B2 (en) 2010-12-23 2013-07-30 Sandisk Il Ltd. Non-volatile memory and methods with soft-bit reads while reading hard bits with compensation for coupling
WO2012102785A2 (en) * 2011-01-27 2012-08-02 Rambus Inc. Memory cell with multiple sense mechanisms
US9269425B2 (en) 2011-12-30 2016-02-23 Sandisk 3D Llc Low forming voltage non-volatile storage device
US8842471B2 (en) 2012-01-06 2014-09-23 Sandisk Technologies Inc. Charge cycling by equalizing and regulating the source, well, and bit line levels during write operations for NAND flash memory: program to verify transition
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
US9171584B2 (en) 2012-05-15 2015-10-27 Sandisk 3D Llc Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines
US9281029B2 (en) 2012-06-15 2016-03-08 Sandisk 3D Llc Non-volatile memory having 3D array architecture with bit line voltage control and methods thereof
US8923050B2 (en) 2012-06-15 2014-12-30 Sandisk 3D Llc 3D memory with vertical bit lines and staircase word lines and vertical switches and methods thereof
US9025374B2 (en) 2012-12-13 2015-05-05 Sandisk Technologies Inc. System and method to update read voltages in a non-volatile memory in response to tracking data
WO2014138124A1 (en) 2013-03-04 2014-09-12 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9064547B2 (en) 2013-03-05 2015-06-23 Sandisk 3D Llc 3D non-volatile memory having low-current cells and methods
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9105468B2 (en) 2013-09-06 2015-08-11 Sandisk 3D Llc Vertical bit line wide band gap TFT decoder
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US9123392B1 (en) 2014-03-28 2015-09-01 Sandisk 3D Llc Non-volatile 3D memory with cell-selectable word line decoding
US9627009B2 (en) 2014-07-25 2017-04-18 Sandisk Technologies Llc Interleaved grouped word lines for three dimensional non-volatile storage
US9443606B2 (en) 2014-10-28 2016-09-13 Sandisk Technologies Llc Word line dependent two strobe sensing mode for nonvolatile storage elements
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines
US9502123B2 (en) * 2015-04-21 2016-11-22 Sandisk Technologies Llc Adaptive block parameters
US9530513B1 (en) * 2015-11-25 2016-12-27 Intel Corporation Methods and apparatus to read memory cells based on clock pulse counts
AU2017249424B2 (en) 2016-04-13 2023-08-24 Janssen Pharmaceuticals, Inc. Recombinant arterivirus replicon systems and uses thereof
BR112019007433A2 (pt) 2016-10-17 2019-07-02 Synthetic Genomics Inc sistemas de replicon de vírus recombinante e usos dos mesmos
US11845939B2 (en) 2016-12-05 2023-12-19 Janssen Pharmaceuticals, Inc. Compositions and methods for enhancing gene expression
US11021692B2 (en) 2017-12-19 2021-06-01 Janssen Sciences Ireland Unlimited Company Hepatitis B virus (HBV) vaccines and uses thereof
US11389531B2 (en) 2017-12-19 2022-07-19 Janssen Sciences Ireland Unlimited Company Methods and apparatus for the delivery of hepatitis B virus (HBV) vaccines
US11020476B2 (en) 2017-12-19 2021-06-01 Janssen Sciences Ireland Unlimited Company Methods and compositions for inducing an immune response against Hepatitis B Virus (HBV)
JP2021511318A (ja) 2018-01-19 2021-05-06 ヤンセン ファーマシューティカルズ，インコーポレーテッド 組換えレプリコン系を使用する免疫応答の誘導および増強
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1221018B (it) 1985-03-28 1990-06-21 Giulio Casagrande Dispositivo per verificare celle di memoria in funzione del salto di soglia ottenibile in fase di scrittura
IT1221780B (it) 1988-01-29 1990-07-12 Sgs Thomson Microelectronics Circuito di rilevamento dello stato di celle di matrice in memorie eprom in tecnologia mos
US5095344A (en) 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5043940A (en) 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5268870A (en) 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
JPH0713877B2 (ja) 1988-10-19 1995-02-15 株式会社東芝 半導体メモリ
JPH0814994B2 (ja) 1989-01-13 1996-02-14 株式会社東芝 半導体記憶装置
IT1228822B (it) 1989-03-23 1991-07-04 Sgs Thomson Microelectronics Cella di riferimento per la lettura di dispositivi di memoria eeprom.
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
DE69034191T2 (de) 1989-04-13 2005-11-24 Sandisk Corp., Sunnyvale EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
US5293345A (en) 1989-06-12 1994-03-08 Kabushiki Kaisha Toshiba Semiconductor memory device having a data detection circuit with two reference potentials
US5198997A (en) 1989-08-11 1993-03-30 Sony Corporation Ultraviolet erasable nonvolatile memory with current mirror circuit type sense amplifier
DE69016153T2 (de) 1989-10-20 1995-05-18 Fujitsu Ltd Nichtflüchtige Halbleiterspeicheranordnung.
IT1244293B (it) 1990-07-06 1994-07-08 Sgs Thomson Microelectronics Dispositivo di lettura per celle eprom con campo operativo indipendente dal salto di soglia delle celle scritte rispetto alle celle vergini
IT1247650B (it) 1990-10-31 1994-12-28 Sgs Thomson Microelectronics Memoria flash eprom con aumentata immunita' da soft programming su una linea di riferimento
JP3454520B2 (ja) 1990-11-30 2003-10-06 インテル・コーポレーション フラッシュ記憶装置の書込み状態を確認する回路及びその方法
US5287315A (en) 1991-01-31 1994-02-15 Texas Instruments Incorporated Skewed reference to improve ones and zeros in EPROM arrays
US6002614A (en) 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JP3210355B2 (ja) 1991-03-04 2001-09-17 株式会社東芝 不揮発性半導体記憶装置
US5270979A (en) 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
JPH04291940A (ja) 1991-03-20 1992-10-16 Toshiba Corp 不揮発性メモリ
US5142496A (en) 1991-06-03 1992-08-25 Advanced Micro Devices, Inc. Method for measuring VT 's less than zero without applying negative voltages
EP0526427B1 (en) 1991-07-25 1997-10-15 STMicroelectronics S.r.l. Sense amplifier for programmable memories with a virtually enhanced source of signal
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5361227A (en) 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5313421A (en) 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US5532962A (en) 1992-05-20 1996-07-02 Sandisk Corporation Soft errors handling in EEPROM devices
US5315541A (en) 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
US5386132A (en) 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
US5712189A (en) 1993-04-30 1998-01-27 Texas Instruments Incorporated Epitaxial overgrowth method
US5463586A (en) 1993-05-28 1995-10-31 Macronix International Co., Ltd. Erase and program verification circuit for non-volatile memory
US5608676A (en) 1993-08-31 1997-03-04 Crystal Semiconductor Corporation Current limited current reference for non-volatile memory sensing
US5828601A (en) 1993-12-01 1998-10-27 Advanced Micro Devices, Inc. Programmed reference
GB9401227D0 (en) 1994-01-22 1994-03-16 Deas Alexander R Non-volatile digital memory device with multi-level storage cells
JP3415254B2 (ja) 1994-04-15 2003-06-09 株式会社東芝 不揮発性半導体記憶装置
US5608679A (en) * 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
US5493533A (en) 1994-09-28 1996-02-20 Atmel Corporation Dual differential trans-impedance sense amplifier and method
US5532623A (en) 1994-10-21 1996-07-02 Waferscale Integration, Inc. Sense amplifier with read current tracking and zero standby power consumption
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5684739A (en) 1994-11-30 1997-11-04 Nkk Corporation Apparatus and method for determining current or voltage of a semiconductor device
US5537358A (en) 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US5541886A (en) 1994-12-27 1996-07-30 Intel Corporation Method and apparatus for storing control information in multi-bit non-volatile memory arrays
US5687114A (en) * 1995-10-06 1997-11-11 Agate Semiconductor, Inc. Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell
US5629892A (en) 1995-10-16 1997-05-13 Advanced Micro Devices, Inc. Flash EEPROM memory with separate reference array
KR0172533B1 (ko) 1995-10-18 1999-03-30 김주용 플래쉬 메모리 장치
KR0172364B1 (ko) 1995-11-06 1999-03-30 김광호 불휘발성 반도체 메모리의 기준셀을 이용한 소거검증 방법
JPH09139089A (ja) 1995-11-13 1997-05-27 Sony Corp 強誘電体記憶装置
JP3581207B2 (ja) 1996-02-13 2004-10-27 株式会社東芝 不揮発性半導体メモリ
TW338158B (en) 1996-02-29 1998-08-11 Sanyo Electric Co Non volatile semiconductor memory device
DE69630672D1 (de) * 1996-03-29 2003-12-18 St Microelectronics Srl Referenzsystem zur Bestimmung des Programmierungs-/Nicht-Programmierungszustandes einer Speicherzelle, insbesondere für nichtflüchtige Speicher
JPH09270195A (ja) 1996-04-02 1997-10-14 Sharp Corp 半導体記憶装置
US5712815A (en) * 1996-04-22 1998-01-27 Advanced Micro Devices, Inc. Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells
EP0805454A1 (en) 1996-04-30 1997-11-05 STMicroelectronics S.r.l. Sensing circuit for reading and verifying the content of a memory cell
US5886927A (en) 1996-06-11 1999-03-23 Nkk Corporation Nonvolatile memory device with verify function
DE69630024D1 (de) 1996-06-18 2003-10-23 St Microelectronics Srl Nichtflüchtiger Speicher mit Einzelzellenreferenzsignalgeneratorschaltung zum Auslesen von Speicherzellen
EP0814480B1 (en) 1996-06-18 2003-12-17 STMicroelectronics S.r.l. Method and circuit for reading low-supply-voltage nonvolatile memory cells
DE69702256T2 (de) 1996-06-24 2001-01-18 Advanced Micro Devices Inc Verfahren für einen merhfachen, bits pro zelle flash eeprom, speicher mit seitenprogrammierungsmodus und leseverfahren
WO1998003978A1 (fr) 1996-07-18 1998-01-29 Nkk Corporation Dispositif de reference, procede de fixation d'un niveau de reference, procede d'autodiagnostic et memoire semi-conductrice non volatile
JPH10302486A (ja) 1996-08-30 1998-11-13 Sanyo Electric Co Ltd 半導体記憶装置
US5790453A (en) 1996-10-24 1998-08-04 Micron Quantum Devices, Inc. Apparatus and method for reading state of multistate non-volatile memory cells
JPH10134587A (ja) 1996-10-29 1998-05-22 Sony Corp 不揮発性半導体記憶装置
US5774395A (en) 1996-11-27 1998-06-30 Advanced Micro Devices, Inc. Electrically erasable reference cell for accurately determining threshold voltage of a non-volatile memory at a plurality of threshold voltage levels
FR2760888B1 (fr) 1997-03-11 1999-05-07 Sgs Thomson Microelectronics Circuit de lecture pour memoire adapte a la mesure des courants de fuite
DE69723227T2 (de) 1997-04-14 2004-06-03 Stmicroelectronics S.R.L., Agrate Brianza Hochpräzisionsanalogleseschaltkreis für Speichermatrizen, insbesondere für Flash-Analogspeichermatrizen
JP3169858B2 (ja) 1997-06-20 2001-05-28 日本電気アイシーマイコンシステム株式会社 多値型半導体記憶装置
JP3039458B2 (ja) 1997-07-07 2000-05-08 日本電気株式会社 不揮発性半導体メモリ
IT1293644B1 (it) 1997-07-25 1999-03-08 Sgs Thomson Microelectronics Circuito e metodo di lettura di celle di una matrice di memoria analogica, in particolare di tipo flash
JPH1166875A (ja) 1997-08-18 1999-03-09 Fujitsu Ltd 半導体記憶回路
JP3730373B2 (ja) 1997-09-02 2006-01-05 株式会社東芝 半導体記憶装置
JPH11213684A (ja) 1998-01-28 1999-08-06 Toshiba Corp 不揮発性半導体メモリ
EP0936627B1 (en) 1998-02-13 2004-10-20 STMicroelectronics S.r.l. Low voltage non volatile memory sense amplifier
JPH11274437A (ja) 1998-03-26 1999-10-08 Sanyo Electric Co Ltd 不揮発性半導体メモリ装置
FR2778012B1 (fr) * 1998-04-28 2001-09-28 Sgs Thomson Microelectronics Dispositif et procede de lecture de cellules de memoire eeprom
US5966330A (en) 1998-04-30 1999-10-12 Eon Silicon Devices, Inc. Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias
DE69820594D1 (de) 1998-05-29 2004-01-29 St Microelectronics Srl Anordnung und Verfahren zum Lesen von nichtflüchtigen Speicherzellen
DE69832164T2 (de) 1998-08-07 2006-08-17 Stmicroelectronics S.R.L., Agrate Brianza Ausleseanordnung für Multibit-Halbleiterspeicheranordnung
JP3588553B2 (ja) 1998-08-13 2004-11-10 株式会社東芝 不揮発性半導体メモリ
DE69828966D1 (de) 1998-09-15 2005-03-17 St Microelectronics Srl Verfahren zum Schutz des Inhalts nichtflüchtiger Speicherzellen
US5936906A (en) 1998-10-29 1999-08-10 Winbond Electronics Corp. Multilevel sense device for a flash memory
US6282145B1 (en) 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6094368A (en) * 1999-03-04 2000-07-25 Invox Technology Auto-tracking write and read processes for multi-bit-per-cell non-volatile memories
US6103573A (en) 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US6418054B1 (en) * 1999-08-31 2002-07-09 Advanced Micro Devices, Inc. Embedded methodology to program/erase reference cells used in sensing flash cells
WO2001027928A1 (en) * 1999-10-12 2001-04-19 Robert Patti Memory that stores multiple bits per storage cell
US6141261A (en) * 1999-12-31 2000-10-31 Patti; Robert DRAM that stores multiple bits per storage cell
US6154392A (en) * 1999-10-12 2000-11-28 Patti; Robert Four-terminal EEPROM cell for storing an analog voltage and memory system using the same to store multiple bits per EEPROM cell
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630705A (zh) * 2017-03-23 2018-10-09 东芝存储器株式会社 半导体存储装置

Also Published As

Publication number Publication date
WO2002027729A3 (en) 2002-12-12
US20030112661A1 (en) 2003-06-19
EP1624461B1 (en) 2012-07-25
US6873549B2 (en) 2005-03-29
AU2001294743A1 (en) 2002-04-08
EP1332500B1 (en) 2007-08-15
EP1624461A2 (en) 2006-02-08
KR100760886B1 (ko) 2007-09-21
ATE370498T1 (de) 2007-09-15
US6538922B1 (en) 2003-03-25
CN1466765A (zh) 2004-01-07
JP2004510286A (ja) 2004-04-02
DE60130012D1 (de) 2007-09-27
KR20030043976A (ko) 2003-06-02
US20040105307A1 (en) 2004-06-03
WO2002027729A2 (en) 2002-04-04
EP1332500A2 (en) 2003-08-06
EP1624461A3 (en) 2006-07-12
US6714449B2 (en) 2004-03-30
DE60130012T2 (de) 2008-03-20
TW561480B (en) 2003-11-11

Similar Documents

Publication Publication Date Title
CN1273992C (zh) 可写的跟踪单元
US7301807B2 (en) Writable tracking cells
CN1126256C (zh) 用于多数字位的稳定电路
US9922706B2 (en) Solid state storage device using state prediction method
US7821826B2 (en) Memory cell readout using successive approximation
US7400527B2 (en) Bit symbol recognition method and structure for multiple bit storage in non-volatile memories
JP3854025B2 (ja) 不揮発性半導体記憶装置
US20100146192A1 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US11669380B2 (en) Dynamic programming of page margins
US11789640B2 (en) Estimation of read level thresholds using a data structure
CN110473581B (zh) 固态储存装置及其相关控制方法
CN1130727C (zh) 用分布式学习方法对闪速存储器编程
KR101976883B1 (ko) 비-휘발성 메모리 프로그래밍
CN102089827A (zh) 非易失性存储器和关联多遍编程的方法
US20120257465A1 (en) Non-volatile Memory Device With Plural Reference Cells, And Method Of Setting The Reference Cells
JP2001236791A (ja) 不揮発性半導体記憶装置、該不揮発性半導体記憶装置からのデータの読み出し方法及び、該不揮発性半導体記憶装置へのデータの書き込み方法
Chen et al. A NAND flash endurance prediction scheme with FPGA-based memory controller system
CN101685674B (zh) 存储器编程方法及存储器
CN116580751B (zh) 一种适用于pim系统的读写电压自动标定方法及系统
KR101261052B1 (ko) 멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법
US9576649B2 (en) Charge loss compensation through augmentation of accumulated charge in a memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20120322

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120322

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.

CX01 Expiry of patent term

Granted publication date: 20060906

CX01 Expiry of patent term