CN1294653C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1294653C
CN1294653C CNB031523986A CN03152398A CN1294653C CN 1294653 C CN1294653 C CN 1294653C CN B031523986 A CNB031523986 A CN B031523986A CN 03152398 A CN03152398 A CN 03152398A CN 1294653 C CN1294653 C CN 1294653C
Authority
CN
China
Prior art keywords
aforementioned
wiring layer
semiconductor device
path
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031523986A
Other languages
English (en)
Other versions
CN1484303A (zh
Inventor
渡边健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1484303A publication Critical patent/CN1484303A/zh
Application granted granted Critical
Publication of CN1294653C publication Critical patent/CN1294653C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及一种半导体装置及其制造方法，该半导体装置具有将导体埋入形成在绝缘膜上的孔状图形和槽状图形中的结构，可以防止埋入导体的埋入不良和随之而来的绝缘膜的龟裂。该半导体装置包括：形成在基板上、至少在表面侧埋入有配线层的绝缘膜；形成在该绝缘膜上的绝缘膜；形成在配线层上的绝缘膜上、具有孔状通路和向直角方向弯曲的槽状图形的槽状通路；填充到孔状通路及槽状通路内的埋入导体，槽状通路的宽度小于孔状通路的宽度。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置，特别是涉及一种具有将导体埋入形成在绝缘膜上的孔状图形或槽状图形中的结构的半导体装置及其制造方法。
背景技术
随着半导体装置的大规模高集成化，配线的设计标准也随着时代而不断被细化。在现有技术中，配线层是在堆积配线材料之后，通过利用平版印刷术(Iithography)及干腐蚀法(dry etching)制作布线图形而形成，但随着时代的进步，在技术上开始出现限制。因此，作为代替现有技术的配线层的形成工艺的新的形成工艺，常常利用被称作所谓镶嵌工艺的方法，即在层间绝缘膜上形成槽状图形(pattern)或孔状图形之后，将配线材料埋入该槽或孔内。镶嵌工艺，可以很容易地利用反应性蚀刻比较困难的铜等低电阻材料形成配线层，在形成具有微细图形的低电阻的配线层方面非常有效。
镶嵌工艺，以应用于通常的配线层为代表，用于形成各种结构。例如，在特开2000-124403号公报中，公开了利用镶嵌工艺的电感器及其制造方法。
下面，以具有电感器的半导体装置为例，对利用镶嵌工艺的现有技术的半导体装置进行说明。图35是表示现有技术的半导体装置的结构的平面图，图36是表示现有技术的半导体装置的结构的简略剖视图。此外，图36是表示图35的(b)中的A-A′剖视图。
在基板300上形成有侵蚀阻挡膜302和层间绝缘膜304。在层间绝缘膜304和侵蚀阻挡膜302上形成有配线槽308。在配线槽308内形成具有防扩散膜310和铜膜312的配线层314。
在埋入了配线层314的层间绝缘膜304上，形成有侵蚀阻挡膜316和层间绝缘膜318。在层间绝缘膜318和侵蚀阻挡膜316上，形成有达到配线层314的槽状的通路孔(ビアホ一ル)326。在层间绝缘膜318上形成有侵蚀阻挡膜320和层间绝缘膜322。在层间绝缘膜322及侵蚀阻挡膜320上，形成配线槽332。在通路孔326内及配线槽332内，形成具有防扩散膜334和铜膜336、与配线层314连接的配线层338。
在埋入了配线层338的层间绝缘膜322上，形成侵蚀阻挡膜340及层间绝缘膜342。在层间绝缘膜342及侵蚀阻挡膜340上，形成达到配线层338的槽状的通路孔348。在层间绝缘膜342上形成侵蚀阻挡膜344及层间绝缘膜346。在层间绝缘膜346及侵蚀阻挡膜344上，形成配线槽350。在通路孔348内及配线槽350内，形成具有防扩散膜352和铜膜354、与配线层338连接的配线层356。
这里，各配线层314、338、356，如图35的(a)所示，以在平面上呈螺旋的方式形成，构成所谓的螺旋电感器。如图35的(b)所示，配线层338、356具有埋入到沿其延伸方向形成的多个槽状图形(通路孔326、348)内的通路部(ビア)、以及形成在通路部上的主配线部。这样，在形成埋入到槽状图形中的通路部的同时，将多个配线层叠层，由此可以构成配线电阻小的电感器。
如上所述，利用以铜为主体的配线层，进而将该配线层叠层，从而可以构成配线电阻小的电感器。而另一方面，铜配线比现有技术中使用的铝配线的腐蚀性大，并且，引线接合比较困难，所以，作为最上层的配线层并不理想。
基于这一观点，本申请的发明人研究了用铝配线作为最上层的配线层，利用这种铝配线构成电感器的新的结构。但是发现，在用铝配线构成电感器时，会产生只用铜配线形成电感器时不存在的新的课题。
图37是沿图35的(b)中的B-B′线的剖面的简略剖视图。如图37所示，代替配线层356，在形成埋入到通路孔348、具有势垒金属层358和钨膜360的接触插头362，以及形成在埋入了接触插头362的层间绝缘膜342上、具有氮化钛膜368/铝膜366/氮化钛膜364的叠层结构的配线层370的情况下，在通路孔348的图形拐角部会产生接触插头362的埋入不良(参照图37的A部及B部)。
此外，在邻接地形成槽状的通路孔348的情况下，在最外周的通路孔348的图形拐角部，在层间绝缘膜342上会产生龟裂(参照图37的C部)。此外，在配线层338，在通路孔326的图形拐角部也会产生配线层338的埋入不良(参照图37的D部)。
接触插头的埋入不良，在形成上层配线层时，会成为势垒金属层及铝膜的附着性恶化，或者将高低差复制到上层配线的表面上等的原因(参照图37的A部、B部及E部)。上层配线层的成膜不良，会在接触插头与配线层的连接部产生电性能差的部分。
此外，层间绝缘膜的龟裂会成为引发铜从下层配线层扩散的原因。在图37所示的结构的情况下，利用由防扩散膜和硅氮化膜构成的侵蚀阻挡膜防止铜向层间绝缘膜中的扩散。但是，当层间绝缘膜上产生龟裂时，防扩散膜及侵蚀阻挡膜的防扩散效果恶化。由于铜在一定温度下，会容易地扩散到硅氮化膜中去，所以在不同电位配线存在于附近时，会成为配线层之间的耐电压恶化的原因。此外，在龟裂部，铜露出到界面部分，若流过过大的电流，会成为耐电迁移性恶化的原因。
此外，对于接触插头的埋入不良，连接半导体基板和第一层配线层的接触插头的情况也一样。例如，如图38所示，在具有：形成杂质扩散层402的硅基板400；在硅基板上依次形成的绝缘膜404、406、408、410；埋入于绝缘膜404、406中，由势垒金属层412及钨膜414构成的接触插头416；埋入于绝缘膜408、410，由防扩散膜418及铜膜420构成的配线层422的半导体装置中，在将接触插头416形成在槽状的通路孔内的情况下，在其拐角部，会产生和图37的A部和B部一样的埋入不良。
此外，对于适用上述配线结构情况下的课题，以电感器为例进行了说明，但不仅是在适用于电感器的情况，在形成使用槽状的通路图形(ビアパタ一ン)的其它结构时也会发生同样的不良。例如，在将槽状的通路图形用于耐湿环等的情况下，上述不良成为招致耐湿性恶化的原因。特别是，在围绕冗余电路用的熔丝区域而配置的耐湿环中，由于产生龟裂侧位于基片的内部侧，所以，其影响极大。
发明内容
本发明的目的在于提供一种半导体装置及其制造方法，该半导体装置是具有将导体埋入到形成在绝缘膜上的孔状图形及槽状图形中的结构，可以防止埋入的导体的埋入不良及由此而产生的绝缘膜的龟裂。
本申请的发明人深入研究造成埋入的导体的埋入不良及层间绝缘膜的龟裂的原因，结果发现，这些不良起因于在槽状通路图形的弯曲部的图形尺寸和孔状通路图形的图形尺寸不同。下面，对产生接触插头的埋入不良及层间绝缘膜的龟裂的原因进行具体地说明。
通常，电感器及耐湿环等采用槽状通路的结构体，与基片内部的配线层同时形成。这时，槽状通路图形与接触孔及通路孔等孔状通路图形同时形成。
图1(a)和图1(b)是表示电感器元件部和通常的内部配线部的设计图案上的平面图。图1(a)是电感器元件部的部分平面图，图1(b)是内部配线部的部分平面图。
在图1(a)和图1(b)中，表示出衬底配线层的图形、和形成于该配线层上的接触插头的图形。在电感器元件部，沿着配线层10的延伸方向，形成例如4条槽状的通路图形12。在内部配线部，形成达到配线层14的矩形的通路孔16。一般地，用于耐湿环及电感器等的槽状通路图形，大多设计成与内部电路图形具有相同的宽度或直径。在图1(a)和图1(b)所示的设计图案中，也设计成槽状通路图形的宽度与通路孔的宽度(直径)具有相同的宽度。
但是，在孔状通路图形和槽状通路图形，为了获得设计图形的尺寸，所需的恰当的曝光量是不同的。因此，在同时形成孔状通路图形和槽状通路图形的情况下，即使在设计数据上令孔状通路图形的宽度和槽状通路图形的宽度相等，制成后的尺寸也会产生差异。
当使用将孔状通路图形形成为设计值的恰当的曝光量也对槽状通路图形曝光时，对于槽状通路图形，成为大于恰当的曝光量的曝光条件，槽状通路图形比设计值宽。进而，在槽状通路图形的拐角部，由于曝光时的光线由弯曲的两个方向进入，所以宽度变宽的程度进一步加大。
图2(a)和图2(b)是在考虑到上述图形尺寸偏移而描绘出的利用图1(a)和图1(b)所示的设计数据在晶片上形成图形时加工完成的图象的平面图。图2(a)是电感器元件部的部分平面图，图2(b)是内部配线部的部分平面图。如图所示，即使采用图1(a)和图1(b)所示的矩形图形的情况下，制成的图形的拐角部，由于邻近效应，会带有圆形。所以制成的尺寸也与图形的形状不同。例如，在设计尺寸中，通路孔16的直径为0.50μm，槽状通路图形12的宽度为0.50μm时，而在晶片上制成的尺寸，通路孔16的直径为0.50μm，槽状通路图形的宽度为0.55μm。这时，槽状通路图形的拐角部的设计尺寸为0.71μm(0.50μm×)，而制成的尺寸为0.80μm。
图3是对于实际的晶片，利用扫描电子显微镜将电感器元件部摄影的图示。如图3中的(a)、(b)所示，槽状通路图形在直行的部位和以135度的角度弯曲的部位，没有发生埋入不良。但是，在槽状通路图形以90度的角度弯曲的部位，如图3中的(c)、(d)所示，发生了槽状通路的埋入不良。此外，如图3中的(e)、(f)所示，在最外周的槽状通路图形的拐角部外侧，在层间绝缘膜上发生龟裂。
考虑到上述现象，槽状通路的埋入不良，可以认为是由于上述这样的图形尺寸偏移引起的。即，当使接触插头的形成条件对应于通路孔16而最佳化时，在槽状通路图形的拐角部埋入就会不充分。
此外，对于在层间绝缘膜上发生龟裂的原因，根据本申请的发明人的研究而确认以下的现象。(1)发生龟裂的部位，是最外周的槽状通路图形的拐角部外侧。(2)在槽状通路的埋入充分的情况下，在层间绝缘膜上不发生龟裂。(3)在没有衬底铜配线的情况下(例如为铝配线的情况)，即使发生槽状通路的埋入不良，层间绝缘膜上也不发生龟裂。考虑到这些情况，可以认为，层间绝缘膜的龟裂，是下层的铜配线与上层的钨插头之间的热膨胀系数的差异引起的。可以认为，这些层间的热膨胀系数的差异产生向图形的拐角部的内侧方向的拉伸应力，由埋入不良引起的空洞部分促使钨插头收缩，在图形的拐角部的层间绝缘膜上产生龟裂。
从而，为了防止层间绝缘膜的龟裂，可以采取不产生槽状通路的埋入不良的任何一种措施。而为了防止槽状通路的埋入不良，可以考虑：(1)在图形上采取措施，(2)将工艺最佳化。
如前面所述，槽状通路的埋入不良的主要原因，可以认为是槽状通路图形的尺寸偏移。从而，对于上述(1)，可以考虑在图形上采取以下各种措施，即，考虑到孔状通路图形与槽状通路图形的制成尺寸的差异而规定设计图形的尺寸；加大槽状通路图形的弯曲角度；选择性地缩小槽状通路图形的拐角部的宽度；在槽状通路图形上不设置弯曲部等。仅从防止层间绝缘膜的龟裂的观点出发，可以至少对最外周的槽状通路图形采取上述在图形上所采取的措施。此外，对于(2)，可以考虑增加将接触插头埋入的钨膜的膜厚，将槽状通路图形完全埋入。
上述在图形上采取的措施，也可以应用于位于槽状通路的下层的铜配线的图形。在镶嵌配线的情况下，容易产生拐角部的埋入不良，与槽状通路的情况一样。
即，上述目的是通过下述半导体装置来达到的，所述半导体装置，其特征为，包括：第一绝缘膜，其形成在基板上，并至少在表面侧埋入有第一配线层，该第一配线层具有向直角方向弯曲的图形；第二绝缘膜，其形成在埋入有前述第一配线层的前述第一绝缘膜上；槽状通路，其沿着前述第一配线层的前述图形而形成在前述第一配线层上的第二绝缘膜上，并具有在前述图形的弯曲部向直角方向弯曲的槽状图形，且该槽状图形的弯曲部的宽度小于直线部的宽度；以及第一埋入导体，其被填充到前述槽状通路内。
此外，上述目的是通过下述半导体装置来达到的，所述半导体装置，其特征为，包括：第一绝缘膜，其形成在基板上，并至少在表面侧埋入有第一配线层，该第一配线层具有直角弯曲的图形；第二绝缘膜，其形成在埋入有前述第一配线层的前述第一绝缘膜上；槽状通路，其沿着前述第一配线层的前述图形而形成在前述第一配线层上的第二绝缘膜上，并具有通过在前述图形的弯曲部以大于90度的角度分多次弯曲来向直角方向弯曲的槽状通路图形。
此外，上述目的是还通过下述半导体装置来达到的，所述半导体装置，其特征为，包括：第一绝缘膜，其形成在基板上，并至少在表面侧埋入有第一配线层，该第一配线层具有向直角方向弯曲的图形；第二绝缘膜，其形成在埋入有前述第一配线层的前述第一绝缘膜上；槽状通路，其沿着前述第一配线层的前述图形而形成在前述第一配线层上的第二绝缘膜上，并具有在前述图形的弯曲部向直角方向弯曲的槽状图形；第一埋入导体，其被填充到前述槽状通路内；孔状通路，其形成在前述第一配线层上的前述第二绝缘膜上；第二埋入导体，其被填充到前述孔状通路内。
此外，上述目的是还通过下述半导体装置来达到的，所述半导体装置，其特征为，包括：第一绝缘膜，其形成在基板上，并至少在表面侧埋入有第一配线层，该第一配线层具有向直角方向弯曲的图形；第二绝缘膜，其形成在埋入有前述第一配线层的前述第一绝缘膜上；槽状通路，其沿着前述配线层的前述图形而形成在前述第一配线层上的前述第二绝缘膜上，并具有槽状图形；第一埋入导体，其被填充到前述槽状通路内，前述槽状通路在前述图形的弯曲部是不连续的。
此外，上述目的是还通过下述半导体装置来达到的，所述半导体装置，其特征为，包括：形成在半导体基板上的杂质扩散区域；形成在前述半导体基板上的第一绝缘膜；形成在前述杂质扩散区域上的第一绝缘膜上、具有向直角方向弯曲的槽状图形的槽状通路；形成在前述杂质扩散区域上的前述第一绝缘膜上的孔状通路；填充到前述槽状通路中的第一埋入导体和填充到前述孔状通路中的第二埋入导体，前述槽状通路的宽度为前述孔状通路的宽度的20％～140％。
此外，上述目的是通过以下的半导体装置的制造方法来达到的，该半导体装置包括：形成在基板上、至少在表面侧埋入有第一配线层的第一绝缘膜；形成在埋入有前述第一配线层的前述第一绝缘膜上、具有开口至前述第一配线层上的槽状通路和孔状通路的第二绝缘膜，其中，在前述第二绝缘膜上形成前述槽状通路和前述孔状通路时，采用前述槽状通路的宽度比前述孔状通路的宽度窄的掩模图形来形成前述孔状通路和前述槽状通路。
此外，上述目的是通过以下的半导体装置的制造方法来达到的，该半导体装置包括：形成在基板上、至少在表面侧埋入有第一配线层的第一绝缘膜；形成在埋入有前述第一配线层的前述第一绝缘膜上、具有开口至前述第一配线层上的槽状通路和孔状通路、以及分别埋入到前述槽状通路及前述孔状通路中的埋入导体的第二绝缘膜，其中，在形成前述埋入导体时，在考虑到前述槽状通路的最大宽度的基础上设定构成前述埋入导体的导电膜的堆积膜厚，由前述埋入导体填充前述孔状通路及前述槽状通路。
附图说明
图1(a)、图1(b)是表示电感器元件部和通常的内部配线部的设计图案上的图形的平面图；
图2(a)、图2(b)是表示电感器元件部和通常的内部配线部的在晶片上的图形的制成图象的平面图；
图3是表示利用扫描电子显微镜对电感器元件部进行摄影的结果的图示；
图4是表示根据本发明的第一种实施形式的半导体装置的结构的设计图案上的平面图；
图5是表示根据本发明的第一种实施形式的半导体装置的结构的简略剖视图(其一)；
图6是表示根据本发明的第一种实施形式的半导体装置的结构的简略剖视图(其二)；
图7(a)～图7(c)是表示根据本发明的第一种实施形式的半导体装置的制造方法的工序剖视图(之一)；
图8(a)～图8(c)是表示根据本发明的第一种实施形式的半导体装置的制造方法的工序剖视图(二)；
图9(a)～图9(b)是表示根据本发明的第一种实施形式的半导体装置的制造方法的工序剖视图(之三)；
图10(a)～图10(b)是表示根据本发明的第一种实施形式的半导体装置的制造方法的工序剖视图(之四)；
图11(a)～图11(b)是表示根据本发明的第一种实施形式的半导体装置的制造方法的工序剖视图(之五)；
图12(a)～图12(b)是表示根据本发明的第一种实施形式的半导体装置的制造方法的工序剖视图(之六)；
图13(a)～图13(b)是表示根据本发明的第一种实施形式的半导体装置的制造方法的工序剖视图(之七)；
图14是表示根据本发明的第一种实施形式的半导体装置的制造方法的工序剖视图(之八)；
图15是表示根据本发明的第二种实施形式的半导体装置的结构在设计图案上的平面图；
图16是表示根据本发明的第二种实施形式的变形例的半导体装置的结构在设计图案上的平面图；
图17是表示根据本发明的第三种实施形式的半导体装置的结构在设计图案上的平面图；
图18是表示根据本发明的第四种实施形式的半导体装置的结构在设计图案上的平面图；
图19是表示根据本发明的第五种实施形式的半导体装置的结构的平面图；
图20是表示根据本发明的第五种实施形式的变形例的半导体装置的结构的平面图；
图21是表示根据本发明的第六种实施形式的半导体装置的结构的平面图；
图22是表示根据本发明的第六种实施形式的变形例的半导体装置的结构的平面图(之一)；
图23是表示根据本发明的第六种实施形式的变形例的半导体装置的结构的平面图(之二)；
图24是表示根据本发明的第七种实施形式的半导体装置的结构的平面图；
图25是表示根据本发明的第七种实施形式的变形例的半导体装置的结构的平面图；
图26是表示根据本发明的第八种实施形式的半导体装置的结构的简略平面图；
图27(a)、图27(b)是表示根据本发明的第八种实施形式的半导体装置的制造方法的工序剖视图(之一)；
图28(a)、图28(b)是表示根据本发明的第八种实施形式的半导体装置的制造方法的工序剖视图(之二)；
图29(a)～图29(c)是说明接触插头的埋入不良产生的原因的图示；
图30(a)～图30(c)是说明防止接触插头的埋入不良的制造工序上的方案的图示；
图31是表示根据本发明的第九种实施形式的半导体装置的结构的简略剖视图；
图32是表示根据本发明的第九种实施形式的其它例子的半导体装置的结构的简略剖视图；
图33是表示根据本发明的变形实施形式的半导体装置的结构的平面图(之一)；
图34是表示根据本发明的变形实施形式的半导体装置的结构的平面图(之二)；
图35是表示具有电感器的现有技术的半导体装置的结构的平面图；
图36是表示具有电感器的现有技术的半导体装置的结构的简略剖视图；
图37是表示本申请的发明人设想的新的结构及其课题的简略剖视图；
图38是表示现有技术的半导体装置中的课题的简略剖视图。
具体实施方式
第一种实施形式
下面，利用图4至图14说明本发明的第一种实施形式的半导体装置及其制造方法。
图4是表示根据本实施形式的半导体装置的结构的设计图案上的平面图，图5及图6是表示根据本实施形式的半导体装置的结构的简略剖视图，图7至图14是表示根据本实施形式的半导体装置的制造方法的工序的剖视图。
首先，利用图4至图6说明根据本实施形式的半导体装置的结构。其中，图4中的(a)表示根据本实施形式的半导体装置的内部电路区域的在设计图案上的部分平面图，图4中的(b)表示根据本实施形式的半导体装置的槽状通路图形形成区域的在设计图案上的部分平面图。此外，图5是沿图4中的(a)的A-A′线剖面的的半导体装置的简略剖视图，图6是沿图4中的(b)的B-B′线剖面的半导体装置的简略剖视图。
根据本实施形式的半导体装置，具有内部电路区域和槽状通路图形形成区域。这里，所谓内部电路区域是指包含经由通路孔(孔状通路)连接上下配线层的结构的通常的元件区域。此外，所谓槽状通路图形形成区域，是指利用槽状的通路孔的结构体形成的区域，例如电感器元件部，熔丝电路以及基片周缘等的耐湿环形成区域等。图4中的(b)是将槽状通路图形的拐角部抽取出来进行描绘，槽状通路图形分别沿纸面的上方及左方延伸形成。
在基板20上，形成侵蚀阻挡膜22和层间绝缘膜24。本申请的说明书中所谓的基板20，不仅是指半导体基板本身，也包含形成晶体管等半导体元件的半导体基板。也可以在基板上进一步形成一层以上的配线层。
在层间绝缘膜24及侵蚀阻挡膜22上形成配线槽28。在配线槽28内，形成具有防扩散膜30a和铜膜32的配线层34。
在埋入了配线层34的层间绝缘膜24上，形成侵蚀阻挡膜36及层间绝缘膜38。在内部电路区域的层间绝缘膜38及侵蚀阻挡膜36上，如图4中的(a)及图5所示，形成达到配线层34的通路孔46。在槽状通路图形形成区域的层间绝缘膜38及侵蚀阻挡膜36上，如图4中的(b)及图6所示，形成槽状通路孔46a。在层间绝缘膜38上，形成侵蚀阻挡膜40和层间绝缘膜42。在层间绝缘膜42及侵蚀阻挡膜40上形成配线槽52。在通路孔46、46a内以及配线槽52内形成具有防扩散膜54a和铜膜56的、连接配线层34的配线层58。
在埋入了配线层58的层间绝缘膜42上，形成侵蚀阻挡膜60及层间绝缘膜62。在内部电路区域的层间绝缘膜62及侵蚀阻挡膜60上，如图4中的(a)及图5所示，形成达到配线层58的通路孔66。在槽状通路图形形成区域的层间绝缘膜62及侵蚀阻挡膜60上，如图4中的(b)及图6所示，形成槽状通路孔66a。在通路孔66内，形成具有势垒金属层68a及钨膜70的接触插头72。在通路孔66内，形成具有势垒金属层68a及钨膜70的槽状接触插头72a。
在埋入了接触插头72、72a的层间绝缘膜62上，形成具有氮化钛膜78/铝膜76/氮化钛膜74的叠层结构的配线层82。在形成配线层82的层间绝缘膜膜62上，形成具有硅氧化膜84和硅氮化膜86的覆盖膜。
这里。本实施形式的半导体装置，其主要特征为，在设计上的图形尺寸中，孔状通路孔66的直径与槽状通路孔66a的宽度不同。即，在图4中的(b)中，以与通路孔66的直径相同的宽度描绘槽状通路孔66a的情况用虚线表示，而在通路孔66a的设计上的图形的外缘，位于该虚线的内侧。
例如，在通路孔66的直径设计为0.5μm时，将通路孔66a的宽度设计成0.4μm。这样，即使利用按照设计值形成通路孔66的恰好的曝光量曝光，对通路孔66a而言曝光稍有过度，制成的通路孔66a的宽度与制成的通路孔66的直径也可以基本上相等。从而，在利用接触插头72填充通路孔66时，也可以用接触插头72a填充通路孔66a，可以防止发生埋入不良。
此外，晶片的孔状图形与槽状图形之间的图形尺寸的偏移量根据曝光装置及蚀刻装置等的特性等而变化。而将通路孔66a的宽度设计成相对于通路孔66的直径缩小到何种程度，最好是根据晶片的孔图形与槽状图形之间的图形尺寸的偏移量而适当设计。
在将接触插头72埋入到通路孔66内时，将通路孔66a的制成宽度设定成可由接触插头72a将通路孔66a完全埋入这一点是非常重要的，通路孔66a的制成宽度和通路孔66的制成直径并不一定必须相等。只要通路孔66a具有能够由接触插头72a完全埋入的宽度，与通路孔66a的制成宽度相比可以宽一些，也可以窄一些。
在本申请的发明人进行研究的新一代器件中，作为孔状通路的直径采用0.5μm。在这种情况下，在具有达到孔状通路的直径的约140％左右、即约0.7μm左右的宽度的槽状通路中，不会产生埋入不良。另一方面，槽状通路中所需的最小宽度，由于与曝光装置的清晰度及势垒金属层的厚度有关，所以，不能一概而论，但如果槽状通路具有孔状通路的约20％以上的宽度的话，应该说对于接触插头的形成就没有障碍。在基于孔状通路直径将接触插头的形成条件最佳化时，将槽状通路的宽度设计成孔状通路的宽度以下是无可非议的。
此外，在配线层58的形成过程中发生通路孔46a的埋入不良的情况下，与上述情况一样，可以适当地设计通路孔46a的宽度。
一般地，在同时形成孔状图形和槽状图形的情况下，槽状图形会稍稍曝光过度。从而，在制成的尺寸中，为了使槽状图形的宽度与孔状图形的宽度大致相等，或者，使槽状图形的宽度比孔状图形的宽度窄时，如本实施形式那样，可以使设计上的槽状图形的尺寸比孔状图形的尺寸窄。
其次，利用图7至图14说明本实施形式的半导体装置的制造方法。其中，在内部电路区域和槽状通路图形形成区域，平面布局不同，但制造工艺没有差别。下面，利用内部电路区域的剖视图说明根据本实施形式的半导体装置的制造方法。
首先，在基板20上，例如利用CVD(化学气相淀积)法，依次形成膜厚50nm的由硅氮化膜构成的侵蚀阻挡膜22，和膜厚500nm的由硅氧化膜构成的层间绝缘膜24。
其次，在层间绝缘膜24上，利用光刻法，形成露出配线层的形成预定区域的光致抗蚀剂膜26(图7(a))。
其次，通过利用对硅氮化膜能够获得充分的选择比的蚀刻条件，以光致抗蚀剂膜26作为掩模以及以侵蚀阻挡膜22作为阻挡膜而各向异性地蚀刻层间绝缘膜24，在层间绝缘膜24上形成配线槽28。
其次，例如通过使用氧等离子体的腐蚀，除去光致抗蚀剂膜26。
其次，通过采用对硅氧化膜能够获得充分的选择比的蚀刻条件，以形成配线槽28的层间绝缘膜24作为掩模，各向异性地蚀刻侵蚀阻挡膜22，将配线槽28开口至基板20上(图7(b))。
在除去光致抗蚀剂膜26之后才蚀刻侵蚀阻挡膜，是为了防止用于除去光致抗蚀剂膜26的腐蚀造成基板20的损伤。而在基板20的最上层上不形成因腐蚀而能引起损伤的层(例如铜配线等)的情况下，也可以将光致抗蚀剂膜26作为掩模，连续地蚀刻层间绝缘膜24及侵蚀阻挡膜22。
其次，例如利用溅射法，在整个面上堆积膜厚50nm的钽膜30和膜厚1500nm的铜膜32(图7(c))。此外，也可以在用溅射法堆积钽膜30和作为种层的铜膜(图中未示出)后，以该铜膜作为种膜(seed)利用镀敷法形成规定厚度的铜膜32。
其次，例如利用CMP(Chemical Mechanical Planarizers)法，平坦地除去铜膜32及钽膜30，直到露出层间绝缘膜24。这样，形成配线层34，该配线层34埋入到配线槽28内，具有由钽膜30构成的防止铜的扩散的防扩散膜30a和构成配线层的主要部分的铜膜32(图8(a))。
其次，在埋入了配线层34的层间绝缘膜24上，例如利用CVD法依次形成下列各膜：膜厚50nm的由硅氮化膜构成的侵蚀阻挡膜36、膜厚750nm的由硅氧化膜构成的层间绝缘膜38、膜厚50nm的由硅氮化膜构成的侵蚀阻挡膜40、膜厚500nm的由硅氧化膜构成的层间绝缘膜42。此外，侵蚀阻挡膜36具有作为防扩散膜而防止铜从配线层扩散的功能。
这里，在配线层34的形成过程中，由于凹陷(dishing)等生成高低差的情况下，也可以比预定膜厚还要厚地堆积层间绝缘膜38，利用CMP法研磨到规定膜厚而平坦化之后，堆积侵蚀阻挡膜40。
其次，在层间绝缘膜42上，利用光刻法，形成光致抗蚀剂膜44，将在层间绝缘膜38上形成通路孔46、46a的预定形成区域露出(图8(b))。
其次，以光致抗蚀剂膜44作为掩模以及以侵蚀阻挡膜36作为阻挡膜，在改变蚀刻条件的同时依次各向异性地蚀刻层间绝缘膜42、侵蚀阻挡膜40、层间绝缘膜38，在内部电路区域的层间绝缘膜38上形成通路孔46，在槽状通路图形形成区域的层间绝缘膜上形成通路孔46a。
此外，在之后形成的配线层58上产生埋入不良的情况下，也可以以使设计图案上的通路孔46的直径和在设计图案上的通路孔46a的宽度不同的方式设计光刻掩模，利用该光掩模形成光致抗蚀剂膜44。在通路孔46的设计图案上的直径例如为0.5μm的情况下，通过将通路孔46a在设计图案上的宽度例如设定为0.4μm，可以使通路孔46的制成直径与通路孔46a的制成宽度基本上相等，可以防止配线层58的埋入不良。
其次，例如通过利用氧等离子体的腐蚀，除去光致抗蚀剂膜36(图8(c))。
其次，例如利用旋转涂布法涂布非感光性树脂48之后，以在通路孔46内残留非感光性树脂48的方式，溶解除去层间绝缘膜42上的非感光性树脂。
其次，在层间绝缘膜42上，利用光刻法形成光致抗蚀剂膜50，露出层间绝缘膜42上形成配线层的形成预定区域(图9(a))。这时，光致抗蚀剂膜50选择不与非感光性树脂40产生混合、此外显影液不溶解非感光性树脂40的材料。
其次，通过采用对硅氮化膜可得到充分的选择比的蚀刻条件，以光致抗蚀剂膜50作为掩模以及以侵蚀阻挡膜40作为阻挡膜，各向异性地蚀刻层间绝缘膜42，在层间绝缘膜42上形成配线槽52。
其次，例如通过采用氧等离子体的腐蚀，除去光致抗蚀剂膜50及非感光性树脂48(图9(b))。
其次，通过采用对硅氧化膜可获得充分的选择比的蚀刻条件，以形成配线槽52的层间绝缘膜42及形成通路孔46的层间绝缘膜38作为掩模，各向异性蚀刻侵蚀阻挡膜36、40，将配线槽52开口至层间绝缘膜38上，同时，将通路孔46开口至配线层34(图10(a))。
其次，例如利用溅射法，在整个面上堆积膜厚50nm的钽膜54以及膜厚1500nm的铜膜56(图10(b))。另外，也可以在利用溅射法堆积钽膜54和作为种层的薄的铜膜(图中未示出)之后，以该铜膜作为种膜利用镀敷法形成规定膜厚的铜膜56。
其次，例如利用CMP法，平坦地除去铜膜56及钽膜54，直到露出层间绝缘膜42。这样，形成配线层58，该配线层58具有埋入配线槽52内及通路孔46内的由有钽膜54构成的防止铜扩散的防扩散膜54a、以及构成配线层的主要部分的铜膜56(图11(a))。
其次，在埋入了配线层58的层间绝缘膜42上，例如利用CVD法，依次堆积膜50nm的由硅氮化膜构成的侵蚀阻挡膜60，膜厚750nm的由硅氧化膜构成的层间绝缘膜62。此外，侵蚀阻挡膜60具有作为防扩散膜防止铜从配线层58扩散的功能。
这里，在配线层58的形成过程中，由于凹陷等生成高低差的情况下，也可以在把层间绝缘膜62堆积得比预定膜厚更厚之后，利用CMP法研磨到规定的膜厚，而将其平坦化。
其次，在层间绝缘膜62上，利用光刻法，形成光致抗蚀剂膜64，并露出在层间绝缘膜62上形成通路孔66、66a的形成预定区域(图11(b))。这时，如图4所示，以设计图案上的通路孔66的直径与设计图案上的通路孔66a的宽度不同的方式设计光刻掩模，利用该光刻掩模，形成光致抗蚀剂膜64。
其次，以光致抗蚀剂膜64作为掩模，以及以侵蚀阻挡膜60作为阻挡膜，各向异性地蚀刻层间绝缘膜62，在内部电路区域的层间绝缘膜62上形成通路孔66，在槽状图形形成区域的层间绝缘膜62上形成通路孔66a。另外，在通路孔66的设计图案上的直径例如为0.5μm，通路孔66a在设计图案上的宽度例如为0.4μm的情况下，通路孔66的制成直径和通路孔66a的制成宽度均约为0.5μm。
其次，例如通过采用氧等离子体的腐蚀，除去光致抗蚀剂膜64。
其次，通过利用对硅氧化膜能获得充分的选择比的蚀刻条件，以形成通路孔66的层间绝缘膜62作为掩模，各向异性地蚀刻侵蚀阻挡膜60，将通路孔66、66a开口至配线层58(图12(a))。
其次，依次例如利用溅射法形成膜厚50nm的氮化钛膜68，例如利用CVD法形成膜厚300nm的钨膜70(图12(b))。
其次，例如用CMP法平坦地除去钨膜70及氮化钛膜68，直到露出层间绝缘膜62。这样，形成接触插头72和接触插头72a，该接触插头72埋入通路孔66内，具有由氮化钛膜68构成的势垒金属层68a和钨膜70，该接触插头72a埋入通路孔66a内，具有由氮化钛膜68构成的势垒金属层68a和钨膜70(图13(a))。
这时，由于通路孔66的制成直径和通路孔66a的制成宽度基本上相等，所以，通过在完全埋入通路孔66内的条件下形成接触插头72，可以防止接触插头72a产生埋入不良。此外，在邻接地设置槽状的接触插头的情况下，也具有防止层间绝缘膜62产生龟裂的效果。
其次，在接触插头72，72a埋入的层间绝缘膜62上，例如利用溅射法，依次堆积膜厚50nm的氮化钛膜74、膜厚1000nm的铝(或添加铜的铝)膜76、以及膜厚50nm的氮化钛膜78。
其次，在氮化钛膜78上，利用光刻法形成具有形成配线层的图形的光致抗蚀剂膜80(图13(b))。
其次，将光致抗蚀剂膜80作为掩模，各向异性地蚀刻氮化钛膜78、铝膜76、氮化钛膜74，形成经由接触插头72连接到配线层58上的由氮化钛膜78/铝膜76/氮化钛膜74的叠层结构构成的配线层82。
其次，例如通过利用氧等离子体的腐蚀，除去光致抗蚀剂膜80。
其次，例如利用CVD法依次堆积膜厚700nm的硅氧化膜84、膜厚500nm的硅氮化膜86，形成由硅氮化膜86/硅氧化膜84的叠层结构构成的覆盖膜。
这样，可以制造图4至图6所示的半导体装置。
这样，根据本实施形式，由于以槽状的通路孔的设计图案上的宽度小于孔状的通路孔的设计图案上的直径的方式进行图形设计，所以，即使在孔状图形和槽状图形上通路孔的制成尺寸产生差异的情况下，也可以防止接触插头及配线层的埋入不良。
此外，防止接触插头的埋入不良的结果，可以防止在层间绝缘膜上产生龟裂。此外，由于可以降低接触插头上的高低差，所以，可以防止这种高低差反映于上层的配线层和绝缘层。由此，可以避免与形成在上层的配线层之间的接触不良以及在叠层时出现的问题。
此外，在上述实施形式中，是将槽状通路孔的宽度全部一律缩小，但也可以选择性地仅将发生埋入不良的拐角附近的图形宽度缩小。
第二种实施形式
下面，利用图15及图16说明根据本发明的第二种实施形式的半导体装置及其制造方法。此外，对于和图4至图14所示的第一实施形式的半导体装置及其制造方法相同结构要素付与相同的标号，省略或简略其说明。
图15是表示根据本实施形式的半导体装置的结构在设计图案上的平面图，图16是表示根据本实施形式的变形例的半导体装置的结构在设计图案上的平面图。
根据本实施形式的半导体装置，除在槽状通路图形形成区域中槽状通路孔的平面图案不同之外，其它与第一种实施形式的半导体装置及其制造方法相同。
在根据本实施形式的半导体装置中，如图15所示，通过在拐角部将通路孔66a的图形以135度的角度分两次弯曲，作为整体而弯曲90度。通过这样设计通路孔66a的图形，与将通路孔66a一次弯曲90度的情况相比，可以缩小通路孔66a的最大宽度。由此，可以抑制在拐角部发生接触插头72a的埋入不良。
在适用于根据本实施形式的图形的情况下，当两个拐角部相距过近时，由于曝光时的邻近效应，而会得到和设置一个拐角部时的情况相同的结果。所以，必须将两个拐角部相互离开几个微米左右进行配置。此外，由于邻近效应的影响也因图形的尺寸和曝光条件而变，所以，最好在考虑到这些因素的基础之上来设定两个拐角部离开的距离。
图15所示的通路孔的图形布局也适用于通路孔46a。这样，可以抑制配线层58的埋入不良。
这样，根据本实施形式，由于可以缩小槽状通路孔的弯曲角度，所以即使在孔状图形和槽状图形的通路孔的制成尺寸产生差异的情况下，也可以防止接触插头和配线层的埋入不良。
此外，防止接触插头的埋入不良的结果，可以防止在层间绝缘膜产生龟裂。此外，由于可以降低接触插头上的高低差，所以可以防止该高低差反映在上层的配线层和绝缘层上。由此，可以避免与形成在上层的配线层之间的接触不良以及叠层时引起的问题。
此外，在上述实施形式中，只将通路孔66a的图形两次分开地弯曲，但如图16所示，对于配线层58的图形，也可以在拐角部分两次弯曲。
此外，在上述实施形式中，在拐角部将通路孔的图形分两次弯曲，但也可以分三次弯曲。根据本实施形式的半导体装置，通过减小一次弯曲的角度，可缩小直线部的宽度与弯曲部的宽度之间的尺寸差异，减少埋入不良，只要是能够达到这一目的的图形，所弯曲的角度及次数可以是任意的。此外，也可以利用描绘出一定的曲率的曲线，描绘出通路孔的图形。
此外，在上述实施形式中，描述了孔状通路孔的设计图案上的直径与槽状通路孔在设计图案上的宽度基本上相等时的情况，但和根据第一种实施形式的半导体装置一样，也可以以槽状通路孔在设计图案上的宽度比孔状通路孔的设计图案上的直径窄的方式进行图形设计。由此，可以进一步抑制接触插头的埋入不良的发生。
第三种实施形式
下面，利用图17说明根据本发明的第三种实施形式的半导体装置及其制造方法。此外，与图4至图16所示的第一及第二种实施形式的半导体装置及制造方法相同的结构要素，付与相同的标号并省略或简化其说明。
图17是表示根据本实施形式的半导体装置的结构在设计图案上的平面图。
根据本实施形式的半导体装置，除槽状通路图形形成区域的槽状通路孔的平面图案不同之外，其它和第一及第二种实施形式的半导体装置及其制造方法相同。
在根据本实施形式的半导体装置中，如图17所示，去掉通路孔66a的图形的拐角部，只利用直线图形形成通路孔66a。即，在从配线层58侧观察时，在配线层58的弯曲部，通路孔66a的图形是不连续的。在把埋入通路孔66a的接触插头72a用于电感器等的电路元件时，除去图形的拐角部是增加配线电阻的原因。但是，在伴随着图形的变化而电阻变化十分小的情况下，即使去掉拐角部的图形，也不会产生设计上的缺点。
通过这样设计通路孔66a的图形，可以缩小制成的通路孔66a的最大宽度。由此，可以抑制产生接触插头72的埋入不良。
图17所示的通路孔的布局，也可以用于通路孔46a。这样，可以抑制发生配线层58的埋入不良。
这样，根据本实施形式，由于从构成通路孔的槽状图形上去掉拐角部，所以，即使在孔状图形和槽状图形的通路孔的制成尺寸产生差异的情况下，也可以抑制接触插头和配线层的埋入不良的发生。
此外，防止接触插头的埋入不良的结果，可以防止在层间绝缘膜上产生龟裂。此外，由于可以降低接触插头上的高低差，所以，可以防止该高低差反映在上层的配线层和绝缘层上。由此，可以避免与形成在上层的配线层之间的接触不良以及叠层时出现的问题。
此外，在上述实施形式中，孔状通路孔的设计图案上的直径与槽状通路孔在设计图案上的宽度基本上相等，但也可以和第一种实施形式的半导体装置一样，以使槽状通路孔在设计图案上的宽度比孔状通路孔在设计图案上的直径小的方式进行图形设计。由此，可以进一步抑制接触插头的埋入不良的发生。
第四种实施形式
下面利用图18说明根据本发明的第四种实施形式的半导体装置及其制造方法。此外，对于和图4至图17所示的第一至第三种实施形式的半导体装置及其制造方法相同的结构要素付与相同的标号，省略或简化其说明。
图18是表示根据本实施形式的半导体装置的结构的设计图案上的平面图。
根据本实施形式的半导体装置，除槽状通路图形形成区域的槽状通路孔的平面设计图案不同之外，其余和第一至第三种实施形式的半导体装置及其制造方法一样。
在根据本实施形式的半导体装置中，如图18所示，以限制在图形拐角部的曝光时的光量的方式，对通路孔66a的图形采取一定的措施。在图18中，设计成对通路孔66a的图形的拐角部进行切口。通过这样设计通路孔66a的图形，可以抑制在通路孔66a的拐角部的宽度的增大。由此，可以抑制在拐角部发生接触插头72a的埋入不良。
图18所示的通路孔的布局，也适用于通路孔46a。这样，可以抑制配线层58的埋入不良的发生。
这样，根据本实施形式，以限制在拐角部曝光时的光量的方式设计拐角部的图形，所以，即使在孔状图形和槽状图形的通路孔的制成尺寸产生差异的情况下，也可以抑制接触插头及配线层的埋入不良的发生。
此外，防止接触插头的埋入不良的结果，可以防止在层间绝缘膜上产生龟裂。此外，由于可以减少接触插头上的高低差，所以，可以防止该高低差反映在上层的配线层和绝缘层上。由此，可以避免与形成在上层的配线层之间的接触不良以及在叠层时出现的问题。
此外，在上述实施形式中，设计成将槽状图形的拐角部切除的图形，但只要是能够限制在拐角部曝光时的光量的图形，并不局限于图18所示的图形。
此外，在上述实施形式中，孔状通路孔的设计图案上的直径与槽状通路孔在设计图案上的宽度基本上相等，但和根据第一种实施形式的半导体装置的情况一样，也可以以槽状通路孔在设计图案上的宽度比孔状通路孔的设计图案上的直径窄的方式进行图形设计。由此，可以进一步抑制接触插头的埋入不良的发生。
第五种实施形式
下面，利用图19及图20说明根据本发明的第五种实施形式的半导体装置及其制造方法。此外，对于和图4至图18所示的第一至第四种实施形式的半导体装置及其制造方法相同的结构要素付与相同的标号，省略或简化其说明。
图19表示根据本实施形式的半导体装置的结构的平面图，图20是表示根据本实施形式的变形例的半导体装置的结构的平面图。
根据本实施形式的半导体装置，除槽状通路图形形成区域的槽状通路孔的平面设计不同之外，和根据第一至第四种实施形式的半导体装置及其制造方法相同。
在根据本实施形式的半导体装置中，如图19所示，在槽状通路孔66a的外周部上，配置了辅助图形88、90。辅助图形88是由与配线层58相同的层所形成的配线图形，辅助图形90是和通路孔66a的图形同时形成的槽状通路图形。
在邻接设置槽状接触插头的情况下，当接触插头产生埋入不良时，在最外周的拐角部上产生层间绝缘膜的龟裂。如果在通路孔66a的外侧进一步设置槽状图形(辅助图形90)，则在内侧的通路孔66a的拐角部，在层间绝缘膜62上不产生龟裂。如果将该辅助图形90设计成例如如图19所示的不产生埋入不良的图形，则在辅助图形90的拐角部，层间绝缘膜62不产生龟裂。
通过这样设置辅助图形90，即使埋入至通路孔66a的接触插头72a发生埋入不良的情况下，也可以防止层间绝缘膜62产生龟裂。
这样，根据本实施形式，由于邻接于槽状通路图形而配置了防止层间绝缘膜上产生龟裂的辅助图形，所以，即使在槽状通路图形上产生埋入不良的情况下，也可以防止在层间绝缘膜上产生龟裂。
此外，在上述实施形式中，将辅助图形88、90两者设计成都在图形的拐角部不连续，但如图20所示，也可以在拐角部将辅助图形88的图形设计成是连续的。
此外，在上述实施形式中，通过设置辅助图形而防止在层间绝缘膜62上产生龟裂，但也可以在设置辅助图形的同时，作为通路孔66a的图形而采用和第一至第四种实施形式的半导体装置同样的设计。由此，由于可以抑制埋入不良的发生，所以，可以进一步提高防止在层间绝缘膜上产生龟裂的效果。
第六种实施形式
下面，利用图21至图23说明根据本发明的第六种实施形式的半导体装置及其制造方法。此外，对于和图4至图20所示的第一至第五种实施形式的半导体装置及其制造方法相同的结构要素付与相同的标号，省略或简化其说明。
图21是表示根据本实施形式的半导体装置的结构的平面图，图22及图23是表示根据本实施形式的变形例的半导体装置的结构的平面图。
如图1(a)所示，在电感器等的元件中，从降低电阻等观点出发，在配线层10上配置多个槽状通路图形。因此，在本实施形式中，对一个配线层上配置多个槽状通路图形的情况的槽状通路孔的平面设计的例子进行说明。
根据本实施形式的半导体装置，除槽状通路图形形成区域的槽状通路孔的平面设计图案不同之外，其它与根据第一至第四种实施形式的半导体装置及其制造方法相同。
在根据本实施形式的半导体装置中，在邻接多个槽状通路图形而设置的图形中，作为最外周的槽状通路图形，采用图15所示的根据第二种实施形式的半导体装置中的通路孔66a的图形。
即，如图21所示，在配线层58的图形上，分别设置：在拐角部以90度的角度弯曲的两个通路孔66b的图形；设置在通路孔66b的图形的外周部上，在拐角部以135度的角度分两次弯曲的通路孔66a的图形。
在邻接地设置槽状接触插头的情况下，当在接触插头上产生埋入不良时，在最外周的拐角部产生层间绝缘膜62的龟裂。但是，通过在最外周配置不发生埋入不良的通路孔66a，即使在通路孔66b上产生埋入不良的情况下，也可以防止层间绝缘膜62上产生龟裂。
这样，根据本实施形式，在具有邻接设置多个槽状通路图形的半导体装置中，由于作为最外周的槽状通路图形是使用了第二种实施形式的图形，所以，即使在内侧的槽状通路图形产生埋入不良的情况下，也可以防止在层间绝缘膜上产生龟裂。
此外，在上述实施形式中，仅对于最外周的槽状通路图形采用第二种实施形式的图形，但也可以如图22所示，对所有的槽状通路图形采用第二种实施形式的图形。由此，可以进一步抑制埋入不良的发生，更有效地防止在层间绝缘膜上产生龟裂。
此外，如图23所示，例如也可以和图16所示的第二种实施形式的变形例的情况相同，使配线层58的图形与通路孔66a的图形同样进行弯曲。
第七种实施形式
下面，利用图24及图25说明根据本发明的第七种实施形式的半导体装置及其制造方法。此外，对于和图4至图23所示的第一至第六种实施形式的半导体装置及其制造方法相同的结构要素付与相同的标号，省略或简化其说明。
图24表示根据本实施形式的半导体装置的结构的平面图，图25是表示根据本实施形式的变形例的半导体装置的结构的平面图。
和第六种实施形式一样，在本实施形式中，对在一个配线层上配置多个槽状通路图形的情况时的槽状通路孔的平面设计图案的例子进行说明。
根据本实施形式的半导体装置，除在槽状通路图形形成区域上的槽状通路孔的平面设计图案不同之外，其它与根据第一至第四种实施形式的半导体装置及其制造方法相同。
在根据本实施形式的半导体装置中，在邻接设置多个槽状通路图形的图形中，作为最外周的槽状通路图形，采用如图17所示的第三种实施形式的半导体装置中的通路孔66a的图形。
即，如图24所示，在配线层58的图形上，分别设置：在拐角部以90度的角度弯曲的两个通路孔66b的图形；以及设于通路孔66b的图形的外周部上，将拐角部的图形去除的通路孔66a的图形。
在邻接设置槽状的接触插头的情况下，当接触插头上产生埋入不良时，在最外部的拐角部产生层间绝缘膜的龟裂。但是，通过在最外周上配置不发生埋入不良的通路孔66a，即使在通路孔66b上产生埋入不良的情况下，也可以防止在层间绝缘膜62上产生龟裂。
这样，根据本实施形式，在具有邻接设置多个槽状通路图形的半导体装置中，由于作为最外周的槽状通路图形是采用了第三种实施形式的图形，所以即使在内侧的槽状通路图形中产生埋入不良的情况下，也可以防止在层间绝缘膜上产生龟裂。
此外，在上述实施形式中，只有最外周的槽状通路图形采用了第三种实施形式的图形，但如图25所示，也可以所有的槽状通路图形都采用第三种实施形式的图形。由此，可进一步抑制埋入不良的发生，可以更有效地防止在层间绝缘膜上产生龟裂。
第八种实施形式
下面，利用图26至图30说明根据本发明的第八种实施形式的半导体装置及其制造方法。此外，对于和图4至图25所示的第一至第七种实施形式的半导体装置及其制造方法相同的结构要素付与相同的标号，省略或简化其说明。
图26是表示根据本实施形式的半导体装置的结构的简略剖视图，图27及图28是表示根据本实施形式的半导体装置的制造方法的工序剖视图，图29是说明接触插头的埋入不良的产生原因的图示，图30是说明防止接触插头的埋入不良的制造工序上的方案的图示。
首先，利用图26说明根据本实施形式的半导体装置的结构。
根据本实施形式的半导体装置，如图26所示，其基本剖视结构和图5所示的根据第一种实施形式的半导体装置一样。根据本实施形式的半导体装置与第一种实施形式的半导体装置的不同点在于，分别采用由SiC膜构成的侵蚀阻挡膜22a、36a、40a、60a，代替由硅氮化膜构成的侵蚀阻挡膜22、36、40、60，以及，分别采用由SiOC膜构成的层间绝缘膜24a、38a、42a，代替由硅氧化膜构成的层间绝缘膜24、38、42。
本申请的发明人确认，并不是仅在采用硅氧化膜/硅氮化膜类的层间绝缘膜结构的情况下，在采用SiOC膜/SiC膜类的层间绝缘膜结构的情况下，由于接触插头72a的埋入不良，也会在层间绝缘膜62上产生龟裂。本发明在采用SiOC膜/SiC膜类的层间绝缘膜结构的情况下，也是有效的。
此外，在根据本实施形式的半导体装置中，作为通路孔66a的平面设计图案，不采用第一至第七种实施形式的半导体装置的图形。作为槽状通路图形，也可以采用例如如图1(a)所示的以90度的角度弯曲的图形。这是因为在本实施形式中，可以通过在后面所述的制造工艺上采取措施而防止接触插头72a的埋入不良。
其次，利用图27至图30说明根据本实施形式的半导体装置的制造方法。
首先，例如与图7(a)至图11(a)所示的第一种实施形式的半导体装置的制造方法一样，在基板20上形成配线层34、58等。这时，在本实施形式中，形成由SiC膜构成的侵蚀阻挡膜22a、36a、40a、60a，以代替由硅氮化膜形成的侵蚀阻挡膜22、36、40、60，形成由SiOC膜构成的层间绝缘膜24a、38a、42a，以代替由硅氧化膜构成的层间绝缘膜24、38、42(图27(a))。
其次，例如和根据图11(b)至图12(a)所示的第一种实施形式的半导体装置制造方法一样，在埋入了配线层58的层间绝缘膜42a上形成由SiC膜构成的侵蚀阻挡膜60a和层间绝缘膜62之后，在层间绝缘膜62及侵蚀阻挡膜60a上形成达到配线层58的通路孔66、66a(图27(b))。此外，在形成通路孔时，当设定内部电路区域上的通路孔66在设计图案上的直径为0.5μm，槽状通路图形形成区域的宽度为0.5μm时，如前面所述，在晶片上制成的尺寸，通路孔66的直径约为0.5μm，通路孔66a的宽度约为0.55μm，通路孔66a的最大宽度约为0.80μm。
其次，依次例如利用溅射法形成膜厚50nm的氮化钛膜68，例如利用CVD法形成膜厚400nm的钨膜70(图28(a))。
其次，例如利用CMP法平坦地除去钨膜70和氮化钛膜68，直到露出层间绝缘膜62为止。这样，形成接触插头72和接触插头72a，该接触插头72埋入至通路孔66内，具有由氮化钛膜68构成的势垒金属层68a和钨膜70，该接触插头72a埋入至通路孔66a内，具有由氮化钛膜68构成的势垒金属层68a和钨膜70(图28(b))。
在第一种实施形式中，作为将通路孔66埋入的充分的膜厚条件，形成接触插头72用的氮化钛膜68的膜厚为50nm，钨膜70的膜厚为300nm。但是，在该膜厚条件下，即使最大可以将宽度达到0.7μm的通路孔完全埋入，但在拐角部不能将具有0.8μm的最大宽度的通路孔66a完全埋入(图29(b))。因此，在之后通过CMP研磨而形成接触插头72a时，在插头中央部分产生埋入不良(图29(a)、图29(c))。
因此，在本实施形式中，要考虑到通路孔66a的最大宽度来设定埋入通路孔66的膜厚条件。当将形成接触插头72用的氮化钛膜68及钨膜70的膜厚分别如上所述设定为50nm及400nm时，由于可以将最大宽度达到0.9μm的通路孔完全埋入，所以，即使在拐角部具有0.8μm的最大宽度的通路孔66a也可以完全埋入(图30(b))。从而，即在之后通过CMP研磨而形成接触插头72a，也不会产生埋入不良(图30(a)、图30(c))。
然后，例如和图13(b)至图14所示的第一种实施形式的半导体装置的制造方法一样，在埋入了接触插头72、72a的层间绝缘膜62上形成配线层82、覆盖膜等。
这样，根据本实施形式，由于考虑到槽状通路图形的最大宽度而设定形成接触插头时的膜厚条件，所以，即使在孔状图形和槽状图形的通路孔的制成尺寸产生差异的情况下，也可以防止接触插头及配线层产生埋入不良。此外，可以防止因埋入不良而在层间绝缘膜上产生龟裂。
此外，在上述实施形式中，作为铜配线周围的层间绝缘膜结构，采用了SiOC膜/SiC膜类的绝缘膜，但也可以和根据第一种实施形式的半导体装置的情况一样，采用硅氧化膜/氮化膜类的层间绝缘膜结构。
此外，在上述实施形式中，未对通路孔66a的平而设计图案采取措施，但也可以采用根据第一种至第七种实施形式的半导体装置的图形。由此，可以从设计上以及工艺上两个方面防止产生埋入不良，可以进一步提高其效果。
第九种实施形式
下面，利用图31及图32说明根据本发明的第九种实施形式的半导体装置。
图31是表示根据本实施形式的半导体装置的结构的简略剖视图，图32是表示本实施形式的另外一个例子的半导体装置的结构的简略剖视图。
在本实施形式中，表示利用铜配线和铝配线的半导体装置的具体结构。在上述第一至第八种实施形式中，表示了配线层为三层时的情况，但本发明也可以适用于具有三层以上的配线层的半导体装置。
图31所示的半导体装置，由七层铜配线和一层铝配线而构成多层配线结构。
在硅基板100上，形成确定元件区域的元件分离膜102。在由元件分离膜所划定的元件区域中，形成具有门电极104和源极/漏极扩散层106的MOS晶体管。
在形成MOS晶体管的硅基板100上，形成由PSG膜/硅氮化膜的叠层膜构成的层间绝缘膜108。在层间绝缘膜108内埋入由钨膜/氮化钛膜的叠层结构构成的接触插头110。
在埋入了接触插头110的层间绝缘膜108上，形成由硅氧化膜/SiLK(注册商标)膜(或SOG膜)的叠层膜构成的层间绝缘膜112。在层间绝缘膜112内，埋入由铜膜/钽膜的叠层结构构成的配线层114。
在埋入了配线层114的层间绝缘膜112上，形成由硅氧化膜/硅氮化膜的叠层膜构成的层间绝缘膜116。在层间绝缘膜116上，形成由硅氧化膜/SiLK膜(或SOG膜)的叠层膜构成的层间绝缘膜118。在层间绝缘膜116、118内，形成由铜膜/钽膜的叠层膜构成的、通路部埋入至层间绝缘膜116内、配线部埋入至层间绝缘膜118内的配线层120。
在埋入了配线层120的层间绝缘膜118上，形成由硅氧化膜/硅氮化膜的叠层膜构成的层间绝缘膜122。在层间绝缘膜122上，形成由硅氧化膜/SiLK膜(或SOG膜)的叠层膜构成的层间绝缘膜124。在层间绝缘膜122、124内形成由铜膜/钽膜的叠层膜构成的、通路部埋入到层间绝缘膜122内、配线部埋入到层间绝缘膜124内的配线层126。
在埋入了配线层126的层间绝缘膜124上，形成由硅氧化膜/硅氮化膜的叠层膜构成的层间绝缘膜128。在层间绝缘膜128上，形成由硅氧化膜/SiLK膜(或SOG膜)的叠层膜构成的层间绝缘膜130。在层间绝缘膜128、130内，形成由铜膜/钽膜的叠层膜构成的、通路部埋入到层间绝缘膜128内、配线部埋入到层间绝缘膜130内的配线层132。
在埋入了配线层132的层间绝缘膜130上，形成硅氧化膜/硅氮化膜的叠层膜构成的层间绝缘膜134。在层间绝缘膜134上，形成由硅氧化膜/硅氮化膜的叠层膜构成的层间绝缘膜136。在层间绝缘膜134、136内，形成由铜膜/钽膜的叠层膜构成的、通路部埋入到层间绝缘膜134内、配线部埋入到层间绝缘膜136内的配线层138。
在埋入了配线层138的层间绝缘膜136上，形成由硅氧化膜/硅氮化膜的叠层膜构成的层间绝缘膜140。在层间绝缘膜140上，形成由硅氧化膜/硅氮化膜的叠层膜构成的层间绝缘膜142。在层间绝缘膜140、142内，形成由铜膜/钽膜的叠层膜构成的、通路部埋入到层间绝缘膜140内、配线部埋入到层间绝缘膜142内的配线层144。
在埋入了配线层144的层间绝缘膜142上，形成由硅氧化膜/硅氮化膜的叠层膜构成的层间绝缘膜146。在层间绝缘膜146上，形成由硅氧化膜/硅氮化膜的叠层膜构成的层间绝缘膜148。在层间绝缘膜146、148内，形成由铜膜/钽膜的叠层膜构成的、通路部埋入到层间绝缘膜146内、配线部埋入到层间绝缘膜148内的配线层150。
在埋入了配线层150的层间绝缘膜148上，形成由硅氧化膜/硅氮化膜的叠层膜构成的层间绝缘膜152。在层间绝缘膜152上埋入由钨膜/氮化钛膜的叠层结构构成的接触插头154。
在埋入了接触插头154的层间绝缘膜152上，形成由氮化钛膜/铝膜/氮化钛膜的叠层膜构成的配线层156。
在形成配线层156的层间绝缘膜152上形成由硅氮化膜/硅氧化膜的叠层膜构成的覆盖膜158。
这样，形成由七层铜配线和一层铝配线而构成多层配线结构的半导体装置。
在图31所示的半导体装置中，本发明可适用于接触插头154的形成过程。由此，可以防止接触插头154的埋入不良，进而可以防止层间绝缘膜152的龟裂。此外，在铜配线产生埋入不良的情况下，可适用于配线层120、126、132、138、144、150的形成过程。此外，在对接触插头110采用槽状通路的情况下，也可以防止对于接触插头110的埋入不良。
图32所示的半导体装置，是由十层铜配线层和一层铝配线层构成的多层配线结构。
在硅基板200上，形成确定元件区域的元件分离膜202。在由元件分离膜所划定的元件区域中，形成具有门电极204和源极/漏极扩散层206的MOS晶体管。
在形成MOS晶体管的硅基板200上，形成由PSG膜/硅氮化膜的叠层膜构成的层间绝缘膜208。在层间绝缘膜208内埋入由钨膜/氮化钛膜的叠层结构构成的接触插头210。
在埋入了接触插头210的层间绝缘膜208上，形成由SiC膜/SiLK膜/SiC膜的叠层膜构成的层间绝缘膜212。在层间绝缘膜212内，埋入由铜膜/钽膜的叠层结构构成的、具有通路部和配线部的配线层214。
在埋入了配线层214的层间绝缘膜212上，形成由SiC膜/SiLK膜/SiC膜的叠层膜构成的层间绝缘膜216。在层间绝缘膜216内，埋入由铜膜/钽膜的叠层结构构成的、具有通路部和配线部的配线层218。
在埋入了配线层218的层间绝缘膜216上，形成由SiC膜/SiLK膜/SiC膜的叠层膜构成的层间绝缘膜220。在层间绝缘膜220内，埋入由铜膜/钽膜的叠层结构构成的、具有通路部和配线部的配线层222。
在埋入了配线层222的层间绝缘膜220上，形成由SiC膜/SiLK膜/SiC膜的叠层膜构成的层间绝缘膜224。在层间绝缘膜224内，埋入由铜膜/钽膜的叠层结构构成的、具有通路部和配线部的配线层226。
在埋入了配线层226的层间绝缘膜224上，形成由SiOC膜/SiC膜的叠层膜构成的层间绝缘膜228。在层间绝缘膜228上，形成由SiOC膜/SiC膜的叠层膜构成的层间绝缘膜230。在层间绝缘膜228、230内，形成由铜膜/钽膜的叠层结构构成的、通路部埋入到层间绝缘膜228内、配线部埋入到层间绝缘膜230内的配线层232。
在埋入了配线层232的层间绝缘膜230上，形成由SiOC膜/SiC膜的叠层膜构成的层间绝缘膜234。在层间绝缘膜234上形成由SiOC膜/SiC膜的叠层膜构成的层间绝缘膜236。在层间绝缘膜234、236内，形成由铜膜/钽膜的叠层结构构成的、通路部埋入到层间绝缘膜234内、配线部埋入到层间绝缘膜236内的配线层238。
在埋入了配线层238的层间绝缘膜236上，形成由SiOC膜/SiC膜的叠层膜构成的层间绝缘膜240。在层间绝缘膜240上形成由SiOC膜/SiC膜的叠层膜构成的层间绝缘膜242。在层间绝缘膜240、242内，形成由铜膜/钽膜的叠层结构构成的、通路部埋入到层间绝缘膜240内、配线部埋入到层间绝缘膜242内的配线层244。
在埋入了配线层244的层间绝缘膜242上，形成由SiOC膜/SiC膜的叠层膜构成的层间绝缘膜246。在层间绝缘膜246上形成由SiOC膜/SiC膜的叠层膜构成的层间绝缘膜248。在层间绝缘膜246、248内，形成由铜膜/钽膜的叠层结构构成的、通路部埋入到层间绝缘膜246内、配线部埋入到层间绝缘膜248内的配线层250。
在埋入了配线层250的层间绝缘膜248上，形成由硅氧化膜/SiC膜的叠层膜构成的层间绝缘膜252。在层间绝缘膜252上形成由硅氧化膜/SiC膜的叠层膜构成的层间绝缘膜254。在层间绝缘膜252、254内，形成由铜膜/钽膜的叠层结构构成的、通路部埋入到层间绝缘膜252内、配线部埋入到层间绝缘膜254内的配线层256。
在埋入了配线层256的层间绝缘膜254上，形成由硅氧化膜/SiC膜的叠层膜构成的层间绝缘膜258。在层间绝缘膜258上形成由硅氧化膜/SiC膜的叠层膜构成的层间绝缘膜260。在层间绝缘膜258、260内，形成由铜膜/钽膜的叠层结构构成的、通路部埋入到层间绝缘膜258内、配线部埋入到层间绝缘膜260内的配线层262。
在埋入了配线层262的层间绝缘膜260上，形成由硅氧化膜/SiC膜的叠层膜构成的层间绝缘膜264。在层间绝缘膜264内，埋入由钨膜/氮化钛膜的叠层结构构成的接触插头266。
在埋入了接触插头266的层间绝缘膜264上形成由氮化钛膜/铝膜/氮化钛膜的叠层膜构成的配线层268。
在形成配线层268的层间绝缘膜264上，形成由硅氮化膜/硅氧化膜的叠层膜构成的覆盖膜270。
这样，形成由十层铜配线和一层铝配线构成多层配线结构的半导体装置。
在图32所示的半导体装置中，本发明可以适用于接触插头266的形成过程。由此，可以防止接触插头266的埋入不良，进而防止层间绝缘膜膜264的龟裂。此外，在铜配线产生埋入不良的情况下，可以适用于配线层214、218、222、226、232、238、244、250、256的形成过程。此外，在对于接触插头210采用槽状通路的情况下，也可以防止有关接触插头210的埋入不良。
变形实施形式
本发明并不局限于上述实施形式而可以进行各种变形。
例如，在上述实施形式中，作为采用槽状通路图形的结构体，主要以电感器为例进行了说明，但采用槽状通路图形的结构体并不局限于电感器。
在晶片上形成多个半导体装置时，各半导体电路区域，如图33中的(a)所示，由用于保护不受外部水分浸入的耐湿环92所包围。如图33中的(b)所示，该耐湿环92采用槽状通路图形94而构成。此外，如图34中的(a)所示，在冗余电路用的熔丝图形96的周围也设置耐湿环92，这种耐湿环92，如图34中的(b)所示，也采用槽状通路图形94而构成。从而，通过将根据本发明的结构用于这些耐湿环的图形的拐角部，可以防止耐湿环的拐角部的层间绝缘膜上发生龟裂，可以提高半导体装置的耐湿性。
此外，在上述实施形式中，仅最上层的配线层由铝配线形成，但也可以形成两层以上的铝配线。本发明可以广泛地应用于具有在铜配线和铝配线的连接中使用接触插头的结构的半导体装置，配线层结构和绝缘膜结构并不局限于上述实施形式所述的结构。
此外，从埋入不良的观点来看，也可以适用于基板上的接触插头，能够避免在形成上层配线时的不合适之处。
此外，在上述第六及第七种实施形式中，以邻接设置多个槽状通路图形时的图形为例，说明了采用第二种实施形式的图形或者第三种实施形式的图形的例子，但也可以采用第一种实施形式的图形或第四种实施形式的图形而形成多个槽状通路图形。此外，也可以将第一至第四种实施形式所述的两种以上的图形进行组合使用。此外，在邻接设置多个槽状通路图形的情况下，也可以在外周部设置第五种实施形式的辅助图形。
如上所述，可以将本发明的特征归纳如下。
(附记1)一种半导体装置，其特征为，包括：形成在基板上，至少在表面侧埋入有第一配线层的第一绝缘膜；在埋入了前述第一配线层的前述第一绝缘膜上形成的第二绝缘膜；形成在前述第一配线层上的前述第二绝缘膜上，具有向直角方向弯曲的槽状的图形的槽状通路；填充到前述槽状通路内的第一埋入导体。
此外，本申请的说明书中的所谓“填充”是指，以在槽状通路或孔状通路内不残留空洞的方式，即，不产生埋入不良的方式，形成埋入导体的状态。
(附记2)如附记1所述的半导体装置，其特征为，前述槽状通路的前述图形的弯曲部的宽度小于直线部的宽度。
(附记3)如附记1所述的半导体装置，其特征为，前述槽状通路，在前述图形的弯曲部以大于90度的角度分多次弯曲。
(附记4)如附记3所述的半导体装置，其特征为，前述槽状通路，在前述图形的前述弯曲部以135度分两次弯曲。
(附记5)如附记3或4所述的半导体装置，其特征为，前述第一配线层的图形，与前述槽状通路的前述图形同样地弯曲。
(附记6)一种半导体装置，其特征为，包括：形成在基板上，至少在表面侧埋入有第一配线层的第一绝缘膜，该第一配线层具有向直角方向弯曲的图形；在埋入了前述第一配线层的前述第一绝缘膜上形成的第二绝缘膜；在前述第一配线层上的前述第二绝缘膜上形成的、具有槽状图形的槽状通路；填充到前述槽状通路内的第一埋入导体，前述槽状通路在前述图形的拐角部是不连续的。
(附记7)如附记1至6中任何一个所述的半导体装置，其特征为，还进一步包括：在前述第一配线层上的前述第二绝缘膜上形成的孔状通路；填充到前述孔状通路中的第二埋入导体。
(附记8)如附记7所述的半导体装置，其特征为，前述槽状通路的宽度，为前述孔状通路宽度的20％～140％。
(附记9)如附记7所述的半导体装置，其特征为，前述槽状通路的宽度，小于前述孔状通路的宽度。
(附记10)如附记1至9中任何一个所述的半导体装置，其特征为，包括形成在前述第一配线层上的前述第二绝缘膜上、邻接设置多个槽的槽状通路图形，前述槽状通路图形的至少一部分由前述槽状通路构成。
(附记11)如附记10所述的半导体装置，其特征为，在前述槽状图形的最外周形成前述槽状图形。
(附记12)如附记1至11中任何一个所述的半导体装置，其特征为，前述槽状通路图形形成于前述第一配线层的一个图形上。
(附记13)如附记1至12中任何一个所述的半导体装置，其特征为，前述槽状通路沿着前述第一配线层的图形的延伸方向形成。
(附记14)如附记1至13中任何一个所述的半导体装置，其特征为，埋入到前述第一绝缘膜中的前述第一配线层，是埋入到前述基板上的导电层。
(附记15)如附记1至14中任何一个所述的半导体装置，其特征为，前述第一配线层是由以铜为主体的导体构成。
(附记16)如附记1至15中任何一个所述的半导体装置，其特征为，还进一步包括形成在前述第二绝缘膜上、由以铝为主体的导体构成的第二配线层。
(附记17)如附记16所述的半导体装置，其特征为，前述第一配线层和前述第二配线层具有相同的图形。
(附记18)一种半导体装置，其特征为，包括：形成在半导体基板上的杂质扩散区域；形成在前述半导体基板上的第一绝缘膜；形成在前述杂质扩散区域上的第一绝缘膜上，具有向直角方向弯曲的槽状图形的槽状通路；形成在前述杂质扩散区域上的前述第一绝缘膜上的孔状通路；填充到前述槽状通路中的第一埋入导体和填充到前述孔状通路中的第二埋入导体，前述槽状通路的宽度为前述孔状通路的宽度的20％～140％。
(附记19)如附记1至18中任何一个所述的半导体装置，其特征为，前述第一埋入导体和前述第二埋入导体是由以钨为主体的导体构成的。
(附记20)如附记1至17中任何一个所述的半导体装置，其特征为，前述第二绝缘膜是由硅氮化膜和硅氧化膜的叠层膜或SiC膜和硅氧化膜的叠层膜构成。
(附记21)如附记1至20中任何一个所述的半导体装置，其特征为，前述第一绝缘膜是由硅氮化膜和硅氧化膜的叠层膜或SiC膜和SiOC膜的叠层膜构成。
(附记22)一种半导体装置的制造方法，该半导体装置包括：形成在基板上、至少在表面侧埋入有第一配线层的第一绝缘膜；形成在埋入有前述第一配线层的前述第一绝缘膜上、具有开口至前述第一配线层上的槽状通路和孔状通路的第二绝缘膜，其特征为，在前述第二绝缘膜上形成前述槽状通路和前述孔状通路时，采用前述槽状通路的设计图案上的宽度比前述孔状通路的设计图案上的宽度窄的掩模图形来形成前述孔状通路和前述槽状通路。
(附记23)一种半导体装置的制造方法，该半导体装置包括：形成在基板上、至少在表面侧埋入有第一配线层的第一绝缘膜；形成在埋入有前述第一配线层的前述第一绝缘膜上、具有开口至前述第一配线层上的槽状通路和孔状通路、以及分别埋入到前述槽状通路及前述孔状通路中的埋入导体的第二绝缘膜，其特征为，在形成前述埋入导体时，在考虑到前述槽状通路的最大宽度的基础上设定构成前述埋入导体的导电膜的堆积膜厚，由前述埋入导体填充前述孔状通路及前述槽状通路。
如上所述，根据本发明，在具有将导体埋入到形成在绝缘膜上的孔状图形和槽状图形中的结构的半导体装置中，即使在孔状图形和槽状图形的通路孔的制成尺寸产生差异的情况下，也可以防止埋入导体和配线层的埋入不良。此外，防止埋入导体的埋入不良的结果，可以防止在层间绝缘膜上生成龟裂。此外，因为可以降低埋入导体上的高低差，所以，可以防止该高低差反映在上层的配线层和绝缘膜上。由此，可以避免与形成在上层上的配线层之间的接触不良及叠层时出现的问题，进而可以提供耐湿性及配线可靠性高的半导体装置。

Claims (44)

1、一种半导体装置，其特征在于，包括：
第一绝缘膜，其形成在基板上，并至少在表面侧埋入有第一配线层，该第一配线层具有向直角方向弯曲的图形；
第二绝缘膜，其形成在埋入有前述第一配线层的前述第一绝缘膜上；
槽状通路，其沿着前述第一配线层的前述图形而形成在前述第一配线层上的第二绝缘膜上，并具有在前述图形的弯曲部向直角方向弯曲的槽状图形，且该槽状图形的弯曲部的宽度小于直线部的宽度；以及
第一埋入导体，其被填充到前述槽状通路内。
2、如权利要求1所述的半导体装置，其特征在于，包括形成在前述第一配线层上的前述第二绝缘膜上、邻接设置多个槽的槽状通路图形，前述槽状通路图形的至少一部分由前述槽状通路构成。
3、如权利要求2所述的半导体装置，其特征在于，在前述槽状通路图形的最外周形成有前述槽状通路。
4、如权利要求2所述的半导体装置，其特征在于，前述槽状通路图形形成在前述第一配线层的一个图形上。
5、如权利要求1所述的半导体装置，其特征在于，埋入到前述第一绝缘膜中的前述第一配线层，是埋入到前述基板上的导电层。
6、如权利要求1所述的半导体装置，其特征在于，前述第一配线层是由以铜为主体的导体构成。
7、如权利要求1所述的半导体装置，其特征在于，还进一步包括形成在前述第二绝缘膜上、由以铝为主体的导体构成的第二配线层。
8、如权利要求7所述的半导体装置，其特征在于，前述第一配线层和前述第二配线层具有相同的图形。
9、如权利要求1所述的半导体装置，其特征在于，前述第一埋入导体是由以钨为主体的导体构成的。
10、如权利要求1所述的半导体装置，其特征在于，前述第二绝缘膜是由硅氮化膜和硅氧化膜的叠层膜或SiC膜和硅氧化膜的叠层膜构成。
11、如权利要求1所述的半导体装置，其特征在于，前述第一绝缘膜是由硅氮化膜和硅氧化膜的叠层膜或SiC膜和SiOC膜的叠层膜构成。
12、一种半导体装置，其特征在于，包括：
第一绝缘膜，其形成在基板上，并至少在表面侧埋入有第一配线层，该第一配线层具有直角弯曲的图形；
第二绝缘膜，其形成在埋入有前述第一配线层的前述第一绝缘膜上；
槽状通路，其沿着前述第一配线层的前述图形而形成在前述第一配线层上的第二绝缘膜上，并具有通过在前述图形的弯曲部以大于90度的角度分多次弯曲来向直角方向弯曲的槽状通路图形。
13、如权利要求12所述的半导体装置，其特征在于，前述槽状通路，在前述图形的前述弯曲部以135度分两次弯曲。
14、如权利要求12所述的半导体装置，其特征在于，
具有形成在前述第一配线层上的前述第二绝缘膜上、且相邻设置有多个槽的槽状通路图形，
前述槽状通路图形的至少一部分由前述槽状通路所构成。
15、如权利要求14所述的半导体装置，其特征在于，在前述槽状通路图形的最外周形成有前述槽状通路。
16、如权利要求14所述的半导体装置，其特征在于，前述槽状通路图形形成在前述第一配线层的一个图形上。
17、如权利要求12或13所述的半导体装置，其特征在于，前述第一配线层的图形，与前述槽状通路的前述图形同样地弯曲。
18、一种半导体装置，其特征在于，包括：
第一绝缘膜，其形成在基板上，并至少在表面侧埋入有第一配线层，该第一配线层具有向直角方向弯曲的图形；
第二绝缘膜，其形成在埋入有前述第一配线层的前述第一绝缘膜上；
槽状通路，其沿着前述第一配线层的前述图形而形成在前述第一配线层上的第二绝缘膜上，并具有在前述图形的弯曲部向直角方向弯曲的槽状图形；
第一埋入导体，其被填充到前述槽状通路内；
孔状通路，其形成在前述第一配线层上的前述第二绝缘膜上；
第二埋入导体，其被填充到前述孔状通路内。
19、如权利要求18所述的半导体装置，其特征在于，前述槽状通路的宽度，为前述孔状通路宽度的20％～140％。
20、如权利要求18所述的半导体装置，其特征在于，前述槽状通路的宽度，小于前述孔状通路的宽度。
21、如权利要求18所述的半导体装置，其特征在于，
具有形成在前述第一配线层上的前述第二绝缘膜上、且相邻设置有多个槽的槽状通路图形，
前述槽状通路图形的至少一部分由前述槽状通路所构成。
22、如权利要求21所述的半导体装置，其特征在于，在前述槽状通路图形的最外周形成有前述槽状通路。
23、如权利要求21所述的半导体装置，其特征在于，前述槽状通路图形形成在前述第一配线层的一个图形上。
24、如权利要求18所述的半导体装置，其特征在于，前述第二埋入导体是由以钨为主体的导体构成的。
25、一种半导体装置，其特征在于，包括：
第一绝缘膜，其形成在基板上，并至少在表面侧埋入有第一配线层，该第一配线层具有向直角方向弯曲的图形；
第二绝缘膜，其形成在埋入有前述第一配线层的前述第一绝缘膜上；
槽状通路，其沿着前述配线层的前述图形而形成在前述第一配线层上的前述第二绝缘膜上，并具有槽状图形；
第一埋入导体，其被填充到前述槽状通路内，
前述槽状通路在前述图形的弯曲部是不连续的。
26、如权利要求25所述的半导体装置，其特征在于，进一步包括：
形成在前述第一配线层上的前述第二绝缘膜上的孔状通路；以及
填充到前述孔状通路中的第二埋入导体。
27、如权利要求26所述的半导体装置，其特征在于，前述槽状通路的宽度，为前述孔状通路宽度的20％～140％。
28、如权利要求26所述的半导体装置，其特征在于，前述槽状通路的宽度，小于前述孔状通路的宽度。
29、如权利要求26所述的半导体装置，其特征在于，前述第二埋入导体是由以钨为主体的导体构成的。
30、如权利要求25所述的半导体装置，其特征在于，包括形成在前述第一配线层上的前述第二绝缘膜上、邻接设置多个槽的槽状通路图形，前述槽状通路图形的至少一部分由前述槽状通路构成。
31、如权利要求30所述的半导体装置，其特征在于，在前述槽状通路图形的最外周形成有前述槽状通路。
32、如权利要求30所述的半导体装置，其特征在于，前述槽状通路图形形成在前述第一配线层的一个图形上。
33、如权利要求25所述的半导体装置，其特征在于，埋入到前述第一绝缘膜中的前述第一配线层，是埋入到前述基板上的导电层。
34、如权利要求25所述的半导体装置，其特征在于，前述第一配线层是由以铜为主体的导体构成。
35、如权利要求25所述的半导体装置，其特征在于，还进一步包括形成在前述第二绝缘膜上、由以铝为主体的导体构成的第二配线层。
36、如权利要求35所述的半导体装置，其特征在于，前述第一配线层和前述第二配线层具有相同的图形。
37、如权利要求25所述的半导体装置，其特征在于，前述第一埋入导体是由以钨为主体的导体构成的。
38、如权利要求25所述的半导体装置，其特征在于，前述第二绝缘膜是由硅氮化膜和硅氧化膜的叠层膜或SiC膜和硅氧化膜的叠层膜构成。
39、如权利要求25所述的半导体装置，其特征在于，前述第一绝缘膜是由硅氮化膜和硅氧化膜的叠层膜或SiC膜和SiOC膜的叠层膜构成。
40、一种半导体装置，其特征在于，包括：形成在半导体基板上的杂质扩散区域；形成在前述半导体基板上的第一绝缘膜；形成在前述杂质扩散区域上的第一绝缘膜上、具有向直角方向弯曲的槽状图形的槽状通路；形成在前述杂质扩散区域上的前述第一绝缘膜上的孔状通路；填充到前述槽状通路中的第一埋入导体和填充到前述孔状通路中的第二埋入导体，前述槽状通路的宽度为前述孔状通路的宽度的20％～140％。
41、如权利要求40所述的半导体装置，其特征在于，前述第一埋入导体和前述第二埋入导体是由以钨为主体的导体构成的。
42、如权利要求40所述的半导体装置，其特征在于，前述第一绝缘膜是由硅氮化膜和硅氧化膜的叠层膜或SiC膜和SiOC膜的叠层膜构成。
43、一种半导体装置的制造方法，该半导体装置包括：形成在基板上、至少在表面侧埋入有第一配线层的第一绝缘膜；形成在埋入有前述第一配线层的前述第一绝缘膜上、具有开口至前述第一配线层上的槽状通路和孔状通路的第二绝缘膜，其特征在于，
在前述第二绝缘膜上形成前述槽状通路和前述孔状通路时，采用前述槽状通路的宽度比前述孔状通路的宽度窄的掩模图形来形成前述孔状通路和前述槽状通路。
44、一种半导体装置的制造方法，该半导体装置包括：形成在基板上、至少在表面侧埋入有第一配线层的第一绝缘膜；形成在埋入有前述第一配线层的前述第一绝缘膜上、具有开口至前述第一配线层上的槽状通路和孔状通路、以及分别埋入到前述槽状通路及前述孔状通路中的埋入导体的第二绝缘膜，其特征在于，
在形成前述埋入导体时，在考虑到前述槽状通路的最大宽度的基础上设定构成前述埋入导体的导电膜的堆积膜厚，由前述埋入导体填充前述孔状通路及前述槽状通路。
CNB031523986A 2002-07-31 2003-07-31 半导体装置及其制造方法 Expired - Lifetime CN1294653C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002223343 2002-07-31
JP2002223343A JP3779243B2 (ja) 2002-07-31 2002-07-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1484303A CN1484303A (zh) 2004-03-24
CN1294653C true CN1294653C (zh) 2007-01-10

Family

ID=30112961

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031523986A Expired - Lifetime CN1294653C (zh) 2002-07-31 2003-07-31 半导体装置及其制造方法

Country Status (7)

Country Link
US (31) US7301241B2 (zh)
EP (6) EP1387404B1 (zh)
JP (1) JP3779243B2 (zh)
KR (1) KR100917455B1 (zh)
CN (1) CN1294653C (zh)
DE (1) DE60331799D1 (zh)
TW (1) TWI223399B (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP3779243B2 (ja) 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
US7400025B2 (en) 2003-05-21 2008-07-15 Texas Instruments Incorporated Integrated circuit inductor with integrated vias
US7198409B2 (en) 2003-06-30 2007-04-03 Adc Telecommunications, Inc. Fiber optic connector holder and method
JP4725092B2 (ja) * 2004-12-10 2011-07-13 ソニー株式会社 固体撮像装置及びその製造方法
US7323784B2 (en) * 2005-03-17 2008-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Top via pattern for bond pad structure
JP2007019188A (ja) 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100632467B1 (ko) * 2005-08-12 2006-10-09 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
JP5038612B2 (ja) 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
KR100650907B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
US7459792B2 (en) * 2006-06-19 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Via layout with via groups placed in interlocked arrangement
KR100737155B1 (ko) * 2006-08-28 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자의 고주파 인덕터 제조 방법
US20080067554A1 (en) * 2006-09-14 2008-03-20 Jae-Hun Jeong NAND flash memory device with 3-dimensionally arranged memory cell transistors
US20080099884A1 (en) * 2006-10-31 2008-05-01 Masahio Inohara Staggered guard ring structure
KR100995558B1 (ko) 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5332200B2 (ja) * 2007-03-22 2013-11-06 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US8030733B1 (en) 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
US7964934B1 (en) 2007-05-22 2011-06-21 National Semiconductor Corporation Fuse target and method of forming the fuse target in a copper process flow
KR100946024B1 (ko) * 2007-09-06 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그것의 형성 방법
US20090079083A1 (en) * 2007-09-26 2009-03-26 United Microelectronics Corp. Interconnect structure and fabricating method of the same
JP5411436B2 (ja) * 2008-03-04 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 集積回路及びその製造方法
JP5324833B2 (ja) * 2008-06-16 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US9287438B1 (en) * 2008-07-16 2016-03-15 Solaero Technologies Corp. Method for forming ohmic N-contacts at low temperature in inverted metamorphic multijunction solar cells with contaminant isolation
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
JP2010108966A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2010141097A (ja) * 2008-12-11 2010-06-24 Panasonic Corp 半導体装置及びその製造方法
US8630033B2 (en) 2008-12-23 2014-01-14 Silex Microsystems Ab Via structure and method thereof
SE533992C2 (sv) 2008-12-23 2011-03-22 Silex Microsystems Ab Elektrisk anslutning i en struktur med isolerande och ledande lager
US20100314765A1 (en) * 2009-06-16 2010-12-16 Liang Wen-Ping Interconnection structure of semiconductor integrated circuit and method for making the same
JP5460141B2 (ja) * 2009-06-26 2014-04-02 ラピスセミコンダクタ株式会社 半導体装置
JP2011014610A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 半導体記憶装置
US8314472B2 (en) 2010-07-29 2012-11-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar
US8344504B2 (en) 2010-07-29 2013-01-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar and moisture barrier
KR101143637B1 (ko) * 2010-11-18 2012-05-09 에스케이하이닉스 주식회사 내부 연결 구조를 포함하는 반도체 소자
CN102324427B (zh) * 2011-10-20 2016-03-16 上海集成电路研发中心有限公司 一种金属薄膜电阻结构及其制造方法
US8536707B2 (en) 2011-11-29 2013-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure comprising moisture barrier and conductive redistribution layer
JP5802534B2 (ja) * 2011-12-06 2015-10-28 株式会社東芝 半導体装置
US8994178B2 (en) * 2012-03-29 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method for forming the same
SE538058C2 (sv) * 2012-03-30 2016-02-23 Silex Microsystems Ab Metod att tillhandahålla ett viahål och en routing-struktur
US8877628B2 (en) * 2012-07-12 2014-11-04 Micron Technologies, Inc. Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices
US8754508B2 (en) * 2012-08-29 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to increase resistance to electromigration
US8871634B2 (en) * 2012-08-30 2014-10-28 Intel Corporation Chip package incorporating interfacial adhesion through conductor sputtering
US9691719B2 (en) * 2013-01-11 2017-06-27 Renesas Electronics Corporation Semiconductor device
US8793627B1 (en) * 2013-03-15 2014-07-29 Globalfoundries Inc. Via non-standard limiting parameters
US9524950B2 (en) 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9577023B2 (en) 2013-06-04 2017-02-21 Globalfoundries Inc. Metal wires of a stacked inductor
US9251948B2 (en) * 2013-07-24 2016-02-02 International Business Machines Corporation High efficiency on-chip 3D transformer structure
US9831026B2 (en) 2013-07-24 2017-11-28 Globalfoundries Inc. High efficiency on-chip 3D transformer structure
US9171663B2 (en) 2013-07-25 2015-10-27 Globalfoundries U.S. 2 Llc High efficiency on-chip 3D transformer structure
US9779869B2 (en) 2013-07-25 2017-10-03 International Business Machines Corporation High efficiency on-chip 3D transformer structure
US9263420B2 (en) * 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
US10388607B2 (en) 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
KR102515198B1 (ko) * 2014-12-23 2023-03-29 타호 리서치 리미티드 비아 차단 층
US9583438B2 (en) * 2014-12-26 2017-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure with misaligned metal lines coupled using different interconnect layer
CN106684046B (zh) * 2015-11-11 2019-03-08 无锡华润上华科技有限公司 一种降低多晶高阻的氢化作用的结构、方法及半导体器件
US9818729B1 (en) 2016-06-16 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and method
KR20180006740A (ko) * 2016-07-11 2018-01-19 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR102307127B1 (ko) * 2017-06-14 2021-10-05 삼성전자주식회사 반도체 소자
US10643006B2 (en) * 2017-06-14 2020-05-05 International Business Machines Corporation Semiconductor chip including integrated security circuit
JP6806252B2 (ja) * 2017-07-13 2021-01-06 富士電機株式会社 半導体装置
DE102018108763A1 (de) 2018-04-12 2019-10-17 Hettich-Oni Gmbh & Co. Kg Scharnier
CN208489194U (zh) 2018-05-23 2019-02-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
US11545449B2 (en) * 2018-06-25 2023-01-03 Intel Corporation Guard ring structure for an integrated circuit
WO2020113578A1 (en) 2018-12-07 2020-06-11 Yangtze Memory Technologies Co., Ltd. Novel 3d nand memory device and method of forming the same
US11004805B2 (en) * 2019-08-16 2021-05-11 Winbond Electronics Corp. Semiconductor device and method of fabricating same including two seal rings
JP7290513B2 (ja) * 2019-08-26 2023-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP7284121B2 (ja) * 2020-03-23 2023-05-30 株式会社東芝 アイソレータ
CN113589638A (zh) * 2020-04-30 2021-11-02 中芯国际集成电路制造(上海)有限公司 掩膜版版图和半导体结构
KR20220028539A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 반도체 장치
CN112447518A (zh) * 2020-11-25 2021-03-05 绍兴同芯成集成电路有限公司 一种igbt晶圆的接触孔成形工艺
CN113506786B (zh) * 2021-07-08 2022-02-15 哈尔滨工业大学 一种适用于叠层式封装的层间连接线改良设计方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154705A (ja) * 1997-08-04 1999-02-26 Nec Corp 半導体集積回路装置及びその製造方法
JP2000124403A (ja) * 1998-10-12 2000-04-28 Nec Corp 半導体装置
CN1327266A (zh) * 2000-06-07 2001-12-19 三菱电机株式会社 半导体装置及其制造方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020578A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 絶縁ゲ−ト半導体装置とその製造法
JPS6223135A (ja) 1985-07-24 1987-01-31 Hitachi Micro Comput Eng Ltd 半導体装置
JPH0389548A (ja) 1989-08-31 1991-04-15 Fujitsu Ltd 半導体集積回路
JP3216161B2 (ja) 1991-09-12 2001-10-09 日本電気株式会社 半導体装置
JPH05175198A (ja) 1991-12-25 1993-07-13 Kawasaki Steel Corp 半導体装置
JP2823461B2 (ja) * 1992-12-11 1998-11-11 三菱電機株式会社 高周波帯ｉｃ用パッケージ
JPH07201855A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
US5584320A (en) * 1994-10-31 1996-12-17 Cobe Laboratories, Inc. Multi-tube clamp actuator and mating cartridge
US5521121A (en) * 1995-04-03 1996-05-28 Taiwan Semiconductor Manufacturing Company Oxygen plasma etch process post contact layer etch back
US5981384A (en) * 1995-08-14 1999-11-09 Micron Technology, Inc. Method of intermetal dielectric planarization by metal features layout modification
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
JPH09312391A (ja) * 1996-05-22 1997-12-02 Toshiba Corp 半導体装置およびその製造方法
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
US6349401B2 (en) * 1996-09-12 2002-02-19 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit, design method and computer-readable medium using a permissive current ratio
TW325576B (en) * 1996-12-12 1998-01-21 Winbond Electronics Corp The manufacturing methods for die seal
KR100444012B1 (ko) 1997-05-08 2004-11-06 삼성전자주식회사 반도체칩의가드링(guard-ring)
US5895267A (en) * 1997-07-09 1999-04-20 Lsi Logic Corporation Method to obtain a low resistivity and conformity chemical vapor deposition titanium film
US6025221A (en) * 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
JP3697044B2 (ja) * 1997-12-19 2005-09-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3500319B2 (ja) * 1998-01-08 2004-02-23 太陽誘電株式会社 電子部品
US5955781A (en) * 1998-01-13 1999-09-21 International Business Machines Corporation Embedded thermal conductors for semiconductor chips
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
US5977571A (en) * 1998-02-26 1999-11-02 Lucent Technologies, Inc. Low loss connecting arrangement for photodiodes
US6353242B1 (en) * 1998-03-30 2002-03-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6483714B1 (en) * 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
US6531717B1 (en) * 1999-03-01 2003-03-11 Teccor Electronics, L.P. Very low voltage actuated thyristor with centrally-located offset buried region
US6956248B2 (en) * 1999-03-01 2005-10-18 Teccor Electronics, Lp Semiconductor device for low voltage protection with low capacitance
JP3502288B2 (ja) 1999-03-19 2004-03-02 富士通株式会社 半導体装置およびその製造方法
JP2000294625A (ja) 1999-04-02 2000-10-20 Sony Corp 半導体装置
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
JP2000311939A (ja) * 1999-04-27 2000-11-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6365453B1 (en) * 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
JP2001007202A (ja) * 1999-06-22 2001-01-12 Sony Corp 半導体装置の製造方法
JP4122113B2 (ja) * 1999-06-24 2008-07-23 新電元工業株式会社 高破壊耐量電界効果型トランジスタ
US6204557B1 (en) * 1999-09-13 2001-03-20 Integrated Device Technology, Inc. Reduction of topside movement during temperature cycles
US6483176B2 (en) * 1999-12-22 2002-11-19 Kabushiki Kaisha Toshiba Semiconductor with multilayer wiring structure that offer high speed performance
US6436763B1 (en) * 2000-02-07 2002-08-20 Taiwan Semiconductor Manufacturing Company Process for making embedded DRAM circuits having capacitor under bit-line (CUB)
JP3386032B2 (ja) * 2000-04-11 2003-03-10 セイコーエプソン株式会社 半導体装置
US6362524B1 (en) * 2000-07-26 2002-03-26 Advanced Micro Devices, Inc. Edge seal ring for copper damascene process and method for fabrication thereof
JP3917355B2 (ja) * 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
US6555909B1 (en) * 2001-01-11 2003-04-29 Advanced Micro Devices, Inc. Seedless barrier layers in integrated circuits and a method of manufacture therefor
US6709945B2 (en) * 2001-01-16 2004-03-23 Micron Technology, Inc. Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device
JP3506676B2 (ja) * 2001-01-25 2004-03-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4118029B2 (ja) * 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
US20020167071A1 (en) * 2001-05-10 2002-11-14 Mu-Chun Wang Guard ring for protecting integrated circuits
FR2824954A1 (fr) * 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
TW518680B (en) * 2001-06-13 2003-01-21 Matsushita Electric Ind Co Ltd Semiconductor device and method for fabricating the same
JP2003031575A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体装置及びその製造方法
JP3538170B2 (ja) 2001-09-11 2004-06-14 松下電器産業株式会社 半導体装置及びその製造方法
US6605874B2 (en) * 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect
EP1341238B1 (en) * 2002-02-20 2012-09-05 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
JP3914785B2 (ja) * 2002-02-20 2007-05-16 新電元工業株式会社 ダイオード素子
US6841825B2 (en) * 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP4274771B2 (ja) * 2002-10-04 2009-06-10 新電元工業株式会社 半導体装置
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
JP4177798B2 (ja) * 2004-08-23 2008-11-05 株式会社東芝 半導体装置
JP2006210439A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置
JP4699172B2 (ja) * 2005-10-25 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
US7485912B2 (en) * 2006-03-28 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible metal-oxide-metal capacitor design

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154705A (ja) * 1997-08-04 1999-02-26 Nec Corp 半導体集積回路装置及びその製造方法
JP2000124403A (ja) * 1998-10-12 2000-04-28 Nec Corp 半導体装置
CN1327266A (zh) * 2000-06-07 2001-12-19 三菱电机株式会社 半导体装置及其制造方法
JP2001351920A (ja) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW200403809A (en) 2004-03-01
KR20040012499A (ko) 2004-02-11
US9406610B2 (en) 2016-08-02
US8853861B2 (en) 2014-10-07
EP2175486B1 (en) 2015-04-22
JP2004063990A (ja) 2004-02-26
US20140291863A1 (en) 2014-10-02
EP3208846A1 (en) 2017-08-23
US20170033005A1 (en) 2017-02-02
DE60331799D1 (de) 2010-05-06
US8791576B2 (en) 2014-07-29
EP2863430A3 (en) 2015-07-22
US20120273953A1 (en) 2012-11-01
US8847403B2 (en) 2014-09-30
EP2863431B1 (en) 2017-04-26
US20140327143A1 (en) 2014-11-06
US20140299994A1 (en) 2014-10-09
EP2175487B1 (en) 2015-03-11
US20130168799A1 (en) 2013-07-04
JP3779243B2 (ja) 2006-05-24
CN1484303A (zh) 2004-03-24
US20130168865A1 (en) 2013-07-04
US8633595B2 (en) 2014-01-21
US20140299960A1 (en) 2014-10-09
US7906851B2 (en) 2011-03-15
US20140299996A1 (en) 2014-10-09
EP2175486A2 (en) 2010-04-14
US20130175692A1 (en) 2013-07-11
US20080012147A1 (en) 2008-01-17
US20130175691A1 (en) 2013-07-11
US20140299987A1 (en) 2014-10-09
EP2175487A3 (en) 2012-04-18
US9502353B2 (en) 2016-11-22
US9412699B2 (en) 2016-08-09
US8633594B2 (en) 2014-01-21
EP2863430A2 (en) 2015-04-22
US20140145335A1 (en) 2014-05-29
EP2863430B1 (en) 2017-04-12
US20140306346A1 (en) 2014-10-16
EP2175487B8 (en) 2015-05-06
US9412698B2 (en) 2016-08-09
US8841775B2 (en) 2014-09-23
US8872352B2 (en) 2014-10-28
US20120319281A1 (en) 2012-12-20
US8410613B2 (en) 2013-04-02
US9224690B2 (en) 2015-12-29
US9224689B2 (en) 2015-12-29
US7446418B2 (en) 2008-11-04
US20110001248A1 (en) 2011-01-06
EP2863431A3 (en) 2015-07-22
US10403543B2 (en) 2019-09-03
US20040021227A1 (en) 2004-02-05
US20180233405A1 (en) 2018-08-16
US9412696B2 (en) 2016-08-09
US20050218527A1 (en) 2005-10-06
US20140291864A1 (en) 2014-10-02
EP2175487A2 (en) 2010-04-14
US20140077392A1 (en) 2014-03-20
US20140299993A1 (en) 2014-10-09
EP1387404A2 (en) 2004-02-04
US20130200481A1 (en) 2013-08-08
US20140145336A1 (en) 2014-05-29
US20140291861A1 (en) 2014-10-02
US8829681B2 (en) 2014-09-09
EP2175486A3 (en) 2012-03-28
US7301241B2 (en) 2007-11-27
KR100917455B1 (ko) 2009-09-14
US8872353B2 (en) 2014-10-28
US9082771B2 (en) 2015-07-14
US9406612B2 (en) 2016-08-02
EP3208846B1 (en) 2018-09-12
US8872347B2 (en) 2014-10-28
US20120273969A1 (en) 2012-11-01
US9412697B2 (en) 2016-08-09
US9406611B2 (en) 2016-08-02
EP2863431A2 (en) 2015-04-22
US9406613B2 (en) 2016-08-02
TWI223399B (en) 2004-11-01
US20110115091A1 (en) 2011-05-19
EP1387404A3 (en) 2005-02-09
US20120280396A1 (en) 2012-11-08
US9972531B2 (en) 2018-05-15
US7932609B2 (en) 2011-04-26
US9105640B2 (en) 2015-08-11
US20120273956A1 (en) 2012-11-01
EP1387404B1 (en) 2010-03-24
US20140291862A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
CN1294653C (zh) 半导体装置及其制造方法
CN1230915C (zh) Mim电容器
CN1154170C (zh) 半导体器件及其制造方法
CN1284242C (zh) 半导体器件及其制造方法
CN1171304C (zh) 半导体存储器及其制造方法
CN1248547C (zh) 有机电致发光显示装置及其制造方法
CN1420560A (zh) 半导体器件及其制造方法
CN1160772C (zh) 半导体器件及其制造方法
CN1941371A (zh) 半导体器件
CN1199281C (zh) 半导体装置
CN1310333C (zh) 非易失性半导体存储器及其制造方法
CN1449045A (zh) 半导体装置及其制造方法
CN101048868A (zh) 具有三维层叠结构的半导体器件的制造方法
CN1160742C (zh) 电阻器及其制造方法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1617312A (zh) 半导体器件及其制造方法
CN1665017A (zh) 半导体器件及其制造方法
CN1221220A (zh) 具备电容器的半导体装置及其制造方法
CN1913120A (zh) 半导体装置的制造方法及半导体装置
CN101067985A (zh) 电子器件
CN1525553A (zh) 半导体装置的制造方法
CN1873953A (zh) 半导体元件及其制造方法
CN101069279A (zh) 半导体器件及其制造方法
CN1299357C (zh) 半导体器件及其制造方法
CN1797216A (zh) 蚀刻方法及使用该方法的接触孔的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150512

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070110