CN1301480A - 印刷布线板和印刷布线板的制造方法 - Google Patents

印刷布线板和印刷布线板的制造方法 Download PDF

Info

Publication number
CN1301480A
CN1301480A CN99806391A CN99806391A CN1301480A CN 1301480 A CN1301480 A CN 1301480A CN 99806391 A CN99806391 A CN 99806391A CN 99806391 A CN99806391 A CN 99806391A CN 1301480 A CN1301480 A CN 1301480A
Authority
CN
China
Prior art keywords
mentioned
wiring
wiring board
conductor
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99806391A
Other languages
English (en)
Other versions
CN1245061C (zh
Inventor
广濑直宏
苅谷隆
森要二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15532998A external-priority patent/JPH11330698A/ja
Priority claimed from JP10140695A external-priority patent/JPH11340591A/ja
Priority claimed from JP10140694A external-priority patent/JPH11340590A/ja
Priority claimed from JP9472599A external-priority patent/JP4197070B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN1301480A publication Critical patent/CN1301480A/zh
Application granted granted Critical
Publication of CN1245061C publication Critical patent/CN1245061C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49194—Assembling elongated conductors, e.g., splicing, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Abstract

在布线图形58b、58c、58d的交叉部X,对成为90°以下的角部C的部位附加嵌条F并形成布线图形58。由于附加了嵌条F,所以在交叉部X上布线图形不会变细而发生断路。并且,因为在该交叉部X不会发生应力集中,所以布线图形中不会发生断路,进而,在该布电路的交叉部X与层间树脂绝缘层之间没有留下气泡,因此能提高印刷布线板的可靠性。

Description

印刷布线板和印刷布线板的制造方法
技术领域
本发明涉及一种形成布线图形的印刷布线板，特别，涉及一种可适用于多层叠合布线板的印刷布线板和印刷布线板的制造方法。
背景技术
现在，为了实现多层印刷布线板的高密度化，采用在芯板(coresubstrate)上进行交互叠合绝缘层和导体层的方法。在这里，作为该叠合的方法，有全加层法和半加层法两种。有关该半加层法而在多层印刷布线板的层间树脂绝缘层上形成导体电路的制造工序，将参照图32进行说明。
首先，在芯板230的两面上，形成具有成为通路孔的开口250a的绝缘层250，在该层间树脂绝缘层250的表面形成均匀无电解电镀铜膜252(图32(A))。然后，在使形成抗蚀剂用的抗蚀剂(图未示出)粘接到无电解电镀铜膜252上后，对该抗蚀剂膜进行曝光、显影并形成电镀用抗蚀剂254(图32(B))。以后，通过把芯板230浸渍在电解电镀液里，经由该无电解电镀铜膜252进行通电，在抗蚀剂254的非形成部上析出电解电镀铜膜256(图32(C))。接着，通过剥离该抗蚀剂254，用蚀刻法剥去该抗蚀剂254下的无电解电镀铜膜252，形成布线图形258a、258b和通路孔260。重复同样的工序，进而，形成层间树脂绝缘层350、布线图形358及通路孔360(图32(E))。
将图32(E)B-B剖面示于图33(B)。现在，在多层印刷布线板中，为防止断路，采用从一条主布线引出分支布线的设计。因此，产生如图33(A)、图33(B)所示的T字形交叉部X。
可是，在上述的交叉部中有时布线图形发生断路。即，参照图32(C)并如上所述，在抗蚀剂254非形成部上形成该布线图形258，而且如图33(A)的交叉部X所示，在该交叉部的布线图形258的壁面258β、258β以90°以下进行交叉(这里为直角)的角部C，电镀液的分布变差，而使布线图形变细。因此，有时发生断路。
另外，如图33(B)所示，在该交叉部X，由铜等金属构成的布线图形258b急转弯，因而在反复热收缩时，使应力集中于该交叉部的角部C上，有时在该布线图形中引进裂缝CL而断路。
进而，参照图32(E)并如上所述，在该布线图形258b上涂布层间树脂绝缘层350时，如图33(B)所示在交叉部的角部C，有时在布线图形258b与层间树脂绝缘层350之间留下气泡B。在这里，若层间树脂绝缘层350的下层留下气泡B，则在使印刷布线板热收缩时，该气泡B会膨胀，并成为印刷布线板发生故障的原因。
作为本发明的又一背景技术，通过在芯板上交互层叠层间树脂绝缘层和布线层形成了多层叠合布线板。现在，多层叠合布线板以加层法为主来制造，上述的布线层在利用电解或无电解电镀在层间树脂绝缘层上形成的抗蚀剂的开口部上形成。而且，上下的布线层通过贯通层间树脂绝缘层的通路孔进行电连接。该布线层由用作通路孔的接受盘的通路孔接合区、布线图形以及起到施加电源等高电位象电容电极之类作用的β部等构成。在这里，通路孔接合区的大小、布线图形的宽度及这些的绝缘间隔，由抗蚀剂的图象分辩率、电镀的附着情况等决定最小值，以比该最小值要大的值来制造通路孔接合区、布线图形。
组装用的多层叠合布线板起到作为对在上面安装的IC芯片等的电子构件与位于下面的母板等的印刷布线板进行电连接的连接器的作用。在这里，为适应该电子构件与印刷布线板之间连接部分的高密度化，要求更窄的布线图形的线宽、绝缘间隔及接合区直径。但是，若将这些值缩小到比上述的最小值还小的值，则会因仅仅一点点工序条件的偏差，就不能形成所希望的布线，发生布线断路、布线相互短路等的机率增大，成品率下降。
另一方面，在不缩小布线图形的线宽及绝缘间隔下，为了适应上述的高密度化，也可以增加多层叠合布线板的叠合层的层数。但是，增加叠合层数时，除了指数函数性地增加制造工序复杂性之外，还降低可靠性和成品率。
在这里，作为本发明的又一背景技术，在现有技术的多层叠合布线板中，布线图形厚度出现较厚的部分和较薄的部分，使电阻变得不均匀，因而对电信号的传输造成不良影响。进而，使布线图形(平均厚度15μm)的上层所形成的层间树脂绝缘层(30μm)厚度变得不均匀，因此电特征不能稳定，并难以提高性能。
本发明人研究了其原因，已经断定随着布线图形配置的密度而引起层间树脂绝缘层厚度发生偏差。例如，在布线密度高的部分厚度变薄，而在密度低(在周围没有信号线的部分)处厚度变厚。并且，相反也有在布线密度高的部分厚度变厚，而在密度低处变薄。
由该事实出发，第一个理由，可以认为是随电镀厚度而发生偏差。即，可以认为在布线密度低的地方，电解电镀时电场集中使厚度加厚，相反，在布线密度高的地方，由于电场分散，所以信号线的厚度变薄。
进而，作为第二个理由，可以认为是因蚀刻液的传递使布线图形厚度发生偏差。现在，为了获得更高的性能，主要采用半加层法形成多层叠合布线板。在该半加层法中，在层间树脂绝缘层上施加均匀无电解电镀膜后，形成抗蚀剂图形，通过该无电解电镀膜进行通电，在抗蚀剂的非形成部形成电解电镀膜来形成导体层。在这里，在形成电解电镀膜后，剥离抗蚀剂之后，利用轻蚀刻法除去抗蚀剂下的无电解电镀膜。但是，就该轻蚀刻法而言，在布线密度高的部分，蚀刻液的传递不良，布线图形的厚度变厚，相反在密度低的地方，蚀刻液传递良好，布线图形的厚度变薄，同时线宽有时也变窄。
作为本发明的又一背景技术，在现有技术的组装基板中，多层芯板内的导体层与叠合布线层的连接如下进行，在多层芯板的表面设置从通孔到布线了的内层焊区，使通路孔与该内层焊区连接。即，在通孔拼命区添加向上层的通路孔连接用的内层焊区，或经由布线将通路孔连接用的内层焊区连接到通孔的接合区上。
可是，现有技术的接合区形状为了保持内层焊区互相绝缘，通孔间隔较宽，限制了多层芯板上形成通孔的个数。
另一方面，在组装基板中，形成里面的凸点数比表面侧的凸点数要多。这是因为一边合并从里面多个凸点来的布线一边与表面侧的凸点连接。例如，相对于信号线来说，要求是低电阻的电源线，在里面的凸点(母板侧)上有20条，而在表面(IC芯片侧)合并为1条。
在这里，在芯板的表面侧形成的叠合布线层和里侧形成的叠合布线层，可同一步调合并布线，而使上层的叠合布线层与下层的叠合布线层的层数相等，即，理想的是使层数最小。但是，如上所述那样限制了在多层芯板上能形成的通孔数。因此，在现有技术的组装基板中，都在里侧叠合布线层上进行了某种程度的布线合并后，通过多层芯板的通孔与表侧的叠合布线层连接。即，为了降低表侧的叠合布线层中的布线密度，本来不需要作成与里侧叠合布线层同样的层数。但是，若表里的叠合布线层层数不同，就会因非对称性而发生弯曲，所以作成表里的层数相同。即，由于限制多层芯板上形成的通孔数，所以必须增加里侧叠合布线层的层数，而且必须形成表侧的叠合布线层与里侧增加的该层数相等的层数。
即，在现有技术的印刷布线板(组装基板)中，因为增加叠合层的层数，而降低了上下层连接的可靠性，同时提高组装基板的成本，而且，存在组装基板的厚度或重量增大到需要值以上这样的问题。
本发明是为了解决上述课题而进行的，其目的在于提供一种在电路图中不发生断路的印刷布线板和印刷布线板的制造方法。
本发明的另一个目的在于提供一种能以高成品率制造高密度的印刷布线板。
本发明的又一个目的在于提供一种布线图形和层间树脂绝缘层厚度均匀性优良的印刷布线板。
本发明的再一个目的在于提供一种通过使芯板上形成的通孔高密度化，而能减少叠合层的层数的印刷布线板和印刷布线板的制造方法。
发明的公开
为达到上述目的，本发明第1方面，在绝缘基板或设有层间树脂绝缘层的基板上具有布线图形的印刷布线板中，其技术特征为，
在上述布线图形的交叉部上附加了嵌条。
在本发明第1方面的印刷布线板中，由于在印刷布线板的布线图形的交叉部附加了嵌条，所以在该交叉部的布线图形而不会变细发生断路。并且，也不因热收缩而发生裂缝。
并且，本发明第2方面，在绝缘基板或设有层间树脂绝缘层的基板上具有布线图形的印刷布线板中，其技术特征为，
在上述布线图形的交叉部，对90°以下的角部附加了嵌条。
在本发明第2方面的印刷布线板中，由于在印刷布线板的布线图形交叉部，对90°以下的角部附加了嵌条，所以在该交叉部的布线图形而不会变细发生断路。并且，也不因热收缩而发生裂缝。
在本发明第3方面的印刷布线板中，由于在印刷布线板的布线图形交叉部附加了嵌条，应力不会集中到该交叉部，因此不发生布线图形上断路，进而，该布线图形的交叉部与层间树脂绝缘层之间不会有气泡残留，因而提高印刷布线板的可靠性。
本发明第4方面的印刷布线板的制造方法具备：
在绝缘基板或设有层间树脂绝缘层的基板上形成具有用于形成布线图形的开口部的抗蚀剂的工序；以及
通过在该抗蚀剂的开口部上使金属层析出而形成布线图形的工序，其技术特征是，
在形成上述抗蚀剂的工序中，在布线图形的交叉部对90°以下的角部进行倒角。
在本发明第4方面的印刷布线板的制造方法中，在形成具有用于形成布线图形的开口部的抗蚀剂的工序中，在布线图形的交叉部对90°以下的角部进行倒角并形成抗蚀剂。而且，该倒角部形成布线图形，以便成为嵌条。在这里，由于附加了嵌条，所以在该交叉部的布线图形不会变细而断路。
本发明第5方面，其技术特征是：
在绝缘基板或设有层间树脂绝缘层的基板上形成具有用于形成布线图形的开口部的抗蚀剂的工序中，具备：
在布线图形的交叉部对90°以下的角部进行倒角并形成抗蚀剂的工序；
通过在该抗蚀剂的开口部上使金属层析出而形成布线图形的工序；
在形成上述布线图形的上层上形成层间树脂绝缘层的工序；以及
在上述层间树脂绝缘层的上层形成布线图形的工序。
在本发明第5方面的印刷布线板中，在形成具有用于形成布线图形的开口部的抗蚀剂的工序中，在布线图形的交叉部对成为90°以下的角部的部位进行倒角并形成抗蚀剂。而且，该倒角部形成布线图形，以便成为嵌条。以后，又形成层间树脂绝缘层和布线图形。在这里，由于附加了嵌条，所以该交叉部布线图形不会变细而断路。并且，由于附加嵌条，应力不会集中到交叉部上，所以不会发生布线图形断路，进而，该布线图形的交叉部与层间树脂绝缘层之间不会有气泡残留，因而提高印刷布线板的可靠性。
为达到上述目的，本本发明第6方面的配设了导体部和布线图形的印刷布线板，其技术特征是根据与邻接的导体部的距离使布线图形设置宽度窄的部分。
在本发明第6方面的印刷布线板中，通过根据与邻接导体部的距离在布线图形中设置宽度窄的部分，保持布线图形与导体部的绝缘距离，可实现高密度化。在这里，由于在能保持与导体部的绝缘距离的部位上布线图形的宽度不变窄，所以降低断路发生的可能性，并提高成品率。
本发明第7方面的配设了导体部和布线图形的印刷布线板，其技术特征是：使上述布线图形被上述导体部夹着的部位的宽度变窄。
在本发明第7方面的印刷布线板中，通过使布线图形被导体部夹着的部位的宽度变窄，保持布线图形与导体部的绝缘距离，可实现高密度化。在这里，由于使能保持与导体部之间的绝缘距离的部位，即，不被导体部夹着的部分不变窄布线图形的宽度，所以发生断路的可能性降低，成品率提高。
在本发明第8方面的印刷布线板中，由于当1条布线图形被导体部夹着时，该布线图形的中心侧变窄宽度，所以能够保持与两导体部的绝缘距离。
本发明第9方面，其技术特征是在本发明第7方面中，当2条上述布线图形被上述导体部夹着时，使该布线图形在分别与导体部相反侧变窄宽度。
在本发明第9方面的印刷布线板中，由于当2条布线图形被导体部夹着时，使该布线图形分别在与导体部相反侧变窄宽度，所以能够保持与两导体部的绝缘距离。
本发明第10方面，其技术特征是：在本发明第7方面中，当至少3条以上的上述布线图形被上述导体部夹着时，
使除两侧以外，至少中央布线图形的一部分在中心侧变窄宽度，
使两侧的布线图形在分别与导体部相反侧变窄宽度。
在本发明第10方面的印刷布线板中，由于当3条以上的布线图形被导体部夹着时，使除两侧以外至少中央布线图形的一部分在中心侧变窄宽度，使两侧的布线图形分别在与导体部相反侧变窄宽度，所以能够保持与两导体部的绝缘距离及布线图形相互的绝缘距离。
在本发明第11方面的印刷布线板中，由于对导体部的布线图形侧做了切口，所以能够保持布线图形与两导体部的绝缘距离。
本发明第12方面的印刷布线板，由于可将多层叠合布线板的布线图形的间距变窄，所以不增加叠合层的层数而能实现高密度化。
本发明第13方面的印刷布线板，由于可使通路孔接合区或安装用焊区间的间距变窄，所以不增加叠合层的层数而能实现高密度化。
为达到上述目的，本发明第14方面，在交互层叠层间树脂绝缘层与导体层而构成的印刷布线板中，其技术特征是：
在构成上述导体层的布线图形的周围配设了虚设导体。
并且，本发明第15方面，在交互层叠层间树脂绝缘层和导体层构成的印刷布线板中，其技术特征是：
在构成上述导体层的多条布线图形的周围配设了虚设导体。
在本发明第14和15方面中，因在布线图形的周围配设了虚设导体，故在用电解电镀法形成导体层时，不会发生电场集中，可以规定的厚度来形成布线图形。因此，能够以均匀的厚度来形成孤立的布线图形和和密集部分的布线图形，进而，由于可使该布线图形上层的层间树脂绝缘层的厚度均匀，故可提高印刷布线板的电特性。另外，本发明所说的布线图形、虚设导体也可以不在所谓的芯板上形成，为慎重起见在此附记。
在本发明第16方面中，由于将虚设导体的宽度定为布线图形的最小宽度的1～3倍，所以不会发生电场集中，而能以规定的厚度来形成布线图形和虚设导体。
在本发明第17方面中，由于将虚设导体与布线图形的间隔定为布线图形的最小宽度的1～3倍，所以不会发生电场集中，而能以规定的厚度来形成布线图形和虚设导体。
本发明第18方面，在交互层叠层间树脂绝缘层与导体层构成的印刷布线板中，其技术特征是：
在构成上述导体层的孤立接合区的周围配设了虚设导体。
在本发明第18方面中，由于在孤立接合区的周围配设了虚设导体，所以在用电解电镀法形成导体层时，不会发生电场集中，而能以规定的厚度来形成孤立接合区。因此，能够以孤立的接合区和密集部分的接合区均匀的厚度来形成，并能提高印刷布线板的电特性。
在本发明第19方面中，由于用虚设导体包围了孤立接合区的周围，因此可减轻孤立接合区受到来自外部的噪声等的影响。
在本发明第20方面中，由于将虚设导体的宽度定为接合区直径的1/6～3倍，所以不会发生电场的集中，而能以规定的厚度来形成接合区和虚设导体。
在本发明第21方面中，由于将虚设导体与孤立接合区的最小间隔定为接合区直径的1/6～3倍，所以不会发生电场的集中，并可以规定的厚度来形成接合区和虚设导体。
本发明第22方面，在交互层叠层间树脂绝缘层与导体层而构成的印刷布线板中，其技术特征是：
在上述导体层上配设虚设导体，同时在该虚设导体与虚设导体的交叉部形成嵌条。
在本发明第22方面中，由于在该虚设导体与虚设导体的交叉部形成了嵌条，所以能够将虚设导体相互适当连接。
本发明第23方面，在交互层叠层间树脂绝缘层与导体层而构成的印刷布线板中，其技术特征是：
在上述导体层上配设虚设导体，同时在该虚设导体与虚设导体的交叉部，对直角或锐角部分形成了嵌条。
在本发明第23方面中，由于在虚设导体与虚设导体的交叉部对直角或锐角部分形成了嵌条，所以变成非直角或锐角部分，而不会因角部造成的应力集中而发生裂缝。
在本发明第24方面的印刷布线板中，在芯板的两面上形成交互层叠层间树脂绝缘层和导体层，并用通路孔连接各导体层间的叠合布线层而构成的印刷布线板中，其技术特征是：
在上述芯板上形成的通孔上形成圆形的接合区，并将通路孔与该接合区相连接。
在本发明第24方面的印刷布线板中，由于在通孔的接合区上设置通路孔，在该接合区上不附加通路孔连接用的焊区，所以可增加芯板上配设的通孔数。
在本发明第25方面的印刷布线板上，通孔的半径为175μm以下且在125μm以上。超过175μm时，配设在芯板上的通孔数减少，不足125μm，则难以用钻床形成通孔。另一方面，接合区的半径比通孔的半径大75μm～175μm。是因为，在技术上可能的最小值是：通路孔直径为25μm，对接合区的通路孔用开口的误差为±12.5(合计25)μm，对通孔的接合区误差为25μm，这些总计为75μm。另一方面是因为，在经济上可以大量生产的最小值是：通路孔直径为35μm，对接合区的通路孔用开口的误差为+20(合计40)μm，对通孔的接合区的误差为100μm，这些总计为175μm。即，通过将接合区形成为比通孔半径大75μm～175μm，在接合区上配设通路孔在技术上和经济上都成为可行。
本发明第26方面的印刷布线板的制造方法，其技术特征是包含：
(a)在多倒角(面取リ)用的基板上用钻床穿设通孔用的通孔的工序；
(b)在上述通孔内形成金属膜的工序；
(c)在上述通孔的开口部形成接合区的工序；
(d)在上述基板上涂布成为层间树脂绝缘层树脂的工序；
(e)对上述接合区进行位置重合，并在上述接合区之上对上述树脂中形成35μm以下的开口的工序；以及
(f)在上述开口形成金属膜，作成通路孔的工序，
设定上述接合区的半径是在上述通孔的直径、对上述通孔的接合区误差范围、开口直径和对上述接合区的开口误差范围的合计值以上，且在700μm以下。
在本发明第26方面中，由于将接合区的半径设定在通孔的直径、对通孔的接合区误差范围、开口直径和对上述接合区的开口误差范围的合计值以上，所以可在接合区之上形成通路孔。在这里，由于把接合区直径设定在700μm以下，与在现有技术的接合区上附加通路孔配设用的接合区的结构比较，可提高通孔的配设密度。
在本发明第27方面中，将接合区的半径设定为200～350μm。这是因为，在技术上可能的最小值是：通孔半径125μm，通路孔直径为25μm，对于接合区的通路孔用开口的误差为±12.5(合计25)μm，对通孔的接合区误差为25μm，这些的合计为200μm。另一方面是因为，在经济上可以大量生产的最小值是：通孔半径为175μm，通路孔径为35μm，通路孔用开口的误差为±20(合计40)μm，对通孔的接合区的误差为100μm，这些的合计(半径)为350μm。通过设定在该值，可以在技术上是可行的、且在经济性高的范围内在接合区上配设通路孔。
另外，在上述印刷布线板中，可采用在基板上形成电镀抗蚀剂，使金属层在该开口部上析出作成布线图形的全加层法，或者在基板上设置金属层后，形成电镀抗蚀剂，使金属层在该开口部上析出，除去电镀抗蚀剂后除去电镀抗蚀剂下的金属层作成布线图形的半加层法。
在本发明中，理想的是利用无电解电镀用粘接剂用作上述层间树脂绝缘层。该无电解电镀用粘接剂最好为，把硬化处理了的在酸或氧化剂中有可溶性的耐热性树脂粒子，分散到酸或在氧化剂中有难溶性的未硬化的耐热性树脂之中的粘接剂。
经过用酸、氧化处理，溶解除去耐热性树脂粒子，可在表面形成由章鱼状小柱(anchor)构成的粗化表面。
在上述无电解电镀用粘接剂中，特别是用作硬化处理了的上述耐热性树脂粒子，理想的是使用：①平均粒径为10μm以下的耐热性树脂粉末、②使平均粒径为2μm以下的耐热性树脂粉末凝聚的凝聚粒子、③平均粒径为2～10μm的耐热性树脂粉末和平均粒径为2μm以下的耐热性树脂粉末的混合物、④在平均粒径为2～10μm的耐热性树脂粉末的表面上附着平均粒径为2μm以下的耐热性树脂粉末或无机粉末的至少一种而构成的类似粒子、⑤平均粒径为0.1～0.8μm的耐热性树脂粉末和平均粒径超过0.8μm但不到2μm的耐热性树脂粉末的混合物以及⑥平均粒径为0.1～1.0μm的耐热性树脂粉末。这些是为了能够形成更复杂的小柱。
粗化表面的深度以Rmax=0.01～20μm为好。这是为了确保密接性。特别是，在半加层法中，以0.1～5μm为好。也是因为一方面确保密接性，一方面可以除去无电解电镀膜。
用作在上述酸或氧化剂中难溶性的耐热性树脂，理想的是“由热硬化性树脂和热可塑性树脂组成的树脂复合体”或“感光性树脂和热可塑性树脂组成的树脂复合体”。这是由于前者耐热性高，后者可用光刻法形成通路孔用的开口。
作为上述热硬化性树脂，可以使用环氧树脂、苯酚树脂、聚酰亚胺树脂等。并且，进行感光时，使甲基丙烯酸或丙烯酸等与热硬化基进行丙烯反应。特别是以环氧树脂的丙烯酸脂为最好。
作为环氧树脂，可以使用苯酚酚醛型、甲酚酚醛型等的酚醛树脂型环氧树脂、二环戊二烯改性的脂环式环氧树脂等。
作为热可塑性树脂，可以使用聚醚砜(PES)、聚砜(PSF)、聚苯撑砜(PPS)、聚苯撑硫化物(PPES)、聚苯醚(PPE)、聚醚亚胺(PI)等。
热硬化性树脂(感光性树脂)与热可塑性树脂的混合比率，可以是热硬化性树脂(感光性树脂)/热可塑性树脂=95/5～50/50。这是了既不损害耐热性又能确保高的韧性值。
上述耐热性树脂粒子的混合重量比，对耐热性树脂基质的固形部分可以为5～50重量％，较好为10～40重量％。
耐热性树脂粒子可以是氨基树脂(三聚氰胺树脂、尿素树脂、鸟粪胺树脂)、环氧树脂等。
另外，粘接剂也可以由组成不同的2层构成。
此外，作为附加于多层叠合布线板表面的抗焊料层，可使用利用胺系硬化剂或咪唑硬化剂等对各种树脂例如，双酚A型环氧树脂、双酚A型环氧树脂的丙烯酸脂、酚醛型环氧树脂及酚醛型环氧树脂的丙烯酸脂等进行了硬化的树脂。
另一方面，由于这样的抗焊料层由具有刚性骨架的树脂构成，所以有时发生剥离。因此，通过设置加强层也能防止抗焊料层的剥离。
在这里，作为上述酚醛型环氧树脂的丙烯酸脂，可以采用使苯酚酚醛或甲酚酚醛型的环氧丙醚与丙烯酸或甲基丙烯酸等进行了反应的环氧树脂等。
理想的是上述咪唑硬化剂在25℃为液状。因为液状可以均匀混合。
作为这样的液状咪唑硬化剂，可以使用1-苄基-2-甲基咪唑(品名：1B2MZ)、1-氰基乙基-2-乙基-4-甲基咪唑(品名：2E4MZ-CN)、4-甲基-2-乙基咪唑(品名：2E4MZ)。
该咪唑硬化剂的添加量对上述抗焊料剂组成物的总固形部分定为1～10重量％是理想的。其理由是因为添加量若在该范围，容易进行均匀混合。
上述抗焊料剂硬化前的组成物，可以使用乙二醇醚系溶剂作为溶剂。
使用了这样的组成物的抗焊料层不会发生游离酸，不使铜焊区表面氧化。并且，对人体的损害也少。
作为这样的乙二醇醚系的溶剂，特别理想的是使用从下述结构式的溶剂中选择的至少一种：二乙烯乙二醇二甲醚(DMDG)及三乙烯乙二醇甲醚(DMTG)。这是因为这些溶剂通过约30～50℃的加温就能使作为反应引发剂的二苯甲酮或米蚩酮完全溶解。
CH3O-(CH2CH2O)n-CH3    (n=1～5)
该乙二醇醚系溶剂，对抗焊料剂组成物的总重量可以为10～70重量％。
作为以上说明了的抗焊料剂组成物，除此之外，还有各种消泡剂或平坦剂，为了改善耐热性或耐碱性和提供可挠性可添加热硬化性树脂，而为改善解象度可添加感光性单体等。
例如，作为平坦剂可以由丙烯酸脂聚合物构成。另外，作为引发剂可用于バガイギ-制造的イルガキュァ I907，作为光增感剂可用日本化药制造的DETX-S。
进而，在抗焊料剂组成物中，也可以添加色素或颜料。为了能够隐蔽布线图形。使用酞青绿作为该色素是理想的。
作为添加成分的上述热硬化性树脂，可使用双酚型环氧树脂。作为该双酚型环氧树脂，有双酚A型环氧树脂和双酚F型环氧树脂，在注重耐碱性的场合可使用前者，要求降低粘度的场合(注重涂布性时)可使用后者。
作为添加成分的上述感光性单体，可使用多价丙烯酸系单体。这是因为多价丙烯酸系单体可使解象度提高。例如，作为多价丙烯酸系单体可以使用日本化药制造的DPE-6A和共荣社化学制造的R-604。
并且，这些抗焊料剂组成物在25℃下、5～10 Pa·s较好，1～10Pa·s更好。这是因为，具有用辊式涂布机容易进行涂布的粘度。
附图的简单说明
图1是本发明的第1实施例的多层印刷布线板的制造方法工序图。
图2是第1实施例的多层印刷布线板的制造方法工序图。
图3是第1实施例的多层印刷布线板的制造方法工序图。
图4是第1实施例的多层印刷布线板的制造方法工序图。
图5是第1实施例的多层印刷布线板的制造方法工序图。
图6是第1实施例的多层印刷布线板的制造方法工序图。
图7是第1实施例的多层印刷布线板的制造方法工序图。
图8是第1实施例的多层印刷布线板的制造方法工序图。
图9是示于图4(M)的工序的芯板的C向视图。
图10是示于图4(O)的工序的芯板的E向视图。
图11是第1实施例的改变例的形成了布线图形的芯板平面图。
图12是表示第1实施例的布线图形的说明图。
图13是表示本发明第2实施例的多层叠合布线板的剖面的图。
图14(A)是示于图13的多层叠合布线板的A-A横剖面图，图14(B)是表示布线图形之例的平面图。
图15是表示布线图形之例的平面图。
图16是表示第2实施例的布线图形之例的平面图。
图17是本发明第3实施例的多层叠合布线板的剖面图。
图18是图17的X-X横剖面图。
图19(A)是图18中的A部放大图，图19(B)是图18中的B部放大图。
图20(C)是图18中的C部放大图，图20(C’)是孤立接合区的放大图。
图21是图18中的D部放大图。
图22是信号线和虚设导体放大图。
图23是本发明第4实施例的印刷布线板的制造方法工序图。
图24是第4实施例的印刷布线板的制造方法工序图。
图25是第4实施例的多层印刷布线板的制造方法工序图。
图26是第4实施例的印刷布线板的制造方法工序图。
图27是第4实施例的印刷布线板的制造方法工序图。
图28是第4实施例的印刷布线板的制造方法工序图。
图29是第4实施例的印刷布线板的制造方法工序图。
图30是本发明第4实施例的印刷布线板的制造方法的剖面图。
图31是示于图30的芯板的B-B剖面图。
图32是现有技术的多层印刷布线板的制造方法工序图。
图33(A)是表示现有技术的多层印刷布线板的布线图形的图。图33(B)是图32(E)的B-B剖面图。
实施本发明的最佳形态
以下，参照附图，说明本发明实施例的多层印刷布线板的制造方法。
在这里，说明用于第1实施例的多层印刷布线板制造方法的A．无电解电镀用粘接剂、B．层间树脂绝缘剂和C．树脂充填剂的组成。
A．无电解电镀用粘接剂调制用的原料组成物(上层用粘接剂)
[树脂组成物①]
将甲酚酚醛型环氧树脂(日本化药制造，分子量2500)的25％丙烯化合物，以80wt％的浓度溶解于DMDG中的树脂液的35重量部、感光性单体(东亚合成制造，ァロニツクスM315)3.15重量部、消泡剂(サンノプコ制造，S-65)0.5重量部以及NMP3.6重量部进行搅拌混合而获得。
[树脂组成物②]
将聚醚砜(PES)12重量部、平均粒径1.0μm的环氧树脂粒子(三洋化成制造，聚合物球)7.2重量部，平均粒径0.5μm的环氧树脂粒子3.09重量部进行混合后，进而添加NMP30重量部，并用珠磨机搅拌混合而获得。
[硬化剂组成物③]
将咪唑硬化剂(四国化成制造，2E4MZ-CN)2重量部、光引发剂(チバガイギ-制造的イルガキュァI-907)2重量部、光增感剂(日本化药制造，DETX-S)0.2重量部及NMP1.5重量部进行搅拌混合得到。
B．层间树脂绝缘剂调制用的原料组成物(下层用粘接剂)
[树脂组成物①]
将甲酚酚醛型环氧树脂(日本化药制造，分子量2500)的25％丙烯化合物，以80wt％的浓度溶解于DMDG中的树脂液的35重量部、感光性单体(东亚合成制造，ァロニツクスM315)4重量部、消泡剂(サンノプコ制造，S-65)0.5重量部以及NMP3.6重量部进行搅拌混合而获得。
[树脂组成物②]
将聚醚砜(PES)12重量部、及平均粒径0.5μm的环氧树脂粒子(三洋化成制造，聚合物球)14.49重量部进行混合后，进而添加NMP30重量部，并用珠磨机搅拌混合而获得。
[硬化剂组成物③]
将咪唑硬化剂(四国化成制造，2E4MZ-CN)2重量部、光引发剂(チバガイギ-制造的イルガキュァI-907)2重量部、光增感剂(日本化药制造，DETX-S)0.2重量部及NMP1.5重量部进行搅拌混合得到。
C．树脂充填剂调制用的原料组成物
在本发明中使用的充填剂，理想的是由从双酚F型环氧树脂和双酚A型环氧树脂中选择的至少一种以上双酚型环氧树脂、咪唑硬化剂及无机粒子构成。
无机粒子的粒径，理想的是0.1～5.0μm。并且，无机粒子的调配量以重量比计可以为环氧树脂的1.0～2.0倍。
作为无机粒子可以是二氧化硅、氧化铝、莫来石、SiC等。
在充填充填剂的通孔内壁上形成粗化层是所希望的，其凹凸的高度理想的是Rmax=0.01～5μm。
[树脂组成物①]
将双酚A型环氧树脂单体(油化シエル制造，エピコ-ト828)100重量部、在表面上平均粒径1.5μm的Al2O3球状粒子150重量部、N-甲基吡啶酮(NMP)30重量部、平坦剂(サンノプコ制造，ペレノ-ルS4)1.5重量部进行搅拌混合，在23±1℃下将其混合物的粘度调整到45000～49000cps。
[硬化剂组成物②]
将咪唑硬化剂(四国化成制造，2E4MZ-CN)6.5重量部。
接着，参照图1到图9说明印刷布线板的制造。
(1)如图1(A)所示，把在由厚度1mm的玻璃环氧树脂或BT(双马来酸酐缩亚胺吖嗪)树脂构成的基板30的两面上层叠12μm的铜箔32的铜箔层叠板30A作为出发材料。首先，对该铜箔层叠板进行钻床钻孔，在通孔内析出无电解电镀33并形成通孔36(图1(B))。通过把铜箔32蚀刻成图形，在如图1(C)所示的芯板30上形成导体层34。
(2)水洗该基板30，并干燥后，通过作为氧化浴(黑化)使用NaOH(10g/l)、NaClO2(40g/l)和Na3O4(6g/l)，作为还原浴使用NaOH(10g/l)和NaBH4(6g/l)的氧化-还原处理，如图1(D)所示，在导体层34和通孔36的表面上设置粗化层38。
(3)将上述C的树脂充填剂调制用的原料组成物混合进行搅拌得到树脂充填剂。
(4)向该芯板30的通孔36中充填由热硬化性树脂构成的充填剂40。与此同时，向芯板30的表面上涂布充填剂40(参照图2(E))。
(5)使充填剂热硬化，并通过使用400#带状研磨纸(三共理化学制造)的带状打磨器研磨，进行研磨使得通孔接合区36a和导体层34的表面不留下树脂充填剂。接着，以SiC微粒进行用于除去上述带状打磨器研磨引起的损伤的抛光研磨。对基板的另一面也同样进行这样的一连串研磨。
接着，进行在100℃下1小时，在150℃下1小时的加热处理使树脂充填剂40硬化。
这样一来，除去在通孔36等中充填了的树脂充填剂40的表层部和通孔接合区36a等上表面的粗化层，将基板30的两面平滑化。
(6)在上述(5)的处理中露出的通孔接合区36a、导体层34上表面，如图2(G)所示，形成由厚度2.5μm的Cu-Ni-P合金构成的粗化层(凹凸层)42，进而，可在粗化层42表面设置厚度0.3μm的Sn层(图未示出)。
其形成方法如下所述。对基板30进行酸性脱脂及轻蚀刻，接着，在由氯化钯和有机酸构成的触媒溶液中进行处理，提供触媒Pa，并使该触媒活化后，在由硫酸铜8g/l、硫酸镍0.6g/l、柠檬酸15g/l、次亚磷酸29g/l、硼酸31g/l、表面活性剂0.1g/l和PH=9构成的无电解电镀浴中施行电镀，在导体层34上表面和通孔接合区36a上表面形成Cu-Ni-P合金的粗化层42。接着，可在硼氟化锡0.1mol/l、硫代尿素1.0mol/l、温度50℃，pH=1.2的条件下进行Cu-Sn置换反应，并在粗化层42的表面设置厚度0.3μm的Sn层。另外，也可以利用配制第2铜配位化合物与有机酸的蚀刻液来粗化通孔接合区36a和导体层34表面，也可以在氧化还原处理中进行粗化，而不用该Cu-Ni-P合金的粗化层42。
(7)对上述组成物B的层间树脂绝缘剂调制用的原料组成物进行搅拌混合，并调整成粘度为1.5Pa·s而得到层间树脂绝缘剂(下层用)。
接着，对上述组成物A的无电解电镀用粘接剂调制用的原料组成物进行搅拌混合，并调整成粘度为7Pa·s而得到无电解电镀用粘接剂溶液(上层用)。
(8)在上述(6)的基板30(图2(G))的两面上，如图2(H)所示，在上述(7)所得的粘度为1.5Pa·s的层间树脂绝缘剂(下层用)44在调制后24小时以内，用辊式涂布机进行涂布，在水平状态放置20分钟后，在60℃进行30分钟干燥(前烘)。然后，在上述(7)所得的粘度为7Pa·s的感光性粘接剂溶液(上层用)46在调制后24小时以内进行涂布，在水平状态放置20分钟后，在60℃进行30分钟干燥(前烘)，形成厚度35μm的粘接剂层50。
(9)在上述(8)形成粘接剂层50的基板30的两面上，密接印有85μm黑圆的光掩膜(图未示出)，用超高压水银灯以500mJ/cm2进行曝光。用DMTG对其进行喷雾显影，进而，利用超高压水银灯以3000mJ/cm2对该基板进行曝光，进行在100℃下1小时、120℃下小时，而后150℃下3小时的加热处理(后烘焙)，如图3(I)所示，形成具有相当于光掩模的尺寸精度优良的φ85μm的开口(通路孔形成用开口)48，其厚度为35μm的层间树脂绝缘层(2层构造)50。另外，在成为通路孔的开口48内，也可以使锡镀层部分地露出。
(10)把形成开口48的基板30浸渍到铬酸中19分钟，溶解除去存在于层间树脂绝缘层50表面的环氧树脂粒子，由此，如图3(J)所示，将该层间树脂绝缘层50的表面制成粗化面51，而后，在中和溶液(シプレイ社制造)中浸渍之后进行水洗。
进而，在粗化处理(粗化深度3μm)了的该基板30表面，经过赋予触媒钯(ァトテツク制造)，使层间树脂绝缘层50的表面和通路孔用开口48的内壁面上附着触媒核。
(11)把基板浸渍到以下所示组成的无电解电镀水溶液中，如图3(K)所示，在整个粗面上形成厚度0.6μm的无电解铜电镀膜52。
[无电解电镀水溶液]
EDTA                    150g/l
硫酸铜                  20g/l
HCHO                    30ml/l
NaOH                    40g/l
α,α’-联二吡啶        80mg/l
PEG                     0.1g/l
[无电解电镀条件]
液温70℃下30分钟
(12)如图3(L)所示，在芯板30的无电解铜电镀膜52上张贴市售的感光性干膜54α，放置画有布线图形形成用的图形53b和通路孔·接合区形成用的黑圆图形的掩模53a，以100mJ/cm2进行曝光，用0.8％碳酸钠进行显影处理，如图4(M)所示设置厚度15μm的电镀抗蚀剂54。
图4(M)的C向视图，即，形成了电镀抗蚀剂54的芯板30平面图示于图9。图9中的D-D线相当于图4(M)的切断端的线。在电镀抗蚀剂54上形成用于形成接合区或通路孔的圆形开口部54a和用于形成布线图形的开口部54b。而且，在形成该布线图形的开口部54b的交叉部X’，对该开口部的侧壁54β的交叉角度为90°以下的角部C进行了倒角。同样，在形成布线图形的开口部54b弯曲的部位，对该部位的侧壁54β的交叉角度90°以下的角部L也进行了倒角。
(13)接着，在抗蚀剂非形成部分(开口部54a、54b)按以下条件施行电解铜电镀，形成如图4(N)所示厚度15μm的电解铜电镀膜56。
[电解电镀水溶液]
硫酸                           180g/l
硫酸铜                         80g/l
添加剂(ァトテツクジヤパン制造，カパラシド G L)
                               1ml/l
[电解电镀条件]
电流密度                       1A/dm2
时间                           30分
温度                           室温
(14)如图4(O)所示，在5％KOH中剥离除去电镀抗蚀剂54后，在硫酸和过氧化氢的混合液中蚀刻处理电镀抗蚀剂54下的无电解电镀膜52使之溶解除去，形成由无电解铜电镀膜52和电解铜电镀膜56构成的厚度18μm的布线图形58b、通路孔60和接合区61。
把上述芯板30在70℃下800g/l的铬酸里浸渍3分钟，对未形成布线图形58b、通路孔60和接合区61的无电解电镀用粘接剂层50的表面进行1μm蚀刻处理，除去表面的触媒钯。
图4(O)的箭头E视图，即，芯板30的平面图示于图10。图10中的F-F线相当于图4(O)的切断端的线。在芯板30上形成了布线图形58a、58b、58c、58d、58e、58f、58g、通路孔60和接合区61。在布线图形58b的交叉部X，在该布线图形的侧壁58β的交叉角度为90°以下的角部C附加嵌条F。进而，在布线图形(信号线)58c与布线图形(信号线)58d的交叉部X，在该布线图形58c的侧壁58β与布线图形58d的侧壁58β的交叉角度为90°以下的角部C附加嵌条F。并且，在布线图形(信号线)58d与布线图形(信号线)58e及布线图形(信号线)58f的交叉部X，在该布线图形的侧壁58β的交叉角度为90°以下的角部C附加了嵌条F。在这里，该布线图形(信号线)58e与布线图形(信号线)58f上所加邻接的嵌条F的一部分重叠。还有，在布线图形58g弯曲的部位，在该部位的侧壁58β的交叉角度为90°以下的角部L附加了嵌条F。
在本第1实施例中，由于在布线图形58的交叉部X附加嵌条F，参照图9对上述的抗蚀剂54的角部进行倒角，使电镀液的传递良好，所以能够防止象参照图33(A)的上述那样在现有技术中发生了的该交叉部X发生布线图形变细而引起断路的情况。进而，由于在布线图形58的交叉部X附加了嵌条F，所以能防止在印刷布线板重复热收缩时发生的应力集中而造成的断路。在这里，所形成的布线图形的线宽为50μm以下，较好为15～50μm，所形成的嵌条F宽度为75～100μm。形成嵌条F的宽度若为70μm以上，可防止印刷布线板重复热收缩时发生的应力集中而造成的断路。因此，设定线宽为70μm以上时就不需要附加嵌条。
(15)接着继续说明印刷布线板的制造工序。把形成了布线图形58的基板30浸到由硫酸铜8g/l、硫酸镍0.6g/l、柠檬酸15g/l、次亚磷酸钠29g/l、硼酸31g/l和表面活性剂0.1g/l构成的pH=9的无电解电镀液里，如图5(P)所示，在该布线图形58和通路孔60的表面形成厚度3μm的由铜-镍一磷构成的粗化层62。另外，也可以用蚀刻液或氧化还原处理法使导体电路58和通路孔60的表面粗化，而不用该粗化层62。
其次，在硼氟化锡0.1mol/l、硫代尿素1.0mol/l、温度50℃、pH=1.2的条件下进行Cu-Sn置换反应，在粗化层62的表面上设置厚度0.3μm的锡层(图未示出Sn层)。
(16)通过重复(2)～(14)的工序，进而，形成上层的层间树脂绝缘层和导体电路。即，在基板30的两面以辊式涂布机涂布层间树脂绝缘剂(下层用)，形成绝缘材料层144(图5(Q))。这时，如上所述正是由于在布线图形58的交叉部X附加嵌条F，参照图33(B)故与上述现有技术的印刷布线板不同，在布线图形58的交叉部X与层间树脂绝缘层(绝缘材料层)144之间不残留气泡，因此印刷布线板的可靠性提高。进而，使用辊式涂布机在该绝缘剂层144上涂布无电解电镀用粘接剂(上层用)，形成粘接剂层146。
在形成了绝缘剂层144和粘接剂层146的基板30两面密接光掩膜、进行曝光和显影、形成具有开口(通路孔形成用开口)148的层间树脂绝缘层150后，使该层间树脂绝缘层150的表面粗化(参照图5(R))。然后，在该粗面化处理过的该基板30表面形成无电解铜电镀膜152(参照图6(S))。接着，在无电解铜电镀膜152上设置抗蚀剂154后，在抗蚀剂非形成部分上形成电解铜电镀膜156(参照图6(T))。而后，用KOH剥离除去电镀抗蚀剂154后，溶解除去电镀抗蚀剂154下的无电解电镀膜152，形成导体电路(图未示)、接合区161和通路孔160。进而，在该导体电路、接合区161和通路孔160的表面形成粗化层162，于是完成多层印刷布线板(参照图7(U))。另外，在形成该上层的导体电路的工序中，不进行Sn置换。
(17)然后，在上述的多层印刷布线板上形成锡凸点。首先，在基板30上涂布厚度20μm的抗焊料剂组成物，在70℃下进行20分钟，70℃下30分钟的干燥处理后，以1000mJ/cm2的紫外线进行曝光和DMTG显影处理。
进而，在80℃下1小时、100℃下1小时、120℃下1小时和150℃下3小时的条件下进行加热处理，并如图7(V)所示，形成与焊区部分对应设置开口部71(开口径200μm)的抗焊料层(厚度20μm)70。
(18)接着，把该基板30浸到由氯化镍2.31×10-1mol/l、次亚磷酸钠2.8×10-1mol/l、和柠檬酸钠1.85×10-1mol/l构成的H=4.5的无电解镍电镀液里20分钟，在开口部71形成厚度5μm的镍电镀层72。进而，通过把该基板浸入由氰化金钾4.1×10-2mol/l、氯化铵1.87×10-1mol/l、柠檬酸钠1.16×10-1mol/l、和次亚磷酸钠1.7×10-1mol/l构成的无电解金电镀液中，在80℃的条件下经7分20秒，在镍电镀层上形成厚度0.03μm的金电镀层74，在通路孔160上形成焊锡凸点。以后，覆盖抗焊料层70的加强层78。
(20)然后，在抗焊料层70的开口部71印刷焊锡膏，在200℃下用回流法形成焊锡凸点76，并制成具有焊锡凸点的印刷布线板。
接着，参照图11说明第1实施例的改变例的印刷布线板的布线图形。参照图10，在上述第1实施例的印刷布线板中，附加了三角形的嵌条F，但有关本第2实施例的嵌条则附加了曲线状嵌条F。即，在布线图形58b的交叉部X，在该布线图形的侧壁58β的交叉角度为90°以下的角部C附加了嵌条F。进而，在布线图形(信号线)58c与布线图形(信号线)58d的交叉部X，在侧壁58β的交叉角度为90°以下的角部C附加了嵌条F。进而，在布线图形(信号线)58d与布线图形(信号线)58e及布线图形(信号线)58f的交叉部X，在该布线图形的侧壁58β的交叉角度为90°以下的角部C附加了嵌条F。还有，在布线图形58g弯曲的部位，在该部位的侧壁58β的交叉角度为90°以下的角部L也附加嵌条F。
改变例的嵌条具有难以集中应力的优点，另一方面，如图10所示形态的嵌条具有用于附加嵌条的处理(形成掩膜图形的处理)容易的优点。
在上述第1实施例的印刷布线板中，由于在印刷布线板的布线图形交叉部X为90°以下的角部C附加了嵌条F，所以在该交叉部不会发生应力集中引起的断路。而且，在布线图形的交叉部发生的该应力，也不会在层间树脂绝缘层50、150上发生裂缝。还有，由于该布线图形58的交叉部X与层间树脂绝缘层150之间不会残留气泡，所以能提高印刷布线板的可靠性。
另外，如图12(A)和图12(B)所示，即使布线图形58为X字、K字交叉的情况下，也可以附加嵌条F。
以下，参照附图说明本发明第2实施例的多层叠合布线板。
图13表示本发明第2实施例的多层叠合布线板的剖面。在多层芯板30的表面和里面形成了叠合布线层90A、90B。该叠合布线层90A、90B是由形成通路孔60、通路孔接合区61及布线图形58的层间树脂绝缘层50和形成通路孔160、接合区161及布线图形(图未示)的层间树脂绝缘层150构成。上层的通路孔160与该通路孔接合区61连接起来。
在表面(上面)一侧形成用于连接IC芯片焊区的(图未示)的焊锡凸点76U，在里面(下面)一侧形成用于连接母板焊区(未图示)的焊锡凸点76D。在多层叠合布线板内，从连接IC芯片的焊锡凸点76U来的布线图形朝向基板外周方向进行布线，并与连接母板侧的焊锡凸点76D连接。表侧的叠合布线层90A和里侧的叠合布线层90B经由芯板30中形成的通孔36进行连接。
将图13中的多层叠合布线板A-A剖面示于图14(A)。图14(A)的X-X线相当于图13的切断端。在第2实施例的多层叠合布线板中，所形成的通路孔接合区61和通路孔60直径为140～200μm。另一方面，布线图形58要根据与邻接的导体部(通路孔、通路孔接合区)的距离来形成宽度30μm的窄部分(以下称为窄宽部)58b和宽度40～50μm的正常线宽度部分(以下称为正常宽部)58a。
即，夹在通路孔接合区61、61间的2条布线图形58，把该通路孔接合区61、61夹着的部分作为窄宽部58b，在能保持与该2条布线图形58的通路孔接合区的绝缘间隔(在这里为40μm)的部位，形成40～50μm作为正常宽部58a。在这里，该2个通路孔接合区61分别在与通路孔接合区61相反的一侧变窄宽度，而保持与两个通路孔接合区61的绝缘距离。另一方面，配设在通路孔60与通路孔接合区61之间的布线图形58，即使在最接近的部分也能保持与通路孔60及通路孔接合区61的绝缘间隔(40μm)，所以全部都作为正常宽部58a来形成。
在第2实施例的多层叠合布线板中，通过变窄由导体部(通路孔接合区)夹着的部位(窄宽部)58a的宽度，保持布线图形58与导体部之间的绝缘距离而使布线图形58高密度化。所以不增加叠合层的层数就能够实现高密度化。在这里，由于能保持与导体部的绝缘距离的部位，即，不被通路孔接合区61夹着的部分(正常宽部)58a的宽度不变窄，所以在后述的制造工序中降低发生断路的可能性，并可防止成品率的降低。
进而，参照图14(B)、图15(C)、图15(D)和图16，继续说明第2实施例的布线图形58的形状。在图14(B)中，被导体部(通路孔接合区或安装用焊区(以下称焊区)61)夹着的1条布线图形58，在布线图形的中心侧设置变窄了宽度的窄宽部58b。即，通过布线图形58的中心侧变窄宽度来保持与两导体部(通路孔接合区或焊区61)的绝缘距离。
在图15(C)中，被导体部(通路孔接合区或焊区)61夹着3条布线图形时，在中心侧变窄宽度来形成中央的布线图形58，而分别在与导体部(通路孔接合区或焊区)61的相反侧变窄宽度来形成两侧的布线图形58。即，通过将中央布线图形变窄中心侧宽度，对两侧布线图形则分别变窄与导体部相反侧宽度，保持与两导体部的绝缘距离和布线图形相互的绝缘距离。
在图15(D)中，与图15(C)同样在3条布线图形58上设置窄宽部58a，同时，对导体部(通路孔接合区或焊区61)的布线图形侧做了切口。即，通过对通路孔接合区或焊区61的布线图形侧做切口来，保持布线图形与通路孔接合区或焊区61的绝缘距离。在该图15(D)所示的例子中，在仅通过象图15(C)所示的那样变窄布线图形的宽度不能保持40μm的绝缘间隔的情况下才使用。即，在图13中所示的上层通路孔160下端面直径为140μm时，把通路孔接合区或焊区61的直径，形成为比该直径大50μm的190μm。这是因为，上层通路孔160对通路孔接合区或焊区61的位置误差为±25μm左右，所以即使是最偏位置该通路孔160也能在通路孔接合区或焊区61上形成。因此，象图15(D)所示例子的那样，若将通路孔接合区或焊区61的一部分切口，则也有不能与上层通路孔160进行适当连接的情况，因而降低成品率。
并且，如图16所示，当4条以上的布线图形58被导体部61夹着时，除两侧外将中央布线图形的至少一部分在中心侧变窄宽度，并分别将两侧的布线图形在与导体部相反侧变窄宽度，就能够保持与两导体部61的绝缘距离和布线图形58相互的绝缘距离。
参照图13及所述的第2实施例的多层叠合布线板的制造方法，因为与参照图1～图8的上述第1实施例同样，所以省略说明。在这里，如图4(N)和图4(O)所示，在形成布线图形58之际，参照图14(A)～图15(D)和图16并如上所述，在第2实施例的多层叠合布线板中，对布线图形58只是将被通路孔接合区61等的导体部夹着的部位(窄宽部)58a的宽度变窄，即，不被通路孔接合区61夹着的部分(正常宽部)58a并不变窄宽度，所以上述的工序中发生断路的可能性降低，并提高成品率。
进而，在上述的例子中，  虽然举出用无电解电镀法形成布线图形的例子，但是利用铜箔蚀刻法形成布线图形时，也可以应用上述第2实施例的布线图形的形状。另外，在上述第2实施例中，虽然举出使被通路孔接合区或焊区61夹着的布线图形的一部分变细的例子，但是当然也可以将被通路孔、β层夹着，或接近的一部分布线图形同样变细。
以下，参照附图说明本发明第3实施例的印刷布线板及其制造方法。
首先，参照图17和图18，说明本发明第3实施例的印刷布线板10的构成。图17示出多层印刷布线板10上载置IC芯片90，向子插件(daughter  board)上安装了的状态。
如图17所示，在印刷布线板10中，芯板30内形成通孔36，并在该芯板30的两面形成了导体电路34。并且，在该芯板30上配设下层侧层间树脂绝缘层50，在下层侧层间树脂绝缘层50上形成由通路孔60、布线图形58S、接合区58R及虚设导体58D构成的导体层。在该下层层间树脂绝缘层50上，配置上层层间树脂绝缘层150，在层间树脂绝缘层150上形成由通路孔160、信号线158S和虚设导体158D构成的导体层。
在印刷布线板10的上面侧配设用于连接IC芯片90的接合区92的焊锡凸点76U。焊锡凸点76U经由通路孔160和通路孔60往通孔36上连接。另一方面，在下面侧配设用于与子插件94的接合区96连接的焊锡凸点76D。该焊锡凸点76D经由通路孔160和通路孔60往通孔36上连接。
图17的X-X横剖面，即，图18示出形成于下层层间树脂绝缘层50表面的导体层的平面图。图18的E-E剖面相当于图17。如图18所示，在层间树脂绝缘层50上作为导体层，形成布线图形58S、接合区58R、孤立接合区58RS、虚设导体58D和虚设导体58DS。
将图18中以A包围的部位放大并示于图19(A)。在第3实施例中，在孤立的布线图形58S周围配设虚设导体58D。另一方面，把图18中的B包围着的部位放大并示于图19(B)。在这里，在3条布线图形58S的周围配设虚设导体58D。在第3实施例的印刷布线板中，由于在布线图形58S的周围配设了虚设导体58D，所以如后所述利用电解电镀形成导体层时，不会发生电场集中，并且，在后述的轻蚀刻中不会发生过蚀刻，并能以规定的厚度(15μm)和宽度(37μm)形成布线图形58S。并且，能够以均匀的厚度形成孤立的信号线和密集部分的信号线，因此可使该信号线上层的层间树脂绝缘层150的厚度均匀，可提高印刷布线板的电特性。
另外，虚设导体58D的宽度，作成为布线图形58S最小宽度(37μm)的1～3倍(37～111μm)。如采用这样的宽度，则在布线图形58S和虚设导体58D上不会发生电场集中，并能按规定的厚度形成该信号线和虚设导体。另一方面，将虚设导体58D与布线图形58S的最小间隔D1定为信号线38的1～3倍(37～111μm)。因此，不会发生电场的集中，并能按规定厚度形成布线图形和虚设导体。
将图18中被C包围的部位放大并示于图20(C)。孤立接合区58RS被虚设导体58DS包围起来。在第3实施例的印刷布线板中，也以包围孤立接合区58RS的方式配设虚设导体58DS，所以如后所述在用电解电镀法形成导体层时，不会发生电场集中，并且在后述的轻蚀刻中不会发生过蚀刻，并能按规定的厚度(15μm)和直径(133μm)形成孤立接合区58RS。因此，能够以均匀厚度形成孤立的接合区58DS和密集部分的接合区58D，进而，由于可均匀形成该布线图形上层的层间树脂绝缘层150的厚度，故能提高印刷布线板的电特性。
另外，由于把孤立接合区58RS周围的虚设导体58DS最小宽度定为接合区直径(133μm)的1/6～3倍(22～399μm)，所以不会发生电场集中，并能按规定的厚度形成接合区和虚设导体。并且，由于把虚设导体58DS和孤立接合区58RS的最小间隔D2定为接合区直径的1/6～3倍(22～399μm)，所以不会发生电场的集中，并能按规定的厚度形成接合区和虚设导体。进而，因为以虚设导体58DS包围孤立接合区58RS的周围，所以可以减轻孤立接合区58RS受外部来的噪声等的影响。
图20(C’)表示与图20(C)中所示的孤立接合区不同的孤立接合区。在图20(C’)的示例中，虚设导体58DS连接通路孔60，并与芯板30侧(参照图17)的接地线连接起来。在本例中，因为虚设导体58DS接地，所以能够防止虚设接合区58RS受外部来的噪声等的影响。
将图18中被D包围部位放大并示于图21。在第3实施例的印刷布线板10中，在虚设导体58D与虚设导体58D的交叉部，在直角部形成了嵌条F2，在锐角部形成了嵌条F1。因此，可将虚设导体互相适当连接。并且，变成没有直角和锐角部分，就不会发生因角部而起的应力集中造成的裂缝。即，导体层的一部分若有角部，则在热循环中热应力集中，有时以角部为起点在层间树脂绝缘层中发生裂缝，但是在第3实施例的印刷布线板中可防止有关裂缝的发生。
图22(E)表示布线图形58S与孤立接合区58RS接近的情况。在该情况下，可以用虚设导体58D一起包围布线图形58S和孤立接合区58RS。另一方面，图22(F)表示在布线图形58S附近存在电源层用的平坦层58H的情况。在该情况下，特别是在布线图形58S与平坦层58H之间不需要配置虚设导体。
至于上述第3实施例的印刷布线板的制造方法，因为与上述第1实施例同样，故省去说明。
在第3实施例的印刷布线板中，与上面参照图4描述了的第1实施例同样，通过在无电解铜电镀膜52上形成电解铜电镀膜56而形成导体层和通路孔60。作为该导体层，可参照图18并如上所述，形成了布线图形58S、接合区58R、孤立接合区58RS、虚设导体58D及虚设导体58DS。在这里，在第3实施例中，在孤立的布线图形58S和孤立接合区58RS的周围配置着虚设导体58D和58DS，所以在上述电解电镀中，不会发生电场集中，并可以均匀的厚度来形成布线图形58S、接合区58R和孤立接合区58RS。
在利用轻蚀刻法除去无电解电镀膜52时，在第3实施例中，由于在孤立的布线图形58S周围配置了虚设导体58D，所以蚀刻液的传递变得均匀起来，并能以均匀的厚度(15μm)和宽度(37μm)来形成布线图形58S。
以下，参照附图说明本发明第4实施例的印刷布线板。
图30表示本发明第4实施例的印刷布线板剖面。在多层芯板30的表面和里面形成叠合布线层90A、90B。该叠合层90A、90B由形成通路孔60及导体电路58的层间树脂绝缘层50和形成通路孔160及导体电路158的层间树脂绝缘层150构成。
在表面一侧形成用于连接IC芯片的凸点(图未示)的焊锡凸点76U，而在里面一侧形成用于连接母板凸点(图未示)的焊锡凸点76D。在印刷布线板内，从连接IC芯片的焊锡凸点76U来的导体电路与连接母板侧的焊锡凸点76D连接起来。表侧的叠合层90A与里侧的叠合层90B，经芯板30上形成的通孔36连接起来。
在该通孔36的开口处形成接合区36a，上层侧的通路孔60连接到该接合区36a上，将连接到上层的通路孔160与该通路孔60连接的导体电路58，并在连接通路孔160的导体电路158上形成焊锡凸点76U、76D。
图31示出图30中印刷布线板的芯板30的B-B剖面。在这里，将通孔36的开口处形成的接合区36a形成为圆形，参照图30并如上所述，通路孔60直接连接该接合区36a。通过这样连接，就使接合区36a正上方的区域作为现有技术的内层焊区起作用，由此，无不工作区(dead space)，而且，无需添加用于从接合区36a连接通路孔60的内层焊区226b，因此可将通孔36的接合区36a的形状作成圆形。结果，通过提高设在多层芯板30中通孔36的配置密度，可增加通孔的数量。
并且，如上所述在印刷布线板中，一边合并从里面的多个凸点来的布线一边往表面侧的凸点上连接，但是通过以必要的密度形成通孔，在表侧和里侧形成的叠合布线层90A、90B中，以同样的步调进行布线的合并。因此，能够减少在表侧和里侧形成的叠合布线层90A、90B的层数。
在第4实施例的印刷布线板中，通过把接合区36a的半径设定为通孔16的直径TW、对通孔16的接合区36a的误差范围、开口(通路孔)60直径BW、及开口60的误差范围2α的合计值以上，在接合区36a上形成通路孔60。另一方面，通过将接合区36a直径RW定为700μm以下，与现有技术的接合区上附加通路孔配设用接合区的结构比较，提高了通孔的配设密度。
至于具体的数值，理想的是通孔用通孔16的半径在175μm以下而在125μm以上。这是因为如超过175μm，则对芯板的配设通孔数减少，若不足125μm，则难以用钻床形成。另一方面，接合区36a的半径比通孔用通孔16的半径大75μm～175μm是理想的。这是因为技术上可能的最小值是：通路孔60直径为25μm、通路孔用开口对接合区36a的误差为±12.5(合计25)μm、对通孔16的接合区36a的误差为25μm，这些的合计值为75μm。另一方面是因为，经济上大量生产得到的最小值是：通路孔60直径为35μm、通路孔用开口60的误差为±20(合计40)μm、接合区36a对通孔16的误差为100μm，这些的合计值为175μm。即，通过形成接合区比通孔半径大75μm～175μm，在技术上和经济上都能够在接合区上配设通路孔。
接着，参照图23到图30说明第4实施例的印刷布线板的制造方法。
由于用于第4实施例的印刷布线板的制造方法中的A．无电解电镀用粘接剂、B．层间树脂绝缘剂、C．树脂充填剂的组成与第1实施例同样，所以说明从略。
(1)如图23(A)所示，在基板30的两面上把层叠18μm铜箔32的铜箔层叠板30A作为起始材料。首先，对该铜箔层叠板30A进行钻床钻孔，形成直径(TW)300μm的通孔16(图23(B))。通孔用通孔16的直径，理想的是在350μm以下且在250μm以上。这是因为如超过350μm，则对芯板配置通孔数减少，若不足250μm，则难以用钻床形成通孔。其次，对整个基板施行无电解电镀处理，在通孔16的内壁析出无电解电镀铜膜18，并形成通孔36(图23(C))。接着，通过按照图形形状进行蚀刻，形成通孔的接合区36a、导体电路34及位置重合标记33(参照图31)(图23(B))。在这里，以直径(RW)600μm来形成接合区36a。
(2)在将该基板30用水冲洗、干燥之后，经氧化-还原处理，如图24(E)所示，在导体电路34、通孔36和接合区36a的表面形成粗化层38。
(3)将上述的C的树脂充填剂调制用的原料组成物进行混合搅拌而得到树脂充填剂。
(4)用掩模对芯板30进行印刷，将充填剂40充填到通孔36内，同时对基板30的表面进行涂布(参照图24(F))。然后使充填剂40热硬化。
(5)将经上述(4)处理完毕的基板30，用带状打磨器进行研磨，以使通孔36的接合区36a和导体电路34的表面上不残留树脂充填剂。接着，进行加热处理使树脂充填剂40硬化。除去上面的粗化层，使基板30的两面平滑化，如图24(G)所示。
(6)如图24(H)所示，在上述(5)的处理中露出的通孔接合区36a、导体电路34的上面，形成粗化层(凹凸层)42。
(7)对组成物B的层间树脂绝缘剂调制用的原料组成物进行搅拌混合，调整成粘度为1.5Pa·s，得到层间树脂绝缘剂(下层用)。
接着，对组成物A的无电解电镀用粘接剂调制用的原料组成物进行搅拌混合，调整成粘度为7Pa·s，得到无电解电镀用粘接剂溶液(上层用)。
(8)在上述(6)的基板30(图24(H))的两面，如图25(I)中所示，涂布由上述(7)所得的粘度为1.5Pa·s的层间树脂绝缘剂(下层用)44并进行干燥。接着，涂布由上述(7)所得的粘度为7Pa·s的感光性的粘接剂溶液(上层用)46并进行干燥，形成厚度35μm的粘接剂层50。
(9)在以上述(8)形成了粘接剂层50的基板30的两面上附着光掩膜(图未示)并进行曝光。通过喷雾使其显影，进而，通过对该基板进行曝光及加热处理(后烘)，如图25(J)所示，形成具有与光掩膜相当的尺寸精度优良的直径(BW)30μm的开口(形成通路孔用开口)48的厚度35μm的层间树脂绝缘层(2层构造)50。
另外，形成该开口48时的光掩膜的位置重合是以图31中所示的定位标记33为基准来进行。形成上述的通孔用的通孔16，由于是以机械方式用钻床来形成，所以很难提高位置精度。因此，在该通孔上形成的接合区36a相对于该通孔，以90μm(±45μm)的位置精度来形成。如上所述，该接合区36a由于是以光学方式来形成，所以位置精度比较高。因此，开口48相对于接合区36a的位置精度，通过设定在2倍以上，就是设定为±15μm。在这里，图31所示的定位标记33是为了与接合区36a同时对于多倒角(面取リ)用的芯板30得到上述的必要精度而设置，并通过以该定位标记33为基准对光掩膜进行位置重合，提高位置精度。例如，在形成接合区时，对1枚多倒角基板(例如36个基板)的四角位置重合的基准(定位标记)进行了位置重合时，在形成开口48时，通过对在分割的几块基板(例如8个基板)的4角配设的位置重合的基准(定位标记)进行位置重合来达到需要的精度。
在这里，通过形成为接合区36a的半径比通孔用通孔16的半径大140μm以上，可以在接合区36a上形成开口48。这是因为，技术上可能的最小值是：通路孔60的直径为25μm，对接合区的通路孔用开口的误差为±12.5μm(合计25)μm，对通孔16的接合区36a的误差为25μm，这些的合计为75μm。另一方面，通过接合区36a以大了约175μm来形成，能够以高成品率形成多层印刷布线板。即，经济的大量生产可得到的最小值是，通路孔60的直径为35μm，通路孔用开口60的误差为±20(合计40)μm，对通孔16的接合区36a的误差为100μm，这些的合计为175μm。在第4实施例的印刷布线板中，通过形成比通孔的半径大140μm～175μm的接合区，就经济和技术上来说能够在接合区上配设通路孔。
另外，在这里，虽然用蚀刻法形成开口48，但是利用激光同样也可以形成开口。
(10)将形成了开口的基板30浸到铬酸中，如图25(K)所示，使该层间树脂绝缘层50的表面成为粗化面51，然后，浸过中和溶液之后用水冲洗。
进而，使触媒核附着到层间树脂绝缘层50的表面和通路孔用开口48的内壁表面上。
(11)把基板浸渍到无电解铜电镀水溶液中，如图26(L)所示，在整个粗面上形成厚度0.6μm的无电解铜电镀膜52。
(12)在附着市售的抗蚀剂膜后，安置掩模、进行曝光·显影处理，如图26(M)所示，设置厚度15μm的电镀抗蚀剂54。
(13)施行电解铜电镀，形成厚度15μm的电解铜电镀膜56(图27(N))。
(14)用5％KOH剥离除去电镀抗蚀剂54后，用硫酸和过氧化氢的混合液蚀刻处理该电镀抗蚀剂54下的无电解铜电镀膜52并使之溶解除去，如图27(O)所示，形成由无电解铜电镀膜52和电解铜电镀膜56构成的厚度15μm的导体电路58和通路孔60。进而，对导体电路58、通路孔60之间的无电解电镀用粘接剂层表面进行1μm蚀刻处理，并除去表面的钯触媒。
(15)将形成了导体电路58的基板30浸渍到无电解电镀液中，如图28(P)所示，在该导体电路58和通路孔60表面形成厚度3μm的由铜-镍-磷构成的粗化层62。另外，也可以用蚀刻液或氧化还原处理，将导体电路58和通路孔60的表面粗化，而不用该粗化层62。
接着，可进行Cu-Sn置换反应，可在粗化层62的表面设置0.3μm厚度的Sn层(有关锡层，图未示)。
(16)通过重复进行(2)-(15)的工序，进一步形成上层的层间树脂绝缘层150、通路孔160和导体电路158(图28(Q))。
(17)在由上述(16)得到的布线板的两面，涂布市售的抗焊料剂组成物，厚度为20μm。接着，进行干燥处理后，作曝光·显影处理。然后进一步进行加热处理，形成焊区部分71开口(开口直径200μm)的抗焊料层(厚度20μm)70(图29(R))。
(18)接着，在抗焊料层开口群周围涂布加强抗焊料层用的树脂组成物，形成厚度40μm的加强层78。
(19)其次，把形成了抗焊料层70的基板30浸入无电解镍电镀液中，在开口部71形成厚度5μm的镍电镀层72。进而，把该基板30浸入无电解金电镀液中，在镍电镀层72上形成0.03μm的金电镀层74(图29(S))。
(20)接着，在抗焊料层70的开口部71印刷焊锡膏，在200℃用回流法形成焊锡凸点76U和76D，制造具有焊锡凸点的印刷布线板(图30)。

Claims (27)

1．一种印刷布线板，在基板上具有布线图形，其特征是：
在上述布线图形的交叉部上附加了嵌条。
2．一种印刷布线板，在基板上具有布线图形，其特征是：在上述布线图形的交叉部且在90°以下的角部上附加了嵌条。
3．根据权利要求1或2所述的印刷布线板，其特征是：在所述布线图形的上层设置了层间树脂绝缘层和上层的布线图形。
4．一种印刷布线板的制造方法，具备：
在基板上形成具有用于形成布线图形的开口部的抗蚀剂的工序；以及
通过在该抗蚀剂的开口部上使金属层析出而形成布线图形的工序，其特征是：
在形成上述抗蚀剂的工序中，在布线图形的交叉部且在90°以下的角部上进行倒角。
5．一种印刷布线板的制造方法，其特征是：
在基板上形成具有用于形成布线图形的开口部的抗蚀剂的工序中，具备：
在布线图形的交叉部且在90°以下的角部上进行倒角，并形成抗蚀剂的工序；
通过在该抗蚀剂的开口部上使金属层析出而形成布线图形的工序；
在形成上述布线图形的上层上形成层间树脂绝缘层的工序；以及在上述层间树脂绝缘层的上层形成布线图形的工序。
6．一种配设了导体部和布线图形的印刷布线板，其特征是：根据与邻接的导体部的距离将布线图形设置在宽度窄的部分上。
7．一种配设了导体部和布线图形的印刷布线板，其特征是：使上述布线图形的被上述导体部夹着的部位的宽度变窄。
8．根据权利要求7中所述的印刷布线板，其特征是：当1条上述布线图形被上述导体部夹着时，在该布线图形的中心侧使宽度变窄。
9．根据权利要求7中所述的印刷布线板，其特征是：当2条上述布线图形被上述导体部夹着时，使该布线图形在分别与导体部相反侧宽度变窄。
10．根据权利要求7中所述的印刷布线板，其特征是：当至少3条以上的上述布线图形被上述导体部夹着时，使除两侧以外的至少中央布线图形的一部分在中心侧宽度变窄，使两侧的布线图形在分别与导体部相反侧宽度变窄。
11．根据权利要求7～9的任一项中所述的印刷布线板，其特征是：对于导体部的布线图形侧做了切口。
12．根据权利要求7～10的任一项中所述的印刷布线板，其特征是：上述印刷布线板是多层叠合布线板。
13．根据权利要求6～12的任一项中所述的印刷布线板，其特征是：上述导体部是通路孔接合区或安装用焊区。
14．一种印刷布线板，交互层叠层间树脂绝缘层与导体层而构成，其特征是：
在构成上述导体层的布线图形的周围配设了虚设导体。
15．一种印刷布线板，交互层叠层间树脂绝缘层和与导体层而构成，其特征是：
在构成上述导体层的多条布线图形的周围配设了虚设导体。
16．根据权利要求14或15中所述的印刷布线板，其特征是：将上述虚设导体的宽度定为上述布线图形的最小宽度的1～3倍。
17．根据权利要求14～16的任一项中所述的印刷布线板，其特征是：将上述虚设导体与上述布线图形的间隔定为上述布线图形的最小宽度的1～3倍。
18．一种印刷布线板，交互层叠层间树脂绝缘层与导体层而构成，其特征是：
在构成上述导体层的孤立接合区的周围配设了虚设导体。
19．根据权利要求18中所述的印刷布线板，其特征是：用虚设导体包围了上述孤立接合区的周围。
20．根据权利要求18或19中所述的印刷布线板，其特征是：将上述虚设导体的最小宽度定为上述孤立接合区直径的1/6～3倍。
21．根据权利要求18～20的任一项中所述的印刷布线板，其特征是：将上述虚设导体与上述孤立接合区的最小间隔定为该孤立接合区直径的1/6～3倍。
22．一种印刷布线板，交互层叠层间树脂绝缘层与导体层而构成，其特征是：
在上述导体层上配设虚设导体，同时在该虚设导体与虚设导体的交叉部上形成了嵌条。
23．一种印刷布线板，交互层叠层间树脂绝缘层与导体层而构成，其特征是：
在上述导体层上配设虚设导体，同时在该虚设导体与虚设导体的交叉部且在直角或锐角部分上形成了嵌条。
24．一种印刷布线板，在芯板的两面上形成交互层叠层间树脂绝缘层和导体层，并用通路孔连接各导体层间的叠合布线层而构成，其特征是：
在上述芯板上形成的通孔上形成圆形的接合区，并将通路孔与该接合区相连接。
25．根据权利要求24中所述的印刷布线板，其特征是：上述通孔的半径为175μm以下且在125μm以上，上述接合区的半径比上述通孔的半径大75μm～175μm。
26．一种印刷布线板的制造方法，其特征是：包含：
(a)在多倒角用的基板上用钻床穿设通孔用的通孔的工序；
(b)在上述通孔内形成金属膜的工序；
(c)在上述通孔的开口部中形成接合区的工序；
(d)在上述基板上涂布成为层间树脂绝缘层的树脂的工序；
(e)对上述接合区进行位置重合，并在上述接合区之上对上述树脂形成35μm以下的开口的工序；以及
(f)在上述开口中形成金属膜，作成通路孔的工序，
设定上述接合区的半径为在上述通孔的直径、对于上述通孔的接合区的误差范围、开口直径和对于上述接合区的开口的误差范围的合计值以上，且在700μm以下。
27．根据权利要求26中所述的印刷布线板的制造方法，其特征是：将上述接合区的半径设定为200μm～350μm。
CNB998063916A 1998-05-19 1999-05-13 印刷布线板和印刷布线板的制造方法 Expired - Lifetime CN1245061C (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP155329/1998 1998-05-19
JP15532998A JPH11330698A (ja) 1998-05-19 1998-05-19 多層プリント配線板及び多層プリント配線板の製造方法
JP155329/98 1998-05-19
JP140695/1998 1998-05-22
JP140694/98 1998-05-22
JP140695/98 1998-05-22
JP10140695A JPH11340591A (ja) 1998-05-22 1998-05-22 プリント配線板及びプリント配線板の製造方法
JP10140694A JPH11340590A (ja) 1998-05-22 1998-05-22 プリント配線板
JP140694/1998 1998-05-22
JP94725/99 1999-04-01
JP9472599A JP4197070B2 (ja) 1999-04-01 1999-04-01 多層ビルドアップ配線板
JP94725/1999 1999-04-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 200510137014 Division CN1791302B (zh) 1998-05-19 1999-05-13 印刷布线板

Publications (2)

Publication Number Publication Date
CN1301480A true CN1301480A (zh) 2001-06-27
CN1245061C CN1245061C (zh) 2006-03-08

Family

ID=27468248

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998063916A Expired - Lifetime CN1245061C (zh) 1998-05-19 1999-05-13 印刷布线板和印刷布线板的制造方法

Country Status (7)

Country Link
US (5) US6407345B1 (zh)
EP (2) EP1670300A3 (zh)
KR (2) KR20070073984A (zh)
CN (1) CN1245061C (zh)
DE (1) DE69934981T2 (zh)
TW (2) TWI287414B (zh)
WO (1) WO1999060831A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105163481A (zh) * 2015-08-31 2015-12-16 广东欧珀移动通信有限公司 一种印刷电路板
CN107708292A (zh) * 2017-10-27 2018-02-16 广东生益科技股份有限公司 能有效减少埋孔裂纹的pcb及其制造方法
TWI799173B (zh) * 2022-03-07 2023-04-11 力晶積成電子製造股份有限公司 金屬層的布局設計方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670300A3 (en) 1998-05-19 2008-12-03 Ibiden Co., Ltd. Printed wiring board and manufacturing method of printed wiring board
JP3438704B2 (ja) * 2000-07-14 2003-08-18 株式会社村田製作所 導体パターンおよび該導体パターンを備えた電子部品
JP4039035B2 (ja) * 2001-10-31 2008-01-30 セイコーエプソン株式会社 線パターンの形成方法、線パターン、電気光学装置、電子機器、非接触型カード媒体
JP4496516B2 (ja) * 2002-01-31 2010-07-07 ルネサスエレクトロニクス株式会社 高周波用配線
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
TW573327B (en) * 2002-12-27 2004-01-21 Ultratera Corp Plasma etching method
US20040129453A1 (en) * 2003-01-07 2004-07-08 Boggs David W. Electronic substrate with direct inner layer component interconnection
TW200541423A (en) * 2004-03-05 2005-12-16 Ngk Spark Plug Co Wiring substrate and process for manufacturing the same
US7275316B2 (en) * 2004-03-31 2007-10-02 Intel Corporation Method of embedding passive component within via
DE102004021062A1 (de) * 2004-04-29 2005-11-24 Siemens Ag Verfahren zur Herstellung von Leiterplatten und/oder entsprechenden Konstrukten
FI117234B (fi) * 2004-05-17 2006-07-31 Aspocomp Technology Oy Piirilevy, valmistusmenetelmä ja elektroninen laite
JP4605378B2 (ja) * 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
US8736081B2 (en) 2005-08-26 2014-05-27 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
US7960208B2 (en) * 2005-08-26 2011-06-14 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US20070048887A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
JP2007207826A (ja) * 2006-01-31 2007-08-16 Orion Denki Kk プリント基板
US7452217B2 (en) * 2006-06-22 2008-11-18 Sankyo Kasei Co., Ltd. Connecting member for surface mounting circuit
US20080006850A1 (en) * 2006-07-10 2008-01-10 Innovative Micro Technology System and method for forming through wafer vias using reverse pulse plating
US7675162B2 (en) * 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US8274307B1 (en) * 2007-06-18 2012-09-25 Marvell Israel (M.I.S.L.) Ltd. Impedance discontinuity compensator for electronic packages
US7948094B2 (en) 2007-10-22 2011-05-24 Rohm Co., Ltd. Semiconductor device
US7872346B1 (en) * 2007-12-03 2011-01-18 Xilinx, Inc. Power plane and land pad feature to prevent human metal electrostatic discharge damage
US7909977B2 (en) * 2008-03-27 2011-03-22 Intel Corporation Method of manufacturing a substrate for a microelectronic device, and substrate formed thereby
KR20090108954A (ko) * 2008-04-14 2009-10-19 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2009259357A (ja) * 2008-04-18 2009-11-05 Nitto Denko Corp 回路付サスペンション基板の製造方法
CN101594729B (zh) * 2008-05-27 2012-06-20 鸿富锦精密工业（深圳）有限公司 一种可补偿过孔残端电容特性的电路板
JP5281346B2 (ja) * 2008-09-18 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
TWI405312B (zh) * 2009-07-17 2013-08-11 Advanced Semiconductor Eng 半導體封裝構造、半導體封裝構造用載板及其製造方法
JP5190433B2 (ja) * 2009-10-27 2013-04-24 日東電工株式会社 配線回路基板の検査方法、配線回路基板の製造方法および配線回路基板の検査装置
US8325459B2 (en) * 2009-12-08 2012-12-04 International Business Machines Corporation Channel performance of electrical lines
US8654538B2 (en) 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011211072A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd プリント配線板およびプリント配線板の作製方法
JP5566771B2 (ja) * 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
JP2012169457A (ja) * 2011-02-14 2012-09-06 Ngk Spark Plug Co Ltd 配線基板の製造方法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US9162878B2 (en) 2012-08-30 2015-10-20 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature and wetting layer
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
US9509092B2 (en) * 2013-11-06 2016-11-29 Cisco Technology, Inc. System and apparatus for network device heat management
US10201080B2 (en) 2014-12-18 2019-02-05 Flextronics Ap, Llc Integrated system of an electronic module and conductive fabric and method of making the same
FR3031274B1 (fr) * 2014-12-30 2018-02-02 Airbus Group Sas Structure comportant des lignes electriquement conductrices en surface et procede pour la realisation de lignes electriquement conductrices sur une face d'une structure
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
CN105977260B (zh) 2016-05-20 2019-02-12 京东方科技集团股份有限公司 电源线结构、阵列基板及显示面板
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US11641716B2 (en) 2017-01-05 2023-05-02 Sumitomo Electric Printed Circuits, Inc. Method for manufacturing printed circuit board
US10468340B2 (en) * 2017-06-16 2019-11-05 Advanced Semiconductor Engineering, Inc. Wiring structure and semiconductor package having the same
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
KR20220064117A (ko) 2020-11-11 2022-05-18 삼성전기주식회사 플렉서블 인쇄회로기판 및 이를 포함하는 전자장치
WO2023101770A1 (en) * 2021-11-30 2023-06-08 Coventya, Inc. Electroless antipathogenic coating

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654583A (en) * 1970-06-22 1972-04-04 Berg Electronics Inc Circuit board eyelet
JPS5174274A (en) * 1974-12-24 1976-06-28 Fujitsu Ltd Patsukeejino seizohoho
JPS53135585A (en) 1977-05-02 1978-11-27 Hitachi Ltd Wiring for electronic components
JPS5756935A (en) 1980-09-22 1982-04-05 Nec Corp Semiconductor device
EP0082216B1 (de) * 1981-12-23 1985-10-09 Ibm Deutschland Gmbh Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
JPS60164389A (ja) * 1984-02-06 1985-08-27 松下電器産業株式会社 プリント基板
JPS61255039A (ja) 1985-05-07 1986-11-12 Rohm Co Ltd 半導体素子
US4657595A (en) 1985-09-16 1987-04-14 The Procter & Gamble Company Quick setting anionic bituminous emulsions
JPS62230092A (ja) * 1986-03-31 1987-10-08 日立化成工業株式会社 必要な配線パタ−ンに絶縁電線を使用した高密度配線板の製造法
US4710593A (en) * 1986-07-14 1987-12-01 Oyo Corporation Geophone cable splice and method
JPS6426873A (en) * 1987-07-23 1989-01-30 Fuji Xerox Co Ltd Color image forming device
JPS6426873U (zh) * 1987-08-07 1989-02-15
JPH072741B2 (ja) 1987-11-19 1995-01-18 川研ファインケミカル株式会社 （−）−１６−ブロモビンカジホルミンおよびその製造方法
JPH01300590A (ja) * 1988-05-30 1989-12-05 Fujitsu Ltd 多層プリント基板のパターン布線方法
JPH02117196A (ja) 1988-10-26 1990-05-01 Canon Inc プリント基板
US4927983A (en) * 1988-12-16 1990-05-22 International Business Machines Corporation Circuit board
JPH02203587A (ja) * 1989-02-01 1990-08-13 Ibiden Co Ltd プリント配線板
JP2806971B2 (ja) 1989-05-29 1998-09-30 株式会社トプコン レンズ研削装置
JPH0340482A (ja) 1989-07-06 1991-02-21 Fujitsu Ltd プリント配線基板
JPH0373438A (ja) 1989-08-14 1991-03-28 Asahi Chem Ind Co Ltd 光記録媒体の製造方法
JPH0373438U (zh) 1989-11-21 1991-07-24
US5056216A (en) * 1990-01-26 1991-10-15 Sri International Method of forming a plurality of solder connections
JPH03228393A (ja) 1990-02-01 1991-10-09 Toshiba Corp プリント配線板
JPH03233991A (ja) * 1990-02-08 1991-10-17 Toshiba Corp プリント配線板
JPH03244181A (ja) 1990-02-21 1991-10-30 Fujitsu Ltd プリント配線板の導体パターン形成方法
US5278727A (en) * 1990-05-29 1994-01-11 Digital Equipment Corporation High density electrical interconnection device and method therefor
JP3244181B2 (ja) 1991-03-11 2002-01-07 大日本印刷株式会社 微細パターンの形成方法
US5227588A (en) * 1991-03-25 1993-07-13 Hughes Aircraft Company Interconnection of opposite sides of a circuit board
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
US5184095A (en) * 1991-07-31 1993-02-02 Hughes Aircraft Company Constant impedance transition between transmission structures of different dimensions
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
JPH05206591A (ja) * 1992-01-28 1993-08-13 Hitachi Ltd プリント配線板およびその製造方法
JPH05335780A (ja) * 1992-05-29 1993-12-17 Sony Corp プリント配線板
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
JPH0637201A (ja) * 1992-07-16 1994-02-10 Hitachi Ltd 配線基板およびそれを用いた半導体集積回路装置
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH07154039A (ja) 1993-11-30 1995-06-16 Ibiden Co Ltd プリント配線板
JP3234374B2 (ja) * 1993-12-01 2001-12-04 三菱電機株式会社 半導体パッケージ及びこのパッケージを備えた半導体装置
US5510580A (en) * 1993-12-07 1996-04-23 International Business Machines Corporation Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
JPH08130361A (ja) 1994-11-01 1996-05-21 Sankyo Seiki Mfg Co Ltd プリント配線基板
JPH08213763A (ja) * 1995-02-03 1996-08-20 Kawasaki Steel Corp 多層配線基板及びその製造方法
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
JPH08321681A (ja) * 1995-05-26 1996-12-03 Hitachi Chem Co Ltd マルチワイヤ配線板およびその製造法
JP3181194B2 (ja) * 1995-06-19 2001-07-03 イビデン株式会社 電子部品搭載用基板
JPH0918097A (ja) 1995-06-29 1997-01-17 Ibiden Co Ltd 電子部品搭載用基板
JP3202936B2 (ja) 1996-03-04 2001-08-27 イビデン株式会社 多層プリント配線板
US5675299A (en) * 1996-03-25 1997-10-07 Ast Research, Inc. Bidirectional non-solid impedance controlled reference plane requiring no conductor to grid alignment
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
JPH09289380A (ja) * 1996-04-22 1997-11-04 Kyocera Corp 多層配線基板
JPH09312471A (ja) * 1996-05-23 1997-12-02 Toppan Printing Co Ltd 多層配線板及びその製造方法
JPH1041610A (ja) 1996-07-25 1998-02-13 Ibiden Co Ltd プリント配線板の製造方法
EP1397031A3 (en) * 1996-09-12 2005-01-19 Ibiden Co., Ltd. Circuit board for mounting electronic parts
JPH10233578A (ja) 1997-02-21 1998-09-02 Ibiden Co Ltd 絶縁層の形成方法
WO1999030542A1 (fr) 1997-12-11 1999-06-17 Ibiden Co., Ltd. Procede de fabrication d'une carte a circuit imprime multicouche
EP1670300A3 (en) * 1998-05-19 2008-12-03 Ibiden Co., Ltd. Printed wiring board and manufacturing method of printed wiring board
WO2000015015A1 (fr) 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
DE69942279D1 (de) 1998-09-17 2010-06-02 Ibiden Co Ltd Vielschichtig aufgebaute leiterplatte
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
TW411737B (en) * 1999-03-09 2000-11-11 Unimicron Technology Corp A 2-stage process to form micro via
US6518663B1 (en) * 1999-08-30 2003-02-11 Texas Instruments Incorporated Constant impedance routing for high performance integrated circuit packaging
US6759921B1 (en) * 2001-08-17 2004-07-06 Lsi Logic Corporation Characteristic impedance equalizer and an integrated circuit package employing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105163481A (zh) * 2015-08-31 2015-12-16 广东欧珀移动通信有限公司 一种印刷电路板
CN107708292A (zh) * 2017-10-27 2018-02-16 广东生益科技股份有限公司 能有效减少埋孔裂纹的pcb及其制造方法
TWI799173B (zh) * 2022-03-07 2023-04-11 力晶積成電子製造股份有限公司 金屬層的布局設計方法

Also Published As

Publication number Publication date
CN1245061C (zh) 2006-03-08
US7525190B2 (en) 2009-04-28
DE69934981T2 (de) 2007-11-15
EP1083779A4 (en) 2004-08-25
KR100791281B1 (ko) 2008-01-04
DE69934981D1 (de) 2007-03-15
WO1999060831A1 (en) 1999-11-25
EP1083779B1 (en) 2007-01-24
US20110290544A1 (en) 2011-12-01
US7332816B2 (en) 2008-02-19
US8018046B2 (en) 2011-09-13
KR20010043723A (ko) 2001-05-25
KR20070073984A (ko) 2007-07-10
TW200400782A (en) 2004-01-01
EP1670300A2 (en) 2006-06-14
EP1083779A1 (en) 2001-03-14
US6407345B1 (en) 2002-06-18
EP1670300A3 (en) 2008-12-03
TW200623976A (en) 2006-07-01
TWI287414B (en) 2007-09-21
US20090159327A1 (en) 2009-06-25
US20020189849A1 (en) 2002-12-19
US20050158553A1 (en) 2005-07-21
US8629550B2 (en) 2014-01-14

Similar Documents

Publication Publication Date Title
CN1245061C (zh) 印刷布线板和印刷布线板的制造方法
CN1098023C (zh) 印制布线板及其制造方法
CN1168361C (zh) 具有充填导电孔构造的多层印刷布线板
CN1199536C (zh) 多层印刷配线板及多层印刷配线板的制造方法
CN1318274A (zh) 多层叠合电路板
CN1192694C (zh) 多层印刷布线板
CN1462574A (zh) 多层印刷电路板
CN1150079C (zh) 抗焊剂组成物与印刷电路板
CN1155304C (zh) 无电解电镀用粘接剂以及印刷布线板
CN1155303C (zh) 无电解电镀用粘接剂以及印刷布线板
CN1338117A (zh) 多层电路板和半导体装置
CN1262859A (zh) 印刷电路板及其制造方法
CN1265691C (zh) 多层印刷布线板及其制造方法
CN1275312C (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1080981C (zh) 印刷电路板
CN1299542C (zh) 通孔布线板
CN1765161A (zh) 刚挠性电路板
CN1762186A (zh) 多层印刷布线板以及该多层印刷布线板的制造方法
CN1553761A (zh) 多层印刷电路板、阻焊配方、多层印刷电路板的制造方法和半导体器件
CN1914965A (zh) 制造电路载体的方法以及该方法的应用
CN1638957A (zh) 贴附树脂的金属箔、粘合金属的层压板、使用它们的印刷电路板及其制造方法
CN1408764A (zh) 光固化和热固化树脂组合物及制造印刷线路板的方法
CN1335899A (zh) 导电层形成用水性分散液、导电层、电子器件、电路板及其制造方法,以及多层布线板及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1186127C (zh) 辊涂机和使用它来制造印刷电路板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060308

CX01 Expiry of patent term