CN1308317A - 磁电阻元件和磁存储装置 - Google Patents

磁电阻元件和磁存储装置 Download PDF

Info

Publication number
CN1308317A
CN1308317A CN00135319A CN00135319A CN1308317A CN 1308317 A CN1308317 A CN 1308317A CN 00135319 A CN00135319 A CN 00135319A CN 00135319 A CN00135319 A CN 00135319A CN 1308317 A CN1308317 A CN 1308317A
Authority
CN
China
Prior art keywords
layer
ferromagnetic layer
ferromagnetic
mentioned
base alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00135319A
Other languages
English (en)
Other versions
CN1185630C (zh
Inventor
猪俣浩一郎
中岛健太郎
齐藤好昭
砂井正之
岸达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000265664A external-priority patent/JP3977576B2/ja
Priority claimed from JP2000265663A external-priority patent/JP2001156357A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1308317A publication Critical patent/CN1308317A/zh
Application granted granted Critical
Publication of CN1185630C publication Critical patent/CN1185630C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3281—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn only by use of asymmetry of the magnetic film pair itself, i.e. so-called pseudospin valve [PSV] structure, e.g. NiFe/Cu/Co
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1121—Multilayer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/115—Magnetic layer composition

Abstract

本发明提供一种具有由第一反铁磁层/第一铁磁层/第一介电层/第二铁磁层/第二介电层/第三铁磁层/第二反铁磁层叠层的铁磁性双隧道结的磁电阻元件,作为自由层的第二铁磁层由Co基合金或Co基合金/Ni－Fe合金/Co基合金三层膜组成,在第一至第三铁磁层中流过隧道电流。

Description

磁电阻元件和磁存储装置
本发明涉及具有铁磁性双隧道结的磁电阻元件和使用该磁电阻元件的磁存储装置。
磁电阻效应是把磁场加在强磁体上时电阻发生变化的现象。因为利用磁电阻效应的磁电阻元件(MR元件)具有温度稳定性好，使用温度范围宽的优点，所以广泛用在磁头和磁传感器等上。最近已能试制磁存储装置[磁电阻存储器件或随机磁存储器(MRAM)]等。这些磁电阻元件对外部磁场的灵敏度高，响应速度快，这些都是求之不得的性能。
近年来又正在研制具有在两个铁磁层之间插入介电层的夹层膜、利用在膜面上垂直流过隧道电流的磁电阻元件，即所谓铁磁性隧道结元件[隧道结型磁电阻元件(TMR)]。铁磁性隧道结元件显示出20％以上的磁电阻变化率[J.APP1.Phys.79，4724(1996)]。因此使将TMR应用到磁头和磁电阻存储器上的可能性增加。可是对这种铁磁性单隧道结的元件而言，存在当为了获得希望的输出电压而增加施加电压时，磁电阻变化率下降相当多的问题[Phys.Rev Lett 74，3273(1995)]。
另外，有人建议靠近构成铁磁性单隧道结的一个铁磁层设置反铁磁层，并且有把该铁磁层作为锁定层的构造的铁磁性单结隧道元件(特开平10-4227)。然而，这种铁磁性单结隧道元件也同样存在当为了获得希望的输出电压而必需增加施加电压时，磁电阻的变化率下降得相当多的问题。
另一方面，理论上认为在具有形成所谓Fe/Ge/Fe/Ge/Fe层叠结构的铁磁性双隧道结的磁电阻元件中，由于自旋偏振共振隧道效应可以获得大的MR变化率[Phys.Rev.B56，5484(1997)]。然而这是低温(8K)结果，在室温下是否发生上述现象还没有预言。此外，在该例中没有采用Al2O3、SiO2和AlN等介电体。而且上述构造的铁磁性双隧道结元件存在下述问题：因为没有被反铁磁层锁定的铁磁层，所以在应用在MRAM等上时，由于多次写入，结果使磁化锁定层的一部分磁矩旋转，引起输出逐渐下降。
还有人提出含有使磁性粒子弥散的介电层的铁磁性多隧道结元件[Phys，Rev，B56(10)R5747(1977)；应用磁学学会志23，4-2(1999)；APPI，Phys，Lett.73(19)，2829(1998)]。因为用这些元件能获得20％以上的磁电阻变化率，所以有望在磁头和磁电阻存储器上应用。特别是铁磁性双隧道结元件具有即使增加施加电压，磁电阻变化减少小的优点。但这些元件又存在下述问题；因为没有被反铁磁层锁定的铁磁层，结果在应用在MRAM等上时，因多次写入而使磁化锁定层的一部分磁矩旋转，使输出逐渐下降。另外，就利用由连续膜组成的铁磁层铁磁性双隧道结元件[APPI，Phys，Lett.73(19)，2829(1998)]而言，因为被介电层夹持的铁磁层由Co、Ni80Fe20等单层膜组成的，所以对用于因电流磁场使磁矩反转的磁场不能自由设计。除了这个问题以外，还存在加工磁滞伸缩大的Co等时，使矫顽力变大的问题。
在把铁磁性隧道结元件应用到MRAM等上的情况下，由于在配线(位线或字线)中流过电流，所以在磁化没有锁定的铁磁层(自由层，磁记录层)上施加外部磁场(电流磁场)时，使磁记录层的磁化反向。然而随着存储单元缩小磁记录层的磁化反向到需要的磁场(开关磁场)强度却增大，所以为了写入，在配线中必需流过大电流。因此，随着MRAM的存储容量的增大，写入时消耗的电功率增加。例如在1Gb以上的高密度的MRAM的器件中，在用电流磁场写入时，配线中流过的电流密度增大，还存在配线被熔融的危险。
作为解决这种问题的一个方法是注入自旋偏振的自旋电流，进行磁化反向的尝试[J，Mag.Mag.Mat，159(1996)L1；J，Mag.Mag.Mat，202(1999)157]。可是就注入自旋电流进行磁化反向的方法而言，因流过TMR元件的电流密度变大，而存在隧道绝缘层被破坏的危险。因此还没有人提出适合自旋注入的元件结构。
本发明的目的在于提供一种隧道结型的磁电阻元件和磁存储装置，该磁电阻元件和磁存储装置能在为获得所希望的输出电压值而增加施加电压时，磁电阻变化率不减少太多，也不存在因写入使磁化锁定层的一部分磁矩旋转而使输出缓慢下降的问题，还允许自由设计用于使铁磁层的磁矩反转的反转磁场。
本发明的另一目的是提供一种能抑制随着存储单元缩小使用于磁记录层的磁化反向的磁场增加的隧道结型磁电阻抗元件和磁存储装置。
本发明的又一目的是提供一种具有适合自旋注入的结构并能抑制流过配线和TMR元件中电流的密度增加的磁存储装置，和向该磁存储装置写入的方法。
本发明的第一磁电阻元件具有由第一反铁磁层/第一铁磁层/第一介电层/第二铁磁层/第二介电层/第三铁磁层/第二反铁磁层叠层的铁磁性双隧道结；上述第二铁磁层由Co基合金或Co基合金/Ni-Fe/Co基合金三层膜构成；在上述第一至第三铁磁层中流过隧道电流。
本发明的第二磁电阻元件具有由第一铁磁层/第一介电层/第二铁磁层/第一反铁磁层/第三铁磁层/第二介电层/第四铁磁层叠层的铁磁性双隧道结；上述第一和第四铁磁层由Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜构成；上述第一至第四铁磁层中流过隧道电流。
本发明的第三磁电阻元件具有由第一反铁磁层/第一铁磁层/第一介电层/第二铁磁层/第二反铁磁层/第三铁磁层/第二介电层/第四铁磁层/第三反铁磁层叠层的铁磁性双隧道结；上述第一和第四铁磁层或上述第二和第三铁磁层由Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜构成；在上述第一至第四铁磁层中流过隧道电流。
本发明的第四磁电阻元件具有由第一铁磁层/第一介电层/第二铁磁层/第一非磁性层/第三铁磁层/第二非磁性层/第四铁磁层/第二介电层/第五铁磁层叠层的铁磁性双隧道结；互相邻接的第二、第三和第四铁磁层通过非磁性层反铁磁性结合，上述第一和第五铁磁层由Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜构成；在上述第一至第五铁磁层中流过隧道电流。
在本发明的磁电阻元件中上述的Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜的膜厚最好是1-5nm。
本发明的磁存储装置具有晶体管或二极管和第一至第四中的任何磁电阻元件。
本发明的磁存储装置具有晶体管或二极管和第一或第三磁电阻元件，上述磁电阻元件的至少最上层的反铁磁层构成数据线的一部分。
本发明的另一种磁存储装置具有磁化方向锁定的第一磁化锁定层、第一介电层、磁化方向可反转的磁记录层、第二介电层和磁化方向锁定的第二磁化锁定层；上述磁记录层包含磁性层、非磁性层和磁性层三层膜，构成该三层膜的两个磁性层反铁磁性结合；连接上述两个磁化锁定层的介电层的区域的磁化方向基本是反平行的。
本发明的又一种磁存储装置具有磁化方向锁定的第一磁化锁定层、第一介电层、沿磁化方向可反转的磁记录层、第二介电层、沿磁化方向锁定的第二磁化锁定层；上述磁记录层包含磁性层，非磁性层和磁性层三层膜，构成该三层膜的两个磁性层反铁磁性结合；上述第一磁化锁定层的长度比上述第二磁化锁定层和上述磁记录层的长度长；连接上述两个磁化锁定层的介电层的区域的磁化方向基本是反平行的。
向上述磁存储装置写入的方法包括在通过构成的磁存储装置的上述第一或第二磁化锁定层向上述磁记录层供给自旋电流的同时，在使写入用的配线中流过电流时，电流磁场就加在上述磁记录层上。
本发明的另一磁电阻元件具有由第一反铁磁层/第一铁磁层/第一隧道绝缘层/第二铁磁层/第一非磁性层/第三铁磁层/第二非磁性层/第四铁磁层/第二隧道绝缘层/第五铁磁层/第二反铁磁层叠层的铁磁性双隧道结；第二和第三铁磁层通过第一非磁性层反铁磁性结合；第三和第四铁磁层通过第二非磁性层反铁磁性结合。
图1是本发明的第一磁电阻元件的基本构造的剖视图；
图2是本发明的第二磁电阻元件的基本构造的剖视图；
图3是本发明的第三磁电阻元件的基本构造的剖视图；
图4是本发明的第四磁电阻元件的基本构造的剖视图；
图5是本发明的第四磁电阻元件的变型例的基本构造的剖视图；
图6是MOS晶体管和铁磁性双隧道结组合在一起的MRAM的等效电路图；
图7是铁磁性双隧道结元件的锁定层构成数据线的一部分的图6的MRAM剖视图；
图8是二极管和铁磁性双隧道结元件组合在一起的MRAM等效电路图；
图9是铁磁性双隧道结元件的锁定层构成数据线的一部分的图8的MRAM剖视图；
图10是用在本发明的其它MRAM上的铁磁性双隧道结元件的剖视图；
图11是用在本发明的其它MRAM上的铁磁性双隧道结元件的剖视图；
图12是用在本发明的其它MRAM上的铁磁性双隧道结元件的剖视图；
图13是表示与本发明有关的MRAM例的剖视图；
图14是表示与本发明有关的MRAM的其它例的剖视图；
图15是表示与本发明有关的磁电阻元件的其它例的剖视图；
图16是表示与本发明有关的磁电阻元件的其它例的剖视图；
图17是表示与本发明有关的磁电阻元件的其它例的剖视图；
图18是搭载包含与本发明有关的隧道结型磁电阻元件的磁电阻磁头的磁头装置斜视图；
图19是表示搭载如图18所示的磁头装置的磁盘装置内部构造斜视图；
图20是表示实施例1的试样A和B的磁电阻效应的曲线的图；
图21是表示就实施例1的试样A、B和C的磁电阻变化率与施加电压的关系图；
图22是表示实施例1的试样A、B和D的脉冲磁场的反转次数与输出电压关系的图；
图23是表示实施例2的试样A2和B2的磁电阻抗效应曲线图；
图24是实施例2的试样A2、B2和C2的磁电阻变化率与施加电压的关系图；
图25是表示实施例2的试样A2、B2和D2的脉冲磁场的反转次数与输出电压关系图；
图26是表示实施例3的试样A3和B3的磁电阻抗效应曲线图；
图27是表示实施例3的试样A3，B3和C3的磁变化率与施加电压的关系图；
图28是实施例3的试样A3，B3和D3的脉冲磁场的反转次数与输出电压的关系图；
图29是表示实施例4的试样A4、B4的磁电阻抗效应曲线的图；
图30是表示实施例4试样A4、B4和C4的磁电阻变化率与施加电压的关系图；
图31是表示实施例4的试样A4、B4和D4的脉冲磁场的反转次数与输出电压的关系图；
图32是表示实施例5中的锁定层构成数据线一部分的磁电阻元件的剖视图；
图33是表示实施例5的试样A5和B5的磁电阻效应曲线图；
图34是表示实施例5的试样A5、B5和C5的磁电阻变化率与施加电压的关系图；
图35是表示实施例5的试样A5、B5、D5和E5的脉冲磁场的反转次数与输出电压的关系图。
图36是表示实施例7的试样T1，T2和T3的结宽度与磁电阻变化率的关系图。
图37是表示实施例7的试样T1，T2和T3的磁电阻变化率与电压的关系图。
下面参照图1～图4说明与本发明有关的磁电阻元件的基本结构。
图1示出了本发明的第一磁电阻元件。该磁电阻元件10由第一反铁磁层11/第一铁磁层12/第一介电层13/第二铁磁层14/第二介电层15/第三铁磁层16/第二反铁磁层17层叠形成强磁性双隧道结而构成。在该元件上，在第一至第三铁磁层上流过隧道电流。在该元件上，第一和第三铁磁层12，16是锁定层(磁化锁定层)，第二铁磁层14是自由层(在MRAM情况下为磁记录层)。在第一磁电阻元件中，作为自由层的第二铁磁层14是由Co基合金(例如Co-Fe，Co-Fe-Ni等)或Co基合金/Ni-Fe合金/Co基合金三层膜组成。
图2示出了本发明的第二磁电阻元件。该磁电阻元件20由第一铁磁层21/第一介电层22/第二铁磁层23/第一反铁磁层24/第三铁磁层25/第二介电层26/第四铁磁层27/层叠成铁磁性双隧道结而构成。在该元件上第一至第四铁磁层上流过隧道电流。在该元件上第一和第三铁磁层23和25是锁定层，第一和第四铁磁层21和27是自由层(在MRAM情况下为磁记录层)。在第二磁电阻元件中，作为自由层的第一和第四铁磁层21和27由Co基合金(例如Co-Fe、Co-Fe-Ni等)或Co基合金/Ni-Fe合金/Co基合金三层膜构成。
图3示出了本发明的第三磁电阻元件，该磁电阻元件30由第一反铁磁层31/第一铁磁层32/第一介电层33/第二铁磁层34/第二反铁磁层35/第三铁磁层36/第二介电层37/第四铁磁层38/第三反铁磁层39层叠形成铁磁性双隧道结而构成。在该元件上，在第一至第四铁磁层上流过隧道电流。在该元件上，在把第二和第三铁磁层34、36作为锁定层设计的情况下，第一和第四铁磁层32和38成为自由层(在MRAM的情况为磁记录层)。另外，在把第一和第四铁磁层32、38作为锁定层设计的情况下，第二和第三铁磁层34、36成为自由层(在MRAM情况为磁记录层)。在第三磁电阻元件上作为自由层使用的第一和第四铁磁层32、38或第二和第三铁磁层34、36的任何组合由Co基合金(例如Co-Fe，Co-Fe-Ni等)或Co基合金/Ni-Fe合金/Co基合金三层膜构成。
图4示出了本发明的第四磁电阻元件。该磁电阻元件40由第一铁磁层41/第一介电层42/第二铁磁层43/第一非磁性层44/第三铁磁层45/第二非磁性层46/第四铁磁层47/第二介电层48/第五铁磁层49层叠形成铁磁性双隧道结而构成。在该元件的第一至第五铁磁层上流过隧道电流。相邻的第二、第三、第四铁磁层43、45、47通过非磁性层44、46反铁磁性耦合起来。在该元件中第二至第四铁磁层43、45、47是锁定层，第一和第5铁磁层41、49是自由层(在MRAM中为磁记录层)。在第四磁电阻元件中，作为自由层的第一和第五铁磁层41、49是由Co基合金(例如Co-Fe，Co-Fe-Ni等)或者Co基合金/Ni-Fe合金/Co基合金三层膜组成。
图5示出第四磁电阻元件的变型例，在图5所示的磁电阻元件中，通过在这些铁磁层中间设置反铁磁层的结构，即形成铁磁层45a/反铁磁层50/铁磁层45b的三层膜代替图4的第三铁磁层45。
另外，也可以使构成第四磁电阻元件的第二和第四铁磁层43、47中的至少一个接触设置反铁磁层。
因为具有与本发明有关的铁磁性双隧道结的磁电阻元件至少具有二层介电层，所以实际施加在一个隧道结上的电压小，因此磁电阻的变化率对电压的依赖性不显著、即使为了获得希望的输出电压值而增加施加的压力时，磁电阻变化率降低也较小，这是本发明的一个优点。
因为具有与本发明有关的铁磁性双隧道结的磁电阻元件中的上述的四种基本结构的任何一个中，磁化锁定层(锁定层)的自旋是通过反铁磁层或反铁磁性耦合锁定的，所以即使反复写入，磁化锁定层的磁矩也不会旋转，从而可以防止输出逐渐下降。
另外，在与本发明有关的磁电阻元件中，在自由层(磁记录层上)利用磁致伸缩小的Co基合金(Co-Fe，Co-Fe-Ni等)或Co基合金/Ni-Fe合金/Co基合金三层膜组成；自由层是图1中的第二铁磁层14，图2中的第一和第四铁磁层21、27，图3中的第一和第四铁磁层32、38或第二和第三铁磁层34、36中的任何一组，图4和图5中的第一和第五铁磁层41、49。从而将反转磁场的抑制变小，而使为增加电流磁场而流过配线中的电流变小。在自由层上用Co基合金/Ni-Fe合金/Co基合金的三层膜的情况下，通过改变每层膜的厚度可以自由设定反转磁场的大小。
特别是对具有图3的结构的磁电阻元件，反转磁场并非由磁性体的矫顽力确定，而是由在反铁磁性体的界面上产生的交换磁场确定。而且该交换磁场可以通过改变第一和第三反铁磁层31、39和第二反铁磁层35的种类、膜厚、合金组成自由地设定，这是本发明的优点。因此图3的基本结构在上述的四种基本结构中也显示出较好的特性。另外图3的结构在加工尺寸超微化，结面积变得非常小的情况下是特别有效的。通常，在加工尺寸超微化的情况下，写入磁场因加工损伤和自由层(磁记录层)的磁畴影响而容易引起偏差。与此相反，在如图3所示的结构中，在抗强磁性层与自由层(磁记录层)相接触地设置的情况下，因为可以根据交换磁场设计写入磁场，所以可以避免写入磁场的偏差。还可以显著提高元件的成品率。
另一方面，在微细加工本发明的磁电阻元件时，为了提高加工精度最好薄膜的整体膜度薄。根据这一点，如图2，图4和图5所示那样，尽可能使反铁磁层少的结构是优选的。
下面就用在本发明的磁电阻元件的各层的材料进行说明。
自由层(磁记录层)如上所述采用Co基合金(Co-Fe，Co-Fe-Ni等)或Co基合金/Ni-Fe合金/Co基合金三层膜。也可以在这些合金中添加少量的Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Si、Pd、Pt、Zr、Ir、W、Mo、Nb等非磁性元素。本发明的磁电阻元件适合用于磁电阻型磁头，磁存储装置和磁场检测器等。在这些用途中最好使自由层具有各向异性。
自由层的厚度优选的为0.1nm～100nm，更优选的是0.5nm～50nm，最优越的是1～5nm。如果自由层的厚度不是1nm，则因自由层变成不连续的膜，而存在变成铁磁性粒子在介电层中弥散的所谓颗粒状结构的危险。结果还因结性能控制困难而存在开关磁场偏差的危险，由于微粒子的大小引起在室温下变成超常磁性，从而使MR变化率严重下降。另一方面，如自由层的厚度超过5nm，在把磁电阻元件应用在MRAM中时，在按例如0.25μm对元件进行设计时，在用于超过反转磁场1000奥斯特的配线中必须流过产生的大电流。另外，如果自由层厚度超过5nm，则MR变化率随偏置电压上升而下降。使所谓偏压依赖性显著。如果自由层的厚度在1～5nm范围内，则可以抑制因微细化使反转磁场增大和MR变化率的偏置电压的依赖性。此外，如果自由层的厚度在这个范围，则还能提高加工精度。
对锁定层材料没有特别限制，可用Fe、Co、Ni或者它们的合金，自旋极化率大的磁铁，CrO2、RXMnO3-y(R：稀土类；X：Ca，Ba，Sr)等的氧化物，NiMnSb，PtMnSb等的惠斯勒合金。锁定层必需具有不能变成超常磁性的厚度，最好在0.4nm以上。另外在不失去铁磁性的前提下，可以在这些磁性体中添加少量的Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Si、Pd、Pt、Zr、Ir、W、Mo、Nb等非磁性元素。
另外，在通过反铁磁层加强锁定锁定层时，也可以用铁磁层/非磁性层/铁磁层三层膜作为锁定层，通过非磁性层使层叠的二层铁磁层反铁磁性结合。对非磁性层的材料没有特别的限制，可以用Ru、Ir、Cr、Cu等金属。通过调整非金属层膜的厚度使磁性层间产生反铁磁性结合。非磁性层膜厚度优选为0.5～2.5nm，如果考虑耐热性和反铁磁性结合的强度，非磁性层的膜厚为0.7～1.3nm更好。也可具体地举出Co(或Co-Fe)/Ru/Co(或Co-Fe)，Co(或Co-Fe)/Ir/Co(或Co-Fe)等三层膜。
可以用Fe-Mn、Pt-Mn、Pt-Cr-Mn，Ni-Mn，Ir-Mn、NiO，Fe2O3等作为反铁磁性材料。
可以用Al2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO2、AlLaO3等作为介电层材料。介电层也可以出现氧、氮或氟的不足，介电层的厚度没有特别限制，最好是薄的，优选的厚度在10nm以下，更优选的为5nm以下。
对形成本发明的磁电阻元件的基板没有特别限制，可以用Si、SiO2、Al2O3、尖晶石，或AlN等各种基板。在本发明中，也可以在基板上下通过底层层叠磁电阻抗元件，并且也可以在磁电阻元件的上部配置保护层。最好用Ta、Ti、W、Pt、Pd、Au、Ti/Pt、Ta/Pt、Ti/Pd、Ta/Pd或TiNx等氮化物等作为这些底层和保护层的材料。
可以通过各种溅射法、蒸镀法、分子束外延生长法等一般的成膜法形成各层来制造与本发明有关的磁电阻元件。
下面就使用本发明的磁电阻元件的存储装置(MRAM)进行说明。使用本发明的磁电阻元件的MRAM不管是在非破坏读出还是破坏读出的情况，都能获得为了施加上述的电流磁场而使配线中尽可能流过小电流的效果。
作为具体的MRAM的形态，可以考虑在晶体管上层叠铁磁性双隧道结的结构或使二极管与铁磁性以隧道结元件层叠的结构。如下所述，这些结构特别适用第一或第三铁磁性双隧道结元件，最好至少把最上层的反铁磁层作为位线的一部分使用。
下面参照图6和图7说明在MOS晶体管上具有层叠例如第一铁磁性双隧道结元件(图1)的结构的MRAM。图6是3×3单元的MRAM的等效电路图，图7示出了一个单元的MRAM的剖视图。
如图6所示，由晶体管60和图1的铁磁性双隧道结元件(MTR)10构成的记录单元排列成矩阵状。由晶体管60的栅极组成的读出用的字线(WL1)62，它们与写入用的字线(WL2)71平行配置。与TMR10的另一端(上部)连接的位线(BL)74与字线(WL1)62和字线(WL2)71垂直配置。
如图7所示，形成由硅基片61，栅极62，源极、漏区63、64组成的晶体管60，栅极62构成读出用的字线(WL1)。在栅极62上通过绝缘层形成写入用的字线(WL2)71。触点金属72连接在晶体管60的漏区64上。底层73连接在触点金属72上。在对应底层73上的写入用的字线(WL2)71上方的位置上形成图1所示那样的铁磁性双隧道结元件(TMR)10。即在底层73上层叠第一反铁磁层11/第一铁磁层(锁定层)12/第一介电层13/第二铁磁层(锁定层)14/第二介电层15/第三铁磁层(锁定层)16a、16b/第二反铁磁层17。在该例中，由16a，16b两层构成锁定层。在该TMR10的第二反铁磁层17上形成位线(BL)74的金属层。
如图7所示，作为自由层的第二铁磁层14的面积与上部的反铁磁层17和锁定层16b的面积是不同的，上部的反铁磁层17和锁定层16b构成位线74的一部分。即位线74由锁定层16b/反铁磁层17/金属层的层叠体构成。另外，也可以在反铁磁层17的下面不设置与反铁磁层17同样面积的锁定层16b，而由反铁磁层17/金属层构成位线74。
借助这种结构，可以通过具有大面积的反铁磁层17更稳定地锁定锁定层16b，16a的自旋，致使即使反复写入，锁定层16b，16a的磁矩也不会旋转，从而可以有效地防止输出下降。
另外TMR10的自由层14的上部结构由自由层14/第二介电层15/锁定层16a的成膜和图形、锁定层16b/反铁磁层17/金属层的成膜和图形构成。现有技术中，TMR10的自由层14的上部结构是由自由层14/第二介电层15/锁定层16/反铁磁层17的成膜和图形，位线金属层的成膜和图形构成。因此，如采用图7的结构，因为使膜厚比较厚的反铁磁层17的电路图形工序与其它工序分开，所以可以在上述的最初的电路图形下进行一次微细加工，使膜厚变薄。因此，既尽可能地减少了强磁隧道结的加工损伤，又可以提高加工精度。
参照图8和图9说明具有二极管与例如第一铁磁性隧道结元件(图1)层叠的构造的MRAM。图8是3×3单元的MRAM的等效电路图，图9是该MRAM的斜视图。
如图8的等效电路图所示，由二极管80和TMR10的层叠体组成的单元排列成矩阵状。二极管80和TMR10的层叠体形成在字线(WL)91上。二极管80的一端与字线(WL)91相连。TMR10的另一端与和字线(WL)91垂直配置的位线(BL)92相连。
如图9所示，在字线(WL)91的金属层上形成硅二极管80，在其上形成底层81。还可以在金属层与硅二极管之间设置TiNx等氮化膜，以便防止原子扩散。在底层81上形成如图1所示那样的铁磁性双隧道结元件(TMR)10。即在底层81上由第1反铁磁层11/第一铁磁层(锁定层)12/第一介电层13/第二铁磁层14(自由层)/第二介电层15/第三铁磁层(锁定层)16a、16b/第二反铁磁层17形成叠层。在该例中，由16a、16b两层构成锁定层。在该TMR10的第二反铁磁层17上形成位线(BL)92的金属层。
这样构成的MRAM也能取得与参照图7的说明那样的效果。即通过具有大面积的反铁磁层17可以比较稳定地锁定锁定层16b、16a的自旋，即使反复写入，锁定层16b、16a的磁矩也不会转动，从而可以有效地防止输出的降低。另外，因为使膜厚比较厚的反铁磁层17的构图工序与其它工序分开，所以既可减少铁磁性隧道结部分的加工损伤，又可提高加工精度。
另外，在MRAM的用途中，也可以在自由层上使用铁磁层/非磁性层/铁磁层三层膜，通过非磁性层使铁磁层和反铁磁性结合。按照这样的构成，因为磁通在三层内闭合，所以在通过电流磁场使自由层的磁矩反转时，静磁场既对自由层不会有影响，还可以使来自记录层的漏磁通减少，所以可以使切换磁场减少。因此消除了因写入而使磁化锁定层的部分磁矩旋转，结果使输出逐渐下降的问题。按照上述结构，最好使铁磁层/非铁磁层/铁磁层中的靠近用于施加电流磁场的字线的那个铁磁层用比较软的铁磁层构成或使膜比较厚。最好在使构成三层膜的二个铁磁层的膜厚不同的情况下，使膜厚的差在0.5～5nm的范围内。
下面说明与本发明有关的其它的MRAM。与本发明有关的MRAM包括铁磁性双隧道结元件，该双隧道结元件具有磁化方向锁定的第一磁化锁定层，第一介电层，磁化方向可反向的磁记录层，第二介电层和磁化方向锁定的第二锁定层。而磁记录层包括磁性层，非磁性层和磁性层三层膜，构成这三层膜的两层磁性层呈反铁磁性耦合。因为二个磁性层反铁磁性耦合，使磁通在磁记录层中闭合，所以可以降低开关磁场强度，从而可以减少在配线上流过的电流的电流密度。并且，两个磁化锁定层与介电层连接的区域的磁化基本上是平行的。因此通过选择在磁记录层中的电流经过两磁化锁定层中的哪一个，可以选择向磁记录层供给的电流是上升自旋电流还是下降电流。通过使自旋电流的供给方向改变可以使磁记录层的磁化容易反向，从而可以减少在TMR元件中流过的电流。这样，该MRAM具有适合于在向磁记录层供给自旋电流的同时施加电流磁场的结构，从而可以抑制流过配线和TMR中的电流的密度。
构成上述铁磁性双隧道结元件的抗强磁耦合的磁记录层可以通过铁磁层与非磁性金属层交替层叠方便地制造而成。因为反铁磁性耦合的磁记录层的膜厚薄，容易进行微细加工，所以该磁记录层最好是由反铁磁层/非磁性金属层/铁磁层组成的三层膜。并且也可以用铁磁层/软磁性层/铁磁层组成的三层膜作为反铁磁性耦合的铁磁层。特别是在用CoXFe1-x(0.5≤X≤1.0)作为铁磁层时，如果在二个CoxFe1-x层间插入由例如Ni-Fe组成的薄的软磁性层，则可以使开关磁场显著减少。这是因为Ni-Fe合金层是fcc(111)取向的，其上面的CoXFe1-x层也变成fcc(111)取向，使CoxFe1-x本身的开关磁场减少，从而也使铁磁层总的磁化值变小。
因此，作为反铁磁性耦合的磁记录层的例子可以举出：(a)铁磁层/非磁性层/铁磁层、(b)(铁磁层/软磁性层/铁磁层)/非磁性层/铁磁层、(c)(铁磁层/软磁性层/铁磁层)/非磁性层/(铁磁层/软磁性层/铁磁层)等。在这种情况下，抗强磁耦合的强度的大小最好在0.5erg/cm2以上。磁化锁定膜也采用与磁记录层相同的层叠结构，使其反铁磁性耦合。
下面参照图10～12说明用该MRAM的铁磁性隧道结元件的例子。
图10的铁磁性双隧道结元件具有由底层101/第一反铁磁层102/第一磁化锁定层103/第一介电层104/由铁磁层105a、非磁性层105b和铁磁层105c三层膜组成的磁记录层105/第二介电层106/第二磁化锁定层107/第二反铁磁层108/保护层109层叠的结构。
磁记录层105的铁磁层105a和铁磁层105c为反铁磁性耦合。连接在第一介电层104上的第一磁化锁定层103，连接在第二介电层106上的第二磁化锁定层107各自的磁化处在反平行的状态。
图11的铁磁性双隧道结元件具有由底层111/第一反铁磁层112/第一磁化锁定层113/第一介电层114/由铁磁层115a、非磁性层115b和铁磁层115c三层膜组成的磁记录层115/第二介电层116/铁磁层117a，非磁性层117b和铁磁层117c三层膜组成的第二磁化锁定层117/第二反铁磁层118/保护层119层叠的结构。
磁记录层115的铁磁层115a和铁磁层115c反铁磁性耦合。第二磁化锁定层117的铁磁层117a和铁磁层117c反铁磁性耦合。构成连接在第一介电层114上的第一磁化锁定层113和连接在第二介电层116上的第二磁化锁定层117的铁磁层117a各自的磁化处在反平行的状态。
在这种情况下，最好使第一磁化锁定层113的长度做得比第二磁化锁定层117和磁记录层115的长度长一些，以便使其兼作金属配线用。按照这样的结构，无论是第二磁化锁定层117还是磁记录层115中的磁通都是闭合的，而因为来自形成比较长的第一磁化锁定层113的漏磁通几乎不产生影响，从而可以减少对相邻记录层的静磁场的影响。
图12的铁磁性双隧道结元件具有由底层121/第一反铁磁层122/由铁磁层123a、非磁性层123b和铁磁层123c三层膜组成的第一磁化锁定层123/第一介电层124/由铁磁层125a、非磁性层125b和铁磁层125c三层膜组成的磁记录层125/第二介电层126/由铁磁层127a、非磁性层127b、铁磁层127c、非磁性层127d和铁磁层127e五层膜组成的第二磁化锁定层127/第二反铁磁层128/保护层129层叠的结构。
磁记录层125的铁磁层125a和铁磁层125c反铁磁性耦合。第一磁化锁定层123的铁磁层123a和铁磁层123c反铁磁性耦合。第二磁化锁定层127的铁磁层127a、铁磁层127c和铁磁层127e反铁磁性耦合。构成连接在第一介电层114上的第一磁化锁定层123的铁磁层123c与构成连接在第二介电层126上的第二磁化锁定层127的铁磁层127a各自的磁化处在反平行的状态。在这种情况下，可以与图11相同，将第一磁化锁定层123的长度做得比第二磁化锁定层117和磁记录层115的长度长一些。
在图13中示出了利用图11的铁磁性双隧道结元件的MRAM的剖视图。先在Si基板151上的SiO2绝缘层上形成凹槽，再形成由埋入在该凹槽内的金属构成的字线152。在字线152上形成SiO2绝缘层，在该SiO2上形成金属配线153和铁磁性双隧道结元件(TMR元件)。该TMR元件如图11所示，具有由底层111/第一反铁磁层112/第一磁化锁定层113/第一介电层114/由铁磁层115a、非磁性层115b和铁磁层115c三层膜组成的磁记录层115/第二介电层116/由铁磁层117a、非磁性层117b和铁磁层117c三层膜组成的第二磁化锁定层117/第二反铁磁层118/保护层119层叠的结构。该TMR元件预先加工成规定的结合面积，在其周围形成层间绝缘膜。在该层间绝缘膜上形成与TMR元件的保护层119连接的位线154。
按照该MRAM，在字线152上流过电流并在磁记录层115上施加电流磁场(例如难磁化的轴方向)的同时，从位线154经各层向磁记录层115注入下降自旋电流或从金属配线153经各层向磁记录层115注入增加自旋电流，借此使磁记录层115反转、磁化并进行写入。如果在向磁记录层115注入自旋电流的同时在磁记录层上施加电流磁场进行写入，既可减少在TMR元件中流过的注入电流，又可减少流过配线(字线)的电流的密度。因此，就是在1Gb以上的MRAM中，也能防止配线的熔融或TMR元件的隧道阻当层(介电层)的破坏，从而提高可靠性。
按照图13的MRAM，流过位线154的电流对磁记录层115的作用是使与来自字线152的电流磁场方向相反(例如容易磁化的轴方向)的电流磁场施加在该记录层上。随着该方向的电流磁场增强其控制能力提高，还可以使注入到磁记录层115中的自旋电流进一步减少，因而也可以如图14所示，在位线154上形成与绝缘层155和位线154平行地延伸的第二字线156。按照图14的MRAM，同时用流过TMR元件上的电流的方向改变和在第二字线156上流过的电流的方向变化，可以用比较小的电流重复使磁记录层115的磁化反向。
图15是与本发明有关的另一磁电阻元件的剖视图。图15所示的磁电阻元件是由第一反铁磁层161、第一铁磁层162、第一隧道绝缘层163、第二铁磁层164，第一非磁性层165、第三铁磁层166、第二非磁性层167、第四铁磁层168、第二隧道绝缘层169、第五铁磁层170、第二反铁磁层171层叠构成的铁磁性双结隧道结元件。
夹在第一隧道绝缘层163与第二隧道绝缘层169之间的第二铁磁层164，第一非磁性层165，第三铁磁层166，第二非磁性层167和第四铁磁层168构成磁记录层172。第二和第三铁磁层164、166通过第一非磁性层165抗磁性耦合，各自的磁化保持在反平行的状态下。同样，第三和第四铁磁层166，168通过第二非磁性层167反铁磁性耦合，各自的磁化保持在反平行状态。
第一铁磁层162与第一反铁磁层161交换耦合，在图中的箭头所示方向上磁化锁定，同样，第五铁磁层170与第二反铁磁层171交换耦合，如图中的箭头所示那样与第一铁磁层162的磁化方向同一方向磁化锁定。
在把外磁场沿规定方向加在该磁电阻元件上时，第二至第四铁磁层164，166、168仍保持反铁磁性耦合，沿外磁场方向磁化旋转。另一方面，第一铁磁层162和第五铁磁层170通过分别与第一和第二反铁磁层161、171的交换耦合在使第二至第四铁磁层164、166、168的磁化旋转的大小的外部磁场中不产生磁化旋转锁定。这样，就可以把“1”或“0”的信息记录在第二至第四铁磁层164、166、168中。
这时，因为磁通在通过第一非磁性层165和反铁磁性耦合的第二和第三铁磁层164、166之间闭合，并且磁通在通过第二非磁性层167和反铁磁性耦合的第三和第四磁性层166、168之间闭合，所以即使使元件微细化，抗磁场也不会增加。因此，磁化反向所需要的反向磁场HSW几乎与存储单元的大小无关系，而由第二至第四铁磁层164、166、168的矫顽力Hc决定。因此如果使Hc减少，则可以使HSW变小，从而使节能效果增加。矫顽力是单轴异性的，如果设Ku磁化的大小为M，则在理想情况用Hc＝2Ku/M来表示矫顽力。通过用单轴异性小的材料可以达到此目的。另外，因为磁通被反铁磁性耦合的第二至第四铁磁层164、166、168闭合，所以记录数据相对干扰磁场是稳定的。
另外，因为图15的磁电阻元件在磁记录层172包含三层铁磁层，所以磁记录层172侧的第二和第四铁磁层164、168的磁化方向保持相同。在这种情况下，夹持第一隧道绝缘层163并与第二铁磁层164对置的第一铁磁层(磁化锁定层)162和夹持第二隧道绝缘层169并与第四铁磁层168对置的第五铁磁层(磁化锁定层)170磁化方向也保持相同。为了能这样地使第一铁磁层162与第五铁磁层170的磁化方向相同，只需用同一种材料作为第一和第二反铁磁层161，171，从而使反铁磁性材料的选择范围变宽。
在此，为了使磁通在第二至第四铁磁层164，166，168有效闭合，最好使第三铁磁层166的磁化值M3与第二和第四铁磁层164，168的相加后的磁化值M(2+4)相等。然而，因为在M3与M(2+4)的值为相同的情况下，记录层的磁化旋转变得困难，所以最好使这两个磁化值有些不同。
例如，在用同种材料形成第二至第四铁磁层时，使第三铁磁层166的厚度T3与第二和第四铁磁层164，168的合计厚度T(2+4)不同。这时T3与T(2+4)的差的绝对值最好在0.5nm以上和5nm以下的范围内。
另外，也可以通过使第二至第四铁磁层164，166，168所用的材料不同来使M3与M(2+4)的值不同。
此外，也可以通过与反铁磁性交换耦合的第二至第四铁磁层164，166，168接触，设置其它铁磁层，使M3与M(2+4)的值不同。图16的磁电阻元件除具有图15的结构外，还具有在通过第一和第二非磁性层164，167交换耦合的第二至第四铁磁层164，166，168中与第四铁磁层168接触地设置铁磁层168b的结构。这时如采用例如坡莫合金、Fe、Co-Fe合金、Co-Fe-Ni合金等作为铁磁层168b，则可以在比较弱的磁场下磁化反向，这是可取的。
按照本发明，如图17所示那样，可以用通过非磁性层162b使两个铁磁层162a、162b反铁磁交换耦合的磁性叠层作为第一铁磁层(磁化锁定层)162，也可以用通过非磁性层170b使铁磁层170a、170c反铁磁性交换耦合的磁性叠层作为第五铁磁层(磁化锁定层)170。通过这样的结构可以使第一和第五铁磁层162、170的磁化进一步稳定并有效地锁定。并且，因为使来自第一和第五铁磁层162、170的漏磁磁场减少，所以可以抑制对磁记录层172的影响，增加记录的稳定性。
如果把包含上述那样的磁电阻元件和晶体管的存储单元配置成阵列状，则可以构成图6所示那样的MRAM。如果把包含上述磁电阻元件和二极管的存储单元配置成阵列状，则可以构成如图8所示那样的MRAM。
除了用Co，Fe，Co-Fe合金、Co-Ni合金、Co-Fe-Ni合金，作为第二至第四铁磁层164，166，168的材料之外，还可以用NiMnSb、Co2MnGe等半金属。因为半金属在一个自旋能带上存在能源，所以利用这些材料可以获得比较大的磁电阻效应，结果可以获得更大的再生输出。
另外，第二至第四铁磁层164，166，168最好在膜面内具有一个弱的磁各向异性的轴，如果单轴磁各向异性强时，则将使各铁磁层的矫顽力变大，开关磁场变大，这是不可取的。一个单轴磁各向异性的大小在106erg/cm3以下，最好在105erg/cm3以下。各铁磁层的优选膜厚是1～10nm。
可以用Cu，Au，Ag，Cr，Ru，Ir，Al或它们的合金等多种合金作为介于第二至第四铁磁层164，166，168之间产生反铁磁性耦合的第一和第二非磁性层165，167的材料。特别优选的是Cu，Ru，Ir，它们是可以获得薄的膜厚和大的反铁磁性耦合的材料。非磁性层的膜厚的优选范围是0.5～2nm。
如上所述，可以用Al2O3、NiO、二氧化硅、MgO等作为隧道绝缘层材料。隧道绝缘层的厚度优选范围是0.5～3nm。如上所述，可以用FeMn、IrMn、PtMn等作为反铁磁层材料。
下面就适用本发明的磁电阻元件的磁电阻头进行说明。
图18是搭载含有与本发明有关的铁磁性双隧道结的磁电阻头的磁头装置的斜视图。驱动臂201设置有用于被磁盘装置内的固定轴固定的凹槽，并且有保持图中未示出的驱动线圈的绕线架等。驱动臂201的一端固定有吊架202。在吊架202的前端上安装有搭载包括上述各形状的铁磁性双隧道结元件的磁电阻头的滑架203。在吊架202上铺设写入和读出用的引线204，这些引线204的一端连接在组装在磁头滑架203上的磁电阻头的每个电极上，引线204的另一端连接在电极座205上。
图19是表示搭载图18所示的磁头装置的磁盘装置内部构造的斜视图。磁盘211装在轴212上，该轴通过响应来自图中没有示出的驱动装置控制器的控制信号的图中未示出的电动机而旋转。图18的驱动臂201固定在固定轴213上，支持吊架202及其前端的磁电阻头滑架203。当磁盘211旋转时，磁电阻头滑架203的媒体的相反面保持在离开磁盘211的表面规定量浮动的状态下，进行信息的记录和再生。在驱动臂201的基端上设置线性电动机中的一种的偏置线圈电动机214。偏置线圈电动机214由包括绕在驱动臂201的绕线轴上的未示出的驱动线圈和由为了夹持该线圈而对置配置的永久磁铁和对置的磁轭组成的磁回路构成。驱动臂201由设置在固定轴213的上下两个位置上的未示出的球轴承支承，且借助偏置线圈电动机214可以自由地旋转滑动。
在磁电阻头的用途中，优选的是采用第一、第二和第四铁磁性双隧道结元件(图1、图2和图4)，更优选的是采用第一铁磁性双隧道结元件。另外，在磁电阻头的用途中，最好通过磁场中成膜或磁场中热处理使相邻的锁定层与自由层的自旋几乎垂直。如果这样做，可以相对磁盘的漏磁获得线性响应。无论那种磁头结构都可使用后者的磁电阻元件。
实施例
以下说明本发明的实施例。
实施例1
现在说明在Si/SiO2基板或SiO2基板上制作具有图1所示那样结构的两种铁磁性双隧道结元件(试样A和试样B)的例子。
试样A具有Ta底层、由Fe-Mn/Ni-Fe二层膜组成的第一反铁磁层，CoFe组成的第一铁磁层、由Al2O3组成的第一介电层、由Co9Fe组成的第二铁磁层、由Al2O3组成的第二介电层、由CoFe组成的第三铁磁层、由Ni-Fe/Fe-Mn的二层膜组成的第二反铁磁层、Ta保护层顺次层叠的结构。
试样B具有Ta底层，由Ir-Mn组成的第一反铁磁层、由Co-Fe组成的第一铁磁层，由Al2O3组成的第一介电层，由CoFe/Ni-Fe/CoFe三层膜组成的第二铁磁层、由Al2O3组成的第二介电层、由CoFe组成的第三铁磁层、由Ir-Mn组成的第二反铁磁层、Ta保护层顺次层叠的结构。
试样A的制作如下：将基板放入溅射装置中，待初始真空度达到1×10-7乇之后，导入Ar，达到规定压力。在基板上顺次层叠Ta(5nm)/Fe54Mn46(20nm)/Ni8Fe2(5nm)/CoFe(3nm)/Al2O3(1.7nm)/Co9Fe(3nm)/Al2O3(2nm)/CoFe(3nm)/Ni8Fe2(5nm)/Fe54Mn46(20nm)/Ta(5nm)。然后，在纯Ar气中利用Al靶成膜后，在不破坏真空的情况下导入氧，通过曝露在等离子氧中形成Al2O3。
上述叠层膜成膜后，利用光刻技术在最上部的Ta保护层上形成100μm宽的规定下部配线形状的第一保护层图形，利用离子蚀刻技术进行加工。
接着，除去第一保护层图形后，利用光刻技术在最上部的Ta保护层上形成规定结尺寸的第二保护层图形，利用离子蚀刻技术加工第一Al2O3以上部分的Co9Fe/Al2O3/CoFe/Ni-Fe/Fe-Mn/Ta。保留第二保护层不动，利用电子束蒸镀淀积厚度为300nm的Al2O3后，除去第二保护层图形及其上面的Al2O3，在结合部以外的部分上形成层间绝缘层。
接着，形成覆盖电极配线形成区以外的区域的第三保护层图形后，对着表面进行溅射清洗，然后，在整个面上沉积Al，再除去第三保护层图形及其上面的Al形成Al电极配线。然后导入磁场中的热处理炉中，向锁定层引入单向异性。
试样B的制作如下。将基板放入溅射装置中，在达到初始真空度1×10-7乇后，导入Ar，达到规定压力。然后，在基板上顺次层叠Ta(5nm)/Ir22Mn78(20nm)/CoFe(3nm)/Al2O3(1.5nm)/CoFe(1nm)/Ni8Fe2(tnm，t＝1，2或3nm)/CoFe(1nm)/Al2O3(1.8nm)/CoFe(3nm)Ir22Mn78(20nm)/Ta(5nm)。再按上述同样方法形成Al2O3。
上述层叠膜成膜后，利用光刻技术在最上部的Ta保护层上形成100μm宽的规定下部配线形状的第一保护层图形，利用离子蚀刻技术进行加工。除去第一保护层图形后，利用光刻技术在最上部的Ta保护层上形成规定结尺寸的第二保护层图形，利用离子蚀刻技术加工Al2O3以上部分的CoFe/Ni8Fe2/CoFe/Al2O3/CoFe/Ir22Mn78/Ta。接着与上述方法相同形成Al2O3层间绝缘膜，形成Al电极配线，向锁定层引入单向异性。
另外，为了比较起见，制作以下这样的试样C和试样D。
试样C是铁磁性单隧道结元件，具有Ta/Ir-Mn/CoFe/Al2O3/CoFe/Ni-Fe/Ta层叠结构。
试样D是不含反铁磁层的铁磁性双隧道结元件，具有Ta(5nm)/CoPt(20nm)/Al2O3(1.5nm)/CoFe(1nm)/Ni8Fe2(3nm)/CoFe(1nm)/Al2O3(1.8nm)/CoPt(20nm)/Ta(5nm)层叠结构。
在图20中示出了试样A和B的磁电阻效应曲线。试样A在250奥斯特这样弱的磁场中得到了MR变化率为27％。显然，对于试样B，通过改变自由层(磁记录层)中的Ni8Fe2和CoFe的膜厚比可以控制反向磁场。即Ni8Fe2的膜厚为1nm，2nm，3nm时，分别在16奥斯特、36奥斯特、52奥斯特这样弱的磁场下阻抗逐渐变大，可以获得26％以上的MR变化率。
图21示出了试样A、B和C的MR变化率与所施加电压的相互关系。该图是按电压为OV时的变化率的值规一化示出的。从该图中可以清楚地看出，试样A和B的磁电阻变化率降到一半时的电压V1/2比试样C的V1/2高，随着电压的增加，MR的磁电阻变化率逐渐减少。
接着把试样A、B和D放置在螺线管线圈中，在脉冲磁场70奥斯特中进行磁化锁定层的磁记录状态的疲劳试验。图22示出了试样A、B和D的脉冲磁场的反向次数与输出电压的关系。在该图中，输出电压按初始的输出电压值规一化。从图中可以明显看出，对于试样D，输出电压随脉冲磁场反向次数增加明显地下降。与此相反，对试样A和B，没有发现锁定层的磁记录状态疲劳。
如上所述，显然，具有图1结构的铁磁性双隧道结元件在用于磁存储装置磁头装置情况下显示出良好的性能。
另外，在利用SiO2、AlN、MgO、LaAlO3或CaF2作为介电层的情况下也发现同样的倾向。
实施例2
下面说明在Si/SiO2基板或SiO2基板上制作具有图2所示那样的结构的二种铁磁性双隧道结元件(试样A2和B2)的例子。
试样A2具有Ta底层、由Ni-Fe/CoFe二层膜组成的第一铁磁层、由Al2O3组成的第一介电层、由CoFe组成的第二铁磁层、由Ir-Mn组成的反铁磁层、由CoFe组成的第三铁磁层、由Al2O3组成的第二介电层、由CoFe/Ni-Fe二层膜组成的第四铁磁层、和Ta保护层顺次层叠的结构。
试样B2具有Ta底层，由Ni-Fe/Ru/CoFe三层膜组成的第一铁磁层、由Al2O3组成的第一介电层，由CoFe/Ni-Fe二层膜组成的第二铁磁层、由Fe-Mn组成的第一反铁磁层、由Ni-Fe/CoFe二层膜组成的第三铁磁层、由Al2O3组成的第二介电层、由CoFe/Ru/Ni-Fe组成的第四铁磁层和Ta保护层层叠的结构。
试样A2按下述方式制作：将基板放入溅射装置中，待初始真空度达到1×10-7乇后，导入Ar，待达到规定压力后，在基板上顺次层叠Ta(3nm)/Ni81Fe19(tnm，t＝3、5或8nm)/CoFe(1nm)/Al2O3(1.2nm)/CoFe(1nm)/Ir22Mn78(17nm)/CoFe(1nm)/Al2O3(1.6nm)/CoFe(1nm)/Ni81Fe19(tnm，t＝3、5或8nm)和Ta(5nm)。并且，在纯Ar气中利用Al靶形成Al膜后，在不破坏真空的情况下导入氧，通过曝露在等离子氧中形成Al2O3。
形成上述层叠膜后，利用光刻技术在最上部的Ta保护层上形成100μm宽的规定的下部配线形状的第一保护层图形，利用离子蚀刻技术进行加工。接着，除去第一保护层图形，然后利用光刻技术在最上部的Ta保护层上形成规定结尺寸的第二保护层图形，利用离子蚀刻技术加工第一Al2O3以上部分的CoFe/Ir-Mn/CoFe/Al2O3/CoFe/Ni-Fe/Ta。保留第二保护层图形不动，利用电子束蒸镀沉积厚度为300nm的Al2O3，然后，除去第二保护层图形及其上面的Al2O3，在结合部以外的部分上形成层间绝缘膜。
接着，形成覆盖电极配线形成区以外的区域的第三保护层图形后，对着表面进行溅射清洗，然后，在整个面上沉积Al，再除去第三保护层图形及其上面的Al形成Al电极配线。然后导入磁场中的热处理炉中，向锁定层引入单向异性。
试样B2按下述步骤制作。将基板放入溅射装置中，待初始真空度达到1×10-7乇后，导入Ar，达到规定压力。然后，在基板上顺次形成Ta(2nm)/Ni81Fe19(6nm)/Ru(0.7nm)/Co4Fe6(3nm)/Al2O3(1.5nm)/CoFe(1nm)/Ni81Fe19(1nm)/Fe54Mn46(20nm)/Ni81Fe19(1nm)/CoFe(1nm)/Al2O3(1.7nm)/Co4Fe6(3nm)/Ru(0.7nm)/Ni81Fe19(6nm)/Ta(5nm)层叠。通过与上述同样方法形成Al2O3。
上述层叠膜成膜后，利用光刻技术在最上部的Ta保护层上形成100μm宽的规定下部配线形状的第一保护层图形，利用离子蚀刻技术进行加工。除去第一保护层图形后，利用光刻技术在最上部的Ta保护上形成规定结尺寸的第二保护层图形，利用离子蚀刻技术加工Al2O3以上部分的CoFe/Ni81Fe19/Fe54Mn46/Ni81Fe19/CoFe/Al2O3/Co4Fe6/Ru/Ni81Fe19/Ta。然后用上述相同方法形成Al2O3层间绝缘膜、Al电极配线，在锁定层上引入单方向异性。
另外，为了比较起见，制作下述这样的试样C2和试样D2。
试样C2是铁磁性单隧道结元件，具有Ta(3nm)/Ni81Fe19(5nm)/CoFe(1nm)/Al2O3(1.2nm)/CoFe(1nm)/Ir22Mn78(17nm)/CoFe(1nm)/Ta(5nm)这样的层叠结构。
试样D2是不含反铁磁层的铁磁性双隧道结元件，它具有Ta(3nm)/Ni81Fe19(5nm)/CoFe(1nm)/Al2O3(1.2nm)/CoFe(1nm)/Al2O3(1.6nm)/CoFe(1nm)/Ni81Fe19(5nm)/Ta(5nm)这样的层叠结构。
在图23中示出了试样A2和B2的磁电阻效应曲线。对于试样A2，显然可以通过改变在自由层(磁记录层)中的Ni8Fe2和CoFe膜厚度比控制反向磁场。即Ni8Fe2的膜厚为3nm、5nm和8nm时，分别在15奥斯特、26奥斯特和38奥斯特的弱磁场下电阻逐渐变化，可以获得26％以上的MR变化率。试样B2在39奥斯特的弱磁场下，可以得到26％以上的MR变化率。
图24示出了试样A2、B2和C2的MR变化率与施加电压的相互关系。该图曲线是用MR变化率在电压为零V时的值规一化示出的。从图中可以明显地看出，试样A2和B2的磁电阻变化率降到一半时的电压V1/2比试样C2的V1/2大，随着电压的增加，MR变化率逐渐减少。
接着把试样A2、B2和D2放置在螺线管线圈中，在脉冲磁场为70奥斯特中进行磁化锁定层中的磁记录状态的疲劳试验。图25示出了试样A2、B2和D2的脉冲磁场的反向次数与输出电压的关系。在图中和输出电压按初始的输出电压值规一化。从图中可以明显看出，对试样D2，输出电压随脉冲磁场反向次数增加明显地下降。与此相反试样A2和B2没有发现磁化锁定层的记录状态的疲劳。另外如将试样A2和B2相比较，则利用反铁磁性耦合的Co4Fe6/Ru/Ni81Fe19的三层结构作为自由层的试样B2的疲劳小。
显然，如上所述，具有图2结构的铁磁性双隧道结元件用在磁存储装置，磁头中时显示出良好的性能。
另外，在利用SiO2，AlN、MgO、LaAlO3或CaF2作为介电层的情况下也发现与上述相同的倾向。
实施例3
下面说明在Si/SiO2基板或Si/Al2O3基板上制作具有图3所示的结构的二种铁磁性双隧道结元件(试样A3和B3)的例子。
试样A3具有Ta底层、由Ir-Mn组成的第一反铁磁层、由Co-Fe组成的第一铁磁层、由Al2O3组成的第一介电层、由Co-Fe-Ni组成的第二铁磁层、由Fe-Mn组成的第二反铁磁层、由Co-Fe-Ni组成的第三铁磁层、由Al2O3组成的第二介电层、由Co-Fe组成的第四铁磁层，由Ir-Mn组成的第三反铁磁层和Ta保护层顺次层叠的结构。
试样B3具有Ta底层、由Ir-Mn组成的第一反铁磁层、由Co-Fe/Ru/Co-Fe三层膜组成的第一铁磁层、由Al2O3组成的第一介电层，由CoFe/Ni-Fe二层膜组成的第二铁磁层、由Fe-Mn组成的第二反铁磁层、由Ni-Fe/CoFe二层膜组成的第三铁磁层、由Al2O3组成的第二介电层、由Co-Fe/Ru/Co-Fe三层膜组成的第四铁磁层、由Ir-Mn组成的第三反铁磁层和Ta保护层顺次层叠的结构。
试样A3按以下方式制作：将基板放入溅射装置中，待设定的初始真空度1×10-7乇达到后，导入Ar，待达到规定压力后，在基板上顺次层叠Ta(5mm)/Ir22Mn78(18nm)/CoFe(2nm)/Al2O3(1.7nm)/Co5Fe1Ni4(2nm)/Fe1Mn1(17nm)/Co5Fe1Ni4(2nm)/Al2O3(2nm)/CoFe(2nm)/Ir22Mn78(18nm)/Ta(5nm)。然后，在纯Ar气中利用Al靶形成Al膜，然后在不破坏真空的情况下导入氧，通过曝露到氧等离子体中形成Al2O3。
上述层叠膜成膜后，利用光刻技术在最上部的Ta保护层上形成100μm宽的规定的下部配线形状的第一保护层图形，利用离子蚀刻技术进行加工。
接着，在除去第一保护层图形后，利用光刻技术在最上部的Ta保护层上形成规定结尺寸的第二保护层图形，利用离子蚀刻技术加工第一Al2O3以上部分的Co5Fe1Ni4/Fe1Mn1/Co5Fe1Ni4/Al2O3/CoFe/Ir22Mn78/Ta。原封不动地保持第二保护层图形，利用电子束蒸镀，沉积厚度为350nm的Al2O3膜，然后除去第二保护层图形及其上面的Al2O3，在结合部以外的部分上形成层间绝缘膜。
接着，在形成覆盖电极配线形成区域以外的区域的第三保护层图形后，对着表面溅射，进行清洁。在整个表面沉积Al后，除去第三电极图形及其上面的Al，形成Al电极配线。然后导入磁场中的热处理炉中。在锁定层中引入单向异性。
试样B3按下述方法制作。将基板放入溅射装置中，待初始真空度达到1×10-7乇后，导入Ar，待达到规定压力后，在基板上顺次层叠Ta(3nm)/Ir-Mn(14nm)/Co-Fe(1.5nm)/Ru(0.7nm)/Co-Fe(1.5nm)/Al2O3(1.7nm)/CoFe(1nm)/Ni81Fe19(2nm)/Fe45Mn55(19nm)/Ni81Fe19(2nm)/CoFe(1nm)/Al2O3(2.1nm)/Co9Fe(2nm)/Ru(0.8nm)/Co9Fe(2nm)/Ir-Mn(14nm)/Ta(5nm)。用与上述同样方法形成Al2O3。
上述叠层膜成膜后，利用光刻技术在最上部的Ta保护层上形成100μm宽的规定下部配线形状的第一保护层图形，利用离子蚀刻技术进行加工。接着，除去第一保护层图形后，利用光刻技术在最上部的Ta保护层上形成规定结尺寸的第二保护层图形，利用离子蚀刻技术加工第一Al2O3以上部分CoFe/Ni81Fe19/Fe45Mn55/Ni81Fe19/CoFe/Al2O3/Co9Fe/Ru/Co9Fe/Ir-Mn/Ta。接着与上相同地形成Al2O3层间绝缘膜，形成Al电极配线，向锁定层引入单方向异性。
为了比较起见，制作以下的试样C3和试样D3。
试样C3是铁磁性单隧道结元件，具有Ta(3nm)/Ir-Mn(14nm)/Co-Fe(1.5nm)/Ru(0.7nm)/Co-Fe(1.5nm)/Al2O3(1.7nm)/CoFe(1nm)/Ni81Fe19(2nm)/Fe45Mn55(19nm)/Ta(5nm)这样的层叠结构。
试样D3是不含反铁磁层的铁磁性双隧道结元件，它具有Ta(5nm)/Co8Pt2(15nm)/CoFe(2nm)/Al2O3(1.7nm)/Co5Fe1Ni4(2nm)/Al2O3(2nm)/CoFe(2nm)/Co8Pt2(15nm)/Ta(5nm)这样的层叠结构。
图26示出了试样A3和B3的磁电阻效应曲线。试样A3在57奥斯特的弱磁场下得到MR变化率为26％。试样B3在63奥斯特弱磁场下得到MR变化率为27％。
图27示出了试样A3、B3和C3的MR变化率与施加电压的依赖关系。图中按MR变化率在零V时的值规一化表示出。显然试样A3和B3的磁电阻变化率值降到一半时的电压V1/2比C3的V1/2大，MR变化率随着电压的增大而减少。
接着把试样A3、B3和D3放置在螺线管线圈中，在脉冲磁场75奥斯特中进行磁化锁定层的磁记录状态的疲劳试验.图28示出了试样A3、B3和D3的脉冲磁场的反向次数与输出电压的关系。在该图中，输出电压按初始的输出电压值规一化。从图中可以明显看出，对于试样D，输出电压随脉冲磁场反向次数增加明显地下降。与此相反，对试样A和B，没有发现锁定层的磁记录状态的疲劳。另外，将试样A3和B3比较，利用反铁磁性耦合的Co9Fe/Ru/Co9Fe三层结构作为自由层的试样B3的疲劳少。
如上所述，显然，具有图3结构的铁磁性双隧道结元件在用于磁存储装置磁头装置情况下显示出良好的性能。
另外，在利用SiO2、AlN、MgO、LaAlO3或CaF2作为介电层的情况下也发现同样的倾向。
实施例4
下面说明在Si/SiO2基板或Si/AlNO2基板上制作具有图4或图5所示那样的结构的二种铁磁性双隧道结元件(试样A4和B4)的例子。
试样A4具有Ta底层、由Ni-Fe/Co-Fe二层膜组成的第一铁磁层、由Al2O3组成的第一介电层、由Co-Fe组成的第二铁磁层、由Ru组成的第一非磁性层、由Co-Fe组成的第三铁磁层、由Ru组成的第二非磁性层、由Co-Fe组成的第四铁磁层、由Al2O3组成的第二介电层、由Co-Fe/Ni-Fe二层膜组成的第五铁磁层、Ta保护层顺次层叠的结构。
试样B4具有Ta底层，由Ni-Fe/Co-Fe二层膜组成的第一铁磁层、由Al2O3组成的第一介电层、由Co-Fe组成的第二铁磁层、由Ru组成的第一非磁性层、Co-Fe铁磁层/Ir-Mn反铁磁层/Co-Fe铁磁层，由Ru组成的第二非磁性层，由Co-Fe组成的第四铁磁层，由Al2O3组成的第二介电层、由Co-Fe/Ni-Fe二层膜组成的第五铁磁层，Ta保护层顺次层叠的结构。
试样A4按下述方法制作：将基板放入溅射装置中，待达到设定的初始真空度1×10-7乇后，导入Ar，达到规定压力，在基板上顺次层叠Ta(5mm)/Ni81Fe19(16nm)/Co4Fe6(3nm)/Al2O3(1.7nm)/CoFe(2nm)/Ru(0.7nm)/CoFe(2nm)/RU(0.7nm)/CoFe(2nm)/Al2O3(2nm)/Co4Fe6(3nm)/Ni81Fe19(16nm)/Ta(5nm)。在纯Ar气体中用Al靶成膜Al后，在不破坏真空的情况下导入氧，通过曝露到氧等离子中形成Al2O3。
上述层叠膜成膜后，利用光刻技术在最上部的Ta保护层上形成100μm宽的规定的下部配线形状的第一保护层图形，利用离子蚀刻技术进行加工。
接着，在除去第一保护层图形后，利用光刻技术在最上部的Ta保护层上形成规定结尺寸的第二保护层图形，利用离子蚀刻技术加工第一Al2O3以上部分的CoFe/Ru/CoFe/Ru/CoFe/Al2O3/CoFe6/Ni81Fe19/Ta原封不动地保持第二保护层图形，利用电子束蒸镀，沉积厚度为300nm的Al2O3膜，然后除去第二保护层图形及其上面的Al2O3，在结合部以外的部分上形成层间绝缘膜。
接着，在形成覆盖电极配线形成区域以外的区域的第三保护层图形后，对着表面溅射，进行清洁。在整个表面沉积Al后，除去第三电极图形及其上面的Al，形成Al电极配线。然后导入磁场中的热处理炉中。在锁定层中引入单向异性。
试样B4按下述方法制作。将基板放入溅射装置中，待初始真空度达到1×10-7乇后，导入Ar，待达到规定压力，在基板上顺次形成Ta(5mm)/Ni81Fe19(15nm)/Co9Fe(2nm)/Al2O3(1.5nm)/CoFe(1.5nm)/Ru(0.7nm)/CoFe(1.5nm)/Ir-Mn(14nm)/CoFe(1.5nm)/Ru(0.7nm)/CoFe(1.5nm)/Al2O3(2nm)/Co9Fe(2nm)/Ni81Fe19(15nm)/Ta(5nm)叠层。通过与上述相同的方法形成Al2O3。
上述叠层膜成膜后，利用光刻技术在最上部的Ta保护层上形成100μm宽的规定下部配线形状的第一保护层图形，利用离子蚀刻技术进行加工。接着，除去第一保护层图形后，利用光刻技术在最上部的Ta保护层上形成规定结尺寸的第二保护层图形，利用离子蚀刻技术加工第一Al2O3以上部分的CoFe/Ru/CoFe/Ir-Mn/CoFe/Ru/CoFe/Al2O3/Co9Fe/Ni81Fe19/Ta。接着按上述相同方法形成Al2O3层间绝绝膜，形成Al电极配线，在锁定层引入单向异性。
另外，为了比较起见，制作如下所述的试样C4和试样D4。
试样C4是铁磁性单隧道结元件，具有Ta(5nm)/Ni81Fe19(16nm)/Co4Fe6(3nm)/Al2O3(1.7nm)/CoFe(2nm)/Ru(0.7nm)/CoFe(2nm)/Ru(0.7nm)/CoFe(2nm)/Ta(5nm)这样的层叠结构。
试样D4是没有反铁磁层结合的铁磁性双隧道结元件，具有Ta(5nm)/Ni81Fe19(16nm)/Co4Fe6(3nm)/Al2O3(1.7nm)/CoFe(6nm)/Al2O3(2nm)/Co4Fe6(3nm)/Ni81Fe19(16nm)/Ta(5nm)这样的层叠结构。
在图29中示出了试样A4和B4的磁电阻效应曲线。对于试样A4在33奥斯特弱磁场下，获得MR变化率为28％，试样B4在18奥斯特的弱磁场下获得MR变化率为26％。
图29示出了试样A4、B4和C4的MR变化率与所施加电压的相互关系。该图是按电压为OV时的变化率的值规一化示出的。从该图中可以清楚地看出，试样A4和B4的磁电阻变化率降到一半时的电压V1/2比试样C4的V1/2高，随着电压的增加，MR的磁电阻变化率逐渐减少。
接着把试样A4、B4和D4放置在螺线管线圈中，在脉冲磁场40奥斯特中进行磁化锁定层的磁记录状态的疲劳试验。图31示出了试样A4、B4和D4的脉冲磁场的反向次数与输出电压的关系。在该图中，输出电压按初始的输出电压值规一化。从图中可以明显看出，对于试样D4，输出电压随脉冲磁场反向次数增加明显下降。与此相反，对试样A4和B4，没有发现锁定层的磁记录状态的疲劳。另外试样A4与B4相比，利用在磁化锁定层插入反铁磁层的CoFe/Ir/CoFe/Ir-Mn/CoFe/Ir/CoFe的七层结构的试样B4的疲劳小。
如上所述，显然，具有图4结构的铁磁性双隧道结元件在用于磁存储装置、磁头装置情况下显示出良好的性能。
另外在利用SiO2、AlN、MgO、LaAlO3或CaF2作为介电层的情况下也发现与上述相同的倾向。
实施例5
假定图7或图9所示的MRAM，说明在Si/SiO2或SiO2基板上制作具有图32中所示结构的铁磁性双隧道结元件(试样A5和B5)的例子。
试样A5具有Ta底层、由Fe-Mn组成的第一反铁磁层、由Ni-Fe/Co-Fe二层膜组成的第一铁磁层、由Al2O3组成的第一介电层、由Co9Fe组成的第二铁磁层、由Al2O3组成的第二介电层、由Co-Fe组成的第三铁磁层、位线(由Ni-Fe组成的第三铁磁层，由Fe-Mn组成的第二反铁磁层，由Al组成的金属层)顺次层叠的结构。
试样B5具有由Ta组成的底层，由Ir-Mn组成的第一反铁磁层、由Co-Fe组成的第一铁磁层、由Al2O3组成的第一介电层，由Co-Fe/Ni-Fe/Co-Fe三层膜组成的第二铁磁层、由Al2O3组成的第二介电层、由Co-Fe组成的第三铁磁层、位线(由Co组成的第三铁磁层、由Ir-Mn组成的第二反铁磁层、由Al组成的金属层)顺次层叠的结构。
如图32所示，试样A5和B5两者中的任何一个的结合面积比第二反铁磁性膜的面积大。
试样A5按下述方法制作：将基板放入溅射装置中，待达到初始的真空度1×10-7乇后，导入Ar，达到规定压力，在基板上顺次层叠Ta(5nm)/Fe54Mn46(18nm)/Ni8Fe2(5nm)/CoFe(2nm)/Al2O3(1.7nm)/Co9Fe(3nm)/Al2O3(2nm)/CoFe(2nm)/Ta(5nm)。在纯Ar气体中用Al靶成膜Al后，在不破坏真空的情况下导入氧，通过曝露到氧等离子中形成Al2O3。
上述层叠膜成膜后，利用光刻技术在最上部的Ta保护层上形成50μm宽的规定的下部配线形状的第一保护层图形，利用离子蚀刻技术进行加工。
接着在除去第一保护层图形后，在最上部的Ta保护层上涂敷电子束保护层，利用电子束(EB)扫描装置对第一Al2O3以上的各层进行微细加工，制作结合面积1×1μm2，0.5×0.5μm2，0.15×0.15μm2的铁磁性隧道结，原封不动地保留电子射线保护图形，利用电子束蒸镀沉积厚度为300nm的Al2O3，然后除去电子射线保护层图形及其上面的Al2O3，在结合部以外的部分上形成层间绝缘膜。
接着在形成覆盖电极配线形成区域以外的区域的第三保护层图形后，对着表面进行溅射清洗，再除去Ta层，然后顺次层叠Ni8Fe2(5nm)/Fe54Mn46(18nm)/Al(5nm)作为位线的电极配线。除去第三保护层图形及其上部的电极配线。然后引导到磁场中的热处理炉中，在锁定层上引入单向异性。
试样B5按以下方法制作。将基板放入溅射装置中，待达到设定的初始真空度1×10-7乇后，导入Ar，达到规定压力。在基板上顺次形成Ta(5nm)/Ir22Mn78(18nm)/CoFe(3nm)/Al2O3(1.5nm)/CoFe(1nm)/Ni8Fe2(3nm)/CoFe(1nm)/Al2O3(1.8nm)/CoFe(3nm)Ta(5nm)叠层。通过与上述同样方法形成Al2O3。
上述层叠膜成膜后，利用光刻技术在最上部的Ta保护层上形成50μm宽的规定的下部配线形状的第一保护层图形，利用离子蚀刻技术进行加工。
接着在除去第一保护层图形后，在最上部的Ta保护层上涂敷电子束保护层，利用电子束(EB)扫描装置对第一Al2O3以上的各层进行微细加工，制作结合面积1×1μm2，0.5×0.5μm2，0.15×0.15μm2的铁磁性隧道结，原封不动地保留电子射线保护图形，利用电子束蒸镀沉积厚度为300nm的Al2O3，然后除去电子射线保护层图形及其上面的Al2O3，在结部以外的部分上形成层间绝缘膜。
接着在形成覆盖电极配线形成区域以外的区域的第三保护层图形后，对着表面进行溅射清洗，再除去Ta层，然后顺次层叠Co/Ir22Mn78(18nm)/Al(5nm)作为位线的电极配线。除去第三保护层图形及其上部的电极配线。然后引导到磁场中的热处理炉中，在锁定层上引入单向异性。
为了比较起见，制作以下的试样C5，试样D5和试样E5。
试样C5是铁磁性单隧道结元件，具有Ta(5nm)/Ir22Mn78(18nm)/CoFe(3nm)/Al2O3(1.5nm)/CoFe(1nm)/Ni8Fe2(3nm)/CoFe(1nm)/Ta(5nm)这样的层叠结构。
试样D5与试样B5的结构相同，即具有Ta(5nm)/Ir22Mn78(18nm)/CoFe(3nm)/Al2O3(1.5nm)/CoFe(1nm)/Ni8Fe2(3nm)/CoFe(1nm)/Al2O3(1.8nm)/CoFe(3nm)/Ir22Mn78(18nm)/Ta(5nm)这样的层叠结构。可是与图32的结构不同，由上部的IrMn组成的第二反铁磁层(和Ta保护层)的面积也加工成与结合面积相同。并且，位线只由Al层构成。
试样E5是不含反铁磁层的铁磁性双隧道结元件，具有Ta(5nm)/CoFePt(13nm)/Al2O3(1.5nm)/CoFe(1nm)/Ni8Fe2(3nm)/CoFe(1nm)/Al2O3(1.8nm)/CoFePt(13nm)/Ta(5nm)这样的层叠结构。
图33中示出了试样A5和B5的磁电阻效应曲线。试样A5在29奥斯特的弱磁场下的MR变化率的测量值是28％，试样B5在39奥斯特的弱磁场下的MR变化率的测量值是27％。
图34示出了试样A5、B5和C5的MR变化率与施加电压的依赖关系。在该图的曲线中，MR变化率是按电压为零V时的值规一化示出的。从图中可以明显地看出，试样A5和B5的磁电阻变化率的值降到一半时的电压V1/2比试样C5的V1/2大，并且MR变化率随着电压的增加而减少。
接着把试样A5、B5和D5和E5放置在螺线管线圈中，在脉冲磁场为70奥斯特中进行磁化锁定层中的磁记录状态的疲劳试验。图35示出了试样A5、B5和D5和E5的脉冲磁场的反向次数与输出电压的关系。在图中，输出电压按初始的输出电压值规一化。从图中可以明显看出，对试样E5，输出电压随脉冲磁场反向次数增加明显地下降。试样D5显示出结合面积越少，疲劳越严重的倾向，一般认为结合面积少时，由加工损伤使上部磁化锁定层性能下降。与此相反，对试样A5和B5没有发现磁化锁定层的记录状态的疲劳。因此，显然如图32所示那样上部反铁磁层作为位线的一部分的结构是有利的。
如上所述，显然，具有图32结构的铁磁性双隧道结元件在用于磁存储装置、磁头装置情况下显示出良好的性能。
另外，在利用SiO2、AlN、MgO、LaAlO3或CaF2作为介电层的情况下也发现同样的倾向。
实施例6
用与实施例1～4同样的方法，在Si/SiO2基板或SiO2基板上制作具有图1～图4所示的基本结构的铁磁性双隧道结元件。在表1中示出了这些元件的层叠结构。可以用Ta、Ti、Ti/Pt、Pt、Ti/Pd、Ta/Pt、Ta/Pd、TiNx中任何一种材料作底层和保护层。
在表1中示出了这些试样的MR变化率降到1/2的电压值V1/2使自由层(磁记录层)100000次反向时的输出值与初始输出值的比。对任何一种试样都得到大的MR变化率，MR随着电压的变化率减少的程度也比铁磁性隧道结元件小，并且即使使自由层(磁记录层)反复磁化，输出电压也基本上不下降，疲劳也小。
因此，显然把这些元件用作磁电阻型磁头、检测器、磁存储元件是有利的。
表1
试  样 V1/2(V)   V(100000)/V初始
Ir22Mn78/Co9Fe/Sio2/Co7Fe3/Sio2/Co9Fe/Ir22Mn78(18nm) (2nm)(1.8nm)(2.4nm)(1.9nm)(3nm)(20nm) 0.71     0.98
 FeMn/Co7Fe2Ni/AlN/Co7Fe3/AlN/Co7Fe2Ni/FeMn(17nm)(3nm)(1.9nm)(2.4nm)(2.1nm)(3nm)(19nm) 0.7     0.96
 PtMn/Ni8Fe2/Co9Fe/Al2O3/Co7Fe3/Al2O3/Co9Fe/Ni8Fe2/PtMn(16nm)(3nm) (2nm)(1.4nm)(2nm) (1.9nm) (1nm) (2nm) (20nm) 0.79     0.99
Ir22Mn78/Co4Fe6/MgO/CoFe/Ni8Fe2/CoFe/MgO/Co4Fe6/Ir22Mn78(17nm) (3nm)(1.7nm)(1nm)(1nm) (1nm)(2.3nm)(3nm)(17nm) 0.76     0.96
Co85Ni15/SiO2/Co7Fe2Ni/Ir22Mn78/Co7Fe2Ni/SiO2/Co85Ni15(14nm)  (2nm)  (1.5nm)  (18nm)  (1.5nm) (2nm)  (17nm) 0.77 0.97
Ni8Fe2/CoFe/AlN/Co/FeNi2/FeMn/FeNi2/Co/AlN/Co/Fe(1nm)(7nm)(1.9nm)(1nm)(18nm)(18nm)(1.5nm)(1nm)(7nm)(1nm) 0.75     0.95
Co85Fe15/Al2O3/Co7Fe2Ni/PtMn/Co7Fe2Ni/Al2O3/Co85Fe15(10nm) (1.7nm)  (2nm)  (18nm)  (2nm)  (2nm)  (14nm) 0.81     0.91
Co80Pt20/MgO/CoFe/Ru/CoFe/NiMn/Co6Fe3Ni/MgO/Co80Pt20(12nm)(2.1nm)(1.5m)(0.7nm)(1nm)(15nm)(2nm)(2.2nm)(15nm) 0.74     0.94
Ir22Mn78/CoFeNi/SiO2/FeCO2Ni/FeMn/FeCo2Ni/SiO2/CoFeNi/Ir22Mn78(19nm)  (3nm)  (2nm)(1.6nm)(15nm)(1.6nm) (2nm) (2nm) (19nm) 0.71     0.91
Ir22Mn78/Co9Fe/Al2O3/FeCO/Ir22Mn78/FeCo/Al2O3/Co9Fe/Ir22Mn78(19nm)  (3nm)(1.8nm)(1.6nm)(13nm)(1.6nm)(2nm) (2nm) (19nm) 0.78     0.98
Ir22Mn78/CoFe/AlN/FeCo3Ni/Ir20Mn80/FeCo3Ni/AlN/CoFe/Ir22Mn78(19nm)  (2nm)(2.2nm)(1.5nm)(17nm) (1.5nm) (2.2nm)(2nm)(19nm) 0.78     0.98
PtMn/CoFeNi/MgO/FeCo2Ni2/FeMn/FeCo2Ni2/MgO/CoFeNi/PtMn(20nm)(3nm)(2.2nm)(1.6nm)(15nm)(1.6nm)(2.2nm)(2nm)(20nm) 0.81     0.91
CoFeNi/SiO2/FeCo/Ru/FeCo/Ru/Co/SiO2/CoFeNi(15nm)(2nm)(1.5nm)(0.7nm)(1.5nm)(0.7nm)(1.5nm)(2nm)(17nm) 0.73     0.97
CoFePt/AlN/Co/Ru/Co/Ru/Co/AlN/CoFePt(15nm)(2nm)(1nm)(0.7nm)(1nm)(0.7nm)(1nm)(2nm)(17nm) 0.78 0.98
CoFeNi/SiO2/FeCo/Ru/FeCo/Ir22Mn78/CoFe/Ru/CoFe/SiO2/CoFeNi(14nm)(2nm)(1.7nm)(0.8nm)(1.6nm)(17nm)(1.6nm)(0.8nm)(1.7nm)(2.1nm)(14nm) 0.78 0.98
CoFe/AlN/FeCo/Ir/FeCo/PtMn/CoFe/Ir/CoFe/AlN/CoFe(15nm)(1.4nm)(1nm)(0.9nm)(1nm)(17nm)(1nm)(0.9nm)(1nm)(2.1nm)(15nm) 0.81 0.91
另外，按照本发明能够产生各层间的原子扩散和混合。例如在溅射时使溅射流强度变大，则认为NiFe合金层、Co基合金层，或者在这些合金层与非磁性层或反铁磁层之间的原子发生扩散。并且还与温度和时间有关，一般认为用热处理也能发生同样的原子扩散。即使发生这样的原子扩散，构成各层的材料仍显示出本发明需要的磁性能，只要包含在明确列出的材料范围内，就在本发明的范围内。
实施例7
下面说明在Si/SiO2基板或SiO2基板上制作具有如图1所示那样结构且自由层厚度不同的三种铁磁性双隧道结元件(试样T1、T2和T3)。
试样T1具有Ta底层、由Fe-Mn/Ni-Fe二层膜组成的第一反铁磁层、由CoFe组成的第一铁磁层、由Al2O3组成的第一介电层、由Co9Fe组成的第二铁磁层、由Al2O3组成的第二介电层、由CoFe组成的第三铁磁层、由Ni-Fe/Fe-Mn二层膜组成的第二反铁磁层、Ta保护层顺次层叠的结构，作为自由层的Co9Fe组成的第二铁磁层的膜厚设定为2.5nm。
试样T1按下述方法制作：将基板放入溅射装置中，当达到设定初始真空度1×10-7乇后，导入Ar，达到规定的压力后，在基板上顺次层叠Ta(5mm)/Fe54Mn46(20nm)/Ni8Fe2(5nm)/CoFe(3nm)/Al2O3(1.7nm)/Co9Fe(2.5nm)/Al2O3(2nm)/CoFe(3nm)/Ni8Fe2(5nm)/Fe54Mn46(20nm)/Ta(5nm)。然后，在纯Ar气体中，利用Al靶成膜后，导入不破坏真空的氧，通过曝露在氧等离子中形成Al2O3。
上述层叠膜形成后，利用光刻技术在最上部的Ta保护层上形成规定的100μm宽的下部配线形状的保护层图形，利用离子蚀刻技术进行加工。
接着，除去保护层图形，然后利用光刻技术或电束蚀刻技术和RIE在最上部的Ta保护层上形成规定结尺寸的Ti硬掩膜，利用离子蚀刻技术加工第一Al2O3以上的部分的Co9Fe/Al2O3/CoFe/Ni-Fe/Fe-Mn/Ta。通过该工序使结合宽度发生不同的变化，在形成结合宽度为1μm以下的元件的情况下，利用电子束蚀刻技术。在结合部以上形成保护层图形，利用溅射法或等离子CVD法沉积厚度为300nm的SiO2，然后除去保护层图形及其上面的SiO2，以便在结合部以外形成层间绝缘膜。
接着，形成覆盖电极配线的形成区域以外的区域的第三保护层图形，然后，对着表面溅射进行清洗，在整个面上沉积Al，除去保护层图形及其上面的Al，形成Al电极配线。然后导入磁场中的热处理炉中，在自由层上引入单向异性。
试样T2除了作为自由层的Co9Fe组成的第二铁磁层的膜厚为7nm以外，与试样T1的制作方法相同。
试样T3除了由作为自由层的Co9Fe组成的第二铁磁层的膜厚为17nm以外，与试样T1的制作方法相同。
图36就试样T1、T2和T3示出了元件的结合宽度与自由层的反向磁场的关系。在该图中，横轴表示结合宽度W的倒数(1/W)，如图36所示那样，无论哪一个试样的反向磁场都是随着结合宽度的减少而增加。这意味在MRAM应用中写入时的电功率的消耗随着结合宽度的减少而增加。然而在自由层膜厚薄的试样T1中，直线的斜率小，随着结宽的减少反向磁场的增加受到限制。另外，在自由层的膜厚比较厚的试样T2和T3中，随着结宽的减少反向磁场的增加显著，在MRAM应用中写入时的电功率消耗显著增加。在此，着眼于用当前的加工技术获得的结合宽0.25μm(1/W＝4)的元件比较反向磁场。对试样T1，反向磁场小于100奥斯特，还能适应今后进行的微细化。另外，对试样T2和T3，反向磁场超过100奥斯特，用在MRAM中写入时的电功率消耗已相当高了，很难对应进一步的微细化。
图37示出了试样T1，T2和T3的MR变化率与施加电压的关系。该图中的MR变化率是按电压为零V时的值规一化示出的。对于自由层的膜厚薄的试样T1，MR变化率的值降到一半时的偏磁电压V1/2超过9.9V，偏磁的依存性受到抑制。另外，对于自由层的膜厚比较厚的试样T2和T3，如果与铁磁性单隧道结元件相比，偏磁依赖性小，V1/2不足0.8V，与试样T1相比明显差。
从图36和图37可以明显看出，自由层的厚度越薄，越能抑制随着结合微细化的反向磁场的增加，还能改善偏磁的依赖性。如果自由层的厚度在5nm以下，则0.25μm的通常元件的反向磁场可以被抑制在100奥斯特以下，并且还可以改善MR变化率与偏磁的依赖性。然而，如果自由层的厚度不足1nm时，则自由层变得不连续，因铁磁性粒子扩散在介电层中而有变成所谓的颗粒结构的担心，其结果使结的性能控制变得困难，因微粒的大小在室温下变成超常磁性，还引起了MR变化率严重下降的问题。因此自由层的厚度最好为1～5nm。
实施例8
下面说明在Si/SiO2基板上制作图14所示那样结构的MRAM的例子。在Si基板151上利用等离子CVD形成SiO2膜，利用波形花纹工艺形成字线152，即涂敷保护层，利用光刻形成字线图形，利用RIE在SiO2上加工凹槽，利用镀敷法在凹槽内埋入Cu，然后通过CMP进行平坦化，形成字线152。然后，利用等离子CVD在字线152上形成厚度为250nm的SiO2层间绝缘膜。
将该试样放入溅射装置中，待达到设定的初始真空度3×10-8乇后，导入Ar，达到规定的压力后。在SiO2层间绝缘膜上层叠Ta底层/Cu(50nm)/Ni81Fe19(5nm)/Ir22Mn78(12nm)/Co50Fe50(3nm)/Al2O3(1nm)/Co9Fe10(2nm)/Ni81Fe19(1nm)/Co90Fe10(2nm)/Ru(0.9nm)/Co90Fe10(2nm)/Ni81Fe19(1nm)/Co90Fe10(2nm)/Al2O3(1nm)/Co80Fe20(3nm)/Ru(0.9nm)/Co80Fe20/Ir22Mn78(12nm)/Ni81Fe19(5nm)/Au保护层。在纯Ar气体中，利用Al靶形成Al膜后，导入不会破坏真空的氧，通过曝露在氧等离子中形成Al2O3。
在上述层叠的膜上形成Si3N4膜，涂敷保护层通过光刻形成保护层图形，利用RIE形成规定金属配线153的硬掩膜后进行离子蚀刻，加工层叠膜，然后除去保护层图形。
接着涂敷保护层，利用光刻技术形成规定结尺寸的保护层图形，利用离子蚀刻技术加工第一Al2O3以上部分的层叠层，形成TMR元件。把TMR元件的单元尺寸整个变成0.4×0.4μm2。然后除去保护层图形。
接着，通过等离子CVD形成SiO2层间绝缘膜，利CMP磨削到250nm后，进行平坦化。在整个面上层叠Cu、绝缘膜和Cu。在该层叠膜上形成Si3N4膜，涂敷保护层，利用蚀刻技术形成保护层图形，利用RIE形成硬掩膜，然后进行离子蚀刻，形成位线154，层间绝缘层155和第二字线156。然后将试样引导到磁场中的热处理炉中，在磁记录层中引入单轴异向性，在磁化锁定层中引入单向异向性。
对制得的MRAM进行以下的三种方法写入。
(1)一边在TMR元件中注入1mA的自旋电流，一边使10nsec的脉冲电流流过字线152和第二字线156，在磁记录层115的容易磁化的轴方向和难磁化轴方向施加电流磁场。
(2)只向TMR元件注入自旋电流。
(3)使字线152和第二字线156上流过10nsec的脉冲电流在磁记录层115的容易磁化轴方向和难磁化轴方向施加电流磁场。
另外，将用于在磁记录层115的难磁化轴方向施加电流磁场的脉冲电流恒定地选为10nsec，3mA。
进行写入后，在TMR单元中流过直流电流，通过输出电压是否变化来判断磁记录层115的磁化反向。
对本实施例的0.4×0.4μm2这样尺寸的TMR元件，如果采用(2)的向TMR元件只注入自旋电流的方法，即使使电流值增加到10mA，也没有观测到磁化反向。如果采用(3)的向磁记录层115的容易磁化轴方向和难磁化轴方向施加电流磁场的方法，则为了使磁记录层115的磁化反间，必需使用于在磁记录层115磁化容易的轴向施加电流磁场的电流增加到4.3mA。
与此相反，在方法(1)中，边流过1mA的自旋电流，当边使用于在磁记录层115的磁化容易轴向施加电流磁场的电流增加时，确认在2.6mA的电流值下磁记录层115的磁化反向。另外，显然通过改变在磁记录层115的磁化容易的轴向施加电流磁场的电流方向和流过TMR元件的自旋电流方向，可以在上述原封不动的那样小电流下反复进行磁记录层115的磁化反向。
这样，如果采用本实施例的MRAM的结构和写入方法，则因具有适合于自旋电流注入的结构，而可以使流过用于施加电流磁场的配线上的电流和在TMR元件上的电流减少。从而使即使随着MRAM的高密度化配线宽度和TMR元件尺寸变小，也能防止配线熔融或隧道层破坏，还使可靠性提高。
实施例9
下面说明制作图16所示那样的磁电阻元件的例子。利用磁控管溅射装置，在热氧化Si基板上顺次层叠由10nm的Ta/10nm的NiFe组成的底层、由50nm的IrMn组成的反铁磁层161、由1.5nmCo9Fe组成的第一铁磁层162、由1.5nm的Al2O3组成的第一隧道绝缘层163、由1.5nmCo9Fe组成的第二铁磁层164、由0.8nmRu组成的第一非磁性层165，由1.5nmCo9Fe组成的第三铁磁层166、由0.8nmRu组成的第二非磁性层167、由2.0nmNiFe组成的铁磁层168b、由1.5nmCo9Fe组成的第四铁磁层168、由1.5nmAl2O3组成的隧道绝缘层169，由1.5nmCo9Fe组成的第五铁磁层170，由50nmIrMn组成的反铁磁层171。
在该元件中，由第二铁磁层164，第一非磁性层165，第三铁磁层166，第二非磁性层167，铁磁层168b，第4铁磁层168构成磁性记录层172。在该磁记录层172中，第二和第三铁磁层164、166通过第一非磁性层165反铁磁性耦合，第三、第四铁磁层166、168通过第二非磁性层167反铁磁性耦合。NiFe铁磁层168b是为了使第三铁磁层166的磁化值M3与第二和第四铁磁层164、168的磁化相加的值M(2+4)互相不同而设置的。
不破坏真空地形成所有的膜。构成第一和第二隧道绝缘层163、169的Al2O3通过溅射Al金属后，通过等离子氧化形成。底层，第一反铁磁层161和第一铁磁层162通过100μm宽的具有下部配线形状开口的掩模成膜，变换成第一隧道绝缘层163的Al通过具有结合形状的开口的掩模成膜。第一隧道绝缘层163以上的各层通过与下部配线垂直的方向延伸的100μm宽的具有上部配线形状开口的掩模成膜，在这些步骤中，在真空室内更换这些掩模。在此把结合面积取为100×100μm2。并且在形成膜时施加100奥斯特的磁场，在膜内引入单轴异性。
就该磁电阻抗元件而言，在利用四端法测定磁电阻时，在各端约为100奥斯特的弱开关磁场下观测磁电阻抗变化为22％。
实施例10
通过利用光刻的微细加工，制造具有与实施例9同样的层叠结构、并且比实施例9的结构面积小的磁电阻元件。隧道结的面积为5×5μm2，1×1μm2或0.4×0.4μm2。在对这些磁电阻元件，利用四端法测定磁电阻时，分别在12奥斯特，25奥斯特，35奥斯特这样弱的磁场下观测磁电阻变化。这样，即使结合面积减少，开关磁场也几乎没有显著增加。据认为是因为利用反铁磁性耦合的层叠磁性膜作为磁记录层，所以产生的抗磁场对元件的尺寸的依赖关系不强。

Claims (19)

1.一种磁电阻元件，其特征在于：
具有由第一反铁磁层/第一铁磁层/第一介电层/第二铁磁层/第二介电层/第三铁磁层/第二反铁磁层叠层的铁磁性双隧道结；
上述第二铁磁层由Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜构成；
在上述第一至第三铁磁层中流过隧道电流。
2.如权利要求1所述的磁电阻元件，其特征在于：
上述的Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜的膜厚是1-5nm。
3.一种磁存储装置，其特征在于：
包含配置成阵列状的如权利要求1所述的磁电阻元件、和晶体管或二极管的存储单元。
4.如权利要求3所述的磁存储装置，其特征在于：
上述磁电阻元件中的至少最上面的反铁磁层构成数据线的一部分。
5.一种磁电阻元件，其特征在于：
具有由第一铁磁层/第一介电层/第二铁磁层/第一反铁磁层/第三铁磁层/第二介电层/第四铁磁层叠层的铁磁性双隧道结；
上述第一和第四铁磁层由Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜构成；
上述第一至第四铁磁层中流过隧道电流。
6.如权利要求5所述的磁电阻元件，其特征在于：
上述Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜的膜厚是1-5nm。
7.一种磁存储器，其特征在于：
包含配置成阵列状的如权利要求5所述的磁电阻元件、和晶体管或二极管的存储单元。
8.一种磁电阻元件，其特征在于：
具有由第一反铁磁层/第一铁磁层/第一介电层/第二铁磁层/第二反铁磁层/第三铁磁层/第二介电层/第四铁磁层/第三反铁磁层叠层的铁磁性双隧道结；
上述第一和第四铁磁层或上述第二和第三铁磁层由Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜构成；
在上述第一至第四铁磁层中流过隧道电流。
9.如权利要求5所述的磁电阻元件，其特征在于：
上述Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜的膜厚是1-5nm。
10.一种磁存储装置，其特征在于：
包含配置成阵列状的如权利要求8所述的磁电阻元件、和晶体管或二极管的存储单元。
11.如权利要求10所述的磁存储装置，其特征在于：
上述磁电阻元件中的至少最上面的反铁磁层构成数据线的一部分。
12.一种磁电阻元件，其特征在于：
具有由第一铁磁层/第一介电层/第二铁磁层/第一非磁性层/第三铁磁层/第二非磁性层/第四铁磁层/第二介电层/第五铁磁层叠层的铁磁性双隧道结；
互相邻接的第二、第三和第四铁磁层通过非磁性层反铁磁性耦合，上述第一和第五铁磁层由Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜构成；
在上述第一至第五铁磁层中流过隧道电流。
13.如权利要求12所述的磁电阻元件，其特征在于：
上述Co基合金或Co基合金/Ni-Fe合金/Co基合金三层膜的膜厚是1-5nm。
14.一种磁存储器，其特征在于：
包含配置成阵列状的如权利要求12所述的磁电阻元件、晶体管或二极管的存储单元。
15.一种磁电阻元件，其特征在于：
具有磁化方向锁定的第一磁化锁定层、第一介电层、磁化方向可反转的磁记录层、第二介电层和磁化方向锁定的第二磁化锁定层；
上述磁记录层包含磁性层、非磁性层和磁性层三层膜，构成该三层膜的两个磁性层反铁磁性耦合；
连接上述两个磁化锁定层的介电层的区域的磁化方向基本是反平行的。
16.一种写入磁存储装置的方法，其特征在于：
在通过构成如权利要求15所述的磁存储装置的上述第一或第二磁化锁定层向上述磁记录层供给自旋电流的同时，使电流流过写入用的配线，从而将电流磁场加在上述磁记录层上。
17.一种磁存储装置，其特征在于：
具有磁化方向锁定的第一磁化锁定层、第一介电层、沿磁化方向可反转的磁记录层、第二介电层、沿磁化方向锁定的第二磁化锁定层；
上述磁记录层包含磁性层、非磁性层和磁性层三层膜，构成该三层膜的两个磁性层通过反铁磁性耦合；
上述第一磁化锁定层的长度比上述第二磁化锁定层和上述磁记录层的长度长；
连接上述两个磁化锁定层的介电层的区域的磁化方向基本是反平行的。
18.一种磁电阻元件，其特征在于：
具有由第一反铁磁层/第一铁磁层/第一隧道绝缘层/第二铁磁层/第一非磁性层/第三铁磁层/第二非磁性层/第四铁磁层/第二隧道绝缘层/第五铁磁层/第二反铁磁层叠层的铁磁性双隧道结；
第二和第三铁磁层通过第一非磁性层反铁磁性耦合；
第三和第四铁磁层通过第二非磁性层反铁磁性耦合。
19.一种磁存储器，其特征在于：
包含配置成阵列状的如权利要求18所述的磁电阻元件、和晶体管或二极管的存储单元。
CNB001353195A 1999-09-16 2000-09-15 磁存储装置 Expired - Fee Related CN1185630C (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP26232799 1999-09-16
JP262327/1999 1999-09-16
JP26374199 1999-09-17
JP263741/1999 1999-09-17
JP265664/2000 2000-09-01
JP2000265664A JP3977576B2 (ja) 1999-09-17 2000-09-01 磁気メモリ装置
JP2000265663A JP2001156357A (ja) 1999-09-16 2000-09-01 磁気抵抗効果素子および磁気記録素子
JP265663/2000 2000-09-01

Publications (2)

Publication Number Publication Date
CN1308317A true CN1308317A (zh) 2001-08-15
CN1185630C CN1185630C (zh) 2005-01-19

Family

ID=27478612

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001353195A Expired - Fee Related CN1185630C (zh) 1999-09-16 2000-09-15 磁存储装置

Country Status (5)

Country Link
US (6) US6611405B1 (zh)
EP (1) EP1085586B1 (zh)
KR (2) KR100401777B1 (zh)
CN (1) CN1185630C (zh)
DE (1) DE60037784T2 (zh)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294559C (zh) * 2004-10-10 2007-01-10 中国科学院物理研究所 具有共振隧穿效应的双势垒隧道结传感器
CN1307643C (zh) * 2001-09-25 2007-03-28 惠普公司 具有软基准层的磁阻器件的读取方法
CN1309086C (zh) * 2001-10-31 2007-04-04 国际商业机器公司 半导体装置及其制造方法
CN100339915C (zh) * 2002-08-30 2007-09-26 飞思卡尔半导体公司 隧道结磁电阻元件及其制备方法
CN100339916C (zh) * 2002-08-30 2007-09-26 飞思卡尔半导体公司 用于磁性器件的非晶形合金
CN100351945C (zh) * 2002-03-29 2007-11-28 株式会社东芝 磁阻效应元件和磁存储器
US7349247B2 (en) 2001-12-27 2008-03-25 Kabushiki Kaisha Toshiba Multi-layer magnetic switching element comprising a magnetic semiconductor layer having magnetization induced by applied voltage
CN100382353C (zh) * 2003-10-02 2008-04-16 株式会社东芝 磁电阻效应元件、磁头和磁再现设备
US7372727B2 (en) 2002-11-26 2008-05-13 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
CN100433181C (zh) * 2003-03-28 2008-11-12 株式会社东芝 磁存储器以及写该磁存储器的方法
CN100437816C (zh) * 2002-01-16 2008-11-26 美光科技公司 磁阻存储器件和组件以及存储和检索信息的方法
CN101227104B (zh) * 2007-01-19 2010-06-09 北极光股份有限公司 电能存储装置
CN101930981A (zh) * 2009-06-18 2010-12-29 北极光股份有限公司 动态随机存储器元件包
US7889543B2 (en) 2008-02-21 2011-02-15 Kabushiki Kaisha Toshiba Magnetic memory element and magnetic memory apparatus
CN102165530A (zh) * 2008-09-24 2011-08-24 高通股份有限公司 减少存储器装置的自由层的自旋抽运感应阻尼
CN102790171A (zh) * 2011-05-19 2012-11-21 索尼公司 存储元件和存储装置
CN104737317A (zh) * 2012-08-14 2015-06-24 艾沃思宾技术公司 制造基于磁电阻的器件的方法
CN105470385A (zh) * 2015-10-30 2016-04-06 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺
CN105655481A (zh) * 2015-12-24 2016-06-08 上海磁宇信息科技有限公司 超密型交叉矩阵列式磁性随机存储器制造工艺
CN106531884A (zh) * 2016-12-23 2017-03-22 中国科学院半导体研究所 电压控制磁随机存储单元、存储器及其构成的逻辑器件
CN108701757A (zh) * 2016-03-10 2018-10-23 克罗科斯科技公司 具有可调整磁致伸缩的磁阻元件以及包括磁阻元件的磁性设备
CN108701721A (zh) * 2016-12-02 2018-10-23 Tdk株式会社 自旋流磁化反转元件及其制造方法、磁阻效应元件、磁存储器
CN110291650A (zh) * 2017-02-14 2019-09-27 朗姆研究公司 用于图案化高密度独立的mram设备的系统和方法
US10461251B2 (en) 2017-08-23 2019-10-29 Everspin Technologies, Inc. Method of manufacturing integrated circuit using encapsulation during an etch process
CN112186097A (zh) * 2019-07-01 2021-01-05 上海磁宇信息科技有限公司 一种优化磁性随机存储器写性能的结构及其制备方法
US10978121B2 (en) 2016-12-23 2021-04-13 Institute Of Semiconductors, Chinese Academy Of Sciences Voltage control magnetic random storage unit, memory and logic device composed thereby

Families Citing this family (254)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208831A (ja) * 1999-01-18 2000-07-28 Sony Corp 磁気抵抗素子及びこれを用いた磁気デバイス
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6639763B1 (en) * 2000-03-15 2003-10-28 Tdk Corporation Magnetic transducer and thin film magnetic head
CN1319083C (zh) * 2000-06-21 2007-05-30 皇家菲利浦电子有限公司 具有改进的磁场范围的磁多层结构
US6979586B2 (en) * 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
WO2002050924A1 (fr) * 2000-12-21 2002-06-27 Fujitsu Limited Dispositif magnetoresistant, tete magnetique et lecteur de disque magnetique
KR100390977B1 (ko) * 2000-12-28 2003-07-12 주식회사 하이닉스반도체 반도체소자의 제조방법
JP3576111B2 (ja) * 2001-03-12 2004-10-13 株式会社東芝 磁気抵抗効果素子
JP3892736B2 (ja) 2001-03-29 2007-03-14 株式会社東芝 半導体記憶装置
JP5013494B2 (ja) * 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
JP4405103B2 (ja) 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
TWI222630B (en) * 2001-04-24 2004-10-21 Matsushita Electric Ind Co Ltd Magnetoresistive element and magnetoresistive memory device using the same
US6791805B2 (en) * 2001-05-03 2004-09-14 Seagate Technology Llc Current-perpendicular-to-plane spin valve reader with reduced scattering of majority spin electrons
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
KR100886602B1 (ko) * 2001-05-31 2009-03-05 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 터널자기저항소자
JP3590006B2 (ja) * 2001-06-22 2004-11-17 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US6927995B2 (en) * 2001-08-09 2005-08-09 Hewlett-Packard Development Company, L.P. Multi-bit MRAM device with switching nucleation sites
JP4229618B2 (ja) * 2001-08-29 2009-02-25 Ｔｄｋ株式会社 磁気検出素子及びその製造方法
DE10144268B4 (de) * 2001-09-08 2015-03-05 Robert Bosch Gmbh Vorrichtung zur Messung der Stärke einer Vektorkomponente eines Magnetfeldes
JP3916908B2 (ja) * 2001-09-28 2007-05-23 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド
CN100350496C (zh) * 2001-11-30 2007-11-21 株式会社东芝 磁存储装置及其制造方法
JP3866567B2 (ja) 2001-12-13 2007-01-10 株式会社東芝 半導体記憶装置及びその製造方法
DE60205569T2 (de) 2001-12-21 2006-05-18 Kabushiki Kaisha Toshiba MRAM mit gestapelten Speicherzellen
KR100457158B1 (ko) * 2001-12-26 2004-11-16 주식회사 하이닉스반도체 대칭적인 스위칭 특성을 위한 마그네틱 메모리 셀
JP3875568B2 (ja) * 2002-02-05 2007-01-31 株式会社東芝 半導体装置及びその製造方法
US7061161B2 (en) * 2002-02-15 2006-06-13 Siemens Technology-To-Business Center Llc Small piezoelectric air pumps with unobstructed airflow
US6812040B2 (en) 2002-03-12 2004-11-02 Freescale Semiconductor, Inc. Method of fabricating a self-aligned via contact for a magnetic memory element
JP2003283000A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 磁気抵抗効果素子およびこれを有する磁気メモリ
KR100574713B1 (ko) * 2002-03-29 2006-04-28 가부시끼가이샤 도시바 고체 자기 소자 및 고체 자기 소자 어레이
JP3923914B2 (ja) * 2002-04-05 2007-06-06 株式会社東芝 磁気記憶装置及びその製造方法
AU2003235110A1 (en) * 2002-04-23 2003-11-10 Matsushita Electric Industrial Co., Ltd. Magnetoresistive element, manufacturing method thereof, magnetic head, magnetic memory, and magnetic recording device using the same
US6801450B2 (en) * 2002-05-22 2004-10-05 Hewlett-Packard Development Company, L.P. Memory cell isolation
JP3932356B2 (ja) * 2002-07-22 2007-06-20 国立大学法人東北大学 不揮発性固体磁気メモリの記録方法
US7196882B2 (en) * 2002-07-23 2007-03-27 Micron Technology, Inc. Magnetic tunnel junction device and its method of fabrication
US6881993B2 (en) * 2002-08-28 2005-04-19 Micron Technology, Inc. Device having reduced diffusion through ferromagnetic materials
US20060017080A1 (en) * 2002-09-05 2006-01-26 Japan Science And Technology Agency Field-effect transistor
JP2004103769A (ja) * 2002-09-09 2004-04-02 Fujitsu Ltd Ｃｐｐ構造磁気抵抗効果素子
WO2004025744A1 (ja) * 2002-09-13 2004-03-25 Fujitsu Limited 感磁素子及びその製造方法、並びにその感磁素子を用いた磁気ヘッド、エンコーダ装置、及び磁気記憶装置
JP4146202B2 (ja) * 2002-09-24 2008-09-10 株式会社東芝 スピントンネルトランジスタ、磁気再生ヘッド、磁気情報再生システム、及び磁気記憶装置
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP3873015B2 (ja) * 2002-09-30 2007-01-24 株式会社東芝 磁気メモリ
WO2004038723A2 (en) * 2002-10-22 2004-05-06 Btg International Limited Magnetic memory device
US7224556B2 (en) * 2002-10-24 2007-05-29 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned CPP magnetoresistive sensor
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
EP2249356A1 (en) * 2002-12-13 2010-11-10 Japan Science and Technology Agency Spin injection device, magnetic apparatus using the same, and magnetic thin film used for them
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
JP2004214459A (ja) * 2003-01-06 2004-07-29 Sony Corp 不揮発性磁気メモリ装置及びその製造方法
JP2004289100A (ja) * 2003-01-31 2004-10-14 Japan Science & Technology Agency Ｃｐｐ型巨大磁気抵抗素子及びそれを用いた磁気部品並びに磁気装置
US6885073B2 (en) * 2003-04-02 2005-04-26 Micron Technology, Inc. Method and apparatus providing MRAM devices with fine tuned offset
DE10319319A1 (de) * 2003-04-29 2005-01-27 Infineon Technologies Ag Sensoreinrichtung mit magnetostriktivem Kraftsensor
US6667901B1 (en) * 2003-04-29 2003-12-23 Hewlett-Packard Development Company, L.P. Dual-junction magnetic memory device and read method
US6714446B1 (en) * 2003-05-13 2004-03-30 Motorola, Inc. Magnetoelectronics information device having a compound magnetic free layer
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
JP2005116703A (ja) * 2003-10-06 2005-04-28 Alps Electric Co Ltd 磁気検出素子
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
US7026673B2 (en) * 2003-12-11 2006-04-11 International Business Machines Corporation Low magnetization materials for high performance magnetic memory devices
US20050162122A1 (en) * 2004-01-22 2005-07-28 Dunn Glenn M. Fuel cell power and management system, and technique for controlling and/or operating same
US7083988B2 (en) * 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7268980B2 (en) * 2004-02-11 2007-09-11 Hitachi Global Storage Technologies Netherlands, B.V. Magnetic head having self-pinned CPP sensor with multilayer pinned layer
US7283333B2 (en) * 2004-02-11 2007-10-16 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned double tunnel junction head
US20110140217A1 (en) * 2004-02-26 2011-06-16 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7884403B2 (en) 2004-03-12 2011-02-08 Japan Science And Technology Agency Magnetic tunnel junction device and memory device including the same
US7268986B2 (en) * 2004-03-31 2007-09-11 Hitachi Global Storage Technologies Netherlands B.V. Double tunnel junction using self-pinned center ferromagnet
US7148531B2 (en) * 2004-04-29 2006-12-12 Nve Corporation Magnetoresistive memory SOI cell
US7324310B2 (en) * 2004-04-30 2008-01-29 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned dual CPP sensor exchange pinned at stripe back-end to avoid amplitude flipping
JP3683577B1 (ja) * 2004-05-13 2005-08-17 Ｔｄｋ株式会社 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリおよび磁気ディスク装置
US7242556B2 (en) * 2004-06-21 2007-07-10 Hitachi Global Storage Technologies Netherlands B.V. CPP differential GMR sensor having antiparallel stabilized free layers for perpendicular recording
US7357995B2 (en) * 2004-07-02 2008-04-15 International Business Machines Corporation Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
US7270896B2 (en) * 2004-07-02 2007-09-18 International Business Machines Corporation High performance magnetic tunnel barriers with amorphous materials
US20060012926A1 (en) * 2004-07-15 2006-01-19 Parkin Stuart S P Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
JP4460965B2 (ja) * 2004-07-22 2010-05-12 株式会社東芝 磁気ランダムアクセスメモリ
US7196367B2 (en) * 2004-09-30 2007-03-27 Intel Corporation Spin polarization amplifying transistor
US7300711B2 (en) * 2004-10-29 2007-11-27 International Business Machines Corporation Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials
US7351483B2 (en) * 2004-11-10 2008-04-01 International Business Machines Corporation Magnetic tunnel junctions using amorphous materials as reference and free layers
US20060128038A1 (en) * 2004-12-06 2006-06-15 Mahendra Pakala Method and system for providing a highly textured magnetoresistance element and magnetic memory
JP2006179701A (ja) * 2004-12-22 2006-07-06 Toshiba Corp 磁気ランダムアクセスメモリ
JP4575181B2 (ja) * 2005-01-28 2010-11-04 株式会社東芝 スピン注入磁気ランダムアクセスメモリ
US7687157B2 (en) * 2005-02-04 2010-03-30 Hitachi Global Storage Technologies Netherlands B.V. Perpendicular recording media having an exchange-spring structure
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4528660B2 (ja) * 2005-03-31 2010-08-18 株式会社東芝 スピン注入ｆｅｔ
KR100719345B1 (ko) * 2005-04-18 2007-05-17 삼성전자주식회사 자기 기억 장치의 형성 방법
US7443638B2 (en) * 2005-04-22 2008-10-28 Taiwan Semiconductor Manufacturing Company Ltd. Magnetoresistive structures and fabrication methods
US7230265B2 (en) * 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US7313863B2 (en) 2005-06-07 2008-01-01 Headway Technologies, Inc. Method to form a cavity having inner walls of varying slope
JP2006351668A (ja) * 2005-06-14 2006-12-28 Alps Electric Co Ltd 磁気検出素子及びその製造方法
US7522380B2 (en) * 2005-06-14 2009-04-21 Seagate Technology Llc Head to disc interface tunneling giant magnetoresistive sensor
JP2007027575A (ja) * 2005-07-20 2007-02-01 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7372674B2 (en) * 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
KR100727486B1 (ko) * 2005-08-16 2007-06-13 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
JP4444257B2 (ja) * 2006-09-08 2010-03-31 株式会社東芝 スピンｆｅｔ
JP2007324276A (ja) * 2006-05-31 2007-12-13 Fujitsu Ltd 磁気メモリ装置及びその製造方法
US7672088B2 (en) * 2006-06-21 2010-03-02 Headway Technologies, Inc. Heusler alloy with insertion layer to reduce the ordering temperature for CPP, TMR, MRAM, and other spintronics applications
US7663848B1 (en) 2006-07-14 2010-02-16 Grandis, Inc. Magnetic memories utilizing a magnetic element having an engineered free layer
US7760474B1 (en) * 2006-07-14 2010-07-20 Grandis, Inc. Magnetic element utilizing free layer engineering
US7532505B1 (en) 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7502249B1 (en) 2006-07-17 2009-03-10 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
JP4384183B2 (ja) * 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
JP2008211008A (ja) * 2007-02-27 2008-09-11 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US20080205130A1 (en) * 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
JP5157268B2 (ja) * 2007-06-13 2013-03-06 株式会社日立製作所 スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ
US20090289289A1 (en) * 2007-10-05 2009-11-26 Northern Lights Semiconductor Corp. Dram cell with magnetic capacitor
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US7936028B2 (en) * 2007-11-09 2011-05-03 Samsung Electronics Co., Ltd. Spin field effect transistor using half metal and method of manufacturing the same
WO2009110119A1 (ja) 2008-03-06 2009-09-11 富士電機ホールディングス株式会社 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
KR100927195B1 (ko) * 2008-04-01 2009-11-18 이화여자대학교 산학협력단 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치
KR100982455B1 (ko) * 2008-04-30 2010-09-16 노던 라이트 세미컨덕터 코포레이션 전기 에너지 저장 장치
KR100966528B1 (ko) * 2008-04-30 2010-06-29 노던 라이트 세미컨덕터 코포레이션 전기 에너지를 저장하기 위한 자기 커패시터
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8284594B2 (en) * 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8385106B2 (en) * 2009-09-11 2013-02-26 Grandis, Inc. Method and system for providing a hierarchical data path for spin transfer torque random access memory
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8159866B2 (en) * 2009-10-30 2012-04-17 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US20110141802A1 (en) * 2009-12-15 2011-06-16 Grandis, Inc. Method and system for providing a high density memory cell for spin transfer torque random access memory
KR101212715B1 (ko) * 2009-12-29 2012-12-14 한양대학교 산학협력단 이중 터널 접합 구조를 이용한 자기 메모리 소자 및 자기 메모리 소자의 정보 기록방법과 정보 판독방법
US9130151B2 (en) 2010-01-11 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8891290B2 (en) * 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
US8411497B2 (en) 2010-05-05 2013-04-02 Grandis, Inc. Method and system for providing a magnetic field aligned spin transfer torque random access memory
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8374048B2 (en) 2010-08-11 2013-02-12 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy
WO2012023252A1 (ja) * 2010-08-17 2012-02-23 パナソニック株式会社 磁気トンネル接合素子
JP5617923B2 (ja) * 2010-08-17 2014-11-05 富士通株式会社 磁気抵抗素子及び半導体記憶装置
US8399941B2 (en) 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US9478730B2 (en) 2010-12-31 2016-10-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
JP5537501B2 (ja) * 2011-06-09 2014-07-02 株式会社東芝 半導体記憶装置およびその製造方法
US8766383B2 (en) * 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
US8488373B2 (en) 2011-10-03 2013-07-16 Tdk Corporation Spin injection layer robustness for microwave assisted magnetic recording
US8829901B2 (en) * 2011-11-04 2014-09-09 Honeywell International Inc. Method of using a magnetoresistive sensor in second harmonic detection mode for sensing weak magnetic fields
EP2608208B1 (en) * 2011-12-22 2015-02-11 Crocus Technology S.A. Self-referenced MRAM cell and method for writing the cell using a spin transfer torque write operation
US20130241542A1 (en) * 2012-03-14 2013-09-19 Wolfgang Raberg Xmr monocell sensors, systems and methods
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9230626B2 (en) * 2012-08-06 2016-01-05 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
KR101967352B1 (ko) * 2012-10-31 2019-04-10 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
EP2973769B1 (en) * 2013-03-15 2020-02-12 Magarray, Inc. Magnetic tunnel junction sensors and methods for using the same
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9570101B2 (en) * 2013-08-28 2017-02-14 Seagate Technology Llc Magnetic adhesion layer and method of forming same
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
KR102419536B1 (ko) 2014-07-17 2022-07-11 코넬 유니버시티 효율적인 스핀 전달 토크를 위한 향상된 스핀 홀 효과에 기초한 회로들 및 디바이스들
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9887350B2 (en) 2015-05-31 2018-02-06 Headway Technologies, Inc. MTJ etching with improved uniformity and profile by adding passivation step
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10490247B2 (en) 2015-07-24 2019-11-26 The University Of Tokyo Memory element
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
FR3050068B1 (fr) * 2016-04-06 2018-05-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Aimant permanent comprenant un empilement de n motifs
JP2017228688A (ja) * 2016-06-23 2017-12-28 アルプス電気株式会社 磁気センサおよび電流センサ
US10304603B2 (en) * 2016-06-29 2019-05-28 International Business Machines Corporation Stress control in magnetic inductor stacks
US10811177B2 (en) 2016-06-30 2020-10-20 International Business Machines Corporation Stress control in magnetic inductor stacks
FR3054364B1 (fr) * 2016-07-20 2018-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Aimant permanent comprenant un empilement de n motifs
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10043851B1 (en) 2017-08-03 2018-08-07 Headway Technologies, Inc. Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10325639B2 (en) 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10153427B1 (en) 2017-12-28 2018-12-11 Headway Technologies, Inc. Magnetic tunnel junction (MTJ) performance by introducing oxidants to methanol with or without noble gas during MTJ etch
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10475991B2 (en) 2018-02-22 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US11127788B2 (en) * 2018-10-31 2021-09-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having magnetic tunnel junction (MTJ) stack
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11500042B2 (en) 2020-02-28 2022-11-15 Brown University Magnetic sensing devices based on interlayer exchange-coupled magnetic thin films
TWI758077B (zh) * 2021-01-21 2022-03-11 凌北卿 具有pn二極體之非揮發性記憶體元件

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US53A (en) * 1836-10-15 Combined plow
US4780848A (en) * 1986-06-03 1988-10-25 Honeywell Inc. Magnetoresistive memory with multi-layer storage cells having layers of limited thickness
JPH0730765B2 (ja) 1989-05-31 1995-04-10 シーケーデイ株式会社 ロツドレスシリンダ
JP3483895B2 (ja) 1990-11-01 2004-01-06 株式会社東芝 磁気抵抗効果膜
DE69219936T3 (de) 1991-03-29 2008-03-06 Kabushiki Kaisha Toshiba Magnetowiderstandseffekt-Element
JPH05183212A (ja) 1991-07-30 1993-07-23 Toshiba Corp 磁気抵抗効果素子
US5304975A (en) 1991-10-23 1994-04-19 Kabushiki Kaisha Toshiba Magnetoresistance effect element and magnetoresistance effect sensor
US5301975A (en) * 1991-12-11 1994-04-12 Eddy Rivera Overhead screen for a wheelchair
JP3207477B2 (ja) * 1991-12-24 2001-09-10 財団法人生産開発科学研究所 磁気抵抗効果素子
JP3381957B2 (ja) 1992-08-03 2003-03-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッドおよび磁気センサ
US5500633A (en) 1992-08-03 1996-03-19 Kabushiki Kaisha Toshiba Magnetoresistance effect element
US5287238A (en) 1992-11-06 1994-02-15 International Business Machines Corporation Dual spin valve magnetoresistive sensor
US5343422A (en) * 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
WO1996011469A1 (en) * 1994-10-05 1996-04-18 Philips Electronics N.V. Magnetic multilayer device including a resonant-tunneling double-barrier structure
FR2729790A1 (fr) * 1995-01-24 1996-07-26 Commissariat Energie Atomique Magnetoresistance geante, procede de fabrication et application a un capteur magnetique
US5773156A (en) 1995-01-26 1998-06-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
JP3217703B2 (ja) 1995-09-01 2001-10-15 株式会社東芝 磁性体デバイス及びそれを用いた磁気センサ
JPH09251618A (ja) 1996-03-19 1997-09-22 Fujitsu Ltd 磁気センサ
FR2743930B1 (fr) * 1996-01-19 2000-04-07 Fujitsu Ltd Capteur magnetique pour lecture de supports d'enregistrement
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6590750B2 (en) * 1996-03-18 2003-07-08 International Business Machines Corporation Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices
JP3585629B2 (ja) * 1996-03-26 2004-11-04 株式会社東芝 磁気抵抗効果素子及び磁気情報読み出し方法
JP3524341B2 (ja) 1996-08-26 2004-05-10 株式会社東芝 磁気抵抗効果素子と、それを用いた磁気ヘッド、磁気記録再生ヘッドおよび磁気記憶装置
US5705973A (en) * 1996-08-26 1998-01-06 Read-Rite Corporation Bias-free symmetric dual spin valve giant magnetoresistance transducer
JP3181525B2 (ja) * 1996-12-13 2001-07-03 アルプス電気株式会社 スピンバルブ型薄膜素子及び前記スピンバルブ型薄膜素子を用いた薄膜磁気ヘッド
US5894447A (en) * 1996-09-26 1999-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device including a particular memory cell block structure
JP3258241B2 (ja) * 1996-09-30 2002-02-18 株式会社東芝 単一電子制御磁気抵抗素子
US5757056A (en) * 1996-11-12 1998-05-26 University Of Delaware Multiple magnetic tunnel structures
JPH10154311A (ja) 1996-11-21 1998-06-09 Nec Corp 磁気抵抗効果素子およびシールド型磁気抵抗効果センサ
JP3699802B2 (ja) 1997-05-07 2005-09-28 株式会社東芝 磁気抵抗効果ヘッド
JP3263004B2 (ja) 1997-06-06 2002-03-04 アルプス電気株式会社 スピンバルブ型薄膜素子
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
JPH1186235A (ja) 1997-09-04 1999-03-30 Hitachi Ltd 磁気記録再生装置
JPH1197762A (ja) 1997-09-17 1999-04-09 Sumitomo Metal Ind Ltd 磁気抵抗効果素子
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US5966012A (en) 1997-10-07 1999-10-12 International Business Machines Corporation Magnetic tunnel junction device with improved fixed and free ferromagnetic layers
JP2962415B2 (ja) 1997-10-22 1999-10-12 アルプス電気株式会社 交換結合膜
KR19990033653A (ko) 1997-10-25 1999-05-15 구자홍 횡전계방식 액정표시소자
JPH11163436A (ja) 1997-11-27 1999-06-18 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子及び磁気抵抗効果型ヘッド
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6130835A (en) * 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
JPH11177161A (ja) * 1997-12-12 1999-07-02 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子及び磁気抵抗効果型薄膜ヘッド
JPH11203634A (ja) 1998-01-16 1999-07-30 Hitachi Metals Ltd 磁気抵抗効果型ヘッド
JP3679593B2 (ja) 1998-01-28 2005-08-03 キヤノン株式会社 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
JP3556457B2 (ja) * 1998-02-20 2004-08-18 株式会社東芝 スピン依存伝導素子とそれを用いた電子部品および磁気部品
US6069820A (en) 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
JP3520192B2 (ja) * 1998-02-20 2004-04-19 株式会社東芝 磁気素子とそれを用いた磁気部品および電子部品
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
US6211559B1 (en) * 1998-02-27 2001-04-03 Motorola, Inc. Symmetric magnetic tunnel device
KR19990087860A (ko) * 1998-05-13 1999-12-27 이데이 노부유끼 자성물질을이용한소자및그어드레싱방법
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
JP3593472B2 (ja) * 1998-06-30 2004-11-24 株式会社東芝 磁気素子とそれを用いた磁気メモリおよび磁気センサ
US5953248A (en) 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
US6052263A (en) * 1998-08-21 2000-04-18 International Business Machines Corporation Low moment/high coercivity pinned layer for magnetic tunnel junction sensors
US6143477A (en) * 1998-09-08 2000-11-07 Amtech Systems, Inc. Dual wavelength UV lamp reactor and method for cleaning/ashing semiconductor wafers
US6365286B1 (en) * 1998-09-11 2002-04-02 Kabushiki Kaisha Toshiba Magnetic element, magnetic memory device, magnetoresistance effect head, and magnetic storage system
JP2000100154A (ja) 1998-09-22 2000-04-07 Sanyo Electric Co Ltd 磁気メモリ素子及びこれを用いた記録再生方法
US5969978A (en) * 1998-09-30 1999-10-19 The United States Of America As Represented By The Secretary Of The Navy Read/write memory architecture employing closed ring elements
US6178074B1 (en) * 1998-11-19 2001-01-23 International Business Machines Corporation Double tunnel junction with magnetoresistance enhancement layer
US6381171B1 (en) 1999-05-19 2002-04-30 Kabushiki Kaisha Toshiba Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
JP3477638B2 (ja) * 1999-07-09 2003-12-10 科学技術振興事業団 強磁性２重量子井戸トンネル磁気抵抗デバイス
US6275363B1 (en) * 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6097626A (en) * 1999-07-28 2000-08-01 Hewlett-Packard Company MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells
US6259586B1 (en) * 1999-09-02 2001-07-10 International Business Machines Corporation Magnetic tunnel junction sensor with AP-coupled free layer
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6473336B2 (en) 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
US6469926B1 (en) * 2000-03-22 2002-10-22 Motorola, Inc. Magnetic element with an improved magnetoresistance ratio and fabricating method thereof
JP4309075B2 (ja) 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6593608B1 (en) * 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
US6667901B1 (en) * 2003-04-29 2003-12-23 Hewlett-Packard Development Company, L.P. Dual-junction magnetic memory device and read method

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307643C (zh) * 2001-09-25 2007-03-28 惠普公司 具有软基准层的磁阻器件的读取方法
CN1309086C (zh) * 2001-10-31 2007-04-04 国际商业机器公司 半导体装置及其制造方法
CN100407470C (zh) * 2001-12-27 2008-07-30 株式会社东芝 磁开关元件和磁存储器
US7349247B2 (en) 2001-12-27 2008-03-25 Kabushiki Kaisha Toshiba Multi-layer magnetic switching element comprising a magnetic semiconductor layer having magnetization induced by applied voltage
US7772630B2 (en) 2001-12-27 2010-08-10 Kabushiki Kaisha Toshiba Magnetic switching element of a magnetic memory cell having a ferromagnetic layer formed between a gate insulating film and a magnetic semiconductor layer
CN100437816C (zh) * 2002-01-16 2008-11-26 美光科技公司 磁阻存储器件和组件以及存储和检索信息的方法
CN100351945C (zh) * 2002-03-29 2007-11-28 株式会社东芝 磁阻效应元件和磁存储器
CN100339915C (zh) * 2002-08-30 2007-09-26 飞思卡尔半导体公司 隧道结磁电阻元件及其制备方法
CN100339916C (zh) * 2002-08-30 2007-09-26 飞思卡尔半导体公司 用于磁性器件的非晶形合金
US7372727B2 (en) 2002-11-26 2008-05-13 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
CN100533589C (zh) * 2002-11-26 2009-08-26 株式会社东芝 磁单元和磁存储器
CN100433181C (zh) * 2003-03-28 2008-11-12 株式会社东芝 磁存储器以及写该磁存储器的方法
CN100382353C (zh) * 2003-10-02 2008-04-16 株式会社东芝 磁电阻效应元件、磁头和磁再现设备
CN1294559C (zh) * 2004-10-10 2007-01-10 中国科学院物理研究所 具有共振隧穿效应的双势垒隧道结传感器
CN101227104B (zh) * 2007-01-19 2010-06-09 北极光股份有限公司 电能存储装置
US7889543B2 (en) 2008-02-21 2011-02-15 Kabushiki Kaisha Toshiba Magnetic memory element and magnetic memory apparatus
CN102165530A (zh) * 2008-09-24 2011-08-24 高通股份有限公司 减少存储器装置的自由层的自旋抽运感应阻尼
US9929211B2 (en) 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
CN101930981A (zh) * 2009-06-18 2010-12-29 北极光股份有限公司 动态随机存储器元件包
CN102790171B (zh) * 2011-05-19 2016-06-29 索尼公司 存储元件和存储装置
CN102790171A (zh) * 2011-05-19 2012-11-21 索尼公司 存储元件和存储装置
CN104737317A (zh) * 2012-08-14 2015-06-24 艾沃思宾技术公司 制造基于磁电阻的器件的方法
CN105470385A (zh) * 2015-10-30 2016-04-06 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺
CN105655481A (zh) * 2015-12-24 2016-06-08 上海磁宇信息科技有限公司 超密型交叉矩阵列式磁性随机存储器制造工艺
CN108701757A (zh) * 2016-03-10 2018-10-23 克罗科斯科技公司 具有可调整磁致伸缩的磁阻元件以及包括磁阻元件的磁性设备
CN108701721A (zh) * 2016-12-02 2018-10-23 Tdk株式会社 自旋流磁化反转元件及其制造方法、磁阻效应元件、磁存储器
CN108701721B (zh) * 2016-12-02 2022-06-14 Tdk株式会社 自旋流磁化反转元件及其制造方法、磁阻效应元件、磁存储器
CN106531884A (zh) * 2016-12-23 2017-03-22 中国科学院半导体研究所 电压控制磁随机存储单元、存储器及其构成的逻辑器件
CN106531884B (zh) * 2016-12-23 2019-04-30 中国科学院半导体研究所 电压控制磁随机存储单元、存储器及其构成的逻辑器件
US10978121B2 (en) 2016-12-23 2021-04-13 Institute Of Semiconductors, Chinese Academy Of Sciences Voltage control magnetic random storage unit, memory and logic device composed thereby
CN110291650A (zh) * 2017-02-14 2019-09-27 朗姆研究公司 用于图案化高密度独立的mram设备的系统和方法
US10461251B2 (en) 2017-08-23 2019-10-29 Everspin Technologies, Inc. Method of manufacturing integrated circuit using encapsulation during an etch process
US10777738B2 (en) 2017-08-23 2020-09-15 Everspin Technologies, Inc. Method of manufacturing integrated circuit using encapsulation during an etch process
CN112186097A (zh) * 2019-07-01 2021-01-05 上海磁宇信息科技有限公司 一种优化磁性随机存储器写性能的结构及其制备方法
CN112186097B (zh) * 2019-07-01 2023-10-27 上海磁宇信息科技有限公司 一种优化磁性随机存储器写性能的结构及其制备方法

Also Published As

Publication number Publication date
US6751074B2 (en) 2004-06-15
US20070297101A1 (en) 2007-12-27
US20050185347A1 (en) 2005-08-25
EP1085586A3 (en) 2005-04-27
US6611405B1 (en) 2003-08-26
EP1085586A2 (en) 2001-03-21
EP1085586B1 (en) 2008-01-16
US7345852B2 (en) 2008-03-18
US7038894B2 (en) 2006-05-02
KR100421408B1 (ko) 2004-03-09
KR100401777B1 (ko) 2003-10-17
KR20010030391A (ko) 2001-04-16
DE60037784D1 (de) 2008-03-06
US20040175596A1 (en) 2004-09-09
DE60037784T2 (de) 2008-06-05
CN1185630C (zh) 2005-01-19
US7593193B2 (en) 2009-09-22
US20030197984A1 (en) 2003-10-23
US6987653B2 (en) 2006-01-17
US20060146451A1 (en) 2006-07-06
KR20030041882A (ko) 2003-05-27

Similar Documents

Publication Publication Date Title
CN1185630C (zh) 磁存储装置
CN1210818C (zh) 磁性元件和使用这种磁性元件的磁头和磁存储器
CN1252824C (zh) 备有磁轭层的磁存储装置及其制造方法
CN1310212C (zh) 磁性器件和磁性存储器
CN1270323C (zh) 磁性存储器的驱动方法
CN1254870C (zh) 磁致电阻装置和利用磁致电阻装置的磁性存储器
CN1229880C (zh) 磁阻元件
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1281969C (zh) 磁阻元件和使用该磁阻元件的磁阻磁头、磁记录装置和磁阻存储器件
CN1199274C (zh) 半导体存储装置
CN100351946C (zh) 磁性体逻辑元件及磁性体逻辑元件阵列
CN1137466C (zh) 交换结合膜、磁阻效应元件、磁头和磁存储装置
CN1677558A (zh) 磁致电阻元件
CN101064358A (zh) 磁阻元件及其制造方法
CN1503229A (zh) 磁阻效应元件、磁存储器以及磁头
CN1726601A (zh) 磁隧道元件及使用其的磁存储器
CN1941175A (zh) 存储元件和存储器
CN1921167A (zh) 磁阻效应元件、磁头、磁存储装置及磁内存装置
CN1746980A (zh) 用于制造磁电阻元件的方法和设备
CN1758341A (zh) 磁致电阻元件、磁头、磁记录装置以及磁存储器
CN1430292A (zh) 磁开关元件和磁存储器
CN101060160A (zh) 存储元件和存储器
CN1967892A (zh) 存储元件和存储器
CN1495929A (zh) 磁阻效应元件、磁存储器及其制造方法
CN101079315A (zh) 存储器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1079778

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050119

Termination date: 20130915