CN1316598C - 集成电路及程序化电荷储存存储单元的方法 - Google Patents

集成电路及程序化电荷储存存储单元的方法 Download PDF

Info

Publication number
CN1316598C
CN1316598C CNB2004100965025A CN200410096502A CN1316598C CN 1316598 C CN1316598 C CN 1316598C CN B2004100965025 A CNB2004100965025 A CN B2004100965025A CN 200410096502 A CN200410096502 A CN 200410096502A CN 1316598 C CN1316598 C CN 1316598C
Authority
CN
China
Prior art keywords
voltage
memory cell
pulse
drain
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100965025A
Other languages
English (en)
Other versions
CN1649128A (zh
Inventor
徐子轩
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1649128A publication Critical patent/CN1649128A/zh
Application granted granted Critical
Publication of CN1316598C publication Critical patent/CN1316598C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

一种电荷储存存储单元的电路及其自我收敛程序化的方法，此电荷储存存储单元例如是氮化物只读存储器或是浮置闸极闪存，其包括配置于基底上的源极与漏极、电荷储存组件与控制栅极。程序化电荷储存单元的方法，包括施加源极电压，此源极电压是具有增加有效启始电压的本体效应(body effect)。而且，在操作期间，至少是在目标启始电压收敛的那一部份程序化操作期间，源极电压随着漏极电压增加，以调整热电子注入效率。其中，在操作期间，是施加选定的栅极电压，以建立目标启始电压。在多位存储单元中，是根据所储存的数据值以设定栅极电压，使电压可自我收敛在多个目标电压。

Description

集成电路及程序化电荷储存存储单元的方法
技术领域
本发明涉及一种集成电路及程序化电荷储存存储单元的方法，且特别是有关于一种自我收敛的方法，以目标起始电压程序化单一位或多位存储单元。
背景技术
基于电荷存储组件的非挥发性内存，包括硅-氧-氮-氧-硅型存储单元及浮置栅极闪存单元，是通过注入电荷到电荷存储组件中以进行程序化。在电荷存储组件中的电荷会影响存储单元中的启始电压，也可用来存储数据。
公知技术中常用以将电荷注入到电荷存储组件的基本技术为热电子注入法。热电子注入法是为在存储单元的控制栅极上施加一高电压，并在漏极上施加高电压，在源极上为接地的低电压。此偏压的分布是因电流流经信道区，以及由高控制栅极电压建立的电场使得热电子从信道区注入电荷存储组件。硅-氧-氮-氧-硅型存储单元使用热电子进行程序化的方式，请参照氮化物只读存储单元。
以偏压方式用进行热电子注入有许多变化。由于这些变化的产生，使得一个基本的问题被注意到，即一个大数组的各个存储单元在程序化的过程中，并不会全部具有一致性表现。因此，给定的程序化脉冲，注入单一组件的数组的存储单元的电荷存储组件的电荷量分布非常广泛。在给定程序化脉冲之后所造成的电荷广泛分配，使得存储单元中的启始电压更难以预测。因此，算法必须提升以试着计算电荷的分配，而典型方式为施加程序化脉冲，然后执行验证操作以测试内存的启始电压。如果起始电压在施加第一个脉冲之后并没有达到目标启始电压，则此程序化继续进行，随后再进行一验证操作。关于此议题的讨论如Bloom等人在美国专利第6396741号，专利名称为PROGRAMMING OFNONVOLATILE MEMORY CELLS，公开日为2002年5月28日。又如Chang等人的美国专利第6320786号，专利名称为METHOD OFCONTROLLING MULTI-STATE NROM，公开日为2001年11月20日。或如Parker等人的美国专利第6219276号，专利名称为MULTILEVELCELL PROGRAMMING，公开日为2001年4月17日。
许多公知程序化的方法是根据算法，此算法是施加固定的漏极电压，或在程序化操作时阶段化漏极电压，或在程序化操作时阶段化栅极电压。然而，运用在氮化物只读存储单元的这些算法，在进行多次脉冲之后，启始电压并没有自我收敛，而且需要验证操作来计算操作是否中止。此验证操作相当耗时，而且需要复杂的程序化算法以及支持电路。在浮置栅极闪存中，有一些程序化算法可以自我收敛，但是程序化的速度以及精确度却有待改进。
在此技术领域希望能提供自我收敛电荷储存存储单元的程序化算法，以去除或是减少验证操作，并减少程序化操作的时间。更进一步地，希望提供程序化算法，是能自我收敛在多于一个目标操作电压阶段，以使得单一存储单元上能进行多位存储。
发明内容
本发明提供一种自我收敛程序化电荷储存存储单元的方法，此电荷储存存储单元具有配置于基底上的源极与漏极、电荷存储组件与控制栅极。而此程序化电荷储存存储单元的方法包括，施加源极电压，此源极电压是具有增加有效启始电压的本体效应。而且，在操作期间源极电压随着漏极电压一起增加，以调整热电子注入效率，至少是在目标启始电压收敛的一部份程序化操作期间。其中，选定的栅极电压施加于操作期间，以建立目标启始电压。在多位存储单元中，是根据存储的数据值以设定栅极电压，使电压可自我收敛在多个目标电压。本发明一实施例的方法及系统中所提及的”自我收敛”，是指不需经过验证操作来计算操作的终止点。本发明实施例中，在单一位或是多位的存储单元中，此方法及系统都为自我收敛。
在本发明一较佳实施例中，在程序化操作中具有固定的栅极电压，并具有固定的漏极对源极电压差，其中增加源极电压与漏极电压，包含在操作中以相同的阶段(steps)增加源极电压与漏极电压，也就是电压增加的速率相同。
在本发明一些实施例中，施加电压包括施加连续源极电压脉冲在源极上，其中增加源极电压包含在连续脉冲中相继而来的脉冲之中，增加源极电压脉冲高度。同样的，在操作中施加一连续漏极电压脉冲在存储单元的漏极上，其中增加漏极电压包含在连续脉冲中相继而来的脉冲之中，增加漏极电压脉冲高度。在一些实施例中，脉冲以相同阶段同步增加源极与漏极的电压。如有必要的话，验证脉冲可施加于两程序化脉冲之间。其它实施例于操作中，施加倾斜的源极与漏极电压，在两脉冲之间并没有产生脉冲或是间隔。
本发明另一实施例中，此方法用于程序化多阶电荷储存存储单元。此方法包括从多于两个存储于存储单元的数据值中，计算一数据值。以及从反映出此数据值的预设的栅极电压阶段集合中选定电压，并施加此选定的栅极电压。依照这个规则，在存储单元上此启始电压收敛在对应于此计算数据资的目标启始电压。在电荷陷入单元技术中，如硅-氧-氮-氧-硅型存储单元，在本发明实施例中，多阶数据可存储在此存储单元的一侧。
本发明一实施例中，提出一种集成电路内存，包括存储数组、电压供应电路、程序化控制器。其中，存储数组是具有译码电路系统以选择要程序化的若干个存储单元。电压供应电路是耦接至存储数组，适用于施加栅极电压、源极电压与漏极电压在存储数组的存储单元所对应的控制栅极、源极与漏极上。程序化控制器，是耦接至译码电路系统与电压供应电路，程序化控制器适用于在选定的存储单元上，执行一程序化操作。本发明适用于通过热电子注入法程序化的电荷储存存储单元，包括氮化物只读存储单元及浮置栅极闪存。其中，氮化物只读存储单元的电荷陷入层的材质例如是氮化硅或是其它材料。浮置栅极闪存单元的电荷陷入材质，最典型的是应用多晶硅所形成的导体浮置栅极。
本发明在程序化中，以固定的漏极对源极电压差增加源极与漏极的电压。当增加源极电压以减少栅极对源极电压差时，是可以调整程序化中热电子的注入效率，并导致自我收敛的现象。例如，在程序化操作致使达到启始电压的一部分期间，建立大致上保持为一定值的栅极电压以及施加增加的源极与漏极电压在存储单元上，则存储单元在操作中会产生自我收敛的目标启始电压，而且可除去或是减少验证操作。本发明相较于公知技术的方法，具有较少的程序化脉冲与较短的程序化时间。因为具有自我收敛的启始电压，亦可避免过程序化的现象。基于本发明，自我收敛的启始电压的各阶段可被良好的控制，而使得多位存储单元在电荷储存存储单元中成为可能。
本发明的实施例中，当施加阶段化或是倾斜的源极与漏极电压时，目标启始电压可通过对应于存储数据值所设定栅极电压的阶段来选定。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1是本发明中具有自我收敛程序化算法的氮化物只读存储单元的集成电路内存组件的简化图。
图2是本发明中数据存储于电荷陷入层一侧及具有程序化脉冲电压的氮化物只读存储单元的简化图。
图3是本发明中程序化操作期间施加的电压与程序化时间的关系图。
图4是本发明与公知技术的程序化算法中启始电压对程序化时间的关系图。
图5是本发明与公知技术的程序化算法中启始电压的变化对脉冲数目的关系图。
图6是本发明与公知技术的程序化算法中启始电压的斜率对程序化时间的关系图。
图7是本发明一较佳实施例中启始电压对程序化时间中若干个预设的栅极电压的关系图。
图8是本发明基于2位存储单元的启始电压对程序化时间内四个预设的栅极电压的关系图。
图9是本发明一较佳实施例中程序化算法的简化流程图。
图10是本发明程序化操作中程序化脉冲之间具有验证脉冲的施加电压与程序化时间的关系图。
图11是本发明中多阶数据存储于电荷陷入层两侧的氮化物只读存储单元的简化图。
符号说明
100：氮化物只读存储数组    101：列译码器
102：字符线                103：行译码器
104：位线                  105：总线
106：传感器                107：数据总线
108：读取/删除/程序化具V/DV/S阶段化的程序化供应电压
109：读取/删除/程序化具自我收敛算法的程序化状态机器
110：数据输入线            112：数据输出线
200：基底                  201：源极(端点)
202：漏极(端点)            203：控制栅极
204：电荷存储组件          205、215：电荷陷阱：
300、301、302、303、310、311、312、400、401、402、403、404、405、406、407、408、409、500、501、502、503、504、601、602、603、604：图形
320、321、322、330、331、332、340、341、342、350、351、352：脉冲
900：选自于下列四个数据值(00，01，10，11)，以显示出两位的数据
901：施加相对应于计算出的数据值的栅极电压
902：施加源极与漏极脉冲于所选定的存储单元
903：源极电压与漏极电压持续增加并施以下一脉冲
904：进行算法判定是否已经施加预设的N次脉冲
905：结束此算法
具体实施方式
本发明提供一较佳实施例，请参考图1-11。
图1是本发明一集成电路具有闩锁时间控制的感测放大器的简化方块图。此集成电路包括由氮化物只读存储单元所构成的一存储数组100。在其它实施例中，使用具有电荷存储组件的存储单元，除了氮化物只读存储单元中使用氮化硅的电荷陷入层之外，还有应用于闪存中可导电的浮置栅极，其中电荷陷入层的材质不包括氮。此外，一列译码器101耦接于排列于存储数组100中的多数条字符线102，以响应总线105上的地址。一行译码器103耦接于排列于存储数组100中的多数条位线104，以响应总线105上的地址。其中，总线105上的地址提供于行译码器103及列译码器101。感测放大器位于图中方块106的感测放大器中，是通过数据总线107耦接于行译码器103。另外，数据的供给是通过集成电路上输入/输出端口(port)的数据输入线110到数据输入结构(未绘示)。另一方面，数据的供给是透过方块106的感测放大器的数据输出线112到集成电路上输入/输出埠(port)。
在一些实施例中，控制存储数组100中存储单元的读取、删除及程序化的来源都包括在一芯片上。依照本发明较佳实施例，使用一种自我收敛程序化操作(self-converging program operation)。这些电压源包括绘示如方块108的读取/删除/程序化具V/DV/S阶段化的程序化供应电压及一读取/删除/程序化具自我收敛算法的程序化状态机器(statemachine)109，是耦接于参与此组件操作的存储数组100、列/行译码器101、103及集成电路上的其它电路系统。
此供应电压源108是用于作为各种不同实施例中的充电泵、稳压器、分压器及为熟知此技术者可知，是用在读取、删除及程序化操作时用以提供各种电压。
状态机器109是用以支持读取、删除及程序化操作。此状态机器109为熟知此技术者可知，能应用于特殊目的逻辑电路系统(special-purposelogic circuitry)。在其它的实施例中，此控制器包括一般目的(general-purpose)处理器，是应用在相同的集成电路上，执行计算机程序以控制组件的操作。在上述未提及的实施例中，结合特殊目的逻辑电路系统(special-purpose logic circuitry)及一般目的(general-purpose)处理器被应用于状态机器109的执行上。本发明的程序化操作绘示于图2-11，其中一些实施例表现出自我收敛(self-converging)。
图2是适于如图1集成电路中的氮化物只读存储单元的简化图。此存储单元应用于一半导体基底200上。其中，此存储单元包括由各别扩散区域所形成的一源极201及一漏极202，是通过配置于基底中的信道200所分离。控制栅极203覆盖在信道上。电荷存储组件204由位于控制栅极203及信道之间的绝缘体所隔离，其中该绝缘体例如是二氧化硅(未绘示)。此电荷存储组件204包括氮化物只读存储单元中的氮化硅。在其它实施例中电荷陷入的材料，例如是三氧化二铝(Al2O3)、氧化铪(HfOx)、氧化锆(ZrOx)及其它可用以形成存储单元的金属氧化物。如图2所绘示，当施一偏压于存储单元以进行热电子程序化时，在氮化硅层中以符号表示的电荷被电荷陷阱205(charge trap)所捕捉。
为了程序化存储单元，集成电路的控制电路系统施加源极电压VS在源极201上(为一连串逐渐增加的脉冲，如范例所示)，漏极电压VD在漏极202上(为一连串逐渐增加的脉冲，其增加速率约和源极电压脉冲增加速率相同，如范例所示)，栅极电压VG在控制栅极203上(为一固定电压，如范例所示)，底材电压VB在基底200上。
图3是绘示本发明一较佳实施例程序化如图2中的氮化物只读存储单元的施加电压(applied voltage)。此程序化操作是通过注入电荷至电荷陷入层204中，以建立目标的启始电压。其中，此程序化操作包括在所选择的存储单元的源极上施加源极电压VS，如图3中的图形300，在所选择的存储单元的漏极上施加漏极电压VD，如图3中的图形301，在所选择的存储单元的控制栅极上施加栅极电压VG，如图3中的图形302，在所选择的存储单元的基底上施加一底材电压VB，如图3中的图形303。由图3中可见，一程序化操作包括在操作期间源极电压VS由0伏特增加到2伏特，漏极电压VD由5伏特增加到7伏特。此外，栅极电压VG与启始电压值有关，电压值维持在10伏特左右。至于底材电压VB则维持在接地的状态。如范例中所绘示，源极电压VS与漏极电压VD以相同的速率在操作期间同时增加。在图3的范例当中，每0.5微秒施加一源极电压VS，而此每一阶段施加电压都增加0.1伏特。如图3所绘示，其源极上增加的电压要过2伏特约要经过20阶段，其程序的时间至少要超过10微秒。同样地，每0.5微秒施加一漏极电压VD，而此每一阶段施加电压都增加0.1伏特。请参照图3，在程序化操作刚开始时，栅极对源极的电压差VGS约为10伏特。然而，栅极对源极的电压差VGS在程序化操作的过程中逐渐减少至8伏特。相同的，在程序化操作的过程中，漏极对源极的电压差VDS一样维持在5伏特。
可以在两脉冲间施加0伏特间隔的脉冲。在其它实施例中，如图10所绘示，在两程序化脉冲之间会施加一验证脉冲(verify pulse)。另一方面，在施以一连续或是阶段化增加的电压时，在两脉冲间将不会有0伏特间隔的脉冲，使得源极与漏极电压为一倾斜图形。
在依照本发明一自我收敛(self-converging)程序化算法中，并没有执行一验证的步骤，存储数组通过实验的测定可靠地建立启始电压，而脉冲的数目(程序化的总数)可在此一计算结果下预先决定。由下述实验所得的结果可以验证，自我收敛(self-converging)能达成一相对较少的总时间，在本发明各种实施例中使程序化时间小于10微秒(少于20个脉冲)。
依本发明较佳实施例中所述，当栅极电压维持固定时，源极电压VS与漏极电压VD以相同的速率同步增加。在另一实施例中，源极电压VS与漏极电压VD根据个别应用的需要，可对电压增加的相对速率进行修饰。同样地，当能够维持本发明的利益，以减少栅极对源极的电压差VGS与门极对漏极的电压差VGD，以及在程序化的期间增加本体效应(bodyeffect)，可施加各种经调整后的栅极电压。实验所得的结果应用于此一技术中，在程序化操作期间，有一固定或是接近固定的漏极对源极的电压差VDS，能建立存储单元启始电压的自我收敛(self-converging)，以及通过所选定的栅极电压VG所设定的启始电压，以提供在操作时与目标启始电压相关的电压值。
图4绘示氮化物只读存储单元根据五种不同程序化操作，逆向读取RR(reverse read)与顺向读取FR(forward read)的起始电压图。在此实验中，启始电压被定义在感测电流为10毫安的基础下。然而，在和以其它感测电流为比较基准下可观察到收敛性。这些操作如下述(1)VD阶段化，(2)VG阶段化，(3)VD固定，(4)VD、VS阶段化且VDS固定，(5)VG、VD、VS阶段化。
(1)VD阶段化，是提供10伏特的栅极电压，漏极电压为5伏特并以0.1伏特为一阶段上升至7伏特，而源极接地。使用的脉冲宽度为0.5微秒，且在两脉冲之间具有1微秒的间隔。
(2)VG阶段化，是提供6伏特的栅极电压并以0.1伏特为一阶段上升至12伏特，漏极电压固定维持在5伏特，且源极接地。使用的脉冲宽度为0.5微秒，且在两脉冲之间具有1微秒的间隔。
(3)VD固定，是提供一10伏特的栅极电压，漏极电压为5伏特，而源极接地。使用的脉冲宽度为0.5微秒，且在两脉冲之间具有1微秒的间隔。
(4)VD、VS阶段化且VDS固定，如图3中程序化算法的结果所绘示，栅极电压固定在10伏特，源极电压为0伏特并以0.1伏特为一阶段上升至2伏特，漏极电压为5伏特开始并以0.1伏特为一阶段上升至7伏特。使用的脉冲宽度为0.5微秒，且在两脉冲之间具有1微秒的间隔。
(5)VG、VD、VS阶段化，是提供栅极电压10伏特并以0.1伏特为一阶段上升至12伏特，源极电压为0伏特并以0.1伏特为一阶段上升至2伏特，漏极电压为5伏特并以0.1伏特为一阶段上升至7伏特。同样地，使用的脉冲宽度为0.5微秒，且在两脉冲之间具有1微秒的间隔。
图4是用以解释上述各种程序化算法起始电压与程序化时间的关系。其中，逆向读取的起始电压在VD阶段化的操作条件下的演算结果，其电压的变化如图4中的图形400。顺向读取的起始电压在VD阶段化的操作条件下的演算结果，其电压的变化如图4中的图形401。逆向读取的起始电压在VG阶段化的操作条件下的演算结果，其电压的变化如图4中的图形402。顺向读取的起始电压在VG阶段化的操作条件下的演算结果，其电压的变化如图4中的图形403。在VD固定的操作条件下，逆向读取的起始电压如图4中的图形404，顺向读取的起始电压如图4中的图形405。VD、VS阶段化且VDS固定的操作条件下，逆向读取的起始电压如图4中的图形406，顺向读取的起始电压如图4中的图形407。最后，VG、VD、VS阶段化的操作条件下，逆向读取的起始电压如图4中的图形408，顺向读取的起始电压如图4中的图形409。
图4是绘示本发明在VD、VS阶段化且VDS固定的操作条件下顺向读取与逆向读取的起始电压，可标记出程序化时间约为5秒，此时其它方法的起始电压持续在增加，而随后的脉冲仍持续加压。
图5是绘示在电荷第一次注入之后，上述五种操作条件下，扩大顺向读取的起始电压值变动数据所得的关系图。其中，VD阶段化的操作条件下的结果，其电压的变化如图5中图形500。VG阶段化的操作条件下的结果，其电压的变化如图5中图形501。VD固定的操作条件下的结果，其电压的变化如图5中图形502。VD、VS阶段化且VDS固定的操作条件下的结果，其电压的变化如图5中图形503。VG、VD、VS阶段化的操作条件下的结果，其电压的变化如图5中的图形504。在图5中的点是绘示出在第8到第15次电荷注入的时后，当其它程序化操作条件下仍承受较大起始电压的变动时，在本发明VD、VS阶段化且VDS固定的操作条件下，计算所得启始电压变动小于0.1伏特。
图六是绘示以图中各点代表斜率的实验数据来说明起始电压的变化。其中，VD阶段化的操作条件下的结果，其斜率的变化如图6中图形600。VG阶段化的操作条件下的结果，其斜率的变化如图6中图形601。VD固定的操作条件下的结果，其斜率的变化如图6中图形602。VD、VS阶段化且VDS固定的操作条件下的结果，其斜率的变化如图6中图形603。VG、VD、VS阶段化的操作条件下的结果，其斜率的变化如图6中的图形604。在达到自我收敛(self-converging)的状况时，其斜率为0或是接近0，如在本发明VD、VS阶段化且VDS固定的操作条件下所得的图形603。
图7是绘示本发明在如同氮化物只读存储单元的电荷陷入组件中的多位阶(multilevel)存储能力。在VD、VS阶段化且VDS固定的操作条件下，使用基于目标启始电压所选择的栅极电压VG，以使达到各种不同的启始电压成为可能。图7中的点描述出在栅极电压的范围，以0.5伏特为一阶段由5伏特到7伏特，所对应的逆向读取(reverse read)启始电压。在此一实验中，启始电压是定义在一微安培(microamp)，所以其启始电压略低于图4中的启始电压。如实验结果所述，目标启始电压的设计和栅极电压相关，且在各种不同目标启始电压都可达到自我收敛(self-converging)。
图8是绘示在如图2中的氮化物只读存储单元中进行2位存储的方法。根据图8的实施例，在VD、VS阶段化且VDS固定的操作条件下，使用相对应的栅极电压所设定的启始电压，以得到四个不同的值(00，01，10，11)，是显示出存储于存储单元中的2位数据。因此，在程序化的过程中，施加10伏特栅极电压所存储数据值为11。施加8.5伏特栅极电压所存储数据值为10。施加7伏特栅极电压所存储数据值为01。施加5.5伏特栅极电压所存储数据值为00。
图9是绘示基于本发明的一种程序化方法的简化流程图。此方法包括先对一选定存储单元决定数据值。其中，此数据值基于个别的应用可为一单位元或是多位。在图9的范例中，数据值是选自于下列四个数据值(00，01，10，11)，以显示出两位的数据(方块900)。接着，施加相对应于计算出的数据值的栅极电压(方块901)。然后，施加源极与漏极脉冲于所选定的存储单元(方块902)。接下来，源极电压与漏极电压持续增加并施以下一个脉冲(方块903)。下一个操作步骤中，进行算法判定是否已经施加预设的N次脉冲(方块904)。如果预设的N次脉冲尚未施加完成，则算法将会回到方块903继续施加下一个脉冲。如果预设的N次脉冲已施加完成，则结束此一算法(方块905)。
如图9的实施例中，在各程序化脉冲间没有进行程序化验证操作(program verify operation)。更确切的说，因为程序化操作具有自我收敛的特性，所以算法在施加预设的脉冲数目后结束，而没有进行一验证步骤。
在另一算法中，当本发明所提供的程序化操作可达到更快速更精确的收敛时，会应用一验证步骤。例如，在一可能实施例中，程序化操作的第一部分期间，施加第一型程序化偏压，并于程序化操作的最后部分，应用一VD、VS阶段化且VDS固定的操作，以使启始电压达到收敛。
图10是绘示本发明一较佳实施例的算法下的栅极电压VG的图形310、漏极电压VD的图形311与源极电压VS的图形312，而此程序化算法是在各程序化电压间插入验证脉冲。在此一范例中，在程序化操算法期间所施加的栅极电压，包括若干个程序化脉冲，且这些程序化脉冲具有一选定的固定强度，是用以设定存储单元程序化所需的启始电压。其中，栅极电压VG的程序化脉冲320、321及322对漏极电压VD的程序化脉冲330、331及332，其中由第一阶段的脉冲330开始递增，第二阶段的脉冲331高于第一阶段且具有一增加值(例如是0.1伏特)，第三阶段的脉冲332高于第二阶段且具有一增加值(例如是0.1伏特)。源极电压VS的程序化脉冲340、341及342如图中的图形312所示。第一源极电压程序化脉冲340分别对准栅极与漏极上的程序化脉冲320与330，且具有如范例中接地的第一阶段电压。第二源极电压程序化脉冲341分别对准栅极与漏极上的程序化脉冲320与330，且具有第二阶段电压，此第二阶段电压高于第一阶段电压并具有一增加值。第二源极电压程序化脉冲341分别对准栅极与漏极上的程序化脉冲321与331，且具有第二阶段电压，此第二阶段电压高于第一阶段电压并具有一增加值。第三源极电压程序化脉冲342分别对准栅极与漏极上的程序化脉冲322与332，且具有第三阶段电压，此第三阶段电压高于第二阶段电压并具有一增加值。源极脉冲增加的增加值大体上和漏极脉冲增加的增加值一样，以维持漏极对源极的电压差。虽然在此一范例中，每一次漏极对源极的电压差增加的增加值是固定的，但是本发明的其它实施例中，会在一系列程序化脉冲的一个或是多个程序化脉冲间施加不同的增加值。这些电压的阶段(voltage level)会根据特殊的应用及参数的设计而最佳化。
图10的范例中，验证脉冲插入各程序化脉冲之中。因此，栅极上会施加为3伏特的验证脉冲350在程序化脉冲320及321之间。同样地，如图10所绘示先后施加确认脉冲351及352。在此一范例中，漏极电压上的验证脉冲设定为接地。此程序化验证的源极电压设定为一固定脉冲高度，在此范例中为1.6伏特。验证脉冲被设计成在施加程序化脉冲之后，不论程序化是否成功完成验证脉冲皆能被感测。如果验证脉冲期间达到所指定的启始电压，则终止程序化算法。验证脉冲可以施加在所有程序化脉冲之间；或是验证脉冲只施加在一预设的程序化脉冲数目施加结束之后；或是验证脉冲会施加在为了达到特殊系统的设计目标的其它型态上。
图11是绘示本发明的其它观点，多阶的启始电压会应用在一电荷陷入型态存储单元的两侧。图11中的存储单元为氮化物只读存储单元，其具有许多如图2所绘示相似的组件。然而，可以发现电荷陷入在建立在存储单元中电荷陷入层204的两侧，如以符号表示的电荷陷阱205及215。在端点201上标记源极/漏极，端点202上标记源极/漏极。每一端点201与202作为源极或是漏极，端视存储单元那一端被程序化或是被感测而定。在此范例中，在存储单元一侧四个启始电压阶段呈现出二位，以建立一存储单元中具有四位存储的高密度氮化物只读存储单元。在其它实施例中，能提供多位存储的型态。虽然在此实施例中所绘示的，包括一单一、连续的电荷陷入层横越存储单元的信道区，但是在其它的实施例中，可能具有不连续的电荷陷入层结构。
本发明提供高速、自我收敛的算法是以程序化氮化物只读存储单元及以电荷存储结构为基础的非挥发性内存。而此算法适用于闪存的浮置栅极。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当根据权利要求所界定者为准。

Claims (46)

1.一种程序化电荷储存存储单元的方法，其特征在于：电荷储存存储单元具有配置在基底上的源极与漏极、电荷储存组件与控制栅极，该方法包括：
施加栅极电压于控制栅极，施加源极电压在该源极上，施加漏极电压在该漏极上，以进行操作使电荷移转至电荷储存组件并建立该存储单元的启始台电压；
在操作中增加漏极电压；以及
在操作中增加漏极电压的期间增加源极电压。
2.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：在一部分的程序化操作中，该操作是自我收敛，且其启始电压是收敛在终止启始电压。
3.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：包括在一部分的程序化操作中，该栅极电压为固定，且其启始电压是收敛在终止启始电压。
4.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：包括在该程序化操作中，该栅极电压为固定。
5.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：该存储单元的源极与漏极之间具有漏极对源极电压差，且该方法包括在程序化操作中将栅极电压保持在固定以及将该漏极对源极的电压差保持在固定。
6.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：施加电压的的方法包括施加连续源极电压脉冲在该源极上，且增加源极电压的方法包括增加连续源极脉冲中相继而来的脉冲的源极电压的脉冲高度，并且在该操作中施加连续漏极电压脉冲在该存储单元的漏极上，且增加漏极电压的方法包含增加连续漏极脉冲中相继而来的脉冲的漏极电压的脉冲高度。
7.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：施加电压的方法包括施加连续源极电压脉冲在该源极上，且增加源极电压的方法包括增加连续源极脉冲中相继而来的脉冲的源极电压的脉冲高度，并且在该操作中施加连续漏极电压脉冲在该存储单元的漏极上，且增加漏极电压的方法包括增加连续漏极脉冲中相继而来的脉冲的漏极电压的脉冲高度；以及
在连续源极与漏极脉冲中相继而来的脉冲之中施加多个验证脉冲。
8.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：包括在操作中将栅极电压保持在固定，其中增加源极电压与漏极电压的方法包含在操作中以相同的阶段数阶段化源极电压与漏极电压。
9.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：包括在该操作中将基板耦接至参考电压。
10.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：该存储单元中的电荷储存组件包括非导体电荷陷阱储存层。
11.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：该存储单元中的电荷储存组件包括一导体浮置栅极。
12.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：该存储单元包括氮化物只读存储单元。
13.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：该存储单元包括闪存。
14.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：该存储单元适用于储存多位，且在该操作中包括将该栅极电压设定在栅极电压的预设集合之一，以在该存储单元建立启始电压的相对应集合之一。
15.如权利要求1所述的程序化电荷储存存储单元的方法，其特征在于：包括进行另一程序化操作致使电荷陷入于存储单元的另一侧边，包括：
施加相关于参考电压的栅极电压在选定的存储单元的控制栅极上，施加相关于该参考电压的源极电压在选定的存储单元的第二端点上，施加相关于参考电压的漏极电压在选定的存储单元的第一端点上；
在该操作中增加漏极电压；以及
在该操作中增加漏极电压的期间增加该源极电压。
16.一种程序化多阶电荷储存存储单元的方法，其特征在于：该多阶电荷储存存储单元具有配置于基底上作为源极漏极的第一端点与第二端点、电荷储存单元与控制栅极，该程序化多阶电荷储存存储单元的方法包括：
从储存在该存储单元中的多个的数据值中决定数据值；
施加栅极电压在该控制栅极上，施加源极电压在第一端点上，施加漏极电压在该第二端点上，以在程序化操作中致使电荷移转至该电荷储存组件并建立该存储单元的启始电压；
在部分该程序化操作期间，将栅极电压保持在固定，该定值是响应所决定的该数据值的栅极电压的默认值集合之一，其中该启始电压是收敛在对应于该决定的数据值的目标启始电压；
在该操作中增加漏极电压；以及
在该操作中增加漏极电压的期间增加源极电压。
17.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：在一部分的该程序化操作中，该操作是自我收敛，且其启始电压是收敛在终止启始电压。
18.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：该存储单元的第一端点与第二端点之间具有漏极对源极的电压差，且该方法包括在该程序化操作中将该漏极对源极电压差保持在固定。
19.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：施加电压的方法包括施加连续源极电压脉冲在第一端点上，且增加该源极电压的方法包含括在增加该连续源极脉冲中相继而来的脉冲的高度，并且在操作中施加连续漏极电压脉冲在该存储单元的第二端点上，且增加该漏极电压方法包括增加连续漏极脉冲中相继而来的脉冲高度。
20.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：施加电压的方法包括施加连续源极电压脉冲在第一端点上，且增加源极电压的方法包含增加连续源极脉冲中相继而来的脉冲高度，并且在操作中施加连续漏极电压脉冲在该存储单元的第二端点上，且增加漏极电压的方法包含增加连续漏极脉冲中相继而来的脉冲高度；以及
在连续漏极脉冲中相继而来的脉冲之中施加多个验证脉冲。
21.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：增加该源极电压与该漏极电压的方法包含在该操作中以相同的阶段数阶段化源极电压与漏极电压。
22.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：包括在该操作中将该基板耦接至该参考电压。
23.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：该存储单元中的电荷储存组件包括非导体电荷陷阱储存层。
24.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：该存储单元中的该电荷储存组件包括导体浮置栅极。
25.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：该存储单元包括氮化物只读存储单元。
26.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：该存储单元包括一闪存。
27.如权利要求16所述的程序化多阶电荷储存存储单元的方法，其特征在于：包括使用另一程序化操作致使电荷陷入于该存储单元的另一侧边，包括：
施加相关于参考电压的栅极电压在该选定的存储单元的该控制栅极上，施加相关于该参考电压的源极电压在该选定的存储单元的第二端点上，施加相关于该参考电压的漏极电压在该选定的存储单元的第一端点上；
在该操作中增加漏极电压；以及
在该操作中增加漏极电压的期间增加源极电压。
28.一种集成电路，其特征在于：包括：
存储数组，其具有译码电路系统以选择要程序化的多个存储单元、电荷储存组件与控制栅极，其中这些存储单元具有在基底上作为多个源极与多个漏极的多个第一端点与多个第二端点，且该存储单元中的该电荷储存组件包含非导体电荷陷阱储存层；
电压供应电路，是耦接至存储数组，适用于施加栅极电压、源极电压与漏极电压在该存储数组的这些存储单元所对应的该控制栅极、第一端点与第二端点上；以及
程序化控制器，是耦接至该译码电路系统与该电压供应电路，该程序化控制器适用于在该选定的存储单元上，以执行一自我收敛程序化操作，以致使在该选定的存储单元上电荷移转至该电荷储存组件并建立启始电压。
29.如权利要求28所述的集成电路，其特征在于：该存储单元包括氮化物只读存储单元。
30.如权利要求28所述的集成电路，其特征在于：该存储单元适用于储存多个位，并在该存储单元上以该程序化操作建立相对应于多个位的启始电压的集合。
31.一种集成电路，其特征在于：包括：
存储数组，是具有译码电路系统以选择要程序化的多个存储单元、电荷储存组件与控制栅极，其中这些存储单元具有在基底上作为多个源极与多个漏极的多个第一端点与多个第二端点；
电压供应电路，是耦接至该存储数组，适用于施加栅极电压、源极电压与漏极电压在该内存数组的这些存储单元所对应的控制栅极、第一端点与第二端点上；
程序化控制器，是耦接至该译码电路系统与该电压供应电路，该程序化控制器适用于在该选定的存储单元上，以执行程序化操作，以致使在该选定的单元上电荷移转至该电荷储存组件并建立启始电压，该程序化操作包括，在选定的存储单元的控制栅极上施加相对于参考电压的栅极电压，在该选定的存储单元的第二端点上施加相对于参考电压的源极电压，在选定的存储单元的第一端点上施加相对于参考电压的漏极电压；
在该操作中增加漏极电压；以及
在该操作中增加漏极电压的期间增加源极电压。
32.如权利要求31所述的集成电路，其特征在于：在一部分的该程序化操作中，该操作是自我收敛，且其启始电压是收敛在终止启始电压。
33.如权利要求31所述的集成电路，其特征在于：包括在部分的该程序化操作中，将该栅极电压保持在固定，其中该启始电压是收敛在终止启始电压。
34.如权利要求31所述的集成电路，其特征在于：包括在该程序化操作中将该栅极电压保持在固定。
35.如权利要求31所述的集成电路，其特征在于：该存储单元的第一端点与第二端点之间具有漏极对源极电压差，且该方法包括在程序化操作中将漏极对源极电压差保持在固定。
36.如权利要求31所述的集成电路，其特征在于：施加电压的方法包括施加连续源极电压脉冲在第一端点上，且增加该源极电压的方法包含增加该连续漏极脉冲中相继而来的脉冲的高度，并且在操作中在存储单元的第二端点上施加连续漏极电压脉冲，且增加漏极电压的方法包含增加连续漏极脉冲中相继而来的脉冲的高度。
37.如权利要求31所述的集成电路，其特征在于：施加电压的方法包括施加连续源极电压脉冲在第一端点上，其中增加源极电压包含增加连续漏极脉冲中相继而来的脉冲的高度，并且在该操作中施加连续漏极电压脉冲在存储单元的第二端点上，且增加漏极电压的方法包括增加连续漏极脉冲中相继而来的脉冲的高度；以及
施加多个验证脉冲在连续漏极脉冲中相继而来的脉冲之中。
38.如权利要求31所述的集成电路，其特征在于：包括在该操作中具有固定的栅极电压，其中增加源极电压与漏极电压，包含在该操作中以相同的阶段数阶段化源极电压与漏极电压。
39.如权利要求31所述的集成电路，其特征在于：在该操作中基板耦接至参考电压。
40.如权利要求31所述的集成电路，其特征在于：该存储单元中的电荷储存组件包括非导体电荷陷阱储存层。
41.如权利要求31所述的集成电路，其特征在于：该存储单元中的电荷储存组件包括导体浮置栅极。
42.如权利要求31所述的集成电路，其特征在于：该存储单元包括氮化物只读存储单元。
43.如权利要求31所述的集成电路，其特征在于：该存储单元包括一闪存。
44.如权利要求31所述的集成电路，其特征在于：该存储单元适用于多个位，并在操作中程序化操作包括由预设的栅极电压的集合中设定该栅极电压，以在该存储单元中以该操作建立相对应启始电压的集合之一。
45.如权利要求31所述的集成电路，其特征在于：该程序化控制器适于进行另一程序化操作以使电荷陷入于存储单元的另一侧边，包括：
施加相对于参考电压的栅极电压在该选定的存储单元的控制栅极上，施加相对于参考电压的源极电压在该选定的存储单元的第二端点上，施加相对于该参考电压的漏极电压在选定的存储单元的第一端点上；
在该操作中增加漏极电压；以及
在该操作中增加漏极电压的期间增加源极电压。
46.一种集成电路，其特征在于：包括：
存储数组，是具有译码电路系统以选择要程序化的多个存储单元、电荷储存组件与控制栅极，其中存储单元具有在基底上作为多个源极与多个漏极的多个第一端点与多个第二端点；
一电压供应电路，是耦接至该存储数组，适于施加栅极电压、源极电压与漏极电压在存储数组的存储单元所对应的该控制栅极、第一端点与第二端点上；
程序化控制器，是耦接至该译码电路系统与该电压供应电路，该程序化控制器适于在该选定的存储单元上执行程序化操作，以致使在选定的存储单元的电荷移转至该电荷储存单元的第一侧边与第二侧边上，并且在该选定的单元的第一侧边与第二侧边上建立启始电压，该程序化操作包括在存储单元的第一侧边与该些第二侧边中储存1位以上的信息。
CNB2004100965025A 2004-01-27 2004-11-30 集成电路及程序化电荷储存存储单元的方法 Active CN1316598C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/765,292 2004-01-27
US10/765,292 US6937511B2 (en) 2004-01-27 2004-01-27 Circuit and method for programming charge storage memory cells

Publications (2)

Publication Number Publication Date
CN1649128A CN1649128A (zh) 2005-08-03
CN1316598C true CN1316598C (zh) 2007-05-16

Family

ID=34795446

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100965025A Active CN1316598C (zh) 2004-01-27 2004-11-30 集成电路及程序化电荷储存存储单元的方法

Country Status (3)

Country Link
US (1) US6937511B2 (zh)
CN (1) CN1316598C (zh)
TW (1) TWI282093B (zh)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151692B2 (en) * 2004-01-27 2006-12-19 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
JP4170952B2 (ja) * 2004-01-30 2008-10-22 株式会社東芝 半導体記憶装置
US7133313B2 (en) * 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7075828B2 (en) * 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7164603B2 (en) * 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US7187590B2 (en) * 2004-04-26 2007-03-06 Macronix International Co., Ltd. Method and system for self-convergent erase in charge trapping memory cells
US7190614B2 (en) * 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US20060007732A1 (en) * 2004-07-06 2006-01-12 Macronix International Co., Ltd. Charge trapping non-volatile memory and method for operating same
US7106625B2 (en) * 2004-07-06 2006-09-12 Macronix International Co, Td Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same
US7558108B2 (en) * 2004-11-02 2009-07-07 Tower Semiconductor Ltd. 3-bit NROM flash and method of operating same
US7133317B2 (en) * 2004-11-19 2006-11-07 Macronix International Co., Ltd. Method and apparatus for programming nonvolatile memory
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7473589B2 (en) 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7158420B2 (en) * 2005-04-29 2007-01-02 Macronix International Co., Ltd. Inversion bit line, charge trapping non-volatile memory and method of operating same
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7242622B2 (en) * 2005-12-06 2007-07-10 Macronix International Co., Ltd. Methods to resolve hard-to-erase condition in charge trapping non-volatile memory
US7590005B2 (en) * 2006-04-06 2009-09-15 Macronix International Co., Ltd. Program and erase methods with substrate transient hot carrier injections in a non-volatile memory
US7907450B2 (en) 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
US7656704B2 (en) * 2006-07-20 2010-02-02 Winbond Electronics Corp. Multi-level operation in nitride storage memory cell
US8060806B2 (en) * 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US8772858B2 (en) 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US7811890B2 (en) 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) * 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US7397705B1 (en) * 2007-02-01 2008-07-08 Macronix International Co., Ltd. Method for programming multi-level cell memory array
US8223540B2 (en) * 2007-02-02 2012-07-17 Macronix International Co., Ltd. Method and apparatus for double-sided biasing of nonvolatile memory
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7577024B2 (en) * 2007-05-25 2009-08-18 Intel Corporation Streaming mode programming in phase change memories
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US20090039414A1 (en) 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) * 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
TWI389321B (zh) * 2008-07-08 2013-03-11 Acer Inc 程式化非揮發性記憶體之方法
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US7940571B2 (en) * 2009-02-26 2011-05-10 Macronix International Co., Ltd. Memory apparatus and method thereof for operating memory
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
CN102376648A (zh) * 2010-08-05 2012-03-14 亿而得微电子股份有限公司 集成动态随机存取存储器与非易失存储器的制作方法
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US11837299B2 (en) 2021-04-13 2023-12-05 Jmem Technology Co., Ltd Operation method of multi-bits read only memory
TWI747784B (zh) * 2021-04-28 2021-11-21 國立陽明交通大學 多位元唯讀記憶體的操作方法
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320786B1 (en) * 2000-12-22 2001-11-20 Macronix International Co., Ltd. Method of controlling multi-state NROM
US6487114B2 (en) * 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485422A (en) * 1994-06-02 1996-01-16 Intel Corporation Drain bias multiplexing for multiple bit flash cell
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5602775A (en) * 1995-03-15 1997-02-11 National Semiconductor Corporation Flash EEPROM Memory system for low voltage operation and method
US5566120A (en) * 1995-10-19 1996-10-15 Sun Microsystems, Inc. Apparatus and method for controlling transistor current leakage
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5966603A (en) * 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6074917A (en) * 1998-06-16 2000-06-13 Advanced Micro Devices, Inc. LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
US6219276B1 (en) * 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320786B1 (en) * 2000-12-22 2001-11-20 Macronix International Co., Ltd. Method of controlling multi-state NROM
US6487114B2 (en) * 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell

Also Published As

Publication number Publication date
TWI282093B (en) 2007-06-01
TW200525547A (en) 2005-08-01
US6937511B2 (en) 2005-08-30
CN1649128A (zh) 2005-08-03
US20050162922A1 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
CN1316598C (zh) 集成电路及程序化电荷储存存储单元的方法
KR100917690B1 (ko) 임계 폭 제어를 위한 다중 레벨 ｏｎｏ 플래쉬 프로그램알고리즘
CN100477008C (zh) 电荷捕获非易失性存储器的编程操作方法及其集成电路
JP4286251B2 (ja) 不揮発性メモリ・セルの精密プログラミング・システム
US7151692B2 (en) Operation scheme for programming charge trapping non-volatile memory
US5566125A (en) Method and circuitry for storing discrete amounts of charge in a single memory element
KR100828196B1 (ko) 플래시 메모리 어레이의 코어 셀들의 소프트 프로그램 및소프트 프로그램 검증
US8000149B2 (en) Non-volatile memory device
US7391655B2 (en) Data processing system and nonvolatile memory
US8054680B2 (en) Semiconductor device
US20030103384A1 (en) Semiconductor memory and method of driving the same
KR20060108430A (ko) 비트 스캔 방식을 사용한 노어 플래시 메모리 장치 및그것의 프로그램 방법
US6671208B2 (en) Nonvolatile semiconductor storage device with limited consumption current during erasure and erase method therefor
US10991433B2 (en) Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program
US8085597B2 (en) Nonvolatile semiconductor memory and data writing method for nonvolatile semiconductor memory
US7236404B2 (en) Structures and methods for enhancing erase uniformity in an NROM array
US6970384B2 (en) Programming method of flash memory device
US20220392543A1 (en) Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise
EP4348651A1 (en) Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant