CN1318274A - 多层叠合电路板 - Google Patents

多层叠合电路板 Download PDF

Info

Publication number
CN1318274A
CN1318274A CN99811085A CN99811085A CN1318274A CN 1318274 A CN1318274 A CN 1318274A CN 99811085 A CN99811085 A CN 99811085A CN 99811085 A CN99811085 A CN 99811085A CN 1318274 A CN1318274 A CN 1318274A
Authority
CN
China
Prior art keywords
hole
mentioned
layer
conductor layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99811085A
Other languages
English (en)
Inventor
广濑直宏
袁本镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP28343798A external-priority patent/JP4127433B2/ja
Priority claimed from JP32453598A external-priority patent/JP2000133941A/ja
Priority claimed from JP36296198A external-priority patent/JP2000188447A/ja
Priority claimed from JP00031599A external-priority patent/JP4127440B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN1318274A publication Critical patent/CN1318274A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/062Means for thermal insulation, e.g. for protection of parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09645Patterning on via walls; Plural lands around one hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Abstract

由于系将上层的平坦层(35)的网眼孔(35a)与上层的平坦层(59)的网眼孔(59a)的位置重叠,所以可使层间树脂绝缘层(50)的绝缘性不会降低。在此处,网眼孔的直径是以75~300μm较佳。这是因为若未满75μm的话,上下网眼孔的重叠会变得困难;若超过300μm的话,层间树脂绝缘层的绝缘性就会降低。此外,各网眼孔间的距离系以100~2000μm较佳。这是因为若距离未满100μm的话,平坦层就无法达到应有的功能;若超过2000μm的话,则层间树脂绝缘层就会产生绝缘劣化的现象。

Description

多层叠合电路板
技术领域
本发明涉及一种多层叠合电路板,该电路板由形成于模芯(core)基板两面的叠合线路层构成,而该叠合电路层则由层间树脂绝缘层及导体层交互层压而成,且特别涉及一种具有可当作电源用导体层(电源层)或接地用导体层(接地层)而形成的平坦层的多层叠合电路板。
现有技术
在由多个导体层(导体电路)分别利用层间树脂绝缘层来绝缘而构成的多层叠合电路板中,系将一层部份的导体电路作为接地层或电源层使用,以达到降低噪声等的目的。至于在多层叠合电路板中,则如图9(C)所示,是以将构成接地用导体层(接地层)或电源用导体层(电源层)的平坦层559形成于具有网眼孔559a的网眼图案上的情况居多。在此处,网眼孔559a的设立,系因为平坦层559是由与树脂连接性低的铜所形成,而配设在平坦层上层的层间树脂绝缘层(未图示)以及配设在下层的树脂制模芯基板(未图示)间的连接性可藉助于在该网眼孔559a处使层间树脂绝缘层与模芯基板直接接触而改善。此外,通过该网眼孔559a,由在层间树脂绝缘层所吸收的水分等所形成的气体也可较容易发散。
关于该网眼孔559a的形成位置,已有各种方案被提出。例如,在特开平1-163634号中所揭示的技术,系如第图9(B)所示,通过将上侧平坦层559的通孔559a与下侧平坦层559B的网眼孔559a的位置错开,使得上侧平坦层559的通孔559a与下侧平坦层559B的网眼孔559a不重叠,因而在基底的表面便不会形成凹陷。
用来隔开导体层与导体层之间的层间树脂绝缘层必须具有高度绝缘性。本发明人即发现了层间树脂绝缘层的绝缘性与形成于上下平坦层的通孔的相对位置之间具有相关性。然后,一边调整通孔的位置、一边测定形成的多层叠合电路板其层间树脂绝缘层之绝缘性,结果如图9(B)所示,得到若将上侧平坦层559的通孔559a与下侧平坦层559B的网眼孔559a之间错开的话则层间树脂绝缘层的绝缘性会显著地下降之结论。
本发明可用以解决上述的问题,本发明的目的在于提供一种多层叠合电路板,该电路板具有平坦层且层间树脂绝缘层绝缘劣化的情形很少。
另一方面,关于该网眼孔的形成位置已有各种方案被提出。例如,在特开平10-200271号中所揭示的技术,如图23所示,通过在位于图中C处用来安装芯片的区域的相向区域内不在平坦层559上配设网眼孔,而仅于芯片安装区域的外侧配设网眼孔559a,以使该芯片安装区域处不会凹凸不平,从而达到可平坦地形成多层印刷电路板的芯片安装区域的目的。
如上述,因为层间树脂绝缘层的气体可通过网眼孔而发散,故若如上述技术那样在芯片安装区域不穿设网眼孔的话,则水分就无法从该芯片安装区域下的层间树脂绝缘层发散出来,此外,层间树脂绝缘层会同时剥离,则在该部份的层间树脂绝缘层的绝缘阻抗就会降低。
本发明可用以解决上述的问题,本发明的目的在于提供一种多层叠合电路板,该电路板层间树脂绝缘层绝缘劣化的情形很少,同时可平坦地形成芯片安装区域。
另一方面,由用来安装IC芯片等的封装基板所构成的多层叠合电路板,系在已形成贯穿孔的模芯基板上交互地层叠层间树脂绝缘层及导体层,再通过于其上面配设IC芯片连接用凸块、于下面侧配设用以连接母板的凸块而形成。然后,上下导体层间的连接是通过形成通路孔来进行,而模芯基板上层的通路孔与下层的通路孔则是通过贯穿孔来连接。
但是,由于通路孔是通过在层间树脂绝缘层上设立非贯穿孔而形成,所以在一定大小的多层叠合电路板上可形成的通路孔数目有物理上的限制,这是阻碍多层叠合电路板内高密度化的原因之一。
本发明可用以解决上述的问题,本发明的目的在于提供一种多层叠合电路板,该电路板可获得线路的高密度化。
另一方面,关于使用树脂基板作成的多层叠合电路板的技术,可举例如:在特公平4-55555号公报中所揭露的方法,该方法系在已形成电路的玻璃环氧树脂基板上利用环氧丙烯酸酯形成层间树脂绝缘层,接着使用光刻的方法设置通路孔用开孔,将表面粗化后再设置电镀保护膜,并通过电镀形成导体电路以及通路孔。
以往,利用上述方法形成导体电路以及通路孔之后,利用无电解电镀来形成被覆于上述导体电路等之上的由Cu-Ni-P合金构成的粗化层,以于其上形成层间树脂绝缘层。
但是,若将所制造的印刷电路板施行热循环试验等的话,则其中的某些部分会因为由金属所构成的上层导体电路以及由树脂所构成的层间树脂绝缘层之间产生热膨胀差,导致由上层导体电路的角部所产生的位于层间树脂绝缘层的裂隙延伸达到其上面以及下层导体电路,因而发生所谓多层叠合电路板不能使用的问题。
上述问题的起因推测系由于上层导体电路的角部很容易呈接近尖锐状,故会因上层导体电路的温度变化而膨胀、收缩,使得应力集中于角部,结果就导致了裂隙的产生。
本发明可用以解决上述问题,本发明的目的在于提供一种电路基板以及多层叠合电路板,该电路基板以及多层叠合电路板可防止因所形成的导体电路角部的温度变化而造成的应力集中现象,并可防止在树脂绝缘层产生裂隙。
发明的公开
为了达成上述目的,可使用权利要求1中的多层叠合电路板,该电路板系由层间树脂绝缘层及导体层交互层压而构成,其特征在于:形成多个平坦层(它们起电源用导体层和接地用导体层的作用)以作为上述导体层,并在上述多个平坦层上以至少一部份重叠的方式形成网眼孔。
此外,亦可使用权利要求2中的多层叠合电路板,该电路板是将由层间树脂绝缘层及导体层交互层压而成的叠合线路层形成于模芯基板的两面上所构成,其特征在于:将在上述模芯基板的至少一面上所形成的导体层形成为平坦层(它们起电源用导体层和接地用导体层的作用),同时亦将在上述层间树脂绝缘层间所形成的导体层的至少一层形成为平坦层,并且在上述模芯基板的平坦层以及上述层间树脂绝缘层间的平坦层上以至少一部份重叠的方式形成网眼孔。
权利要求3,系如权利要求1或2所述的多层叠合电路板,其特征为:上述网眼孔的直径系以75~300μm来形成,而各网眼孔间的距离系以100~1500μm来形成。
在权利要求1中,因为上下平坦层的网眼孔系以至少一部份重叠的方式来形成,所以层间树脂绝缘层的绝缘性不会显著的降低。
在此处,网眼孔的直径系以为75~300μm较佳。这是因为若直径未满75μm的话,上下网眼孔的重叠会变得困难;另一方面,若超过300μm的话,就不具有当作电源用导体层(电源层)或接地用导体层(接地层)的功能。此外,各网眼孔间的距离系以为100~1500μm较佳。这是因为若距离未满100μm的话,平坦层的面积会变小,从而变得无法得到应有的功能;另一方面,若超过1500μm的话,则层间树脂绝缘层的绝缘劣化程度会显著变大。
在本发明中,以使用无电解电镀用粘接剂作为上述层间树脂绝缘层较佳。该无电解电镀用粘接剂,系为在经硬化处理后的酸或氧化剂中具可溶性的耐热性树脂粒子,同时以可分散于在酸或氧化剂中呈难溶性的未硬化耐热性树脂中者最适合。
通过以酸及氧化剂进行处理,即可将耐热性树脂粒子溶解去除,而在表面形成由条纹状的增粘层(anchor)构成的粗化面。
在上述无电解电镀用粘接剂中,特别是就经硬化处理的上述耐热性树脂粒子而言,以使用具有下列条件者较佳:
(1)平均粒径在10μm以下的耐热性树脂粉末;
(2)使平均粒径在2μm以下的耐热性树脂粉末凝集的凝集粒子;
(3)平均粒径为2~10μm的耐热性树脂粉末与平均粒径在2μm以下的耐热性树脂粉末的混合物;
(4)在平均粒径为2~10μm的耐热性树脂粉末表面使附着有平均粒径在2μm以下的耐热性树脂粉末或无机粉末中至少1种成分而形成的类似粒子;
(5)平均粒径为0.1~0.8μm的耐热性树脂粉末与平均粒径超过0.8μm但未满2μm的耐热性树脂粉末的混合物;
(6)平均粒径为0.1~1.0μm的耐热性树脂粉末。
这是因为它们可形成更复杂的增粘层。
粗化面的深度,以Rmax=0.01~20μm较佳,因为可确保紧密粘着性。特别是在半添加法(semi-additive process)中,以0.1~5μm较佳。因此,一方面可确保紧密粘着性,一方面可除去无电解电镀膜。
就在上述酸或氧化剂中为难溶性的耐热性树脂而言,以为“热硬化性树脂及热可塑性树脂构成的树脂复合物”或“感光性树脂及热可塑性树脂构成的树脂复合物”较佳。前者的耐热性较高,后者可使用光刻来形成通路孔用开口。
以上述热硬化性树脂而言,可使用环氧树脂、苯酚树脂、聚亚胺树脂等。此外,在施行感光时,使热硬化基与甲基丙烯酸或丙烯酸等进行丙烯化反应。其中特别以环氧树脂的丙烯酸酯为最适合。
以环氧树脂而言,可使用苯酚酚醛树脂(phenol novalak)型、甲酚酚醛(cresol novalak)型等酚醛型环氧树脂,以及二环戊二烯(dicyclopentadiene)改性的脂环式环氧树脂等。
以热可塑性树脂而言,可使用聚醚砜(polyethersulfone)(PES)、聚砜(polysulfone)(PSF)、聚苯撑砜(polyphenylenesulfone)(PPS)、聚苯撑硫化物(polyphenylenesulfide)(PPES)、聚苯醚(polyphenylether)(PPE)及聚醚亚胺(polyetherimide)(PI)等。
热硬化性树脂(感光性树脂)与热可塑性树脂的混合比例系以热硬化性树脂(感光性树脂)/热可塑性树脂=95/5~50/50较佳。如此,可在不损及耐热性的情形下,确保高韧性度。
上述耐热性树脂粒子的混合重量比,相对于耐热性树脂基材的固体含量而言,以5~50重量%、特别是10~40重量%较佳。
耐热性树脂粒子,可使用氨树脂(三聚氰胺(melamine)树脂、尿素树脂、鸟粪胺(guanamine)树脂)及环氧树脂等。
此外,粘接剂也可由组成相异的2层所构成。
另外,以附加于多层印刷电路板表面的焊锡保护膜层而言,可使用各式各样的树脂,例如使用双酚A(bisphenol A)型环氧树脂、双酚A型环氧树脂的丙烯酸酯、酚醛树脂型环氧树脂及酚醛树脂型环氧树脂的丙烯酸酯等能以胺系硬化剂或咪唑(imidazole)硬化剂等进行硬化的树脂。
另一方面,上述的焊锡保护膜层由于是以具有刚硬骨架的树脂所构成,所以会产生剥离的现象。因此,可以利用设置加强层的方式来防止焊锡保护膜层的剥离。
在此处,就上述酚醛树脂型环氧树脂的丙烯酸酯而言,可使用能让苯酚酚醛树脂或甲酚酚醛树脂的环氧丙醚(glycidyl ether)与丙烯酸或甲基丙烯酸等进行反应的环氧树脂等等。
上述咪唑硬化剂以在25℃为液状者较佳。因为若为液状的话就可以均一混合。
以上述所谓液状咪唑硬化剂而言,可使用1-苄基-2-甲基咪唑(1-benzyl-2-methyl imidazole)(产品名:1B2MZ)、1-氰基乙基-2-乙基-4-甲基咪唑(1-cyanoethyl-2-ethyl-4-methylimidazole)(产品名:2E4MZ-CN)以及4-甲基-2-乙基咪唑(4-methyl-2-ethyl imidazole)(产品名:2E4MZ)。
上述咪唑硬化剂的添加量,相对于上述焊锡保护膜组成物的总固体含量而言,以1~10重量%较佳。其理由为添加量如果在上述范围内的话较容易均一混合。
上述焊锡保护膜的硬化前组成物,以使用乙二醇醚(glycol ether)系的溶剂作为溶剂较佳。
使用上述组成物的焊锡保护膜层不会产生游离酸,铜焊区(pad)表面也不会氧化。另外,对人体的危害性也很小。
以上述的乙二醇醚系溶剂而言,系使用如下述构造形式,特别是以使用选自二乙烯乙二醇二甲醚(diethyleneglycol dimethyl ether)(DMDG)及三乙烯乙二醇二甲醚(triethyleneglycol dimethyl ether)(DMTG)中至少1种成分者较佳。因此,上述等的溶剂藉助于30~50℃程度的加温,可使反应起始剂的二苯甲酮(benzophenone)及米蚩酮(Michler's ketone)完全地溶解。
CH3O-(CH2CH2O)n-CH3         (n=1~5)
该乙二醇醚系溶剂,系以相对于焊锡保护膜组成物的总重量而为10~70重量%较佳。
在如上述所说明的焊锡保护膜组成物中,也可添加其他物质,例如各种消泡剂或平坦剂、用以改善耐热性或耐碱性及赋予可挠性的热硬化性树脂以及用以改善像解析度的感光性单体等。
例如就平坦剂而言,以由丙烯酸酯聚合物所构成者较佳。另外,起始剂则以チバガィギ一制造的ィルガキユァ I 907较佳,而感光剂则以日本化药制造的DETX-S较佳。
更进一步,在焊锡保护膜组成物中也可以添加色素及颜料。因此可隐藏电路图案。该色素以使用汰菁绿(Phthalocyanine Green)较佳。
以作为添加成分的上述热硬化性树脂而言,可使用双酚型环氧树脂。该双酚型环氧树脂中包括双酚A型环氧树脂及双酚F型环氧树脂,在注重耐碱性的情形下以使用前者较佳,而在要求低粘度化的情形下(重视涂布性时)则以使用后者较佳。
以作为添加成份的上述感光性单体而言,可使用多价丙烯系单体。使用多价丙烯系单体可使分辨率向上提升。例如,可使用日本化药制造的DPE-6A及共荣社化学制造的R-604作为多价丙烯系单体。
又,上述的焊锡保护膜组成物,以在25℃时为0.5-10Pa·s较佳,1~10Pa·s更佳。因此,可用滚筒涂布器进行低粘度涂布。
为了达到上述目的,可使用权利要求4中的多层叠合电路板,该电路板系由层间树脂绝缘层及导体层交互层压而成,并在最上层具有用来安装芯片的芯片安装区域,且导体层间系利用通路孔相连接,其特征在于:在作为上述导体层所形成的平坦层上设立网眼孔,同时在隔着上述芯片安装区域与层间树脂绝缘层而相向的区域的网眼孔的至少一部份上,配设用来连接位于该孔内的贯穿孔或通路孔的岛(land)以及通路孔的焊区。
在权利要求4的发明中,由于系在平坦层中于隔着最上层的芯片安装区域与层间树脂绝缘层而相向的区域上形成网眼孔,同时在该网眼孔中于至少一部份的孔内将用来连接贯穿孔或通路孔岛以及通路孔的焊区以与网眼孔的边缘留有间隔的方式设置,所以可通过在上述等的岛外围所设立的网眼孔而使配设于平坦层上层的层间树脂绝缘层与配设于下层的层间树脂绝缘层(或树脂制模芯基板)直接接触,因而可以提高粘接性。此外,由于由层间树脂绝缘层所吸收的水分等所形成的气体可通过在上述等的岛外围所设立的网眼孔而发散出去,所以可提高层间树脂绝缘层的绝缘性。更进一步,由于系在该芯片安装区域的网眼孔内形成岛及通路孔,故不会凹凸不平,因而可使该芯片安装区域平坦化。
此外,权利要求5系有关于一种多层叠合电路板,该电路板系由层间树脂绝缘层及导体层交互层压而成,并在最上层具有用来安装芯片的芯片安装区域,且导体层间系利用通路孔相连接,其特征在于:在作为上述导体层所形成的平坦层上设立网眼孔,同时在隔着上述芯片安装区域与层间树脂绝缘层而相向的区域的网眼孔的至少一部份上,于该孔内配设通路孔岛。
在权利要求5的发明中,由于系在平坦层中于隔着最上层的芯片安装区域与层间树脂绝缘层而相向的区域上形成网眼孔,同时在该网眼孔中的至少一部份的孔内将通路孔岛以与网眼孔的边缘留有间隔的方式设置,所以可藉助于在该通路孔岛的外围所设立的网眼孔而使配设于平坦层上层的层间树脂绝缘层与配设于下层的层间树脂绝缘层(或树脂制模芯基板)直接接触,因而可以提高粘接性。此外,由于由层间树脂绝缘层所吸收的水分等所形成的气体可通过在该通路孔岛的外围所设立的网眼孔而发散出去,所以可提高层间树脂绝缘层的绝缘性。更进一步,由于系在该芯片安装区域的网眼孔内形成通路孔,故不会凹凸不平,因而可使该芯片安装区域平坦化。
权利要求6系有关于一种多层叠合电路板,该电路板系由层间树脂绝缘层及导体层交互层压而成,并在最上层具有用来安装芯片的芯片安装区域,其特征在于:在作为上述导体层所形成的平坦层上设立网眼孔,同时在隔着上述芯片安装区域与层间树脂绝缘层而相向的区域的网眼孔的至少一部份上,于该孔内配设β状导体层。
在权利要求6的发明中,由于系在平坦层中于隔着最上层的芯片安装区域与层间树脂绝缘层而相向的区域上形成网眼孔,同时在该网眼孔中的至少一部份的孔内将β状导体层以与网眼孔的边缘留有间隔的方式设置,所以可藉助于在该β状导体层的外围所设立的网眼孔而使配设于平坦层上层的层间树脂绝缘层与配设于下层的层间树脂绝缘层(或树脂制模芯基板)直接接触,因而可以提高粘接性。此外,由于由层间树脂绝缘层所吸收的水分等所形成的气体可通过在该β状导体层的外围所设立的网眼孔而发散出去,所以可提高层间树脂绝缘层的绝缘性。更进一步,由于系在该芯片安装区域的网眼孔内形成β状导体层,故不会凹凸不平,因而可使该芯片安装区域平坦化。
又,权利要求7系有关于一种多层叠合电路板,该电路板系为在具有贯穿孔的基板上将层间树脂绝缘层及导体层交互层压而构成,并在最上层具有用来安装芯片的芯片安装区域,其特征在于:在作为上述导体层所形成的平坦层上设立网眼孔,同时在隔着该芯片安装区域与层间树脂绝缘层而相向的区域的网眼孔的至少一部份上,于该孔内配设贯穿孔岛。
在权利要求7的发明中,由于系在平坦层中于隔着最上层的芯片安装区域与层间树脂绝缘层而相向的区域上形成网眼孔,同时在该网眼孔中的至少一部份的孔内将贯穿孔岛以与网眼孔的边缘留有间隔的方式设置,所以可藉助于在该岛的外围所设立的网眼孔而使配设于平坦层上层的层间树脂绝缘层与配设于下层的层间树脂绝缘层(或树脂制模芯基板)直接接触,因而可以提高粘接性。此外,由于由层间树脂绝缘层所吸收的水分等所形成的气体可通过在该岛的外围所设立的网眼孔而发散出去,所以可提高层间树脂绝缘层的绝缘性。更进一步,由于系在该芯片安装区域的网眼孔内形成岛,故不会凹凸不平,因而可使该芯片安装区域平坦化。
另外,在本发明中,上述平坦层系以与芯片安装区域隔着至少1层以上的层间树脂绝缘层而相向较佳。
为了解决上述的问题,可使用权利要求8中的多层叠合电路板,该电路板系将层间树脂绝缘层及导体层交互地层压,并将各导体层间系以通路孔相连接的多层线路层形成于模芯基板上所构成,其特征在于:上述1个通路孔系利用多个线路导线所形成。
在权利要求8的多层叠合电路板中,由于1个通路孔系利用多个线路导线所构成,因此能使数倍于通路孔的线路导线在层间树脂绝缘层上通过,故可谋求多层叠合电路板其线路的高密度化。
此外,权利要求9系有关于一种多层叠合电路板,该电路板系将层间树脂绝缘层及导体层交互地层压,并将各导体层间系以通路孔相连接的多层线路层形成于模芯基板上所构成,其特征在于:上述1个通路孔系利用2条的线路导线所形成。
在权利要求9的多层叠合电路板中,由于1个通路孔系利用2条的线路导线所构成,因此能使2倍于通路孔的线路导线在层间树脂绝缘层上通过,故可谋求多层叠合电路板其线路的高密度化。
此外,权利要求10系有关于一种多层叠合电路板,该电路板系将层间树脂绝缘层及导体层交互地层压,并将各导体层间系以通路孔相连接的多层线路层形成于模芯基板上,上述导体层系藉助于在模芯基板上所形成的贯穿孔而与该模芯基板里面侧的导体层作电气的连接,其特征在于:
在上述模芯基板的1个贯穿孔上配设多个线路导线;以及在已配设上述多个线路导线的贯穿孔正上方上,配设由分别与上述各线路导线相连接的多个线路导线所构成的通路孔。
在权利要求10的多层叠合电路板中,因为在1个贯穿孔上配设多个线路导线,所以可使数倍于贯穿孔的线路导线在模芯基板上通过,此外,由于配设于该贯穿孔正上方的通路孔系由多个线路导线所构成,所以可使数倍于通路孔的线路导线在层间树脂绝缘层上通过。因此,可谋求多层叠合电路板其线路的高密度化。更进一步,因为在贯穿孔的正上方形成有通路孔,所以线路长度变短,因而可对应多层叠合电路板的高速化。
此外,在模芯基板的单面上设立叠合线路层时,亦因为在1个贯穿孔上配设有多个线路导线,所以可使数倍于贯穿孔的线路导线在模芯基板上通过,而将叠合层设立侧的相反侧的布线自由度往上提升。
权利要求11系有关于一种多层叠合电路板,该电路板系将层间树脂绝缘层及导体层交互地层压,并将各导体层间以通路孔相连接的多层线路层形成于模芯基板的两面上,上述模芯基板两面的导体层彼此间系藉助于在模芯基板上所形成的贯穿孔而作电气的连接,其特征在于:在上述模芯基板的1个贯穿孔上配设多个线路导线;以及在已配设上述多个线路导线的贯穿孔正上方上,配设由分别与上述各线路导线相连接的多个线路导线所构成的通路孔。
在权利要求11的多层叠合电路板中,因为在1个贯穿孔上配设多个线路导线,所以可使数倍于贯穿孔的线路导线在模芯基板上通过,此外,由于配设于该贯穿孔正上方的通路孔系由多个线路导线所构成,所以可使数倍于通路孔的线路导线在层间树脂绝缘层上通过。因此,可谋求多层叠合电路板其线路的高密度化。更进一步,因为在贯穿孔的正上方形成有通路孔,所以线路长度变短,因而可对应多层叠合电路板的高速化。
在此处,由于在1个贯穿孔上配设有多个线路导线,所以可使数倍于贯穿孔的线路导线在模芯基板上通过。因此,可将在模芯基板的表侧所形成的多层线路层以及在里侧所形成的多层线路层在相同步调下作线路的整合,并藉助于使上层的多层线路层与下层的多层线路层层数相等而将层数最小化。
权利要求12系有关于一种多层叠合电路板,该电路板系将层间树脂绝缘层及导体层交互地层压,并将各导体层间以通路孔相连接的多层线路层形成于模芯基板的两面上,上述模芯基板两面的导体层彼此间藉助于在模芯基板上所形成的贯穿孔而作电气的连接,其特征在于:在上述模芯基板的贯穿孔内系以填充剂加以填充,同时形成覆盖起自该填充剂贯穿孔的露出面的导体层;该贯穿孔以及该导体层系被多次地分割;以及在已被上述被分割的导体层覆盖的贯穿孔正上方上,配设由分别与该被分割的导体层相连接的线路导线所构成的通路孔。
权利要求12的多层叠合电路板其构造上的特征在于:在设立于模芯基板上的贯穿孔内填充填充剂,并进而形成覆盖起自该填充剂贯穿孔的露出面的导体层;藉助于在该导体层中使通路孔相连接而进行叠合线路层与贯穿孔间的连接。
依据本构成的话,可藉助于将贯穿孔正上方的区域充当为内层焊区的功能而使得死角不存在。而且,因为亦不需要由贯穿孔到用以连接通路孔的内层焊区间的线路,故贯穿孔的岛形状可形成为真的圆形。结果,可使设置在多层模芯基板中的贯穿孔的配置密度向上提升,并可很容易地增加贯穿孔的数目,同时亦可通过该贯穿孔将里侧的叠合线路层的信号线与表面的叠合层相连接。藉助于在该增大数目的贯穿孔上配设多个线路导线及在通路孔上配设多个线路导线,即可达到多层叠合电路板的高密度化。
另一方面,在关于权利要求12的上述多层叠合电路板中,用来填充贯穿孔的填充剂系以由金属粒子及热硬化性或热可塑性树脂所构成者较佳。
在权利要求12的多层叠合电路板中用来填充贯穿孔的填充剂,系以由金属粒子、热硬化性树脂及硬化剂亦或由金属粒子以及热可塑性树脂所构成者较佳,必要时亦可加入溶剂。如上所述的填充剂若含有金属粒子,由于可将其表面研磨至金属离子露出,并可经由该露出的金属离子而与形成于其上的导体层电镀膜施行一体化,故即使是在如PCT(加压蒸煮试验)般严酷的高温多湿条件下亦不会在与导体层的界面上产生剥离的现象。此外,该填充剂因为系填充于已在壁面上形成有金属膜的贯穿孔中,故不会产生金属离子的扩散现象。
以金属粒子而言,可使用铜、金、银、铝、镍、钛、铬、锡/铅、钯、铂等。另外,该金属粒子的粒径系以0.1~50μm较佳。其理由为:若未满0.1μm的话,铜表面会因氧化而使得对树脂的湿润性变差;另一方面,若超过50μm的话,则印刷性会变差。此外,该金属离子的调配量系以相对于全体重量为30~90重量%较佳。其理由为:若比30重量%少的话,则起始电镀的紧密粘接性会变差;另一方面,若超过90重量%的话,则印刷性会变差。
以所使用的树脂而言,可使用双酚A型、双酚F型等的环氧树脂、苯酚树脂、聚亚胺树脂、聚四氟乙烯(PTFE)等的含氟树脂,双马来酸酐缩亚胺三吖嗪(bismaleimide triazine)(BT)树脂、FEP、PFA、PPS、PEN、PES、尼龙(nylon)、杀满特(aramite)、PEEK、PEKK、PET等。
以硬化剂而言,可使用咪唑系、苯酚系及胺系等的硬化剂。
以溶剂而言,可使用NMP(正甲基吡咯烷酮)(normal methvlpyrrolidone)、DMDG(二乙烯乙二醇二甲醚)(diethyleneglycol dimethylether)、丙三醇、水、1-或2-或3-环己醇、环己酮、甲基乙二醇乙醚(methyl cellosolve)、甲基乙二醇乙醚乙酸酯(methyl cellosolveacetate)、甲醇、乙醇、丁醇及丙醇等。
该填充剂系以为非导电性者较佳。这是因为非导电性者的硬化收缩很小,不易与导电层或通路孔发生剥离现象。
本发明人为了实现上述目的而经锐意研究的结果,想到了以如下所示的内容为构成要旨的发明。
亦即,如权利要求13所述的电路基板,该基板具有包含二层构造导体层的导体电路,该二层构造导体层系由在第一金属膜上层压比上述第一金属膜薄的第二金属膜而构成,其特征在于:构成上述导体层的第二金属膜的侧面系比上述第一金属膜的侧面更往外侧突出。
此外,权利要求14的多层叠合电路板,具有在树脂基板上具有分别形成1层以上树脂绝缘层及导体电路的构造,其特征在于:上述导体电路的至少1层系为包含在第一金属膜上层压比上述第一金属膜薄的第二金属膜而构成的二层构造导体层;以及构成上述导体层的第二金属膜的侧面系比上述第一金属膜的侧面更往外侧突出。
若依照权利要求13的构成的话,由于在上述第一金属膜上所形成的第二金属膜的侧面系比上述第一金属膜的侧面更往外侧突出,故在于上述等导体层之上形成树脂绝缘层时,即使是因为该突出部份的构造而造成了温度产生变化等情况,应力也不会集中于上述导体层的角部,结果即可防止在上述树脂绝缘层上产生裂隙。
附图简单说明
图1(A)、图1(B)、图1(C)及图1(D)系本发明第1实施例的多层叠合电路板的制造工序图。
图2(E)、图2(F)、图2(G)及图2(H)系本发明第1实施例的多层叠合电路板的制造工序图。
图3(I)、图3(J)、图3(K)及图3(L)系本发明第1实施例的多层叠合电路板的制造工序图。
图4(M)、图4(N)及图4(O)系本发明第1实施例的多层叠合电路板的制造工序图。
图5(P)及图5(Q)系本发明第1实施例的多层叠合电路板的制造工序图。
图6系本发明第1实施例的多层叠合电路板的剖面图。
图7(A)系图6的A-A剖面图,图7(B)系图6的B-B剖面图。
图8(A)系关于本发明实验例的多层叠合电路板的剖面图,图8(B)及图8(C)则系网眼孔的配置说明图。
图9(A)系第1比较例的多层叠合电路板的剖面图,图9(B)系第1比较例的网眼孔配置说明图,图9(C)则是现有技术的平坦层平面图。
图10系实验例及第1比较例的多层叠合电路板的层间树脂绝缘层的绝缘试验图。
图11(A)、图11(B)、图11(C)及图11(D)系本发明第2实施例的多层叠合电路板的制造工序图。
图12(E)、图12(F)、图12(G)及图12(H)系本发明第2实施例的多层叠合电路板的制造工序图。
图13(I)、图13(J)、图13(K)及图13(L)系本发明第2实施例的多层叠合电路板的制造工序图。
图14(M)、图14(N)、图14(O)及图14(P)系本发明第2实施例的多层叠合电路板的制造工序图。
图15(Q)、图15(R)及图15(S)系本发明第2实施例的多层叠合电路板的制造工序图。
图16系本发明第2实施例的多层叠合电路板的剖面图。
图17系本发明第2实施例的多层叠合电路板的剖面图。
图18(A)系图17的D-D剖面图,图18(B)系图18(A)的网眼孔放大图,图18(C)则系改变例的网眼孔放大图。
图19系关于第2实施例的第1改变例的多层叠合电路板的剖面图。
图20(A)系图19的F-F剖面图,图20(B)系图20(A)中所示的网眼孔的放大图,图20(C)则系改变例的网眼孔放大图。
图21(A)系关于第2实施例的第2改变例的多层叠合电路板的平坦层平面图,图21(B)则系在图21(A)中所示的网眼孔改变例的扩大图。
图22(A)系关于第2实施例的第3改变例的多层叠合电路板的平坦层平面图,图22(B)系该多层印刷电路板的剖面图,图22(C)则系改变例的多层印刷电路板的剖面图。
图23系关于现有技术的多层叠合电路板的平坦层平面图。
图24(A)、图24(B)、图24(C)、图24(D)、及图24(E)系本发明第3实施例的多层叠合电路板的制造工序图。
图25(F)、图25(G)、图25(H)、图25(I)、及图25(J)系本发明第3实施例的多层叠合电路板的制造工序图。
图26(K)、图26(L)、图26(M)、图26(N)、及图26(O)系本发明第3实施例的多层叠合电路板的制造工序图。
图27(P)、图27(Q)、图27(R)及图27(S)系本发明第3实施例的多层叠合电路板的制造工序图。
图28(T)、图28(U)及图28(V)系本发明第3实施例的多层叠合电路板的制造工序图。
图29(W)、图29(X)及图29(Y)系本发明第3实施例的多层叠合电路板的制造工序图。
图30(ZA)、图30(ZB)及图30(ZC)系本发明第3实施例的多层叠合电路板的制造工序图。
图31系本发明第3实施例的多层叠合电路板的剖面图。
图32系关于在本发明第3实施例的多层叠合电路板上安装IC芯片的状态剖面图。
图33(A)系图31的A-A横剖面图,图33(B)系第3实施例的多层叠合电路板的通路孔说明图,图33(C)系图31的C-C横剖面图,图33(D)系第3实施例的多层叠合电路板的贯穿孔说明图。
图34(A)、图34(B)系第3实施例的第1改变例的多层叠合电路板的剖面图。
图35(A)系第3实施例的第1改变例的多层叠合电路板的剖面图,图35(B)系第1改变剂的贯穿孔及岛的平面图。
图36系本发明第4实施例的电路基板的一例的剖面图。
图37(A)、图37(B)、图37(C)、图37(D)及图37(E)系关于第4实施例的电路基板的制造工序的一例的剖面图。
图38(A)、图38(B)、图38(C)及图38(D)系关于第4实施例的多层叠合电路板的制造工序的一部份剖面图。
图39(A)、图39(B)、图39(C)及图39(D)系关于第4实施例的多层叠合电路板的制造工序的一部份剖面图。
图40(A)、图40(B)、图40(C)及图40(D)系关于第4实施例的多层叠合电路板的制造工序的一部份剖面图。
图41(A)、图41(B)、图41(C)及图41(D)系关于第4实施例的多层叠合电路板的制造工序的一部份剖面图。
图42(A)、图42(B)及图42(C)系关于第4实施例的多层叠合电路板的制造工序的一部份剖面图。
图43(A)、图43(B)系在第4实施例中所得到的多层叠合电路板剖面图。
发明的最佳实施例第1实施例
以下,就本发明第1实施例的多层叠合电路板及其制造方法参照附图进行说明。
首先,就本发明第1实施例的多层叠合电路板10的构成参照图6进行说明。在该多层叠合电路板10中,系在模芯基板30的表面及里面形成有用以形成接地层的平坦层35。此外,在表面侧平坦层35以及里面侧平坦层35之上形成有叠合线路层80A、80B。该叠合线路层80A系由已形成有通路孔60、导体电路58及作为电源层的平坦层59的层间树脂绝缘层50,以及已形成有通路孔160及导体电路158的层间树脂绝缘层150所构成。此外,叠合线路层80B系由已形成有通路孔60及导体电路58的层间树脂绝缘层50,以及已形成有通路孔160及导体电路158的层间树脂绝缘层150所构成。
在上面侧上配设有用以连接集成电路芯片(未图示)的岛的焊锡凸块76U。焊锡凸块76U通过通路孔160以及通路孔60而与贯穿孔36相连接。另一方面,在下面侧上配设有用以连接子板(dot boatd)(未图示)的岛的焊锡凸块76D。该焊锡凸块76D通过通路孔160以及通路孔60而与贯穿孔36相连接。
图6的A-A剖面,亦即在层间树脂绝缘层50的表面上所形成的平坦层59的平面,如图7(A)中所示;图6的B-B剖面,亦即在模芯基板30的表面上所形成的平坦层35的平面,是如图7(B)中所示。如图7(A)所示,在层间树脂绝缘层50表面的平坦层59上将直径200μm的网眼孔59a以间距P(500μm)的间隔来形成。同样地,如图7(B)所示,也在模芯基板30表面侧的平坦层35上将直径200μm的网眼孔35a以间距P(500μm)的间隔来形成。虽然未图示,但在模芯基板30的里面侧上亦形成同样的网眼孔35a。
在第1实施例的多层叠合电路板10中,如图6中所示,将模芯基板30两面的平坦层35以及35的网眼孔35a、35a,与层间树脂绝缘层50的平坦层59的网眼孔59a以完全重叠的方式来配置。因此,层间树脂绝缘层50的绝缘性不会降低。
以下,就第1实施例的多层叠合电路板的制造方法参照附图进行说明。
在此处,针对第1实施例的多层印刷电路板的制造方法中所使用的A.无电解电镀用粘接剂、B.层间绝缘剂、C.树脂填充剂、D.焊锡保护膜组合物的组成进行说明。A.无电解电镀用粘接剂调制用的原料组合物(上层用粘接剂)[树脂组合物①]
为将甲酚酚醛树脂型环氧树脂(日本化药制,分子量1700)的25%丙烯化合物以80重量%的浓度溶解于DMDG的树脂液的35重量单位、感光性单体(东亚合成制,ァロニックスM315)3.15重量单位、消泡剂(サンノプコ制,S-65)0.5重量单位以及NMP3.6重量单位搅拌混合而得。[树脂组合物②]
将聚醚砜(PES)12重量单位、环氧树脂粒子(三洋化成制,聚合物极(polymer pole))的平均粒径为1.0μm者7.2重量单位及平均粒径为0.5μm者3.09重量单位混合之后,再进一步添加NMP30重量单位,并以颗粒研磨机搅拌混合而得。[硬化剂组合物③]
将咪唑硬化剂(四国化成制,2E4MZ-CN)2重量单位、光起始剂(チバガィギ一制,ィルガキユァ I-907)2重量单位、感光剂(日本化药制,DETX-S)0.2重量单位以及NMP1.5重量单位搅拌混合而得。B.层间树脂绝缘剂调制用的原料组合物(下层用粘接剂)[树脂组合物①]
为将甲酚酚醛树脂型环氧树脂(日本化药制,分子量1700)的25%丙烯化合物以80重量%的浓度溶解于DMDG的树脂液的35重量单位、感光性单体(东亚合成制,サンノプコ M 315)4重量单位、消泡剂(ァロニックス制,S-65)0.5重量单位以及NMP3.6重量单位搅拌混合而得。[树脂组合物②]
将聚醚砜(PES)12重量单位及环氧树脂粒子(三洋化成制,聚合物极(polymer pole))的平均粒径为0.5μm者14.49重量单位混合之后,再进一步添加NMP 30重量单位,并以颗粒研磨机搅拌混合而得。[硬化剂组合物③]
将咪唑硬化剂(四国化成制,2E4MZ-CN)2重量单位、光起始剂(チバガィギ一制,ィルガキユァ I-907)2重量单位、感光剂(日本化药制,DETX-S)0.2重量单位以及NMP1.5重量单位搅拌混合而得。C.树脂填充剂调制用的原料组合物[树脂组合物①]
通过将双酚F型环氧树脂单体(油化シェル制:分子量310,商品名YL983U)100重量份、在表面上涂布有硅烷偶合剂的平均粒径为1.6μm的SiO2球状粒子(アド マテック制,CRS1101-CE,在此处,最大粒子的大小系在后述的内层铜图案的厚度(15μm)以下)170重量份以及平坦剂(サンノプコ制,プレノ一ルS4)1.5重量份施行搅拌混合,而将该混合物的粘度调整成在23±1℃下为45,000~49,000cps。[树脂组合物②]
咪唑硬化剂(四国化成制:商品名2E4MZ-CN)6.5重量份。D.焊锡保护膜组合物
将溶解于DMDG的60重量%的甲酚酚醛树脂型环氧树脂(日本化药制)的环氧基50%丙烯化的赋予感光性的寡聚物(分子量4000)46.67克、溶解于甲基乙基甲酮(methyl ethyl ketone)的80重量%的双酚A型环氧树脂(油化シェル制,EPCOAT1001)15.0克、咪唑硬化剂(四国化成制,2E4MZ-CN)1.6克、感光性单体的多价丙烯单体(日本化药制,R604)3克、同类型多价丙烯单体(共荣社化学制,DPE6A)1.5克以及分散系消泡剂(サンノプ コ公司制,S-65)0.71克相混合,再进一步于该混合物中加入作为光起始剂的二苯甲酮(关东化学制)2克及作为增感光剂的米蚩酮(关东化学制)0.2克,即可得到粘度在25℃下调整为2.0Pa·s的焊锡保护膜组合物。
此外,粘度测定则使用B型粘度计(东京计器,DVL-B型),在60rpm的情形下使用转子(rotor)No.4,而在6rpm的情形下使用转子(rotor)No.3。
接着,就第1实施例的多层印刷电路板的制造工序参照图1~图6来进行说明。在该第1实施例中,多层叠合电路板系利用半添加法来形成。
(1)以在如图1(A)所示的厚度1mm且为由玻璃环氧树脂或BT(双马来酸酐缩亚胺三吖嗪)树脂所构成的基板30的两面上层压18μm的铜箔32所成的镀铜层压板30A作为起始材料。首先,将该镀铜层压板30A以钻头钻孔,再施予无电解电镀处理,并依照图案形状通过蚀刻形成贯穿孔36及平坦层35,以形成如图1(B)所示的模芯基板30。参照图7(B)并如上述,在平坦层35上形成有网眼孔35a。
(2)将已形成平坦层35及贯穿孔36的基板30水洗并干燥后,藉助于在氧化浴(黑化浴)上使用NaOH(10g/l)、NaClO2(40g/l)、Na3PO4(6g/l)、在还原浴上使用NaOH(10g/l)、NaBH4(6g/l)的氧化-还原处理,于平坦层35及贯穿孔36的表面设立粗化层38(参照图1(C))。
(3)将C的树脂填充剂调制用的原料组合物进行混合混炼而得到树脂填充剂。
(4)藉助于将前述(3)中所得到的树脂填充剂40于调制后24小时以内使用滚筒涂布器涂布在基板30的两面,以填充导体电路(平坦层)35的网眼孔35a以及贯穿孔36之内,接着于70℃下干燥20分钟,另一面亦利用同上之方式而将树脂填充剂40填充于网眼孔35a或贯穿孔36之内,并于70℃下加热干燥20分钟(参照图1(D))。
(5)将经上述(4)处理终了的基板30的一面藉助于使用#600带状研磨纸(三共理化学制)的带状打磨器研磨,将平坦层35的表面及贯穿孔36的岛36a的表面研磨至不残存树脂填充剂,接着,进行用以去除因该带状打磨器研磨所引起的伤痕的抛光研磨。在基板的另一面上亦进行同上步骤的研磨(参照图2(E))。
然后,进行在100℃下1小时、120℃下3小时、150℃下1小时以及180℃下7小时的加热处理以使树脂填充剂40硬化。
如上所述,藉助于去除填充于贯穿孔36等的树脂填充剂40的表层部以及平坦层35上面的粗化层38而将基板30两面平滑化,即可得到树脂填充剂40与平坦层35的侧面藉助于粗化层38而强固地紧密粘接且贯穿孔36的内壁面与树脂填充剂40亦藉助于粗化层38强固地紧密粘接的印刷电路板。亦即,藉助于该工序,使得树脂填充剂40的表面与平坦层35的表面变为同一平面。
(6)在已形成平坦层35的基板30上进行碱性脱脂的软蚀刻,接着使用由氯化钯及有机酸构成的催化剂溶液进行处理,再赋予Pd催化剂,将该催化剂活性化之后,于由硫酸铜3.2×10-2mol/l、硫酸镍3.9×10-3mol/l、络合剂5.4×10-2mol/l、次亚磷酸钠3.3×10-1mol/l、硼酸5.0×10-1mol/l及界面活性剂(日信化学工业公司制、surfino1465)0.1g/l及pH=9等条件所构成的无电解电镀液中浸泡,并于浸泡1分钟后进行每4秒1次的纵、横振动,以在平坦层35以及贯穿孔36的岛36a的表面上设置由Cu-Ni-P构成的针状合金被覆层及粗化层42(参照图2(F))。
进而,在硼氟化锡0.1mol/l、硫代尿素1.0mol/l、温度35℃及pH=1.2的条件下进行Cu-Sn置换反应,以于粗化层的表面设置厚度为0.3μm的Sn层(未图示)。
(7)将B的层间树脂绝缘剂调制用的原料组合物搅拌混合,而得到粘度调整为1.5Pa·s的层间树脂绝缘剂(下层用)。
接着,将A的无电解电镀用粘接剂调制用的原料组合物搅拌混合,而得到粘度调整为7Pa·s的无电解电镀用粘接剂溶液(上层用)。
(8)在前述(6)的基板的两面上将前述(7)中所得到的粘度为1.5Pa·s的层间树脂绝缘剂(下层用)44于调制后24小时以内使用滚筒涂布器进行涂布,并在水平状态下放置20分钟之后,于60℃下干燥30分钟(预烘烤),接着,将前述(7)中所得到的粘度为7Pa·s的感光性粘接剂溶液(上层用)46于调制后24小时以内进行涂布,并在水平状态下放置20分钟之后,于60℃下干燥30分钟(前烘烤),即可形成厚度为35μm的粘接剂层50α(参照图2(G))。
(9)将上述(8)中已形成粘接剂层的基板30的两面上,使未图示的已印刷有φ85μm黑圆的光掩膜(未图示)紧密粘接,并使用超高压水银灯以500mJ/cm2进行曝光。接着以DMTG溶液喷洗显影,再进一步将该基板30使用超高压水银灯以3000mJ/cm2进行曝光,并藉助于施予在100℃下1小时、在120℃下1小时及之后的在150℃下3小时的加热处理(后烘烤),而形成具有相当于光掩膜尺寸且精密度优异的φ85μm开口(通路孔形成用开孔)48的厚度35μm的层间树脂绝缘层(2层构造)50(参照图2(H))。另外,在作为通路孔的开孔48处使锡电镀层(未图示)部份地露出。
(10)藉助于将已形成开孔48的基板30浸渍于铬酸中19分钟,可将存在于层间树脂绝缘层50表面的环氧树脂粒子溶解除去,并同时粗化该层间树脂绝缘层50的表面(参照图3(I))。其后,再将所得到的基板浸渍于中和溶液(シプレィ社制)后再水洗。
(11)在经上述(10)的过程而粗化后的基底30的表面上,藉助于钯催化剂(ァトテック制)的赋予,将催化剂核附着于层间树脂绝缘层50的表面上。之后,将基板30浸渍在如以下所示的组成的无电解铜电镀水溶液中,而形成全体厚度为0.6μm的无电解电镀膜52(参照图3(J))。
[无电解电镀水溶液]
EDTA                150  g/l
硫酸铜              20   g/l
HCHO                30   ml/l
NaOH                40   g/l
α,α'-二吡啶基    80   mg/l
(α,α'-bipyridyl)
PEG                 0.1  g/l[无电解电镀条件]
温度70℃的液体下30分钟
(12)在上述(11)中所形成的无电解铜电镀膜52上贴上市售的感光性干膜,接着安装掩模,再以100mJ/cm2进行曝光,并以0.8%碳酸钠进行显影处理,而设置厚度15μm的电镀保护膜54(参照图3(K))。
(13)接着,在未形成保护膜的部份施行以下条件的电解铜电镀,而形成厚度15μm的电解铜电镀膜56(参照图3(L))。
[电解电镀水溶液]
硫酸               180 g/l
硫酸铜             80 g/l
添加剂(ァトテックJapan制,商品名力パラシド GL)
                   1 ml/l
[电解电镀条件]
电流密度           1 A/dm2
时间               30分
度                 室温
(14)将电镀保护膜54以5%KOH剥离去除后,再将该电镀保护膜下的无电解铜电镀膜52以硫酸与过氧化氢的混合液施行蚀刻处理而溶解去除,而形成由无电解铜电镀膜52与电解铜电镀膜56所构成的厚度为18μm的导体电路58、平坦层59以及通路孔60(图4(M))。在此处,参照图7(A)而如上述,在平坦层59上形成有网眼孔59a,而该网眼孔59a与在模芯基板30的两面上所形成的平坦层35的网眼孔35a以重叠的方式来形成。
(15)进行与(6)相同的处理,而于导体电路58、平坦层59以及通路孔60的表面上形成由Cu-Ni-P构成的粗化面62,并更进一步在其表面施行Sn置换(参照图4(N))。
(16)藉助于反复操作(7)~(15)的过程以进一步形成上层的层间树脂绝缘层150、通路孔160以及导体电路158,而完成多层叠合电路板的制造(参照图4(O))。另外,在形成该上层的导体电路的过程中,不进行Sn置换。
(17)然后,在上述的多层叠合电路板上形成焊锡凸块。于上述(16)中所得到的基板30的两面上,将说明于上述D.中的焊锡保护膜组合物以45μm的厚度进行涂布。其次,在进行完于70℃下20分钟及于70℃下30分钟的干燥处理后,使描绘有圆图案(掩模图案)且厚度为5mm的光掩膜(未图示)紧密粘接,再以1000mJ/cm2的紫外线进行曝光,并进行DMTG显影处理。然后再更进一步以80℃下1小时、100℃下1小时、120℃下1小时以及150℃下3小时的条件下施行加热处理之后,于焊锡焊区部份(包含通路孔及其岛部份)形成具有开口(开口径200μm)71的焊锡保护膜层(厚度20μm)70(参照图5(P))。
(18)其次,将该基板30浸渍于由氯化镍2.31×10-1mol/l、次亚磷酸钠2.8×10-1mol/l及柠檬酸钠1.85×10-1mol/l所构成的pH=4.5的无电解镍电镀液中20分钟,而在开口部71上形成厚度5μm的镍电镀层72。接着,再进一步将该基板在80℃的条件下浸渍于由氰化金钾4.1×10-2mol/l、氯化铵1.87×10-1mol/l、柠檬酸钠1.16×10-1mol/l及次亚磷酸钠1.7×10-1mol/l所构成的无电解金电镀液中7分20秒,以藉助于在镍电镀层上形成厚度0.03μm的金电镀层74而于通路孔160及导体电路(未图示)上形成焊锡焊区75(参照图5(Q))。
(19)然后,藉助于在焊锡保护膜层70的开口部71上印刷焊锡膏并以200℃进行软熔而形成焊锡凸块(焊锡体)76U、76D,即完成多层印刷电路板10的制造(参照图6)。(实验例)
继续,就本发明的实验例以及第1比较例参照图8及图9进行说明。
图8(A)所示系有关于本发明实验例的多层叠合电路板的剖面图。该实验例的多层叠合电路板系利用与上述第1实施例中的多层叠合电路板10相同的方法而形成。然而,在第1实施例中有在模芯基板上形成贯穿孔,但是在本实验例中则未形成贯穿孔。此外,在本实验例中,不但在模芯基板130的上面及下面形成平坦层135,同时还分别在上面侧与下面侧的层间树脂绝缘层170以及最外层的层间树脂绝缘层180上形成平坦层179、189。图8(B)所示系在层间树脂绝缘层170上所形成的平坦层179的网眼孔179a与在最外层的层间树脂绝缘层180上所形成的平坦层189的网眼孔189a间的对应关系图。在本实验例中,参照图6并与上述的第1实施例同样,将模芯基板130的平坦层135的网眼孔135a、平坦层179的网眼孔179a以及平坦层189的网眼孔189a利用重叠的方式来形成。在此处,网眼孔系以直径250μm、间距550μm来配置。
另一方面,图9(A)所示系有关于第1比较例的多层叠合电路板的剖面图,图9(B)系该第1比较例的多层叠合电路板的平坦层179的网眼孔179a与平坦层189的网眼孔189a间的对应关系图。该第1比较例的多层叠合电路板的制造方法完全与上述实验例相同,唯有与图8(A)所示的实验例不同,亦即模芯基板130的平坦层135的网眼孔135a、平坦层179的网眼孔179a以及平坦层189的网眼孔189a相互间不以重叠的方式来进行配置。
在此处,就将实验例与第1比较例的层间树脂绝缘层进行绝缘试验的结果,参照图10的图形进行说明。
在此处,施行绝缘试验的STEC试验。该STEC试验系针对10个多层叠合电路板,在121℃、100%Rh、2.1atm的条件状态下维持336小时后,测定其层间树脂绝缘层间的绝缘阻抗。在图中,纵轴数字表示乘数,横轴则取自网眼孔间的间距(μm)以及网眼孔直径(μm)。
在实验例中,将网眼孔直径设定为250μm、间距设定为550μm之时(如图中(a)所示),绝缘阻抗可维持在1×109Ω附近。在相同条件下的第1比较例中,则如图中的(c),绝缘阻抗降低到1×108Ω的程度。另一方面,在实验例中,将网眼孔直径设定为250μm、间距设定为500μm之时(如图中的(b)所示),绝缘阻抗可维持在1×109Ω以上。在相同条件下的第1比较例中,则如图中的(d),绝缘阻抗降低到1×108Ω的程度。
由该试验结果可知,网眼孔的位置与层间树脂绝缘层的绝缘阻抗间具有相关性,因此藉助于如实验例那样将网眼孔以上下重叠的方式来配设,可提高层间树脂绝缘层的绝缘阻抗。
另外,若将上下的网眼孔重叠一部份的话,亦可提高层间树脂绝缘层的绝缘阻抗。图8(c)所示系在最外层的层间树脂绝缘层180上所形成的平坦层189的网眼孔189a与在层间树脂绝缘层170上所形成的平坦层179的网眼孔179a间的位置关系图。参照第1实施例而利用上述的制造方法时,会于上下的网眼孔189a、179a处产生35μm程度的位置误差。虽然会产生35μm程度的位置误差,但是由于网眼孔的直径系以70μm以上来形成,所以至少网眼孔的一部份会重叠,因此可提高层间树脂绝缘层的绝缘阻抗。
在如上所述的第1实施例的多层叠合电路板中,由于上下平坦层的网眼孔系以至少一部份重叠的方式来形成,所以层间树脂绝缘层的绝缘性不会降低。[第2实施例]
以下,就本发明第2实施例的多层叠合电路板及其制造方法参照附图进行说明。
首先,就本发明第2实施例的多层叠合电路板10的构成,参照图16、图17及图18进行说明。
图16所示系IC芯片安装前的多层印刷电路板10的剖面图。图17所示系为将在图16中所示的多层印刷电路板10上安装IC芯片90,并将电路板安装于子板94上的状态图。
在如图16中所示的多层叠合电路板10中,于模芯基板30内形成贯穿孔36,再于该模芯基板30的表面(IC芯片侧)上形成作为电源层的平坦层34U,接着并于里面(子板侧)形成作为接地层的平坦层34D。又,在该平坦层34U、34D的上方配设已形成通路孔60及导体电路58的下层侧层间树脂绝缘层50。在该下层层间树脂绝缘层50之上配置了已形成通路孔160及导体电路158(仅图示于里面侧)之上层层间树脂绝缘层150。
在如图17所示的多层印刷电路板的上面侧上,配设用以连接IC芯片90的岛92的焊锡凸块76U。焊锡凸块76U经由通路孔160以及通路孔60而与贯穿孔36相连接。另一方面,在下面侧上配设用以连接子板94的岛96的焊锡凸块76D。该焊锡凸块76D经由通路孔160以及通路孔60而与贯穿孔36相连接。
图17的D-D剖面,亦即在模芯基板30的表面上所形成的平坦层34U的平面,如图18所示:图18的E-E剖面相当于图17。如图18(A)所示,于平坦层34U上,在隔着安装有图17中IC芯片90的区域的层间树脂绝缘层而相向的区域C的外侧上将直径250μm的网眼孔35a以间距P(560μm)的间隔来形成。另一方面,在芯片安装区域C的内侧上形成葫芦型的网眼孔35b。将该网眼孔35b放大后即如图18(B)所示。在该网眼孔35b内以隔着5~50μm的间隙K来配设贯穿孔36的岛36a以及通路孔(通路孔底部)60a。该岛36a与连接通路孔的焊区通过导体电路34c而相连接。
在第2实施例的多层印刷电路板10中,由于是在平坦层34U的芯片安装区域C上形成网眼孔35b,同时亦于该网眼孔35b内设立了贯穿孔36的岛36a以及与通路孔相连接的焊区60a,故可藉助于在该岛36a以及与通路孔相连接的焊区60a的外围所设立的网眼孔36b的间隙K而使得配设于平坦层34U上层的层间树脂绝缘层50与配设于下层的树脂制模芯基板30直接接触,因而可提高粘接性。此外,因为由在层间树脂绝缘层50以及模芯基板30中所吸收的水份等所形成的气体可通过在该岛36a以及与通路孔相连接的焊区60a的外围所设立的网眼孔35b的间隙K而发散出去,故层间树脂绝缘层50以及模芯基板30的绝缘性很高,此外,亦可防止层间树脂绝缘层的剥离。更进一步,由于在该芯片安装区域C的网眼孔35b内形成了岛36a以及与通路孔相连接的焊区60a,所以不会凹凸不平,而可使该芯片安装区域C平坦化。亦即,若在该芯片安装区域C中亦配设网眼孔35b的话,虽然该孔内会因有凹陷残留而凹凸不平,但在第2实施例中,通过于孔内配设岛36a以及与通路孔相连接的焊区60a来达到使其平坦化的效果。另外,如图18(C)所示,亦可将岛36a以及与通路孔相连接的焊区一体化成形为葫芦型、不倒翁型及泪滴型。
接着,就本发明第2实施例的多层叠合电路板的制造工序参照图11~图16进行说明。在该第2实施例中,多层叠合电路板系利用半添加法来形成。
(1)以在如图11(A)所示的厚度1mm且为由玻璃环氧树脂或BT(双马来酸酐缩亚胺三吖嗪)树脂所构成的基板30的两面上层压18μm的铜箔32所成的镀铜层压板30A作为起始材料。首先,将该镀铜层压板30A以钻头钻孔,再施予无电解电镀处理,并依照图案形状藉助于蚀刻形成贯穿孔36及平坦层34U、34D,以形成如图11(B)所示的模芯基板30。参照图18(B)并如上述,在平坦层34U、34D上形成网眼孔35a、35b,同时在芯片安装区域C内的网眼孔35b中配设如上述的贯穿孔36的岛36a、导体电路34c以及通路孔的底部60a。
(2)将已形成平坦层34及贯穿孔36的基板30水洗并干燥后,藉助于在氧化浴(黑化浴)上使用NaOH(10g/l)、NaC1O2(40g/l)、Na3PO4(6g/l),在还原浴上使用NaOH(10g/l)、NaBH4(6g/l)的氧化-还原处理,而于平坦层34U、34D及贯穿孔36的表面设立粗化层38(参照图11(C))。
(3)将与第1实施例相同的树脂填充剂调制用的原料组合物进行混合混炼而得到树脂填充剂。
(4)藉助于将前述(3)中所得到的树脂填充剂40于调制后24小时以内使用滚筒涂布器涂布在基板30的两面,以填充导体电路(平坦层)34的网眼孔35a、35b以及贯穿孔36之内,接着于70℃下干燥20分钟,其他的面亦利用同上的方式而将树脂填充剂40填充于网眼孔35a或贯穿孔36之内,并于70℃下加热干燥20分钟(参照图11(D))。
(5)将经上述(4)处理终了的基板30施行研磨(参照图12(E))。接着,再进行加热处理以使树脂填充剂40硬化。
(6)在平坦层34U与34D、贯穿孔36的岛36a以及通路孔的底部60a的表面上设置与第1实施例相同的由Cu-Ni-P构成的针状合金被覆层及粗化层42(参照图12(F))。
接下来,在硼氟化锡0.1mol/l、硫代尿素1.0mol/l、温度35℃及pH=1.2的条件下进行Cu-Sn置换反应,以于粗化层的表面设置厚度为0.3μm的Sn层(未图示)。
(7)将与第1实施例相同的层间树脂绝缘剂调制用的原料组合物搅拌混合,从而得到粘度调整为1.5Pa·s的层间树脂绝缘剂(下层用)。
接着,将与第1实施例相同的无电解电镀用粘接剂调制用的原料组合物搅拌混合,而得到粘度调整为7Pa·s的无电解电镀用粘接剂溶液(上层用)。
(8)在前述(6)的基板的两面上涂布前述(7)中所得到的层间树脂绝缘剂(下层用)44,接着,再涂布将前述(7)中所得到的感光性粘接剂溶液(上层用)46,即形成厚度为35μm的粘接剂层50α(参照图12(G))。
(9)于上述(8)中已形成粘接剂层的基板30的两面上,使已印刷有φ85μm的黑圆51a的光掩膜51(图13(H))紧密粘接,并进行曝光、显影而形成具有φ85μm开口(通路孔形成用开孔)48的厚度35μm的层间树脂绝缘层(2层构造)50(图13(I))。另外,在作为通路孔的开孔48处使锡电镀层(未图示)部份地露出。
(10)藉助于将已形成开口48的基板30浸渍于铬酸中19分钟,可将存在于层间树脂绝缘层50表面的环氧树脂粒子溶解除去,并同时粗化该层间树脂绝缘层50的表面(参照图13(J))。其后,再将所得到的基板浸渍于中和溶液(シプレィ社制)后再水洗。
(11)在经上述(10)的工序而粗化后的基底30的表面上,藉助于钯催化剂(ァトテック制)的赋予,将催化剂核附着在层间树脂绝缘层50的表面上。之后,将基板30浸渍在与第1实施例相同组成的无电解铜电镀水溶液中,而形成全体厚度为0.6μm的无电解电镀膜52(参照图13(K))。
(12)在上述(11)中所形成的无电解铜电镀膜52上贴上市售的感光性干膜,接着安装掩模,再以100 mJ/cm2进行曝光,并以0.8%碳酸钠进行显影处理,而设置厚度15μm的电镀保护膜54(参照图13(L))。
(13)接着,在未形成保护膜的部份施行与第1实施例相同条件下的电解铜电镀,而形成厚度15μm的电解铜电镀膜56(参照图14(M))。
(14)将电镀保护膜54以5%KOH剥离去除后,再将该电镀保护膜下的无电解铜电镀膜52以硫酸与过氧化氢的混合液施行蚀刻处理而溶解去除,而形成由无电解铜电镀膜52与电解铜电镀膜56所构成的厚度为18μm的导体电路58以及通路孔60(图14(N))。
(15)进行与(6)相同步骤的处理,而于导体电路58以及通路孔60的表面上形成由Cu-Ni-P构成的粗化面62,并更进一步在其表面上施行Sn置换(参照图14(O))。
(16)藉助于反复操作(7)~(15)的过程以进一步形成上层的层间树脂绝缘层150、通路孔160以及导体电路158,而完成多层叠合电路板的制造(参照图14(P))。另外,在形成该上层的导体电路的过程中,不进行Sn置换。
(17)然后,在上述的多层叠合电路板上形成焊锡凸块。于上述(16)中所得到的基板30的两面上,将与第1实施例相同组成的焊锡保护膜组合物70α以45μm的厚度进行涂布(图15(Q))。其次,进行曝光、显影处理,而在焊锡焊区部份(包含通路孔及其岛部份)形成具有开口(开口径200μm)71的焊锡保护膜层(厚度20μm)70(参照图15(R))。
(18)其次,形成镍电镀层72。更进一步,藉助于在镍电镀层上形成厚度0.03μm的金电镀层74,而于通路孔160及导体电路(仅图示里面侧)上形成焊锡焊区75(参照图15(S))。
(19)然后,藉助于在焊锡保护膜层70的开口部71上印刷焊锡膏并以200℃进行软熔而形成焊锡凸块(焊锡体)76U、76D,即完成多层印刷电路板10的制造(参照图16)。
在已完成的多层印刷电路板10的焊锡凸块76U上对应安装IC芯片90的焊区92,并进行软熔以装上IC芯片90。之后,在IC芯片90与多层印刷电路板10之间填充底层填充剂88。将装上该IC芯片90的多层印刷电路板10对应安装于子板94侧的凸块96上,并进行软熔以安装于子板94上。之后,再于多层印刷电路板10与子板94之间填充底层填充剂88。
继续,就本发明的第1改变例参照图19及图20进行说明。图19所示系第1改变例的多层印刷电路板110的剖面图。在上述的第2实施例中系于模芯基板30的两面上配设平坦层34U、34D,而第1改变例的多层印刷电路板110系于层间树脂绝缘层50之上形成平坦层58U、58D。
亦即,在第1改变例的多层叠合电路板110中,系于模芯基板30的表面及里面形成导体电路34,再于导体电路34之上形成下层侧层间树脂绝缘层50。而在下层侧层间树脂绝缘层50之上形成平坦层58U、58D。在此处,表面侧(IC芯片侧)的平坦层58作为电源层使用,而里面侧(子板侧)的平坦层58作为接地层使用。在该平坦层58U、58D的上方侧形成上层层间树脂绝缘层150,并配设通路孔160及导体电路158。
图19的F-F剖面,亦即在层间树脂绝缘层50的表面上所形成的平坦层58U的平面,如图20中所示。图20(A)的G-G剖面相当于图19。如图20所示,于平坦层58U上将直径200μm的网眼孔59a形成于芯片安装区域C的外侧上。另一方面,在芯片安装区域C的内侧上形成葫芦型的网眼孔59b。将该网眼孔59b放大后即如图20(B)所示。在该网眼孔59b内系以隔着数十μm的间隙K来配设在层间树脂绝缘层50所形成的通路孔60以及与在层间树脂绝缘层150所形成的通路孔相连接的焊区(通路孔的底部)160a。亦即,通路孔的岛60以及与通路孔相连接的焊区160a一体形成。
在第1改变例的多层印刷电路板110中,由于在平坦层58U的芯片安装区域C上形成网眼孔59b,同时亦于该网眼孔59b内设立了通路孔的岛60以及连接通路孔的焊区160a,故可藉助于在该通路孔的岛60以及连接通路孔的焊区160a的外围所设立的网眼孔59b的间隙K而使得配设于平坦层58U上层的层间树脂绝缘层150与配设于下层的层间树脂绝缘层50直接接触,因而可提高粘接性。此外,因为由在层间树脂绝缘层150及50中所吸收的水份等所形成的气体可通过在该通路孔的岛60以及与通路孔相连接的焊区160a的外围所设立的网眼孔59b的间隙K而发散出去,故层间树脂绝缘层150及50的绝缘性很高,此外,亦可防止层间树脂绝缘层的剥离。更进一步,由于在该芯片安装区域C的网眼孔59b内形成了通路孔的岛60以及与通路孔相连接的焊区160a,所以不会凹凸不平,而可使该芯片安装区域C平坦化。另外,如图20(C)所示,亦可不使通路孔的岛60及与通路孔相连接的焊区160a之间的连接部份变细,而形成为不倒翁型或泪滴型的形状。
接着,就第2改变例的多层印刷电路板的构成参照图21进行说明。
图21表示在模芯基板的表面侧上所形成的平坦层34U的平面图。在此处,在上述参照图18的第2实施例中,穿设在芯片安装区域C内有配设贯穿孔的岛36a以及与通路孔相连接的焊区60的网眼孔35b。针对此处,在第2改变例中,不仅于芯片安装区域C内设置该葫芦型的网眼孔35b,亦设置圆形的网眼孔35c,而在该网眼孔35c内系配设有β状导体层34d。另外,如图21(B)所示,β状导体层34d亦可为与周围的平坦层34U有至少1处以上相连接者。
在第2改变例的多层印刷电路板中,由于在平坦层34U的芯片安装区域C上形成网眼孔35c,并在该网眼孔35c内设立有β状导体层34d,故可藉助于在该β状导体层34d的外围所设立的网眼孔35c的间隙而使得配设于平坦层34U上层的层间树脂绝缘层50与配设于下层的树脂制模芯基板30直接接触,因而可提高粘接性。此外,因为由在层间树脂绝缘层50以及模芯基板30中所吸收的水份等所形成的气体可通过在该β状导体层34d的外围所设立的网眼孔35c的间隙而发散出去,故层间树脂绝缘层50以及模芯基板30的绝缘性很高,此外,亦可防止层间树脂绝缘层的剥离。更进一步,由于在该芯片安装区域C的网眼孔35c内形成了β状导体层34d,所以不会凹凸不平,而可使该芯片安装区域C平坦化。
接着,就第3改变例的多层印刷电路板的构成参照图22进行说明。
图22(A)是表示在模芯基板的表面侧上所形成的平坦层34U的平面图。在此处,在上述参照图18的第2实施例中,穿设在芯片安装区域C内有配设贯穿孔的岛36a以及与通路孔相连接的焊区60的网眼孔35b。针对此处,在第3改变例中,于芯片安装区域C内设置圆型的网眼孔35d,而在该网眼孔35d内仅配设贯穿孔的岛36a。该第3改变例的层间树脂绝缘层50以及模芯基板30的剖面如图22(B)所示。在第3改变例中,在模芯基板30所形成的贯穿孔36的岛36a的正上方形成通路孔60。
在第3改变例的多层印刷电路板中,由于是在平坦层34U的芯片安装区域C上形成网眼孔35d,并在该网眼孔35d内设立有岛36a,故可藉助于在该岛36a的外围所设立的网眼孔35d的间隙而使得配设于平坦层34U上层的层间树脂绝缘层50与配设于下层的树脂制模芯基板30直接接触,因而可提高粘接性。此外,因为由在层间树脂绝缘层50以及模芯基板30中所吸收的水份等所形成的气体可通过在该岛36a的外围所设立的网眼孔35d的间隙而发散出去,故层间树脂绝缘层50以及模芯基板30的绝缘性很高,此外,亦可防止层间树脂绝缘层的剥离。更进一步,由于在该芯片安装区域C的网眼孔35d内形成了岛36a,所以不会凹凸不平,而可使该芯片安装区域C平坦化。另外,如图22(C)所示,亦可使贯穿孔的岛36a与通路孔60之间通过覆盖贯穿孔的导体层(覆盖电镀)36e而连接。[第3实施例]
以下,就本发明第3实施例的多层叠合电路板及其制造方法参照附图进行说明。
首先,就本发明第3实施例的多层叠合电路板10的构成,参照图31、图32及图33进行说明。图31所示系集成电路芯片90安装前的多层印刷电路板(封装基板)10的剖面图。图32所示系为安装集成电路芯片90后的多层印刷电路板10的状态剖面图。如图32所示,在多层叠合电路板10的上面侧安装有集成电路芯片90,而下面侧与子板94相连接。
参照图31而就多层叠合电路板的构成进行详细的说明。在该多层叠合电路板10中,是在多层模芯基板30的表面及里面形成有叠合线路层80A、80B。该叠合线路层80A由已形成有通路孔60及导体电路58a、58b的层间树脂绝缘层50、以及已形成有通路孔160A、160B及导体电路158B的层间树脂绝缘层150所构成。此外,叠合线路层80B由已形成有通路孔60及导体电路58a、58b的层间树脂绝缘层50、以及已形成有通路孔160A、160B及导体电路158的层间树脂绝缘层150所构成。
在上面侧上配设有用以连接集成电路芯片90的岛92(参照图32)的焊锡凸块76UA、76UB。另一方面,在下面侧上配设有用以连接子板94的岛96(参照图32)的焊锡凸块76DA、76DB。
图33(A)是图31中的A-A横剖面,亦即在层间树脂绝缘层50的表面上所配设的通路孔60的开口部平面图,此外,图33(B)是通路孔60的斜视说明图。图33(C)则是图31中的C-C横剖面,亦即在模芯基板30的表面上所配设的贯穿孔36的开口部平面图,此外,图33(D)是贯穿孔36的斜视说明图。在本实施例的多层叠合电路板中,通路孔60系被分割成2份而形成2个线路导线61a、61b。另一方面,贯穿孔36亦被分割成2份而形成2个线路导线37a、37b,且线路导线37a、37b分别与半圆形的贯穿孔岛39a、39b相连接。该贯穿孔岛39a、39b则连接于上述通路孔的线路导线61a、61b。
在此处,如图31所示,焊锡凸块76UA通过通路孔160A以及通路孔60的线路导线61a而与贯穿孔36的线路导线37a相连接。然后,由该线路导线37a开始再通过通路孔60的线路导线61a以及通路孔160A而与焊锡凸块76DA相连接。同样地,焊锡凸块76UB是通过通路孔160B以及通路孔60的线路导线61b而与贯穿孔36的线路导线37b相连接。然后,由该线路导线37b开始再通过通路孔60的线路导线61b以及通路孔160B而与焊锡凸决76DB相连接。
在第3实施例中,于贯穿孔36的开口处所形成的岛39a、39b如图33(C)、图33(D)所示,形成为半圆形,并且如图31所示而与通路孔的线路导线61a、61b相连接。藉助于这样的连接,可使在将贯穿孔36正上方的区域当作内层焊区时没有死角。其结果,可藉助于使在多层模芯基板30中所设置的贯穿孔36的配置密度的提高而增加贯穿孔36的数目。更进一步,因为系在每1个贯穿孔36上设置2个线路导线37a、37b,所以可在模芯基板30上通过2倍于贯穿孔数目的线路导线。
此外,由于在该贯穿孔36的正上方所配设的通路孔60由2条线路导线61a及61b所构成,所以可使2倍于通路孔的线路导线在层间树脂绝缘层50上通过。因此,可谋求多层叠合电路板其线路的高密度化。更进一步,因为在贯穿孔36的正上方形成有通路孔60,所以线路长度变短,因而可实现多层叠合电路板的高速化。
在此处,于多层叠合电路板中,一面将来自里面多个凸块的线路合并、一面与表面侧的凸块相连接,但是在本实施例中,藉助于让通过1个贯穿孔所得到的线路数目变为2倍,而使在表侧以及里侧所形成的叠合线路层90A、90B在相同步调下进行线路的合并。因此,可减少在表侧以及里侧所形成的叠合线路层90A、90B的层数。亦即,在封装基板中,由于系一面将来自表面(IC芯片侧)多个凸块的线路合并、一面与里面(母板)侧的凸块相连接,所以表面侧所形成的凸块数目比里面侧所形成的凸块数目多。在此处,于本实施例中,由于可提高表面线路密度,所以形成于表侧以及里侧的叠合线路层90A、90B的层数可相同(最小)。
以下就本发明第3实施例的其他型态,参照图34(A)及图34(B)作更进一步的说明。
图34(A)及图34(B)是在单面上设置叠合多层电路板的情形。在图34(A)中于贯穿孔36中插入导体引脚230并以焊锡232加以固定。而在里面侧系配设有焊锡保护膜234。导体引脚230在中央处利用绝缘体230c将其分割成2份,而导体引脚230的各个面分别与被贯穿孔36所分割的线路导线37a、37b作电气上的连接。该线路导线37a、37b分别与通路孔60的线路导线61a、61b相连接,该线路导线61a、61b则通过通路孔160A、160B而与焊锡凸块76UA、76UB相连接。
图34(B)是在设置叠合多层线路层之侧的相反侧上形成连接用的焊锡凸块76DB、76DA之例。各焊锡凸块76DB、76DA与被贯穿孔36所分割的线路导线37a、37b作电气上的连接。该线路导线37a、37b分别与通路孔60的线路导线61a、61b相连接。该线路导线61a、61b则通过通路孔160A、160B而与焊锡凸块76UA、76UB相连接。
来自在模芯基板单面上所设立的叠合线路层的信号线可藉助于被贯穿孔36所分割的线路导线37a、37b而照原样往里面拉出,因此可将里面的线路自由度提高。
接着,就第3实施例的多层叠合电路板10的制造方法参照图24~图31进行说明。
(1)以厚度1mm且为由玻璃环氧树脂或BT(双马来酸酐缩亚胺三吖嗪)树脂所构成的基板30的两面上层压18μm的铜箔32所成的镀铜层压板30A作为起始原料(参照图24(A))。首先,将该镀铜层压板30A以钻头钻孔,以形成贯穿孔用的通孔16(参照图24(B))。其次,赋予Pb催化剂之后再施予无电解电镀处理,以在通孔16上形成贯穿孔36(参照图24(C))。
(2)将在上述(1)中已形成由无电解铜电镀膜所构成的贯穿孔36的基板30水洗并干燥后,施予氧化还原处理,而于包含该贯穿孔36的导体全表面上设立粗化层20(参照图24(D))。
(3)其次,将含有平均粒径10μm的铜粒子的填充剂22(タッタ电线制的非导电性孔填充铜焊锡膏,商品名:DD焊锡膏)利用丝网印刷填充在贯穿孔36中,并使之干燥、硬化(图24(E))。然后,将由导体上面的粗化层20以及贯穿孔36等处所突出的填充剂22藉助于使用#600带状研磨纸(三共理化学制)的带状打磨器研磨而除去,并更进一步进行用以去除因该带状打磨器研磨所引起的伤痕的抛光研磨,而使基板30的表面平坦化(参照图25(F))。
(4)在经上述(3)的过程而平坦化后的基底30的表面上,藉助于赋予钯催化剂(ァトテック制)及施行无电解铜电镀而形成厚度为0.6μm的无电解电镀膜23(参照图25(G))。
(5)接下来,在与第1实施例相同的条件下施行电解铜电镀,以形成厚度为15μm的电解铜电镀膜24,以及形成覆盖填充于贯穿孔36中的填充剂22上的导体层(作为半圆形的贯穿孔岛)26a(图25(H))。
(6)在已形成作为导体层26a的部份的基板30的两面上贴上市售的感光性干膜,接下来安装掩模,再以100mJ/cm2进行曝光,并以0.8%碳酸钠进行显影处理,而形成厚度15μm的蚀刻保护膜25(参照图25(I))。在此处,为了分割该导体层26a,故在该导体层26a的中央部位处设置蚀刻保护膜25的狭缝。
(7)接下来,将未形成蚀刻保护膜25的部份的电镀膜23及24使用硫酸与过氧化氢的混合液以蚀刻溶解除去,再进一步将蚀刻保护膜25以5%KOH剥离去除,将覆盖填充剂22的导体层26a分割以形成贯穿孔岛39a、39b(参照图33(C))和导体电路34(参照图25(J))。
(8)其次,照射以2×10-4秒的短脉冲碳酸气体激光,以将贯穿孔36内的填充剂22的一部份去除。由于贯穿孔36被导体层26a所覆盖,因此该处即可作为激光的掩模,而仅除去未覆盖部份的填充剂22。藉助于填充剂的去除,即可使贯穿孔导体36的内壁露出(图26(K))。
(9)其次,使用硫酸-过氧化氢水溶液来将露出的贯穿孔导体36溶解去除,而将贯穿孔36分割为2份,即得到线路导线37a、37b(图26(L))。
(10)其次,将贯穿孔导体36以及导体电路34的表面藉助于施行在(2)中所使用的氧化(黑化)-还原处理来粗化(图26(M))。
(11)接下来,安放在贯穿孔部36上已形成开口的金属掩模,并将上述的非导电性金属焊锡膏24填充于该贯穿孔部36之内(图26(N))。
(12)将与第1实施例相同的树脂填充剂调制用的原料组合物混合混炼而得到树脂填充剂。将该树脂填充剂40于调制后24小时以内使用滚筒涂布器涂布在基板30的两面上之后,将内层铜图案34的表面或贯穿孔36的岛39a、39b的表面研磨至不残存有树脂填充剂40,再接着施行抛光研磨(图26(O))。
(13)在导体电路34以及贯穿孔36的岛39a、39b的表面上设置与第1实施例相同的由Cu-Ni-P所构成的针状合金被覆层及粗化层42(参照图27(P))。
更进一步,施行Cu-Sn置换反应,而于粗化层的表面上设立厚度为0.3μm的Sn层(未图示)。
(14)将与第1实施例相同的层间树脂绝缘剂调制用的原料组合物搅拌混合,而得到粘度调整为1.5Pa·s的层间树脂绝缘剂(下层用)。
其次,将与第1实施例相同的无电解电镀用粘接剂调制用的原料组合物搅拌混合,而得到粘度调整为7Pa·s的无电解电镀用粘接剂溶液(上层用)。
(15)在前述(14)的基板的两面上涂布在前述(7)中所得到的层间树脂绝缘剂(下层用)44,接下来,再涂布在前述(7)中所得到的感光性粘接剂溶液(上层用)46,进行干燥(预烘烤),即形成厚度为35μm的粘接剂层50α(参照图27(Q))。
(16)于上述(15)中已形成粘接剂层的基板30的两面上,使已印刷有黑圆的光掩膜(未图示)紧密粘接,并进行曝光、显影而形成具有开口(通路孔形成用开孔)48的厚度35μm的层间树脂绝缘层(2层构造)50(参照图27(R))。另外,在作为通路孔的开孔48处使锡电镀层(未图示)部份地露出。
(17)藉助于将已形成开口48的基板30浸渍于铬酸中19分钟,可将存在于层间树脂绝缘层50表面的环氧树脂粒子溶解除去,因而粗化该层间树脂绝缘层50的表面(参照图27(S))。其后,再将所得到的基板浸渍于中和溶液(シプレィ社制)后再水洗。
(18)其次,贴上市售的感光性干膜,装上已形成规定图案的掩模,再以100mJ/cm2进行曝光,并以0.8%碳酸钠进行显影处理,而设置将开口48分割成2份的电镀保护膜51(图28(T))。
更进一步,在经粗面化处理(粗化深度6μm)后的该基板的表面上,藉助于钯催化剂(ァトテック制)的赋予,将催化剂核附着于层间树脂绝缘层50的表面上以及通路孔用开口48的内壁面上。
(19)将基板浸渍在与第1实施例相同组成的无电解铜电镀水溶液中,而在粗面全体上形成厚度为0.6μm的无电解电镀膜52(图28(U))。
(20)在上述(19)中所形成的无电解铜电镀膜52上贴上市售的感光性干膜,装上已形成规定图案的掩模(未图示),再以100mJ/cm2进行曝光,并以0.8%碳酸钠进行显影处理,而设置厚度15μm的电镀保护膜54(参照图28(V))。
(21)接着,在未形成保护膜的部份施行与第1实施例相同条件下的电解铜电镀,而形成厚度15μm的电解铜电镀膜56(参照图29(W))。
(22)将电镀保护膜51、54以5%KOH剥离去除后,再将电镀保护膜54下的无电解铜电镀膜52以硫酸与过氧化氢的混合液施行蚀刻处理而溶解去除,形成由无电解铜电镀膜52与电解铜电镀膜56所构成的厚度为18μm的导体电路58、58a、58b以及由2条线路导线61a、61b所构成的通路孔60,还有形成未被分割的通路孔60'(图29(X))。
(23)进行与(13)相同步骤的处理,而于导体电路58、58a、58b以及通路孔60、60'的表面上形成由Cu-Ni-P构成的粗化面62,并更进一步在其表面上施行Sn置换(参照图29(Y))。
(24)藉助于反复操作上述(14)~(23)的过程,以进一步在形成上层的层间树脂绝缘层150之后再形成导体电路158以及通路孔160A、160B,而得到多层电路基板(参照图30(ZA))。然而,在该导体电路158以及通路孔160A、160B的表面上所形成的粗化面62不进行Sn置换。
(25)于上述(24)中所得到的基板30的两面上,将说明于上述D.中的焊锡保护膜组合物以20μm的厚度进行涂布。进行曝光、显影处理,而在焊锡焊区部份(包含通路孔及其岛部份)形成具有开口(开口径200μm)71的焊锡保护膜层(厚度20μm)70(参照图30(ZB))。更进一步,在焊锡保护膜层70的上层形成加强层78。
(26)其次,在焊锡保护膜层70的开口部71上形成厚度为5μm的镍电镀层72。更进一步,藉助于在镍电镀层72上形成厚度0.03μm的金电镀层74,而于通路孔160A、160B以及导体电路158上形成焊锡焊区75(参照图30(ZC))。
(27)然后,藉助于在焊锡保护膜层70的开口部71上印刷焊锡膏并以200℃进行再熔焊而形成焊锡凸块(焊锡体)76UA、76UB、76DA、76DB,即完成多层印刷电路板10的制造(参照图31)。
继续,就在该多层印刷电路板10上安装IC芯片以及安装于子板94的工序参照图32进行说明。在已完成的多层印刷电路板10的焊锡凸块76UA、76UB上以对应IC芯片90的焊锡焊区92的方式安装IC芯片90,并进行再熔焊以装上IC芯片90。同样地,藉助于再熔焊而于多层叠合电路板10的焊锡凸块76DA、76DB处将子板94装上。
接着,就本发明第3实施例的第1改变例的多层叠合电路板参照图35进行说明。图35(A)所示是第1改变例的多层叠合电路板的构成剖面图,而图35(B)是用以说明该多层叠合电路板的贯穿孔139以及岛260的形状的平面图。
如图35(B)所示,贯穿孔136的贯穿孔岛139是以圆形来形成,并分别附加有通路孔连接用的焊区137A、137B。在该焊区137A、137B之上是分别配设有被分割成2份的通路孔260的线路导线260a、260b。然后,该线路导线260a通过导体电路258而和用来与上层的通路孔360连接的焊区258A相连接。同样地,线路导线260b通过导体电路258而和用来与上层的通路孔360连接的焊区258B相连接。
在该第1改变例的构成中,藉助于分割通路孔260而提高位于配设有该通路孔260的层间树脂绝缘层350处的线路密度。
另外,在上述的第3实施例中虽然揭示了将多层叠合电路板的通路孔以及贯穿孔分割成2份而设立线路导线之例,但是若能分割成3份以上则可更进一步提高线路密度。
在如以上所说明的第3实施例的多层叠合电路板中,由于1个通路孔由多个线路导线所构成,因此能使数倍于通路孔的线路导线在层间树脂绝缘层上通过,故可谋求多层叠合电路板线路的高密度化。[第4实施例]
图36是第4实施例的电路基板的一实施例模式剖面图。
在第4实施例的电路基板中,在绝缘基板221上形成由厚膜构成的第一金属膜222,并在该第一金属膜222之上形成比第一金属膜222更薄的第二金属膜223,而该第二金属膜223的侧面比上述第一金属膜222的侧面更往外侧突出。另外,如图36所示,在形成将上述的二层构造的导体层覆盖的树脂绝缘层224时,第4实施例的效果就可发挥出来。
以绝缘基板221的材料而言,并不特别加以限制,可为由陶瓷等的无机材料所构成的基板,也可为由树脂等的有机材料所构成的基板。
此外,也可在上述的二层构造的导体层之下或之上形成其他的金属膜,而为了提高与树脂绝缘层间的紧密粘接性,亦可利用将上述等物质覆盖的形式而形成由其他金属膜所构成的粗化层。
更进一步,亦可将如图36所示构造的导体层及树脂绝缘层之中的其中一层重复形成。
以上述的二层构造导体层的形成方法而言,并不特别加以限制,例如,可举出以下所示的方法。
(1)第一方法
在由陶瓷等构成的基板上或在施行过粗化处理的树脂绝缘层等之上形成电镀保护膜后,于电镀保护膜的未形成部份上形成第一金属膜222以及第二金属膜223。
接着,除去电镀保护膜后,藉助于使用可较容易蚀刻掉第一金属膜222却又几乎不会蚀刻到的第二金属膜223的蚀刻液来进行蚀刻,即可形成由如图36所示形状的二层构造所构成的导体层。
例如,使用铜作为第一金属膜222的材料,使用镍作为第二金属膜223的材料,并藉助于使用硫酸与过氧化氢的混合液作为蚀刻液,即可形成上述构造的膜。
该方法系为在下述第4实施例的多层叠合电路板的制造方法中所使用的方法。
(2)第二方法
如图37所示,首先在绝缘基板231等之上形成第一电镀保护膜232(参照图37(A))。
第一电镀保护膜232的形成,可使用一般的光刻方法来进行。
其次,在第一电镀保护膜232的未形成部上形成第一金属膜233(参照图37(B))。由于该第一金属膜233以为厚膜者较佳,故以使用电解电镀来形成较佳。此外,其厚度是与第一电镀保护膜232的厚度大略相同者较佳。
接着,在第一电镀保护膜232的表面上施予金属可很容易地形成的处理(粗化处理或催化剂核的吸附)后,将第二电镀保护膜234以比第一电镀保护膜232的形成区域小的面积来形成(参照图37(C))。
之后,将第二金属膜235以填充于由第二电镀保护膜234间形成的凹陷部内的方式来形成(参照图37(D))。
由于第二金属膜235必须在不覆盖第二电镀保护膜234的情形下于第一电镀保护膜232上形成,故以使用无电解电镀较佳。
之后,藉助于将电镀保护膜去除,即可形成由第一金属膜233以及第二金属膜235所构成的二层构造的导体层(参照图37(E))。
其次,就第4实施例的多层叠合电路板进行说明。
第4实施例的多层叠合电路板,是一种在树脂基板上具有分别由树脂绝缘层及导体电路1层以上所形成的构造的多层叠合电路板,其特征在于:上述导体电路的至少1层系为包含在第一金属膜上层压比上述第一金属膜薄的第二金属膜而构成的二层构造导体层,且构成上述导体层的第二金属膜的侧面比上述第一金属膜的侧面更往外侧突出。
若依照该第4实施例的构成的话,由于在上述第一金属膜上所形成的第二金属膜的侧面比上述第一金属膜的侧面更往外侧突出,故即使是在因为该突出部份的构造而造成了温度产生变化等情况下,应力也不会集中于上述导体层的角部,结果即可防止在上述树脂绝缘层上产生裂隙。
在第4实施例的多层叠合电路板中,是使用在树脂基板上已直接形成导体电路的基板来作为树脂基板,在其上可个别设置1层的树脂绝缘层及导体电路,也可设置2层以上。更进一步,上述树脂绝缘层以及上述导体电路可设置于树脂基板的单面上,也可设置于两面上。
以下,将第4实施例的多层叠合电路板的制造方法作为多层叠合电路板之一例来进行说明。
(1)首先,制作在树脂基板的表面上具有下层导体电路的电路基板。
在此时,于铜箔之上形成蚀刻保护膜后,使用由硫酸与过氧化氢的混合液或过硫酸钠、过硫酸铵等水溶液所构成的蚀刻液来进行蚀刻,而形成下层导体电路。
此外,在该树脂基板上利用钻头穿设贯穿孔,并在该贯穿孔的壁面以及铜箔表面上施予无电解电镀而形成贯穿孔。无电解电镀则以铜电镀较佳。
更进一步,为了使铜箔能产生厚被覆亦可施行通电电镀。该通电电镀以铜电镀较佳。
此外,通电电镀之后,亦可将贯穿孔内壁以及通电电镀膜表面施行粗化处理。以粗化处理方法而言,可举例如:黑化(氧化)处理;使用有机酸与第二铜络合物的混合水溶液的喷洗处理;以及藉助由Cu-Ni-P针状合金电镀的处理等。
此外,必要时可对应在贯穿孔内填充导电焊锡膏,而覆盖该导电焊锡膏的导体层则可利用无电解电镀或通电电镀来形成。
(3)其次,在已形成的层间树脂绝缘层上设置用以确保与下层导体电路间电气的连接的通路孔用开孔。
在使用上述无电解电镀用粘接剂时,于曝光、显影之后可藉助于施行热硬化来设立通路孔用开孔。
另外,在使用热硬化性树脂时,于热硬化之后可藉助于激光加工而在上述层间树脂绝缘层上设立通路孔用开孔。
(4)其次,将上述层间树脂绝缘层粗化。在使用上述无电解电镀用粘接剂时,可将存在于上述层间树脂绝缘层表面的在酸或氧化剂中为可溶性的树脂粒子利用酸或氧化剂溶解除去,而完成无电解电镀用粘接剂表面的粗化。
(5)接下来,在层间树脂绝缘层表面已经过粗化的电路基板上赋予催化剂核。
在催化剂核的赋予中,以使用贵金属离子或贵金属胶体等较佳,一般而言使用氯化钯或钯胶体等。另外,为了固定催化剂核并以施行加热处理为较佳。以上述的催化剂核而言,则以钯较佳。
(6)接下来,在已赋予催化剂核的层间树脂绝缘层的表面上施予无电解电镀,以在粗化面全面上形成无电解电镀膜。无电解电镀膜的厚度以0.5~5μm较佳。
其次,在无电解电镀膜上形成电镀保护膜。
(7)其次,在电镀保护膜的未形成部上施予5~20μm厚度的通电电镀,而形成上层导体电路以及通路孔。
又,在通电电镀后,再藉助于无电解镍电镀而形成镍电镀膜。在上述镍电镀膜上,由Cu-Ni-P所构成的合金电镀即可很容易析出。此外,由于镍电镀膜具有可当作金属保护膜的作用,所以可防止在之后的蚀刻工序中有蚀刻过度的情形发生。
在此处,就上述的通电电镀而言,以使用铜电镀较佳。
(8)其次,去除电镀保护膜后,将已除去电镀保护膜的基板藉助于浸渍于硫酸与过氧化氢的混合液或过硫酸钠、过硫酸铵等水溶液中来施行蚀刻,以将存在于该电镀保护膜之下的无电解电镀膜去除,而成为独立的上层导体电路。
此时,特别是在使用硫酸与过氧化氢的混合液时,由于无电解镍电镀膜不会被蚀刻,而铜电镀膜则会稍微被蚀刻,所以会形成具有无电解镍电镀膜的侧面比通电铜电镀膜的侧面往外侧突出的二层构造的导体层。
(9)接下来,将已除去氧化膜的基板浸渍于电镀液中,在上述上层导体电路之上形成多孔质的Cu-Ni-P合金粗化层。此时,由于Cu-Ni-P合金粗化层很容易在镍电镀膜上析出,所以角部变得接近曲面,故即使在导体层膨胀、收缩时应力亦不易集中。
(10)其次,在该基板上形成例如无电解电镀用粘接剂之层以当作层间树脂绝缘层。
(11)更进一步,反复操作上述(3)~(9)的工序而设立上层之上层导体电路,以得到例如单面3层之6层两面多层叠合电路板。
以下,就第4实施例参照附图进行说明。B.多层叠合电路板的制造方法
(1)以厚度1mm且为由玻璃环氧树脂或BT(双马来酸酐缩亚胺三吖嗪)树脂所构成的基板30的两面上层压18μm的铜箔32所成的镀铜层压板作为起始材料(参照图38(A))。首先,将该镀铜层压板以钻头钻孔,继续形成电镀保护膜之后,在该基板上藉助于施予无电解电镀处理而形成贯穿孔36,更进一步,藉助于依据一般方法按照图案形状进行蚀刻而在基板的两面上形成内层导体电路32。
其次,将已形成内层导体电路32的基板水洗并干燥后,藉着施行以使用NaOH(10g/l)、NaC1O2(40g/l)及Na3PO4(6g/l)的水溶液作为氧化浴(黑化浴)的氧化浴处理,而在包含该贯穿孔36的内层导体电路34的全表面上形成粗化面38(参照图38(B))。
(2)藉助于将以环氧树脂作为主成分的树脂填充剂40利用印刷机涂布在基板的两面上,以将树脂填充剂40填充于内层导体电路34之间或是贯穿孔36之内,并进行加热干燥。亦即,藉助于该工序而使树脂填充剂40填充于内层导体电路34之间或是贯穿孔36之内(参照图38(C))。
(3)将经上述(2)处理完毕的基板30施行研磨,并接着进行抛光研究。然后,使填充的树脂填充剂40加热硬化(参照图38(D))。
(4)再进一步,在露出的内层导体电路34以及贯穿孔36的岛上面与第1实施例同样地形成厚度为2μm的由Cu-Ni-P构成的多孔质合金粗化层42,并进一步于该粗化层42的表面上设置厚度0.05μm的Sn层(参照图39(A))。但是Sn层未图示。
(5)在基板的两面上将与第1实施例相同的无电解电镀用粘接剂使用滚筒涂布器涂布2次,并在水平状态下放置20分钟之后,于60℃下干燥30分钟(参照图39(B))。
(6)在上述(5)之中已形成无电解电镀用粘接剂之层的基板上施行曝光、显影而形成具有开孔(通路孔用开孔48)且厚度为18μm的层间树脂绝缘层50(50a、50b)(参照图39(C))。
(7)将已形成通路孔用开孔48的基板在铬酸水溶液(700g/l)中于73℃下浸渍20分钟,以将存在于层间树脂绝缘层50里面的环氧树脂粒子溶解除去而粗化其表面并得到粗化面。其后,再将所得到的基板浸渍于中和溶液(シプレィ社制)后再水洗(参照图39(D))。
更进一步,在经粗面化处理后的该基板表面上,藉助于钯催化剂(ァトテック制)的赋予,将催化剂核附着于层间绝缘材层50的表面上或通路孔用开孔48的内壁面上。
(8)接下来,将基板浸渍在如以下所示的组成的无电解铜电镀水溶液中,而在粗面全体上形成厚度为0.8μm的无电解电镀膜52(参照图40(A))。[无电解电镀水溶液]
EDTA                   60 g/l
硫酸铜                 10 g/l
HCHO                   6  ml/l
NaOH                   10 g/l
α,α'-二吡啶基         80 mg/l
聚二乙醇(PEG)            0.1 g/l[无电解电镀条件]
温度60℃的液体下20分钟
(9)在无电解铜电镀膜52上贴上市售的感光性干膜,接下来安装掩模,再以100mJ/cm2进行曝光,并以0.8%碳酸钠进行显影处理,而设立电镀保护膜54(参照图40(B))。
(10)接下来,在与第1实施例相同的条件下施行通电铜电镀,而形成厚度13μm的通电铜电镀膜56。
(11)其次,将该基板30浸渍于由氯化镍(30g/l)、次亚磷酸钠(10g/l)及柠檬酸钠(10g/l)的水溶液(90℃)构成的无电解镍电镀浴中,而在通电铜电镀膜上形成厚度1.2μm的镍电镀层57(参照图40(C))。
(12)将电镀保护膜54以5%KOH剥离去除后,再将该基板浸渍于由硫酸与过氧化氢的混合液所构成的蚀刻液中以将电镀保护膜下的无电解铜电镀膜52蚀刻除去,而形成由无电解铜电镀膜52、电解铜电镀膜56以及镍膜57所构成的L/S=28/28且厚度为11μm的上层导体电路58(包含通路孔60)(参照图40(D))。
(13)接着,将镍膜上的氧化膜使用18重量%的盐酸去除之后,施行与上述(4)相同的处理,以在上层导体电路58的表面上形成厚度2μm的Cu-Ni-P合金粗化层42。
(14)继续,藉助于反复操作上述(5)~(13)的工序,以进一步形成上层之上层导体电路158、通路孔160及粗化层42,并在最后进行完具有开口的焊锡保护膜层70、镍电镀膜72以及金电镀膜74的形成之后,再形成焊锡凸块76,而得到具有焊锡凸块18的多层叠合电路板(参照图41(A)~图42(C))。(第2比较例)
不施行上述第4实施例中(11)的工序,即除了不形成镍膜之外,其余步骤皆与第4实施例相同而制得一多层叠合电路板。
针对在上述第4实施例以及第2比较例中所得到的多层叠合电路板,将其反复进行冷却到-55℃之后再加热至125℃的热循环试验1000次,并在试验后将多层叠合电路板利用钢丝锯切断,将导体电路以及层间树脂绝缘层的剖面以光学显微镜进行观察。
结果,在第4实施例中所得到的多层叠合电路板中完全没有发生裂隙,而在第2比较例中所得到的多层叠合电路板则在层间树脂绝缘层产生源自导体电路58等角部的裂隙。
在第4实施例中所得到的多层叠合电路板的剖面其光学显微镜照片如图43(A)以及(B)所示。
由图43中所示的导体电路的剖面可明显看出,构成上层导体电路58的通电电镀膜56的侧面比镍膜57的侧面更往外侧突出,因此推测若是起因于该上层导体电路58的构造,应力也不会集中于导体电路58的角部,结果即可防止在层间树脂绝缘层50上产生裂隙。
如以上所说明的那样,若依据第4实施例的电路基板的话,因为用来构成二层构造的导体层的第二金属膜的侧面比上述第一金属膜的侧面更往外侧突出,因而在于上述等导体层之上形成树脂绝缘层时,即使是在因为该突出部份的构造而造成了温度产生变化等情况下,应力也不会集中于上述导体层的角部,结果即可防止在上述树脂绝缘层上产生裂隙。
此外,若依据第4实施例的多层叠合电路板的话,因为用来构成二层构造的导体层的第二金属膜的侧面比上述第一金属膜的侧面更往外侧突出,因而在由于该突出部份的构造而造成了温度产生变化等情况下时,应力也不会集中于上述导体层的角部,结果即可防止在上述树脂绝缘层上产生裂隙。

Claims (14)

1.一种多层叠合电路板,该电路板系由层间树脂绝缘层及导体层交互层压而构成,其特征在于:
形成多个平坦层以作为上述导体层,并在上述多个平坦层上以至少一部份重叠的方式形成网眼孔。
2.一种多层叠合电路板,该电路板系将由层间树脂绝缘层及导体层交互层压而成的叠合线路层形成于模芯基板的两面上所构成,其特征在于:
将在上述模芯基板的至少一面上所形成的导体层形成为平坦层,同时亦将在上述层间树脂绝缘层间所形成的导体层中的至少一层形成为平坦层;以及
在上述模芯基板的平坦层及上述层间树脂绝缘层间的平坦层上以至少一部份重叠的方式形成网眼孔。
3.如权利要求1或2所述的多层叠合电路板,其特征在于:其中上述网眼孔的直径系以75~300μm来形成,而各网眼孔间的距离系以100~1500μm来形成。
4.一种多层叠合电路板,该电路板系由层间树脂绝缘层及导体层交互层压而成,并在最上层具有用来安装芯片的芯片安装区域,且导体层间利用通路孔相连接,其特征在于:
在作为上述导体层所形成的平坦层上设立网眼孔,同时在隔着上述芯片安装区域与层间树脂绝缘层而相向的区域的网眼孔的至少一部份上,配设用来连接位于该孔内的贯穿孔或通路孔岛以及通路孔的焊区。
5.一种多层叠合电路板,该电路板系由层间树脂绝缘层及导体层交互层压而成,并在最上层具有用来安装芯片的芯片安装区域,且导体层间利用通路孔相连接,其特征在于:
在作为上述导体层所形成的平坦层上设立网眼孔,同时在隔着上述芯片安装区域与层间树脂绝缘层而相向的区域的网眼孔的至少一部份上,于该孔内配设通路孔的岛。
6.一种多层叠合电路板,该电路板系由层间树脂绝缘层及导体层交互层压而成,并在最上层具有用来安装芯片的芯片安装区域,其特征在于:
在作为上述导体层所形成的平坦层上设立网眼孔,同时在隔着上述芯片安装区域与层间树脂绝缘层而相向的区域的网眼孔的至少一部份上,于该孔内配设β状导体层。
7.一种多层叠合电路板,该电路板是为在具有贯穿孔的基板上将层间树脂绝缘层及导体层交互层压而构成,并在最上层具有用来安装芯片的芯片安装区域,其特征在于:
在作为上述导体层所形成的平坦层上设立网眼孔,同时在隔着该芯片安装区域与层间树脂绝缘层而相向的区域的网眼孔的至少一部份上,于该孔内配设贯穿孔的岛。
8.一种多层叠合电路板,该电路板系将层间树脂绝缘层及导体层交互地层压,并将各导体层间以通路孔相连接的多层线路层形成于模芯基板上所构成,其特征在于:
上述1个通路孔系利用多个线路导线所形成。
9.一种多层叠合电路板,该电路板系将层间树脂绝缘层及导体层交互地层压,并将各导体层间以通路孔相连接的多层线路层形成于模芯基板上,其特征在于:
上述1个通路孔系利用2条线路导线所形成。
10.一种多层叠合电路板,该电路板系将层间树脂绝缘层及导体层交互地层压,并将各导体层间以通路孔相连接的多层线路层形成于模芯基板上,上述导体层藉助于在模芯基板上所形成的贯穿孔而与该模芯基板里面侧的导体层作电气的连接,其特征在于:
在上述模芯基板的1个贯穿孔上配设多个线路导线;以及
在已配设上述多个线路导线的贯穿孔正上方上,配设由分别与上述各线路导线相连接的多个线路导线所构成的通路孔。
11.一种多层叠合电路板,该电路板系将层间树脂绝缘层及导体层交互地层压,并将各导体层间以通路孔相连接的多层线路层形成于模芯基板的两面上,上述模芯基板两面的导体层彼此间藉助于在模芯基板上所形成的贯穿孔而作电气的连接,其特征在于:
在上述模芯基板的1个贯穿孔上配设多个线路导线;以及
在已配设上述多个线路导线的贯穿孔正上方上,配设由分别与上述各线路导线相连接的多个线路导线所构成的通路孔。
12.一种多层叠合电路板,该电路板系将层间树脂绝缘层及导体层交互地层压,并将各导体层间以通路孔相连接的多层线路层形成于模芯基板的两面上,上述模芯基板两面的导体层彼此间是藉助于在模芯基板上所形成的贯穿孔而作电气的连接,其特征在于:
在上述模芯基板的贯穿孔内以填充剂加以填充,同时形成覆盖起自该填充剂贯穿孔的露出面的导体层;
该贯穿孔以及该导体层系被多次地分割;以及
在已被上述被分割的导体层覆盖的贯穿孔正上方上,配设由分别与该被分割的导体层相连接的线路导线所构成的通路孔。
13.一种电路基板,该基板具有包含二层构造导体层的导体电路,该二层构造导体层系由在第一金属膜上层压比上述第一金属膜薄的第二金属膜而构成,其特征在于:
构成上述导体层的第二金属膜的侧面比上述第一金属膜的侧面更往外侧突出。
14.一种多层叠合电路板,具有在树脂基板上分别形成1层以上的树脂绝缘层及导体电路的构造,其特征在于:
上述导体电路的至少1层包含在第一金属膜上层压比上述第一金属膜薄的第二金属膜而构成的二层构造导体层;以及
构成上述导体层的第二金属膜的侧面系比上述第一金属膜的侧面更往外侧突出。
CN99811085A 1998-09-17 1999-09-08 多层叠合电路板 Pending CN1318274A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP283437/1998 1998-09-17
JP28343798A JP4127433B2 (ja) 1998-09-17 1998-09-17 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP32453598A JP2000133941A (ja) 1998-10-28 1998-10-28 多層ビルドアップ配線板
JP324535/1998 1998-10-28
JP36296198A JP2000188447A (ja) 1998-12-21 1998-12-21 配線基板およびプリント配線板
JP362961/1998 1998-12-21
JP315/1999 1999-01-05
JP00031599A JP4127440B2 (ja) 1999-01-05 1999-01-05 多層ビルドアップ配線板

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CN2008100810361A Division CN101267715B (zh) 1998-09-17 1999-09-08 多层叠合电路板
CN2008100810376A Division CN101267716B (zh) 1998-09-17 1999-09-08 多层叠合电路板
CN2008100810380A Division CN101267717B (zh) 1998-09-17 1999-09-08 多层叠合电路板

Publications (1)

Publication Number Publication Date
CN1318274A true CN1318274A (zh) 2001-10-17

Family

ID=27453142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99811085A Pending CN1318274A (zh) 1998-09-17 1999-09-08 多层叠合电路板

Country Status (8)

Country Link
US (3) US6613986B1 (zh)
EP (2) EP1868423A1 (zh)
KR (4) KR20090059173A (zh)
CN (1) CN1318274A (zh)
DE (1) DE69942279D1 (zh)
MY (2) MY123224A (zh)
TW (1) TW453146B (zh)
WO (1) WO2000018202A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160026B (zh) * 2003-05-21 2011-08-03 日立化成工业株式会社 底漆、带有树脂的导体箔、层叠板以及层叠板的制造方法
TWI488555B (zh) * 2012-02-15 2015-06-11 Eastern Kk 基板基準孔之加工方法
CN111415587A (zh) * 2020-03-31 2020-07-14 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
CN112018481A (zh) * 2020-08-07 2020-12-01 中国电子科技集团公司第三十八研究所 一种传输线不对称近金属格栅小型化集成微波功分器

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6398986B1 (en) * 1995-12-21 2002-06-04 Cooper Industries, Inc Food grade vegetable oil based dielectric fluid and methods of using same
DE69934981T2 (de) 1998-05-19 2007-11-15 Ibiden Co., Ltd., Ogaki Gedruckte leiterplatte und verfahren zur herstellung
CN1318274A (zh) * 1998-09-17 2001-10-17 伊比登株式会社 多层叠合电路板
DE10117994A1 (de) * 2001-04-10 2002-10-24 Orga Kartensysteme Gmbh Trägerfolie für elektronische Bauelemente zur Einlaminierung in Chipkarten
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
JP2003046034A (ja) * 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
JP3864093B2 (ja) * 2002-01-10 2006-12-27 シャープ株式会社 プリント配線基板、電波受信用コンバータおよびアンテナ装置
US6848912B2 (en) * 2002-12-12 2005-02-01 Broadcom Corporation Via providing multiple electrically conductive paths through a circuit board
US6787443B1 (en) * 2003-05-20 2004-09-07 Intel Corporation PCB design and method for providing vented blind vias
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
US7057115B2 (en) * 2004-01-26 2006-06-06 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
JP2005303090A (ja) * 2004-04-13 2005-10-27 Toshiba Corp 配線基板および配線基板の製造方法
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Bga 패키지 기판 및 그 제작 방법
US7659193B2 (en) * 2005-12-23 2010-02-09 Phoenix Precision Technology Corporation Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
JP4728828B2 (ja) * 2006-02-09 2011-07-20 パナソニック株式会社 配線基板の製造方法
CA2654797A1 (en) * 2006-06-14 2007-12-21 Basf Se Method for producing electrically conductive surfaces on a carrier
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US7595112B1 (en) * 2006-07-31 2009-09-29 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Resin infusion of layered metal/composite hybrid and resulting metal/composite hybrid laminate
KR100772113B1 (ko) * 2006-09-28 2007-11-01 주식회사 하이닉스반도체 입체 인쇄회로 기판
US20080142252A1 (en) * 2006-12-13 2008-06-19 Romi Mayder Solid via with a contact pad for mating with an interposer of an ATE tester
US20080169124A1 (en) * 2007-01-12 2008-07-17 Tonglong Zhang Padless via and method for making same
TWI316381B (en) * 2007-01-24 2009-10-21 Phoenix Prec Technology Corp Circuit board and fabrication method thereof
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
JP2009099624A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
JP5085266B2 (ja) 2007-10-12 2012-11-28 富士通株式会社 配線基板およびその製造方法
JP5284235B2 (ja) * 2008-09-29 2013-09-11 日本特殊陶業株式会社 半導体パッケージ
US8186053B2 (en) 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
US20100149771A1 (en) * 2008-12-16 2010-06-17 Cree, Inc. Methods and Apparatus for Flexible Mounting of Light Emitting Devices
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
KR101609597B1 (ko) * 2009-02-16 2016-04-07 삼성디스플레이 주식회사 회로기판 및 이를 갖는 표시패널 어셈블리
JP5463235B2 (ja) * 2010-07-30 2014-04-09 日立オートモティブシステムズ株式会社 車載用電子機器に用いる基板構造
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
TW201340807A (zh) * 2011-12-28 2013-10-01 Panasonic Corp 撓性配線基板與其製造方法、使用其之裝載製品、及撓性多層配線基板
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
CN104378907B (zh) * 2013-08-12 2017-06-30 富葵精密组件(深圳)有限公司 电路板及其制作方法
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
JP6281871B2 (ja) * 2014-05-27 2018-02-21 株式会社伸光製作所 端面電極を有するプリント配線板の製造方法
JP6270630B2 (ja) * 2014-05-27 2018-01-31 株式会社伸光製作所 端面電極を有するプリント配線板の製造方法
JP6270628B2 (ja) * 2014-05-27 2018-01-31 株式会社伸光製作所 端面電極を有するプリント配線基板の製造方法
JP6270629B2 (ja) * 2014-05-27 2018-01-31 株式会社伸光製作所 端面電極を有するプリント配線板の製造方法
EP3236721B1 (en) * 2014-11-28 2021-05-26 Zeon Corporation Manufacturing method for multi-layer printed circuit board
JP6819682B2 (ja) * 2016-06-06 2021-01-27 昭和電工マテリアルズ株式会社 多層配線板の製造方法
SG11201810491SA (en) * 2016-06-06 2018-12-28 Hitachi Chemical Co Ltd Method for manufacturing multilayer wiring board
JP6346916B2 (ja) * 2016-06-13 2018-06-20 新光電気工業株式会社 配線基板及びその製造方法
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法
US10054979B1 (en) * 2017-06-19 2018-08-21 Dell Products, L.P. Placement of ground vias for high-speed differential signals
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4120027Y1 (zh) 1964-02-04 1966-09-21
US3646246A (en) * 1970-05-22 1972-02-29 Honeywell Inf Systems Circuit board and method of making
US3739469A (en) * 1971-12-27 1973-06-19 Ibm Multilayer printed circuit board and method of manufacture
US3799777A (en) * 1972-06-20 1974-03-26 Westinghouse Electric Corp Micro-miniature electronic components by double rejection
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
JPS49117970A (zh) 1973-03-16 1974-11-11
DE2509912C3 (de) * 1975-03-07 1979-11-29 Robert Bosch Gmbh, 7000 Stuttgart Elektronische Dünnfilmschaltung
US3964666A (en) * 1975-03-31 1976-06-22 Western Electric Company, Inc. Bonding contact members to circuit boards
US4303715A (en) * 1977-04-07 1981-12-01 Western Electric Company, Incorporated Printed wiring board
CA1167403A (en) * 1979-07-10 1984-05-15 Unilever Limited Microbial heteropolysaccharide
JPS56119679U (zh) * 1980-02-15 1981-09-11
US4506004A (en) * 1982-04-01 1985-03-19 Sullivan Donald F Printed wiring board
FR2522459A1 (fr) * 1982-02-26 1983-09-02 Serras Paulet Edouard Circuit electrique imprime
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
JPS60211897A (ja) * 1984-04-05 1985-10-24 日本電気株式会社 多層配線基板
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
JPH0648754B2 (ja) 1987-02-14 1994-06-22 日本電気株式会社 配線基板の製造方法
JPH01163634A (ja) 1987-12-21 1989-06-27 Daido Steel Co Ltd 温度測定方法
JPH01282888A (ja) 1988-05-10 1989-11-14 Seiji Ando 多層プリント配線板
US5153987A (en) * 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
US5182420A (en) * 1989-04-25 1993-01-26 Cray Research, Inc. Method of fabricating metallized chip carriers from wafer-shaped substrates
JP2664485B2 (ja) * 1989-07-03 1997-10-15 日本電信電話株式会社 セラミック多層配線板
JP2773366B2 (ja) * 1990-03-19 1998-07-09 富士通株式会社 多層配線基板の形成方法
JPH0455555A (ja) 1990-06-25 1992-02-24 Misawa Homes Co Ltd 建物の手摺支柱の設置構造
JPH0464279A (ja) * 1990-07-04 1992-02-28 Fujitsu Ltd 多層薄膜配線基板
US5270488A (en) * 1990-07-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Shield construction for electrical devices
US5296649A (en) * 1991-03-26 1994-03-22 The Furukawa Electric Co., Ltd. Solder-coated printed circuit board and method of manufacturing the same
US5173987A (en) * 1991-04-12 1992-12-29 Abington, Inc. Rotary air jet screen cleaning device
US5344893A (en) * 1991-07-23 1994-09-06 Ibiden Co., Ltd. Epoxy/amino powder resin adhesive for printed circuit board
JPH0575258A (ja) 1991-09-11 1993-03-26 Fujitsu Ltd プリント配線板の製造方法
JPH0669660A (ja) 1992-03-26 1994-03-11 Nec Corp プリント配線板およびその製造方法
JPH0621611A (ja) * 1992-06-30 1994-01-28 Fujitsu Ltd プリント配線板の製造方法
JPH06120659A (ja) * 1992-10-06 1994-04-28 Toray Ind Inc 多層配線構成体
JP2648552B2 (ja) * 1993-05-06 1997-09-03 ミネソタ マイニング アンド マニュファクチャリング カンパニー 金属配線の接続方法
US5519177A (en) * 1993-05-19 1996-05-21 Ibiden Co., Ltd. Adhesives, adhesive layers for electroless plating and printed circuit boards
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
JPH07115283A (ja) 1993-10-19 1995-05-02 Shin Kobe Electric Mach Co Ltd 内層回路入り多層シールド板および内層用回路板
DE69428181T2 (de) * 1993-12-13 2002-06-13 Matsushita Electric Ind Co Ltd Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
JPH07235741A (ja) * 1993-12-27 1995-09-05 Ngk Spark Plug Co Ltd 多層配線基板
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP2869338B2 (ja) 1994-06-17 1999-03-10 鐘紡株式会社 巻糸ボビンの汚れ検出装置
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
WO1996017503A1 (fr) 1994-12-01 1996-06-06 Ibiden Co., Ltd. Carte a circuit imprime multicouche et son procede de production
TW323432B (zh) * 1995-04-28 1997-12-21 Victor Company Of Japan
CN1090891C (zh) 1995-10-23 2002-09-11 揖斐电株式会社 多层印刷电路板的制造方法及其制成的多层印刷电路板
US5767447A (en) * 1995-12-05 1998-06-16 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
JPH09157616A (ja) * 1995-12-08 1997-06-17 Daikin Ind Ltd 含フッ素接着剤ならびにそれを用いた接着性フィルムおよび積層体
JP2830812B2 (ja) * 1995-12-27 1998-12-02 日本電気株式会社 多層プリント配線板の製造方法
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
JP3229923B2 (ja) * 1996-03-01 2001-11-19 イビデン株式会社 多層プリント配線板およびその製造方法
US6078502A (en) * 1996-04-01 2000-06-20 Lsi Logic Corporation System having heat dissipating leadframes
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
JP3050807B2 (ja) 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
JP3050812B2 (ja) * 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
US5847327A (en) * 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6217987B1 (en) * 1996-11-20 2001-04-17 Ibiden Co. Ltd. Solder resist composition and printed circuit boards
JPH10163634A (ja) 1996-11-27 1998-06-19 Kyocera Corp 多層配線基板
DE69740139D1 (de) * 1996-12-19 2011-04-14 Ibiden Co Ltd Mehrlagige Leiterplatte
JPH10200271A (ja) 1997-01-13 1998-07-31 Kyocera Corp 多層配線基板
JPH10261869A (ja) 1997-01-17 1998-09-29 Ibiden Co Ltd 多層プリント配線板
US6323436B1 (en) * 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
JPH10335817A (ja) 1997-05-27 1998-12-18 Kyocera Corp 多層配線基板
US6639155B1 (en) * 1997-06-11 2003-10-28 International Business Machines Corporation High performance packaging platform and method of making same
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
KR100453437B1 (ko) 1997-10-14 2004-10-15 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조방법, 스루홀 충전용 수지조성물
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JPH11121933A (ja) 1997-10-17 1999-04-30 Canon Inc 多層プリント配線板および電子部品を実装したプリント配線板
FI106585B (fi) * 1997-10-22 2001-02-28 Nokia Mobile Phones Ltd Koaksiaalijohto, menetelmä koaksiaalijohdon valmistamiseksi ja langaton viestin
JP3618044B2 (ja) * 1997-12-26 2005-02-09 富士通株式会社 多層薄膜配線基板
JPH11261010A (ja) * 1998-03-13 1999-09-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
CN1318274A (zh) 1998-09-17 2001-10-17 伊比登株式会社 多层叠合电路板
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6046909A (en) * 1998-11-16 2000-04-04 Intel Corporation Computer card with a printed circuit board with vias providing strength to the printed circuit board
JP2000232269A (ja) * 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物
US6303871B1 (en) * 1999-06-11 2001-10-16 Intel Corporation Degassing hole design for olga trace impedance
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP3502800B2 (ja) * 1999-12-15 2004-03-02 新光電気工業株式会社 半導体装置の製造方法
US6528145B1 (en) * 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160026B (zh) * 2003-05-21 2011-08-03 日立化成工业株式会社 底漆、带有树脂的导体箔、层叠板以及层叠板的制造方法
TWI488555B (zh) * 2012-02-15 2015-06-11 Eastern Kk 基板基準孔之加工方法
CN111415587A (zh) * 2020-03-31 2020-07-14 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
CN112018481A (zh) * 2020-08-07 2020-12-01 中国电子科技集团公司第三十八研究所 一种传输线不对称近金属格栅小型化集成微波功分器

Also Published As

Publication number Publication date
WO2000018202A1 (fr) 2000-03-30
MY123224A (en) 2006-05-31
KR20080023369A (ko) 2008-03-13
US7514779B2 (en) 2009-04-07
KR20080024239A (ko) 2008-03-17
EP1137333A4 (en) 2004-03-24
EP1137333B1 (en) 2010-04-21
DE69942279D1 (de) 2010-06-02
TW453146B (en) 2001-09-01
US20090173523A1 (en) 2009-07-09
US6613986B1 (en) 2003-09-02
EP1137333A1 (en) 2001-09-26
MY141631A (en) 2010-05-31
KR20010085811A (ko) 2001-09-07
EP1868423A1 (en) 2007-12-19
US20030102151A1 (en) 2003-06-05
KR20090059173A (ko) 2009-06-10
US7847318B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
CN1318274A (zh) 多层叠合电路板
CN1199536C (zh) 多层印刷配线板及多层印刷配线板的制造方法
CN1155304C (zh) 无电解电镀用粘接剂以及印刷布线板
CN1155303C (zh) 无电解电镀用粘接剂以及印刷布线板
CN1168361C (zh) 具有充填导电孔构造的多层印刷布线板
CN1462574A (zh) 多层印刷电路板
CN1237852C (zh) 多层印制线路板及其制造方法,填充通孔的树脂组合物
CN1278413C (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN1150079C (zh) 抗焊剂组成物与印刷电路板
CN100336426C (zh) 多层印刷电路板以及多层印刷电路板的制造方法
CN1262859A (zh) 印刷电路板及其制造方法
CN1275312C (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1321410A (zh) 印刷布线板及其制造方法
CN1217565C (zh) 多层印刷电路板及其制造方法
CN1299542C (zh) 通孔布线板
CN1338117A (zh) 多层电路板和半导体装置
CN1675760A (zh) 多层印刷线路板
CN1321411A (zh) 印刷布线板及其制造方法
CN1301480A (zh) 印刷布线板和印刷布线板的制造方法
CN1271894C (zh) 导电层形成用水性分散液、导电层、电子器件、电路板及其制造方法,以及多层布线板及其制造方法
CN1765161A (zh) 刚挠性电路板
CN1771771A (zh) 多层印刷电路板
CN1553761A (zh) 多层印刷电路板、阻焊配方、多层印刷电路板的制造方法和半导体器件
CN1327399A (zh) 辊涂机和使用它来制造印刷电路板的方法
CN1893765A (zh) 多层印刷电路板、阻焊配方、多层印刷电路板的制造方法和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication