CN1326244C - 永久性硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器 - Google Patents

永久性硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器 Download PDF

Info

Publication number
CN1326244C
CN1326244C CNB031084907A CN03108490A CN1326244C CN 1326244 C CN1326244 C CN 1326244C CN B031084907 A CNB031084907 A CN B031084907A CN 03108490 A CN03108490 A CN 03108490A CN 1326244 C CN1326244 C CN 1326244C
Authority
CN
China
Prior art keywords
silicon
oxide
nitride
memory
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031084907A
Other languages
English (en)
Other versions
CN1490876A (zh
Inventor
蔡洙杜
金柱亨
金桢雨
蔡熙顺
柳元壹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1490876A publication Critical patent/CN1490876A/zh
Application granted granted Critical
Publication of CN1326244C publication Critical patent/CN1326244C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7888—Transistors programmable by two single electrons
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/06—Floating gate cells in which the floating gate consists of multiple isolated silicon islands, e.g. nanocrystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

提供了一永久性硅/氧化物/氮化物/硅/氮化物/氧化物/硅(SONSNOS)存储器。该SONSNOS存储器包括堆叠在衬底通道上的第一和第二绝缘层，分别形成在第一绝缘层之上和第二绝缘层之下的第一和第二介电层，插入在第一和第二介电层间的一Ⅳ族半导体层，硅量子点，或金属量子点。该SONSNOS存储器提高了编程速率和存储能力。

Description

永久性硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器
技术领域
本发明涉及永久性存储器，且更具体地，是具有改善了容量的硅/氧化物/氮化物/硅/氮化物/氧化物/硅(SONSNOS)存储器。
背景技术
图1示出了传统的快闪电可擦除可编程只读存储器(EEPROM)的横截面图。这里，该快闪EEPROM，作为永久性存储器，即使在切断电源的状态下，仍能保存数据。
参考图1，一栅极17被置于包含一源极13和一漏极15的衬底11上，且一栅极氧化物21，一浮置栅极23以及一绝缘层25依次堆叠在该栅极17和衬底11之间。
通常，一闪存可以使用从该衬底11的一部分注入的热离子编程，更详细地说，是从在源极13和漏极15间形成的电子通道注入。热离子注入机制包括将传递负电荷至浮置电极23的电子转变成热离子。此后，源极13和衬底11中相应的部分接地，且在栅极17上施加一相对高的正电压以形成一吸引电子的电场。此外，在漏极15上施加一适当的正电压以产生热离子。该热离子通过栅极17的电场被注入到浮置电极23中。当在该浮置电极23中积累起足够量的负电荷时，该浮置电极23的负电动势被提高到场效应晶体管(FET)的阈值电压以阻碍电子通过该通道流动。该读电流的大小被用来决定是否该闪存是可编程的。该浮置电极的放电被认为是擦除。在此，擦除是通过该浮置电极与该衬底间的一隧道机构执行的。从闪存中擦除数据的操作是通过当一存储单元的漏极浮置时，在源极上施加一高的正电压且将栅极和衬底接地，来执行的。
然而，由于闪存具有低保存性的缺点，一用于增加信息容量且改善工艺性能的硅/氧化物/氮化物/氧化物/硅(SONOS)存储器在1987年第8卷第3期93页的IEEE电子设备函件(IEEE Electron Device Letters，Vol.8，No.3，PP93，1987)中被CHAN等人引入。
图2示出了传统SONOS存储器的截面图。
参考图2，一栅极37被置于包含一源极33和一漏极35的衬底31上，且作为绝缘层的氧化硅层41和45形成于衬底31和栅极37之间。此外，一用于捕获电子的非导电性介电层43被插在氧化硅层41和45间。
当每一单元包含2位的SONOS存储器运行时，该SONOS存储器的2位，一左位和一右位，采用使用热离子的传统编程方法；然而，每一位在不同的方向以一相对低的栅极电压读取数据。例如，当将源极接地或在其上施加一低压时，该SONOS存储器的一右位通过在一栅极或一漏极上施加一编程电压而被编程。因此，热离子被充分地加速且注入到邻近漏极的一非导电介电层的一个区域。然而，当将漏极接地或在其上施加一低压时，该SONOS存储器通过在该栅极和该源极上以相反的方向施加一读取电压而被读取。因此，一左位通过交换该源极和该漏极的电压而被编程和读取。当一位被编程时，在另一位中的信息被保持。
该SONOS存储器使用一相对低水平的栅极电压在一相反的方向读取数据，使得横跨通道的势位降大大地减小。因此，增加了电荷被捕获进本地捕获区的效应，使得能够以较高的速率进行SONOS存储器的编程。此外，该SONOS存储器能够通过在栅极，右位的漏极和左位的源极上施加一适当的擦除电压而改进擦除机构。进一步地，该SONOS存储器通过防止SONOS存储器在循环操作中的损坏，能够延长该设备的使用寿命。
然而，不考虑SONOS存储器的优点，仍需要与传统SONOS存储器相比具有更大的容量，且能够以更高的速率编程的存储器。
发明内容
本发明利用硅/氧化物/氮化物/氧化物/硅(SONOS)存储器的优点提供了一种具有高操作速率和高容量的存储器。
根据本发明的一个方面，提供了一硅/氧化物/氮化物/硅/氮化物/氧化物/硅(SONSNOS)存储器，其具有一半导体衬底，该半导体衬底包括被一预定距离隔离开的源极和漏极以及一用于在源极和漏极间移动电子的通道，一形成于半导体衬底上用于控制源于通道的电子的输入的栅极，该SONSNOS存储器包括堆叠在衬底通道上且在栅极下的第一和第二绝缘层，分别形成在第一绝缘层之上和第二绝缘层之下的第一和第二介电层，和插入在第一和第二介电层间的一IV族半导体层。
根据本发明的另一方面，提供了一SONSNOS存储器，其具有一半导体衬底，该半导体衬底包括被一预定距离隔离开的源极和漏极以及一用于在源极和漏极间移动电子的通道，一形成于半导体衬底上用于控制源于通道的电子的输入的栅极，该SONSNOS存储器包括堆叠在衬底通道上且在栅极下的第一和第二绝缘层，分别形成在第一绝缘层之上和第二绝缘层之下的第一和第二介电层，以及插入第一和第二介电层间的由一IV族半导体材料所组成的纳米量子点或由一金属组成的纳米量子点。
这里，优选地，该第一和第二绝缘层的每一层由从SiO2，Al2O3，TaO2和TiO2中选出的一种材料制成。
优选地，该第一和第二介电层的每一层由Si3N4和PZT其中之一制成。
优选地，该IV族半导体材料是Si和Ge的其中之一。
优选地，该金属是金(Au)和铝(Al)的其中之一。
优选地，该纳米量子点由LPCVD方法和溅射方法其中之一制成。
根据本发明的又一方面，提供了一多SONSNOS存储器，其具有一半导体衬底，该半导体衬底包括被一预定距离隔离开的源极和漏极以及一用于在源极和漏极间移动电子的通道，一形成于半导体衬底上用于控制源于通道的电子的输入的栅极，该多SONSNOS存储器包括堆叠在衬底通道上且在栅极下的第一和第二绝缘层，形成在第一绝缘层之上和第二绝缘层之下的多个介电层，以及插入每个介电层间的多个IV族半导体层。
根据本发明的再一方面，提供了一多SONSNOS存储器，其具有一半导体衬底，该半导体衬底包括被一预定距离隔离开的源极和漏极以及一用于在源极和漏极间移动电子的通道，一形成于半导体衬底上用于控制源于通道的电子的输入的栅极，该多SONSNOS存储器包括堆叠在衬底通道上且在该栅极下的第一和第二绝缘层，形成在第一绝缘层之上和第二绝缘层之下的多个介电层，以及插入每个介电层间的由一IV族半导体材料所组成的纳米量子点或由金属制成的纳米量子点。
这里，优选地，该第一和第二绝缘层的每一层由从SiO2，Al2O3，TaO2和TiO2中选出的一种材料制成。
优选地，该第一和第二介电层的每一层由Si3N4和PZT其中之一制成。
优选地，该IV族半导体材料是Si和Ge的其中之一。
优选地，该金属是Au和Al的其中之一。
优选地，该纳米量子点由LPCVD方法和溅射方法其中之一制成。
根据本发明的SONSNOS存储器增加了用于存储电子以提高编程速率的捕获地点，且通过插入硅层增加了该存储器的容量。
附图说明
本发明的上述方面和优点将通过在优选实施例中的详细描述，并参考附图，变得愈发明显。其中：
图1为一传统闪存的剖面图；
图2为一传统SONOS存储器的剖面图；
图3为根据本发明第一实施例的硅/氧化物/氮化物/硅/氮化物/氧化物/硅(SONSNOS)存储器的透视图；
图4A为根据本发明第二实施例的SONSNOS存储器的透视图；
图4B为图4A中圈A部分的放大图；
图5为根据本发明第三实施例的多SONSNOS存储器的剖面图；
图6为根据本发明第四实施例的多SONSNOS存储器的剖面图；
图7为对用于记录和擦除记忆的栅极电压的变化作出反应时，在根据本发明的第一实施例的多SONSNOS存储器中和传统SONOS存储器中平带电压变化的曲线图。
具体实施方式
本发明将结合附图作完全地描述，其中示出了本发明的优选实施例。
图3为根据本发明第一实施例的硅/氧化物/氮化物/硅/氮化物/氧化物/硅(SONSNOS)存储器的透视图。
参考图3，一栅极107被置于包含一源极103和一漏极105的衬底101上，且一多层ONSNO层被插入在衬底101和栅极107间以捕获电子。一电子通道形成于源极和漏极103和105之间。这里，该栅极107可使用一半导体，如硅(Si)或金属制成。
该ONSNO层包括分别位于衬底101上和栅极107下的第一和第二氧化物层111a和111b，分别位于第一氧化物层111a上和第二氧化物层111b下的第一和第二氮化物层113a和113b，以及插于第一氮化物层113a和第二氮化物层113b间的硅层115。
该第一和第二氧化物层111a和111b由一绝缘材料制成，如氧化硅(SiO)，氧化铝(Al2O3)，氧化钽(TaO2)，或氧化钛(TiO2)，且该第一和第二氮化物层113a和113b由包括一捕获位置的金属制成，如氮化硅(Si3N4)或PZT，达到一大于1012/cm2的数量。此外，该硅层115能够被一锗层取代。
为了制造根据本发明第一实施例的SONSNOS存储器，通过少量地向衬底101中注入离子形成通道区，且在该通道区上形成ONSNO层。此后，用于形成栅极107的半导体层被沉积在ONSNO层上，且通过使用照相工艺形成该半导体层图形的方式来蚀刻栅极107。采用栅极107作为掩模，离子被深度和少量地(heavily and lightly)注入以形成源极和漏极103和105，使得栅极107完整。
为了在SONSNOS存储器中存贮信息，当将源极103接地或在源极103上施加一低压时，在漏极105上施加一第一正电压，且在栅极107上施加一高于第一正电压的第二正电压。在这种情况下，从源极103至漏极105形成一电子通道，通过因形成在栅极107中的电场所致的隧道穿过第一氧化物层111a，移动至漏极105的电子被捕获在第一氮化物层113a和硅层115间的交界面上，硅层115的缺陷中，或是硅层115和第二氮化物层113b间的交界面上。因为根据本发明第一实施例的SONSNOS存储器与传统SONOS存储器相比，增加了捕获电子的位置，该SONSNOS存储器因而其能够确保更大的容量。
为了从该存储器中读取信息，低于第一正电压的第三正电压被施加在漏极105上，且该栅极107电压被设置为第四电压，其低于第三电压。为读取记录的信息，基于存储单元阈值电压的极性，当高于参考电流的一电流在源极和漏极103和105间流过时，赋予值为1的数据，而当低于参考电流的一电流在源极和漏极103和105间流过时，赋予值为0的数据。
为了擦除存储单元中的信息，在栅极107上施加0V，在源极103上施加一高电压，且将漏极105开路。结果，电子被抽取回至源极区103使得存储单元中的信息被擦除掉。
图4A为根据本发明第二实施例的SONSNOS存储器的透视图。
附图标记121代表衬底，123代表源极，125代表漏极，127代表栅极，131a代表第一氧化物层，131b代表第二氧化物层，133a代表第一氮化物层，133b代表第二氮化物层，135代表硅量子点(silicon quantum dot)。除了包含硅量子点135而不是硅层115之外，根据本发明第二实施例的SONSNOS存储器的结构与根据本发明第一实施例的SONSNOS存储器的结构类似。这里，由金(Au)或铝(Al)制成的金属量子点可以代替硅量子点135。
图4B为图4A中圈A部分的放大图。
该硅量子点135能够被金属量子点(metal quantum dot)取代，且该硅量子点135或金属量子点能够用物理或化学的方法制造。
制造硅量子点135或金属量子点的物理方法的范例包括溅射法，真空合成法，气相合成法，浓缩相合成法，采用离子群束的高沉积法，固化法，高速碾磨法，混合合金加工法，沉积法，以及溶胶-凝胶法。制造硅量子点135或金属量子点的化学方法的范例包括低压化学气相沉积法(LPCVD)。
回到图4A，为了制造根据本发明第二实施例的SONSNOS存储器，离子被少量地注入衬底121以形成一通道区。在第一氧化物层131a和第一氮化物层133a被沉积后，采用物理或化学的方法在第一氮化物层133a上形成硅量子点135。此后，第二氮化物层133b，第二氧化物层131b，以及用于形成栅极127的半导体层被沉积在硅量子点135上，且这些层图形形成和蚀刻如图4A所示。使用栅极127的半导体层作为掩模，离子被大量注入。结果，形成了源极和漏极123和125，且形成了栅极127。
根据本发明第二实施例的SONSNOS存储器的读取，记录和擦除操作与根据本发明第一实施例的SONSNOS存储器相同。然而，根据本发明第二实施例的SONSNOS存储器，通过形成硅量子点135或金属量子点扩大了存储电子的捕获位置，从而增大了容量。
为增大容量，根据本发明第三实施例和第四实施例的SONSNOS存储器在根据本发明第一实施例和第二实施例的SONSNOS存储器中形成了多层氧化物/氮化物/硅/氮化物/氧化物/硅(ONSNOS)层。
图5为根据本发明第三实施例的多SONSNOS存储器的剖面图。
参考图5，一氧化物/氮化物/硅/氮化物/硅/氮化物/氧化物(ONSNSNO)层被插在衬底201和栅极207之间。一源极203和一漏极205形成于衬底201中。该ONSNSNO层包括分别位于衬底201上和栅极207下的第一和第二氧化物层211a和211b，分别位于第一氧化物层211a上和第二氧化物层211b下的第一和第二氮化物层213a和213b，分别在第一氮化物层213a上和在第二氮化物层213b下形成的第一和第二硅层215a和215b，以及插在第一和第二硅层215a和215b间的第三氮化物层213c。
图6为根据本发明第四实施例的多SONSNOS存储器的剖面图。
参考图6，除了用第一和第二硅量子点235a和235b取代第一和第二硅层215a和215b，根据本发明第四实施例的多SONSNOS存储器具有与根据本发明的第三实施例相似的结构。这里，第一和第二金属量子点能够形成用于取代第一和第二硅量子点235a和235b。该金属量子点能够由金或铝制成。
与根据如图3和4A所示的本发明的第一和第二实施例的SONSNOS存储器相比，根据如图5和6所示的本发明的第三和第四实施例的多SONSNOS存储器具有多层存储电子的捕获区以增大容量。
图7为对用于记录和擦除记忆的栅极电压的变化作出反应，在根据本发明的第一实施例的多SONSNOS存储器中和传统SONOS存储器中平带电压变化的曲线图。
参考图7，曲线f1示出了根据用于传统SONOS存储器记录的栅极电压的改变而导致的平带电压VFB的改变。曲线f2示出了根据用于传统SONOS存储器擦除的栅极电压的改变而导致的平带电压VFB的改变。曲线g1示出了根据用于SONSNOS存储器记录的栅极电压的改变而导致的平带电压VFB的改变。曲线g2示出了根据用于SONSNOS存储器擦除的栅极电压的改变而导致的平带电压VFB的改变。当栅极电压VG低于12V时，曲线f1的平带电压VFB和曲线f2的平带电压VFB之间的差异小于曲线g1的平带电压VFB和曲线g2的平带电压VFB之间的差异。因此，可以认为根据本发明的第一实施例的SONSNOS存储器的性能好于传统的SONOS存储器。
根据本发明的该SONSNOS存储器形成了多氮化物层和多硅层，且具有采用硅量子点或金属量子点的结构，以增加存储电子的捕获区。因此，当SONSNOS存储器具有改善了的信息记录能力时，能够以较高速率被编程。
当本发明参考其优选实施例被详细地示出和描述时，那些本领域内的技术人员应该可以理解，在不背离如后附权利要求书所限定的本发明精神和范围的前提下，在形式和细节上所做的各种改动是可以的。
例如，用于形成纳米尺寸量子点的纳米尺寸粒子能够由在单电子晶体管中使用的各种方法制备。

Claims (18)

1.一种硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其具有一半导体衬底，该半导体衬底包括被一预定距离隔离开的源极和漏极以及一用于在源极和漏极间移动电子的通道，一形成于半导体衬底上用于控制源于通道的电子的输入的栅极，该硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器包括：
堆叠在衬底通道上且在该栅极下的第一和第二绝缘层；
分别形成在第一绝缘层之上和第二绝缘层之下的第一和第二介电层；以及
插入在第一和第二介电层间的一IV族半导体层。
2.如权利要求1所述的硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中该IV族半导体层由硅和锗其中之一制成。
3.一种硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其具有一半导体衬底，该半导体衬底包括被一预定距离隔离开的源极和漏极以及一用于在源极和漏极间移动电子的通道，一形成于半导体衬底上用于控制源于通道的电子的输入的栅极，该硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器包括：
堆叠在衬底通道上且在该栅极下的第一和第二绝缘层；
分别形成在第一绝缘层之上和第二绝缘层之下的第一和第二介电层；以及
插入第一和第二介电层间的由一IV族半导体材料所组成的纳米量子点。
4.如权利要求3所述的硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中该IV族半导体材料是硅和锗其中之一。
5.一种硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其具有一半导体衬底，该半导体衬底包括被一预定距离隔离开的源极和漏极以及一用于在源极和漏极间移动电子的通道，一形成于半导体衬底上用于控制源于通道的电子的输入的栅极，该硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器包括：
堆叠在衬底通道上且在该栅极下的第一和第二绝缘层；
分别形成在第一绝缘层之上和第二绝缘层之下的第一和第二介电层；以及
插入第一和第二介电层间的由一金属组成的纳米量子点。
6.如权利要求1，3和5任何一个中所述的硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中第一和第二绝缘层的每一层由从SiO2，Al2O3，TaO2和TiO2中选出的一种材料制成。
7.如权利要求1，3和5任何一个中所述的硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中第一和第二介电层的每一层由Si3N4和PZT其中之一制成。
8.如权利要求5所述的硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中金属是金和铝之一。
9.如权利要求3和5任何一个中所述的硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中纳米量子点由LPCVD方法和溅射方法中的一个制成。
10.一种多硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其具有一半导体衬底，该半导体衬底包括被一预定距离隔离开的源极和漏极以及一用于在源极和漏极间移动电子的通道，一形成于半导体衬底上用于控制源于通道的电子的输入的栅极，该硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器包括：
堆叠在衬底通道上且在该栅极下的第一和第二绝缘层；
形成在第一绝缘层之上和第二绝缘层之下的多个介电层；以及
插入每个介电层间的多个IV族半导体层。
11.如权利要求10所述的多硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中该IV族半导体层由硅和锗其中之一制成。
12.一种多硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其具有一半导体衬底，该半导体衬底包括被一预定距离隔离开的源极和漏极以及一用于在源极和漏极间移动电子的通道，一形成于半导体衬底上用于控制源于通道的电子的输入的栅极，该硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器包括：
堆叠在衬底通道上且在该栅极下的第一和第二绝缘层；
形成在第一绝缘层之上和第二绝缘层之下的多个介电层；以及
由一IV族半导体材料制成的，且插入每个介电层间的纳米量子点。
13.如权利要求12所述的多硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中该IV族半导体材料是硅和锗其中之一。
14.一种多硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其具有一半导体衬底，该半导体衬底包括被一预定距离隔离开的源极和漏极以及一用于在源极和漏极间移动电子的通道，一形成于半导体衬底上用于控制源于通道的电子的输入的栅极，该硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器包括：
堆叠在衬底通道上且在该栅极下的第一和第二绝缘层；
形成在第一绝缘层之上和第二绝缘层之下的多个介电层；以及
由金属制成的，且插入每个介电层间的纳米量子点。
15.如权利要求10，12和14任何一个中所述的多硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中第一和第二绝缘层的每一层由从SiO2，Al2O3，TaO2和TiO2中选出的一种材料制成。
16.如权利要求10，12和14任何一个中所述的多硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中该多个介电层的每一层由Si3N4和PZT其中之一制成。
17.如权利要求14所述的多硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中金属是金和铝之一。
18.如权利要求12和14任何一个中所述的多硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器，其中纳米量子点由LPCVD方法或溅射方法中的一个制成。
CNB031084907A 2002-10-14 2003-04-14 永久性硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器 Expired - Lifetime CN1326244C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR62482/2002 2002-10-14
KR62482/02 2002-10-14
KR10-2002-0062482A KR100446632B1 (ko) 2002-10-14 2002-10-14 비휘발성 ｓｏｎｓｎｏｓ 메모리

Publications (2)

Publication Number Publication Date
CN1490876A CN1490876A (zh) 2004-04-21
CN1326244C true CN1326244C (zh) 2007-07-11

Family

ID=32041006

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031084907A Expired - Lifetime CN1326244C (zh) 2002-10-14 2003-04-14 永久性硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器

Country Status (6)

Country Link
US (1) US6936884B2 (zh)
EP (1) EP1411555B1 (zh)
JP (1) JP5038580B2 (zh)
KR (1) KR100446632B1 (zh)
CN (1) CN1326244C (zh)
DE (1) DE60309806T2 (zh)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332768B2 (en) 2001-04-27 2008-02-19 Interuniversitair Microelektronica Centrum (Imec) Non-volatile memory devices
CA2497209C (en) * 2002-09-06 2015-04-28 Genentech, Inc. Process for protein extraction
US7613041B2 (en) * 2003-06-06 2009-11-03 Chih-Hsin Wang Methods for operating semiconductor device and semiconductor memory device
US7297634B2 (en) * 2003-06-06 2007-11-20 Marvell World Trade Ltd. Method and apparatus for semiconductor device and semiconductor memory device
US7550800B2 (en) * 2003-06-06 2009-06-23 Chih-Hsin Wang Method and apparatus transporting charges in semiconductor device and semiconductor memory device
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
EP1487013A3 (en) * 2003-06-10 2006-07-19 Samsung Electronics Co., Ltd. SONOS memory device and method of manufacturing the same
WO2005089165A2 (en) * 2004-03-10 2005-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US20080203464A1 (en) * 2004-07-01 2008-08-28 Chih-Hsin Wang Electrically alterable non-volatile memory and array
KR100665186B1 (ko) 2004-08-14 2007-01-09 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7473589B2 (en) * 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US7642585B2 (en) 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7315474B2 (en) * 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8264028B2 (en) 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
TWI297928B (en) * 2005-01-20 2008-06-11 Macronix Int Co Ltd Memory cell
KR20060095819A (ko) * 2005-02-28 2006-09-04 삼성전자주식회사 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법
WO2006127589A1 (en) * 2005-05-23 2006-11-30 Board Of Regents, The University Of Texas System Nanoparticles in a flash memory using chaperonin proteins
US7636257B2 (en) 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
US7411244B2 (en) 2005-06-28 2008-08-12 Chih-Hsin Wang Low power electrically alterable nonvolatile memory cells and arrays
US20070007576A1 (en) * 2005-07-07 2007-01-11 Samsung Electronics Co., Ltd. Multi-bit storageable non-volatile memory device
EP1903602A3 (en) * 2005-07-28 2009-04-01 Interuniversitair Microelektronica Centrum Vzw Non-volatile memory transistor
EP1748472A1 (en) * 2005-07-28 2007-01-31 Interuniversitair Microelektronica Centrum Vzw Non-volatile memory transistor
EP1748473A3 (en) * 2005-07-28 2009-04-01 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Non-volatile memory transistor with distributed charge storage sites
US7576386B2 (en) 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
US7763927B2 (en) 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7429767B2 (en) * 2005-09-01 2008-09-30 Micron Technology, Inc. High performance multi-level non-volatile memory device
US20070108502A1 (en) * 2005-11-17 2007-05-17 Sharp Laboratories Of America, Inc. Nanocrystal silicon quantum dot memory device
US7391652B2 (en) 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
US7907450B2 (en) 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
US7414889B2 (en) 2006-05-23 2008-08-19 Macronix International Co., Ltd. Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices
US7948799B2 (en) 2006-05-23 2011-05-24 Macronix International Co., Ltd. Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices
TWI300931B (en) 2006-06-20 2008-09-11 Macronix Int Co Ltd Method of operating non-volatile memory device
US7746694B2 (en) 2006-07-10 2010-06-29 Macronix International Co., Ltd. Nonvolatile memory array having modified channel region interface
US7955935B2 (en) * 2006-08-03 2011-06-07 Micron Technology, Inc. Non-volatile memory cell devices and methods
US7560769B2 (en) 2006-08-03 2009-07-14 Micron Technology, Inc. Non-volatile memory cell device and methods
US7772068B2 (en) 2006-08-30 2010-08-10 Macronix International Co., Ltd. Method of manufacturing non-volatile memory
US7811890B2 (en) 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US8772858B2 (en) 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US8022466B2 (en) 2006-10-27 2011-09-20 Macronix International Co., Ltd. Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same
US7851848B2 (en) 2006-11-01 2010-12-14 Macronix International Co., Ltd. Cylindrical channel charge trapping devices with effectively high coupling ratios
US8101989B2 (en) 2006-11-20 2012-01-24 Macronix International Co., Ltd. Charge trapping devices with field distribution layer over tunneling barrier
US7450423B2 (en) * 2007-01-03 2008-11-11 Macronix International Co., Ltd. Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure
KR101312258B1 (ko) * 2007-01-29 2013-09-25 삼성전자주식회사 플라즈몬 전달을 이용한 광메모리 소자
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
CN101308868B (zh) * 2007-05-15 2013-03-06 中国科学院物理研究所 一种可用于存储单元的多层量子点结构浮置栅
US8012830B2 (en) * 2007-08-08 2011-09-06 Spansion Llc ORO and ORPRO with bit line trench to suppress transport program disturb
US7838923B2 (en) 2007-08-09 2010-11-23 Macronix International Co., Ltd. Lateral pocket implant charge trapping devices
US7737488B2 (en) 2007-08-09 2010-06-15 Macronix International Co., Ltd. Blocking dielectric engineered charge trapping memory cell with high speed erase
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
US20090096009A1 (en) * 2007-10-16 2009-04-16 Promos Technologies Pte. Ltd. Nonvolatile memories which combine a dielectric, charge-trapping layer with a floating gate
US7848148B2 (en) 2007-10-18 2010-12-07 Macronix International Co., Ltd. One-transistor cell semiconductor on insulator random access memory
US7643349B2 (en) 2007-10-18 2010-01-05 Macronix International Co., Ltd. Efficient erase algorithm for SONOS-type NAND flash
US8072023B1 (en) 2007-11-12 2011-12-06 Marvell International Ltd. Isolation for non-volatile memory cell array
KR100946120B1 (ko) * 2007-11-29 2010-03-10 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 제조 방법
US8120088B1 (en) 2007-12-07 2012-02-21 Marvell International Ltd. Non-volatile memory cell and array
KR101416741B1 (ko) 2007-12-20 2014-08-07 삼성전자주식회사 비휘발성 기억 소자
US7973357B2 (en) * 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
US7816726B2 (en) * 2007-12-20 2010-10-19 Promos Technologies Pte. Ltd. Nonvolatile memories with laterally recessed charge-trapping dielectric
JP5210675B2 (ja) 2008-03-19 2013-06-12 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US20090251972A1 (en) * 2008-04-03 2009-10-08 Yue-Song He Nonvolatile memory arrays with charge trapping dielectric and with non-dielectric nanodots
US8068370B2 (en) 2008-04-18 2011-11-29 Macronix International Co., Ltd. Floating gate memory device with interpoly charge trapping structure
US8081516B2 (en) 2009-01-02 2011-12-20 Macronix International Co., Ltd. Method and apparatus to suppress fringing field interference of charge trapping NAND memory
US8861273B2 (en) 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
JP5878797B2 (ja) * 2012-03-13 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8743599B2 (en) 2012-03-15 2014-06-03 International Business Machines Corporation Approach for phase change memory cells targeting different device specifications
US8987098B2 (en) 2012-06-19 2015-03-24 Macronix International Co., Ltd. Damascene word line
JP5787855B2 (ja) * 2012-09-21 2015-09-30 株式会社東芝 半導体記憶装置
US9379126B2 (en) 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
US9099538B2 (en) 2013-09-17 2015-08-04 Macronix International Co., Ltd. Conductor with a plurality of vertical extensions for a 3D device
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937295A (en) * 1995-09-29 1999-08-10 International Business Machines Corporation Nano-structure memory device
WO2001037347A1 (de) * 1999-11-18 2001-05-25 Infineon Technologies Ag Nichtflüchtige halbleiter-speicherzelle sowie verfahren zu deren herstellung
US6319230B1 (en) * 1999-05-07 2001-11-20 Scimed Life Systems, Inc. Lateral needle injection apparatus and method
US20020014655A1 (en) * 1997-01-29 2002-02-07 Leonard Forbes Flash memory with nanocrystalline silicon film floating gate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550394B1 (zh) * 1970-10-27 1980-12-17
JPS5532235B1 (zh) * 1977-05-18 1980-08-23
JPS55142488A (en) * 1979-04-24 1980-11-07 Nec Corp Semiconductor nonvolatile memory unit
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
JPH0536991A (ja) * 1991-07-31 1993-02-12 Nippon Steel Corp 半導体記憶装置
JPH0575133A (ja) * 1991-09-11 1993-03-26 Rohm Co Ltd 不揮発性記憶装置
JP3392540B2 (ja) * 1993-10-01 2003-03-31 松下電器産業株式会社 半導体メモリ装置及びその製造方法
DE19631146A1 (de) * 1996-08-01 1998-02-05 Siemens Ag Nichtflüchtige Speicherzelle
JP4162280B2 (ja) * 1996-11-15 2008-10-08 株式会社日立製作所 メモリデバイスおよびメモリアレイ回路
JPH118325A (ja) * 1997-04-25 1999-01-12 Nippon Steel Corp 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置
KR19990030641A (ko) * 1997-10-02 1999-05-06 구본준 비휘발성 메모리 소자
JP2001313342A (ja) * 1999-06-04 2001-11-09 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP4441993B2 (ja) * 2000-06-23 2010-03-31 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
JP2003068893A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 不揮発性記憶素子及び半導体集積回路
JP4056817B2 (ja) * 2002-07-23 2008-03-05 光正 小柳 不揮発性半導体記憶素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937295A (en) * 1995-09-29 1999-08-10 International Business Machines Corporation Nano-structure memory device
US20020014655A1 (en) * 1997-01-29 2002-02-07 Leonard Forbes Flash memory with nanocrystalline silicon film floating gate
US6319230B1 (en) * 1999-05-07 2001-11-20 Scimed Life Systems, Inc. Lateral needle injection apparatus and method
WO2001037347A1 (de) * 1999-11-18 2001-05-25 Infineon Technologies Ag Nichtflüchtige halbleiter-speicherzelle sowie verfahren zu deren herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A TRUE SINGLE-TRANSISTOR OXIDE-NITRIDE-OXIDEEEPROM DEVICE CHAN T Y ET AL,IEEE ELECTRON DEVICE LETTERS,Vol.8 No.3 1987 *
A TRUE SINGLE-TRANSISTOR OXIDE-NITRIDE-OXIDEEEPROM DEVICE CHAN T Y ET AL,IEEE ELECTRON DEVICE LETTERS,Vol.8 No.3 1987;Metal Nanocrystal Memories-Part II:Electrical Characteristics Zengtao Liu,IEEE TRANSACTIONS ON ELETRON DEVICES,Vol.49 No.9 2002 *
Metal Nanocrystal Memories-Part II:Electrical Characteristics Zengtao Liu,IEEE TRANSACTIONS ON ELETRON DEVICES,Vol.49 No.9 2002 *

Also Published As

Publication number Publication date
US6936884B2 (en) 2005-08-30
KR20040033406A (ko) 2004-04-28
DE60309806T2 (de) 2007-09-13
JP2004134796A (ja) 2004-04-30
EP1411555A2 (en) 2004-04-21
EP1411555B1 (en) 2006-11-22
DE60309806D1 (de) 2007-01-04
EP1411555A3 (en) 2005-02-02
CN1490876A (zh) 2004-04-21
KR100446632B1 (ko) 2004-09-04
US20040079983A1 (en) 2004-04-29
JP5038580B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
CN1326244C (zh) 永久性硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器
TW557552B (en) Non-volatile memory cell having a silicon-oxide-nitride-oxide-silicon gates structure and fabrication method of such cell
US7227219B2 (en) Charge trapping memory cell and fabrication method
KR100459895B1 (ko) 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법
TW512495B (en) Nonvolatile semiconductor memory device, process of manufacturing the same and method of operating the same
US20100090265A1 (en) High density nanodot nonvolatile memory
CN1883046A (zh) 电荷捕获存储器件以及用于操作和制造该单元的方法
CN101414640A (zh) 包含非易失性存储单元的集成电路及其制备方法
KR100996191B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US7646637B2 (en) Nonvolatile memory having modified channel region interface
US8765553B2 (en) Nonvolatile memory array having modified channel region interface
JPWO2008146760A1 (ja) 記憶素子及びその読み出し方法
US7098505B1 (en) Memory device with multiple memory layers of local charge storage
US20080006871A1 (en) Nonvolatile Memory Having Raised Source and Drain Regions
US7714375B2 (en) Flash memory with 4-bit memory cell
CN105789214A (zh) 用于闪存单元的纳米硅尖薄膜
KR20000051783A (ko) 비휘발성 메모리 소자
KR100855559B1 (ko) 전도성 고분자내 나노크리스탈이 장착된 유기 비휘발성메모리
CN1971918A (zh) 非易失性半导体存储器及其制造方法
KR20090021974A (ko) 비휘발성 메모리 소자 및 이를 제조하는 방법
EP0166208A2 (en) Charge storage structure for nonvolatile memory
WO2023025260A1 (zh) 闪存单元及其制造方法和其写入方法和擦除方法
JP3614231B2 (ja) 半導体記憶素子および半導体記憶装置
WO2023025261A1 (zh) 闪存阵列及其写入方法和擦除方法
US7358138B2 (en) Method of manufacturing flash memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070711