CN1331222C - 高密度倒装芯片的互连 - Google Patents

高密度倒装芯片的互连 Download PDF

Info

Publication number
CN1331222C
CN1331222C CNB028085736A CN02808573A CN1331222C CN 1331222 C CN1331222 C CN 1331222C CN B028085736 A CNB028085736 A CN B028085736A CN 02808573 A CN02808573 A CN 02808573A CN 1331222 C CN1331222 C CN 1331222C
Authority
CN
China
Prior art keywords
signal
vertical tube
connector
batten
connectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028085736A
Other languages
English (en)
Other versions
CN1568544A (zh
Inventor
M·P·贾米森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1568544A publication Critical patent/CN1568544A/zh
Application granted granted Critical
Publication of CN1331222C publication Critical patent/CN1331222C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

用于一种卡或插入物或类似物的互连路由，它包括在第一层上的迹线样条(66、69、70)以及在第二层上的迹线(58、60)，层之间用通道连接。信号的外行(40、42、44)由第一层上的一芯片路由出去，而信号在内行(48、50)则向下通至将它们路由出去的第二层，然后向上返回到第一层。这些外通道是按弧形排列的，使第二层迹线段能有更均匀的长度。第二层还可以包括接地或电源的平面指状物，它们伸展在样条之间并向上连通芯片的接地或电源信号。

Description

高密度倒装芯片的互连
技术领域
本发明一般涉及用于经多层电路板路由(routing)信号的互连技术，而且对倒装芯片的封装特别有用。
背景技术
图1的剖面图示出一块母板经由诸如焊球与一插入物或另一基片耦连，此后称此插入物为‘卡’。此卡经由诸如焊点与诸如倒装芯片管芯(die)的芯片耦连，并按现有技术绘示出这类层结构的一个典型示例。在所绘示例中，此卡有五层结构材料层(板层A-F)和六层迹线或互连层(迹线层3F、2F、1FC、1BC、2B和3B)，而所示简化的母板则仅有一层结构层(母板)和一层迹线或互连层(m/b迹线层)。读者将会理解到这不过是用以举例而已。
一般的情况是，最上面的一层或两层互连层，诸如迹线层3F和迹线层2F，是用于路由大量的输入/输出(I/O)信号、存储信号、时钟、选通脉冲、电压基准等等(此后为了方便说明统称之为“I/O”信号并非作为限制)，而低层则用于提供电源、接地、屏蔽等等。在迹线层之间路由信号是利用通道。电源和接地面可以利用钻孔通道在邻近层之间合适地路由或耦连。然而，钻孔通道往往可能太大以致不适用于在上层之间路由信号。在要选用微通道的情况下可以用刻蚀或类似的方法形成比钻孔所能形成的小得多的尺度。
请在本专利所有余下的部分中继续参阅图1。
图2的俯视图示出现有技术路由这些信号的典型示例。为了便于阅读图2，没有示出各种各样母板和卡层，而是用标虚线的框10表示出倒装芯片管芯的一般轮廓。在倒装芯片管芯和/或卡上按图形分布着多个凸点12。这些凸点中有些用于传输I/O信号，而有些则用于传输电源和接地信号。一般情况是，I/O信号要接到母板上的另外的芯片上(未示出)；因此，就要求利用一般在倒装芯片管芯外侧凸点(诸如标注14和16的那些)路由这些信号，并将一般在内侧的凸点(诸如标注12的那些)用于电源和接地。
在有些高密度或高信号计数的应用中，I/O信号计数和/或I/O凸点密度可能使得难以或是不可能在最上层迹线层3F上路由全部I/O信号。在这样的应用中，有些I/O信号是在最上层迹线层上路由的(诸如24和其它由它们各自的凸点伸向“连接电路”标志的实线所示)，而另外的I/O信号则是从它们各自的凸点向下经微通道(未示出)路由诸如迹线层2F的一低层迹线层，向外到设计规则与实体空间所容许的位置，然后经一微通道(诸如18)向上返回至最上层迹线层，并由此通达它们的终点。在最上层下面传输的信号用虚线诸如20表示，而在经微通道返回顶层之后则用诸如22的实线表示。
然而，现有技术在高密度应用中路由大量信号的能力以及在其它方面都受到限制。
发明内容
本发明的目的是克服上述的缺点。
根据本发明提供了一种装置，包括：(A)包括至少一个样条的一第一互连层，每一样条包含：(1)在所述样条的向外部分的三个第一信号连接器，(2)在所述第一互连层中从所述样条向外延伸的三个第一信号迹线，每个第一信号迹线分别与该三个第一信号连接器中相应的一个耦连，(3)在所述样条的向内部分的一对第二信号连接器，所述第二信号连接器提供接地导体与所述第一信号连接器隔开，以及(4)一对竖管信号连接器，它们与最外面的第一信号连接器的间距超过邻近的第一和第二信号连接器之间的间距；(5)一对竖管信号迹线，它们从所述竖管信号连接器沿远离所述样条的方向延伸，每个竖管信号迹线与所述一对竖管信号连接器中相应的一个耦连；以及(B)一第二互连层包含，对于至少一个样条中的每一样条：(1)一对第二信号迹线，它们各自与该一对第二信号连接器中相应的一个以及与该一对竖管连接器中的相应一个耦连；和(2)与所述一对第二信号迹线相邻且与所述接地连接器耦连的一接地平面指状物，用于在最近的第一信号连接器和所述一对竖管信号连接到之间距离的大部分上提供一个与所述三个第一信号连接器和三个第一信号迹线之一下面的一个参考平面，所述接地平面指状物还连接到所述与所述一对竖管信号迹线下面的接地平面。
本发明还提供了一种装置，包括：在整体形状基本为矩形的图形中的一核心的多个信号连接器，包括多个样条，其中每个样条含有三个第一信号连接器和二个第二信号连接器，以及在第一信号连接器和第二信号连接器之间的接地连接器；在整体形状基本为弧形的图形中并围绕第一信号连接器的矩形整体形状一侧分布的多个竖管信号连接器对，其中每个竖管信号连接器对与相应的样条中的二个第二信号连接器耦接，最外部的第一信号连接器和最近的竖管信号连接器之间的距离大于相邻的第一信号连接器之间的距离w；在所述三个第一信号连接器下面且连接到所述接地连接器的接地平面指状物。
从下面所给出的详细说明以及从本发明实施方案的附图中将会得到对本发明更加全面的了解，但不应视为本发明受到所述具体实施方案的限制，而只不过是供说明和了解之用。
附图说明
图1为用剖面表示的现有技术具有倒装芯片管芯、基片和母板的典型层次。
图2示出现有技术的一互连路由系统。
图3示出本发明互连路由系统的一项实施方案。
图4示出本发明一项实施方案的间距细节。
图5示出本发明一项实施方案的路由细节，特别是示出在最上层迹线层下面一层迹线层内微通道之间的信号路由。
图6示出本发明一项实施方案的路由细节，特别是示出在最上层和一下层中的信号路由。
图7示出本发明微通道排列的一项实施方案。
具体实施方式
图3举例说明本发明互连系统的一项典型实施方案。如前所述，虚线框表示倒装芯片管芯的位置。在管芯和卡(含义为基片、插入体或类似物)连接区内分布着多个凸点30。各种各样的凸点组可以按一种或多种重复图形分布。重复的一例凸点组可以取名为“样条(Spline)”。“样条”一词还可以用来表示与一管芯样条对应的迹线、凸点、通道或其组合的组群。所举例说明的图形包括构成一样条(样条1)的七个凸点30A-G，而且图形自身重复着形成另外的样条(样条2至样条N)。为了便于标注，可以考虑将凸点成行地排列，最外边的一行(A行)最靠近倒装芯片管芯的边缘，而一行或更多的另外的行(如从B行直至G行)各位于按序趋近倒装芯片管芯的中央或核心。如所举例说明的情况，在有些实施方案中样条可以映射出芯片上某些点的图象。例如，样条1和样条N就是互为映射图象。在实施方案中示出，样条映射图象并在它们之间留下一些非样条的凸点。
该卡具有按一行或多行(如H行和I行)排列的一行或多行微通道(如30H和30I)。这些微通道供从一深层向一较浅层返回I/O信号时使用。在一般情况下，这会是从最上层的下一层(2F)至最上层(3F)，但专业读者会理解到本发明的原则不必受此应用的限制。只是为了便于说明，本专利将使用“顶层”和“埋层”两词。
一个或多个样条可以具有相应的相隔微通道的组。每一这样的组可以名为一条“竖管(riser)”，如从竖管1直至竖管N。
为了简化描述，绘示了两个样条的顶层迹线和埋层迹线以及与它们相关联的竖管。专业读者将会理解到任何数量的样条都可以按此方式与它们相应的I/O信号终点耦连。
图4绘示在一样条及其竖管中凸点和微通道的一种典型间距。专业读者将会理解到这仅是一个示例，而不必是对本发明所加的限制。读者还会理解到这些也不是必需要求的，例如，凸点是圆形的，并非全部凸点都是同一尺寸，并非微通道也是与凸点同一尺寸，如此等等。
在一项实施方案中，一个凸点(如凸点30A(a))具有宽度“w”，而成行的凸点则在2w的中心点上(如凸点30A(g)和30A(h))。在一项实施方案中，对竖管的定位是要使从最外一行凸点(A行)至最近一行竖管微通道(H行)的中心间距距离(可以称为“分路长度”)约为12w(如从凸点30A(d)至微通道30H(d))。在一给定竖管内的微通道是位于约1.5w的中心点(如从微通道30H(d)至微通道30I(d))定位的，而竖管粗略为3w的间距(如从微通道30I(d)至微通道30I(e))。专业读者将会理解这不过是一项示例，而对任何特定应用的尺寸和间距将取决于诸如可以采用的加工工艺、I/O信号的数量和类型、交叉耦连和噪音要求、阻抗指标等等情况。
图5绘示在埋层上的微通道、信号迹线和接地面的一项典型实施方案。凸点40、42和44实际上是在顶层，在这里示出只是为了标注间距。微通道48和50自凸点经顶层向下路由I/O信号至埋层。迹线58和60将那些信号传输到微通道54和56，其路由该信号返回顶层。读者将会理解到迹线58和60不与凸点40或44相连，因为那些凸点不在埋层上，它们几乎是重叠在迹线58和60上面。
通过提供一行以上的竖管微通道，就可以利用数量增加的分路信号。
在一项实施方案中，在顶层迹线的凸点(如A-C行)和埋层迹线的凸点(如E-F行)之间的一行凸点被用作接地、电源或其它基准。在一项这样的实施方案中，用此行与接地面62连接。接地面包括多个“指状物”(如62a-c)，它们向内伸展经过竖管与连接到管芯上接地凸点的微通道46相连。指状物62a-c为它们各自的样条和竖管的信号传输返程电流。由于指状物62a-c、埋层信号迹线58和60以及微通道48、50、54和56是在同一层上，它们应该加工成不致相互接触。指状物为信号提供了接地(或电源)的返回路程，它们为在顶层上发生的信号提供了一个基准面。
图6对图5所示典型实施方案作出更详细的绘示。在顶层，从凸点42在迹线66上路由信号，从凸点44在迹线68上路由信号以及从凸点40在迹线70上路由信号至它们各自的终点。还是在顶层，由微通道54和56向上返回的信号分别在迹线段72和74上路由。所以，例如与迹线72耦连的逻辑或芯片(未示出)最终与凸点48叠合连接到倒装芯片的连接器。专业读者将会理解到，为了尽量减少交叉耦合和其它的有害效应，就要求尽量缩小顶层信号直接覆盖埋层信号的距离。
在一项实施方案中，可以通过路由顶层上的三个I/O信号和埋层上的两个I/O信号获得最大的分路信号计数。在其它的实施方案中，其中的设计规则作了不同规定，其它的信号计数可以表明更好。
在一项实施方案中，一给定样条的顶层I/O信号是相互邻近路由的，而该样条的埋层I/O信号则是向上带至顶层，并接着向邻近路由至该样条的顶层I/O信号。
在一项实施方案中，顶层I/O信号是在样条的竖管微通道最外侧上路由的。例如，在图3中，在倒装芯片管芯左半部上样条(自样条1开始)的顶层I/O信号是在它们各自的相应竖管左侧上路由的，而在右半部上样条(至样条N终结)的顶层I/O信号则是在它们各自的相应竖管右侧上路由的。
如读者将会理解到的，所有竖管不一定都必需是等间距的情形。例如，在有些实施方案中可以将两个最靠中心的竖管比其它相邻的竖管对安置得更紧地靠在一起，在那种实施方案中那些竖管的各自迹线是在那些竖管的外侧上路由的。在有些实施方案中，每一邻近对的间距可以不同，它取决于设计规则、以及必须通过邻近对之间的信号迹线的变化数等等。
在一项实施方案中，其中一个样条有三个I/O信号是在顶层上路由的，并取自最外边的三行凸点(A-C行)，来自第三行凸点(C行)的迹线是在第一和第二行凸点之间路由的。
在一项实施方案中，其中一个样条有三个I/O信号是在顶层上路由的，而有两个I/O信号则是在埋层上路由的，埋层信号取自第五和第六行凸点。在一项实施方案中，那些埋层信号是在样条的第一和第三行凸点下方直接路由的。在一项实施方案中，第四行凸点是供接地用的。在一项实施方案中(如图3中所示的如G行)，在埋层信号行的凸点内侧的一行凸点可用于提供电源。
图7绘示竖管微通道的布置的一项实施方案，它为埋层上的信号至顶层表面提供最短的路径。在必需使竖管间隔宽于样条间隔的应用中，一般通过按一弧形分布竖管，可使埋层I/O迹线段在它们各自的长度上有减少的变化。在一项实施方案中，在一给定竖管内相应的微通道仍可基本安置成直线排列与排成直线的样条相对应。换句话说，在一项实施方案中，竖管中的微通道不一定要按与分布竖管所沿的弧线的径向切线对准。譬如，这种直线排列可以有助于更易模拟和确认。
当本发明已参照利用焊料凸点、非钻孔微通道以及其它细节的实施方案进行说明的同时，读者将会理解到本发明与其它技术相结合具有简便的适用性，而且这些论点不应解释成任何对本发明的限制。“连接器(connector)”一词用于下面的权利要求中是从种属上表示任何以及所有连接一个元件(如倒装芯片等)和另一元件(如卡等)的方法学。
本发明已用电信号以及适合传送它们的迹线进行了说明，但它还适用于诸如光学互连、微波传输等等其它技术。已用具有夹层结构层和迹线层的多层板对卡进行了说明，但读者应了解到本发明在其它技术中具有适用性，诸如在那些不要求结构刚性，因此就不像如此结构层的地方，或者诸如在那些不用“迹线”本身表示互连的地方，只要那里有多层传输信号的导线、线路、轨迹、光纤或其类似物以及利用这种多层的需求以便提高信号发生的计数或密度。然而，“迹线”一词在权利要求中用于在分类上表示任何以及所有这类装置。这些以及其它的发明点将会由专业读者根据专利的思想考虑而得到了解。
标注“上”或“最外”或“顶”或“埋入”或其类似词，不应解释为装置所要求的任何特定的绝对取向。
标注“分路长度”不应解释成必须要求竖管微通道要超过倒装芯片管芯的实体边缘，而只是要它们超过自身附近区内的倒装芯片管芯的凸点区。
标注“一实施方案”、“一项实施方案”、“有些实施方案”或“其它实施方案”意味着联系至少是包括有些实施方案在内的实施方案所描述的特定特征、结构或特性，但它不必是联系本发明涉及的全部实施方案。各式各样出现的“一实施方案”、“一项实施方案”或“有些实施方案”没有必要全部表示成相同的实施方案。
当说明书表述“可以”、“或许可以”或“或许能够”包括一种成分、特征、结构、或特性时，它不要求包括特定的成分、特征、结构或特性。当说明书或权利要求“一”元件时，它并不意味着仅仅就有这一个单元。当说明书或权利要求表示“另外的一”元件时，它并不排除另外超过一个的元件。
获益于本项公开的专业技术人员将会理解到，从以上的说明和附图中就可以在本发明的范围内作出许多其它多样的方案。确实本发明不受以上具体说明的限制。倒不如说，包括对其作过任何补正在内的所附权利要求书限定了本发明的范围。

Claims (10)

1.一种装置，包括：
(A)包括至少一个样条的一第一互连层，每一样条包含：
(1)在所述样条的向外部分的三个第一信号连接器，
(2)在所述第一互连层中从所述样条向外延伸的三个第一信号迹线，每个第一信号迹线分别与该三个第一信号连接器中相应的一个耦连，
(3)在所述样条的向内部分的一对第二信号连接器，所述第二信号连接器提供接地导体与所述第一信号连接器隔开，以及
(4)一对竖管信号连接器，它们与最外面的第一信号连接器的间距超过邻近的第一和第二信号连接器之间的间距；
(5)一对竖管信号迹线，它们从所述竖管信号连接器沿远离所述样条的方向延伸，每个竖管信号迹线与所述一对竖管信号连接器中相应的一个耦连；以及
(B)一第二互连层包含，对于至少一个样条中的每一样条：
(1)一对第二信号迹线，它们各自与该一对第二信号连接器中相应的一个以及与该一对竖管连接器中的相应一个耦连；和
(2)与所述一对第二信号迹线相邻且与所述接地连接器耦连的一接地平面指状物，用于在最近的第一信号连接器和所述一对竖管信号连接器之间距离的大部分上提供一个与所述三个第一信号连接器和三个第一信号迹线之一下面的一个参考平面，所述接地平面指状物还连接到所述与所述一对竖管信号迹线下面的接地平面。
2.权利要求1的装置，其中在每一样条中：
第一和第二信号连接器有一直线取向；以及该一对竖管信号连接器随第一和第二信号连接器按直线取向。
3.权利要求1的装置，其中：
第一互连层包含多个样条；以及多个样条的许多竖管信号连接器是围绕样条最外的边缘按弧形结构排列的。
4.权利要求3的装置，其中：
该多个样条的相应的多个第二信号迹线中对应的迹线有相等的长度。
5.根据权利要求1的装置，其中所述一对竖管信号连接器与最外部的第一信号连接器分开的一段距离等于相邻的第一和第二信号连接器之间的距离w的12倍。
6.一种装置，包括：
在整体形状基本为矩形的图形中的一核心的多个信号连接器，包括多个样条，其中每个样条含有三个第一信号连接器和二个第二信号连接器，以及在第一信号连接器和第二信号连接器之间的接地连接器；
在整体形状基本为弧形的图形中并围绕第一信号连接器的矩形整体形状一侧分布的多个竖管信号连接器对，其中每个竖管信号连接器对与相应的样条中的二个第二信号连接器耦接，最外部的第一信号连接器和最近的竖管信号连接器之间的距离大于相邻的第一信号连接器之间的距离w；
在所述三个第一信号连接器下面且连接到所述接地连接器的接地平面指状物。
7.权利要求6的装置，其中：
竖管信号连接器的弧形图形有一曲率使得从任一给定的竖管信号连接器至最近的第一信号连接器的距离等于相邻的第一信号连接器之间的距离w的12倍。
8.权利要求7的装置，其中：
该多个第一信号连接器包括多个样条；以及该多个竖管信号连接器包括多个竖管。
9.权利要求8的装置，其中：
邻近的样条是按一第一距离分隔的；以及邻近的竖管是按比第一距离大的一第二距离分隔的。
10.权利要求9的装置，其中：
每个样条包括三个第一信号连接器和两个第二信号连接器；以及每个竖管包括两个竖管信号连接器。
CNB028085736A 2001-02-20 2002-02-01 高密度倒装芯片的互连 Expired - Fee Related CN1331222C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/789,401 US8125087B2 (en) 2001-02-20 2001-02-20 High-density flip-chip interconnect
US09/789,401 2001-02-20

Publications (2)

Publication Number Publication Date
CN1568544A CN1568544A (zh) 2005-01-19
CN1331222C true CN1331222C (zh) 2007-08-08

Family

ID=25147535

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028085736A Expired - Fee Related CN1331222C (zh) 2001-02-20 2002-02-01 高密度倒装芯片的互连

Country Status (7)

Country Link
US (1) US8125087B2 (zh)
EP (1) EP1364403A2 (zh)
JP (1) JP4156927B2 (zh)
KR (1) KR100732123B1 (zh)
CN (1) CN1331222C (zh)
AU (1) AU2002236936A1 (zh)
WO (1) WO2002067325A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100615606B1 (ko) * 2005-03-15 2006-08-25 삼성전자주식회사 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
JP2009175198A (ja) 2008-01-21 2009-08-06 Sony Corp Ｅｌ表示パネル及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US5812379A (en) * 1996-08-13 1998-09-22 Intel Corporation Small diameter ball grid array pad size for improved motherboard routing
US5986893A (en) * 1996-07-18 1999-11-16 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
US6011695A (en) * 1998-11-02 2000-01-04 Intel Corporation External bus interface printed circuit board routing for a ball grid array integrated circuit package
US6121554A (en) * 1997-04-30 2000-09-19 Kabushiki Kaisha Toshiba Printed wiring board
EP1098555A2 (en) * 1999-11-02 2001-05-09 Canon Kabushiki Kaisha Printed-wiring board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563029A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 半導体素子
JPH05129366A (ja) * 1991-11-08 1993-05-25 Fujitsu Ltd 集積回路用ｔａｂ実装構造
US5545923A (en) * 1993-10-22 1996-08-13 Lsi Logic Corporation Semiconductor device assembly with minimized bond finger connections
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP3386977B2 (ja) * 1997-06-05 2003-03-17 新光電気工業株式会社 多層回路基板
JP3152180B2 (ja) * 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US5986893A (en) * 1996-07-18 1999-11-16 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
US5812379A (en) * 1996-08-13 1998-09-22 Intel Corporation Small diameter ball grid array pad size for improved motherboard routing
US6121554A (en) * 1997-04-30 2000-09-19 Kabushiki Kaisha Toshiba Printed wiring board
US6011695A (en) * 1998-11-02 2000-01-04 Intel Corporation External bus interface printed circuit board routing for a ball grid array integrated circuit package
EP1098555A2 (en) * 1999-11-02 2001-05-09 Canon Kabushiki Kaisha Printed-wiring board

Also Published As

Publication number Publication date
EP1364403A2 (en) 2003-11-26
WO2002067325A2 (en) 2002-08-29
KR20040014460A (ko) 2004-02-14
JP2005505910A (ja) 2005-02-24
US20020113307A1 (en) 2002-08-22
US8125087B2 (en) 2012-02-28
CN1568544A (zh) 2005-01-19
JP4156927B2 (ja) 2008-09-24
KR100732123B1 (ko) 2007-06-25
WO2002067325A3 (en) 2003-05-30
AU2002236936A1 (en) 2002-09-04

Similar Documents

Publication Publication Date Title
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
US4489364A (en) Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
US7005746B2 (en) Method for designing wiring connecting section and semiconductor device
US9437582B2 (en) Stacked microelectronic assemblies
US6770963B1 (en) Multi-power ring chip scale package for system level integration
US4254445A (en) Discretionary fly wire chip interconnection
CN1951161B (zh) 区域阵列零件的共用通路退耦
US8054643B2 (en) Semiconductor module, wiring board, and wiring method
US6534872B1 (en) Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
US6815621B2 (en) Chip scale package, printed circuit board, and method of designing a printed circuit board
EP0226433A2 (en) High density printed wiring board
US4016463A (en) High density multilayer printed circuit card assembly and method
US5397861A (en) Electrical interconnection board
US20050121766A1 (en) Integrated circuit and method of manufacturing an integrated circuit and package
US7227254B2 (en) Integrated circuit package
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
CN1331222C (zh) 高密度倒装芯片的互连
US6502231B1 (en) Integrated circuit template cell system and method
US20090243119A1 (en) Semiconductor integrated circuit
CN1251734A (zh) 设置信号及终点焊区以提供多信号/终点连接组合的方法
US5294754A (en) Direct write EC single metal layer
GB2092830A (en) Multilayer Printed Circuit Board
US6744130B1 (en) Isolated stripline structure
US7105926B2 (en) Routing scheme for differential pairs in flip chip substrates
CN100397633C (zh) 用于半导体器件中的焊盘区的布线结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20100201