CN1389874A - 使用非挥发性单元的单个单元可程序切换器 - Google Patents

使用非挥发性单元的单个单元可程序切换器 Download PDF

Info

Publication number
CN1389874A
CN1389874A CN02122105A CN02122105A CN1389874A CN 1389874 A CN1389874 A CN 1389874A CN 02122105 A CN02122105 A CN 02122105A CN 02122105 A CN02122105 A CN 02122105A CN 1389874 A CN1389874 A CN 1389874A
Authority
CN
China
Prior art keywords
voltage
electric charge
integrated circuit
program
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02122105A
Other languages
English (en)
Other versions
CN1389874B (zh
Inventor
孙骏恭
许志铭
罗英哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1389874A publication Critical patent/CN1389874A/zh
Application granted granted Critical
Publication of CN1389874B publication Critical patent/CN1389874B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters

Abstract

一种单晶体管的非挥发性可程序切换器,其复杂程度比公知元件低,且面积较小。其应用于集成电路中,其包括分别与对应的电路元件耦接的第一及第二节点,以及单一非挥发性可程序晶体管,该晶体管的漏极耦接至第一及第二节点其中之一,源极耦接至另一者,栅极耦接至一供能导体,并具有一数据储存结构。此非挥发性可程序晶体管为一罩幕程序化只读存储单元或一电荷可程序元件,且其中数据储存结构包括一浮置栅极或埋入氧化层(或其它绝缘层)间的氮化硅层(或其它电荷捕捉层)。前述供能导体与一充电泵耦接,其在集成电路进行逻辑操作时提供一升高电压,使得经过该可程序化切换器的电压损耗降至最低或降至0。

Description

使用非挥发性单元的单个单元可程序切换器
技术领域
本发明是有关一种用于集成电路的可程序切换器，其中集成电路例如是可设定(configurable)的单芯片系统电路、现场可程序化的门阵列，或其它使用可程序切换器来连接电路单元的元件。
背景技术
可程序切换器广泛使用于多种电路元件中，借以增加电路设计的弹性。以现场程序化门阵列为例，其包括由许多逻辑单元及布线内联机所构成的阵列，并包含数千条采用电场可程序化切换器的可程序内联机。每一个可程序切换器可连通或不连通数个电路单元，例如是两个逻辑电路中的节点，或是电路中数个模块间的布线内联机。
除了现场可程序化门阵列之外，可程序切换器及其它类似的可程序化逻辑部件也可应用至所谓的单芯片系统的设计上，其通常包括处理器模块、非挥发存储器模块，以及可程序逻辑模块，而可程序切换器可应用于该些电路模块之内或之间的内联机上。
在公知技术中已揭露使用电荷可程序化非挥发存储器单元作为可程序切换器的作法，如美国专利US 5,247,478、US 5,764,096及US6,122,209中所述的，其是将复杂的电路系统与浮置栅极存储单元并用，以进行后者的程序化或抹除操作。此浮置栅极存储单元的源极或漏极是耦接至欲连接或欲切断的节点上，而其用以控制切换器操作的浮置栅极则耦接至独立的导线，借此进行浮置栅极的电荷注入或排除操作，以设定切换器的切换状态。然而，对使用于高集成度积电电路环境中的可程序切换器而言，上述公知的电路系统都相当庞大且复杂。
随着可程序切换器的应用日渐广泛，且其所应用的集成电路的集成度及复杂度日益增加，如何减少此等切换器的面积及复杂度即成为一项重要的课题。此外，另一项要求则是在使用此等切换器来连接电路单元时，不致造成严重的压降。
发明内容
为此，本发明的目的是提出一种单晶体管非挥发性可程序切换器，其与公知元件相比复杂度较低，且面积较小。
为达到上述目的，本发明提供的可程序切换器应用于集成电路中，其包括分别与对应的电路元件耦接的第一及第二节点，以及单一非挥发性可程序晶体管。该晶体管的漏极耦接至第一及第二节点二者之一，源极耦接至另一者，栅极耦接至一供能导体(energizingconductor)，并具有一数据储存结构(data storage structure)。
在本发明一实施例中，上述非挥发性可程序化晶体管为一罩幕程序化只读存储单元(mask programmable ROM cell)，其中数据储存结构包括源极与漏极之间的植入区。在另一实施例中，该非挥发性可程序化晶体管为一电荷可程序元件，其中数据储存结构包括一浮置栅极。在又一实施例中，该非挥发性可程序晶体管为一电荷可程序元件(例如是稍后将说明的SONOS元件)，其中数据储存结构包括两层氧化层(或其它绝缘层)之间的氮化硅层或其它电荷捕捉层(charge-trappinglayer)。
在本发明一实施例中，前述供能导体是与一充电泵(charge pump)耦接，其是在集成电路进行逻辑操作时提供一升高电压(boostedvoltage)，此升高电压在一较佳实施例中比该电路单元上的电源电位高出至少一个该可程序晶体管的临界电压(threshold voltage)，使得经过该可程序切换器的电压损耗降至最低，甚至降到0。
在又一使用电荷可程序元件作为非挥发性可程序晶体管的实施例中，尚有一程序化电路系统耦接至第一第二节点及供能导体，以提供电荷储存结构的电荷注入或排除操作所需的电压，从而程序化此电荷可程序元件。在多个实施例中，程序化电路系统包括用以引发Fowler-Nordheim穿隧效应以自电荷储存单元中排除电荷的资源(resource)，用以引发Fowler-Nordheim穿隧效应以将电荷注入电荷储存单元中的资源，以及用以引发热电子注入穿隧现象(hot electroninjection tunneling)以将电荷注入电荷储存单元的资源等等，其依特定实行方案的需求而定。
如果集成电路中所使用的非挥发性电荷可程序化元件的程序化及抹除操作电压，对欲联机的电路元件的设计规则而言是过高的，则可再并入一耦接至该电路单元的耐高电压结构。在本发明的实施例中，与第一节点耦接的电路单元包括一晶体管，而耐高电压结构包括可耐受程序化电路系统中所施加的高电压的栅极绝缘层。在实施例中，栅极绝缘层基本上是由二氧化硅构成，其具有一定厚度以耐受操作时的高电压。
在一实施例中，程序化电路系统包含一逻辑部，其供应电荷储存单元的电荷注入或排除操作所需的能量，同时切断分别耦接至第一第二节点的二电路单元中至少一者的电源。在另一实施例中，程序化电路系统包括与第一节点耦接的第一电压传导体(voltage conductor)、与第二节点耦接的第二电压传导体，以及可在集成电路进行逻辑操作时切断第一第二电压传导体与第一第二节点的连接的逻辑部。
根据本发明再一实施例，本发明的集成电路包括一非挥发性电荷可程序存储单元阵列及与此阵列联通的可设定逻辑部，其功能如前述般由集成电路上的许多可程序切换器所提供。在一实施例中，可程序切换器是由非挥发性电荷可程序元件所构成，其基本上具有与阵列中的非挥发性电荷可程序存储单元相同的单元结构。
附图说明
图1为本发明的具有单晶体管可程序内联机的集成电路的简图；
图2A及图2B为本发明一实施例的电荷可程序切换器及支持电路系统，其位于一层级式(hierarchical)逻辑电路中；
图3～图4分别为本发明实施例的用以程序化及用以抹除电荷可程序切换器的操作设定；
图5～图6为在集成电路进行逻辑操作时，可程序切换器的操作设定，此切换器在图5及图6分别程序化为开及关的状态；
图7为本发明的实施例中，单晶体管可程序切换器在总线内联机(bus interconnects)的4状态双向操作中的各种使用模式；以及
图8为本发明的实施例中，单晶体管可程序切换器在输入/输出驱动器(input/output drivers)的4状态双向操作中的各种使用模式。
10：集成电路
11：非挥发性存储器阵列
12：可设定逻辑部件
13：处理器模块
14：高电压源(电荷泵)
15：长线可程序化内联机
20：功能区块(第X+1层)
48、49：表示连结关系的箭号
50：单晶体管可程序切换器
51：第一功能区块(第X层)
52：第二功能区块(第X层)
53、54：源极、漏极
55：控制栅极
56：供能导体(energizing conductor)
57：氮化硅电荷可程序层
58、59：节点
65：高电压产生器
66：状态机(state machine)/译码器
68：开关
69、70、71：可控制连接器
72、73：电压传导体(voltage conductor)
75～79：控制及电源线
80、81：导线
100：SONOS元件
101、102：第一节点、第二节点
103：供能导体(energizing conductor)
104、105：电路单元
106、110：接地端
107、111：电源供应端
108、109：电路单元或晶体管
115：氮化硅层
116、117：厚栅绝缘层
120、121：电压传导体(voltage conductor)
200：总线(bus)
201、202、203、204：第一至第四SONOS单元
300：集成电路
301、302、303、304：第一至第四SONOS单元
305、306、307、308：I/O脚位
CG：控制栅极
具体实施方式
以下本发明各实施例的详细说明是参考图1～图8，其中图1显示本发明的单芯片系统集成电路10的组态，其包含许多单晶体管可程序切换器。
集成电路10包括数个电路模块11、12、13、14，以及长线可程序化内联机结构15，其是用以设定模块间的内联机。在此例中，模块11包括一非挥发性存储器阵列，例如由多个浮置栅极晶体管所构成的闪存阵列，如一实施例所述的；或是如另一实施例所述的由氧化硅/氮化硅/氧化硅存储晶体管(SONOS单元)所构成的闪存阵列。他种集成电路则包括由罩幕程序化只读存储单元(mask programmableROM cell)、动态随机存取存储单元(DRAM cell)、静态随机存取存储单元(SRAM cell)，或其它存储结构为单元所构成的存储器阵列。
在图示的范例中，模块12包括可设定的逻辑部，例如是一可程序栅极阵列或其它可程序逻辑元件模块。本例中的模块13为一处理器模块，例如是一般由软件控制以执行特定功能的中央处理单元。模块14包括一高电压源，其例如是充电泵，是用来程序化及抹除非挥发性存储器阵列11，以及由可抹除可程序单元所构成的可程序切换器，并用来提高电压。长线可程序化内联机结构15则包括许多导电体及可程序切换器，其是用以连接模块11、12、13、14的各电路单元。
依照图标，单晶体管可程序切换器是用来设定可设定逻辑部件12中各电路单元之间的连接关系，设定长线可程序化内联机15及模块11、12、13、14中各电路单元之间的连接关系，设定长线可程序化内联机15中各导线的连接关系，并且设定独立于长线可程序化内联机15之外的各模块间的直接连接关系。此外，虽然图1并未显示，但此集成电路上也可配置一可程序输入/输出结构以驱动输入及输出脚位。依照本发明，此可程序输入/输出结构也可由本发明的单晶体管可程序切换器所构成。
本发明的单晶体管可程序切换器的尺寸及电压驱动能力是依其所需具备的功能作设计。举例来说，用于输入/输出驱动器的单晶体管可程序切换器可以具有非常宽且短的信道，而将许多个单晶体管可程序切换器并联使用也是可行方案。
图2A及图2B为本发明的一可程序切换器及支持电路系统的建构。如图2A所示，功能区块20中有一单晶体管可程序切换器50，其是用来设定第一功能区块51的电路单元及第二功能区块52的电路单元之间的连接关系。在本发明的并入可程序切换器的层级式电路设计中，举例来说，第一功能区块51及第二功能区块52所在处可定为第X层级，而涵盖(enclose)第X层级区块的功能区块20所在处可定为第X+1层级。第X层级的功能区块可能包括如同单晶体管可程序切换器50的单晶体管切换器。同时，此电路设计中当可包括更高层级或更低层级的区块，其具有切换器或不具有切换器皆可。功能区块中的各电路单元可以由晶体管、二极管、电容器、导电体及其它集成电路的基本元件所构成，并也可包括其它功能区块。第一功能区块51及第二功能区块52基本上包括许多互连的电路单元以执行各种逻辑功能。在多个实施例中，功能区块是硬件布线的逻辑单元，例如是中央处理单元或存储器阵列。另一实施例中功能区块则是可设定的逻辑部，例如是可程序栅极阵列模块或可程序逻辑元件模块。另外，箭号48、49表示第一功能区块51及第二功能区块52可与其它电路或其它功能模块互连。
在本例中，单晶体管可程序切换器50为一具有源极53及漏极54的浮置栅极晶体管，其控制栅极55与供能导体56耦接。此浮置栅极元件的数据储存单元是由一电荷可程序浮置栅极57所构成。晶体管50的漏极54是与第一节点58耦接，且源极53是与第二节点59耦接。第一节点58是耦接至第一功能区块51中的电路单元，而第二节点59耦接至第二功能区块52中的电路单元。
虽然图2A中仅给出一个可程序切换器50，但在本发明典型的应用中采用许多个可程序切换器，也就是图2A所示的可程序切换器50的支持电路可为元件上许多可程序切换器所共享。
支持电路中包括用来程序化及抹除此切换器，以及在不同操作模式下连接各部分的电路。此种支持电路包括高电压产生器65、状态机(state machine)/译码器66，以及可控制的连接器69、70、71。此支持电路同时包括供能导体56，以及分别耦接于连接器70及节点58之间和连接器71及节点59之间的电压传导体72和73。控制及电源线75～79是由功能区块20外连接至第一功能区块51及第二功能区块52，并连接至可控制的连接器69、70、71。
图2B为图2A中可程序切换器的支持电路，其为集成电路中各功能区块间的许多相同的可程序切换器所共享。此共享电路系统包括高电压产生器65及状态机/译码器66，其用以供应电能并控制由导线80及81传送至功能区块的信号。如此，导线80及81即能传送信号至图2A所示的导线75～79上。该些信号包括控制连接器69～71及提供电能给连接器69～71的控制信号，其是用来控制可程序切换器50的电荷储存结构的充电与放电，以及功能区块的逻辑操作过程中可程序切换器的操作模式。
在本发明的一实施例中，施加于连接器69上以供应至供能导体56的供能电压例如是以一充电泵加以提高，使其值较欲传送过切换器50的电压至少高出一个临界电压，以使传送过切换器50所造成的电压损耗可减至最小，甚或减至0。基本上，切换器的输出电压值是在完整的正负轨区间内(full rail-to-rail output voltage)，且该电压施加于功能区块51与52上。举例来说，当由导线75施加至功能区块51上的电源电压为3V时，供能导体56上的提高后的电压可约为4.5V。如此，当切换器50设定为连接节点58及59时，即可令在接地电位及3V之间切换的信号由节点58传送至59，而没有严重的功率损耗。
高电压产生器65经由连接器70、71与电压传导体72、73供应程序化及抹除所需的电能至节点58及59。状态机/译码器66同时传送信号至连接器70、71。在一例示的系统中，此控制信号的电位位准足够高而可作为通过晶体管(pass transistor)的栅极电压，使其在没有严重电压损耗的情形下传送电能至导线72及73上，而令元件的操作更有效率。
连接器69、70、71是用来支持切换器50的程序化及抹除操作，并用来在第一功能区块51、第二功能区块52进行逻辑操作时，施加供能电压至切换器50的控制栅极55上。
在第一功能区块51、第二功能区块52进行逻辑操作时，其上施加有电能。此时连接器70、71设为开路，以隔绝高电压产生器66与节点58、59，而连接器69闭路以施加供能电压至供能导体56上。
另外，在各功能区块进行逻辑操作时，如果供能电压高于浮置栅极晶体管的临界电压(由浮置栅极57中所储存的电荷量决定)，则晶体管即会开启而连接节点58、59。如果供能电压低于浮置栅极晶体管的临界电压(由浮置栅极57中所储存的电荷量决定)，则晶体管呈关闭状态，切换器50为开路，使得节点58、59不连接。
在程序化及抹除可程序切换器50的过程中，连接器70及71是与高电压产生器65并用，以控制施加至节点58及59的电压。同时，状态机/译码器66开始运作，以确使施加至第一功能区块51及第二功能区块52内的电路单元的电压不致干扰程序化及抹除过程。同时，连接器69也开始运作，以控制程序化及抹除过程中施加至控制栅极55上的控制电压。
图3及图4分别为一浮置栅极元件的程序化及抹除操作过程，其是用作本发明的可程序切换器。如图3所示，SONOS元件100有一耦接至第一节点101的漏极、耦接至第二节点102的源极，以及耦接至供能导体103的控制栅极。其中，第一节点101耦接至电路单元104与105，其在本例中为二晶体管，且耦接于接地端106及电源供应端107之间，而其栅极则与第一节点101耦接。第二节点102耦接至电路单元108及109，其在此例中也为二晶体管，且耦接于接地端110及电源供应端111之间，而第二节点102则耦接至晶体管108的源极与晶体管109的漏极。如图3所示，在程序化过程中，程序化电路系统运作施加电压以引发热电子注入现象，而令热电子注入浮置栅极元件110的浮置栅极115中。举例来说，此时可在供能导体103上施加12V的电压以供应至控制栅极，节点101上施加7V以供应至漏极，并令连接节点102的源极接地。在此程序化操作过程中，电源供应端107及111并不与电源供应器连接，如图中“X”记号所示，使得供应至电路单元的电力不致干扰程序化操作过程。
再者，电路单元104及105上也可加上一耐高电压结构，以使电路单元104及105可以耐受程序化操作过程中节点101上的高电压。在本例中，该结构包括以粗黑线116及117表示的厚栅绝缘层。此厚栅绝缘层基本上是由二氧化硅构成，其具有足够厚度以耐受节点101上的高电压。举例来说，在符合集成电路的标准设计规则的传统晶体管中，作为栅绝缘层的氧化硅层的厚度约为100。但在本例中，厚绝缘层116与117可以是厚度约200的二氧化硅层。不过，此厚绝缘层的确实厚度为依此技艺中所周知的材料的特性而变，使其可以耐受程序化或抹除过程中所施加的高电压。此外，本发明也可采用其它的耐高电压结构，以使功能区块中的电路单元可以耐受高电压。
图4为自浮置栅极115中抹除(或排除)电子时的设定状态。在抹除操作中，切断电源供应端107及111的电源。此时经由供能导体103于控制栅极上施加0V，并经由节点101在漏极上施加12V，同时令源极浮置。此电压设定条件即可引发Fowler-Nordheim穿隧效应，以自浮置栅极115中排除电子。不过，Fowler-Nordheim穿隧效应也可用来将电子注入浮置栅极115中以进行程序化。
图5与图6分别为图3/图4中的元件在已抹除的低临界电压状态与已程序化的高临界电压状态时的运作情形。如图5所示，元件100处于低临界电压状态，而在应用切换器100的集成电路的逻辑操作中，切断电压传导体120、121与用于程序化及抹除的高电压电路系统之间的连接。此时电能施加至电源供应端107及111上，且供能导体103施加供能电压至控制栅极上。因为元件100具有低临界电压，故其呈现开启状态，使信号可在节点101与102之间传送。本例中导电体103上的供能电压设为约4.5V，而电路单元上的电源供应约为3V。如此，导电体103上的电压即至少较电路单元的电源供应端高出一个浮置栅极晶体管100的临界电压。如此，经过切换器100所造成的压降即可减至最低，甚或是0，使得切换器100可以尽量提供完全的正负轨间摆荡(full rail-to-rail swing)功能。
请参照图6，其为元件100处于高临界电压状态(或已程序化状态)下的操作情形。在本例中，浮置栅极晶体管100的临界电压高于供能导体103所施加的4.5V，故浮置栅极晶体管100呈关闭状态，而阻断节点101及102之间的信号传送。
在其它实施例中，支持电路需作不同的设定。举例来说，当单晶体管可程序开关50是由一罩幕式只读存储单元所组成时，支持电路可以仅包括高电压源65中的升压用电荷泵及开关68，其与耦接至切换器栅极的供能导体连接。也就是，在以罩幕式只读存储器作为切换器主体的实施例中，可以不使用其它的高电压电路系统。
公知的内联机元件都是双向设计，其仅能在两种状态一开与关之间作切换。然而本发明一实施例使用可储存4种状态的单个单元双位(2 bits per cell)储存元件，此4种状态包括双向状态、第一方向上的单向状态、反方向上的另一单向状态，以及开路状态(opened state)。此种单个单元双位储存单元包括所谓的氧化硅/氮化硅/氧化硅(ONO)电可擦除只读存储器(EEPROM)元件结构，其主要由半导体/氧化硅/氮化硅/氧化硅/半导体(semiconductor-oxide-nitride-oxide-semiconductor，SONOS)单元所构成，此SONOS结构可视为将一电荷捕捉层置于信道与栅极之间所构成的，而此处电荷捕捉层虽包含两层氧化硅层及其间的氮化硅层，但其中氮化硅层及氧化硅层各自皆可为他种功能相仿的绝缘层所取代。此种SONOS单元的详细说明请见美国专利US6,011,725。
SONOS单元可取代图2A所示结构中的浮置栅极单元，而作为可程序切换器50。如图所示，功能区块51与52是以可程序切换器50相连。SONOS可程序化元件50一开始即被抹除而成为“11”状态，其表示切换器开启而可作双向传送。如欲完全隔离第一功能区块51及第二功能区块52，SONOS可程序化元件50必须程序化为“00”状态。如欲令信号可由节点59侧的源极53至节点58侧的漏极54作单向传送，则必须抹除SONOS元件50的源极侧，而将元件50设为“01”状态。反之，如欲令信号可由节点58侧的漏极54至节点59侧的源极53作单向传送，则必须抹除SONOS元件50的漏极侧，而将元件50设定为“10”状态。程序化及抹除一个典型的SONOS元件50所需的各偏压系列于表1中。
操作类别     漏极     栅极     源极
程序化为“01”     ＞VCC     ＞VCC     GND
程序化为“10”     ＞VCC     ＞VCC     GND
程序化为“00”     先程序化“01”，再程序化“10”
抹除为“11”     ＞VCC     ＜0V     ＞VCC
                           表1
使用SONOS单元之类的非挥发性单元作为可程序切换器时，由于其具有单向及双向的特性，故可作为4状态的控制切换器或内联机元件。请参照图7，其为此种SONOS单元在总线设定结构(busconfiguration structure)中的应用。如图7所示，总线200具有设定为开启的双向连接状态的第一SONOS单元201、设定为开启的总线至电路单元单向连接状态的第二SONOS单元202、设定为开启的电路单元至总线单向连接状态的第三SONOS单元203，以及设定为关闭状态的第四SONOS单元204。
请参照图8，其为此种SONOS单元应用于集成电路300中的输入/输出(I/O)部件的情形。如图8所示，集成电路300具有设定为开启而双向连接I/O脚位305的第一SONOS单元301、设定为开启的电路至I/O脚位306单向连接状态的第二SONOS单元302、设定为开启的I/O脚位307至电路单向连接状态的第三SONOS单元303，以及设定为关闭状态而阻断I/O脚位308的第四SONOS单元304。另外，驱动器及静电放电电路(未显示)也可置于SONOS单元的任一侧，以因应特殊的用途。再者，SONOS单元的尺寸可作适当调整，以配合I/O操作所需的电流及电压，而多个SONOS单元并联使用的做法也是可行的。

Claims (54)

1.一种可程序切换器，用于一可设定的集成电路，其特征是，该可程序切换器包括：
一第一节点与一第二节点，是与该集成电路中相对应的电路单元耦接；以及
单一非挥发性可程序晶体管，其具有一漏极、一源极、一栅极与一数据储存结构，其中该漏极与该第一及第二节点其中之一者耦接，该源极与另一者耦接，且该栅极与一供能导体耦接。
2.如权利要求1所述的可程序切换器，其特征是，该数据储存结构包括一浮置栅极。
3.如权利要求1所述的可程序切换器，其特征是，该数据储存结构包括一埋入多层绝缘层之间的氮化硅层。
4.如权利要求1所述的可程序切换器，其特征是，该数据储存结构包括该源极与该漏极之间的一罩幕程序化植入区。
5.如权利要求1所述的可程序切换器，其特征是，该切换器更包括一耦接至该供能导体的充电泵，该充电泵是在该集成电路进行逻辑操作时产生一提高电压。
6.如权利要求1所述的可程序切换器，其特征是，该切换器更包括一耦接至该供能导体的充电泵，该充电泵在该集成电路进行逻辑操作时提供一提高电压至该供能导体上，该提高电压与该电路单元的电源电位相较比下，至少要高出一个该非挥发性可程序晶体管的临界电压。
7.一种可程序切换器，用于一可设定的集成电路，其特征是，该可程序切换器包括：
一第一节点与一第二节点，与该集成电路中相对应的电路单元耦接；
一非挥发性可程序化晶体管，其具有一漏极、一源极、一栅极与一数据储存结构，其中该漏极与该第一及第二节点其中之一者耦接，该源极与另一者耦接，且该栅极与一供能导体耦接；以及
一充电泵，其耦接至该供能导体，并在该集成电路进行逻辑操作时产生一提高电压。
8.如权利要求7所述的可程序切换器，其特征是，该数据储存结构包括一浮置栅极。
9.如权利要求7所述的可程序切换器，其特征是，该数据储存结构包括一埋入多层绝缘层之间的氮化硅层。
10.如权利要求7所述的可程序切换器，其特征是，该数据储存结构包括该源极与该漏极之间的一罩幕程序化植入区。
11.如权利要求7所述的可程序切换器，其特征是，该提高电压与该电路单元的电源电位相较下，至少要高出一个该非挥发性可程序化元件的临界电压。
12.一种可程序切换器，用于一可设定的集成电路，其特征是，该可程序切换器包括：
一第一节点与一第二节点，与该集成电路中相对应的电路单元耦接；
一非挥发性可程序元件，其具有一漏极、一源极、一栅极与一数据储存结构，其中该漏极与该第一及第二节点其中之一者耦接，该源极与另一者耦接，且该栅极与一供能导体耦接；以及
一程序化电路系统，其耦接至该第一及第二节点和该供能导体，以施加足够的电压将电子注入或排出该电荷储存结构，从而程序化该非挥发性可程序元件。
13.如权利要求12所述的可程序切换器，其特征是，该数据储存结构包括一浮置栅极。
14.如权利要求12所述的可程序切换器，其特征是，该数据储存结构包括一埋入多层绝缘层之间的氮化硅层。
15.如权利要求12所述的可程序切换器，其特征是，该程序化电路系统包括一耦接至该第一节点的第一电压传导体，以及一耦接至该第二节点的第二电压传导体。
16.如权利要求12所述的可程序切换器，其特征是，与该第一节点耦接的该电路单元包括一可耐受该程序化电路系统所施加的电压的结构。
17.如权利要求12所述的可程序切换器，其特征是，与该第一节点耦接的该电路单元包括一晶体管，该晶体管具有一耦接至该第一节点的栅极，并具有一可耐受该程序化电路系统所施加的电压的栅极绝缘层。
18.如权利要求12所述的可程序切换器，其特征是，与该第一节点耦接的该电路单元包括一晶体管，该晶体管具有一耦接至该第一节点的栅极，并具有一栅极绝缘层，该栅极绝缘层基本上是由一二氧化硅层所构成，其具有足够厚度以耐受该程序化电路系统所施加的电压。
19.如权利要求12所述的可程序切换器，其特征是，该程序化电路系统包括引发Fowler-Nordheim穿隧效应的资源(resource)，以自该非挥发性可程序元件的该电荷储存单元中移除电荷。
20.如权利要求12所述的可程序切换器，其特征是，该程序化电路系统包括引发Fowler-Nordheim穿隧效应的资源，以于该非挥发性可程序元件的该电荷储存单元中注入电荷。
21.如权利要求12所述的可程序切换器，其特征是，该程序化电路系统包括引发热电子穿隧效应的资源，以于该非挥发性可程序元件的该电荷储存单元中注入电荷。
22.如权利要求12所述的可程序切换器，其特征是，该程序化电路系统包括一逻辑部，该逻辑部切断与该第一及该第二节点二者其中之一耦接的该电路单元的电源，同时施加能量以自该非挥发性可程序元件的该电荷储存单元中移除电荷。
23.如权利要求12所述的可程序切换器，其特征是，该程序化电路系统包括一逻辑部，该逻辑部切断与该第一第二节点耦接的该些电路单元的电源，同时施加能量以自该非挥发性可程序元件的该电荷储存单元中移除电荷。
24.如权利要求12所述的可程序切换器，其特征是，该程序化电路系统包括一逻辑部，该逻辑部切断与该第一及该第二节点二者其中之一耦接的该电路单元的电源，同时施加能量以于该非挥发性可程序元件的该电荷储存单元中注入电荷。
25.如权利要求12所述的可程序切换器，其特征是，该程序化电路系统包括一逻辑部，该逻辑部切断与该第一及第二节点耦接的该些电路单元的电源，同时施加能量以于该非挥发性可程序元件的该电荷储存单元中注入电荷。
26.如权利要求12所述的可程序切换器，其特征是，更包括一耦接至该供能导体的充电泵，其在该集成电路进行逻辑操作时产生一提高电压。
27.如权利要求12所述的可程序切换器，更包括一耦接至该供能导体的充电泵，其在该集成电路进行逻辑操作时提供一提高电压至该供能导体上，该提高电压与该电路单元的电源电位相较下，至少要高出一个该非挥发性可程序元件的临界电压。
28.如权利要求12所述的可程序切换器，其特征是，该程序化电路系统包括一耦接至该第一节点的第一电压传导体，一耦接至该第二节点的第二电压传导体，以及一逻辑部，该逻辑部在该集成电路进行逻辑操作时，切断该第一电压传导体及该第二电压传导体的连接。
29.一种可程序切换器，用于一可设定的集成电路，其特征是，该可程序切换器包括：
一第一节点与一第二节点，与该集成电路中相对应的电路单元耦接；
一非挥发性电荷可程序元件，其具有一漏极、一源极、一栅极与一数据储存结构，其中该漏极与该第一及第二节点其中之一者耦接，该源极与另一者耦接，且该栅极与一供能导体耦接；
一程序化电路系统，其耦接至该第一及第二节点和该供能导体，以施加足够的电压将电荷注入或排出该电荷储存结构，从而程序化该电荷可程序元件，该程序化电路系统并包括：一耦接至该第一节点的第一电压传导体，一耦接至该第二节点的第二电压传导体，以及一逻辑部，该逻辑部在该集成电路进行逻辑操作时，切断该第一电压传导体及该第二电压传导体二者中至其中少一者的连接；以及一逻辑部，该逻辑部切断与该第一及该第二节点二者其中之一耦接的该电路单元的电源，同时施加能量以对该电荷可程序元件的该电荷储存单元中进行注入电子或移除电子该两种操作中的至少一种；以及
一充电泵，其耦接至该供能导体，并在该集成电路进行逻辑操作时提供一提高电压至该供能导体上，该提高电压与该电路单元的电源电位相较下，至少要高出一个该电荷可程序化非挥发性元件的临界电压；其中
与该第一节点耦接的该电路单元包括一晶体管，该晶体管具有一耦接至该第一节点的栅极，并具有一适于耐受该程序化电路系统所施加的电压的栅极绝缘层。
30.如权利要求29所述的可程序切换器，其特征是，该数据储存结构包括一浮置栅极。
31.如权利要求29所述的可程序切换器，其特征是，该数据储存结构包括一埋入多层绝缘层之间的氮化硅层。
32.如权利要求29所述的可程序切换器，其特征是，该栅极绝缘层基本上是由一二氧化硅层所构成，其具有足够厚度以耐受该程序化电路系统所施加的电压。
33.如权利要求29所述的可程序切换器，其特征是，该程序化电路系统包括引发Fowler-Nordheim穿隧效应的资源(resource)，以自该电荷可程序元件的该电荷储存单元中移除电荷。
34.如权利要求29所述的可程序切换器，其特征是，该程序化电路系统包括引发Fowler-Nordheim穿隧效应的资源，以于该电荷可程序元件的该电荷储存单元中注入电荷。
35.如权利要求29所述的可程序切换器，其特征是，该程序化电路系统包括引发热电子穿隧效应的资源，以于该电荷可程序元件的该电荷储存单元中注入电荷。
36.一种集成电路，其特征是，该集成电路包括：
一非挥发性电荷可程序化存储单元阵列；
一可设定逻辑部，其是与该阵列联通；
用于该可设定逻辑部的多个可程序切换器，其中至少有一个可程序切换器包括：
一第一节点与一第二节点，与该集成电路中相对应的电路单元耦接；以及
一非挥发性电荷可程序元件，其具有一漏极、一源极、一栅极与一数据储存结构，其中该漏极与该第一及第二节点其中之一者耦接，该源极与另一者耦接，且该栅极与一供能导体耦接；以及
一程序化电路系统，其耦接至该至少一可程序切换器的该第一及第二节点和该供能导体，以施加足够的电压将电子注入或排出该电荷储存结构，从而程序化该电荷可程序元件。
37.如权利要求36所述的集成电路，其特征是，该数据储存结构包括一浮置栅极。
38.如权利要求36所述的集成电路，其特征是，该数据储存结构包括一埋入多层绝缘层之间的氮化硅层。
39.如权利要求36所述的集成电路，其特征是，该程序化电路系统包括一耦接至该第一节点的第一电压传导体，以及一耦接至该第二节点的第二电压传导体。
40.如权利要求36所述的集成电路，其特征是，与该第一节点耦接的该电路单元具有一可耐受该程序化电路系统所施加的电压的结构。
41.如权利要求36所述的集成电路，其特征是，与该第一节点耦接的该电路单元包括一晶体管，该晶体管具有一耦接至该第一节点的栅极，并具有一可耐受该程序化电路系统所施加的电压的栅极绝缘层。
42.如权利要求36所述的集成电路，其特征是，与该第一节点耦接的该电路单元包括一晶体管，该晶体管具有一耦接至该第一节点的栅极，并具有一栅极绝缘层，该栅极绝缘层基本上是由一二氧化硅层所构成，其具有足够厚度以耐受该程序化电路系统所施加的电压。
43.如权利要求36所述的集成电路，其特征是，该程序化电路系统包括引发Fowler-Nordheim穿隧效应的资源(resource)，以自该电荷可程序元件的该电荷储存单元中移除电荷。
44.如权利要求36所述的集成电路，其特征是，该程序化电路系统包括引发Fowler-Nordheim穿隧效应的资源，以于该电荷可程序元件的该电荷储存单元中注入电荷。
45.如权利要求36所述的集成电路，其特征是，该程序化电路系统包括引发热电子穿隧效应的资源，以于该电荷可程序元件的该电荷储存单元中注入电荷。
46.如权利要求36所述的集成电路，其特征是，该程序化电路系统包括一逻辑部，该逻辑部切断与该第一及该第二节点二者其中之一耦接的该电路单元的电源，同时施加能量以自该电荷可程序元件的该电荷储存单元中移除电荷。
47.如权利要求36所述的集成电路，其特征是，该程序化电路系统包括一逻辑部，该逻辑部切断与该第一第二节点耦接的该些电路单元的电源，同时施加能量以自该电荷可程序元件的该电荷储存单元中移除电荷。
48.如权利要求36所述的集成电路，其特征是，该程序化电路系统包括一逻辑部，该逻辑部切断与该第一及该第二节点二者其中之一耦接的该电路单元的电源，同时施加能量以于该电荷可程序元件的该电荷储存单元中注入电荷。
49.如权利要求36所述的集成电路，其特征是，该程序化电路系统包括一逻辑部，该逻辑部切断与该第一第二节点耦接的该些电路单元的电源，同时施加能量以于该电荷可程序化元件的该电荷储存单元中注入电荷。
50.如权利要求36所述的集成电路，其特征是，更包括一耦接至该供能导体的充电泵，其在该集成电路进行逻辑操作时产生一提高电压。
51.如权利要求36所述的集成电路，其特征是，更包括一耦接至该供能导体的充电泵，其在该集成电路进行逻辑操作时提供一提高电压至该供能导体上，该提高电压与该电路单元的电源电位相较下，至少要高出一个该电荷可程序化元件的临界电压。
52.如权利要求36所述的集成电路，其特征是，该程序化电路系统包括一耦接至该第一节点的第一电压传导体，一耦接至该第二节点的第二电压传导体，以及一逻辑部，该逻辑部在该集成电路进行逻辑操作时，切断该第一电压传导体及该第二电压传导体的连接。
53.如权利要求36所述的集成电路，其特征是，该非挥发性电荷可程序化存储单元阵列中的各存储单元具有一共同单元结构，且该非挥发性电荷可程序化元件具有大致相同的单元结构。
54.如权利要求36所述的集成电路，其特征是，该可设定逻辑部包括由多个功能区块所组成的一层级式结构。
CN021221057A 2001-06-01 2002-05-30 使用非易失性单元的单个单元可编程切换器 Expired - Lifetime CN1389874B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/872,716 2001-06-01
US09/872,716 US6531887B2 (en) 2001-06-01 2001-06-01 One cell programmable switch using non-volatile cell

Publications (2)

Publication Number Publication Date
CN1389874A true CN1389874A (zh) 2003-01-08
CN1389874B CN1389874B (zh) 2011-03-30

Family

ID=25360161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN021221057A Expired - Lifetime CN1389874B (zh) 2001-06-01 2002-05-30 使用非易失性单元的单个单元可编程切换器

Country Status (3)

Country Link
US (2) US6531887B2 (zh)
CN (1) CN1389874B (zh)
TW (1) TW556198B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10392638T5 (de) * 2002-05-13 2005-08-04 Fairchild Semiconductor Inc. Koppelpunktschalter mit Serialisierungs- und Deserialisierungsfunktionen
US6853587B2 (en) * 2002-06-21 2005-02-08 Micron Technology, Inc. Vertical NROM having a storage density of 1 bit per 1F2
JP4678760B2 (ja) 2002-06-21 2011-04-27 マイクロン テクノロジー， インク． メモリセルのアレイ、メモリアレイ、メモリデバイス及び多重状態セルを有するメモリアレイを形成する方法
US7750389B2 (en) * 2003-12-16 2010-07-06 Micron Technology, Inc. NROM memory cell, memory array, related devices and methods
US6774668B1 (en) * 2003-01-08 2004-08-10 Xilinx Inc. Apparatus and method for preinitializing logic function
JP2005024665A (ja) * 2003-06-30 2005-01-27 Ricoh Co Ltd 粉体搬送装置、画像形成装置、トナー収容部及びプロセスカートリッジ
US6979857B2 (en) 2003-07-01 2005-12-27 Micron Technology, Inc. Apparatus and method for split gate NROM memory
US7095075B2 (en) * 2003-07-01 2006-08-22 Micron Technology, Inc. Apparatus and method for split transistor memory having improved endurance
US7116154B2 (en) * 2003-08-06 2006-10-03 Spansion Llc Low power charge pump
US7085170B2 (en) * 2003-08-07 2006-08-01 Micron Technology, Ind. Method for erasing an NROM cell
US6873550B2 (en) * 2003-08-07 2005-03-29 Micron Technology, Inc. Method for programming and erasing an NROM cell
US6977412B2 (en) 2003-09-05 2005-12-20 Micron Technology, Inc. Trench corner effect bidirectional flash memory cell
US6830963B1 (en) * 2003-10-09 2004-12-14 Micron Technology, Inc. Fully depleted silicon-on-insulator CMOS logic
US7184315B2 (en) * 2003-11-04 2007-02-27 Micron Technology, Inc. NROM flash memory with self-aligned structural charge separation
US7202523B2 (en) * 2003-11-17 2007-04-10 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US7050330B2 (en) * 2003-12-16 2006-05-23 Micron Technology, Inc. Multi-state NROM device
US7241654B2 (en) * 2003-12-17 2007-07-10 Micron Technology, Inc. Vertical NROM NAND flash memory array
US7157769B2 (en) * 2003-12-18 2007-01-02 Micron Technology, Inc. Flash memory having a high-permittivity tunnel dielectric
US6878991B1 (en) * 2004-01-30 2005-04-12 Micron Technology, Inc. Vertical device 4F2 EEPROM memory
US7221018B2 (en) * 2004-02-10 2007-05-22 Micron Technology, Inc. NROM flash memory with a high-permittivity gate dielectric
US6952366B2 (en) * 2004-02-10 2005-10-04 Micron Technology, Inc. NROM flash memory cell with integrated DRAM
US7075146B2 (en) * 2004-02-24 2006-07-11 Micron Technology, Inc. 4F2 EEPROM NROM memory arrays with vertical devices
US7072217B2 (en) * 2004-02-24 2006-07-04 Micron Technology, Inc. Multi-state memory cell with asymmetric charge trapping
US7102191B2 (en) * 2004-03-24 2006-09-05 Micron Technologies, Inc. Memory device with high dielectric constant gate dielectrics and metal floating gates
US7274068B2 (en) 2004-05-06 2007-09-25 Micron Technology, Inc. Ballistic direct injection NROM cell on strained silicon structures
WO2008057371A2 (en) * 2006-11-01 2008-05-15 Gumbo Logic, Inc Trap-charge non-volatile switch connector for programmable logic
US7684244B2 (en) * 2007-05-16 2010-03-23 Atmel Corporation High density non-volatile memory array
WO2010109963A1 (ja) 2009-03-26 2010-09-30 株式会社 東芝 不揮発性プログラマブルロジックスイッチ
US8134870B2 (en) * 2009-06-16 2012-03-13 Atmel Corporation High-density non-volatile read-only memory arrays and related methods
TWI423261B (zh) * 2009-10-27 2014-01-11 Acer Inc A method of making SONOS transistors both switch and memory
US8952723B2 (en) 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP2015158955A (ja) * 2014-02-21 2015-09-03 株式会社東芝 不揮発性プログラマブルロジックスイッチ
CN117079694B (zh) * 2023-09-11 2024-02-23 荣耀终端有限公司 芯片及电子设备

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879688A (en) 1985-03-04 1989-11-07 Lattice Semiconductor Corporation In-system programmable logic device
US5042004A (en) 1986-03-06 1991-08-20 Advanced Micro Devices, Inc. Programmable logic device with subroutine stack and random access memory
US5015885A (en) * 1986-09-19 1991-05-14 Actel Corporation Reconfigurable programmable interconnect architecture
US5227335A (en) 1986-11-10 1993-07-13 At&T Bell Laboratories Tungsten metallization
US4870470A (en) 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
US4871930A (en) 1988-05-05 1989-10-03 Altera Corporation Programmable logic device with array blocks connected via programmable interconnect
US5028810A (en) 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
US5117389A (en) 1990-09-05 1992-05-26 Macronix International Co., Ltd. Flat-cell read-only-memory integrated circuit
US5200355A (en) 1990-12-10 1993-04-06 Samsung Electronics Co., Ltd. Method for manufacturing a mask read only memory device
KR100257661B1 (ko) * 1991-01-17 2000-06-01 윌리엄 비. 켐플러 불휘발성 메모리 셀 구조물 및 그 형성 방법
US5251169A (en) 1991-05-06 1993-10-05 Lattice Semiconductor Corporation Non-volatile erasable and programmable interconnect cell
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
US5260610A (en) 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
JP2863661B2 (ja) 1991-12-16 1999-03-03 株式会社東芝 読出専用メモリ
US5247478A (en) 1992-03-06 1993-09-21 Altera Corporation Programmable transfer-devices
JP2845414B2 (ja) 1992-09-18 1999-01-13 シャープ株式会社 半導体読み出し専用メモリ
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
WO1996001499A1 (en) 1994-07-05 1996-01-18 Zycad Corporation A general purpose, non-volatile reprogrammable switch
JP2643896B2 (ja) 1995-02-23 1997-08-20 日本電気株式会社 半導体メモリ
US5640344A (en) * 1995-07-25 1997-06-17 Btr, Inc. Programmable non-volatile bidirectional switch for programmable logic
KR100192430B1 (ko) 1995-08-21 1999-06-15 구본준 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법
US6005806A (en) 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
US5949710A (en) 1996-04-10 1999-09-07 Altera Corporation Programmable interconnect junction
US6023564A (en) 1996-07-19 2000-02-08 Xilinx, Inc. Data processing system using a flash reconfigurable logic device as a dynamic execution unit for a sequence of instructions
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5761120A (en) * 1996-08-27 1998-06-02 Peng; Jack Zezhong Floating gate FPGA cell with select device on drain
US5825202A (en) 1996-09-26 1998-10-20 Xilinx, Inc. Integrated circuit with field programmable and application specific logic areas
KR100226746B1 (ko) 1996-12-30 1999-10-15 구본준 다중비트셀의데이타센싱장치및방법
US5731608A (en) 1997-03-07 1998-03-24 Sharp Microelectronics Technology, Inc. One transistor ferroelectric memory cell and method of making the same
US5901330A (en) 1997-03-13 1999-05-04 Macronix International Co., Ltd. In-circuit programming architecture with ROM and flash memory
US5904565A (en) 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5944593A (en) 1997-09-01 1999-08-31 United Microelectronics Corp. Retainer ring for polishing head of chemical-mechanical polish machines
US5995744A (en) 1997-11-24 1999-11-30 Xilinx, Inc. Network configuration of programmable circuits
US6102963A (en) 1997-12-29 2000-08-15 Vantis Corporation Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's
US6028445A (en) 1997-12-30 2000-02-22 Xilinx, Inc. Decoder structure and method for FPGA configuration
US6049222A (en) 1997-12-30 2000-04-11 Xilinx, Inc Configuring an FPGA using embedded memory
US6272655B1 (en) * 1998-06-11 2001-08-07 Actel Corporation Method of reducing test time for NVM cell-based FPGA
TW386314B (en) 1998-09-19 2000-04-01 United Microelectronics Corp Structure of low power, high efficiency programmable erasable non-volatile memory cell and production method thereof
JP3344331B2 (ja) * 1998-09-30 2002-11-11 日本電気株式会社 不揮発性半導体記憶装置
KR100283909B1 (ko) 1998-12-15 2001-03-02 김영환 비휘발성 메모리의 전하 이득 스트레스 테스트 회로 및 그 테스트 방법
US6181597B1 (en) 1999-02-04 2001-01-30 Tower Semiconductor Ltd. EEPROM array using 2-bit non-volatile memory cells with serial read operations

Also Published As

Publication number Publication date
US6788111B2 (en) 2004-09-07
US20030057997A1 (en) 2003-03-27
CN1389874B (zh) 2011-03-30
TW556198B (en) 2003-10-01
US6531887B2 (en) 2003-03-11
US20020190749A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
CN1389874A (zh) 使用非挥发性单元的单个单元可程序切换器
US20230377659A1 (en) Semiconductor memory device
CN1125467C (zh) 有闪速电可擦可编程只读存储器单元的非易失性存储设备
KR100378273B1 (ko) 채널 소거형 불휘발성 반도체 기억 장치
KR0155357B1 (ko) 플래쉬 소거 이피롬 메모리를 위한 새로운 구조
CN1967878A (zh) 单层多晶硅非易失性存储器装置的操作方法
DE69530527D1 (de) Niederspannungs-Eintransistor-FLASH-EEPROM-Zelle mit Fowler-Nordheim Programmier- und Löschung
WO1992010837A1 (en) Single transistor eeprom memory cell
WO2010141304A2 (en) Memory erase methods and devices
CN1258225C (zh) 非易失性存储装置
CN1389876A (zh) 单个单元可程序切换器
CN1179418C (zh) 非易失性半导体存储装置
CN1389875A (zh) 总线及i/o焊垫的可程序化为四个状态的内联机元件
CN1345466A (zh) 非易失存储器
CN101030582A (zh) 一种单一内嵌多晶硅存储结构及其操作方法
US20020141239A1 (en) Split common source on eeprom array
US10109356B2 (en) Method and apparatus for stressing a non-volatile memory
US6434047B1 (en) Semiconductor memory system
CN1776822A (zh) 非易失性记忆体的编程方法及装置
Tanaka et al. A 512 kB MONOS type flash memory module embedded in a microcontroller
US7593268B2 (en) Method for erasing programmable interconnect cells for field programmable gate arrays using reverse bias voltage
KR20080063939A (ko) 플래쉬 메모리 소자용 고전압 생성기
CN102939653B (zh) 具有pmos-nmos-pmos-nmos结构的4晶体管非易失性存储器单元
CN1380699A (zh) 电可擦可编程的内存装置及其制造方法
CN1229869C (zh) 一种单层多晶硅可电擦除可编程只读存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20110330