CN1434456B - 非易失性存储器、从其读取数据及向其写入数据值的方法 - Google Patents

非易失性存储器、从其读取数据及向其写入数据值的方法 Download PDF

Info

Publication number
CN1434456B
CN1434456B CN031006965A CN03100696A CN1434456B CN 1434456 B CN1434456 B CN 1434456B CN 031006965 A CN031006965 A CN 031006965A CN 03100696 A CN03100696 A CN 03100696A CN 1434456 B CN1434456 B CN 1434456B
Authority
CN
China
Prior art keywords
memory element
numerical value
memory
read
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN031006965A
Other languages
English (en)
Other versions
CN1434456A (zh
Inventor
卡罗斯·J·刚雷莱斯
丹尼欧·C·噶特门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1434456A publication Critical patent/CN1434456A/zh
Application granted granted Critical
Publication of CN1434456B publication Critical patent/CN1434456B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value

Abstract

通过多次读取减小在非易失性存储器中的噪声影响。存储元件被多次读取，并且对每个存储元件累加和平均该读取结果，以减小噪声的影响。可以采用几种技术，包括：完全读取，把数据从存储器件传送到控制器件，由该控制器执行平均；对于每次迭代对该数据的完全读取，由该存储设备执行平均，直到获得最终结果为止；一次完全读取，随后接着利用已经建立的状态信息执行多次快速的重新读取。这些技术可以被用作为操作的普通模式，或者根据系统特性在例外条件下调用。该技术的一个实施例将使用峰值检测方案。在确定该存储元件是否到达目标状态之前的状态执行几个确认检查。如果该确认失败，则存储元件受到额外的编程。该技术使得该系统在具有各种噪声源的情况下在每个存储元件中存储多个状态。

Description

非易失性存储器、从其读取数据及向其写入数据值的方法
技术领域
本发明一般涉及计算机可读存储器件，特别涉及用于减少当读取它们的信息内容时的噪声的方法。 
背景技术
在例如EEPROM这样的非易失性半导体存储器中，每个存储单元所存储的数据量被增加以增加存储密度。与此同时，这种器件的工作电压被降低以减小功耗。这导致在较小的电压或电流值范围内存储更多的状态。随着数据状态之间的电压或电流差距的减小，噪声效果在这些单元的读取中变得更加显著。例如，对于在一个二进制存储的5伏EEPROM单元中可接受的阈值变化，在工作于3伏的每个单元具有4个或多个可存储数位的器件中是不可接受的。在非易失性存储器中，噪声的一些后果以及用于处理该噪声的一些方法在美国专利No.6044019中描述，其内容被包含于此以供参考。 
噪声行为的一个例子如图1A中所示，该图选自该美国专利No.6044019。该图示出响应特定一组偏置条件通过存储单元的电流的变化。由于在存储单元的接口电路中的各种噪声的影响，电流波动量为ΔI，该噪声将开始产生错误的读取数值。尽管噪声的后果可以通过积分读出技术而减轻，例如在美国专利No.6044019中所述，或者用纠错码(ECC)或者其它等价的错误管理而处理，例如在美国专利No.5418752中所述，其内容被包含于此以供参考，存储器可以受益于其它方法，以减小在存储器操作时噪声的影响。 
发明内容
本发明提供进一步减小在非易失性存储器中的噪声的影响的方法，从而使得该系统在电路中的每个存储单元中存储更多的状态，在该电路中，噪声和瞬变状态是一个重要的因素。通过读出表示它们的状态的一个参数而多次读取该存储单元，该结果被对于每个存储单元而累积和平均，以减小在该电路中的噪声以及对读取的质量可能具有不利影响的其它瞬变状态的影响。 
根据本发明的一个方面，提供一种读取非易失性存储器的数据内容的方法，其中包括： 
根据一组操作参数和目标标准而偏置非易失性存储器的存储元件； 
利用根据所述的一组操作参数和目标标准偏置的存储元件，多次确定表示所述存储元件的状态的一个参数数值； 
通过形成所述参数的多个数值的合成数值而确定所述存储元件的数据内容。 
根据本发明的另一个方面，提供一种在非易失性存储器中写入目标数据值的方法，其中包括： 
改变在非易失性存储器中的存储元件(301)的状态； 
多次把表示存储元件的结果状态的参数(Φi)与表示目标数据值的参考数值相比较；以及 
确定是否要响应所述多次比较而进一步改变所述存储元件的状态。 
根据本发明的再一个方面，提供一种非易失性存储器，其中包括： 
存储元件的阵列； 
连接到该阵列的读取电路，以提供与其中包含的单元的状态相关的参数； 
连接到该读取电路的读出放大器，以确定该参数的数值；以及 
连接到该读出放大器的平均电路，用于从由该读出放大器提供的多个独立确定的参数数值形成用于单个单元的合成数值。 
本发明的方法可以通过几种技术而实现。在第一组实施例中，对每次迭代执行从存储器件到控制器件的数据完全读取和传输，由控制器执行平均。在第二组实施例中，对每个断点执行数据的完全读取，但是在存储器件中执行平均，并且直到发送最终结果为止不把数据传送到控制器。第三组实施例执行一次完全读取，随后通过利用已经建立的状态信息而进行多次较快的重新读取，以避免完全读取，利用一些智能算法来指示该存储元件被读出的状态。该技术可以被用作为正常操作模式，或者根据系统特性在例外条件下被调用。 
在编程的确认阶段过程中可以采用类似形式的信号平均。该技术的一个示例实施例可以使用一种峰值检测方案。在这种情况中，在确定存储单元是否已经到达最终状态之前在该目标状态执行几个确认检查。如果确认的一些预定部分失败，则该存储单元接受额外的编程。 
本发明的其它方法、特点和优点被包含在下文的具体代表实施例的描述中，其描述应当与附图相结合。 
附图说明
图1A-1C示出在存储单元中的噪声响应的例子。 
图2示出噪声对编程和确认操作的影响。 
图3为根据一个实施例的本发明的操作的方框图。 
图4A和4B为本发明一些方面的电路实施例的方框图。 
图5为一个示例实施例的对分搜索应用的示意图。 
具体实施方式
通过减小包含存储单元的各个部件的实际尺寸以及通过增加可在单个存储单元中存储的数据量而增加非易失存储半导体存储器的存储容量。例如，在都转让给SanDisk公司的被包含于此以供参考的美国专利No.5712180和6103573以及在2000年2月17日递交的美国专利申请No.09/505,555和在2000年9月22日递交的美国专利申请No.09/667,344中所述的器件可以在每个物理浮置栅极存储晶体管中存储4个或更多的逻辑数位。在4个逻辑数位的情况下，该存储将需要每个浮置栅极能够被编码在16个可能的存储器状态之一中。每个存储器状态对应于在浮置栅极上存储电荷的一个唯一的数值，或者更加精确地 说是一个窄范围的数值，该数值与相邻状态的电荷存储数值范围充分地分离，以清楚地使它与相邻状态以及所有其它状态相区别。这对于正常读取操作以及作为编程操作的一部分的确认读取来说是正确的。 
用于读取存储单元的多种技术在2002年9月27日递交的美国专利申请No.09/671,793以及由Shahzad Khalid在2001年11月20日递交的转让给SanDisk公司的名称为“用于多级非易失性积分存储器件的读出放大器”中描述，这两篇文献被包含于此以供参考。第一篇申请描述读取用于4位存储中具有7位或更高的分辨率的存储单元的内容。当该电平的数目被包含在FLASH存储器的一般工作电压的3V窗口中时，这导致大约25mV的分辨能力。利用该范围，以前可接受的噪声电平现在导致该单元的状态的读取具有一个或多个状态电平的错误。 
图1A-C示出存储单元读取中噪声波动的例子。图1A示出表示存储单元的状态的一些参数的数值，在这种情况中，电流I(t)在一些平均值<I>附近波动。在其它实施例中，该存储器可以通过读取电压电平而工作。如果I(t)的数值被几乎以等时间间隔瞬时读取，则其结果类似于图1B中所示。如果读取表示单元状态的参数的周期比该波动的一般时间标度长几倍，则可以确定用于该单元状态的相对精确的数值。用于实现此目的一些方法在美国专利No.6044019中描述，图1A和1C选自该专利，并且该专利已经在上文引用。 
如该专利中所述，存储单元具有由读出放大器所检测的源-漏电流I(t)。在该读出放大器处，I(t)一般具有如图1A和1C中所示的噪声成份，并且具有由ΔI所给出的噪声波动。在本发明中的读出放大器的一个具体特征是通过积分器处理该波动电流，其有效地在预定时间段T上产生时间平均电流<I(t)>T。A/D模块进一步把所读出的模拟时间平均的电流转换为对应于输出存储器状态Φ的数字格式。 
图1C示出具有特征周期为TΔ1的噪声波动的源-漏电流I(t)，以及由本发明的读出放大器所处理的结果时间平均<I(t)>T。存储单元的所读出源-漏电流I(t)具有时间相关的随机噪声成份ΔI。当I(t)被在足够长的时间段T上平均之后，噪声波动被大大减弱。在<I(t)>T中所获得的误差 由大大小于ΔI的δI所表示。用于平均的足够长的时间段可以是远大于噪声波动的特征时间TΔ1的时间段T。该TΔ1可以被定义为已经充分衰减预定量的噪声波动的时间段。 
例如，在许多EEPROM或快速EEPROM设备中，特征波动时间TΔ1已经被估计为从10纳秒至几百纳秒。因此，对于这些一般的器件，用于美国专利No.6044019中所述的器件的模拟平均或积分时间T最好为远大于TΔ1。相反，现有的I(t)的读取几乎被“瞬时地”检测，也就是说，在远小于TΔ1的时间中检测，并且根据进行测量的时间产生图1B中所示的输出。当积分时间T基本上为0时，与通常没有时间平均的情况相同，在所读出电流中的噪声波动由ΔI给出。当平均时间增加时，在时间平均的读出电流中的噪声波动由于增加的相位抵消而减小。 
对一个存储单元编程例如通常是通过在被包含于此以供参考的美国专利No.5172338中描述的编程/确认周期而实现的。在典型的处理中，用编程电压来脉冲驱动存储单元，并且其数值被检测以确定它是否已经到达所需的目标状态。如果没有的话，则迭代该处理直到它也被确认为止。由于该确认是一种读出处理，因此它还受到噪声的影响。这在图2中示出。 
图2示出噪声对编程/确认处理的影响。在每个编程脉冲之后，通过读出处理检查单元的状态。参见图2，在一个脉冲之后，所测量参数的状态I(t)被示出为数值I(t)201，其包括一个噪声成份。当由201所反映的单元的状态在目标数值之下时，该单元被再次脉冲驱动，如空白间隔所示，随后接着一个新的读出202。当该单元的状态到达目标数值时，该噪声成份可能导致错误的确认。 
当单元的状态接近目标数值时，即使该单元还没有在所需的状态，但是由于噪声所造成的在参数中的峰值可能超过目标数值。这由204所示，其中即使平均值<I(t)>还没有达到目标数值，但是在I(t)中的峰值超过了该目标数值。如果在204的这些峰值之一执行确认读取，则该单元可能被不正确地确认，而不是继续进行到由205所表示的更加精确的状态。
当读取一个单元的状态时，无论作为验证操作还是作为读取操作的一部分，为了获得由上述方法所述的对于其状态的精确值，需要读取时间段T相对于噪声波动的特征时间TΔ1较长。该技术可能具有多个缺点。根据该特征时间的长度，与该存储器的其它操作相比，可能需要非常长的读取周期，并且可能导致相应的不可接受地减小读取速度。本发明使用较短的读取时间，但是利用多次读出对于一个给定的读数迭代几次处理，然后求平均以获得该单元的状态。对于具有较长的特征时间的成份的噪声，多次短时间读出可能需要比模拟积分的单次读取所需的时间更短的组合时间。并且，由于大量存储单元被同时读取，因此对于在积分技术中所用的积分模拟电路具有限制。 
积分技术的另一个限制是<I(t)>数值可能由于非常短的时间但是较大噪声的事件而导致偏差。这种较短时间中出现的事件可以在多次读取方法的单次读出中隔离，并且在计算平均值时与其它偏差较大的数值一同被除去。另外，当每个被读出单元的数值被多次地独立确定，则可以用多种不可用于积分技术的附加方式来处理该数值。 
更加具体来说，存储单元被多次读取，其结果被累加并且对每个存储单元数字平均。这减小了在电路中的噪声以及可能对读取的质量具有不利影响的其它跃变的影响。在下文描述几个实施例：在一个实施例中，利用由控制器所执行的平均，对每次迭代执行从存储器件到控制器件的完全读取和数据传输。另外，该器件可以对每次迭代执行该数据的完全读取，但是利用由存储设备所执行的数字平均，并且不被传送到该控制器，直到最终结果被发送为止。除了对每次迭代执行一次完全读取之外，存储器可以执行一个初始的完全读取，随后接着多个利用已经建立的状态信息执行多次较快速度的重新读取，以避免完全读取，利用一些智能算法来指导存储单元被读取的状态。这些技术可以被用作为操作的普通模式，或者基于系统特征，根据例外条件而被调用。在编程的确认阶段过程中可以采用类似形式的信号平均。该技术的一个实施例将使用峰值检测方案。在这种情况中，在确定该存储单元是否已经到达最终状态之前，在目标状态执行几个确认检查。如果确认的一些预定部分失败，则 存储单元被进一步编程。当噪声量减小时，与当噪声和其它跃变为重要的因素时相比，该技术可以使得该系统在每个存储单元中存储多个状态。 
两种读取技术(多读取的数字平均以及用于模拟平均的扩展积分时间)应当被互补地考虑。它们的相对效果取决于噪声的特征频率。由于噪声可以从具有不同的特征频率的多个不同的来源产生，因此是否使用第一、第二或这两个技术可以取决于器件的工作状态。例如，如果噪声由高频成份和低频成份所构成，则用于每个独立的读出操作的积分时间可以足够长，以有效地积分出高频成份，而本发明的多次读取可以被用于减小低频成份的影响。积分时间的长度和重新读取的次数可以根据噪声的频率特性而调节。这可以通过在测试过程中由参数所测试，并且存储在该系统中。 
可以进一步与其它技术组合的附加读取技术在与本申请同时递交的由Nima Mokhlesi、Daniel C.Guterman和Geoff Gongwer所作的名称为“Noise Reduction technique For Transistors and Small DevicesUtilizing an Episodic Agitation”的共同未决美国专利中描述。该申请描述了当噪声具有一个双模态成份时适用的技术。 
存储单元的状态可以使用多个不同的参数来确定。在上述例子中，单元的所存储电荷电平的确定可以通过电流读取而执行，其中使用固定偏置条件的导电性被读取。另外，这种确定可以通过读取阈值电压而执行，其中这种导电的开始使用变化的导引门偏置条件而检测。这些方法代表几种更加标准的方法。 
另外，该确定可以通过使单元电荷电平确定的驱动强度控制(例如通过预充电电容器)动态保持的读取节点的放电速度而执行。通过读取到达给定的放电电平的时间，确定所存储的电荷电平。在该状态中，该单元条件的参数指示是时间。该方法在被包含于此以供参考的美国专利No.6222762中描述，以及在上文所引用的名称为“用于多级非易失性积分存储器件的读出放大器”的美国专利申请中描述。其它技术使用频率作为参数确定存储单元的状态，这是在上文所包含的美国专利 No.6044019中所述的方法。 
电流读出方法在上文所包含以供参考的美国专利No.5172338以及在美国专利申请序号No.08/910,947中进一步发展，并且可以用于下文所述的各种实施例。但是，下文主要说明使用阈值电压(Vth)读出方法(另外称为电压容限)，因为它提高读出分辨率，使得与大量并行读出操作相关的电流以及功率保持为较低，并且使得高位线阻抗的缺点最小化。Vth读出或者电压容限方法在美国专利No.6222762中更加完整地描述。电压读取的另一种技术响应给定栅极电压为固定漏极电压监控在源极处的电压，它是源极跟随器技术，例如在美国专利申请序号No.90/671,793中描述。 
在电压容限技术中的实际读出可以用几种方式来执行，例如通过连续比较一个单元的阈值与每个相关的参考值。对于多状态单元，可以更加有效地一个单元接一个单元地利用，例如在上述美国专利No.6222762中所述的数据条件对分搜索能够通过一个顺序的四次读出操作而并行地把每个所读出单元的Vth确定为16分之一的分辨率。用于读出的分辨率在美国专利序号No.09/671,793中讨论。通常，所用的分辨率在较高分辨率、由于在额外数位的对分搜索中的附加读出次数和额外信息的传送所导致超过该实施例的最小要求的四位分辨率(例如，用于提高存储器的可靠性)的更多的潜在“数位”、以及与更大面积、读出和存储这些额外的数位以及更多的时间消耗相关的成本之间权衡。 
应当指出，并非所有用于额外读出和处理或者可能用于增加的积分时间的附加时间需要被直接在设备的速度中反映，因为该设备可以并行地执行许多这些操作。例如，如果普通读取需要11次读取操作，每次为3微秒，则本发明可以添加额外的6次左右的最终读取次数，并且如果噪声成份在1微秒的范围内，则潜在地使积分时间加倍。这将减慢用于给定单元的额定读取时间，但是提供较高的存储密度。增加并行性可能减小增加单个单元读取时间的效果。用于增加在非易失存储器中的并行度的技术在2001年1月19日递交的美国专利申请序号No.09/766,436中描述，其内容被包含于此以供参考。尽管并行地增加操作次数通常会 增加噪声，但是本技术还可以应用于减小噪声。 
为了提取存储在存储单元中的数据，该数据可以被更加可靠地写入和存储。从而，为了获得这种可靠度，当单元的状态被转换为数据值时，在编程操作的确认部分以及在实际读取操作中使噪声的影响最小化是重要的。 
图3为根据一个实施例的本发明的操作的方框图。在单元301上的栅极电压被设置，并且其位线被预充电。在读出阶段的积分部分过程中，电压V(t)(包括噪声成份)被提供到具有模数转换器A-D311的读出放大器SA310。读出放大器SA310把该电压转换为输出数据状态Φi。该读出放大器的操作在上文所述的美国专利申请序号No.09/671,793中所述。如在此所述，电压电平以用于区分在每个单元存储4或5位的27＝128个状态。该单元被几次读取，每一次产生一个数据状态Φi。由于噪声，并且使用比噪声的特征时间更短的积分时间，Φi将被输出具有如图1B中所示的分布。 
然后数据状态Φi被求平均。这可以用如下文中所述的多种方式来完成，一个示意实施例在图3中所示。该平均电路AVE320包括一个累加器∑i321和除法器323。例如，数据状态可以被8次测量，在321中累加该结果以产生
Figure S03100696520071018D000091
并且除法器323可以是一个位移寄存器，当位移3次时将使该总和除以8。AVE320的输出Φ然后是该平均的读取数值，在本例中为一个简单平均。 
一个存储器系统通常包括一个或多个存储器芯片，其中每个芯片包含存储单元的实际阵列加上一个控制芯片，但是在单芯片实施例中，控制器功能可以集成到包含该阵列的相同芯片中。尽管读取电路SA310将位于与存储单元相同的芯片中，但是平均电路AVE320的位置和操作可以具有多种不同的实施例。更加具体来说，如何由各个读取形成平均值Φ以及在形成该合成数值(composite)中所涉及的电路的类型和位置具有几种可能的变型。例如，图3的电路AVE320可以完全置于与该存储单元相同电路中，从而在处理结束时仅仅合成数值Φ被传送回该控制器。另外，每个Φi可以被传送到该控制器并且在其中求平均。
尽管具体细节将根据下文所述的实施例而变化，但是在图4A和4B中示出两个一般情况。在此示出存储器芯片MEM400和控制器CONT460。存储器芯片包含与行解码器电路411和列解码器电路413相连接的存储单元阵列401。读取电路421将包含读出放大器，例如图3的方框310，以及任何其它相关的电路。读取电路的输出然后被提供到一组寄存器425，其可以根据实施例而省略。尽管该讨论主要是对单个单元给出，但是通常大量单元被并行地读取，并且该寄存器和其它元件将支持该并行性。该电路的其它元件被忽略，以简化该描述，但是在本文所引用的各个专利和申请中更加详细地讨论这些元件。例如，该电路还包括没有在此明确示出的写入电路，但是它被作为包含到读取模块或其它模块中，以及包含在可以与读取寄存器429相同的一组编程寄存器中。把存储部分400连接到控制器460的总线430将在它们之间传送数据以及地址、命令、参数等等。控制器460除了在此具体示出的元件之外还具有所有通用元件。 
图4A为一个实施例，其中各个读数Φi(或者如下文中所述的Φ0和Φ’i)被从存储器发送到控制器。这些数值在被发送到控制器CONT460之前可以暂时存储在MEM400上的REG425中。一旦在控制器中，该数值可以存储在REG461或者其它存储器中，并且在被输出到主机之前，平均值Φ形成在电路AVE463中。在该情况中，AVE463累加来自MEM400的数值，以形成不断变化的平均值，该数值不需要分别存储在REG461中。 
图4B的变型示出一个例子，其中组合数值Φ被形成在存储器MEM400上，然后传送到控制器，以输出到主机。图4B中所示的实施例示出与图3相类似的平均电路，其中包括累加器423和除法器429，以从各种读数形成平均值Φ。在存储芯片上的另一个实施例将具有其它或附加的元件，例如在图4A中的用于独立存储读取数值的寄存器组425，其没有在此示出。 
对于任何实施例，本发明的基本处理包括同时把表示单元状态的一个参数组p(t)，例如电压或电流，提供给用于从该单元并行读取该参数 组的读取电路。由此，被读取的单元被根据所用的读取技术而被偏置。参数p(t)将包含一个噪声成份。然后，读取电路产生对应于该偏置条件的数据状态Φi(p)，然后从该偏置状态形成合成数值Φ，并且从控制器输出。 
在第一组实施例中，所有单元的读数被完全读取；也就是说，如果单元被以7位的分辨率读取，例如在上文所引用的美国专利申请序号No.09/671,793中所述，所有读数都基于该分辨率，包括读取全分辨率所需的所有步骤，并且传送到控制器。这些数据状态可以被用于形成一个变化的平均值，例如在图3的平均电路320中所示，或者被存储在图4的寄存器461的控制器中或其它控制器存储器中。通过存储所有被测量的数据状态，该控制器可以执行更广泛的各种平均处理。该数据状态可以被从存储器电路400传送，或者在传送之前暂时存储在寄存器425中。 
从所测量的数值，多个不同的合成数值可以形成在该控制器中。该合成数值可以是一个简单平均值、加权平均值或者忽略外围数值的平均值、或者均方根、或者基于其它幂次的平均并且可以通过硬件、软件或固件来实现。除了可能增加存储容量之外，可以使用基于控制器的实现方式，而不引入新的电路。这种实现方式可以在所述实施例的存储电路和控制器电路之间传送大量的信息，由于增加的总线通信量而导致这成为一个缺点，特别是当控制器与存储电路在分离的芯片上时尤其如此。纯粹基于存储器件的实现方式将需要引用额外的电路，可能包括足够的寄存器容量，以保存用于所有被并行读取的单元的多个读数的结果。 
减小传送到控制器的信息量的一种方法是对一个单元进行完全读取，随后执行多次部分的读取，部分读取需要较少的数位来表示相对于基线的偏移量，该偏移量的范围受到限制。该结果是用于数据状态的基本数值Φ0和由于噪声而表现出围绕该基本数值而波动的多个读数Φ`i。由于该方法产生较少的数据用于分析(并且可能被存储)，这将节约需要被传送到控制器的数据量，如果在此执行平均，即使在存储芯片上执行平均的实施例中，也可以在此时执行分析。它还减少了总读取时间。
考虑到存储单元的状态被以7位的分辨率而确定。如果读取使用对分搜索技术，则至少需要在7个断点处的7个读数。从而，重复4次的单元状态的完全读取被在该单元上执行，以确定Φ0，随后利用具有2位分辨率的三个读数来确定在基本数值Φ0附近的波动Φ`i，这将产生13个读出操作。在本例中，集合(Φ0，Φ`i)将包含与完全读取相同的信息，具有小于一半的读取操作，并且小于一半的数据需要被存储、传输。当然，假设波动的幅度在绕着在基本电平附近测量的范围内。(另外，这将消除由于饱和效应所导致的较大幅度的波动的影响。)而部分读取的范围和次数可以由系统参数所设置，并且在测试芯片过程中确定，并且还响应系统状态而改变。在噪声电路中，部分读取需要被设置以覆盖较大的范围。对于大多数结构，用于给定次数的读取操作的最佳精度由基本上具有专用于确定Φ0和用于确定Φ`i所需的相同的操作次数而获得。 
对分搜索例子将需要改变算法，如图5的用于并行读取一个单元的示意图所示。继续以前的例子，为了以7位的分辨率读取单元的状态，可以使用128个电压断点。在该系列中的第一读数将决定该单元是在存储器窗口中的上半部分或下半部分中，而第二读数确定该单元是在以前确定的半部分中的上半部分或下半部分中，如此等等。 
考虑到这种对分搜索，其中例如该单元处于第64个状态中，刚好位于图5中的电平V64上。在该单元或其它电路元件上没有噪声，这将读入第64个状态。从而，在第一次读取(501a)中，读数在该断点之上，并且在每次随后的读取中(501b-501g)，在该断点之下。这在图5中由方向箭头所表示，其表示该测量电压是否在用于读取该单元的断点之上或之下。由于噪声，几个读数可能在该断点之上或之下。但是，为了确定该噪声的影响，仅仅使用该算法的最后几个步骤(也就是说501f和501g)不会获得比第一断点更小的数值。为了适当地反映该噪声的影响，可能需要全部7个步骤的读取或者算法的改变。从而，完全对分搜索可以被用于从完全读取算法确定基本电平Φ0，随后接着用于确定Φ`i的第二模式。该多个较快速度的重新读取可以使用以Φ。为中心的简化的对分搜 索，或者切换到非对分方法。 
图5示出用于重新读取的511、513和515的简化的对分搜索的使用。再次声明，前七次读取(501a-501g)确定基本状态Φ0为第64个状态。当在该状态附近的一个波动可以容易地下降到第一读取电压501a之下时，将省略使用相同算法的任何后续的读取。从而，精确地确定与该Φ 0相对应的Φ`i，该算法改变为以状态Φ0为中心的简化的对分搜索。图5示出3个部分读取(511、513、515)，每个由以完全读取的数值为中心的一个2位对分搜索(a和b)。 
在本例中，在第一断点(511a)和第二断点(511b)之上读取这些结果中的第一个，对应于第65个状态。请注意，尽管实际结果可能由于暂时的较大波动而远在该状态之上，出现“饱和”效应，这限制该毛刺的量值，将有助于平均。第二组重新读取产生在513a中的第一断点之下的一个结果，随后在513b中的第二断点之上的一个读出，对应于第63个状态。类似地，515a和515b的重新读取再次返回第64个状态。因此在本例中，用于Φ0的第一读数包含用于被读取的每个单元的7位数据，而每次重新读取包含2位数据，或者用于整个重新读取处理的总共6位数据。 
图5的处理是具有仅仅一次读取该单元的第一读取模式和多次读取该单元的第二模式的读取操作的一个例子。在另一个例子中，其中该单元的所测量参数被并行地与多个参考电平相比较，第一读数可以是粗略模式的，其读取一些最高有效位，随后多次读取剩余的较低有效位。在其它例子中，在例如图2中所示的确认处理过程中，在该单元远离该目标数值的早期阶段(例如在201中)，该单元仅仅可以被读取一次，当单元接近该目标值时，读取模式改变(例如在204和205中)。使用具有粗略模式和精细模式的编程技术在2001年2月26日递交的美国专利申请序号No.09/793,371中描述，其内容被包含于此以供参考。 
回到图4A和4B，如上文已经指出任何这些实施例可以通过把所有数据(多次完全读数Φi(p)或者多次部分读数与一个完全读数(Φ0，Φ`i)的集合)传送到控制器460，并且在其中执行处理，如图4A中所示。另 外，所有处理可以在该存储芯片上执行，仅仅最终结果Φ被传送到控制器并且传送到该系统的外部，如图4B中所示。该处理还可以被分解，传送在中间状态的读数。例如，该部分读数可以在存储器芯片上累加，然后传送到该控制器用于除法或者其它进一步的处理。 
该处理被在控制器与存储器芯片之间分解的另一个例子涉及使用参考或跟踪单元，例如在上文所引用的美国专利申请序号No.09/671,793中描述。该申请描述一种方法，其中跟踪单元被以7位的分辨率而读取，以确定用于以4位分辨率读取该数据单元的断点。在该方法中，跟踪单元可以根据本发明多次读取，并且在该控制器上形成合成数值。一旦使用本发明确定断点，则这些断点可以被传送回存储器芯片，以读取数据单元。 
用于在存储器芯片上确定合成数值的一种方法将在该存储电路400上形成一个不断变化的平均值。这可以是对应于图3的方框320的累加器和除法电路。另外，该数值可以由元件423累加，存储在寄存器425中，然后传送到控制器460用于进一步所处理。该读取数值还可以首先被独立存储在寄存器425中，然后由存储器芯片上的其它电路所处理，如上文对控制器执行的例子所述。 
对存储电路400执行平均一般将具有在该电路上导入通常不被包含的附加元件的成本。根据如何形成该平均值或其它合成数值的方式，这可以包括用于存储读取数值而增加寄存器尺寸、导入附加电路、除法电路、一些种类的状态机等等的一些组合。另一方面，在需要被传送到控制器的信息量的减少在用于保持较高写入速度的程序确认处理中特别有利。 
如美国专利No.5172338以及在此所引用的其它参考文献中所述，在浮置栅极型存储单元中的一般编程处理包括脉冲驱动该单元以改变其状态，读取该单元以确定它是否达到所需状态，如果达到所需状态则结束进一步的编程，如果没有达到所需状态则继续进行脉冲读取循环，直到该单元被确认为具有所获得的所需状态。噪声的影响在上文中参照图2描述。为了在存储器中存储和精确地提取数据，需要在写入和读出 处理中具有高精度。参见图2，205的平均值对应于所需状态；但是，如果编程响应到达目标数值之上的204的峰值而停止，则这将导致较低的平均值被确认为正确数值。该错误可能然后在读取处理过程中被噪声所混合。从而，在确认处理中减小噪声的影响与增加在单个单元中存储的状态密度同样重要。 
本发明的不同方面可以用多种方式包含到该确认处理中。该确认状态不同于标准读取处理之处在于，该单元状态被测量，而不是必须满足迭代编程算法的所测量参数的数据相关的目标数值，这与搜索参考参数空间以确定该单元的实际状态的情况相反。换句话说，在编程确认中一般不涉及太多的信息和处理，而仅仅判断它是否已经超过给定的参考值。该技术的一个实施例将使用峰值检测方案。另外，也可以使用其它检测方法，例如模拟滤波的平均检测。在这种情况中，在确定存储单元是否已经到达最终状态之前在目标状态执行几个确认检查。如果该确认的一些预定部分失败，则该存储元件接收额外的编程。例如，尽管对应于图2的204的状态具有两次超过目标数值的峰值，如果几乎地瞬时对该单元执行多次读取，该读数将不止两次地超过该目标数值。相反，对于205的状态将是绝大部分超过目标数值。 
为了执行多次读取，当该单元的状态仍然远离所需状态时将大大减慢用于逐步增加精度的处理。从而，在编程处理的早期阶段，当该单元仍然远离目标数值时(例如，在图2中的201)，可以使用标准的单个读取模式，到达跃变到作为目标状态的第二模式。这将在用于不同状态的不同脉冲次数之后发生，对于较低状态更早地出现跃变。例如，该跃变由具有超过目标数值的一个峰值的第一确认电平所触发(例如图2中的204)，或者作为从粗略编程模式到达精细编程模式的跃变的一部分，如在上文所包含的美国专利申请序号No.09/793,370中所述。 
双模式操作的另一个例子是多读取模式，其根据例如条件而被调用，否则使用标准的单读取模式。 
双模式操作的另一个例子是第一模式使用标准的单读取模式，以及第二模式使用多读取模式。多读取模式根据例外条件而被调用，否则单 读取模式将被使用。例如，纠错码(ECC)是在器件工作中的问题或例外的主要指示符。当存储器上的错误程度超过预定数值(例如，大于1位)，则可以调用多读取技术。 
一种例外条件还可以基于跟踪或参考单元的读取。如上文所述，在一个实施例中，参考单元被以7位的分辨率而读取，而数据单元仅仅以4位分辨率而读取。从而，参考单元更加容易受到噪声的影响。通过使用参考单元来监控噪声程度，如果当处理跟踪单元时发现噪声程度超过一个预值，则可以产生一个调用多读取技术的标志。 
尽管到目前为止的讨论集中在例如浮置栅极EEPROM或FLASH单元这样的使用电荷存储器件用于存储器件的实施例，但是它可以应用于其它实施例，其中这种类型的噪声是一个问题，包括磁性和光介质。本发明在所有类型的器件/晶体管读取中可以具有广泛的应用，包括但不限于小于0.1微米的晶体管，单电子晶体管、有机/碳基纳米晶体管、以及分子晶体管。例如，也可以使用在Eitan的美国专利5768192和Sato等人的美国专利4630086中所述的NROM和MNOS单元，或者分别在Gallagher等人的美国专利5991193和Shimizu等人的美国专利5892706中所述的磁性RAM和FRAM单元，所有这些专利通过引用而被包含于此。使用该方法，由于噪声而以前不可实现的的系统变为可行的技术。对于这些其它类型的存储单元，确定反映该元件的状态的参数的具体机制可以不同，例如可以在磁性介质中测量磁特性，以及可以在CD-ROM或其它光介质中测量光学特性，但是容易从上述例子获得随后的处理。 
尽管上文已经参照具体的实施例描述本发明的各个方面，但是应当知道本发明的保护范围是所附权利要求的范围。

Claims (26)

1.一种读取非易失性存储器的数据内容的方法，其中包括：
根据一组操作参数和目标标准而偏置非易失性存储器的存储元件；
利用根据所述的一组操作参数和目标标准偏置的存储元件，多次确定表示所述存储元件的状态的一个参数数值；
通过形成所述参数的多个数值的合成数值而确定所述存储元件的数据内容。
2.根据权利要求1所述的读取非易失性存储器的数据内容的方法，其中所述存储元件是一个电荷存储器件。
3.根据权利要求2所述的读取非易失性存储器的数据内容的方法，其中执行确定参数数值的步骤以产生数字数值。
4.根据权利要求2所述的读取非易失性存储器的数据内容的方法，其中该参数是电流、电压、时间、频率、磁特性、光特性之一。
5.根据权利要求2-4中任一项所述的读取非易失性存储器的数据内容的方法，其中形成一个合成数值的步骤包括以下之一：
把多个参数数值相加以形成一个总和；以及把该总和除以相加的参数数值个数；
形成多个参数数值的平均值；形成多个参数数值的加权平均值；
峰值检测方案；以及
忽略多个参数数值中的外围数值。
6.根据权利要求2或3所述的读取非易失性存储器的数据内容的方法，其中该非易失性存储器包括具有多个存储元件的存储单元，其包括所述存储元件和一个控制器，其中该合成数值由该控制器所形成。
7.根据权利要求6所述的读取非易失性存储器的数据内容的方法，其中在形成一个合成数值之前，表示存储元件的状态的参数数值被分别存储在该控制器或存储器之一上。
8.根据权利要求1-4中任一项所述的读取非易失性存储器的数据内容的方法，其中所述存储元件是被同时读取的多个存储元件中的一个。
9.根据权利要求1-4中任一项所述的读取非易失性存储器的数据内容的方法，其中该非易失性存储器包括具有多个存储元件的存储单元，其包括所述存储元件和一个控制器，其中在形成一个合成数值之前，表示所述存储元件的状态的参数数值被分别存储在该存储单元上，以及该合成数值由该存储单元所形成。
10.根据权利要求1-4中任一项所述的读取非易失性存储器的数据内容的方法，其中所述方法作为编程操作的确认阶段的一部分被执行。
11.根据权利要求1-4中任一项所述的读取非易失性存储器的数据内容的方法，其中确定表示存储元件的状态的参数数值包括：
确定用于该参数的基本数值；以及
多次确定相对于该基本数值的偏差。
12.一种在非易失性存储器中写入目标数据值的方法，其中包括：
改变在非易失性存储器中的存储元件(301)的状态；
多次把表示所述存储元件的结果状态的参数(Φi)与表示目标数据值的参考数值相比较；以及
响应于所述多次比较确定是否要进一步改变所述存储元件的状态。
13.根据权利要求12所述的在非易失性存储器中写入目标数据值的方法，其中所述存储元件(301)是多状态存储元件和电荷存储器件之一。
14.根据权利要求13所述的在非易失性存储器中写入目标数据值的方法，其中所述存储元件(301)是多状态存储元件，并且其中所述比较是使用数字数值技术而执行的。
15.根据权利要求13所述的在非易失性存储器中写入目标数据值的方法，其中所述存储元件(301)是多状态存储元件，并且其中所述比较包括峰值检测方法。
16.根据权利要求13所述的在非易失性存储器中写入目标数据值的方法，其中所述存储元件(301)是多状态存储元件，并且其中所述比较包括模拟滤波平均检测。
17.根据权利要求13所述的在非易失性存储器中写入目标数据值的方法，其中该存储元件(301)是电荷存储器件，该参数是电流、电压、时间、频率、磁特性、光特性之一。
18.根据权利要求13所述的在非易失性存储器中写入目标数据值的方法，所述存储元件(301)是多状态存储元件，并且其中该非易失性存储器包括具有多个存储元件的存储单元(400)，其包括所述存储元件和一个控制器(460)，其中由该控制器和存储单元之一执行所述比较。
19.根据权利要求12-18任一项所述的在非易失性存储器中写入目标数据值的方法，其中所述存储元件(301)是被同时写入数据的多个存储元件之一。
20.一种非易失性存储器，其中包括：
存储元件的阵列；
连接到该阵列的读取电路，以提供与其中包含的单元的状态相关的参数；
连接到该读取电路的读出放大器，以确定该参数的数值；以及
连接到该读出放大器的平均电路，用于从由该读出放大器提供的多个独立确定的参数数值形成用于单个单元的合成数值。
21.根据权利要求20所述的非易失性存储器，其中该参数是电流电平、电压电平、时间、频率、磁特性、光特性之一。
22.根据权利要求20或21所述的非易失性存储器，其中该平均电路包括加法器，用于产生多个独立确定的数值的总和，以及除法电路，用于把该总和除以被相加以产生该总和的独立确定数值的个数。
23.根据权利要求20或21所述的非易失性存储器，其中该存储器包括具有该阵列、读取电路和读出放大器的存储部分，以及具有该平均电路的控制器部分。
24.根据权利要求20或21所述的非易失性存储器，其中该存储器包括控制器部分和存储部分，该存储部分包括该阵列、读取电路、读出放大器和平均电路。
25.根据权利要求23的非易失性存储器，其中该控制器部分包括多个寄存器，其中在被提供到该平均电路之前，从该读出放大器提供的多个独立确定的参数数值被存储。
26.根据权利要求20或21所述的非易失性存储器，其中该存储器包括编程电路，其连接到该阵列，用于改变包含在其中的存储元件的状态，并且连接到该平均电路，用于接收该合成数值，其中该合成数值在编程处理的确认阶段被使用。
CN031006965A 2002-01-18 2003-01-17 非易失性存储器、从其读取数据及向其写入数据值的方法 Expired - Fee Related CN1434456B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/052,888 US6621739B2 (en) 2002-01-18 2002-01-18 Reducing the effects of noise in non-volatile memories through multiple reads
US10/052,888 2002-01-18

Publications (2)

Publication Number Publication Date
CN1434456A CN1434456A (zh) 2003-08-06
CN1434456B true CN1434456B (zh) 2012-03-21

Family

ID=21980564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN031006965A Expired - Fee Related CN1434456B (zh) 2002-01-18 2003-01-17 非易失性存储器、从其读取数据及向其写入数据值的方法

Country Status (8)

Country Link
US (5) US6621739B2 (zh)
EP (1) EP1329894B1 (zh)
JP (2) JP4482278B2 (zh)
KR (1) KR101092882B1 (zh)
CN (1) CN1434456B (zh)
AT (1) ATE330316T1 (zh)
DE (1) DE60305987T2 (zh)
ES (1) ES2262946T3 (zh)

Families Citing this family (205)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621739B2 (en) * 2002-01-18 2003-09-16 Sandisk Corporation Reducing the effects of noise in non-volatile memories through multiple reads
US7073103B2 (en) * 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
US7237074B2 (en) * 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US7372730B2 (en) * 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
US7068539B2 (en) * 2004-01-27 2006-06-27 Sandisk Corporation Charge packet metering for coarse/fine programming of non-volatile memory
EP1807841B1 (en) * 2004-10-21 2009-05-20 Nxp B.V. Memory device and method providing an average threshold based refresh mechanism
US9099174B2 (en) * 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
US8156403B2 (en) 2006-05-12 2012-04-10 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
US7697326B2 (en) 2006-05-12 2010-04-13 Anobit Technologies Ltd. Reducing programming error in memory devices
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
US20070266296A1 (en) * 2006-05-15 2007-11-15 Conley Kevin M Nonvolatile Memory with Convolutional Coding
US7840875B2 (en) * 2006-05-15 2010-11-23 Sandisk Corporation Convolutional coding methods for nonvolatile memory
US7495953B2 (en) * 2006-07-20 2009-02-24 Sandisk Corporation System for configuring compensation
US7885119B2 (en) * 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7506113B2 (en) * 2006-07-20 2009-03-17 Sandisk Corporation Method for configuring compensation
US7400535B2 (en) * 2006-07-20 2008-07-15 Sandisk Corporation System that compensates for coupling during programming
US7522454B2 (en) * 2006-07-20 2009-04-21 Sandisk Corporation Compensating for coupling based on sensing a neighbor using coupling
US7443729B2 (en) * 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
US7904783B2 (en) * 2006-09-28 2011-03-08 Sandisk Corporation Soft-input soft-output decoder for nonvolatile memory
US7818653B2 (en) * 2006-09-28 2010-10-19 Sandisk Corporation Methods of soft-input soft-output decoding for nonvolatile memory
US20080092015A1 (en) * 2006-09-28 2008-04-17 Yigal Brandman Nonvolatile memory with adaptive operation
US7805663B2 (en) * 2006-09-28 2010-09-28 Sandisk Corporation Methods of adapting operation of nonvolatile memory
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
CN101601094B (zh) 2006-10-30 2013-03-27 苹果公司 使用多个门限读取存储单元的方法
US7904780B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of modulating error correction coding
US8001441B2 (en) * 2006-11-03 2011-08-16 Sandisk Technologies Inc. Nonvolatile memory with modulated error correction coding
US7558109B2 (en) * 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold
US7904788B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7593263B2 (en) 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US7978541B2 (en) 2007-01-02 2011-07-12 Marvell World Trade Ltd. High speed interface for multi-level memory
US7480184B2 (en) * 2007-01-07 2009-01-20 International Business Machines Corporation Maximum likelihood statistical method of operations for multi-bit semiconductor memory
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US7904793B2 (en) 2007-03-29 2011-03-08 Sandisk Corporation Method for decoding data in non-volatile storage using reliability metrics based on multiple reads
US7797480B2 (en) * 2007-03-29 2010-09-14 Sandisk Corporation Method for reading non-volatile storage using pre-conditioning waveforms and modified reliability metrics
US7975209B2 (en) * 2007-03-31 2011-07-05 Sandisk Technologies Inc. Non-volatile memory with guided simulated annealing error correction control
US7966550B2 (en) 2007-03-31 2011-06-21 Sandisk Technologies Inc. Soft bit data transmission for error correction control in non-volatile memory
US7966546B2 (en) * 2007-03-31 2011-06-21 Sandisk Technologies Inc. Non-volatile memory with soft bit data transmission for error correction control
US7971127B2 (en) * 2007-03-31 2011-06-28 Sandisk Technologies Inc. Guided simulated annealing in non-volatile memory error correction control
WO2008121577A1 (en) * 2007-03-31 2008-10-09 Sandisk Corporation Soft bit data transmission for error correction control in non-volatile memory
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US7778093B2 (en) * 2007-08-08 2010-08-17 Mediatek Inc. Memory control circuit capable of dynamically adjusting deglitch windows, and related method
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
WO2009037697A2 (en) 2007-09-20 2009-03-26 Densbits Technologies Ltd. Improved systems and methods for determining logical values of coupled flash memory cells
WO2009095902A2 (en) 2008-01-31 2009-08-06 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US7710781B2 (en) * 2007-09-25 2010-05-04 Intel Corporation Data storage and processing algorithm for placement of multi-level flash cell (MLC) VT
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8443242B2 (en) 2007-10-25 2013-05-14 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
US8270246B2 (en) 2007-11-13 2012-09-18 Apple Inc. Optimized selection of memory chips in multi-chips memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
WO2009072105A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. A low power chien-search based bch/rs decoding system for flash memory, mobile communications devices and other applications
US8453022B2 (en) 2007-12-05 2013-05-28 Densbits Technologies Ltd. Apparatus and methods for generating row-specific reading thresholds in flash memory
WO2009072103A2 (en) * 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells
US8276051B2 (en) 2007-12-12 2012-09-25 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
WO2009074978A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8327246B2 (en) 2007-12-18 2012-12-04 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8972472B2 (en) 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US7808819B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
US7808836B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Non-volatile memory with adaptive setting of state voltage levels
US8433980B2 (en) * 2008-06-23 2013-04-30 Sandisk Il Ltd. Fast, low-power reading of data in a flash memory
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US7929338B2 (en) * 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
KR101574208B1 (ko) * 2009-03-31 2015-12-07 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그리고 그것의 동작 방법
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
KR20100120991A (ko) * 2009-05-07 2010-11-17 삼성전자주식회사 이레이저 조작을 수행하는 메모리 시스템 및 그것의 읽기 방법
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
KR101586046B1 (ko) 2009-05-26 2016-01-18 삼성전자주식회사 저장 장치 및 그것의 읽기 방법
KR101578518B1 (ko) * 2009-07-07 2015-12-17 삼성전자주식회사 불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8305812B2 (en) 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
TWI446350B (zh) * 2009-12-08 2014-07-21 Silicon Motion Inc 用來減少無法更正的錯誤之方法以及記憶裝置及其控制器
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8341502B2 (en) 2010-02-28 2012-12-25 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US9104610B2 (en) 2010-04-06 2015-08-11 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8416624B2 (en) 2010-05-21 2013-04-09 SanDisk Technologies, Inc. Erase and programming techniques to reduce the widening of state distributions in non-volatile memories
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8621321B2 (en) 2010-07-01 2013-12-31 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US20120008414A1 (en) 2010-07-06 2012-01-12 Michael Katz Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
KR20120011642A (ko) * 2010-07-29 2012-02-08 삼성전자주식회사 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8374031B2 (en) 2010-09-29 2013-02-12 SanDisk Technologies, Inc. Techniques for the fast settling of word lines in NAND flash memory
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
KR101177458B1 (ko) * 2010-11-08 2012-08-27 숭실대학교산학협력단 플래시 메모리 장치에서 발생하는 커플링 잡음 전압 산출 장치 및 방법
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
US8842471B2 (en) 2012-01-06 2014-09-23 Sandisk Technologies Inc. Charge cycling by equalizing and regulating the source, well, and bit line levels during write operations for NAND flash memory: program to verify transition
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
WO2013147811A1 (en) * 2012-03-29 2013-10-03 Intel Corporation Method and system to obtain state confidence data using multistrobe read of a non-volatile memory
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
JP5586666B2 (ja) 2012-08-01 2014-09-10 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその読み出し方法
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9129711B2 (en) 2013-02-28 2015-09-08 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2014175033A (ja) * 2013-03-12 2014-09-22 Toshiba Corp 半導体記憶装置
US9390779B2 (en) * 2013-03-15 2016-07-12 Qualcomm Incorporated System and method of sensing a memory cell
US9190159B2 (en) 2013-03-15 2015-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
DE102014002369B4 (de) * 2014-02-18 2020-03-05 Giesecke+Devrient Mobile Security Gmbh Speicherprogrammierung in einem Sicherheitsmodul
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9443606B2 (en) 2014-10-28 2016-09-13 Sandisk Technologies Llc Word line dependent two strobe sensing mode for nonvolatile storage elements
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
KR102435027B1 (ko) 2015-11-09 2022-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR102459077B1 (ko) 2016-01-12 2022-10-27 삼성전자주식회사 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
US9666259B1 (en) 2016-04-12 2017-05-30 Qualcomm Incorporated Dual mode sensing scheme
KR20180085418A (ko) 2017-01-18 2018-07-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US10304550B1 (en) 2017-11-29 2019-05-28 Sandisk Technologies Llc Sense amplifier with negative threshold sensing for non-volatile memory
US10643695B1 (en) 2019-01-10 2020-05-05 Sandisk Technologies Llc Concurrent multi-state program verify for non-volatile memory
US11107535B2 (en) 2019-09-10 2021-08-31 Adesto Technologies Corporation Memory device with adaptive noise and voltage suppression during read-while-write operations
US11024392B1 (en) 2019-12-23 2021-06-01 Sandisk Technologies Llc Sense amplifier for bidirectional sensing of memory cells of a non-volatile memory
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224932A (zh) * 1998-01-28 1999-08-04 株式会社日立制作所 半导体存储器
EP1096501A1 (en) * 1999-10-29 2001-05-02 Hewlett-Packard Company, A Delaware Corporation MRAM Device with sense amplifiers

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955071A (ja) 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
JP2765930B2 (ja) * 1989-03-29 1998-06-18 株式会社日立製作所 情報記録媒体およびトラッキング方法
EP0617363B1 (en) 1989-04-13 2000-01-26 SanDisk Corporation Defective cell substitution in EEprom array
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
WO1990016069A1 (en) * 1989-06-12 1990-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
JPH0457294A (ja) * 1990-06-22 1992-02-25 Ricoh Co Ltd プログラム可能な不揮発性半導体メモリ装置
KR960002006B1 (ko) * 1991-03-12 1996-02-09 가부시끼가이샤 도시바 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
US5438573A (en) * 1991-09-13 1995-08-01 Sundisk Corporation Flash EEPROM array data and header file structure
JPH0589646A (ja) * 1991-09-27 1993-04-09 Sony Corp データ再生装置
TW261687B (zh) 1991-11-26 1995-11-01 Hitachi Seisakusyo Kk
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5712180A (en) 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
JP2856621B2 (ja) * 1993-02-24 1999-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置
US5404485A (en) * 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
US5603001A (en) * 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
US5539690A (en) * 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
US5798964A (en) 1994-08-29 1998-08-25 Toshiba Corporation FRAM, FRAM card, and card system using the same
KR100566463B1 (ko) * 1995-01-31 2006-03-31 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US6081878A (en) 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
JP3140960B2 (ja) * 1996-04-05 2001-03-05 富士通株式会社 モデム信号送信装置及びモデム信号送信方法並びにモデム信号受信装置及びモデム信号受信方法並びにモデム信号送受信システム及びモデム信号送受信方法
JP3180669B2 (ja) * 1996-06-03 2001-06-25 日本電気株式会社 不揮発性半導体メモリおよびその書き込み方法
US5724284A (en) * 1996-06-24 1998-03-03 Advanced Micro Devices, Inc. Multiple bits-per-cell flash shift register page buffer
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5787484A (en) * 1996-08-08 1998-07-28 Micron Technology, Inc. System and method which compares data preread from memory cells to data to be written to the cells
US6002982A (en) * 1996-11-01 1999-12-14 Fry; William R. Sports computer with GPS receiver and performance tracking capabilities
US5890192A (en) * 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
US5717632A (en) * 1996-11-27 1998-02-10 Advanced Micro Devices, Inc. Apparatus and method for multiple-level storage in non-volatile memories
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
US6044019A (en) 1998-10-23 2000-03-28 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
US6103573A (en) 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
JP2001067884A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 不揮発性半導体記憶装置
KR100308132B1 (ko) * 1999-10-07 2001-11-02 김영환 비휘발성 메모리소자와 그의 셀어레이 및 그의 데이타 센싱방법
US6246933B1 (en) * 1999-11-04 2001-06-12 BAGUé ADOLFO VAEZA Traffic accident data recorder and traffic accident reproduction system and method
TW587252B (en) 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
US6215705B1 (en) * 2000-02-10 2001-04-10 Advanced Micro Devices, Inc. Simultaneous program, program-verify scheme
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
JP2001273778A (ja) * 2000-03-27 2001-10-05 Seiko Epson Corp メモリデバイスおよびその製造方法、並びにメモリデバイス記録方法
JP2002008380A (ja) * 2000-06-21 2002-01-11 Hitachi Ltd 多値メモリ
KR100365644B1 (ko) * 2000-06-28 2002-12-26 삼성전자 주식회사 멀티비트 불휘발성 메모리 장치
JP3828376B2 (ja) * 2001-05-07 2006-10-04 株式会社東芝 記憶システム
US6621739B2 (en) * 2002-01-18 2003-09-16 Sandisk Corporation Reducing the effects of noise in non-volatile memories through multiple reads
US6916359B2 (en) * 2002-04-25 2005-07-12 The Boc Group, Inc. Ozone production processes
JP2005235287A (ja) * 2004-02-19 2005-09-02 Nec Electronics Corp 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置
US7130222B1 (en) * 2005-09-26 2006-10-31 Macronix International Co., Ltd. Nonvolatile memory with program while program verify

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224932A (zh) * 1998-01-28 1999-08-04 株式会社日立制作所 半导体存储器
EP1096501A1 (en) * 1999-10-29 2001-05-02 Hewlett-Packard Company, A Delaware Corporation MRAM Device with sense amplifiers

Also Published As

Publication number Publication date
US20030137878A1 (en) 2003-07-24
DE60305987T2 (de) 2007-02-15
US6785164B2 (en) 2004-08-31
KR101092882B1 (ko) 2011-12-12
DE60305987D1 (de) 2006-07-27
ES2262946T3 (es) 2006-12-01
US7177195B2 (en) 2007-02-13
US20070133279A1 (en) 2007-06-14
JP2004005909A (ja) 2004-01-08
US6621739B2 (en) 2003-09-16
US6952365B2 (en) 2005-10-04
US7848149B2 (en) 2010-12-07
EP1329894A1 (en) 2003-07-23
US20030202403A1 (en) 2003-10-30
US20040170058A1 (en) 2004-09-02
EP1329894B1 (en) 2006-06-14
CN1434456A (zh) 2003-08-06
ATE330316T1 (de) 2006-07-15
US20050259472A1 (en) 2005-11-24
JP2010146722A (ja) 2010-07-01
KR20030063130A (ko) 2003-07-28
JP4482278B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
CN1434456B (zh) 非易失性存储器、从其读取数据及向其写入数据值的方法
CN102087878A (zh) 闪速存储器件及其编程方法
US8719662B2 (en) Memory device with error detection
KR100933859B1 (ko) 플래시 메모리 소자 및 그것의 프로그램 방법
CN101252020B (zh) 存储器件的读取方法
CN102292775B (zh) 存储器的适应性擦除和软编程
KR101630504B1 (ko) 데이터 감지 방법, 디바이스 및 시스템
CN106448733B (zh) 非易失性存储器设备、编程方法和其编程验证方法
CN102646447A (zh) 非易失性存储器件、存储控制器及其方法
TWI581272B (zh) 臨限電壓分析
CN107170484B (zh) 一种NAND Flash电压自动补偿方法和装置
CN102576568A (zh) 通过检测自然阈值电压分布预告存储器中的编程干扰
CN102855937B (zh) 半导体存储器件及其操作方法
WO2004029983A3 (en) Non-volatile memory and method of programming with reduced neighboring field errors
CN109841237A (zh) 用于非易失性存储器的利用负阈值感测的感测放大器
CN103339679A (zh) 向非易失性存储器映射数据
CN106340324A (zh) 半导体存储装置、其不良列救济方法及冗余信息设定方法
CN109785892A (zh) 包括字线缺陷检测电路的存储器器件
CN103187102A (zh) 半导体存储器测试方法和半导体存储器
CN108597553A (zh) 非易失性存储器件、其操作方法以及具有其的电子设备
CN103377684A (zh) 半导体存储装置及其id 码及上位地址写入方法
US8503242B2 (en) Methods and devices for determining sensing voltages
CN105280224A (zh) 用以降低编程干扰的存储器装置及其编程方法
TW201715399A (zh) 資料儲存裝置及其資料維護方法
CN104051023A (zh) 侦测电路及侦测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20120313

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120313

Address after: texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

Termination date: 20210117

CF01 Termination of patent right due to non-payment of annual fee