CN1435864A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1435864A
CN1435864A CN03102283A CN03102283A CN1435864A CN 1435864 A CN1435864 A CN 1435864A CN 03102283 A CN03102283 A CN 03102283A CN 03102283 A CN03102283 A CN 03102283A CN 1435864 A CN1435864 A CN 1435864A
Authority
CN
China
Prior art keywords
laser
film
semiconductor film
semiconductor device
opening portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03102283A
Other languages
English (en)
Other versions
CN100409409C (zh
Inventor
矶部敦生
山崎舜平
小久保千穗
田中幸一郎
下村明久
荒尾达也
宫入秀和
秋叶麻衣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1435864A publication Critical patent/CN1435864A/zh
Application granted granted Critical
Publication of CN100409409C publication Critical patent/CN100409409C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

本发明的目的在于提供一种制造半导体器件的方法，以及一种使用该制造方法制造的半导体器件，其中使用激光晶化方法，它能够防止在TFT沟道形成区中形成晶界，并且能够防止所有由于晶界导致的TFT迁移率的显著下降、接通电流降低和关断电流增加。形成具有条形形状或矩形形状的凹陷和凸起。用连续波激光沿绝缘膜条形形状的凹陷和凸起、或沿矩形形状的纵轴方向或横轴方向辐照形成在绝缘膜上的半导体膜。注意虽然此时最优选使用连续波激光，但也可以使用脉冲波激光。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种使用具有结晶结构的半导体膜形成的半导体器件，并涉及一种制造该半导体器件的方法。本发明还涉及一种包含场效应晶体管特别是薄膜晶体管的半导体器件，其中，包含沟道形成区的岛状半导体区由形成在绝缘表面上的结晶半导体膜形成，并涉及一种制造该半导体器件的方法。
背景技术
近几年来，在衬底上形成TFT的技术得到很快的进步，其应用及有源矩阵半导体显示器件也得到发展。具体地，由于使用多晶半导体膜的TFT的场效应迁移率(也称为迁移率)比使用常规非晶半导体膜的高，使高速运行成为可能。因此，有可能通过形成在其上形成象素的同一衬底上的驱动电路控制象素，虽然象素通常由衬底外提供的驱动电路控制。
顺便提及，对于用在半导体器件中的衬底，根据成本，认为玻璃衬底比单晶硅衬底更具有前景。同样，在由玻璃等制成的绝缘衬底上形成非晶硅膜，并使用激光处理进行晶化的技术是已知的。玻璃衬底耐热性差，且易于受热变形。因此，在多晶硅TFT形成在玻璃衬底上的情况下，为了避免玻璃衬底的热变形，将激光退火用于半导体膜的晶化是极为有效的。用结晶的硅膜形成薄膜晶体管(下文称为TFT)应用于例如液晶显示器件。
与采用辐射加热或热传导加热的退火方法相比，激光退火具有诸如显著降低处理时间的特性。此外，半导体或半导体膜被选择性地或局部地加热，使得衬底几乎受不到热损伤。
注意，这里术语“激光退火方法”指例如，用于将形成在半导体衬底中或半导体膜中的损伤层再结晶的技术，用于晶化形成在衬底上的半导体膜的技术，和改善具有晶体结构的半导体膜的结晶度的方法。这还包括用于平面化或改善半导体衬底或半导体膜的表面质量的的技术。可用的激光振荡装置有：以准分子激光器为代表的气体激光振荡装置；和以YAG激光器为代表的固体激光振荡装置。已知这种器件通过在约几十纳秒到几十微秒的极短的时间内辐照激光加热半导体的表面层来进行晶化。
通过使用激光辐照晶化非晶半导体膜的一个实例是由下面示出的专利文献1公开的一种技术，其中激光以等于或大于束斑直径×5000/sec的高速扫描，由此，进行非晶半导体膜的晶化，以便在未达到非晶半导体膜完全熔化的状态下制备多晶半导体膜。在下面列出的专利文献2中公开了这样一种技术，其中拉出的激光辐照到形成为岛状的基本上形成单晶区域的半导体膜上。或者，已知一种方法，其中光束由象在下面列出的专利文献3中公开的激光处理设备的光学系统处理为线形，并进行辐照。
此外，在下面列出的专利文献4中公开了一种制造TFT的技术，其中，用例如Nd：YVO4激光器固态激光振荡装置将激光的二次谐波辐照到非晶半导体膜，由此形成与通常形成的结晶半导体膜相比具有大晶粒尺寸的结晶半导体膜。
[专利文献1]
JP 62-104117 A(第92页)
[专利文献2]
美国专利4,330,363(图4)
[专利文献3]
JP 8-195357 A(笫3-4页，图1-5)
[专利文献4]
JP 2001-144027 A(第4页)
很久以前就已经开始在绝缘表面上形成单晶半导体膜的尝试，作为非常有进步的尝试，提出了一种被称作图形外延(graphoepitaxy)的技术。图形外延是这样一种技术，其中在石英衬底表面上形成一个台阶，在石英衬底上形成非晶半导体膜或多晶半导体膜，然后用激光束或加热器进行热处理，由此借助形成在石英衬底上的台阶形状作为核形成外延生长层。该技术例如由非专利文献1等公开。
[非专利文献1]
“使用表面微图形和激光晶化方法的熔融二氧化硅上硅的图形外延(Grapho-Epitaxy of Siliocn on Fused Silica Using SurfaceMicropatterns and LaserCrystallization″，J.Vac.Sci.Technol.16(6)，1979，pp1640-1643。
此外，例如在非专利文献2中同样公开了一种称为图形外延的半导体膜晶化技术。它是这样一种技术，其中对通过在非晶衬底表面上引入人工形成的表面凹凸条格(relief grating)进行半导体膜的外延生长进行尝试。在非专利文献2中公开的图形外延技术是这样一种技术，其中在绝缘膜的表面中形成台阶，通过对形成在绝缘膜上的半导体膜进行热处理、激光辐照或其它处理获得半导体膜晶体的外延生长。
[非专利文献2]
M.W.Geis，等人“通过图形外延获得的绝缘体上的结晶硅”Technical Digest of International Electron DevicesMeeting，1979，p.210。
按照振荡方法激光束分为两种类型：脉冲振荡和连续振荡。在脉冲振荡激光器中，输出能量相对高，使得通过将束斑的尺寸设定为几cm2或更大可以增加大批量生产率。特别地，当使用光学系统处理束斑的形状并且使其成为10cm或更长的线形时，有可能有效地将激光辐照到衬底并进一步提高大批量生产率。因此，对于半导体膜的晶化，使用脉冲振荡激光器成为主流。
但近年来，已发现当连续波激光用于晶化半导体膜时，在半导体膜中形成的晶体的颗粒尺寸比使用脉冲振荡激光时的大。借助半导体膜中较大颗粒尺寸的晶体，由该半导体膜形成的TFT的迁移率增加。结果，目前连续波激光束突然受到关注。
使用激光退化方法制造的结晶半导体膜，该方法大致分为脉冲波型和连续波型，通常形成有大量晶粒的聚集体。晶粒的位置和大小是随机的，并且当形成结晶半导体膜时，难于规定晶粒位置和大小。因此在通过将上述结晶半导体膜图形化为岛状而形成的有源层中存在晶粒间界面(晶界)。
与晶粒相反，由于非晶结构、晶体缺陷等，在晶界中存在无数的复合中心和俘获中心。已知载流子在俘获中心被俘获，晶界的电位升高，相对于载流子晶界变为势垒，并因此载流子的电流输运特性减少。在TFT有源层中特别是在沟道形成区中存在晶界，对TFT的特性产生非常大的影响，其中TFT迁移率显著下降，由于在晶界中电流流动，接通电流降低，关断电流增加。此外，在可以获得相同的特性的前提下制造的多个TFT的特性，可取决于有源层中晶界的存在而改变。
由于下述原因对半导体膜辐照激光获得的晶粒的位置和大小变为随机的。需要一定的时间直到在液体半导体膜中产生固态核，通过辐照激光该液体半导体膜完全熔化。随着时间的推移在完全熔化的区域中产生无数的晶核，并从各个晶核生长晶体。产生晶核的位置是随机的，因此晶核非均匀分布。当晶核彼此相遇时晶体生长停止，因此晶粒的位置和大小是随机的。
理想的情况是，由单晶颗粒形成对TFT特性产生很大影响的沟道形成区，由此消除晶界的影响。但是，通过用激光退火方法形成其中不存在晶界的非晶硅膜几乎是不可能的。因此不可能期望在使用采用激光退火方法晶化的结晶硅膜的TFT中，获得等价于在单晶硅衬底上制造的MOS晶体管的特性。
通过将单晶衬底上的半导体膜加热到高温从熔融态重结晶的方法，已知为区熔法等，是一种主流方法，以便在绝缘膜上形成具有对准的取向、较少缺陷、较少晶界和较少亚晶界的高质量结晶半导体膜。
采用类似已知的图形外延技术的基底上的台阶，由此晶体沿台阶生长，但是保留在形成的单晶半导体膜的表面中的台阶被认为是个问题。此外，用图形外延方法不能在具有较低形变点的玻璃衬底上形成单晶半导体膜。
无论如何，不可能形成这样一种结晶半导体膜，其中不存在由晶化导致的半导体体积收缩、由于与基底的热应力产生的缺陷、晶格失配等、晶界和亚晶界。除了键合的SOI(绝缘体上硅)，在形成在绝缘表面上然后进行晶化或重结晶的结晶半导体膜中，尚不可能获得与形成在单晶衬底上的MOS晶体管等价的质量。
发明内容
考虑到上述问题，本发明的目的在于提供一种由具有高电流驱动性能的高速半导体元件构成的半导体器件，其中结晶半导体膜形成在绝缘表面上，并且结晶半导体膜具有尽可能少的至少与沟道长度方向交叉的晶界和亚晶界。
此外，另一目的是提供一种制造半导体器件的方法，以及一种用该制造方法制造的半导体器件，其中使用这样一种激光晶化方法，它能够防止在TFT沟道形成区中形成晶界，并能够防止所有由于晶界导致的TFT迁移率的显著下降、接通电流的减少和关断电流的增加。
本发明的申请人发现，如果在具有凹陷和凸起的绝缘膜上形成半导体膜，用激光辐照该半导体膜，则将在位于绝缘膜的凸起上的结晶半导体膜部分中选择性地形成晶界。
图19A示出，当用连续波激光以5cm/sec的扫描速度辐照形成在具有凹陷和凸起的绝缘膜上的200nm厚的非单晶半导体膜时，沿垂直于激光扫描方向的方向的TEM剖面图像。图19B中的参考数字8001和8002表示形成在绝缘膜中的凸起。结晶半导体膜8004在凸起8001和8002上的部分中有晶界8003。
图19B中示意性示出图19A中示出的TEM剖面图像。在凸起8001和8002的上部中形成晶界8003。本发明的申请人认为，布置在绝缘膜上部上的半导体膜向凹陷的下部体积转移，因为由激光辐照导致的其暂时的熔化状态，因此，布置在上部的半导体膜变薄以致不能承受应力，其中开始生长晶界。虽然由此结晶的半导体膜在凸起的上部中有选择地形成晶界，但晶界不易在布置在凹陷的部分中形成(用虚线表示的区域)。注意，术语凹陷表示未形成凸起的凹陷区域。
于是本发明的申请人认为，可以通过有意地形成半导体膜中应力集中的部分，有选择地确定晶界形成的位置。在本发明中在衬底上形成具有凹陷和凸起的绝缘膜，在绝缘膜上形成半导体膜。由此在用激光进行晶化过程中，在半导体膜中有选择地形成应力集中的部分。具体地，在半导体膜中形成凹陷和凸起。然后沿形成在半导体膜中的凹陷和凸起的纵向辐照连续波激光。注意，虽然此时使用连续波激光是最优选的，但也可使用脉冲波激光。注意，在垂直于激光扫描方向的方向凸起的横截面可以是矩形、三角形或梯形的。
对于该结构，于是在用激光晶化的过程中，在半导体膜的凸起上选择性地形成晶界。在布置在绝缘膜的凹陷上的半导体膜中相对难于形成晶界。布置在绝缘膜凹陷上的半导体膜具有优越的结晶度，但不总是不包含晶界。但是，即使存在晶界，与位于半导体膜的凸起上的半导体膜相比，晶粒也较大，结晶度较好。因此在设计绝缘膜的形状的阶段，可以在一定程度上预见在半导体膜中形成晶界的位置。即，在本发明中形成晶界的位置可被有选择地确定，因此，有可能对有源层进行设计，使得在有源层中，优选在沟道形成区中包含尽可能少的晶界。
借助本发明，通过有效地将布置在绝缘膜凹陷上的半导体膜用于TFT有源层，可以防止在TFT沟道形成区中晶界的形成。可以防止所有是由于晶界导致的TFT迁移率的显著降低，接通电流的减少和关断电流的增加。注意，设计人员可以适当地确定将通过图形化去除的与凸起或凹陷邻近的部分。
为了解决上述问题，按照本发明，提供一种制造半导体器件的方法，它包括：
在具有绝缘表面的衬底上形成绝缘膜，该绝缘膜具有开口部分；
在绝缘膜上和在开口部分中形成非单晶半导体膜；
熔化非单晶半导体膜，进行结晶或重结晶并形成填充绝缘膜开口部分的结晶半导体膜；以及
形成栅绝缘膜和栅电极，使得填充开口部分的结晶半导体膜由通过栅绝缘膜与栅电极重叠。
开口部分可通过刻蚀绝缘衬底的表面形成，并且开口部分也可用氧化硅膜、氮化硅膜、氧氮化硅膜等并在其上进行刻蚀形成。开口部分应布置在包含薄膜晶体管沟道形成区的岛状半导体区域的位置，并且优选形成开口部分以至少与沟道形成区一致。
通过等离子体CVD、溅射或低压CVD形成的多晶半导体膜的非晶半导体膜，通过固态生长形成的多晶半导体膜等被施加在非单晶的半导体膜上。注意，在本发明中使用的术语非晶半导体膜不仅包括其具有完全非晶结构的半导体膜的严格定义，也包括处于包含微晶晶粒态的所谓的微晶半导体膜的半导体膜、和包含局部结晶结构的半导体膜。通常应用非晶硅膜。此外，也可使用非晶硅锗膜、非晶碳化硅膜等。
应用作为光源的气体激光振荡装置或固态激光振荡装置产生的脉冲波或连续波激光作为熔化非单晶半导体膜和进行晶化的设备。辐照的激光用光学系统聚光为线形。激光的强度分布在纵向具有均匀区域，并且也可以在横向具有分布。具有矩形光束的固态激光振荡装置被用作用于光源的激光振荡装置。具体地，优选应用盘形(s1ab)激光振荡装置。或者，可应用这样的构造，其中固态激光振荡装置采用用Nd、Yb、Tm和Ho掺杂的棒，特别是用由Nd、Tm和Ho掺杂的YAG、YVO4、YLF、YAlO3等晶体的固态激光振荡装置与盘形结构的放大器组合。晶体Nd：YAG、Nd：GGG(钆镓石榴石)、Nd：GSGG(钆钪镓石榴石)等可被用作盘材料。盘形激光器之后是锯齿形光路，同时全反射在板状激光介质中重复。
此外，也可应用对应于激光的强光。例如，也可使用通过使用反射镜、透镜等聚光由卤素灯、氙灯、高压汞灯、金属卤化物灯或准分子灯发射的光的具有高能量密度的光。
扩展的被聚光为线形的激光或强光被辐照到非单晶半导体膜，并且激光辐照位置和其上形成非单晶半导体膜的衬底彼此相对运动。激光扫描衬底的一部分或整个衬底，由此熔化非单晶半导体膜，并进行结晶或再结晶。优选在沿开口部分的纵向或沟道形成区的纵向的方向进行激光扫描。于是晶体沿激光扫描方向生长，可防止晶界和亚晶界与沟道纵向相交。注意，本发明不总限于此。
如上所述制造的本发明的半导体器件的特征在于，它包括：
具有绝缘表面的衬底；
形成在衬底上并具有开口部分的绝缘膜；以及
形成在衬底上并具有填充该开口部分的具有在填充的区域中的沟道形成区的结晶半导体膜。
根据本发明的另一结构，半导体器件的特征在于，它包括：
具有绝缘表面的衬底；
形成在衬底上并具有沿沟道纵向延伸的开口部分的绝缘膜；以及
形成在衬底上并具有该填充开口部分的区域和在填充的区域中的沟道形成区的结晶半导体膜，
其中，开口部分具有等于或大于结晶半导体膜的深度的深度。
按照本发明的另一结构，半导体器件的特征在于，它包括：
具有以矩形形状或条纹形状延伸的开口部分的绝缘表面；
形成在开口部分中的结晶半导体膜；
栅绝缘膜；以及
通过栅绝缘膜与结晶半导体膜重叠的栅电极。
按照本发明的另一结构，半导体器件的特征在于，它包括：
具有沿沟道轴向延伸的开口部分的绝缘表面；
形成在开口部分中的结晶半导体膜；
栅绝缘膜；以及
通过栅绝缘膜与结晶半导体膜重叠的栅电极。
通过使开口部分的深度与半导体膜的厚度具有相同的数量级，或大于半导体膜的厚度，由于表面张力，由激光或强光熔化的半导体将聚集和固化在开口部分(即凹陷部分)中。结果，开口部分(即凸起部分)中半导体膜的厚度将变薄，并且应力畸变可被集中在那里。此外，开口部分的侧表面具有在一定程度上限制晶体取向的效果。开口部分侧表面的角度相对于衬底表面形成为5-120°，优选在80-100°。
在通过辐照激光或强光熔化半导体膜后，从开口部分的底部表面和侧表面相交的区域开始固化，并且晶体生长从这里开始。例如，图17示出在系统中的点A、B、C和D处进行热分析模拟的结果，其中，台阶的形状由绝缘膜(1)和绝缘膜(2)形成。获得如图18示出的特性曲线。热直接从绝缘膜(2)的下方并从存在于侧表面上的绝缘膜(1)流失，因此在点B温度下降最快。之后的顺序是点A、C和D。模拟的结果是对于其中侧壁角是45°的情况，但对于其中角度是90°的情况，可认为有定性地相似的现象。
即，一旦半导体膜处于熔融状态，由于表面张力，它在形成在绝缘表面中的开口部分中聚集，并且晶体生长大致从开口部分的底部与侧壁相交处出现。所以结晶所伴随的畸变可被集中在开口部分外侧的区域中。换言之，填充开口部分的所形成的结晶半导体膜可以是无畸变的。
注意，激光光束边缘附近的能量密度通常低于靠近光束中心的能量密度，相应的半导体膜的结晶度经常较差。因此，优选这样进行激光扫描，使得之后成为TFT沟道形成区的部分和光线轨迹的边缘相互不重叠。
借助本发明，在设计阶段得到的有关从衬底上方看到的绝缘膜或半导体膜的形状的数据(图案信息)，可首先被存储在存储装置中。激光的扫描路径随后由图案信息并由激光在扫描方向的、及在垂直于扫描方向的方向的激光束宽度确定，使得至少成为TFT沟道形成区的部分不与激光轨迹的边缘重叠。随后用标记作为参考布置衬底位置，激光根据所确定的扫描路径被辐照到衬底上的半导体膜。
借助上述结构，激光可仅被辐照到必不可少的部分，而不是整个衬底。所以可将不需要激光辐照的部分上所需要的时间减少，并可增加衬底处理速度。此外，由于将激光辐照到不需要部分所导致的衬底损伤可被防止。
注意，标记可通过直接用激光等刻蚀衬底形成，并且标记也可在形成具有凹陷和凸起的绝缘膜的同时形成在绝缘膜部分中。此外，衬底的位置对准也可这样进行，通过用诸如CCD的图像摄像元件读取实际形成的绝缘膜或实际形成的半导体膜的形状，将形状作为数据存储在第一存储装置中，将在设计阶段获得的绝缘膜或半导体膜的的图案信息存储在第二存储装置中，并将存储在第一存储装置中的数据与存储在第二存储装置中的图案信息进行检查。
通过在一部分绝缘膜中形成标记或通过使用绝缘膜的形状作为标记可以减少用于标记的掩模的数量。此外，标记可形成在更为精确的位置中，并且与用激光在衬底中形成标记相比，位置对准的精度可得以提高。
注意，激光的能量密度通常不完全均匀，而是能量随激光束中的位置改变。对于本发明，需要将具有固定能量密度的激光辐照到至少成为沟道形成区的部分，并优选辐照在凹陷的所有平的表面或凸起的所有的平的表面上。因此对于本发明，需要使用具有能量分布的激光束，使得具有完全均匀的能量密度的区域至少与成为沟道形成区的部分重叠，并优选与凹陷的所有平的表面或凸起的所有的平的表面重叠。可以认为，激光束的形状优选为矩形、线形等以便满足前述能量密度条件。
此外，通过使用狭缝可阻挡激光束具有低能量密度的部分。通过使用狭缝可将具有相对均匀能量密度的激光辐照到凹陷的所有平的表面或凸起的所有的平的表面，并可均匀地进行结晶。而且可根据绝缘膜或半导体膜图案信息用狭缝部分地改变激光束的宽度。沟道形成区以及另外TFT有源层的布局可受到较少的限制。注意，术语激光束宽度表示激光束沿垂直于扫描方向的方向的长度。
此外，通过组合由多个激光振荡装置发射的激光得到的激光束也可被用在激光晶化中。通过使用上述结构，每个激光中能量密度低的部分可被相互补充。
此外，可在形成半导体膜后，在不暴露于外部环境气氛的情况下进行激光辐照(例如，在惰性气体、氮气、氧气等的特定气氛下，或在减压气氛中)，由此晶化半导体膜。当用具有上述结构的激光进行晶化时，可防止净化室中分子水平的污染物质，例如防止用于提高空气中清洁度的过滤器中含有的硼等混入半导体膜。
注意，被称为图形外延的晶化半导体膜的常规技术，被尝试用于通过在人工形成的非晶衬底上的表面凹凸条格引入的在半导体膜的外延生长。涉及图形外延的技术可在前述非专利文献2等中找到。在前述文件等中公开的图形外延为，在绝缘膜的表面中形成台阶，对形成在绝缘膜上的半导体膜进行加热、激光辐照等，由此使半导体膜中的晶体外延地生长。但是，外延生长必须的温度为至少约700℃。如果在玻璃衬底上进行外延生长，在半导体膜中在绝缘膜的凹陷或凸起的边缘附近形成晶界。根据本发明，布置一个岛状掩膜，绝缘膜凹陷或凸起的形状以及其边缘的位置被设计为对应于岛状掩膜，以便提高成为岛的部分中的结晶度。具体地，凹陷或凸起的形状、大小等被确定使得凹陷或凸起的边缘以及凹陷和凸起的边缘之间的中心附近不与岛重叠。由此用设计为对应于岛的布局的绝缘膜有意地且选择性地确定晶界的位置。随后可去除半导体膜中晶界被选择性地形成的部分，并且具有相对优越结晶度的部分可用作岛。因此在本发明中公开的技术在以下方面与常规图形外延一致：在其中已形成台阶的绝缘膜上形成半导体膜；并且利用该台阶晶化半导体膜。但在常规图形外延中不使用台阶控制晶界的位置，并且在常规图形外延中不包括减少岛中晶界的概念。常规技术仅与本发明类似而与本发明不同。
附图说明
附图中：
图1是用于解释本发明的晶化方法的透视图。
图2是用于解释本发明的晶化方法的透视图。
图3是用于解释本发明的晶化方法的透视图。
图4是用于解释本发明的晶化方法的透视图。
图5A-5E是用于解释在晶化过程中开口部分的形状和结晶半导体膜的形式之间的关系的细节的纵向截面图。
图6A和6B是示出在本发明中应用的激光辐照装置的实施例的布局图。
图7A-7C是分别用于解释制造通过本发明制造的TFT的工艺的上表面视图和纵向截面图。
图8A-8C是分别用于解释制造通过本发明制造的TFT的工艺的上表面视图和纵向截面图。
图9A-9C是分别用于解释制造通过本发明制造的TFT的工艺的上表面视图和纵向截面图。
图10A-10C是分别用于解释制造通过本发明制造的TFT的工艺的上表面视图和纵向截面图。
图11A-11C是分别用于解释制造通过本发明制造的TFT的工艺的上表面视图和纵向截面图。
图12A-12C是分别用于解释制造通过本发明制造的TFT的工艺的上表面视图和纵向截面图。
图13A-13C是分别用于解释制造通过本发明制造的TFT的工艺的上表面视图和纵向截面图。
图14A-14D是分别用于解释制造通过本发明制造的TFT的工艺的上表面视图和纵向截面图和其一部分的放大视图。
图15A-15C是显示板的外形图。
图16是用于解释用本发明制造的显示板的象素部分的结构的上表面视图。
图17是示出在热分析模拟中使用的结构的截面图。
图18是示出热分析模拟的结果的曲线。
图19A和19B分别是在用激光辐照形成在具有凸起的基底膜上的半导体膜进行晶化后的TEM截面图像，以及图像的示意图。
图20A-20C是示出本发明的半导体膜晶化流程的视图。
图21A-21C是示出制造本发明的TFT的工艺的视图。
图22A和22B是示出制造本发明的TFT的工艺的视图。
图23A和23B是示出制造本发明的TFT的工艺的视图。
图24 A和24B是示出制造本发明的TFT的工艺的视图。
图25 A-25C是示出制造本发明的TFT的工艺的视图。
图26A和26B是TFT的截面图。
图27A和27B是TFT的截面图。
图28A-28D是示出制造本发明的TFT的工艺的视图。
图29A-29D是示出制造本发明的TFT的工艺的视图。
图30A和30B是形成基底膜上的多个TFT的上表面视图。
图31A-31E是示出当使用催化元素时，本发明的半导体膜的晶化流程的视图。
图32是激光辐照装置的视图。
图33是激光辐照装置的视图。
图34A-34D是示出制造具有凸起的基底膜的工艺的视图。
图35A-35C是示出制造具有凸起的基底膜的工艺的视图。
图36A-36D是示出激光束的能量密度分布的视图。
图37A和37B是示出激光束的能量密度分布的视图。
图38是示出激光束的能量密度分布的视图。
图39是光学系统的视图。
图40是示出相互重叠的激光束的中心轴方向的能量密度分布的视图。
图41是示出激光束中心间的距离和能量差之间的关系的视图。
图42是示出在激光束的中心轴方向的输出能量分布的视图。
图43是示出发光器件的结构的视图，该发光器件是本发明的半导体器件的一个实例。
图44是示出发光器件的象素结构的视图，该发光器件是本发明的半导体器件的一个实例.
图45A-45H是使用本发明的半导体器件的电子设备的视图。
图46A和46B分别是具有叠层结构的TFT的截面图，以及使用该TFT的半导体器件的结构的实例。
图47A-47C是示出S值的频率分布的视图。
图48A-48C是示出阈值电压的频率分布的视图。
图49A-49C是示出迁移率的频率分布的视图。
图50A-50C是示出阈值电压的频率分布的视图。
图51A-51C是示出迁移率的频率分布的视图。
具体实施方式
实施例模式1
下面参照附图解释本发明的实施例模式。图1示出的透视图示出了一个实施例，其中，在衬底101上形成第一绝缘膜102以及图形化为条形的第二绝缘膜103-105。对于第二绝缘膜，在此示出三个条形图案，但当然对条形图案的数量没有限制。衬底可应用商业上可得到的非碱玻璃衬底、石英衬底、蓝宝石衬底、其表面覆盖绝缘膜的单晶或多晶半导体衬底、或其表面覆盖绝缘膜的金属衬底。
形成为条形的第二绝缘膜的A宽度W1设为0.1-10μm(优选0.5-1μm)，相邻第二绝缘膜之间的间隙W2被设为0.1-5μm(优选0.5-1μm)，并且第二绝缘膜的厚度d设为与形成在第二绝缘膜上的非单晶半导体膜的厚度相同的数量级或大于半导体膜的厚度。此外，台阶的形状不需要具有规定的周期性图案，但可形成为与包含TFT沟道形成区的岛状区域的布局和形状对准。第二绝缘膜的长度L也不受限制，并且长度L可以是这样的数量级，使得例如可形成TFT沟道形成区。
第一绝缘膜用氮化硅或氧氮化硅形成。此外，第二绝缘膜用氧化硅或氧氮化硅形成。可用通过混合四乙基原硅酸酯(TEOS)和O2的等离子体CVD形成氧化硅。可通过用SiH4、NH3和N2O，或SiH4和N2O作为原料的等离子体CVD形成氧氮化硅。
优选适当地调节材料和膜形成条件使得第二绝缘膜的刻蚀速度相对较快，以便在由具有如图1形状的开口部分的第一绝缘膜和第二绝缘膜形成不均匀的形状的情况下，确保刻蚀处理中的选择性。由第二绝缘膜形成的开口部分的侧壁的角度可适当地设为5-120°，优选在80-100°。
如图2所示，形成厚度为50-200nm的非晶半导体膜106覆盖由第一绝缘膜102和第二绝缘膜103-105和开口部分形成的表面。非晶半导体膜可应用硅、硅和锗的化合物或固溶体、或硅和碳的化合物或固溶体。
然后，连续波激光辐照非晶半导体膜106进行晶化。可用的激光由光学系统集中并扩展为线形形状。激光的强度分布在纵向方向具有均匀区域，并可拥有横向的分布。矩形光束固态激光振荡装置可应用为用作光源的激光振荡装置，特别地，优选应用盘形激光振荡装置。或者，采用用Nd、Tm和Ho掺杂的棒的固态激光振荡装置，特别是用诸如由Nd、Tm和Ho掺杂的YAG、YVO4、YLF、YAlO3等晶体的固态激光振荡装置也可与盘形结构的放大器组合。随后如图中箭头所示沿与线形形状纵向方向相交的方向进行扫描。此时最优选的是，沿平行于形成在基底绝缘膜中的条形图案的纵向方向扫描。注意，这里所用的线形形状指纵向的长度与横向长度的比，等于或大于10。
诸如Nd：YAG、Nd：GGG(钆镓石榴石)、Nd：GSGG(钆钪镓石榴石)等晶体可被用作盘材料。盘形激光器之后是锯齿形光路，同时全反射在平面形状的激光介质中重复。
此外，考虑非晶半导体膜的光吸收系数，优选连续波激光的波长为400-700nm。使用波长转换元件通过提取基波的二次谐波或三次谐波得到该波长范围内的光。ADP(磷酸二氢铵)、Ba2NaNb5O15(铌酸钡钠)、CdSe(硒镉)、KDP(磷酸二氢钾)、LiNbO3(铌酸锂)、Se、Te、LBO、BBO、KB5等可用作波长转换元件。特别是优选使用LBO。典型的实例是使用Nd：YVO4激光振荡装置(基波1064nm)的二次谐波(532nm)。此外，激光振荡模式使用单模式，即TEM00模式。
对于硅被选为最合适的材料的情况，其吸收系数为103-104cm-1的范围，这接近可见光范围。如果使用具有高可见光透射率的衬底，诸如玻璃，则由硅形成厚度为30-200nm的非晶半导体膜，然后在不使基底绝缘膜受到损伤的情况下可辐照波长为400-700nm的可见光进行晶化，由此选择性地加热半导体区域。具体地，相对于非晶硅膜，532nm波长光的渗透距离接近100-1000nm，可充分到达形成的厚度为30-200nm的非晶半导体膜106的内部部分。即，有可能从半导体膜的内部加热，并且在激光辐照区域内几乎整个半导体膜可被均匀加热。
由于表面张力的效应，已由激光辐照熔化的半导体膜聚集在开口部分(凹陷)中。如图3所示，在由此固化的状态中表面几乎是平的。此外，在第二绝缘膜上形成晶体生长末端、晶粒界面和晶体亚晶界(凸起，由图中影线标记示出的区域110)。由此形成结晶半导体膜107。
随后刻蚀结晶半导体膜107，如图4所示形成岛状半导体区域108和109。按照刻蚀和去除其中集中生长末端、晶粒界面和晶体亚晶界的区域110，可仅留下良好质量的半导体区域。然后形成栅绝缘膜和栅电极，使得可通过使用填充开口部分(凹陷)的结晶半导体膜定位沟道形成区。于是通过各个阶段可以完成TFT。
图5A-5E是用于示意性解释由第一绝缘膜102和第二绝缘膜103-105形成的开口部分凹槽(台阶)的深度、之间的间隙与晶体生长之间关系的视图。注意，与图5A-5E示出的长度有关的参考符号为：t01表示第二绝缘膜(凸起)上非晶半导体膜的厚度；t02表示开口部分(凹陷)的非晶半导体膜的厚度；t11表示第二绝缘膜(凸起)上结晶半导体膜的厚度；t12表示开口部分(凹陷)的结晶半导体膜的厚度；d表示第二绝缘膜的厚度(开口部分的深度)；W1表示第二绝缘膜的宽度；而W2表示开口部分的宽度。
图5A是d＜t02且W1、W2≤1μm的情况。如果开口部分凹槽的深度小于非晶半导体膜106的厚度，即使经过熔化和结晶过程，半导体也不填充开口部分，并且结晶半导体膜的表面没有被平面化。即，结晶半导体膜的基底的凹陷和凸起的形状几乎得到保留。
图5B是d≥t 02且W1、W2≤1μm的情况。如果开口部分凹槽的深度几乎等于或大于非晶半导体膜106的厚度，表面张力产生并且非晶半导体聚集在开口部分(凹陷)中。如图5B示出由此固化的状态，表面变为几乎是平的。在这种情况下，t11变为小于t12，在具有薄膜厚的部分120中应力集中，畸变集中并且进一步在那里形成晶体生长末端。
图5C是d＞＞t02，且W1、W2≤1μm的情况。在这种情况下，形成结晶半导体膜107以便填充开口部分，并且在第二绝缘膜上几乎没有留下结晶半导体膜。
图5D是d≥t02且W1、W2＞1μm的情况。如果开口部分的宽度扩展，那么虽然结晶半导体膜填充开口部分并且存在平面化效应，但在靠近开口部分中心处晶粒界面和晶体亚晶界发展。此外，应力类似地集中在第二绝缘膜上，畸变聚集，并且进一步在那里形成晶体生长末端。可以推测，这是由于由宽的间隙导致的应力释放效应被减少。
图5E是d≥t02且W1、W2＞＞1μm，并且进一步实现图5D的状态的情况。
如以上用图5A-5E所解释的，可以认为在形成半导体元件特别是形成TFT时，图5B的条件是最合适的。
上述解释示出了用于形成结晶半导体膜的基底的凹陷和凸起形状的一个实例，其中凹陷和凸起由第一绝缘膜和第二绝缘膜形成，但这里示出的实施例模式不限于这种形状。也可使用具有类似形状的基底。例如，开口部分可直接形成在石英衬底的表面中，由此形成凹凸不平的形状。
图6A和6B示出一种能够被用于晶化的激光处理装置结构的实例。图6A和6B是示出激光处理装置结构的正视图和侧视图，该装置由激光振荡装置301、遮光器302、高转换镜303-306、狭缝307、柱面透镜308和309、支撑平台311、用于在x方向和y方向移动支撑平台311的驱动装置312和313、用于控制驱动装置的控制装置314、用于基于预先存储的程序发送信号到激光振荡装置301和控制装置314的信息处理装置315等组成。
由柱面透镜308和309集中为辐照表面的截面形状为线形形状的激光倾斜入射到支撑平台311上衬底320的表面。这样做使得当由于诸如像散的像差导致焦点位置移动时，可以在辐照表面或其附近区域用形成线形形状聚焦的光表面。如果柱面透镜308和309由合成石英制造则可获得高透射率，并涂覆实现在透镜的表面覆层，以实现相对于激光波长等于或大于99％的透射率。辐照表面的截面形状当然不限于线形形状，也可使用诸如矩形形状、椭圆形状和卵形形状的任意形状。无论使用何种形状，都是指具有短轴和长轴之比在1-10、到1-100范围内的形状。此外，准备波长转换元件310以获得相对于基波的谐波。
如上所述，矩形光束固态激光振荡装置被用于激光振荡装置，特别地优选应用盘形激光振荡装置。或者，使用由Nd、Tm和Ho掺杂的YAG、YVO4、YLF、YAlO3等晶体的固态激光振荡装置也可与盘形结构的放大器组合。诸如Nd：YAG、Nd：GGG(钆镓石榴石)、Nd：GSGG(钆钪镓石榴石)等可被用作盘材料。此外，也可使用能够连续振荡的气体激光振荡装置或固态激光振荡装置。采用用Cr、Nd、Er、Ho、Ce、Co、Ti或Tm掺杂的YAG、YVO4、YLF、YAlO3等晶体的激光振荡装置被用作连续波固态激光振荡装置。虽然掺杂剂材料不同，发射的基波波长为1μm-2μm。为了获得非常高的输出，可应用二极管激励的固态激光振荡装置，并可使用级联连接。
此外，通过用驱动装置312和313沿两个轴的方向移动支撑平台311，可能进行衬底320的激光处理。对于沿一个方向的移动，有可能以1-200cm/sec，优选5-50cm/sec恒定的速度、在大于衬底一侧的长度的距离上连续地移动支撑平台311。有可能沿另一方向，在与线形形状光束的纵向的距离相同数量级的距离上进行不连续的分步移动。通过其中安装微处理器的信息处理装置315，激光振荡装置301的发射和支撑平台311同步工作。
借助支撑平台311在图中示出的x方向的线性运动，由从固定的光学系统辐照的激光有可能处理衬底的整个表面。位置检测装置316检测衬底320处于辐照激光的位置，并将该信号传送到信息处理装置315。激光振荡器的发射操作和它们的计时由信息处理装置315同步。即，当衬底320不处于激光辐照的位置时，激光器振荡停止，其寿命得以延长。
由具有这种类型结构的激光辐照装置发射到衬底320的激光可以处理半导体膜所需要的区域或整个表面，借助其沿图中所示x方向和y方向的相对运动。
通过在基底绝缘膜中形成台阶形状，在晶化过程中可集中伴随那些部分的晶化的畸变和应力，其中晶化是如上所述用连续波激光辐照非晶半导体膜。可以防止在被制成有源层的结晶半导体膜中出现畸变和应力。通过形成TFT使得沟道形成区布置在没有畸变和应力的结晶半导体膜中，有可能提高高速时的电流驱动性能，并且也可能提高元件的可靠性。
进一步，将用图20A-20C解释本发明使用的辐照激光的方法。
首先，如图20A(形成非单晶半导体膜)所示，在衬底上形成由绝缘膜制成的第一基底膜9101。随后在第一基底膜9101上形成由矩形绝缘膜制成的第二基底膜9102，形成第三基底膜9103以便覆盖第一基底膜9101和第二基底膜9102。在本实施例模式中氮化硅被用作第一基底膜9101，氧化硅被用作第二基底膜9102，并且氧化硅膜被用作第三绝缘膜9103。注意，用于第一绝缘膜9101、第二绝缘膜9102和第三绝缘膜9103的材料不限于前述材料。也可使用其它材料，只要：它们是能够承受在后面处理步骤中进行的热处理的绝缘膜；它们可以防止对随后形成的半导体膜的能够导致TFT特性的负面效应的碱金属的污染；可以在它们上面形成凹陷和凸起。注意，用于形成该凹陷和凸起的方法将在后面详细解释。此外，也可使用除这些之外的其它绝缘膜，而且也可使用两层或多层膜的层叠结构。
虽然在图20A-20C中分别示出了第一绝缘膜、第二绝缘膜和第三绝缘膜，三个基底膜总体上一起被称为基底膜9104。注意，虽然在本实施例模式中用三个基底膜形成具有凹陷和凸起的基底膜9104，本发明使用的基底膜的结构不限于这种结构。
可在形成基底膜9104的同时用一部分基底膜形成标记。
衬底可以是一种能够承受后面工艺步骤的处理温度的衬底。例如，可以使用石英衬底、硅衬底、诸如硼硅酸钡玻璃和硼硅酸铝玻璃的玻璃衬底、以及其表面上形成绝缘膜的金属衬底和不锈钢衬底。此外，也可以使用能够承受处理温度的具有一定程度的耐热性能的塑料衬底。
接着形成半导体膜9105以便覆盖基底膜9104。可用已知的方法(诸如溅射、LPCVD或等离子体CVD)形成半导体膜9105。注意，半导体膜可以是非晶半导体膜，也可以是微晶半导体膜或结晶半导体膜。此外，不仅可使用硅，也可使用锗。此外，通过在形成第三基底膜9103后接着形成半导体膜而不暴露于大气，可以防止杂质，以避免对半导体膜和基底膜之间的污染。
注意，设计人员可以适当地确定基底膜9104的凸起的形状和大小。但必须设定凸起的厚度在这样的数量级，使得随后形成的半导体膜在凸起边缘的附近不被断开。
随后如图20B(辐照激光)所示，激光辐照到半导体膜9105。由于激光辐照，半导体膜9105立刻熔化，并且其体积从凸起的上部向凹陷移动，如白心的箭头所示。形成具有平面化表面的半导体膜(LC后)和提高的结晶度。在激光束的边缘附近激光的能量密度变低，由此，在边缘附近晶粒变得较小，沿晶粒界面出现突出部分(脊)。因此进行辐照使得激光束光路的边缘不与成为沟道形成区的部分和位于半导体膜9105的凹陷处的部分重叠。
注意，这样设定激光的扫描方向使得它与基底膜9104的凸起的纵向平行。
本发明可使用已知的激光器。优选激光是连续波，但可以认为即使使用脉冲波型，也可以在一定程度上获得本发明的效果。激光器可以使用气体激光器或固态激光器。准分子激光器、Ar激光器、Kr激光器等作为气体激光器，而YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、金绿宝石激光器、Ti：蓝宝石激光器、Y2O3激光器等可作为固态激光器。采用诸如由Cr、Nd、Er、Ho、Ce、Co、Ti、Yb或Tm掺杂的YAG、YVO4、YLF、YAlO3等晶体的激光器可用作固态激光器。虽然用于掺杂的材料不同，但可获得具有约1μm的基波的激光。通过使用非线性光学元件可以获得相对于基波的谐波。
此外，也可以使用通过使用非线性光学元件将由固态激光器发射的红外激光转换为绿色激光后，使用另一非线性光学元件得到的紫外激光。
至于半导体膜(LC后)9106，借助由于激光辐照的体积运动，其膜厚度在基底膜9104的凹陷上变得较厚，相反，其膜厚度在基底膜9104的凸起上变得较薄。因此由于应力晶界9149易于产生在凸起上，相反，在凹陷上获得具有几乎良好结晶度的状态。注意，不总是半导体膜(LC后)在凹陷上不含有晶界。但是，即使确实存在晶界，晶粒是大的，因此结晶度变得相对优异。
随后刻蚀半导体膜(LC后)9106的表面，由此暴露基底膜9104的凸起的上表面。注意，在本实施例模式中刻蚀半导体膜(LC后)9106，使得暴露基底膜9104的凸起的上表面。随后如图20C(刻蚀)所示，在基底膜9104的凹陷中形成结晶半导体膜(岛)9107。
通过使用按照上述一系列的工艺步骤获得的岛作为TFT有源层，更优选作为TFT沟道形成区，可以防止在TFT沟道形成区中形成晶界，并可以防止由于晶界引起的所有TFT迁移率显著降低，接通电流减少和关断电流的增加。注意，设计人员可以适当地确定要通过图形化去除的在凹陷边缘或凸起边缘附近的部分。
实例
下面将解释本发明的实例。
实例1
本实例示出制造TFT的实例，其中结晶硅膜形成在具有开口部分的基底绝缘膜上，并且沟道形成区布置在填充开口部分的填充区中。
在图7A-7C中在玻璃衬底601上形成厚度为100nm的由氮化硅形成的第一绝缘膜602。在第一绝缘膜602上形成氧化硅膜，用光刻蚀形成具有矩形形状图案的第二绝缘膜603。用TEOS和O2的混合物用等离子体CVD淀积厚度为150nm的氧化硅膜，并在反应压力40Pa和衬底温度400℃的条件下，以高频(13.56MHz)0.6W/cm2的电功率密度放电，淀积厚度为150nm的氧化硅膜。然后通过刻蚀形成开口部分604a和604b。
注意，图7A是上表面视图，图7B是对应于图7A中线段A-A’的纵向截面图，而图7C是对应于图7 A中线段B-B’的纵向截面图。图8A-8C，9A-9C，10A-10C，11A-11C和12A-12C为类似的处理。
如图8A-8C所示，然后形成厚度为150nm的覆盖第一绝缘膜602和第二绝缘膜603的非晶硅膜605。非晶硅膜605通过使用等离子体CVD以SiH4作为原料气体形成。
然后用连续波激光进行辐照，如图9A-9C所示进行晶化。晶化条件为：使用YVO4激光振荡器的连续波模式；用光学系统会聚5.5W的二次谐波(波长532nm)输出，以便获得沿纵向均匀的能量分布，纵向尺寸为400μm而横向尺寸为50-100μm；以50cm/sec的速度进行扫描，由此进行晶化。术语均匀的能量密度分布不意味着排除不完全均匀的能量密度分布，而是表示具有±20％的可允许的能量密度分布范围。图6A和6B示出的激光处理装置结构可应用于这种类型的激光辐照。用光学系统会聚的激光可在纵向方向上具有一其中密度分布是均匀的范围，并可在横向具有分布。这样进行晶化使得密度分布在纵向上具有均匀的区域，并且在平行于激光扫描方向的方向上的晶体生长的效果可得以提高。
通过在这些条件下辐照激光，非晶硅膜立刻熔化，并且随着熔化的条纹的运动进行晶化。表面张力在熔融硅上起作用，并且熔融的硅在开口部分(凹陷)中聚集并固化。于是在其中结晶半导体膜填充开口部分604a和604b的状态下形成结晶半导体膜606。
如图10A-10C所示，然后形成掩模图案并完成刻蚀处理，使得至少结晶半导体膜保留在开口部分604a和604b中，由此形成包含沟道形成区的岛状区域607和608。
图11A-11C示出这样一种状态，其中在半导体区域607和608的上层侧形成栅绝缘膜609和栅电极610和611。栅绝缘膜609可通过等离子体CVD用膜厚80nm的氧化硅膜形成。使用钨或含钨的合金形成栅电极610和611。通过采用这种结构，沟道形成区可形成在填充开口部分604a和604b的岛状半导体区域中。
随后只要适当地形成源区和漏区、低浓度漏区等，可完成TFT。
实例2
实例2示出通过进行类似于实例1的处理形成的结构，但如图12A-12C所示，形成在第二绝缘膜603中的开口部分，形成为长且薄的条形区域和连接到该长且薄的条形区域的区域。由于结晶硅膜与开口部分604c对准形成岛状半导体区域620，通过形成栅绝缘膜621和栅电极622可以完成单栅多沟道TFT。
实例3
如图13A-13C所示，通过形成第二绝缘膜的厚度比实例2中的非晶半导体膜厚，例如通过形成350nm的第二绝缘膜，可以完成由结晶半导体膜形成的岛状区域620埋入在开口部分604d中。只要类似地形成栅绝缘膜621和栅电极622，则可以形成单栅多沟道TFT。
实例4
图14A-14D示出单栅多沟道TFT的另一实例。与在实例1-3中形成的各膜类似，在衬底601上形成第一绝缘膜602、第二绝缘膜603、岛状半导体区域630、栅绝缘膜631和栅电极632。图14A-14D中不同的部分是由第二绝缘膜603形成的开口部分604e，此外，在形成岛状半导体区域630后，从其中形成沟道形成区的半导体区域的周边去除第二绝缘膜，于是形成第二开口部分625。
图14D中示出沟道形成区附近的实例的放大视图。形成栅电极631与岛状半导体区域630的侧表面和上表面接触，形成栅电极632覆盖栅绝缘膜631。在这种情况下，在半导体区域630的上部634和侧表面部分635上形成沟道形成区。由此可增加耗尽的区域，TFT电流驱动性能可得以改善。
实例5
本发明可应用于各种类型的半导体器件，并解释基于实例1-4制造的显示板的实例。
在图15A-15C中，在衬底900上制备象素部分902、栅信号线驱动电路901a和901b，源信号线驱动电路901c、输入端935、布线或布线组917。密封图案940可与栅信号线驱动电路901a和901b、源信号线驱动电路901c和用输入端935连接驱动电路部分的布线或布线组917中的一部分重叠。由此可减少显示板的框架区域(象素部分的周边区域)的表面积。FPC 936固定于输入端935。
此外，也可以安装在其上用本发明的TFT形成的微处理器、存储器或媒体处理器/DSP(数字信号处理器)等的芯片950。通过使用与象素部分902、栅信号线驱动电路901a和901b以及源信号线驱动电路901c不同的设计规则形成这些功能电路。具体地，应用1μm或小于1μm的设计规则。对于安装方法没有限制，可应用COG方法等。
实例1-4所示的TFT可被用作象素部分902的开关元件，此外，可被用作构造栅信号线驱动电路901a和901b以及源信号线驱动电路901c的功能元件。
图16是示出象素部分902的一个象素的结构的实例，并制备TFT801-803。这些TFT为用于控制制备在象素中的发光元件或液晶元件的开关TFT、复位TFT和驱动TFT。
包含这些TFT的沟道形成区的岛状半导体区域812-814与形成在半导体区域下方的层中的基底绝缘膜中的开口809-811对准地形成。可以根据实例1-5形成岛状半导体区域812-814。在岛状半导体区域812-814上形成栅极布线815-817，并且通过钝化膜和整平膜形成信号线818、电源线819、其它类型的布线820和821以及象素电极823。
于是本发明在对显示板不产生任何影响的情况下可以完成显示板。
实例6
实例6中讨论通过使用本发明的半导体器件制造所谓的多沟道TFT的工艺，该多沟道TFT具有相互彼此分开的多个沟道形成区。
首先，如图21A所示，在绝缘表面上形成具有凸起的基底膜9120。注意，图21B示出沿图21A中线段A-A’的截面图，而图21C示出沿图21A的线段B-B’的截面图。
实例6中所用的基底膜9120具有与实施例模式中所示结构相同的结构。基底膜9120由三个基底膜组成。首先，在由氮化硅组成第一基底膜9121上形成由矩形形状的氧化硅组成的第二基底膜9122，并形成由氧化硅组成的第三基底膜9123以便覆盖第一基底膜9121和第二基底膜9122。实例6中基底膜9120由第一基底膜9121、第二基底膜9122和第三基底膜9123形成。基底膜9120的凸起9124由矩形形状第二绝缘膜9122并由接触第二绝缘膜9122而不接触第一绝缘膜9121的部分第三绝缘膜9123构造。
注意，虽然设计人员可以适当地设定凹陷9124的形状和大小，但需要将厚度设定在这样的数量级，使得后面形成的半导体膜的断开不出现在凸起9124的边缘附近。在实例6中凹陷9124高度设定为约0.1-1μm。
注意，衬底的变形导致对后面形成的基底膜的形状的影响。基底膜的变形成为对在后面形成的半导体膜的结晶度的均匀性的干扰的原因，因此，衬底的表面可用化学机械抛光方法(CMP方法)抛光，使得变形差异被抑制在等于或小于10nm的水平，并且可在形成基底膜前事先加热衬底，使得衬底不因为后面工艺步骤中的热处理加工而变形。
随后形成覆盖基底膜9120的非晶半导体膜9125。可通过使用已知的方法(诸如溅射、LPCVD或等离子体CVD)形成非单晶半导体膜9125。在实例6中用等离子体CVD形成厚度为300nm的非单晶半导体膜9125。
随后如图22A所示，激光辐照到非单晶半导体膜9125，由此进行晶化。注意，图22B对应于沿图22A的虚线段A-A’的截面图。实例6中用连续波YVO4激光器以50cm/sec的扫描速度进行辐照。此时激光器扫描方向是这样的，它与后面形成的沟道形成区中载流子运动方向相同的方向对准。如具有白心的箭头所示，在实例6中在扫描方向与矩形形状的凸起9124的纵向方向对准时辐照激光。由于激光辐照，非单晶的半导体膜9125熔化，其体积从凸起9124向凹陷运动，由此形成结晶半导体膜9126。
随后如图23A所示图形化结晶半导体膜9126，由此形成子岛(sub-island)9127。注意，图23B对应于沿虚线段A-A’的图23A的截面图。子岛9127部分存在于在凹陷9124之间形成的凸起上。用结晶半导体膜9126位于凹陷上的部分，形成目标多沟道TFT的沟道形成区，因此，通过考虑沟道形成区的数量、沟道长度和沟道宽度确定子岛9127和凸起9124之间的位置关系是必要的。
随后，如图24A所示，通过从上表面去除子岛9127到露出凸起9124的上表面的程度形成岛9128。注意，图24B对应于沿图24A的虚线段A-A’的截面图。可通过使用任何方法从其上表面去除子岛9127，例如可通过使用刻蚀进行去除，也可使用CMP方法进行去除。
通过去除子岛9127的上表面去除在凸起9124上存在晶界的部分。在对应于凸起9124之间的间隔的凹陷上几乎不存在晶界，并且在后面成为沟道形成区的部分中，保留具有优异结晶度的结晶半导体膜。如图24A和24B所示，形成狭缝型岛9128，其中仅形成分开的沟道形成区。注意，与沟道形成区一样，由于半导体膜的结晶度，成为源区或漏区的部分不影响TFT的特性。因此，即使成为源区或漏区的部分与成为沟道形成区的部分相比具有不好的结晶度，该部分也不成为问题。
下面如图25A所示，用岛9128制造TFT。注意，有各种不同的TFT结构和制造TFT的方法。图25B对应于沿图25A虚线段A-A’的截面图，而图25C对应于沿图25A的虚线段B-B’的截面图。图26A对应于沿图25A的虚线段C-C’的截面图，而图26B对应于沿图25A虚线段D-D’的截面图。
岛9128中的沟道形成区9130与栅电极9132重叠，其间夹有栅绝缘膜9131。此外，沟道形成区9130类似地由岛9128的两个杂质区9133夹在中间。注意，两个杂质区9133用作源区或漏区。
随后形成第一层间绝缘膜9134覆盖岛9128、栅绝缘膜9131和栅电极9132。然后形成第二层间绝缘膜9135覆盖第一层间绝缘膜9134。注意，第一层间绝缘膜9134是无机绝缘膜。而诸如第二层间绝缘膜9135中的碳的杂质可被防止进入岛9128。此外，第二层间绝缘膜9135是有机树脂膜，并具有平面化表面的作用，使得后面形成的布线不被切断。
随后在第二层间绝缘膜9135上形成，通过形成在栅电极9131、第一层间绝缘膜9134和第二层间绝缘膜9135中的接触孔，连接到杂质区9133的布线9136。
于是通过上述制造工艺完成具有多个相互分开的沟道形成区的TFT。通过使用这种类型的结构，由驱动TFT产生的热可被有效地耗散。
注意，TFT结构不限于本发明中图25A-25C所示的结构。此外，沟道形成区的数量不限于四，目前沟道形成区的数量可以是一、四或四以外的其它数量。
此外，TFT的结构不限于上述结构。例如，TFT结构可具有象图27A和27B所示的结构。图27A所示的TFT具有由两层导电膜9140和9141组成的栅电极。由绝缘膜组成的侧壁9142形成接触导电膜9140的上表面和导电膜9141的侧表面。例如，TaN可用作导电膜9140，W可用作导电膜9141、而SiO2等可用作侧壁9142。图28B示出的TFT具有由两层导电膜9144和9145组成的栅电极。导电膜9144与杂质区部分重叠。
注意，在激光辐照之后或在刻蚀结晶半导体膜至露出基底膜的凸起9124的程度后，通过在500-600℃在约1分钟到60分钟的期间进行热处理可以释放在半导体膜内产生的应力。
通过有效地将位于绝缘膜的凹陷上的半导体膜用作TFT有源层，可以防止在TFT沟道形成区中形成晶界，并可以防止所有由于晶界导致的TFT迁移率的显著降低、接通电流的减少和关断电流的增加。
实例7
实例7中解释其中工艺顺序与实例6的工艺顺序不同的制造岛的方法。注意，对于每一工艺步骤的详细解释可以参考实例6。
首先，如图28A(形成非单晶半导体膜)所示形成具有矩形形状凸起9301的基底膜，并在基底膜上形成非单晶半导体膜9302。随后用激光辐照非单晶半导体膜9302，由此形成结晶半导体膜9303(图28B辐照激光)。
接着，从其表面去除一部分结晶半导体膜9303至这样的程度，以便露出凸起9301的上表面。注意，在实例7中使用刻蚀进行去除，并且去除后的结晶半导体膜成为结晶半导体膜(刻蚀后)9304(图28C刻蚀)。
接着，图形化结晶半导体膜(刻蚀后)9304，由此形成岛9305(图28D形成岛)。
注意，在刻蚀结晶半导体膜至一定程度使基底膜的凸起露出后，或在形成岛后，通过在500-600℃在约1分钟到60分钟的期间进行热处理，可以释放在半导体膜中产生的应力。
按照上述工艺步骤，通过在形成岛之前刻蚀结晶半导体膜至一定程度使得基底膜的凸起被露出，可以防止由于刻蚀去除岛的边缘部分或侧面部分。
实例8
实例8中解释其中工艺顺序与实例6和实例7的工艺顺序不同的制造岛的方法。注意，对于每一工艺步骤的详细解释可以参考实例6。
首先，如图29A(形成非单晶半导体膜)所示形成具有矩形形状9331的凸起的基底膜，并在基底膜上形成非单晶半导体膜9312。
接着，图形化非单晶半导体膜9312，由此形成子岛9313(图29B形成子岛)。
随后用激光辐照子岛9313，由此导致晶化。实例8中晶化后的子岛成为子岛(晶化后)9314(图29C辐照激光)。
随后，从其表面去除部分子岛(晶化后)9314，至使得凸起9311的上表面露出的程度。注意，在实例8中通过刻蚀进行去除，由此形成岛9315(图29D刻蚀)。
注意，按照上述工艺步骤，在激光辐照之后或在形成岛后，通过在500-600℃在约1分钟到60分钟的期间进行热处理，可以释放在半导体膜内产生的应力。
实例9
实例9中解释使用多个凸起形成多沟道TFT和仅具有一个沟道形成区的单沟道TFT的实例。
图30A示出具有多个矩形形状凸起9330的基底膜。图30B示出用形成在基底膜上的岛的TFT。图30B具有一个有四个沟道形成区的多沟道TFT 9331，一个有两个沟道形成区的多沟道TFT 9332，和一个单沟道TFT 9333。
每个TFT形成在位于凸起9330之间的凹陷上。更优选，沟道形成区和LDD区形成在位于凸起9330之间的凹陷上。
与实例6-8组合有可能实现实例9。
实例10
实例10中解释，当晶化半导体膜时，组合辐照激光工艺和使用催化剂晶化半导体膜的工艺的实例。在使用催化剂元素时，优选使用由JP 7-130652 A和JP 8-78329 A公开的技术。
首先，如图31A(形成非单晶半导体膜)所示，在具有凸起9350的基底膜9351上形成非单晶半导体膜9352。接着，用催化元素晶化非单晶半导体膜9352(图31B NiSPC)。例如，如果使用在JP 7-130652A中使用的技术，则含镍10 ppm的乙酸镍溶液被涂敷到非单晶半导体膜9352，于是形成含镍的层9353。然后在500℃进行1小时脱氢处理，其后在500-650℃进行4-12小时的热处理，例如在550℃热处理8小时，于是形成具有改善的结晶度的结晶半导体膜9354。注意，除了镍(Ni)，能够使用的催化元素包括元素锗(Ge)、铁(Fe)、钯(Pd)、锡(Sn)、铅(Pb)、钴(Co)、铂(Pt)、铜(Cu)和金(Au)。
随后通过激光辐照，由经过NiSPC晶化(图31C辐照激光)的结晶半导体膜(NiSPC后)9354形成具有进一步改善结晶度的结晶半导体膜(LC后)9355。在激光辐照过程中结晶半导体膜(LC后)9355立刻熔化，在激光辐照期间，由凸起9350的上部向凹陷体积移动，由此平面化其表面。凸起9350上的薄膜厚度变薄，由于应力易于产生晶界9356。
下面解释吸杂结晶半导体膜(LC后)9355中的催化元素的过程。注意，在实例10中虽然吸杂在激光辐照后进行，但也可在刻蚀结晶半导体膜(LC后)9355后进行。
随后在结晶半导体膜(LC后)9355上形成具有硅作为其主要构成的阻挡层9357(图31D吸杂)。注意，阻挡层9357可以非常薄，可以是自身的膜氧化物，也可以是由在含氧的气氛中辐照紫外线产生的臭氧氧化的氧化物膜。此外，也可以使用由含臭氧的液体氧化的在称为水洗(hydro-washing)的并为去除为有机物的碳而进行的表面处理中使用的氧化膜。阻挡层9357主要用作刻蚀停止层。此外，在形成阻挡层9357后可进行沟道掺杂，其后可通过辐照强光进行激子。
随后在阻挡层9357上形成用于吸杂的第一半导体膜9358。用于吸杂的第一半导体膜9358可以是具有非晶结构的半导体膜，也可以是具有结晶结构的半导体膜。用于吸杂的第一半导体膜9358的膜厚度被设为5-50nm，优选为10-20nm。为了提高吸杂效率，优选在用于吸杂的第一结晶半导体膜9358中引入氧(SIMS分析浓度等于或大于5×1018原子/cm3，优选等于或大于1×1019原子/cm3)。
随后在用于吸杂的第一半导体膜9358上形成含有惰性气体元素的第三半导体膜(吸杂位置)9359。用于吸杂的第二半导体膜9359可以是具有非晶结构的半导体膜，或者是具有晶体结构的半导体膜，并可以通过使用等离子体CVD、低压热CVD或溅射形成。第二半导体膜可以是在膜形成阶段含有惰性气体元素的半导体膜，而惰性气体元素也可以在形成不含有惰性气体元素的膜后进行添加。实例10中示出的实例是形成用于吸杂的、且在膜形成阶段含有惰性气体元素的第二半导体膜9359，其后选择性地添加另外的惰性气体元素，由此形成用于吸杂的第二半导体膜9359。此外，用于吸杂的第一半导体膜和第二半导体膜可以在不暴露于外部大气的条件下连续地形成。另外，第一半导体膜的膜厚和第二半导体膜的膜厚的总和可设为30-200nm，例如50nm。
在结晶半导体膜(LC后)9355和第二半导体膜9359之间以用于吸杂的第一半导体膜9358制备间隙。在吸杂过程中，存在于结晶半导体膜(LC后)9355中的诸如金属的杂质元素趋于容易地聚集在吸杂位置边界附近，并如实例10中，优选通过利用用于吸杂的第一半导体膜9358将吸杂边界置于远离结晶半导体膜(LC后)9355来提高效率。此外，用于吸杂的第一半导体膜9358还有阻挡效应，使得在包含在吸杂位置中的杂质元素不扩散并到达与第一半导体膜的界面。此外，在吸杂中使用的第一半导体膜9358具有保护效应，使得在添加惰性气体元素的情况下不导致对结晶半导体膜(LC后)9355的损伤。
接着进行吸杂。可在氮气氛中在450-800℃进行热处理1-24小时，例如在550℃热处理14小时，作为用于吸杂的工艺。此外，也可辐照强光而代替热处理。进一步可引入加热的气体以便加热衬底。在这种情况下，可在600-800℃的温度下，进行加热1-60分钟，优选650℃-750℃，由此可以减少处理时间。通过该吸杂，如图31D(吸杂)中的箭头所示，杂质元素移入第二半导体膜9359中。由此进行去除包含在由阻挡层9357覆盖的结晶半导体膜(LC后)9355中的杂质元素或减少杂质元素的浓度。通过吸杂形成几乎不包含杂质元素的结晶半导体膜(吸杂后)9360，其中杂质元素的浓度等于或小于1×1018原子/cm3，优选等于或小于1×1017原子/cm3。
接着，用阻挡层9357用作刻蚀停止层，选择性地去除用于吸杂的第一半导体膜9358和第二半导体膜9359。
其后，如图31E(刻蚀)所示，改变刻蚀条件并去除阻挡层9357，结晶半导体膜(吸杂后)9360被刻蚀到露出凸起9350的上表面的程度，由此形成凹陷中的结晶半导体膜9361。
注意，在晶化前在半导体膜上涂敷含有催化元素的溶液后，也可以通过辐照激光而不是SPC进行晶体生长。此外，也可以使用在JP10-135468，JP 10-135469等中记录的技术进行吸杂。
注意，虽然在实例10中在激光辐照后进行吸杂，但本发明不限于这种结构。也可以在进行图31E的刻蚀后进行吸杂。
有可能结合实例6-9实现实例10。
实例11
下面用图32解释在本发明中使用的激光辐照装置的结构。参考数字9151表示激光振荡装置。在图32中使用四个激光振荡装置，但激光辐照装置的激光振荡装置不限于这个数量。
注意，通过使用冷却器9152可以将激光振荡装置9151保持在恒定的温度。不总是需要使用冷却器9152，但通过将激光振荡装置9151保持在恒定的温度，可以抑制由于温度导致的输出激光的能量的分散。
此外，参考数字9154表示光学系统，通过改变自激光振荡装置9151的光输出路径并调整激光束的形状来会聚激光。此外，图32的激光辐照装置中的光学系统9154通过使部分激光束彼此重叠，也可以合成输出自多个激光振荡装置9151的激光的激光束。
注意，也可以在待处理的衬底9156和激光振荡装置9151之间的光路中，形成在非常短的时间段内改变激光前进方向的AO调制器9153。此外，衰减器(用于调节光量的滤波器)可形成为AO调制器9153的替代物，激光的能量密度可得以调节。
此外，用于测量从激光振荡装置9151输出的激光能量密度的测量装置(能量密度测量装置)9165，可放置在待处理衬底9156和激光振荡装置9151之间的光路中。在计算机9160中可以观察到所测量的能量密度随时间的变化。在这种情况下，也可以增加激光振荡装置9151的输出以便补偿激光能量密度的衰减。
合成的激光束通过狭缝9155辐照到待处理衬底9156。优选，狭缝9155能够阻挡激光，并且它由不被激光改变或损伤的物质形成。狭缝9155的狭缝宽度是可变的，并且可以通过狭缝宽度改变激光束的宽度。
注意，从激光振荡装置9151发射的不通过狭缝9155的激光在衬底9156上的激光束的形状，根据激光器的类型而不同，并因此可由光学系统形成。
在样品台9157上放置衬底9156。位置控制装置9158和9159对应于用于控制待处理样品上的激光束位置的装置，而图32中样品台9157的位置由位置控制装置9158和9159控制。
图32中，位置控制装置9158进行样品台9157在x方向的位置控制，而位置控制装置9159进行样品台9157在y方向的位置控制。
此外，图32的激光辐照装置具有准备有诸如存储器和中央运算处理装置的计算机9160。计算机9160控制激光振荡装置9151的发射，确定激光扫描路径，此外可以控制位置控制装置9158和9159，使得激光的激光束沿确定的路径扫描，以将衬底移动到预定的位置。
注意，虽然图32中激光束的位置通过移动衬底进行控制，也可以通过使用诸如电流镜(galvano mirror)的光学系统进行移动，并且也可以采用两种方法。
此外，图32中用计算机9160控制狭缝9155的宽度，但也可以按照掩模图案信息改变激光束的宽度。注意，不总是必须形成该狭缝。
此外，激光辐照装置也可提供用于调节待处理的样品温度的装置。此外，激光是具有高能量密度和方向性的光，并因此可以形成挡板以便防止被反射的光辐照到不适当的位置。优选，挡板具有吸收被反射光的性质，并可在挡板内循环冷却水以便防止由于吸收被反射的光挡板的温度升高。此外，也可在样品台9157上形成用于加热衬底的装置(衬底加热装置)。
注意，在用激光器形成标记的情况下也可提供标记激光振荡装置。在这种情况下，标记激光振荡装置的发射可由计算机9160控制。此外，在使用标记激光振荡装置的情况下，可特别地提供用于聚光输出自标记激光振荡装置的激光的光学系统。注意，YAG激光器、CO2激光器等可作为在形成标记时使用的典型的激光器，自然也可使用其它激光器形成标记。
此外，取决于环境，可形成一个CCD摄像机9163或多个CCD摄像机9163用于使用标记进行位置对准。注意，术语CCD摄像机表示使用CCD(电荷耦合元件)作为照相元件的摄像机。
注意，可通过CCD摄像机9163识别绝缘膜图案或半导体膜图案，并可在不形成标记的情况下进行衬底的位置对准。在这种情况下，由于掩模的和输入到计算机9160的绝缘膜或半导体膜图案信息与由CCD摄像机9163收集的实际绝缘膜或半导体膜图案信息进行比较，可以鉴别有关衬底位置的信息。在这种情况下，不必须特别地形成标记。
此外，入射到衬底上的激光由衬底的表面反射，并沿与入射相同的路径返回。因此所谓的返回的光产生负面影响，诸如改变激光器输出及其频率，并毁坏激光棒。因此可布置隔离器以去除返回的光并稳定激光器发射。
注意，虽然图32中示出提供多个激光振荡装置的结构，但也可以使用一个激光振荡装置。图33示出具有一个激光振荡装置的激光辐照装置的结构。图33中参考数字9201表示激光振荡装置，参考数字9202表示冷却器。此外参考数字9215表示能量密度测量装置，参考数字9203表示AO调制器，参考数字9204表示光学系统，参考数字9205表示狭缝，而参考数字9213表示CCD摄像机。衬底9206布置在样品台9207上，并且样品台的位置由位置控制装置9208控制x方向，由位置控制装置9209控制y方向。与图32所示结构类似，激光辐照装置中的每个装置的工作则由计算机9210控制。与图32不同的是，存在一个激光振荡装置。此外，与图32不同的是，光学系统9204可具有聚光该一个激光器的激光的功能。
注意，激光不扫描和辐照到整个半导体膜，而是扫描激光使得最少的必不可少的部分进行最小量的晶化。可以节省用于辐照激光到在晶化半导体膜后通过图形化去除的部分上的时间，可大大降低每单个衬底的处理时间量。
有可能结合实例6-10完成实例11。
实例12
在实例12中解释形成具有凸起和凹陷的基底膜的方法。
首先，如图34A所示，在衬底9250上由绝缘膜形成的第一基底膜9251。在实例12中第一基底膜9251使用氧氮化硅，但不限于这种材料，可以使用用第二基底膜刻蚀时具有大的选择性的绝缘膜。用CVD设备使用SiH4和N2O形成第一基底膜9251使其厚度为50-200nm。注意，第一基底膜可以是单层，并且也可以是多个绝缘膜的层叠结构。
接着如图34B所示，由绝缘材料形成与第一基底膜9251接触的第二基底膜9252。第二基底膜9252的膜厚必须为这样的数量级，使得在后面形成凹陷和凸起的步骤中进行图形化时随后形成的半导体膜的表面中出现凹陷和凸起。在实例12中用等离子体CVD形成30nm-300nm的氧化硅膜作为第二基底膜9252。
如图34C所示接着形成掩模9253，刻蚀第二基底膜9252。注意，在实例12中在20℃进行湿法刻蚀，使用含7.13％氟化氢铵(NH4HF2)和15.4％氟化铵(NH4F)的混合溶液(Stella Chemifa Corporation，产品名称LAL500)作为刻蚀剂。通过这一刻蚀形成具有矩形形状的凸起9254。在本说明书中第一基底膜9251和凸起9254作为一个基底膜。
注意，在氮化铝、氧氮化铝或氮化硅用作第一基底膜9251而氧化硅膜用作第二基底膜9252的情况下，优选用RF溅射图形化第二基底膜9252。作为第一基底膜9251的氮化铝、氧氮化铝和氮化硅的导热率是高的，因此产生的热可快速扩散，可以防止TFT恶化。
接着形成半导体膜以便覆盖第一基底膜9251和凸起9254。在实例12中凸起的厚度为30nm-300nm，因此优选将半导体膜的膜厚设为50-200nm，这里设为60nm。注意，如果在半导体膜和基底膜之间污染杂质，将对半导体膜的结晶度产生负面影响。存在所制造的TFT的特性变化的可能，并且可增加阈值电压的变化，因此优选连续地形成基底膜和半导体膜。在实例12中，在形成第一基底膜9251和凸起9254后，在基底膜上形成薄的氧化硅膜9255，随后在不暴露于外部大气的情况下，形成半导体膜9256。氧化硅膜的厚度可由设计人员适当地设定，在实例12中设为约5nm-30nm。
接着解释不同于图34所示的形成基底膜的方法。如图35A所示，首先在衬底9260上形成由绝缘膜组成的第一绝缘膜9261。第一基底膜由氧化硅膜、氮化硅膜、氧氮化硅膜等形成。
如果使用氧化硅膜，可以用等离子体CVD通过混合四乙基原硅酸酯(TEOS)和O2形成，反应压力为40Pa，衬底温度为300-400℃，在电功率密度为0.5-0.8W/cm2的高频(13.56MHz)下放电。如果使用氧氮化硅，可以用由SiH4、N2O和NH3的等离子体CVD制造的氧氮化硅膜形成，或用由SiH4和N2O的等离子体CVD制造的氧氮化硅膜形成。在这种情况下制造条件为，反应压力为20-200Pa，衬底温度为300-400℃，高频(60MHz)电功率密度为0.1-1.0W/cm2。此外也可以应用由SiH4、N2O和H2制造的氧氮化氢硅(hydrogen silicon oxynitride)膜。类似地，可以通过用SiH4和NH3的等离子体CVD制造氮化硅膜。
在整个衬底上形成厚度为20-200nm(优选30-60nm)的第一基底膜后，如图35B所示，再用光刻技术形成掩模9262。通过刻蚀去除不需要的部分，由此形成矩形形状的凸起9263。相对于第一基底膜9261可以使用用氟化物气体的干法刻蚀，也可以使用用氟化物水溶液的湿法刻蚀。在选择后者的方法的情况下，可使用含7.13％氟化氢铵(NH4HF2)和15.4％氟化铵(NH4F)的混合溶液(Stella ChemifaCorporation，产品名称LAL500)进行刻蚀。
接着形成由绝缘膜组成的第二基底膜9264以便覆盖凸起9263和衬底9260。与第一基底膜9261类似，使用厚度为50-300nm(优选100-200nm)的氧化硅膜、氮化硅膜、氧氮化硅膜等形成该膜。
按照上述制造工艺，形成由凸起9263和第二基底膜9264组成的基底膜。注意，在形成第二基底膜9264后，在不暴露与大气的情况下，连续地形成半导体膜，以防止杂质在半导体膜和基底膜之间的污染。
有可能通过与实例6-11自由组合完成实例12。
实例13
在实例13中解释通过改变激光束的相互重叠合成的激光束的形状。
图36A示出，对于由多个激光振荡装置发射的激光不经过狭缝的情况下，在加工样品上的激光束形状的实例。图36A示出的激光束具有椭圆形状。注意，在本发明中由激光振荡装置发射的激光的激光束的形状不限于椭圆形状。激光束的形状取决于所用激光器的类型而不同，此外可通过光学系统整形。例如，由Lambda公司XeCl准分子激光器(波长308nm，脉冲宽度30ns)L3308发射的激光的形状为10mm×30mm(光束轮廓半值宽度)矩形形状。此外，如果棒的形状为柱形，由YAG激光器发射的激光的形状为圆形，而如果使用盘形，则激光的形状为矩形。通过用光学系统对这种类型的激光进行附加整形，可形成具有所希望的尺寸的激光。
图36B示出图36A所示的激光束的纵轴Y方向的激光能量密度分布。图36A所示激光束对应于满足图36B中能量密度的峰值的1/e2的能量密度的区域。在激光束为椭圆形状的情况下，激光的能量密度的分布在接近椭圆的中心O时变高。因此图36A所示的激光束具有在中心轴方向遵守高斯分布的能量分布，能够被判定为具有均匀能量密度的区域变小。
图36C示出其中具有图36A所示激光束形状的激光的激光束的形状。注意，图36C示出其中四个激光的激光束重叠，由此形成一个线形形状激光束的情况，但重叠的激光束的数量不限于四个。
通过使激光的每个光束椭圆的纵轴的重合进行合成，部分激光束相互重叠，由此形成一个激光束9360。注意，通过连接各椭圆的中心O获得的直线被作为激光束9360的中心轴。
图36D(A-A’之间的能量密度分布)示出在图36D所示的合成后激光束在y方向中心轴中的激光的能量密度分布。注意，图36C示出的激光束对应于满足图36B中能量密度的峰值的1/e2的能量密度的区域。合成前各激光束重叠的部分的能量密度加和。例如，如果图中示出的重叠的光束的能量密度E1和E2加和，则计算值变为几乎等于光束能量密度的峰值E3，各椭圆的中心O之间的能量密度被拉平。
注意，如果E1和E2加和，理想的结果变为等于E3，但实际上不总是等于E3。设计人员可以适当地设定加和的E1和E2值与E3值之间的差的容许范围。
如果使用独立的激光束，能量密度遵守高斯分布，因此难于将具有均匀能量密度的激光辐照到其中半导体膜与绝缘膜的平面化部分或成为岛的部分接触的整个部分。但是，通过使多个激光重叠使得具有低能量密度的部分彼此相互补充，可以扩展均匀能量密度的区域，如可以从图36D理解的，与使用其中多个激光不重叠的独立激光相比，可以以高效率提高半导体膜的结晶度。
注意，图37A和37B分别示出通过计算图36C中的线段B-B’和C-C’得到的能量密度分布。注意，图37A和37B中，满足合成前激光束的峰值的1/e2的能量密度的区域作为一个参考。当合成前激光束横轴的长度为37μm，纵轴方向的长度为410μm，而中心之间的距离为192μm时，B-B’和C-C’中的能量密度具有分别如图37A和37B所示的能量分布。沿B-B’的能量分布稍小于沿C-C’的，但可以看到二者几乎相等。在满足合成前激光束的峰值的1/e2的能量密度的区域中合成后的激光束形状可以表示为线形形状。
图38A是示出合成后的激光束能量分布的视图。由参考数字9361表示的区域是具有均匀的能量密度的区域，而由参考数字9362表示的区域是具有低能量密度的区域。图38中，激光束在中心轴方向的长度被看作WTBW，而在具有均匀的能量密度的区域9361中中心轴方向的长度被看作Wmax。随着与Wmax相比WTBW变大，不具有均匀能量密度且不能用在晶化半导体膜中的区域9362，与具有均匀的能量密度且能够用于晶化的区域9361之比变大。仅用能量密度不均匀区域9362进行辐照，在半导体膜中微晶产生而且结晶度很差。因此必须设定扫描路径和绝缘膜中凹和凸的布局，使得成为岛的半导体膜的区域不只与区域9362重叠。如果区域9362与区域9361之比变大，则这一限制变大。通过使用狭缝仅防止能量密度不均匀区域9362辐照到形成在绝缘膜的凹陷或凸起上的半导体膜，所以有效地使当布局扫描路径和绝缘膜中的凹和凸时产生的限制变小。
有可能与实例6-12组合实现实例13。
实例14
实例14中解释本发明中使用的激光辐照装置的光学系统，以及光学系统和狭缝之间的位置关系。
具有椭圆形状激光束的激光其能量密度在与扫描方向正交的方向上遵循高斯分布，因此与具有矩形形状或线形形状激光束的激光相比，由具有低能量密度区域占据的比例高。因此，优选在本发明中激光的激光束为具有相对均匀能量分布的矩形形状或线形形状。
图39示出在其中合成四个激光束以形成一个激光束的情况下的光学系统。图39所示的光学系统具有六个柱面透镜9417-9422。从箭头方向入射的四个激光分别入射到四个柱面透镜9419-9422。在柱面透镜9419和9421中整形的两个激光再次使其激光束在柱面透镜9417中整形，然后辐照到处理样品9423。另一方面，在柱面透镜9420和9422中整形的两个激光再次使其激光束在柱面透镜9418中整形，然后辐照到处理样品9423。
激光的各激光束的一些部分相互重叠，于是在处理样品9423中形成一个合成的激光束。
对于设计人员有可能为每个透镜适当地设定焦距和入射角，但最靠近处理样品9423的柱面透镜9417和9418的焦距要小于柱面透镜9419-9422的焦距。例如，最靠近处理样品9423的柱面透镜9417和9418的焦距设为20mm，而柱面透镜9419-9422的焦距设为150mm。这样布置透镜中的每一个，使得在实例14中从柱面透镜9417和9418到处理样品9423的激光的入射角设为25°，而从柱面透镜9419-9422到柱面透镜9417和9418的入射角设为10°。注意，为了排除返回的光并进行均匀的辐照，优选到衬底的激光入射角大于0°，优选5-30°。
图39示出使用四个激光束的合成的实例，并且在这种情况下，对应于四个激光振荡装置有四个柱面透镜，并有两个柱面透镜对应于该四个柱面透镜。用于合成的激光束的数量不限于该数量，用于合成的激光束的数量可等于或大于2，并且等于或小于8。对于使用n个(n＝2，4，6，8)激光束进行合成的情况，有n个柱面透镜对应于n个激光振荡装置，并有n/2个柱面透镜对应于该n个柱面透镜。对于使用n个(n＝3，5，7)激光束的情况下，有n个柱面透镜对应于n个激光振荡装置，并有(n+1)/2个柱面透镜对应于该n个柱面透镜。
如果在有五个或更多个激光束相互重叠的情况下考虑放置光学系统的位置、干涉等时，优选第五和随后的激光从衬底的相对侧辐照，并且在这种情况下也必须在衬底的相对侧上形成狭缝。此外，需要衬底具有透明性。
注意，为了防止从沿最初跟随的光路返回的返回光，优选相对于衬底的入射角保持在大于0°且小于90°。
此外，包含短边缘的表面或包含长边缘的表面被定义为入射表面，当该表面是辐照表面的垂直的平表面且合成前每个光束被选择为矩形形状时。为了实现均匀的激光辐照，当包含入射表面的短边或长边的长度为W，而对于激光具有透明性且布置在辐照表面中的衬底的厚度为d时，优选激光的入射角θ满足θ≥arctan(W/2d)。对于合成前的每一激光需要该参数。注意，当激光路径不在入射表面上时，投射在入射表面上的激光路径的入射角设为θ。只要使激光以入射角θ入射，从衬底的前表面反射的光和从衬底的后表面反射的光不干涉，并且可以进行均匀的激光辐照。上述参数是对折射率等于1的衬底考虑的。实际上，衬底的折射率通常约为1.5，当考虑到该值时，得到大于由上述参数计算的角度的计算值。但是，在束斑的纵向两端的能量衰减，因此在这些部分中的干涉影响小，通过上述计算值可以获得足够的干涉衰减效应。上述对于θ的不等式可应用于对于激光束不具有透明性的衬底。
注意，在本发明中使用的激光辐照装置的光学系统不限于实例14中所示的结构。
此外，准分子激光器典型地作为气体激光器，盘形激光器典型地作为固态激光器，在不组合多个激光束的情况下，它可提供矩形形状或线形形状的激光束。这些激光器也可用在本发明中。此外，通过使用光纤也可能形成具有均匀能量密度的线形形状或矩形形状激光束。
有可能与实例6-13结合实现实例14。
实例15
实例15解释当激光束重叠时各个激光束中心之间的距离和能量密度之间的关系。
图40中，实线示出每一激光束的中心轴方向的能量密度，虚线示出合成的激光束的能量密度。在激光束中心轴方向上的能量密度的值通常遵循高斯分布。
当中心轴方向中的距离满足能量密度等于或大于峰值的1/e2时，合成前束斑中每个峰之间的距离被看作X。此外，合成的束斑中峰值相对于合成后峰值和谷值的平均值的增加部分被看作Y。图41中示出通过模拟找到的X和Y之间的关系。注意，图41中Y以百分比表示。
图41表示的能量差Y由下面方程1的近似方程表示。
[方程1]
Y＝60-293X+340X2(其中X为两个解中的较大值)
根据方程1，应理解可以这样设定X，使得在例如希望能量差设为约5％的情况下X≌0.584。理想地，Y＝0成为真的，但束斑的长度变短，因此可以平衡地考虑到生产率来确定X。
下面解释Y可允许的范围。图42示出在激光束具有椭圆形状的情况下，在中心轴方向相对于激光束的宽度，YVO4激光器的输出(W)分布。斜线所示区域为具有为获得满意的结晶度所需输出能量的区域，并且应理解，合成的激光的输出能量可保持在3.5-6W的范围。
当合成后束斑的输出能量的最大和最小值非常接近获得满意的结晶度所需的输出能量范围时，可以获得满意的结晶度的能量差Y变为最大。因此，在图42所示的情况下能量差Y变为±26.3％，应理解通过将能量差Y保持在上述范围，可以获得良好的结晶度。
注意，通过判断何种因素构成良好结晶度可以改变为获得良好结晶度所需的输出能量的范围，此外输出能量分布可因激光束的形状而改变，并因此不总是需要能量差Y的可允许范围为上述值。设计人员可适当地设定为获得良好结晶度所需要的输出能量范围，并需要设定于所用激光器的输出能量分布的能量差的可允许范围。
有可能结合实例6-14实现实例15。
实例16
本发明可应用于各种半导体器件，用图43和44解释基于实例6-10制造显示板的实例。
图43示出在衬底9901上制备象素部分9902、栅信号驱动电路9901a和9901b、数据信号驱动电路9901c、输入输出端部分9908和布线或布线组9904。密封图案9905与栅信号驱动电路9901a和9901b、数据信号驱动电路9901c、与驱动电路部分和输入端连接的布线或布线组9904部分地重叠。显示板的框架区域的表面面积(象素部分的周围区域)由此可制造得较小。FPC 9903固定于输入输出端部分9908。
本发明可用于构成象素部分9902、栅信号驱动电路9901a和9901b、数据信号驱动电路9901c的有源元件。
图44是示出图43示出的象素部分的一个象素的结构的实例。实例16解释作为本发明的一种半导体器件的发光器件的象素。注意，术语发光器件通常是用于术语显示板和显示模块，显示板中形成在衬底上的发光元件被包围在衬底和覆盖材料之间，显示模块中TFT等安装在显示板上。注意，发光元件具有：包含其中可以获得通过施加电场产生的电致发光的有机化合物的层(发光层)；阳极和阴极。
注意，实例16中使用的发光元件可以具有这样的形式，其中空穴注入层、电子注入层、空穴输运层、电子输运层等是独立的无机化合物，或是由其中无机化合物混入有机化合物的材料形成。此外这些层中一些部分也可相互混合在一起。
参考数字9801表示用作用于控制输入到象素的视频信号的输入的开关元件的TFT(开关TFT)，参考数字9802表示用于基于视频信号中的信息将电流提供给象素电极的TFT(驱动TFT)。
开关TFT 9801具有包含多个沟道宽度约1-2μm的沟道形成区的有源层9803、栅绝缘膜(未示出)和为栅极引线9804一部分的栅电极9805。开关TFT 9801通过选择从栅信号驱动电路9901a和9901b到栅极引线9804的信号输入控制开关。
开关TFT 9801的有源层9803的一个区，或源区或漏区，连接到信号线9806，由数据信号驱动电路9901c将视频信号输入到该信号线，而另一个区连接到用于连接另一元件的布线9807。
参考数字9820表示在形成有源层9803的过程中使用的基底膜的凸起。
另一方面，驱动TFT 9802具有包含多个沟道宽度约1-2μm的沟道形成区的有源层9808、栅绝缘膜(未示出)和为电容器布线9809一部分的栅电极9810。
驱动TFT 9802的有源层9808的一个区，或源区或漏区，连接到电源线9811，另一个区连接到象素电极9812。
参考数字9821表示在形成有源层9808的过程中使用的基底膜的凸起。
参考数字9813表示用于电容器的半导体膜，它与电容器布线9809重叠并将栅绝缘膜夹在其间。用于电容器的半导体膜9813连接到电源线9811。其中用于电容器的半导体膜9813、栅绝缘膜和电容器布线9809重叠的部分，用作用于存储驱动TFT 9802的栅电压电容器。此外电容器布线9809和电源线9811重叠，将层间绝缘膜(未示出)夹在其间。也有可能其中电容器布线9809、层间绝缘膜和电源线9811重叠的部分，用作用于存储驱动TFT 9802的栅电压的电容器。
注意，除非另外规定，本说明书中所用的术语连接表示电连接。
如箭头所示，其中载流子在开关TFT 9801的有源层9803和驱动TFT 9802的有源层9808的沟道形成区中的运动方向分别与激光扫描方向对准。
优选驱动TFT 9802的有源层9808中沟道形成区的数量大于开关TFT 9801的有源层9803沟道形成区的数量。这是因为驱动TFT 9802需要比开关TFT 9801大的电流容量，并因为随着沟道形成区的数量增加接通电流可以增大。
注意，虽然实例16解释了发光器件中所用的TFT衬底的结构，也可以通过使用实例16的制造工艺制造液晶显示器件。
有可能自由组合实例6-10实现实例16。
实例17
本发明的半导体器件中的TFT在其沟道形成区具有优良的结晶度，因此可以形成通常使用单晶硅的元件形成的电路，例如使用LSI的CPU、所有类型的逻辑电路存储元件(例如SRAM)，计数器电路，逻辑驱动电路等。
超LSI的最小尺寸接近亚微米范围，并且需要部分元件的三维化以便实现进一步高度集成的目的。实例17解释具有叠层结构的本发明的半导体器件的结构。
图46示出实例17的半导体器件的截面图。在衬底9700上形成第一绝缘膜9701。在第一绝缘膜9701上形成第一TFT 9702。注意，第一TFT 9702的沟道形成区的沟道宽度约为1-2微米。
形成第一层间绝缘膜9703以便覆盖第一TFT 9702，第一连接布线9705和与第一TFT 9702电连接的布线9704形成在第一层间绝缘膜9703上。
随后形成第二层间绝缘膜9706以便覆盖布线9704和第一连接布线9705。用无机绝缘膜形成第二层间绝缘膜9706，使用其中吸收在后面的步骤中辐照的激光的物质的膜，例如有色染料或碳混入氧化硅、氧氮化硅等。
如果随后用化学机械抛光法(CMP法)抛光第二层间绝缘膜9706的上表面，则形成的第二层间绝缘膜随后变得更平面化，形成在第二绝缘膜上并通过激光晶化的半导体膜的结晶度可得以改善。
随后在第二层间绝缘膜9706上形成第二绝缘膜9707。然后在第二绝缘膜9707上形成第二TFT 9708。注意第二TFT 9709的沟道形成区的沟道宽度约为1-2微米。
形成第三层间绝缘膜9709以便覆盖第二TFT 9708，并在第三层间绝缘膜9709上形成第二连接布线9711和与第二TFT 9708电连接的布线9710。注意，通过使用damocene工艺等在第一连接布线9705和第二连接布线9711之间形成嵌入的布线(插头)9712。
随后形成第四层间绝缘膜9713以便覆盖布线9710和第二连接布线9711。
实例17具有所谓的叠层结构，其中第一TFT 9702和第二TFT 9708可以通过层间绝缘膜重叠。图46A示出具有两层叠层结构的半导体器件，但它也可以具有三层或更多层的叠层结构。在这种情况下，象第二层间绝缘膜9706的吸收激光的无机绝缘膜，形成在每层之间以便防止激光辐照到形成在下面层中的元件。
有可能形成具有三维的半导体器件的甚高集成度，并且进一步可以缩短用于在每个元件之间电连接的布线，因此可以防止由于布线电容导致的信号延迟，并有可能实现非常高速的运行。
注意，使用本发明的TFT也可用于CAM和RAM共存芯片中，这种芯片在“第四届新功能元件技术讨论会论文集(Fourth NewFunctional Element Technology Symposium Proceedings)″，1985年7月，第205页有所说明。图46B是用于具有按内容寻址的存储器(CAM)的RAM共存芯片的平面模型，其中布置对应于存储器(RAM)的处理器。第一层是其上形成字处理器电路的层，第二层是通过使用各种类型的逻辑电路其上形成对应于第三层的RAM的处理器，第三层是其中形成RAM单元的层。通过第二层的处理器和第三层的RAM单元形成按内容寻址的存储器(CAM)。此外，第四层是用于数据的RAM(数据RAM)，并与形成在第二层和第三层中的按内容寻址的存储器共存。
因此本发明有可能被应用于各种类型的三维的半导体器件。
有可能通过自由组合实例6-11实现实例17。
实例18
用具有按照本发明制造的TFT的半导体器件应用于各种电子设备是可能的。这些实例包括便携式信息终端(电子记事本，移动计算机，移动式电话等)、摄像机、数码相机、个人计算机，电视接收机、移动电话、投影型显示器件等。图45A-45H示出这些电子设备的具体实例。
图45A示出显示器件，它包括框架2001、支撑台2002、显示部分2003、扬声器部分2004、视频输入端2005等。在显示部分2003中使用本发明的半导体器件完成本发明的显示器件。半导体器件是自发光型的，因此不需要背光。因此与液晶显示器相比可以得到较薄的显示部分。注意，该显示器件包括诸如个人计算机，TV广播接收机和广告显示的信息显示的所有显示器件。
图45B示出数字静态照相机，它包括主体2101、显示部分2102、图像接收部分2103、操作键2104、外部连接部分2105、快门2106等。在显示部分2102中使用本发明的半导体器件完成本发明的数字静态照相机。
图45C示出笔记本个人计算机，它包括主体2201、框架2202、显示器件2203、键盘2204、外部连接端2205、指针式鼠标2206等。在显示部分2203中使用本发明的半导体器件完成本发明的笔记本个人计算机。
图45D示出移动计算机，它包括主体2301、显示部分2302、开关2303、操作键2304、红外端口2305等。在显示部分2302中用本发明的半导体器件实现本发明的移动计算机。
图45E示出装备有记录媒介的图像再现装置(具体地，DVD回放装置)，它包括主体2401、框架2402、显示器件A2403、显示器件B2404、记录媒介(诸如DVD)读入部分2405、操作键2406、扬声器部分2407等。显示部分A2403主要显示图像信息，而显示部分B2404主要显示字符信息。注意，家用游戏机等包括在装备有记录媒介的图像再现装置的分类内。在显示部分A2403和显示部分B2404中使用本发明的半导体器件完成本发明的图像再现装置。
图45F示出护目镜型显示器(头戴式显示器)，它包括主体2501、显示部分2502和镜臂2503。在显示部分2502中使用本发明的半导体器件完成本发明的护目镜型显示器。
图45G示出摄像机，它包括主体2601、显示部分2602、框架2603、外部连接端2604、遥控接收部分2605、图象接收部分2606、电池2607、声频输入部分2608、操作键2609、目镜部分2610等。在显示部分2602中使用本发明的半导体器件完成本发明的摄像机。
图45H示出移动电话，它包括主体2701、框架2702、显示部分2703、声频输入部分2704、声频输出部分2705、操作键2706、外部连接部分2707、天线2708等。注意，在显示部分3703中在黑背景上显示白字符，由此可以抑制移动电话的功耗。在显示部分2703中使用本发明的半导体器件完成本发明的移动电话。
如上所述，本发明的可应用范围很宽，并可将其应用于所有领域的电气设备中。也有可能结合实例6-12中示出的任何结构实现实例18。
实例19
与单沟道TFT和用在平的绝缘膜上结晶的半导体膜形成的多沟道TFT相比，本发明的半导体器件的多沟道TFT进一步控制S值(亚阈值)、迁移率、阈电压等中的分散。
图47A示出本发明的n型多沟道TFT的S值的频率分布。本发明的多沟道TFT使用通过在具有凹陷和凸起的绝缘膜上辐照激光晶化的半导体膜。绝缘膜凹陷和凸起的宽度分别为1.25μm和1.50μm，TFT沟道长度为8μm而总沟道宽度为12μm。
图47B示出在平的绝缘膜上结晶的n型单沟道TFT的S值的频率分布用于比较。TFT沟道长度为8μm而沟道宽度为8μm。此外图47C示出在平的绝缘膜上结晶的n型多沟道TFT的S值的频率分布。TFT沟道长度为8μm而总沟道宽度为12μm，每个沟道宽度为2μm，沟道之间的间隙为2μm。
图47C中标准偏差σ＝15.8mV/dec，图47C中标准偏差σ＝19.9mV/dec，而在图47A中标准偏差σ＝8.1mV/dec，与其它两值相比该值低。因此应理解图47A示出的本发明的n型多沟道TFT控制S值的分散。
注意图47B的TFT的沟道宽度比图47A的TFT的总沟道宽度短。此外图47C的TFT具有比图47A的TFT长的沟道宽度和长的沟道之间的间隔。但是，即使考虑这些条件，可以认为图47A的标准偏差显著低于图47B和图47C的标准偏差，因此本发明的n沟道TFT可期望具有S值受控的效果。
接着，图48A示出本发明的n型多沟道TFT的阈值电压的频率分布。图48A的TFT的结构与图47A的情况相同。此外，图48B示出在平面的绝缘膜上结晶的n型单沟道TFT的阈值电压的频率分布用于比较。图48B的TFT的结构与图48B的情况相同。此外，图48C示出在平的绝缘膜上晶化的n型多沟道TFT的阈值电压的频率分布。图48C的TFT的结构与图47B的情况相同。
图48B中标准偏差σ＝126mV，图48C中标准偏差σ＝153mV，而在图48A中标准偏差σ＝80mV，与其它两值相比该值低。因此应理解图48A示出的本发明的n型多沟道TFT控制阈值电压的分散。
注意图48B的TFT的沟道宽度比图48A的TFT的总沟道宽度短。此外图48C的TFT具有比图48A的TFT长的沟道宽度和长的沟道之间的间隔。但是，即使考虑这些条件，可以认为图48A的标准偏差显著低于图48B和图48C的标准偏差，因此本发明的n沟道TFT可期望具有阈值电压受控的效果。
接着，图49A示出本发明的n型多沟道TFT的迁移率的频率分布。图49A的TFT的结构与图47A的情况相同。此外，图49B示出在平的绝缘膜上晶化的n型单沟道TFT的迁移率的频率分布用于比较。图49B的TFT的结构与图47B的情况相同。此外，图49C示出在平的绝缘膜上晶化的n型多沟道TFT的迁移率的频率分布。图49C的TFT的结构与图47C的情况相同。
图49B中标准偏差σ＝7.9％，图49C中标准偏差σ＝9.2％，而在图49A中标准偏差σ＝5.2％，与其它两值相比该值低。因此应理解图49A示出的本发明的n型多沟道TFT控制迁移率的分散。注意图49A中沟道宽度的设计值用于计算迁移率，因此可以认为实际迁移率低约20％。
注意图49B的TFT的沟道宽度比图49A的TFT的总沟道宽度短。此外图49C的TFT具有比图49A的TFT长的沟道宽度和长的沟道之间的间隔。但是，即使考虑这些条件，可以认为图49A的标准偏差显著低于图49B和图49C的标准偏差，因此本发明的n沟道TFT可期望具有迁移率受控的效果。
接着，图50A示出本发明的p型多沟道TFT的阈值电压的频率分布。除不同的极性以外，图50A的TFT的结构与图47A的情况相同。此外，图50B示出在平的绝缘膜上晶化的p型单沟道TFT的阈值电压的频率分布用于比较。除不同的极性之外，图50B的TFT的结构与图47B的情况相同。此外，图50C示出在平的绝缘膜上晶化的p型多沟道TFT的阈值电压的频率分布。除不同的极性之外，图50C的TFT的结构与图47C的情况相同。
图50B中标准偏差σ＝218mV，图50C中标准偏差σ＝144mV，而在图50A中标准偏差σ＝77mV，与其它两值相比该值低。因此应理解图50A示出的本发明的p型多沟道TFT控制阈值电压的分散。
注意图50B的TFT的沟道宽度比图50A的TFT的总沟道宽度短。此外图50C的TFT具有比图50A的TFT长的沟道宽度和长的沟道之间的间隔。但是，即使考虑这些条件，可以认为图50A的标准偏差显著低于图50B和图50C的标准偏差，因此本发明的p沟道TFT可期望具有阈值电压受控的效果。
接着，图51A示出本发明的p型多沟道TFT的迁移率的频率分布。除不同的极性以外，图51A的TFT的结构与图47A的情况相同。此外，图51B示出在平的绝缘膜上晶化的p型单沟道TFT的迁移率的频率分布用于比较。除不同的极性之外，图51B的TFT的结构与图47B的情况相同。此外，图51C示出在平的绝缘膜上晶化的p型多沟道TFT的迁移率的频率分布。除不同的极性之外，图51C的TFT的结构与图47C的情况相同。
图51B中标准偏差σ＝7.6％，图51C中标准偏差σ＝5.9％，而在图51A中标准偏差σ＝4.6％，与其它两值相比该值低。因此应理解图51A示出的本发明的p型多沟道TFT控制迁移率的分散。注意，图49A中沟道宽度的设计值用于计算迁移率，因此可以认为实际迁移率低约20％。
注意图51B的TFT的沟道宽度比图51A的TFT的总沟道宽度短。此外图51C的TFT具有比图51A的TFT长的沟道宽度和长的沟道之间的间隔。但是，即使考虑这些条件，可以认为图51A的标准偏差显著低于图51B和图51C的标准偏差，因此本发明的p沟道TFT可期望具有迁移率受控的效果。
如图47A-51C所示，本发明的多沟道TFT具有TFT特性的分散受到抑制的效果。与其中在平的绝缘膜上进行晶化的单沟道TFT和多沟道TFT相比，借助本发明的多沟道TFT，每个沟道的晶体取向易于旋转，因此包括各种晶体取向。因此可以认为由于晶体取向导致的特性的分散易于被拉平。
通过熔化和结晶半导体膜可使沿随着结晶产生的变形聚集在开口部分外的区域中，使得它填充形成在绝缘表面上的开口区域。即，为填充开口部分形成的结晶半导体膜可无变形。
换言之，通过在基底膜中形成开口部分并形成半导体，在通过辐照连续波激光晶化非单晶半导体膜的过程中，使得它在熔化和晶化过程中填充开口部分，可使伴随结晶的变形、晶粒边界和晶体亚晶界聚集在开口部分之外的区域中。通过随后形成TFT使得其沟道形成区布置在开口部分的结晶半导体膜中，使得增加高速电流驱动性能成为可能，并使增加元件的可靠性成为可能。
借助本发明，通过有效地将位于基底膜凹陷上的半导体膜用作TFT有源层，可以防止TFT沟道形成区中晶界的形成，并可以防止全部是由于晶界的TFT迁移率的显著降低，接通电流的下降和关断电流的增加。注意，设计者可以适当地确定通过邻近凸起和凹陷边缘的图形化所去除的量。
此外，通过相互分开多个TFT沟道形成区，可采用宽的其中沟道形成区与栅电极重叠、将栅绝缘膜夹在其间的区域，因此可使沟道宽度变大。通过使沟道宽度更大确保接通电流，由驱动TFT产生的热可被有效地耗散。

Claims (43)

1.  一种制造半导体器件的方法，它包括：
在绝缘表面上形成绝缘膜，该绝缘膜具有开口部分；
在绝缘膜上并在开口部分中形成非单晶半导体膜；
通过熔化非单晶半导体膜，形成填充绝缘膜开口部分的结晶半导体膜；
在结晶半导体膜和绝缘膜上形成栅绝缘膜；以及
在栅绝缘膜上形成栅电极，
其中填充开口部分的结晶半导体膜与栅电极重叠，其间有栅绝缘膜。
2.  一种制造半导体器件的方法，它包括：
在绝缘表面上形成绝缘膜，该绝缘膜具有开口部分；
在绝缘膜上并在开口部分中形成非单晶半导体膜；
通过使用激光熔化非单晶半导体膜，形成填充绝缘膜开口部分的结晶半导体膜；
在结晶半导体膜和绝缘膜上形成栅绝缘膜；以及
在栅绝缘膜上形成栅电极，
其中填充开口部分的结晶半导体膜与栅电极重叠，其间有栅绝缘膜。
3.  一种制造半导体器件的方法，它包括：
在绝缘表面上形成绝缘膜，该绝缘膜具有开口部分；
在绝缘膜上并在开口部分中形成非单晶半导体膜；
通过熔化非单晶半导体膜，形成填充绝缘膜开口部分的结晶半导体膜；
在开口部分中由结晶半导体膜形成岛状半导体区域；
在岛状半导体区域和绝缘膜上形成栅绝缘膜；以及
在栅绝缘膜上形成栅电极，
其中岛状半导体区域与栅电极重叠，其间有栅绝缘膜。
4.  一种制造半导体器件的方法，它包括：
在绝缘表面上形成绝缘膜，该绝缘膜具有开口部分；
在绝缘膜上并在开口部分中形成非单晶半导体膜；
通过用激光熔化非单晶半导体膜，形成填充绝缘膜开口部分的结晶半导体膜；
在开口部分中由结晶半导体膜形成岛状半导体区域；
在岛状半导体膜区域和绝缘膜上形成栅绝缘膜；以及
在栅绝缘膜上形成栅电极，
其中岛状半导体区域与栅电极重叠，其间有栅绝缘膜。
5.  根据权利要求2的制造半导体器件的方法，其中使用连续波激光振荡装置作为光源辐照激光。
6.  根据权利要求4的制造半导体器件的方法，其中使用连续波激光振荡装置作为光源辐照激光。
7.  根据权利要求2的制造半导体器件的方法，其中使用连续波激光振荡装置作为光源沿开口部分的纵向方向辐照激光。
8.  根据权利要求4的制造半导体器件的方法，其中使用连续波激光振荡装置作为光源沿开口部分的纵向方向辐照激光。
9.  一种制造半导体器件的方法，它包括：
在具有多个凸起的绝缘膜上形成半导体膜，使得该半导体膜覆盖该多个凸起；
将激光辐照到该半导体膜，由此改善该半导体膜的结晶度；
图形化具有改善的结晶度的该半导体膜，由此形成岛状半导体膜；以及
刻蚀该岛状半导体膜的上表面，由此露出该多个凸起的上表面，
其中一部分或全部岛状半导体膜存在于凸起之间。
10.  一种制造半导体器件的方法，它包括：
在具有多个凸起的绝缘膜上形成半导体膜，使得该半导体膜覆盖该多个凸起；
将激光辐照到该半导体膜，由此改善该半导体膜的结晶度；
刻蚀具有改善的结晶度的该半导体膜的上表面，由此露出该多个凸起的上表面，以及
图形化刻蚀的半导体膜，由此形成岛状半导体膜，
其中一部分或全部岛状半导体膜存在于凸起之间。
11.  一种制造半导体器件的方法，它包括：
在具有多个凸起的绝缘膜上形成半导体膜，使得该半导体膜覆盖该多个凸起；
图形化该半导体膜，由此形成岛状半导体膜；
将激光辐照到该岛状半导体膜，由此改善该岛状半导体膜的结晶度；以及
刻蚀具有改善的结晶度的该岛状半导体膜的上表面，由此露出该多个凸起的上表面，
其中一部分或全部岛状半导体膜存在于凸起之间。
12.  根据权利要求9的制造半导体器件的方法，进一步包括由刻蚀的岛状半导体膜形成薄膜晶体管。
13.  根据权利要求10的制造半导体器件的方法，进一步包括由岛状半导体膜形成薄膜晶体管。
14.  根据权利要求11的制造半导体器件的方法，进一步包括由岛状半导体膜形成薄膜晶体管。
15.  根据权利要求12的制造半导体器件的方法，其中薄膜晶体管的沟道形成区由存在于凸起之间的一部分被刻蚀的岛状半导体膜形成。
16.  根据权利要求13的制造半导体器件的方法，其中薄膜晶体管的沟道形成区由存在于凸起之间的一部分被刻蚀的岛状半导体膜形成。
17.  根据权利要求14的制造半导体器件的方法，其中薄膜晶体管的沟道形成区由存在于凸起之间的一部分被刻蚀的岛状半导体膜形成。
18.  根据权利要求9的制造半导体器件的方法，其中激光为从由YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、金绿宝石激光器、Ti：蓝宝石激光器、Y2O3激光器和Nd：YVO4激光器组成的组中选择的至少一种。
19.  根据权利要求10的制造半导体器件的方法，其中激光为从由YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、金绿宝石激光器、Ti：蓝宝石激光器、Y2O3激光器和Nd：YVO4激光器组成的组中选择的至少一种。
20.  根据权利要求11的制造半导体器件的方法，其中激光为从由YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、金绿宝石激光器、Ti：蓝宝石激光器、Y2O3激光器和Nd：YVO4激光器组成的组中选择的至少一种。
21.  根据权利要求9的制造半导体器件的方法，其中通过使用盘形激光器辐照激光。
22.  根据权利要求10的制造半导体器件的方法，其中通过使用盘形激光器辐照激光。
23.  根据权利要求11的制造半导体器件的方法，其中通过使用盘形激光器辐照激光。
24.  根据权利要求9的制造半导体器件的方法，其中激光为连续波激光。
25.  根据权利要求10的制造半导体器件的方法，其中激光为连续波激光。
26.  根据权利要求11的制造半导体器件的方法，其中激光为连续波激光。
27.  根据权利要求9的制造半导体器件的方法，其中激光为二次谐波。
28.  根据权利要求10的制造半导体器件的方法，其中激光为二次谐波。
29.  根据权利要求11的制造半导体器件的方法，其中激光为二次谐波。
30.  一种半导体器件，它包括：
在绝缘表面上形成的绝缘膜，该绝缘膜具有开口部分；以及
在绝缘表面和绝缘膜上形成的结晶半导体膜，
其中该结晶半导体膜包括填充开口部分的区域，以及
其中该结晶半导体膜包括被填充区域中的沟道形成区。
31.  一种半导体器件，它包括：
在绝缘表面上形成的绝缘膜，该绝缘膜具有开口部分；以及
在绝缘表面和绝缘膜上的结晶半导体膜，
其中该结晶半导体膜包括填充开口部分的区域，
其中该结晶半导体膜包括被填充区域中的沟道形成区，
其中开口部分沿沟道形成区的纵向方向延伸，并且
其中开口部分的深度等于或大于结晶半导体膜的厚度。
32.  一种半导体器件，它包括：
具有有矩形形状或条形形状的开口部分的绝缘表面；
在开口部分中形成的结晶半导体膜；
栅绝缘膜；以及
与结晶半导体膜重叠的栅电极，其间有栅绝缘膜。
33.  一种半导体器件，它包括：
具有开口部分的绝缘表面；
在开口部分中形成的结晶半导体膜；
栅绝缘膜；以及
与结晶半导体膜重叠的栅电极，其间有栅绝缘膜，
其中结晶半导体膜包括沟道形成区，以及
其中开口部分沿沟道形成区的纵向方向延伸。
34.  一种半导体器件，它包括：
基底膜；
薄膜晶体管，它包括：
基底膜上的有源层，包括：
两个杂质区域；以及
两个杂质区域之间的多个沟道形成区；
与该多个沟道形成区重叠的栅电极；以及
在有源层和栅电极之间的栅绝缘膜，
其中基底膜具有在该多个沟道形成区的每个之间的多个凸起。以及
其中该多个沟道形成区全部由该多个凸起彼此分开。
35.  根据权利要求34的半导体器件，
其中该多个沟道形成区具有均匀的结晶度。
36.  根据权利要求21的制造半导体器件的方法，其中盘形材料选自由Nd：YAG、Nd：GGG和Nd：GSGG组成的组。
37.  根据权利要求22的制造半导体器件的方法，其中盘形材料选自由Nd：YAG、Nd：GGG和Nd：GSGG组成的组。
38.  根据权利要求23的制造半导体器件的方法，其中盘形材料选自由Nd：YAG、Nd：GGG和Nd：GSGG组成的组。
39.  根据权利要求1的制造半导体器件的方法，其中非单晶半导体膜通过辐照发射自光源的光而熔化，该光源选自由卤素灯、氙灯、高压汞灯、金属卤化物灯和准分子灯组成的组。
40.  根据权利要求3的制造半导体器件的方法，其中非单晶半导体膜通过辐照发射自光源的光而熔化，该光源选自由卤素灯、氙灯、高压汞灯、金属卤化物灯和准分子灯组成的组。
41.  根据权利要求9的制造半导体器件的方法，进一步包括去除至少一个凸起。
42.  根据权利要求10的制造半导体器件的方法，进一步包括去除至少一个凸起。
43.  根据权利要求11的制造半导体器件的方法，进一步包括去除至少一个凸起。
CNB031022839A 2002-01-28 2003-01-28 半导体器件及其制造方法 Expired - Fee Related CN100409409C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002019286 2002-01-28
JP19286/2002 2002-01-28
JP19286/02 2002-01-28
JP27381/2002 2002-02-04
JP27381/02 2002-02-04
JP2002027381 2002-02-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008101096222A Division CN101299412B (zh) 2002-01-28 2003-01-28 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN1435864A true CN1435864A (zh) 2003-08-13
CN100409409C CN100409409C (zh) 2008-08-06

Family

ID=27615712

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031022839A Expired - Fee Related CN100409409C (zh) 2002-01-28 2003-01-28 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7105392B2 (zh)
KR (1) KR101018315B1 (zh)
CN (1) CN100409409C (zh)
TW (2) TWI272666B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038868B (zh) * 2006-03-13 2011-11-23 索尼株式会社 结晶半导体薄膜的方法
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
CN101233531B (zh) * 2005-07-29 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
CN103186020A (zh) * 2011-12-29 2013-07-03 深圳市光峰光电技术有限公司 激光模组和发光光源
CN108231802A (zh) * 2017-12-14 2018-06-29 友达光电股份有限公司 像素结构
CN109417096A (zh) * 2016-07-19 2019-03-01 国立研究开发法人产业技术综合研究所 半导体装置及其制造方法
CN112213894A (zh) * 2019-07-12 2021-01-12 夏普株式会社 显示面板用阵列基板的制造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884668B2 (en) * 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
TWI303882B (en) * 2002-03-26 2008-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4907088B2 (ja) * 2003-02-05 2012-03-28 株式会社半導体エネルギー研究所 表示装置の製造方法
WO2004070810A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
KR101145350B1 (ko) * 2003-02-06 2012-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 표시장치의 제조 방법
KR100618614B1 (ko) * 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
JP2006261240A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7572741B2 (en) * 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
JP2007142167A (ja) * 2005-11-18 2007-06-07 Hitachi Displays Ltd 表示装置およびその製造方法
TWI299213B (en) * 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP2008252068A (ja) 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20080101654A (ko) * 2007-05-18 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8048749B2 (en) * 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100937864B1 (ko) * 2008-03-14 2010-01-21 삼성모바일디스플레이주식회사 프릿 실링 시스템
US7833889B2 (en) * 2008-03-14 2010-11-16 Intel Corporation Apparatus and methods for improving multi-gate device performance
KR101243920B1 (ko) * 2010-01-07 2013-03-14 삼성디스플레이 주식회사 기판 밀봉에 사용되는 레이저 빔 조사 장치, 기판 밀봉 방법, 및 유기 발광 디스플레이 장치의 제조 방법
KR20190038687A (ko) 2010-02-05 2019-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP6013773B2 (ja) 2011-05-13 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
US9966467B2 (en) 2013-09-27 2018-05-08 Phison Electronics Corp. Integrated circuit and code generating method
TWI521377B (zh) * 2014-07-21 2016-02-11 群聯電子股份有限公司 積體電路、密碼生成的方法以及資料交換的方法
CN104777537B (zh) * 2015-04-03 2017-03-15 中国科学院上海光学精密机械研究所 1×2高效率反射式光栅
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN109360858A (zh) * 2018-09-28 2019-02-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及修复方法、显示装置

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US243A (en) * 1837-06-19 Mill foe
US192956A (en) * 1877-07-10 Improvement in packing bottles
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5723217A (en) 1980-07-18 1982-02-06 Fujitsu Ltd Manufacture of semiconductor device
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS5815226A (ja) 1981-07-20 1983-01-28 Nec Corp レ−ザアニ−リング法
JPS5886717A (ja) 1981-11-18 1983-05-24 Nec Corp 単結晶シリコン膜形成法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS58151042A (ja) 1982-03-03 1983-09-08 Fujitsu Ltd 半導体装置の製造方法
US4597060A (en) * 1985-05-01 1986-06-24 Texas Instruments Incorporated EPROM array and method for fabricating
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
FR2634318B1 (fr) * 1988-07-13 1992-02-21 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire integree
JPH02143417A (ja) 1988-11-24 1990-06-01 Sharp Corp 半導体装置の製造方法
JPH03288475A (ja) 1990-04-04 1991-12-18 Seiko Instr Inc 半導体装置の製造方法
JP3150334B2 (ja) 1990-11-15 2001-03-26 セイコーエプソン株式会社 液晶パネル
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH06244208A (ja) 1993-02-19 1994-09-02 Nippondenso Co Ltd 半導体装置の製造方法
JPH06275640A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5292683A (en) 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985704A (en) * 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW272319B (zh) * 1993-12-20 1996-03-11 Sharp Kk
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6700133B1 (en) * 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JPH0897431A (ja) 1994-09-28 1996-04-12 Fuji Xerox Co Ltd 半導体装置およびその製造方法
JP2795195B2 (ja) * 1994-09-28 1998-09-10 信越半導体株式会社 発光素子
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
JP3216861B2 (ja) * 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
TW297138B (zh) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US5770263A (en) * 1995-11-08 1998-06-23 Micron Technology, Inc. Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments
US6599790B1 (en) * 1996-02-15 2003-07-29 Semiconductor Energy Laboratory Co., Ltd Laser-irradiation method and laser-irradiation device
JP3841910B2 (ja) 1996-02-15 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3522441B2 (ja) * 1996-03-12 2004-04-26 株式会社半導体エネルギー研究所 半導体装置
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5933735A (en) * 1997-01-16 1999-08-03 United Microelectronics Corp. Semiconductor read-only memory device and method of fabricating the same
JPH11121753A (ja) 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP3129264B2 (ja) * 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
JPH11177102A (ja) * 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JP2000068520A (ja) 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP4931267B2 (ja) 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
KR100271813B1 (ko) * 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
JP2000183351A (ja) 1998-12-11 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP4053691B2 (ja) 1999-06-29 2008-02-27 三井化学株式会社 ホスフィンオキシド化合物およびその製造方法
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP3897965B2 (ja) 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 レーザー装置及びレーザーアニール方法
TW544727B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4646368B2 (ja) * 1999-08-31 2011-03-09 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001091941A (ja) 1999-09-20 2001-04-06 Seiko Epson Corp 液晶表示装置およびこれを用いた電子機器
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
GB9927287D0 (en) * 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
JP4836333B2 (ja) 2000-01-28 2011-12-14 株式会社半導体エネルギー研究所 半導体装置
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
JP2001274433A (ja) 2000-03-24 2001-10-05 Japan Steel Works Ltd:The シリコン膜の結晶化方法及び多結晶シリコン膜の製造方法並びに多結晶シリコン膜を用いたディバイス
US6747289B2 (en) * 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US7662677B2 (en) * 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP4683761B2 (ja) 2000-05-12 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001324723A (ja) 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法。
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4058751B2 (ja) 2000-06-20 2008-03-12 日本電気株式会社 電界効果型トランジスタの製造方法
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP2002208705A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2002324808A (ja) 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4071005B2 (ja) 2001-01-29 2008-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6602758B2 (en) 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6780694B2 (en) * 2003-01-08 2004-08-24 International Business Machines Corporation MOS transistor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233531B (zh) * 2005-07-29 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
CN101038868B (zh) * 2006-03-13 2011-11-23 索尼株式会社 结晶半导体薄膜的方法
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
CN103186020A (zh) * 2011-12-29 2013-07-03 深圳市光峰光电技术有限公司 激光模组和发光光源
CN103186020B (zh) * 2011-12-29 2015-08-26 深圳市光峰光电技术有限公司 激光模组和发光光源
CN109417096A (zh) * 2016-07-19 2019-03-01 国立研究开发法人产业技术综合研究所 半导体装置及其制造方法
CN109417096B (zh) * 2016-07-19 2022-02-18 国立研究开发法人产业技术综合研究所 半导体装置及其制造方法
CN108231802A (zh) * 2017-12-14 2018-06-29 友达光电股份有限公司 像素结构
CN108231802B (zh) * 2017-12-14 2020-07-10 友达光电股份有限公司 像素结构
CN112213894A (zh) * 2019-07-12 2021-01-12 夏普株式会社 显示面板用阵列基板的制造方法
CN112213894B (zh) * 2019-07-12 2023-08-22 夏普株式会社 显示面板用阵列基板的制造方法

Also Published As

Publication number Publication date
US7105392B2 (en) 2006-09-12
US7737506B2 (en) 2010-06-15
CN100409409C (zh) 2008-08-06
KR20030064655A (ko) 2003-08-02
US20070015323A1 (en) 2007-01-18
TWI272666B (en) 2007-02-01
TW200302511A (en) 2003-08-01
KR101018315B1 (ko) 2011-03-04
US20030141521A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
CN1435864A (zh) 半导体器件及其制造方法
CN1428873A (zh) 半导体装置和半导体装置制造系统
CN1293601C (zh) 半导体器件生产系统、激光装置以及激光辐射方法
CN1153256C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1294619C (zh) 半导体器件及其制造方法
CN1173412C (zh) 半导体器件
CN1163974C (zh) 半导体器件及其制造方法
CN1242489C (zh) 半导体器件及其制造方法
CN1427451A (zh) 半导体器件及其制造方法
CN100350617C (zh) 半导体元件和使用半导体元件的半导体装置
CN1197141C (zh) 半导体显示器件及其制作方法
CN1180457C (zh) 半导体器件的制造方法和电子设备的制造方法
CN100342551C (zh) 半导体装置和制造半导体装置的方法
CN1165976C (zh) 半导体薄膜以及半导体器件
CN1744283A (zh) 半导体器件的制造方法
CN1421901A (zh) 半导体制造装置
CN1638039A (zh) 激光照射装置、激光照射方法及晶质半导体膜的制作方法
CN1925112A (zh) 半导体器件的制造方法
CN1991545A (zh) 显示器件及其制造方法
CN1423305A (zh) 制造半导体器件的方法
CN1825598A (zh) 半导体器件及其制造方法
CN1877861A (zh) 一种便携式信息终端和一种摄象机
CN1734720A (zh) 结晶设备、结晶方法及调相装置
CN101079432A (zh) 显示装置
CN1359541A (zh) 薄膜晶体管及其制造方法,以及采用它的液晶显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20180128