CN1441968A

CN1441968A - 软恢复功率二极管和相关方法

Info

Publication number: CN1441968A
Application number: CN01811785A
Authority: CN
Inventors: 佩文·穆拉利赫拉恩·舍诺
Original assignee: Fairchild Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 2000-06-26
Filing date: 2001-06-22
Publication date: 2003-09-10
Anticipated expiration: 2021-06-22
Also published as: AU2001270086A1; JP2004502305A; US6737731B1; WO2002001643A3; TW507384B; CN1211865C; JP4608181B2; WO2002001643A2; DE10196362B4; DE10196362T1

Abstract

一种半导体二极管包括一个第一半导体层，该半导体层包括一种具有第一导电类型的掺杂质。一个第二半导体层与第一半导体层相邻，它包括一种具有第一导电类型的掺杂质，且其掺杂浓度比第一半导体层的掺杂浓度低。与第二半导体层相邻的是一个第三半导体层，它包括一种具有第一导电类型的掺杂质，且其掺杂浓度比第二半导体层的掺杂浓度高。一个第四半导体层与第三半导体层相邻，包括一种具有第二导电类型的掺杂质。接触点分别连接到第一和第四半导体层。

Description

软恢复功率二极管和相关方法

技术领域

本发明涉及电子器件领域，尤其涉及功率二极管。

发明背景

二极管用于多种电路中，根据加到其上的电压，它将限制或允许电路中的电流通过。即，电压或者使二极管正向偏置，此时电流将通过二极管，或者使二极管反向偏置，此时电流不能通过二极管。

类似P-i-N(正-本征-负)二极管之类的二极管被广泛用于高压应用中，例如功率因数校正电路。当这样的二极管由于大电压波动突然从正向偏置状态转换到反向偏置状态时，二极管必须经历一段反向恢复期。在正向偏置状态，二极管的i区包含了高浓度的少数载流子。要使电流被限制为充分接近零，必须从i区去除该浓度。因此，在转换到反向偏置状态后，反向偏置电流(Irr)的幅度将会增大，直到P-N结上的多数载流子浓度经过时间t(即，电流到达负峰值的时间)降低到基区浓度下，此时可开始反向恢复。

如果少数载流子浓度太大，Irr可能增大到使电路损坏。因此，希望具有较低的Irr以避免此不利因素。然而，降低Irr会导致二极管的正向电压降(Vf)增加，以及恢复波形的软度(softness)降低，这两种情况都是不希望出现的。恢复波形的软度对应Irr在时间t后趋向零的斜率(即dIrr/dt)。斜率越大，恢复波形越不”软”，产生振铃振荡的机会越大。振铃振荡的产生原因是反向恢复时期电流过冲或在零附近来回振荡，这里由于电路的寄生效应使得电流增大或减小得太快。

因此，功率二极管需要在保持低Vf和软恢复特性的同时提供相对低的Irr值。在现有技术中已经进行了多种尝试以创造出这样的二极管。一个例子是Iimura等人的名为”高速二极管”的美国专利4594602号。该二极管具有PNN<+>结构，旨在提供高速转换特性的同时提供软反向恢复和低正向电压降。但是，这种二极管的结构在某些应用中不能提供降低的Irr和增加的软度之间的足够均衡。

发明内容

考虑到前述背景，因此本发明的一个目的是提供一种具有相对低的Irr和Vf值并进一步显示软恢复特性的半导体二极管。

根据本发明的这一目的和其他目的、特征和优点由这样一种半导体二极管提供，它的本征层和基区之间包含一个掺杂度更高的基极层。特别地，该二极管将包含一个第一半导体层，该半导体层包含一种具有第一导电类型的掺杂质，以及一个与第一半导体层相邻的第二半导体层，该半导体层包含一种具有第一导电类型的掺杂质，且其掺杂浓度低于第一半导体层的掺杂浓度。另外，一个第三半导体层可能与第二半导体层相邻，它包含一种具有第一导电类型的掺杂质，且其掺杂浓度高于第二半导体层的掺杂浓度。该第三层可视为提供掺杂度更高的基极层或基区。一个第四半导体层可能与第三半导体层相邻，并包含一种具有第二导电类型的掺杂质。分别有接触点连接到第一和第四半导体层。该二极管与现有技术的二极管相比，具有更低的Irr，但仍提供低Vf和软恢复特性。

该半导体二极管可进一步包括一个在第一半导体层和第二半导体层之间的中间半导体层。该中间半导体层的掺杂浓度介于第一和第二半导体层的掺杂浓度之间。另外，第四半导体层可被第三半导体层包围。

作为例子，半导体层的掺杂浓度和厚度可以如下：对于第一半导体层，掺杂浓度范围约为1×10¹⁸至1×10¹⁹cm^-3，厚度范围约为100至400um；对于中间半导体层，掺杂浓度范围约为2.5×10¹⁴至1.3×10¹⁵cm^-3，厚度范围约为8至35um；对于第二半导体层，掺杂浓度范围约为6×10¹³至6×10¹⁴cm^-3，厚度范围约为7至70um；对于第三半导体层，掺杂浓度范围约为1×10¹⁴至1×10¹⁶cm^-3，厚度范围约为4至6um；对于第四半导体层，掺杂浓度范围约为小于1×10¹⁷cm^-3，厚度范围约为2至4um。

另外，第一导电类型宜为N型，第二导电类型宜为P型。本发明的另一方面涉及用与现有技术的器件相比较低的浓度来掺杂第四半导体区。因此，第三和第四半导体层之间的P-N结上的多数载流子浓度保持较低水平，这样就使得时间t时的Irr(以后称为”Irrm”)降低。增加第三半导体层的掺杂浓度进一步降低了P-N结的载流子浓度，使Irrm进一步降低。第四半导体层的掺杂浓度宜比第三半导体层的掺杂浓度高。另外，掺杂浓度可选择为使操作过程中远离P-N结的多数载流子聚集区域比现有技术器件中的高，以便使Vf保持较低值以及产生软恢复波形。

根据本发明的一种方法用于制造一种半导体二极管。该方法最好能够提供一种包含具有第一导电类型的掺杂质的半导体衬底。一个第一导电类型的第一外延层生成在半导体衬底邻近处，其掺杂浓度比第一半导体层的掺杂浓度低。该方法还可进一步包括掺杂第一外延层中的第一导电类型的第一区域，使其掺杂浓度比第一外延层的掺杂浓度低，并在第一区域中掺杂一个第二导电类型的第二区域。另外，在半导体衬底和第二区域上可形成各自的接触点。

附图说明

图1是根据本发明的一种半导体二极管的示意性剖面图。

图2说明图1的半导体二极管的掺杂轮廓。

图3说明现有技术的二极管和根据本发明的几个实施例的二极管的恢复波形的仿真测试结果。

图4说明现有技术的二极管和根据本发明的几个实施例的二极管的恢复波形的实际测试结果。

具体实施方式

现将在下文中参照附图对本发明进行更充分地说明，其中将说明本发明的首选实施例。但本发明可以多种不同形式实施，不应局限于这里提出的实施例。提供这些实施例是为了本发明能够彻底和完整，并能向本领域技术熟练者充分表达本发明的范围。全文中相同的数字代表相同的元件。

现参见图1，首先说明根据本发明的一个二极管10。二极管10包括一个第一半导体层或衬底11，它例示性地包括一个N型掺杂质。一个中间半导体层13(N型)形成于第一半导体层11和一个第二半导体层14之间，其中第二半导体层14也是N型。中间半导体层13的掺杂浓度比第一半导体层11的低，而第二半导体层14的掺杂浓度比中间半导体层的低。例如，中间和第二半导体层13、14可外延生长在衬底上，本领域技术熟练者将乐意欣赏这一点。

一个第三半导体层15与第二半导体层14相邻，并包含N型掺杂质，其浓度比第二半导体层的高。与第三半导体层相邻的是一个第四半导体层16，它包含P型掺杂质。第三和第四半导体层15、16均可通过常规扩散或注入技术掺杂，本领域技术熟练者将乐意欣赏这一点。如图1所示，第四半导体层16可被第三半导体层15包围。一个金属接触层(或阴极)17形成在第一半导体层11上，而一个金属接触层(或阳极)18形成在第四半导体层16上。可包括一个浅的、轻微激活的P+表面注入，以使第四半导体层16和阳极18之间的更好地接触。注入层只是轻微激活，以保持P-N结上的低注入效率。

根据本发明，上述层的掺杂浓度被选择为使第三和第四半导体层15、16之间的P-N结处的载流子浓度最低，从而降低Irrm。这可以通过两种方法实现。第一，第三半导体层15的掺杂浓度可比第二层14的掺杂浓度高。第二，第四半导体层16的掺杂浓度与现有技术器件相比可降低，以提供相同的效果。即，通过降低P型注入极的注入效率，可降低P-N结的多数载流子浓度。如果同时采取两种方法，可使Irrm水平更大程度地降低，下文将作进一步讨论。

如上文所注意到的，降低Irrm通常会导致Vf的升高以及恢复波形的软度的损失。要减轻这种结果，掺杂浓度被选择为使操作过程中多数载流子聚集区域形成在远离P-N结处，这使得Vf保持在较低值，并产生软恢复波形。即，即使由于P-N结的载流子浓度较低而使得最大恢复值(即，dIrr/dt等于零的点)降低，因为多数载流子浓度较高的区域远离P-N结，也可保持半导体二极管10的整体载流子浓度，这样Vf可保持低值。且由于最大恢复值较低，反向恢复电流达到此值的时间也会减少。然而，因为整个半导体二极管10的载流子浓度与现有技术的二极管充分相同，所以恢复所需的全部时间基本保持不变。这样，最大恢复值后(即，时间t后)的恢复曲线的斜率的陡峭度将降低，引起软度增加。

下面的表1和表2分别给出了具有代表性的300、600、1200伏二极管的上述的半导体层的厚度(um)和掺杂浓度(cm^-3)的典型期望范围。除这些表所给出的二极管电压外，上述优势可在具有多种电压的多种二极管上实现，本邻域技术熟练者将欣赏这一点。层数代表前面给出的各层的参考数字。

表1-厚度

层	300V	600V	1200V
层	300V	600V	1200V	11	100-400μm	100-400μm	100-400μm
13	8-10μm	25-30μm	30-35μm	11	100-400μm	100-400μm	100-400μm
13	8-10μm	25-30μm	30-35μm	14	7-9μm	25-30μm	60-70μm
15	4-6μm	4-6μm	4-6μm	14	7-9μm	25-30μm	60-70μm
15	4-6μm	4-6μm	4-6μm	16	2-4μm	2-4μm	2-4μm

表2-掺杂浓度

层	300V	600V	1200V
层	300V	600V	1200V	11	1×10¹⁸-1×10¹⁹cm^-3	1×10¹⁸-1×10¹⁹cm^-3	1×10¹⁸-1×10¹⁹cm^-3
13	1×10¹⁵-1.3×10¹⁵cm^-3	5×10¹⁴-7×10¹⁴cm^-3	2.5×10¹⁴-3×10¹⁴cm^-3	11	1×10¹⁸-1×10¹⁹cm^-3	1×10¹⁸-1×10¹⁹cm^-3	1×10¹⁸-1×10¹⁹cm^-3
13	1×10¹⁵-1.3×10¹⁵cm^-3	5×10¹⁴-7×10¹⁴cm^-3	2.5×10¹⁴-3×10¹⁴cm^-3	14	5×10¹⁴-6×10¹⁴cm^-3	1×10¹⁴-1.2×10¹⁴cm^-3	6×10¹³-7×10¹³cm^-3
15	1×10¹⁵-1×10¹⁶cm^-3	2×10¹⁴-4×10¹⁵cm^-3	1×10¹⁴-3×10¹³cm^-3	14	5×10¹⁴-6×10¹⁴cm^-3	1×10¹⁴-1.2×10¹⁴cm^-3	6×10¹³-7×10¹³cm^-3
15	1×10¹⁵-1×10¹⁶cm^-3	2×10¹⁴-4×10¹⁵cm^-3	1×10¹⁴-3×10¹³cm^-3	16	＜1×10¹⁷cm^-3	＜1×10¹⁷cm^-3	＜1×10¹¹cm^-3

图1的半导体二极管10的典型掺杂轮廓如图2所示。参考数字也与上文所描述的半导体层相对应。该轮廓图所描述的值得注意的一点是，第四半导体层16的掺杂浓度选择为比第三半导体层15的掺杂浓度高。另外，第四半导体层16的深度比现有技术P-N二极管的相应的P层的典型深度8um小。另外，第四半导体层16的掺杂浓度比现有技术二极管的掺杂浓度小，本邻域技术熟练者将欣赏这一点。因此，降低了半导体层16的总电荷，以提供比现有技术二极管低的P-N结注入效率。

本发明的功效已在仿真和实际测试中获得了证实。现转到图3，这里说明了四个不同的600V二极管的仿真恢复波形。第一个波形20对应于本发明的受让人所制造的一种现有技术超快二极管。第二个波形21对应于根据本发明制造的这样一种二极管，它具有一个提高了掺杂浓度的第三半导体层15(如上表2所述)以及一个常规掺杂的第四半导体层16。第三个波形22对应于根据本发明制造的这样一种二极管，它具有一个降低了掺杂浓度的第四半导体层16(如上表2所述)以及一个常规掺杂的第三半导体层15。最后，第四个波形23对应于根据本发明制造的这样一种二极管，它具有一个提高了掺杂浓度的第三半导体层15和一个降低了掺杂浓度的第四半导体层16。

根据本发明的每个仿真二极管(即，波形21、22、23)均给出较低的Irr值和提高了的软度。特别的，对应于波形21、22的二极管的Irr约比对应于波形20的现有技术的二极管的Irr分别低9％和14％。另外，对应于波形23的二极管与现有技术的二极管相比，Irr约将降低了27％，软度约增加了75％。这些值是在每个二极管的Vf保持为约1.8±0.05伏的同时获得的。

现参见图4，它说明了比较上述现有技术的超快二极管和根据本发明的这样一种二极管的实际测试结果，本发明的这种二极管具有一个提高了掺杂浓度的第三半导体层15和一个降低了掺杂浓度的第四半导体层16。波形24对应于现有技术二极管而波形25对应于本发明的二极管。可再次看到，本发明的二极管的Irr比现有技术二极管的低(约26％)。最值得注意的是，实现了约130％的软度增加，充分避免了振铃振荡。此外，通过选择载流子浓度，使之足以引起上文所述的多数载流子聚集区域，根据本发明的二极管的Vf值保持为与现有技术的二极管充分相同。

正如本领域技术熟练者将会欣赏的那样，二极管10的第三和第四半导体层15、16，可作为第二半导体层14的上部的掺杂区域形成。这可以通过常规注入或其他掺杂技术实现，本邻域技术熟练者将会欣赏这一点。因此，通过使用附加选择性掺杂步骤以形成第三半导体层15(第一掺杂区域)，具有其有利特征的功率半导体二极管10是很容易制造的，本领域技术熟练者将会欣赏这一点。

根据本发明的一种方法用于制造半导体二极管10，它可包括提供一个掺杂的半导体衬底11和在半导体衬底上生成的外延层13、14。第三层或第一区域15是通过掺杂外延层14的上部形成的，而第二区域16可通过掺杂第一区域的上部形成。接触点17、18也宜于分别在半导体衬底11和第二区域16上形成，本领域技术熟练者将会欣赏这一点。上述半导体层宜根据前文所提出的掺杂类型和浓度、厚度来形成。

本领域技术熟练者还可能欣赏的是本发明不仅限于某一种二极管。它可方便地用于所有希望获得软Irr波形的包括一个P-N结的二极管中，例如MOSFET体二极管。

得益于前述说明和附图所给出的教导，本邻域技术熟练者将想出对于本发明的多种修改和其他实施例。因此，应理解本发明不限于所揭示的具体实施例，其他修改和实施例将被包括到附录的权利要求书的范围内。

Claims

1.一种半导体二极管包括：

一个第一半导体层，该半导体层包括一种具有第一导电类型的掺杂质；

一个与所述第一半导体层相邻的第二半导体层，该半导体层包括一种具有第一导电类型的掺杂质并且其掺杂浓度比所述第一半导体层的掺杂浓度低；

一个与所述第二半导体层相邻的第三半导体层，该半导体层包括一种具有第一导电类型的掺杂质并且其掺杂浓度比所述第二半导体层的掺杂浓度高；

一个与所述第三半导体层相邻的第四半导体层，该半导体层包括一种第二导电类型的掺杂质；以及

连接到所述第一和第四半导体层的各自的接触点。

2.权利要求1的半导体二极管，其中所述第四半导体层的掺杂浓度比所述第三半导体层的掺杂浓度高。

3.权利要求1的半导体二极管，其中所述第三半导体层的厚度范围约为4至6um。

4.权利要求1的半导体二极管，其中所述第三半导体层的掺杂浓度范围约为1×10¹⁴至1×10¹⁶cm^-3。

5.权利要求1的半导体二极管，其中所述第四半导体层的厚度范围约为2至4um。

6.权利要求1的半导体二极管，其中所述第四半导体层的掺杂浓度范围约为小于1×10¹⁷cm^-3。

7.权利要求1的半导体二极管，其中所述第四半导体层被所述第三半导体层包围。

8.权利要求1的半导体二极管，其中所述第一半导体层的厚度范围约为100至400um。

9.权利要求1的半导体二极管，其中所述第一半导体层的掺杂浓度范围约为1×10¹⁸至1×10¹⁹cm^-3。

10.权利要求1的半导体二极管，其中所述第二半导体层的厚度范围约为7至70um。

11.权利要求1的半导体二极管，其中所述第二半导体层的掺杂浓度范围约为6×10¹³至6×10¹⁴cm^-3。

12.权利要求1的半导体二极管进一步包括一个位于所述第一半导体层和所述第二半导体层之间的中间半导体层，它包括一种具有第一导电类型的掺杂质，且其掺杂浓度介于所述第一半导体层的掺杂浓度和所述第二半导体层的掺杂浓度之间。

13.权利要求12的半导体二极管，其中所述中间半导体层的厚度范围约为8至35um。

14.权利要求12的半导体二极管，其中所述中间半导体层的掺杂浓度范围约为2.5×10¹⁴至1.3×10¹⁵cm^-3。

15.权利要求1的半导体二极管，其中第一导电类型为N型而第二导电类型为P型。

16.一种半导体二极管包括：

一个位于所述第二半导体层中的第一掺杂区域，它具有第一导电类型并且其掺杂浓度比所述第二半导体层的掺杂浓度高；

一个位于所述第一掺杂区域中的第二掺杂区域，它具有第二导电类型；以及

连接到所述第一半导体层和所述第二掺杂区域的各自的接触点。

17.权利要求16的半导体二极管，其中所述第二掺杂区域的掺杂浓度比所述第一掺杂区域的掺杂浓度高。

18.权利要求16的半导体二极管，其中所述第一掺杂区域的厚度范围约为4至6um。

19.权利要求16的半导体二极管，其中所述第一掺杂区域的掺杂浓度范围约为1×10¹⁴至1×10¹⁶cm^-3。

20.权利要求16的半导体二极管，其中所述第二掺杂区域的厚度范围约为2至4um。

21.权利要求16的半导体二极管，其中所述第二掺杂区域的掺杂浓度范围约为小于1×10¹⁷cm^-3。

22.权利要求16的半导体二极管，其中所述第二掺杂区域的被所述第一掺杂区域包围。

23.权利要求16的半导体二极管，其中所述第一半导体层的厚度范围约为100至400um。

24.权利要求16的半导体二极管，其中所述第一半导体层的掺杂浓度范围约为1×10¹⁸至1×10¹⁹cm^-3。

25.权利要求16的半导体二极管，其中所述第二半导体层的厚度范围约为7至70um。

26.权利要求16的半导体二极管，其中所述第二半导体层的掺杂浓度范围约为6×10¹³至6×10¹⁴cm^-3。

27.权利要求16的半导体二极管进一步包括一个位于所述第一半导体层和所述第二半导体层之间的中间半导体层，它包括一种具有第一导电类型的掺杂质，且其掺杂浓度介于所述第一半导体层的掺杂浓度和所述第二半导体层的掺杂浓度之间。

28.权利要求27的半导体二极管，其中所述中间半导体层的厚度范围约为8至35um。

29.权利要求27的半导体二极管，其中所述中间半导体层的掺杂浓度范围约为2.5×10¹⁴至1.3×10¹⁵cm^-3。

30.权利要求16的半导体二极管，其中第一导电类型为N型而第二导电类型为P型。

31.一种半导体二极管包括：

一个位于所述第一掺杂区域中的第二掺杂区域，它具有第二导电类型并且其掺杂浓度比所述第一掺杂区域高；以及

32.权利要求31的半导体二极管，其中所述第一掺杂区域的厚度范围约为4至6um。

33.权利要求31的半导体二极管，其中所述第一掺杂区域的掺杂浓度范围约为1×10¹⁴至1×10¹⁶cm^-3。

34.权利要求31的半导体二极管，其中所述第二掺杂区域的厚度范围约为2至4um。

35.权利要求31的半导体二极管，其中所述第二掺杂区域的掺杂浓度范围约到1×10¹⁷cm^-3。

36.权利要求31的半导体二极管，其中所述第二掺杂区域的被所述第一掺杂区域包围。

37.权利要求31的半导体二极管，其中所述第一半导体层的厚度范围约为100至400um。

38.权利要求31的半导体二极管，其中所述第一半导体层的掺杂浓度范围约为1×10¹⁸至1×10¹⁹cm^-3。

39.权利要求31的半导体二极管，其中所述第二半导体层的厚度范围约为7至70um。

40.权利要求31的半导体二极管，其中所述第二半导体层的掺杂浓度范围约为6×10¹³至6×10¹⁴cm^-3。

41.权利要求31的半导体二极管进一步包括一个位于所述第一半导体层和所述第二半导体层之间的中间半导体层，它包括一种具有第一导电类型的掺杂质，且其掺杂浓度介于所述第一半导体层的掺杂浓度和所述第二半导体层的掺杂浓度之间。

42.权利要求41的半导体二极管，其中所述中间半导体层的厚度范围约为8至35um。

43.权利要求41的半导体二极管，其中所述中间半导体层的掺杂浓度范围约为2.5×10¹⁴至1.3×10¹⁵cm^-3。

44.权利要求31的半导体二极管，其中第一导电类型为N型而第二导电类型为P型。

45.一种用于制造一种半导体二极管的方法包括：

提供一个半导体衬底，该衬底包括一种具有第一导电类型的掺杂质；

邻近半导体衬底生成一个第一导电类型的第一外延层，且其掺杂浓度比半导体衬底的掺杂浓度低；

在第一外延层中掺杂一个第一导电类型的第一区域，使其掺杂浓度比第一外延层的掺杂浓度高；

在第一区域中掺杂一个第二导电类型的第二区域；以及

在半导体衬底和第二区域上生成各自的接触点。

46.权利要求45的方法，其中掺杂第二区域包括掺杂第二区域使其掺杂浓度高于第一区域的掺杂浓度。

47.权利要求45的方法，其中掺杂第一区域包括掺杂第一区域使其深度范围约为4至6um。

48.权利要求45的方法，其中掺杂第一区域包括掺杂第一区域使其掺杂浓度范围约为1×10¹⁴至1×10¹⁶cm^-3。

49.权利要求45的方法，其中掺杂第二区域包括掺杂第二区域使其深度范围约为2至4um。

50.权利要求45的方法，其中掺杂第二区域包括掺杂第二区域使其掺杂浓度范围约为小于1×10¹⁷cm^-3。

51.权利要求45的方法进一步包括在半导体衬底和第一外延层之间生成一个第一导电类型的第二外延层，且其掺杂浓度介于半导体衬底的掺杂浓度和第一外延层的掺杂浓度之间。

52.权利要求45的方法，其中第一导电类型为N型而第二导电类型为P型。