CN1458815A - 金属芯基板及其制造工艺 - Google Patents

金属芯基板及其制造工艺 Download PDF

Info

Publication number
CN1458815A
CN1458815A CN03123641A CN03123641A CN1458815A CN 1458815 A CN1458815 A CN 1458815A CN 03123641 A CN03123641 A CN 03123641A CN 03123641 A CN03123641 A CN 03123641A CN 1458815 A CN1458815 A CN 1458815A
Authority
CN
China
Prior art keywords
hole
metallic plate
insulating barrier
wiring
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03123641A
Other languages
English (en)
Inventor
大井和彦
山崎胜
渡边幸路
矢泽孝明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1458815A publication Critical patent/CN1458815A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

一种金属芯基板包括芯层(10)，该芯层包括第一和第二金属板(11，12)，借助插入两者之间的第三绝缘层(13)层叠在一起；第一和第二绝缘层(20，21)分别形成在第一和第二金属板上；第一和第二布线图形(45，46)分别形成在第一和第二绝缘层上。导电装置(40)形成在分别穿过第一绝缘层、第一金属板、第三绝缘层、第二金属板以及第二绝缘层的通孔(22)中，将第一布线图形和第二布线图形电连接。借助通路(44)和通路(43)，第一金属板(11)分别与第一布线图形(45)和第二布线图形(46)电连接。借助通路(42)和通路(41)，第二金属板(12)分别与第二布线图形(46)和第一布线图形(45)电连接。

Description

金属芯基板及其制造工艺
技术领域
本发明涉及金属芯基板及其制造工艺。
背景技术
金属芯基板很常见，并且通常用做安装有半导体芯片的封装。
对于金属芯基板，有各种类型的结构。根据日本待审专利公开(Kokai)No.2000-244130的官方公报，公开了一种金属芯基板，具有称做“通路中有通路”(“Via in Via”)以减小电感的同轴结构，还具有内部的电容器结构。
如图18所示，该金属芯基板1构成如下。在金属板2上，形成通孔3，上和下布线图形5通过称做“通路中有通路”结构中的通孔镀膜4相互电连接。在金属板2的两面上，借助介质层6提供有铜箔层7，7。这些铜箔层7，7电连接到通孔镀膜4。另一方面，其它的通孔镀膜8和金属板2相互电连接，由此，分别在金属板2和铜箔层7，7之间形成电容器结构。
以上金属芯基板1具有减小电感的效果。此外，以上金属芯基板1具有有效地消除噪声的效果，这是由于电容器结构就形成在要安装的半导体芯片之下的位置处。
然而，如图18所示，在以上金属芯基板1上存在有用于信号用途的通孔和用于连接金属板2的通孔。因此，必须限制用于信号用途的布线图形的密度，也就是，不允许增加密度。
发明简述
为解决以上问题完成了本发明。
本发明的一个目的是提供一种金属芯基板及其制造方法，其特征在于可以提高电性能并且可以实现高密度布线。
根据本发明，提供一种金属芯基板，包括：芯层，包括第一和第二金属板，借助插入两者之间的第三绝缘层层叠在一起；第一和第二绝缘层分别形成在第一和第二金属板上；第一和第二布线图形，分别形成在第一和第二绝缘层上；导电装置，形成在分别穿过第一绝缘层、第一金属板、第三绝缘层、第二金属板以及第二绝缘层的通孔中，相对于第一和第二金属板暴露到绝缘部分，将第一布线图形和第二布线图形电连接；第一连接装置，借助穿过第一绝缘层的通路和形成在穿过第二层绝缘层、第二金属板以及第三绝缘层的通路孔中的通路，分别将第一金属板与第一布线图形和第二布线图形电连接，以便相对于第二金属板暴露到绝缘部分；以及第二连接装置，借助穿过第二绝缘层的通路和形成在穿过第一层绝缘层、第一金属板以及第三绝缘层的通路孔中的通路，分别将第二金属板与第二布线图形和第一布线图形电连接，以便相对于第一金属板暴露到绝缘部分。
第一金属板为接地面，第二金属板为电源面。
第一和第二布线图形为分别形成在第一和第二绝缘层之中和之上的多层图形。
第三绝缘层优选为介质层。
根据本发明的另一方案，提供一种金属芯基板，包括：芯层，包括第一和第二金属板，借助插入两者之间的第三绝缘层层叠在一起，第一和第二金属板在芯层厚度方向中相互重叠的位置处具有第一通孔，第一和第二金属板在芯层厚度方向中不相互重叠的位置处还分别具有第三和第四通孔；第一和第二绝缘层分别形成在第一和第二金属板上，由此第一、第三和第四通孔嵌入其中；第一、第二和第三绝缘层，分别具有穿过其内并穿过第一通孔的第二通孔，以便不暴露到第一和第二金属板；第一和第三绝缘层具有穿过其内并穿过第三通孔的第一通路孔，暴露到第二金属板，但不暴露到第一金属板；第二绝缘层具有穿过其内的第二通路孔，暴露到第二金属板；第二和第三绝缘层具有穿过其内并穿过第四通孔的第三通路孔，暴露到第一金属板，但不暴露到第二金属板；第一绝缘层具有穿过其内的第四通路孔，暴露到第一金属板；第一和第二布线图形，分别形成在第一和第二绝缘层上；导电装置，形成在第二通孔内，将第一布线图形与第二布线图形电连接；第一通路，形成在第一通路孔中，将第二金属板与第一布线图形电连接；第二通路，形成在第二通路孔中，将第二金属板与第二布线图形电连接；第三通路，形成在第三通路孔中，将第一金属板与第二布线图形电连接；以及第四通路，形成在第四通路孔中，将第一金属板与第一布线图形电连接。
第二通路孔具有小于第一通孔的直径，第一通路孔具有小于第三通孔的直径，以及第三通路孔具有小于第四通孔的直径。
第一金属层的第一通孔和第一金属层的第三通孔同轴地形成为单个通孔，具有的直径(A)大于第二金属层的第一通孔的直径(B)；以下面方式同轴地形成第二通孔和第一通路孔：第一通路孔的直径(C)小于第三通孔的直径(A)，并大于第一通孔的直径(B)，第二通孔的直径(D)小于第一通孔的直径(B)；以及第一通路和导电装置以绝缘部分介于其间的方式同轴。
根据本发明的又一方案，提供一种金属芯基板的制造工艺，包括以下步骤：制备芯层，芯层包括第一和第二金属板，借助插入两者之间的第三绝缘层层叠在一起；分别形成具有第一通孔、第三和第四通孔的第一和第二金属板，第一通孔位于芯层厚度方向中相互重叠的位置处，第三和第四通孔分别位于芯层厚度方向中不相互重叠的位置处；分别在第一和第二金属板上叠置第一和第二绝缘层，由此第一、第三和第四通孔嵌入其中；形成第一、第二和第三绝缘层，分别具有穿过其内并穿过第一通孔的第二通孔，以便不暴露到第一和第二金属板；第一和第三绝缘层具有穿过其内并穿过第三通孔的第一通路孔，暴露到第二金属板，但不暴露到第一金属板；第二绝缘层具有穿过其内的第二通路孔，暴露到第二金属板；第二和第三绝缘层具有穿过其内并穿过第四通孔的第三通路孔，暴露到第一金属板，但不暴露到第二金属板；以及第一绝缘层具有穿过其内的第四通路孔，暴露到第一金属板；在第二通孔内形成导电装置，在第一通路孔中形成第一通路，在第二通路孔中形成第二通路，在第三通路孔中形成第三通路，以及在第四通路孔中形成第四通路；在第一和第二绝缘层上形成第一和第二布线图形，以电连接到导电装置、第一通路、第二通路、第三通路以及第四通路。
附图简介
图1到9示出了制造工艺图，其中：
图1是一截面图，示出了芯层；
图2是一截面图，示出了通孔形成在金属板上状态；
图3示出了通孔的另一实施例；
图4是一截面图，示出了叠置绝缘层的状态；
图5是一截面图，示出了形成通孔和通路孔的状态；
图6是一截面图，示出了形成无电镀膜的状态；
图7是一截面图，示出了形成抗蚀剂图形的状态；
图8是一截面图，示出了进行电解电镀同时使用抗蚀剂图形做掩模的状态；
图9是一截面图，示出了形成布线图形的状态。
图10到17示出了图3所示结构的金属芯基板的制造工艺的另一实施例。
图18示出了现有技术中的常规金属芯基板的一个例子的示意性图示。
优选实施例的详细说明
参考附图，下面详细介绍本发明的优选实施例。
参考图1到9，下面介绍金属芯基板及其制造工艺。
图1示出了芯层10，在其上叠置有第一金属板11和第二金属板12两个金属板，同时如介质层13的绝缘层13插在两者之间。就确保机械强度而言，优选第一金属板11和第二金属板12分别由0.2到0.3mm厚的铜板组成。在这种结构中，应该注意金属板的材料不限于铜板。
优选介质层13为40到50μm厚的铁电材料层，其中如钛酸锶(STO)或钛酸钡的铁电材料粉混入如环氧、聚酰亚胺或聚苯醚等的树脂内。
以叠置两金属板同时混有铁电粉且处于粘性干燥状态(阶段B)的树脂片介于两者之间的方式形成芯层10。此外，可以下面的方式形成芯层10：一个金属板涂覆混有铁电粉的树脂之后，叠置另一金属板，由此两个金属板相互粘结。
借助溅射或如钛酸锶或钛酸钡的铁电材料的CVD法形成介质层13。借助溅射或CVD法在一个金属板上形成介质层之后，通过变成粘结剂层的树脂(树脂片或树脂涂层)叠置其它金属板。以此方式，两个金属板粘结在一起由此形成芯层10。
此时，金属板11，12可以由铝或42合金(铁镍合金)制成。
此外，可以下面方式形成芯板(基板)：借助腐蚀或穿孔已形成通孔15，16，17的金属板11，12相互叠置，同时绝缘层(或介质层)13插在其间。
在该结构中，以上介质层13可以是单绝缘层(第三绝缘层)。
该绝缘层可以由如环氧、聚酰亚胺或聚苯醚等的树脂制成。此时，可以下面方式形成芯层10：两个金属板相互叠置，同时处于粘性干燥状态(阶段B)的树脂片介于两者之间。此外，可以下面方式形成芯层10：一个金属板涂覆有树脂之后，叠置另一金属板，由此两个金属板相互粘结。
接下来，如图2所示，通过光刻法蚀刻第一金属板11和第二金属板12以形成通孔。
参考数字15为第一通孔。第一通孔形成在第一金属板11和第二金属板12上，其中第一通孔形成在第一金属板11上的一个位置处，第一通孔也形成在第二金属板12上的一个位置处，相对于芯层10的厚度方向，这两个位置相互重叠。在第一金属板11上相对于芯层10的厚度方向不与第二金属板12上的位置重叠的另一位置处，形成第三通孔16，在第二金属板12上相对于芯层10的厚度方向不与第一金属板11上的位置重叠的另一位置处，形成第四通孔17。
在该结构中，可以采用下面的结构。如图3所示，第一通孔15形成在第二金属板12上。在第一金属板11上，直径大于形成在第二金属板12上的第一通孔15直径的通孔形成在厚度方向与第一通孔15重叠的位置处。与形成在第二金属板12上的通孔15相符的第一金属板11上的那部分通孔制成第一通孔15a，与形成在第二金属板12上的通孔15不相符的第一金属板11上的那部分通孔制成第三通孔16。换句话说，直径较大的通孔可以用做第一通孔15和第三通孔16，下面将详细介绍。
接下来，如图4所示，第一绝缘层20和第二绝缘层21分别热压粘结到第一金属板11和第二金属板12的外表面，由此第一通孔15、第三通孔16以及第四通孔17可以嵌在绝缘层20，21中。第一绝缘层20和第二绝缘层21可以由如环氧、聚酰亚胺或聚苯醚等的树脂制成。当叠置处于粘性干燥状态(阶段B)的树脂片或涂覆树脂时可以形成第一绝缘层20和第二绝缘层21。
接下来，如图5所示，直径小于第一通孔15的第二通孔22形成在第一通孔15中，由此第二通孔22可以穿过第一绝缘层20、介质层13以及第二绝缘层21。因此，绝缘部分23留在第一通孔15的内壁上。
可以借助钻孔形成第一通孔22。然而，优选借助照射的如碳酸气体(CO2)激光束等的激光束形成第一通孔22。当使用激光束时，可以制成较小的通孔，它的直径为100到120μm。因此，由于小孔因此可以增加布线密度。此时，需要将绝缘层23的厚度保持在40到50μm。因此，第一通孔15的直径确定为约200μm。
在第三通孔16中，形成第一通路孔24，它的直径小于第三通孔16的直径，由此第一通路孔24可以穿过第一绝缘层20和介质层13，并且第二金属板12可以暴露到第一通路孔24的底面。因此，绝缘部分25留在第三通孔16的内壁上。优选借助照射的激光束形成第一通孔24。
以下面的方式形成第二通路孔26：穿过第二绝缘层21并且第二金属板12暴露到第二通孔路26的底面。优选也可以借助照射的激光束形成该第二通路孔26。
在第四通孔17中，形成第三通路孔28，它的直径小于第四通孔17的直径，由此第三通路孔28穿过第二绝缘层21和介质层13，并且第一金属板11可以暴露到第三通路孔28的底面。因此，绝缘部分29留在第四通孔17的内壁上。优选地借助照射的激光束形成第三通路孔28。
以下面的方式形成第四通路孔30：穿过第一绝缘层20并且第一金属板11暴露到第四通孔路30的底面。优选也可以借助照射的激光束形成该第四通路孔30。
就孔的深度和设置位置而言，第二通孔22、第一通路孔24、第二通路孔26、第三通路孔28以及第四通路孔30各不相同。然而，优选同时进行在基板的公共面上形成这些孔的工艺。
接下来，如图6所示，铜的无电镀膜32形成在第二通孔22、第一通路孔24、第二通路孔26、第三通路孔28以及第四通路孔30的内壁上。
之后，如图7所示，干膜抗蚀剂层粘结到无电镀膜32并暴光和显影。以此方式，形成抗蚀剂图形34以便形成布线图形之后露出无电镀膜32。
随后，如图8所示，虽然抗蚀剂图形34用做掩模，借助电解镀铜电解镀膜36形成在无电镀膜32上，由此形成布线图形。
同时，通孔镀膜(导电层)40、第一通路41、第二通路42、第三通路43以及第四通路44分别形成在第二通孔22、第一通路孔24、第二通路孔26、第三通路孔28以及第四通路孔30中。
此后，如图9所示，当除去抗蚀剂图形34并借助蚀刻除去露出的无电镀膜32时，第一布线图形45形成在第一绝缘层20上，第二布线图形46形成在第二绝缘层21上。
如焊料球(未示出)的突点形成在第二布线图形46的外部连接端子部分。用于安装半导体芯片的焊盘(未示出)形成在第一布线图形45的端子部分。以此方式，由此可以得到安装半导体芯片使用的封装。此时，可以用树脂填充在通孔22中。
在以上实施例中，通过称做“半加法”形成布线图形45，46。然而，可以任何公知的方法形成预定的布线图形，例如所谓的“加法”或“减法”。例如电解镀膜(未示出)可以均匀地形成在无电镀膜32上，并腐蚀到预定的布线图形内。
可以通过“组合法”(未示出)将布线图形45，46形成多层。
如上所述，可以形成同轴结构的金属芯基板，其中通孔镀膜40借助绝缘部分23由金属板11，12环绕。因此，电感可以减小，并且电性能增强。当借助照射的激光束加工第二通孔22及其它时，可以形成细微的孔。因此，可以实现高密度的布线。
当第一金属板11连接到地由此它用做公共接地面时，并且第二金属板12连接到电源由此它用做公共电源面时，可以减少与安装基板的连接部分(第二通路42和第三通路43)。因此，可以提高内部布线的密度。
此外，可以在第一金属板11和第二金属板12之间形成大容量的电容器。由于电容器就形成在要安装的半导体芯片(未示出)下面，因此可以有效地减少噪声。到第一金属板11和第二金属板12的电连接为电容器的电极，可以由第一通路41和第三通路43实现，它的直径较小，仅穿过一个金属板，并且也可以由第二通路42和第四通路44实现。因此，不需要象图18所示的常规例子中一样，借助穿过整个基板通孔镀膜实现电连接。因此，可以较高的密度排列由连接第一布线图形45和第二布线图形46的通孔镀膜40组成的同轴结构线。因此，可以显著增加布线密度。
图10到17示出了与图3所示结构相关的另一实施例。首先，在图10中，和图1中所示的步骤相同的方式，通过层叠第一和第二金属板11，12及介于两者之间的第三绝缘层13制备芯层10。
接下来，在图11中，在芯层厚度方向中第一和第二金属板11，12相互重叠并且同轴的位置处分别形成第三通孔16(包括第一通孔15a)和第一通孔15。然而，在第一金属板11中形成的第三通孔16的直径(A)大于在第二金属板12中形成的通孔15的直径(B)。
接下来，在图12中，类似于图4中所示的方式，以绝缘层20和21嵌在通孔16和15中的方式，第一绝缘层20叠置在第一金属板11上，第二绝缘层21叠置在第二金属板12上。
之后，如图13所示，以第一通路孔24穿过第一绝缘层20、第三绝缘层13以及第二绝缘层21的方式，通过激光束穿孔形成第一通路孔24，以及通路16和15。然而，此时第一通路孔24的直径(C)小于通孔16的直径(A)，但大于通孔15的直径(B)，由此相对于第一金属板11，在通路孔24的内壁上有绝缘部分，另一方面，在通孔15的周边部分露出第二金属板12。
此后，在图14中，铜的无电镀膜53形成在第一通路孔24的内壁上。此外，和图6-8中所示步骤的方式类似，电解镀膜53形成在无电镀膜上得到金属层，然后蚀刻形成布线图形。
随后，在图15中，绝缘层55，56叠置在形成在第一和第二绝缘层20和21上的布线图形45，46上，以此方式绝缘层55，54嵌在通路孔24中。
接下来，在图16中，以通孔穿过绝缘层55，56的方式通过激光束穿孔形成另一通孔57。然而此时，该通孔57的直径(D)小于第二金属板12的通孔15的直径(B)，由此相对于镀覆的金属层，在通孔57的内壁上有绝缘部分。
此后，在图17中，通过无电镀和电解镀铜，在通孔57中形成通孔镀膜(导电层)59。然后，用树脂61填充通孔57。通过无电镀和电解镀铜，金属层形成在各绝缘层上。在该结构中，已填充树脂61的通孔57也由如此形成的金属层覆盖。然后，蚀刻金属层形成布线图形。
本领域的技术人员应该理解以上说明仅涉及公开发明的优选实施例，可以对本发明进行各种改变和修改同时不脱离本发明的精神和范围。

Claims (13)

1.一种金属芯基板，包括：
芯层(10)，包括第一和第二金属板(11，12)，借助插入两者之间的第三绝缘层(13)层叠在一起；
第一和第二绝缘层(20，21)，分别形成在第一和第二金属板上；
第一和第二布线图形(45，46)，分别形成在第一和第二绝缘层上；
导电装置(40)，形成在分别穿过所述第一绝缘层(20)、第一金属板(11)、第三绝缘层(13)、第二金属板(12)以及第二绝缘层(21)的通孔(22)中，相对于所述第一和第二金属板暴露到绝缘部分(23)，将第一布线图形和第二布线图形电连接；
第一连接装置，借助穿过所述第一绝缘层(20)的通路(44)和形成在穿过所述第二层绝缘层(21)、所述第二金属板(12)以及所述第三绝缘层(13)的通路孔(28)中的通路(43)，分别将所述第一金属板(11)与所述第一布线图形(45)和所述第二布线图形(46)电连接，以便相对于所述第二金属板(12)暴露到绝缘部分(29)；以及
第二连接装置，借助穿过所述第二绝缘层(21)的通路(42)和形成在穿过所述第一层绝缘层(20)、所述第一金属板(11)以及所述第三绝缘层(13)的通路孔(24)中的通路(41)，分别将所述第二金属板(12)与所述第二布线图形(46)和所述第一布线图形(45)电连接，以便相对于第一金属板(11)暴露到绝缘部分(25)。
2.根据权利要求1中的金属芯基板，其中所述第一金属板(11)为接地面，第二金属板(12)为电源面。
3.根据权利要求1的金属芯基板，其中所述第一和第二布线图形(45，46)为分别形成在第一和第二绝缘层(20，21)之中和之上的多层图形。
4.根据权利要求1的金属芯基板，其中所述第三绝缘层(13)为介质层。
5.一种金属芯基板，包括：
芯层(10)，包括第一和第二金属板(11，12)，借助插入两者之间的第三绝缘层(13)层叠在一起，所述第一和第二金属板在芯层厚度方向中相互重叠的位置处具有第一通孔(15)，所述第一和第二金属板在芯层厚度方向中不相互重叠的位置处还具有第三和第四通孔(16，17)；
第一和第二绝缘层(20，21)分别形成在所述第一和第二金属板上，由此第一、第三和第四通孔(15，16，17)嵌入其中；
所述第一、第二和第三绝缘层分别具有穿过其内并穿过所述第一通孔的第二通孔(22)，以便不暴露到所述第一和第二金属板(11，12)；
所述第一和第三绝缘层具有穿过其内并穿过第三通孔(16)的第一通路孔(24)，暴露到所述第二金属板(12)，但不暴露到所述第一金属板(11)；
所述第二绝缘层具有穿过其内的第二通路孔(26)，暴露到所述第二金属板(12)；
所述第二和第三绝缘层具有穿过其内并穿过第四通孔(17)的第三通路孔(28)，暴露到所述第一金属板(11)，但不暴露到所述第二金属板(12)；
所述第一绝缘层具有穿过其内的第四通路孔(30)，暴露到所述第一金属板(11)；
第一和第二布线图形(45，46)分别形成在所述第一和第二绝缘层上；
导电装置(40)形成在所述第二通孔(22)内，将所述第一布线图形与第二布线图形电连接；
第一通路(41)形成在所述第一通路孔(24)中，将所述第二金属板(12)与所述第一布线图形(45)电连接；
第二通路(42)形成在所述第二通路孔(26)中，将所述第二金属板(12)与所述第二布线图形(46)电连接；
第三通路(43)形成在所述第三通路孔(28)中，将所述第一金属板(11)与所述第二布线图形(46)电连接；以及
第四通路(44)形成在所述第四通路孔(30)中，将所述第一金属板(11)与所述第一布线图形(45)电连接。
6.根据权利要求5的金属芯基板，其中所述第二通孔(22)具有小于所述第一通孔(15)的直径，所述第一通路孔(24)具有小于所述第三通孔(16)的直径，以及所述第三通路孔(28)具有小于所述第四通孔(17)的直径。
7.根据权利要求5的金属芯基板，其中所述第一金属板(11)为接地面，第二金属板(12)为电源面。
8.根据权利要求5的金属芯基板，其中所述第一和第二布线图形(45，46)为分别形成在第一和第二绝缘层(20，21)之中和之上的多层图形。
9.根据权利要求5的金属芯基板，其中所述第三绝缘层(13)为介质层。
10.根据权利要求5的金属芯基板，其中：
所述第一金属层(11)的所述第一通孔(15a)和所述第一金属层(11)的所述第三通孔(16)同轴地形成为单个通孔，具有的直径(A)大于所述第二金属层(12)的所述第一通孔(15)的直径(B)；
以下面方式同轴地形成所述第二通孔(22)和所述第一通路孔(24)：所述第一通路孔(24)的直径(C)小于所述第三通孔(16)的直径(A)，并大于所述第一通孔(15)的直径(B)，所述第二通孔(22)的直径(D)小于所述第一通孔(15)的直径(B)；以及
所述第一通路(41)和导电装置(40)以绝缘部分介于其间的方式同轴。
11.一种金属芯基板的制造工艺，包括以下步骤：
制备芯层(10)，芯层包括第一和第二金属板(11，12)，借助插入两者之间的第三绝缘层(13)层叠在一起；
分别形成具有第一通孔(15)、第三和第四通孔(16，17)的所述第一和第二金属板(11，12)，所述第一通孔位于芯层厚度方向中相互重叠的位置处，第三和第四通孔分别位于芯层厚度方向中不相互重叠的位置处；
分别在所述第一和第二金属板(11，12)上叠置第一和第二绝缘层(20，21)，由此所述第一、第三和第四通孔(15，16，17)嵌入其中；
形成所述第一、第二和第三绝缘层，分别具有穿过其内并穿过所述第一通孔的第二通孔(22)，以便不暴露到所述第一和第二金属板(11，12)；所述第一和第三绝缘层具有穿过其内并穿过所述第三通孔(16)的第一通路孔(24)，暴露到所述第二金属板(12)，但不暴露到所述第一金属板(11)；所述第二绝缘层具有穿过其内的第二通路孔(26)，暴露到所述第二金属板(12)；所述第二和第三绝缘层具有穿过其内并穿过所述第四通孔(17)的第三通路孔(28)，暴露到所述第一金属板(11)，但不暴露到所述第二金属板(12)；以及所述第一绝缘层具有穿过其内的第四通路孔(30)，暴露到所述第一金属板(11)；
在所述第二通孔(22)内形成导电装置(40)，在所述第一通路孔(24)中形成第一通路(21)，在所述第二通路孔(26)中形成第二通路(42)，在所述第三通路孔(28)中形成第三通路(43)，以及在所述第四通路孔(30)中形成第四通路(44)；
分别在所述第一和第二绝缘层(45，46)上形成第一和第二布线图形(45，46)，以电连接到所述导电装置(40)、所述第一通路(41)、所述第二通路(42)、所述第三通路(43)、以及所述第四通路(44)。
12.根据权利要求11的工艺，其中所述第二通孔(22)具有小于所述第一通孔(15)的直径，所述第一通路孔(24)具有小于所述第三通孔(16)的直径，以及所述第三通路孔(28)具有小于所述第四通孔(17)的直径。
13.根据权利要求11的工艺，其中所述第三绝缘层(13)为介质层。
CN03123641A 2002-05-14 2003-05-14 金属芯基板及其制造工艺 Pending CN1458815A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002138634A JP2003332752A (ja) 2002-05-14 2002-05-14 メタルコア基板およびその製造方法
JP138634/2002 2002-05-14

Publications (1)

Publication Number Publication Date
CN1458815A true CN1458815A (zh) 2003-11-26

Family

ID=29416872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03123641A Pending CN1458815A (zh) 2002-05-14 2003-05-14 金属芯基板及其制造工艺

Country Status (5)

Country Link
US (1) US6767616B2 (zh)
JP (1) JP2003332752A (zh)
KR (1) KR20030088357A (zh)
CN (1) CN1458815A (zh)
TW (1) TW200401598A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345466C (zh) * 2004-04-26 2007-10-24 太阳诱电株式会社 元件内置型多层基板
CN100433321C (zh) * 2005-07-29 2008-11-12 三洋电机株式会社 电路基板及使用该电路基板的电路装置
US7480150B2 (en) 2004-06-25 2009-01-20 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same
CN102573338A (zh) * 2010-10-26 2012-07-11 日本特殊陶业株式会社 多层布线基板的制造方法
CN102026499B (zh) * 2009-09-14 2012-10-17 日月光半导体制造股份有限公司 基板结构的制造方法
US8322032B2 (en) 2009-09-04 2012-12-04 Advanced Semiconductor Engineering, Inc. Substrate structure and method for manufacturing the same
CN107492537A (zh) * 2016-06-09 2017-12-19 日月光半导体制造股份有限公司 中介层、半导体封装结构及半导体工艺
CN107564882A (zh) * 2016-06-30 2018-01-09 施韦策电子公司 电路板构件和用于制造电路板构件的方法
CN109392241A (zh) * 2017-08-10 2019-02-26 太阳诱电株式会社 集合印刷基板、印刷布线板的制造方法
CN109390290A (zh) * 2017-08-08 2019-02-26 太阳诱电株式会社 半导体组件

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
US7336502B1 (en) * 2003-06-03 2008-02-26 Force10 Networks, Inc. High-speed router with backplane using tuned-impedance thru-holes and vias
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
JP4855075B2 (ja) 2004-02-04 2012-01-18 イビデン株式会社 多層プリント配線板
TWI290014B (en) * 2004-09-30 2007-11-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US7087441B2 (en) * 2004-10-21 2006-08-08 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having a plurality of solder connection sites thereon
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
JP4857642B2 (ja) * 2005-07-29 2012-01-18 Ｔｄｋ株式会社 薄膜電子部品の製造方法
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US7911802B2 (en) * 2007-04-06 2011-03-22 Ibiden Co., Ltd. Interposer, a method for manufacturing the same and an electronic circuit package
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP4825784B2 (ja) * 2007-12-13 2011-11-30 新光電気工業株式会社 半導体装置用パッケージおよびその製造方法
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
US7928577B2 (en) 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
JP5206217B2 (ja) * 2008-08-19 2013-06-12 富士通株式会社 多層配線基板及びそれを用いた電子装置
JP5171664B2 (ja) * 2009-01-26 2013-03-27 日本特殊陶業株式会社 配線基板及び積層セラミックコンデンサ
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
KR101089959B1 (ko) 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2012057428A1 (ko) * 2010-10-25 2012-05-03 한국단자공업 주식회사 인쇄회로기판 및 이를 사용한 차량용 기판블록
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
KR101332079B1 (ko) * 2012-03-29 2013-11-22 삼성전기주식회사 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
US8877603B2 (en) * 2012-03-30 2014-11-04 International Business Machines Corporation Semiconductor-on-oxide structure and method of forming
US9668345B2 (en) * 2012-03-30 2017-05-30 Hitachi Chemical Company, Ltd. Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN103857211B (zh) * 2012-11-28 2017-03-01 富葵精密组件(深圳)有限公司 透明电路板及其制作方法
CN103857207B (zh) * 2012-11-30 2017-03-01 碁鼎科技秦皇岛有限公司 电路板及其制作方法
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP6512366B2 (ja) 2016-04-20 2019-05-15 富士通株式会社 回路基板、回路基板の製造方法及び電子装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53111472A (en) 1977-03-01 1978-09-29 Fujitsu Ltd Printed circuit board
JPS60101997A (ja) * 1983-11-08 1985-06-06 日本電気株式会社 多層印刷配線板の製造方法
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPS6441172U (zh) * 1987-09-08 1989-03-13
JPH06181389A (ja) * 1992-12-11 1994-06-28 Nec Corp 多層印刷配線板
US5745333A (en) 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5876842A (en) * 1995-06-07 1999-03-02 International Business Machines Corporation Modular circuit package having vertically aligned power and signal cores
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
US6180261B1 (en) * 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
JP2000244130A (ja) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP4201436B2 (ja) * 1999-07-14 2008-12-24 日東電工株式会社 多層配線基板の製造方法
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
SE523150C2 (sv) * 2000-01-14 2004-03-30 Ericsson Telefon Ab L M Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
JP2002026519A (ja) * 2000-07-05 2002-01-25 Furukawa Electric Co Ltd:The プリント回路基板及びその製造方法
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345466C (zh) * 2004-04-26 2007-10-24 太阳诱电株式会社 元件内置型多层基板
US7480150B2 (en) 2004-06-25 2009-01-20 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same
US7856710B2 (en) 2004-06-25 2010-12-28 Ibiden Co., Ltd. Method of manufacturing printed wiring board
CN101695216B (zh) * 2004-06-25 2012-01-04 揖斐电株式会社 印刷配线板及其制造方法
US8093508B2 (en) 2004-06-25 2012-01-10 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same
CN100433321C (zh) * 2005-07-29 2008-11-12 三洋电机株式会社 电路基板及使用该电路基板的电路装置
US8322032B2 (en) 2009-09-04 2012-12-04 Advanced Semiconductor Engineering, Inc. Substrate structure and method for manufacturing the same
US10631406B2 (en) 2009-09-04 2020-04-21 Advanced Semiconductor Engineering, Inc. Substrate structure and method for manufacturing the same
CN102026499B (zh) * 2009-09-14 2012-10-17 日月光半导体制造股份有限公司 基板结构的制造方法
CN102573338A (zh) * 2010-10-26 2012-07-11 日本特殊陶业株式会社 多层布线基板的制造方法
CN107492537A (zh) * 2016-06-09 2017-12-19 日月光半导体制造股份有限公司 中介层、半导体封装结构及半导体工艺
US10388598B2 (en) 2016-06-09 2019-08-20 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
CN107564882A (zh) * 2016-06-30 2018-01-09 施韦策电子公司 电路板构件和用于制造电路板构件的方法
CN107564882B (zh) * 2016-06-30 2023-03-24 施韦策电子公司 电路板构件和用于制造电路板构件的方法
CN109390290A (zh) * 2017-08-08 2019-02-26 太阳诱电株式会社 半导体组件
CN109392241A (zh) * 2017-08-10 2019-02-26 太阳诱电株式会社 集合印刷基板、印刷布线板的制造方法

Also Published As

Publication number Publication date
KR20030088357A (ko) 2003-11-19
US6767616B2 (en) 2004-07-27
TW200401598A (en) 2004-01-16
US20030215619A1 (en) 2003-11-20
JP2003332752A (ja) 2003-11-21

Similar Documents

Publication Publication Date Title
CN1458815A (zh) 金属芯基板及其制造工艺
CN102106198B (zh) 半导体装置及其制造方法
CN1224305C (zh) 半导体器件用多层电路基板的制造方法
CN100350607C (zh) 半导体器件及其制造方法
TWI667674B (zh) 嵌入在聚合物電介質中的薄膜電容器及其製造方法
KR100534966B1 (ko) 인쇄 배선판 및 그 제조방법 및 반도체 장치
CN1320620C (zh) 半导体器件及其制造方法
CN1484840A (zh) 多层阵列电容及其制作方法
CN1949467A (zh) 无芯基板及其制造方法
CN1744313A (zh) 具有堆叠的半导体元件的半导体装置
CN1535106A (zh) 多层印刷电路板的制造方法
CN1234262C (zh) 用于印刷电路板的包层板
CN101038885A (zh) 内埋元件的基板制造方法
CN101044801A (zh) 具有降低的电容耦合的电路板组件
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
CN1306856C (zh) 印制电路板的电镀方法
CN1198494C (zh) 用于制作增层电路板的薄核心板的制法
TW200919676A (en) Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
CN101039551A (zh) 具有嵌入式元件的基板及其制造方法
JP2006147607A (ja) 印刷配線板及びその製造方法並びに半導体装置
CN101959374B (zh) 一种多层印制电路板的制造方法
CN1201645C (zh) 高集成度积层基材制造方法
US20230395305A1 (en) Inductors Embedded in Package Substrate and Board and Method and System for Manufacturing the Same
CN1567551A (zh) 集成电路封装基板的实心导电过孔成形方法
JP4488664B2 (ja) 印刷回路板の表面を平らにする方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication