CN1462508A - 减少pll锁定时间的方法和设备 - Google Patents
减少pll锁定时间的方法和设备 Download PDFInfo
- Publication number
- CN1462508A CN1462508A CN01815697A CN01815697A CN1462508A CN 1462508 A CN1462508 A CN 1462508A CN 01815697 A CN01815697 A CN 01815697A CN 01815697 A CN01815697 A CN 01815697A CN 1462508 A CN1462508 A CN 1462508A
- Authority
- CN
- China
- Prior art keywords
- frequency
- vco
- output
- voltage
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
Abstract
在具有活动和待机模式的锁相环频率合成器中减少锁定时间。在活动模式中操作频率合成器保持稳定频率输出。在不需要频率合成器提供频率输出的时候,待机或睡眠模式用于减少功耗。当把合成器置于等待模式时,把压控振荡器(VCO)调谐电压的最近值保持在频率合成器的VCO调谐控制线上。在集成电路(IC)频率合成器中把电压保持在VCO调谐输出管脚上。最小化VCO调谐管脚上的电压误差,从而最小化频率合成器的锁定时间。
Description
发明背景
I.发明领域
本发明涉及锁相环(PLL)。本发明尤其涉及减少在紧接等待模式工作启动的PLL中得到相位锁定所需的时间的新颖和改进的方法和设备。
II.相关技术描述
精确频率源对于许多电子系统和设备的操作是至关重要的。在电子设备内频率源用作为定时源,并且也用于把电子设备调谐到期望通信信道。
可采用许多类型的精确频率源。根据特定应用的设计限制确定特定应用中实现的特定类型频率源。原子钟显示出频率精确度的出众水平,但是它们的尺寸、成本以及缺少调谐范围大大地制约其在电子系统内的应用。相似地,可使用石英晶体的压电效应设计精确频率源。基于石英晶体的频率源的小型和相对的精确性使它们对于基于大多数消费者的电子设备变得流行起来。然而,由石英晶体的基频的最小调谐范围以及局限性制约了基于石英晶体基频的频率源。
间接频率合成用于克服与基频石英晶体频源相关的缺少频率调谐和有限中心频率的问题。间接频率合成使用锁相环(PLL)产生频率源,它是参考频率多重倍频。间接频率合成的特定实现通常使用石英晶体振荡器作为参考频率。
采用间接频率合成实现的频率源通常称为频率合成器。图1中示出频率合成器的普通实现。石英晶体20耦合于振荡器30以产生参考频率。参考分频器32耦合于振荡器30的输出以定标参考频率。操作压控振荡器(VCO)60提供频率合成器10的期望输出。VCO 60的输出也耦合于产生VCO 60定标输出的输出频率分频器62。参考分频器32的输出耦合于鉴相器40的第一输入。输出频率分频器62的输出耦合到鉴相器40的第二输入。鉴相器40把来自输出频率分频器62的定标输出与来自参考分频器32的定标输出作比较。鉴相器40的输出是根据输入信号比较的控制信号。鉴相器40的输出耦合于限定鉴相器40输出的频率分量的回路滤波器50。回路滤波器50的输出耦合于VCO 60上的控制输入。VCO 60控制输入上的信号作用于调谐VCO 60的输出频率。这样频率合成器10就是锁相环,其中该环作用为保持定标参考频率和定标输出频率之间的相位锁定。频率合成器10的一般结构考虑了在单片集成电路(IC)内组合的多个功能块。通常频率合成器IC集成了振荡器30、参考分频器32、输出频率分频器62和鉴相器40。只需要用户提供由用于振荡器30、VCO 60以及回路滤波器50的晶体20所组成的附加元件来组成频率合成器10。
锁相环(PLL)的工作由多个参数表征。这些特性包括捕捉时间和捕捉带。捕捉带定义为PLL对于参考频率捕捉并锁定VCO的输出所处的频带。捕捉时间表示捕捉过程所需的时间。捕捉带和捕捉时间都受PLL中使用的鉴相器类型以及回路滤波器的阶数所影响。
PLL捕捉和锁定VCO输出信号所花费的时间在许多应用中是十分重要的。由特定应用确定PLL锁定时间的设计约束。使用PLL的频率合成器用于便携式通信设备以产生本地振荡器(LO)信号。LO信号用于把接收机和发射机调谐为指定信道。通常在接收机中,LO用于把所接收的RF信号下变频为基带信号。相反,在发射机中,LO用于把基带信号上变频为指定的RF信道。在诸如双向无线电、立体声接收机、电视机以及无线电话的设备中发现用于LO信号产生的频率合成器。然而,一个本领域的普通技术人员会理解频率合成器不限于LO信号的产生。频率合成器能够满足大多数频率源应用的需要。
当频率合成器用于便携式电子设备中时,频率合成器的功耗就是重要的设计因素。便携式电子设备的电池寿命是随着功耗的增加而按比例减少的。因此,在用于便携式电子设备的电子电路中功耗的最小化是非常需要的。
为了保存电池能量以及延长电池寿命,在某些条件下关闭部分无线电话。在工作于码分多址(CDMA)通信系统中的无线电话中,比如在电信工业协会(TIA)/电子工业协会(EIA)95-B MOBILE STATION-BASE STATION COMPATIBILITY STANDARDFOR DUAL-MODE SPREAD SPECTRUM SYSTEMS中描述的一种无线电话中,在不同条件下电话可以关闭指定电路。由TIA/EIA 95-B所述的系统允许电话在某些条件下在电话呼叫期间以减少的数据率工作。当电话工作于减少的数据率模式时,电话的发射机发送突发的数据分组。为了保存能量,在电话不需要发送任何数据的时段期间关闭部分电话的发送链。
通过在电话处于空闲状态期间(其中没有进行呼叫)关闭部分电话来完成附加的能量保存。工作于TIA/EIA 95B系统中的CDMA电话在空闲状态中执行多项任务。这些任务包括进行登记过程和空闲切换过程。附加任务包括接收开销消息、配置消息、寻呼消息、移动台定向顺序、数据突发消息以及接入信道消息的确认。电话在空闲状态中是不持续活动的。为了利用在空闲状态中的有限电话活动,可以在空闲状态内的时段期间关闭部分电话以进一步减少功耗并增加电池寿命。挡不需要电话活动时,在空闲状态期间把电话置于待机或睡眠模式。在睡眠模式只有电话的关键部分保持开启。关闭电话所有剩余非关键部分以最小化电话功耗。用于产生LO信号地的频率合成器就是在睡眠模式期间关闭的非关键电路之一。
然而,需要周期性的唤醒电话并为所需空闲状态任务提供服务。当电话唤醒时,需要在它能发送或接收通信之前与系统同步它的定时。为了最大化通过把电话置于睡眠模式得到的能量保存,必须最小化电话与系统重新同步所用的时间。对于所分配的频率频率合成器调谐和锁定所述的时间表示部分电话同步时间。因此,最小化频率合成器调谐及锁定到期望频率所使用的时间是有利的。
减少PLL的锁定时间的标准方法包括增加VCO增益、增加回路滤波器带宽以及减小回路滤波器的阻尼因子。然而,对于对减少用于在无线电话中从睡眠状态转换到空闲模式的频率合成器的PLL锁定时间感兴趣的设计者,这些锁定时间减少的方法是不可用的。这是因为在锁定状态中频率合成器的性能确定大多数PLL参数。由施加于频率合成器锁定输出上的设计约束限制VCO增益、回路滤波器带宽以及回路滤波器阻尼因子的值。所需要的是一种当锁定回路时改善频率合成器PLL锁定时间但并不降低频率合成器输出性能的方式。
发明概述
本发明是一种减少在从睡眠或待机模式唤醒之后频率合成器锁定所需时间的新颖和改进的方法。把频率合成器置于睡眠或待机模式时,保持VCO调谐线上的电压。在睡眠模式期间关闭保持相位锁定所需的频率合成器的部分以保存能量。锁关闭的电路包括参考分频器、鉴相器以及输出频率分频器。把VCO调谐线上电压保持在正好把频率合成器置于睡眠模式之前VCO调谐线上的电压。
在频率合成器集成电路(IC)中,当把IC置于睡眠模式时保持在VCO调谐管脚处的电压。就在把IC置于睡眠模式之前,IC对VCO控制线的电压值进行采样。把采样值保持在频率合成IC的VCO调谐管脚处。
附图简述
从以下结合附图详细描述中,本发明的特征、性质和优点将会变得更明显,全部附图中类似的标号标注相应的部分,其中:
图1是频率合成器的框图;
图2是无线电话中频率合成器的框图;
图3是把VCO控制电压保持在低功耗模式中的频率合成器的框图;以及
图4是用于保持VCO控制电压的电路框图。
较佳实施例详述
如上所指出的,无线电话环境存在着一种通常使用频率合成器的应用。图2给出了显示频率合成器应用的无线电话一种可能配置的框图。
把无线电话200配置为在分别定义的RF信道上工作。把一个RF频率带指定为发送带,而把显著不同的RF频率带指定为接收带。两个频带通常相隔较近但不覆盖。接收信号通过天线210耦合于无线电话200。所接收信号从天线耦合于双工器220。双工器220用于把接收信号从天线210耦合到接收机230,而同时衰减发送带中的能量。从双工器220输出的接收信号耦合于接收机230。接收机230对所接收的信号进行滤波、放大、下变频以及处理。接收机230结合用户接口,使它能向用户给出所接收的信息。用户接口包括提供用户音频输出的耳机扬声器以及提供用户文本或图形输出的显示器。
无线电话200的发送路径包括基带250电路,它提供电话200和用户之间的接口。用户接口可以包括键盘、触摸感应显示屏以及话筒。基带电路250收集和处理用户输入。处理的类型包括调节输入以及以电话系统所指定的格式对输入进行调制。输入信号调节可以包括滤波以及数字化。
随后把所处理的基带信号上变频为中频(IF)。使用混频器252结合第一本地振荡器(LO)254进行基带信号的上变频。第一LO 254通常是固定LO,这样在预定窄带内IF就是恒量。固定第一LO 254最小化IF处理部件260所需的复杂性。IF处理电路260对上变频的基带信号进行滤波和放大。IF部件260可以包括自动增以控制(AGC)部件以确保不压缩后续的放大器。IF部件260的输出耦合于第二混频器262,它使用频率合成器264的输出把IF信号上变频为RF信号。频率合成器264能够在频带上以离散步长调谐以提供IF信号到指定RF信道的上变频。
第二混频器262的上变频输出耦合于RF部件266,其中对RF信号进行滤波和放大。RF部件266滤除多余的混频器产物以及滤除降低RF信号质量的寄生频率分量。RF部件266的输出耦合于为发送信号提供最终增益级的放大器270。放大器270的输出耦合于隔离器280。隔离器280用于防止信号反射和在发送频带中耦合的能量到达电话200的发送电路。隔离器280的输出耦合于把发送RF信号耦合到天线210的双工器220。
通过使用双工器220把信号耦合到天线210并耦合来自天线210的信号来完成对于发送和接收信号一般天线的使用。在接收路径中,双工器220把在天线210接收的信号耦合到接收机230,它拒绝发送频带中的信号。在通向接收机的双工器220的路径中拒绝发送频带中的信号以消除发送功率使接收机230饱和的可能性。
在把无线电话200置于睡眠模式时,无线电话200关闭多个电路以保存电池能量。关闭部分接收机230以及发射机的重要部分。当无线电话200在睡眠模式时关闭放大器270、RF部件266、IF部件260以及频率合成器264。
然而,完全关闭所有电路不是有利的,因为无线电话200需要周期性的唤醒并提供通信系统中所需的内部开销任务。最小数量的电路保持开启以最小化无线电话200所需的唤醒时间。最大化睡眠时间最大化所保存的能量。最小化电话的唤醒时间最大化了电话的睡眠时间。
一种最小化电话唤醒时间的方法就是最小化频率合成器相关的锁定时间。图3示出了完成该方法的示例实施例。图3描述了具有活动和睡眠模式的频率合成器300的框图。当把频率合成器300置于睡眠模式时,保持VCO控制线352上的电压值。当频率合成器300工作于活动模式时,示例实施例的频率合成器作为传统的频率合成器。
参考振荡器330产生稳定参考信号。参考振荡器330的输出耦合于参考分频器332的输入。参考分频器332对参考振荡器330的频率进行定标。参考分频器330的输出耦合于鉴相器340上的第一输入。参考分频器332由睡眠信号302控制,该信号命令参考分频器332在电话处于睡眠模式时关闭。当在睡眠模式中关闭参考分频器332时,就可能丢失分频比的值。如果是这样,就需要在命令唤醒参考分频器332时对分频比进行重新编程。另外,参考分频器的分频比可能是硬连线的或是存储在非易失性存储器中的,这样功率的损失不会导致它的丢失。参考分频器332的分频比也可以存储在当命令参考分频器332进入睡眠模式时不关闭的一部分存储器中。关于那种配置是最佳的要依照特定的频率合成器300的应用。
参考分频器332通常用于大多数频率合成器300以允许使用较高频率的参考振荡器330同时在到鉴相器340的输入保持较低频率。较高频率的参考振荡器330有可能是较合理尺寸的晶体振荡器。然而,在鉴相器340的输入处较低频率是不希望的,因为鉴相器340的频率确定频率合成器300的调谐步长大小。把参考分频器332包括在频率合成器300中不是强制性的,并且本领域的普通技术人员会理解不要参考分频器332频率合成器也可以实现。
VCO 360产生频率合成器300的输出信号364。VCO 360的输出频率由应用于VCO 360控制输入的信号确定。VCO 360的输出还耦合于输出频率分频器362。输出频率分频器362把VCO 360的频率定标为鉴相器340的频率。当需要频率合成器300在多个信道上调谐时输出频率分频器362是有利的。通过改变参考分频器332或参考振荡器330还可以调谐频率合成器300,然而最普通的方法就是使用输出频率分频器362。
输出频率分频器362由睡眠信号302控制,该信号命令输出频率分频器362在电话处于睡眠模式时关闭。类似于参考分频比,在命令输出频率分频器362进入睡眠模式时输出分频比的值可能会丢失。然而,类似参考分频比值,可以把输出频率分频比值保存在非易失性存储器中或保存在当命令输出频率分频器进入睡眠模式时不关闭的存储器位置中。
输出频率分频器362的定标频率输出366耦合于鉴相器340上的第二输出。鉴相器340比较两个输入信号并根据两个输入信号的相位误差输出信号。鉴相器340由由睡眠信号302控制,该信号命令鉴相器340在电话处于睡眠模式时关闭。
鉴相器340的输出耦合于电压保持电路342的输入,该电路设计为当频率合成器置于睡眠模式时保持VCO 360的控制电压信号。电压保持电路342的实际实现根据用于回路中鉴相器340的类型。电压保持电路342可以是采样和保持电路,其中当睡眠信号302表示把频率合成器300置于睡眠状态时对鉴相器的输出电压进行连续采样和保持。命令电压保持电路342的睡眠信号302不会使它在睡眠模式中关闭。而是睡眠信号302命令电压保持电路342从在睡眠信号302表示活动模式时对控制线上电压的采样变为在睡眠信号302表示睡眠模式时保持控制线上的电压。
电压保持电路342的输出耦合于回路滤波器350的输入。回路滤波器用作限制VCO 360控制信号的带宽。回路滤波器通常实现为无源滤波器,并且因此不需要外部电源。然而回路滤波器350可实现为有源滤波器。回路滤波器350的输出耦合于VCO 360的控制输入。如上所指出的,VCO 360的输出频率由应用于控制输入的信号确定。
当频率合成器300工作于活动模式时,合成器中的所有元件是活动的,并且电压保持电路342使得来自鉴相器340的输出不变地进入回路滤波器350。当频率合成器300处于活动模式中时,操作回路对于参考频率锁定VCO 360的输出。当命令频率合成器到达睡眠模式时,关闭那些把睡眠信号302用作功率控制信号的元件。电压保持电路342使用睡眠信号302把VCO 360的控制线电压保持在正好睡眠信号应用之前的电压。
当命令频率合成器300从睡眠模式回到活动模式时,VCO 360最初工作于与锁定回路时所期望的频率十分接近的频率。因此,回路中的初始频率误差小于睡眠模式期间未被控制的VCO控制电压的情况。由于较小的初始频率误差,该回路能够减少对于参考频率330锁定VCO 360所花费的时间。锁定时间的减少识的减少了电话服务任何空闲状态开销任务所需的时间。这使得电话最大化睡眠时间由此最大化电池寿命。
图4示出了电压保持电路342的示例配置。电压保持电路342结合输入402用于把信号耦合到电路。来自鉴相器340输出的信号耦合于电压保持电路342的输402。输入402是到配置为单位增益缓冲器的第一放大器404的非倒向输入。第一放大器404的输出耦合于开关410的输入。在图410中开关410示为FET,但在本应用中可以使用具有合适开关特性的任何类型开关。开关410的输出耦合于配置为单位增益缓冲器的第二放大器420的非倒向输入。此外,电容器414耦合于第二放大器420的非倒向输入。电容器414的第一端耦合于第二放大器420的非倒向输入,同时电容器414的第二端耦合于地。第二放大器420的输出用作电压保持电路342的输出422。在图4中标为保持控制412的控制线用于控制开关410的位置。当图4的电路用作为图3的电压保持电路342时,保持控制412线由睡眠信号302控制。
电压保持电路可用于透明模式也可用于保持模式。当保持控制412线命令开关410到闭合电路位置时,电压保持电路342工作于透明模式中,也称为采样模式。第一放大器404的输出同时就是到电压保持电路342的输入。当开关处于闭合位置时,第一放大器404的输出耦合于第二放大器420的非倒向输入。耦合于到第二放大器420的同一非倒向输入的电容器414跟踪第一放大器404的电压输出。第二放大器420的输出(它用作电压保持电路342的输出422)跟踪电容器414上的电压。
当保持控制412线命令开关410到达断路位置时,电压保持电路342工作于保持模式。当开关410处于断路位置时,第一放大器404的输出不再耦合于第二放大器420的输入。而是电容器414用作耦合于第二放大器420输入的唯一元件。然而电容器414存储了在开关410处于闭合位置加到它两端的电压。这样,当开关410处于断路位置时,第二放大器420输出存储在电容器414中的电压。存储在电容器414中的电压表示在断路开关410之前来自第一放大器404的最后电压输出。由于第一放大器404不再驱动电容器414两端的电压电平,所以在保持模式中第二放大器420的输出是恒量。
第二放大器420的输出(它是电压保持电路342的输出)耦合于回路滤波器350。回路滤波器350用于把VCO控制电压耦合到VCO 360。因此,可以看到图4的电路可以用于允许VCO控制电压上的持续控制或可用于把VCO控制电压保持在给定电平。
之前提供该描述使本领域的技术人员能实施或采用本发明。对于本领域技术人员对这些实施例的各种修改是很明显的,并且这里所定义的一般原理可应用于其他实施例而不使用创造性才能。这样,不希望本发明限于这里所示的实施例,但要根据符合这里所揭示原理和新颖性特点的最宽范围。
Claims (13)
1.一种减少锁相环(PLL)锁定时间的方法,包括:
对活动PLL的压控振荡器(VCO)控制电压进行采样;以及
响应于指令信号,把VCO控制电压保持在采样的VCO控制电压。
2.按权利要求1所述的方法,其特征在于指令信号是睡眠信号。
3.按权利要求1所述的方法,其特征在于进一步包括把PLL置于低功耗模式中。
4.按权利要求3所述的方法,其特征在于响应于指令信号进行把PLL置于低功耗模式中的任务。
5.一种具有减少的锁定时间的锁相环(PLL),包括:
输出压控振荡器(VCO)控制信号的鉴相器;
耦合于鉴相器输出的电压保持电路;以及
具有耦合于电压保持电路的控制输入的VCO;
其中当PLL处于活动状态时,电压保持电路对VCO控制信号进行采样,并且当PLL处于低功耗状态时,电压保持电路保持采样的VCO控制信号。
6.按权利要求5所述的PLL,其特征在于进一步包括:
回路滤波器;
其中VCO通过回路滤波器耦合于电压保持电路。
7.按权利要求5所述的PLL,其特征在于响应于指令信号PLL从活动状态转换到低功耗状态。
8.按权利要求7所述的PLL,其特征在于指令信号是睡眠信号。
9.按权利要求5所述的PLL,其特征在于电压保持电路是采样和保持电路。
10.一种频率合成器集成电路(IC)包括:
控制信号输出;以及
电压保持电路;
其中当频率合成器IC处于活动状态时,电压保持电路对控制信号输出进行采样,并且当频率合成器IC处于低功耗状态时,电压保持电路保持控制信号输出。
11.按权利要求10所述的频率合成器IC,其特征在于控制信号输出是压控振荡器(VCO)控制信号输出。
12.按权利要求11所述的频率合成器IC,其特征在于响应于指令信号频率合成器从活动模式转换到低功耗模式。
13.按权利要求12所述的频率合成器IC,其特征在于指令信号是睡眠信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/567,802 US6731146B1 (en) | 2000-05-09 | 2000-05-09 | Method and apparatus for reducing PLL lock time |
US09/567,802 | 2000-05-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1462508A true CN1462508A (zh) | 2003-12-17 |
Family
ID=24268707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN01815697A Pending CN1462508A (zh) | 2000-05-09 | 2001-05-08 | 减少pll锁定时间的方法和设备 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6731146B1 (zh) |
EP (1) | EP1290797A2 (zh) |
JP (1) | JP2004516692A (zh) |
KR (1) | KR20030028467A (zh) |
CN (1) | CN1462508A (zh) |
AU (1) | AU2001259679A1 (zh) |
CA (1) | CA2408597A1 (zh) |
MX (1) | MXPA02011007A (zh) |
WO (1) | WO2001086815A2 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102104411A (zh) * | 2010-12-29 | 2011-06-22 | 浙江大学 | 一种用于皮卫星的接收机电路 |
CN102111148A (zh) * | 2009-12-29 | 2011-06-29 | 海力士半导体有限公司 | 延迟锁定环及其驱动方法 |
CN102158226A (zh) * | 2010-12-31 | 2011-08-17 | 钰创科技股份有限公司 | 电压保持电路 |
CN101465648B (zh) * | 2007-12-21 | 2012-06-06 | 瑞萨电子株式会社 | 半导体集成电路 |
CN104168018A (zh) * | 2013-05-15 | 2014-11-26 | 飞思卡尔半导体公司 | 用于生成时钟信号的系统 |
CN109842413A (zh) * | 2017-11-27 | 2019-06-04 | 安纳帕斯股份有限公司 | 锁相环和延迟锁定环 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7558557B1 (en) * | 1991-11-12 | 2009-07-07 | Broadcom Corporation | Low-power messaging in a network supporting roaming terminals |
US6374311B1 (en) * | 1991-10-01 | 2002-04-16 | Intermec Ip Corp. | Communication network having a plurality of bridging nodes which transmit a beacon to terminal nodes in power saving state that it has messages awaiting delivery |
US7415548B2 (en) * | 1991-05-13 | 2008-08-19 | Broadcom Corporation | Communication network having a plurality of bridging nodes which transmits a polling message with backward learning technique to determine communication pathway |
EP1246404B1 (en) * | 1991-10-01 | 2006-03-22 | Broadcom Corporation | A radio frequency local area network |
US7917145B2 (en) * | 1992-11-02 | 2011-03-29 | Broadcom Corporation | Radio frequency local area network |
US8509260B2 (en) | 1993-08-31 | 2013-08-13 | Broadcom Corporation | Modular, portable data processing terminal for use in a communication network |
US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
US6061551A (en) * | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
US6542722B1 (en) * | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
JP3884914B2 (ja) * | 2001-01-30 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体装置 |
US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
US7460584B2 (en) * | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
JP2004171104A (ja) * | 2002-11-18 | 2004-06-17 | Fujitsu Ltd | コンピュータのユーザ認証システム、その方法およびそのためのプログラム |
US7038508B2 (en) * | 2004-04-30 | 2006-05-02 | Intel Corporation | Methods and apparatuses for detecting clock loss in a phase-locked loop |
DE102004063935A1 (de) * | 2004-07-01 | 2006-03-30 | Krohne Meßtechnik GmbH & Co KG | Frequenzsynthesizer und Verfahren zum Betrieb eines Frequenzsynthesizers |
JP2007027981A (ja) * | 2005-07-13 | 2007-02-01 | Futaba Corp | 発振装置およびその制御方法 |
JP2008042810A (ja) * | 2006-08-10 | 2008-02-21 | Fujitsu Ltd | Pll回路 |
KR101316788B1 (ko) | 2007-01-08 | 2013-10-11 | 삼성전자주식회사 | 반도체 집적 회로 장치 |
KR100956639B1 (ko) | 2007-08-31 | 2010-05-11 | 전자부품연구원 | 컴퓨팅 디바이스의 전력 감소 장치 및 그 방법 |
US7595699B1 (en) * | 2008-03-04 | 2009-09-29 | Freescale Semiconductor, Inc. | Look loop circuit and method having improved lock time |
US7667545B2 (en) * | 2008-03-04 | 2010-02-23 | Freescale Semiconductor, Inc. | Automatic calibration lock loop circuit and method having improved lock time |
AT513104B1 (de) * | 2012-07-10 | 2015-11-15 | Felix Dipl Ing Dr Himmelstoss | Vorrichtung zur Konstanthaltung der Frequenz eines spannungsgesteuerten Oszillators |
US9060735B2 (en) | 2012-12-14 | 2015-06-23 | Sharp Laboratories Of America, Inc. | Classification of segments of acoustic physiological signal captured during sleep using phase-locked loop array |
US9258001B1 (en) | 2013-09-03 | 2016-02-09 | Cirrus Logic, Inc. | Dual-input oscillator for redundant phase-locked loop (PLL) operation |
US20180340803A1 (en) * | 2017-05-25 | 2018-11-29 | Renesas Electronics Corporation | Detection system, sensor and microcomputer |
US11074210B2 (en) * | 2018-12-08 | 2021-07-27 | Apple Inc. | Bus protocol for multiple chipsets |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56136037A (en) | 1980-03-26 | 1981-10-23 | Nec Corp | Phase synchronizing oscillator |
US4521918A (en) | 1980-11-10 | 1985-06-04 | General Electric Company | Battery saving frequency synthesizer arrangement |
JPH0787366B2 (ja) * | 1986-03-14 | 1995-09-20 | 株式会社日立製作所 | 位相同期発振器 |
CA1282464C (en) | 1985-10-23 | 1991-04-02 | Masanori Ienaka | Phase-locked oscillator |
JPS6297429A (ja) * | 1985-10-23 | 1987-05-06 | Hitachi Ltd | 位相同期発振器 |
CH677298A5 (en) | 1989-04-17 | 1991-04-30 | Koechler Erika Fa | Frequency synthesiser circuit for portable radio receiver - has switch interrupting voltage to frequency divider and phase detector for reduced battery requirement |
JP2995923B2 (ja) * | 1991-04-11 | 1999-12-27 | ソニー株式会社 | 同期クロック発生回路 |
US5528307A (en) * | 1991-07-18 | 1996-06-18 | Canon Kabushiki Kaisha | Clock generator |
JPH08125527A (ja) * | 1994-10-21 | 1996-05-17 | Mitsubishi Electric Corp | 位相同期ループ回路 |
US6223061B1 (en) * | 1997-07-25 | 2001-04-24 | Cleveland Medical Devices Inc. | Apparatus for low power radio communications |
US6150891A (en) * | 1998-05-29 | 2000-11-21 | Silicon Laboratories, Inc. | PLL synthesizer having phase shifted control signals |
US6114888A (en) * | 1998-09-25 | 2000-09-05 | Conexant Systems, Inc. | Digital phase lock loop divider cycling method, apparatus, and communication system incorporating the same |
-
2000
- 2000-05-09 US US09/567,802 patent/US6731146B1/en not_active Expired - Fee Related
-
2001
- 2001-05-08 EP EP01933238A patent/EP1290797A2/en not_active Withdrawn
- 2001-05-08 KR KR1020027015008A patent/KR20030028467A/ko not_active Application Discontinuation
- 2001-05-08 CN CN01815697A patent/CN1462508A/zh active Pending
- 2001-05-08 AU AU2001259679A patent/AU2001259679A1/en not_active Abandoned
- 2001-05-08 JP JP2001582916A patent/JP2004516692A/ja active Pending
- 2001-05-08 CA CA002408597A patent/CA2408597A1/en not_active Abandoned
- 2001-05-08 WO PCT/US2001/014992 patent/WO2001086815A2/en not_active Application Discontinuation
- 2001-05-08 MX MXPA02011007A patent/MXPA02011007A/es active IP Right Grant
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101465648B (zh) * | 2007-12-21 | 2012-06-06 | 瑞萨电子株式会社 | 半导体集成电路 |
US8334726B2 (en) | 2007-12-21 | 2012-12-18 | Renesas Electronics Corporation | Semiconductor integrated circuit |
CN102111148A (zh) * | 2009-12-29 | 2011-06-29 | 海力士半导体有限公司 | 延迟锁定环及其驱动方法 |
CN102111148B (zh) * | 2009-12-29 | 2015-05-27 | 海力士半导体有限公司 | 延迟锁定环及其驱动方法 |
CN102104411A (zh) * | 2010-12-29 | 2011-06-22 | 浙江大学 | 一种用于皮卫星的接收机电路 |
CN102104411B (zh) * | 2010-12-29 | 2013-06-05 | 浙江大学 | 一种用于皮卫星的接收机电路 |
CN102158226A (zh) * | 2010-12-31 | 2011-08-17 | 钰创科技股份有限公司 | 电压保持电路 |
CN104168018A (zh) * | 2013-05-15 | 2014-11-26 | 飞思卡尔半导体公司 | 用于生成时钟信号的系统 |
CN104168018B (zh) * | 2013-05-15 | 2018-07-06 | 恩智浦美国有限公司 | 用于生成时钟信号的系统 |
CN109842413A (zh) * | 2017-11-27 | 2019-06-04 | 安纳帕斯股份有限公司 | 锁相环和延迟锁定环 |
CN109842413B (zh) * | 2017-11-27 | 2023-08-22 | 安纳帕斯股份有限公司 | 锁相环和延迟锁定环 |
Also Published As
Publication number | Publication date |
---|---|
WO2001086815A2 (en) | 2001-11-15 |
MXPA02011007A (es) | 2003-04-25 |
JP2004516692A (ja) | 2004-06-03 |
AU2001259679A1 (en) | 2001-11-20 |
EP1290797A2 (en) | 2003-03-12 |
KR20030028467A (ko) | 2003-04-08 |
US6731146B1 (en) | 2004-05-04 |
WO2001086815A3 (en) | 2002-04-04 |
CA2408597A1 (en) | 2001-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1462508A (zh) | 减少pll锁定时间的方法和设备 | |
US7031662B2 (en) | Wireless communication circuit, wireless communication terminal and method, recording medium, and program | |
US6593826B2 (en) | Wireless phone system with voltage controlled oscillator | |
CN102273066B (zh) | 具有两点调制和自适应延迟匹配的数字锁相回路 | |
EP0051774A1 (en) | Battery saving frequency synthesizer arrangement | |
CN1242888A (zh) | 用于通信设备减少备用电流的方法和装置 | |
US6163710A (en) | Method and apparatus for compliance to multiple frequency plans | |
KR0129462B1 (ko) | 결합된 위상 동기루프와 자동주파수 제어루프를 구비한 무선전화기 및 그의 동작방법 | |
US6185411B1 (en) | Apparatus and method for enabling elements of a phase locked loop | |
JP2002520976A (ja) | 電力節約モードを備える発振器 | |
US9560609B2 (en) | Method for suppression of spurs from a free running oscillator in frequency division duplex (FDD) and time division duplex (TDD) wireless systems | |
US7486153B2 (en) | Circuit and method for controlling an oscillation loop | |
KR20020030103A (ko) | 양호한 잡음 내성을 구비한 광대역 전압 제어 발진기 | |
KR100353460B1 (ko) | 무선단말기의 전력 제어 방법 | |
US10644711B1 (en) | Self-biased digitally controlled oscillator architecture | |
US6192220B1 (en) | Phase lock loop system with ultrafast lock times for half duplex time division multiple access wireless data applications | |
US9867135B1 (en) | Frequency-generating circuit and communications apparatus | |
JP3246531B2 (ja) | 受信回路 | |
EP1061661A2 (en) | Dual band cellular transceiver architecture | |
JPH06276094A (ja) | 発振周波数調整方式 | |
JPH06252798A (ja) | 携帯無線電話 | |
CN108243488A (zh) | 频率产生电路、控制方法及降低功耗的方法 | |
US20040263260A1 (en) | Device and method of wide-range tuning of oscillators | |
Schwartz | Mobile Communications: An IC Designers Perspective | |
JPH04354431A (ja) | 携帯電話装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1060451 Country of ref document: HK |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1060451 Country of ref document: HK |