CN1494659A - 待测器件和测试头之间的通用测试接口 - Google Patents

待测器件和测试头之间的通用测试接口 Download PDF

Info

Publication number
CN1494659A
CN1494659A CNA02800678XA CN02800678A CN1494659A CN 1494659 A CN1494659 A CN 1494659A CN A02800678X A CNA02800678X A CN A02800678XA CN 02800678 A CN02800678 A CN 02800678A CN 1494659 A CN1494659 A CN 1494659A
Authority
CN
China
Prior art keywords
connector
plate
dut
test
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02800678XA
Other languages
English (en)
Other versions
CN1314976C (zh
Inventor
詹姆士・沃伦・弗雷姆
詹姆士·沃伦·弗雷姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1494659A publication Critical patent/CN1494659A/zh
Application granted granted Critical
Publication of CN1314976C publication Critical patent/CN1314976C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Abstract

为了在容纳待测器件(DUT)的DUT板和连接到测试头的电缆之间形成模块化接口，提供一个具有连接器阵列的板垫块。每个电缆连接到一个相应的连接器，并且DUT板包含一个对应的连接点阵列，连接点的数量等于或小于板垫块上的阵列中的连接器的数量。以此方式，可以使用一个公共板垫块来把电缆连接到容纳不同类型DUT的DUT板，因为板垫块上的连接点的位置是已知的并且保持恒定。该接口允许测试头和DUT上器件之间的用于超过50MHz频率的高速和高保真度连接。

Description

待测器件和测试头之间的通用测试接口
技术领域
本发明涉及用于测试集成电路元件的自动测试设备，具体涉及自动测试设备中使用的接口硬件，用于把待测器件连接到测试头以便执行测试。
背景技术
自动测试设备(即测试器)通常用于测试半导体器件和集成电路元件(例如存储器或逻辑电路)的制造缺陷。图1显示了一个测试器的一般表示。如图所示，测试器1具有测试器体10，测试器体10与测试头20通信。测试头20通过接口30与待测器件(DUT)60通信。DUT60是待测试的各种集成电路元件。以此方式，可以迅速和同时地测试多个DUT60。此外，在测试了一组DUT60后，使用一个装卸装置5引入另一组DUT60以进行测试。
如图2和3所示，在DUT板80上排列多个DUT60。DUT板80(也称作插槽板、器件接口板和装载板)位于相应的板垫块40上，板垫块40放置在一个间隔框架50上。板垫块40是空心的以允许电缆70连接到DUT板80。每个DUT60通过DUT板80中的带焊接内衬的通孔83连接到相应电缆70，其实际连接是在焊点82。由此，每个电缆70分别焊接到DUT板80。
对于一个常规测试器1，当要测试一种新类型的DUT60时，通过装卸装置5把该新DUT60移动到测试器1并连接到一个测试插槽(未示出)，完成测试头20和新DUT60之间的电连接。然后执行测试。在测试完成后，通过装卸装置5把DUT60从测试插槽移开，并使用装卸装置5把一个相同类型的新DUT60安装到测试插槽中。
如果要测试一个新类型的DUT60，必须替换旧DUT板80并且把一个新DUT板80插入其位置。该新DUT板80将具有反映该新类型DUT60的不同连接需要。由此，或者是必须使用一个新的接口组件，或者是必须在不同的焊点82重新焊接电缆70。在任何一种情况下，电缆70都要与用于待测试的每个新类型DUT60的不同DUT板80进行定制装配。此外，在重新焊接电缆70时，DUT60类型的每次改变都需要把接口组件(包括板垫块40)部分地或全部地拆卸，把电缆70焊接到新DUT板80的相应焊点82，并且把接口重新组装。另一方面，在替换整个接口组件时，必须为待测试的每种类型DUT60储备大量接口组件。
这种焊接方式是有问题的，因为把电缆70连接到DUT板80的焊点82要耗费时间。当DUT60的密度和/或数量增加时，这个问题更加严重。例如，现代测试器可以容纳多达128个DUT60/每个测试头20，每星期(甚至每天)DUT60的类型改变很多次。由此，对于待测试的DUT60类型的每次改变，为执行接口的拆卸和组装以及用于把电缆70连接到不同类型DUT板80的定制焊接都需要大量时间和费用，而且显著地增加了测试DUT60所需的时间量。
如图4A所示，一种解决该焊接限制的方案是利用放置在相应pogo板110上的弹簧加载的pogo100，例如由Everett Charles制造的pogo插头。Pogo100包括一个内部弹簧，该内部弹簧允许插头100的上半部偏压DUT板80上的焊盘90，由此形成一个到相应DUT60的通信通路。使用该系统，当要测试一个新类型的DUT60时，不必把电缆70焊接到DUT板80。而是使电缆70保持焊接到pogo板110，并且把新DUT板80放置在pogo板110上，使得插头100偏压相应的焊盘90以形成通信通路。由此，不必改变整个接口。
但是，随着所测试的DUT60的数量和密度增加，这种方案也有问题。随着所测试的DUT60的密度增加，必须使用越来越小的pogo100以便装配到DUT板80下的空间中。随着pogo100变小，它们变得更加易损并且难以操作。此外，随着pogo100变小，它们的冲程(即插头100的尖端为了偏压焊盘90而可以垂直行进的距离)降低，这意味着DUT板80和pogo板110必须制造得非常平以确保在所有焊盘90的连接。这增加了pogo板110和DUT板80的制造成本。而且，pogo100本身的使用非常昂贵。由此，在DUT60的密度和/或数量增加时，pogo100并不是焊接的一个理想替代。
当DUT60是一个逻辑元件65时，如图4B和4C所示，已经知道使用插塞160执行低并行性测试。对于逻辑元件，电缆70被焊接到插塞160内的子插件板中。插塞160(例如FCI制造的Micopax插塞)由插塞支架180支持，并连接到相应插座170。插座170连接到逻辑板150。以此方式，并不是直接把电缆70焊接到逻辑板150，而是使插塞160由位于逻辑板150上的插座170接纳。不是所有插塞160都用于所测试的每种类型的逻辑元件65。
但是，已知这种结构用于逻辑元件65的低并行性测试，并且需要使用8个或更多个插塞160/每个逻辑板150。这种结构不适于DUT的高密度、高并行性测试，尤其是在DUT是较小的器件(例如存储器件)时。为了测试这些器件，DUT板较小，这防碍了使用大量插塞160。此外，移动存储器件的装卸装置5(例如Advantest M65XX和M67XX系列的装卸装置)所使用的间隔框架的间距不允许使用大量插塞160以便测试这些器件。因此，对于存储器件的高并行性测试(即32个或更多器件的同时测试)，常规插塞布置是不可能的。
发明内容
本发明的一个目的是提供一种待测器件和测试头之间的连接系统，其提供对高数据率的待测器件的安全模块化连接而不会造成信号质量的降低。
本发明的另一个目的是提供一种待测器件和测试头之间的高密度、可升级的连接系统。
本发明的其它目的和优点将部分地在后面的说明中给出，并且部分地可以从该说明中了解，或者通过本发明的实践获得。
因此，为了实现这些和其它目的，本发明的一个实施例使用待测器件(DUT)和电缆之间的接口，该接口包括：第一板，具有第一连接器阵列，每个第一连接器连接到一个相应电缆；和第二板，保持该DUT并且具有多个第二连接器，每个第二连接器连接到该DUT和一个相应的第一连接器，其中第二连接器的数量小于第一连接器的数量。
根据本发明的另一个实施例，第一连接器和第二连接器包括成对的头连接器和屏蔽控制的阻抗连接器。
根据本发明的再一个实施例，第一连接器和第二连接器包括成对的焊盘，以允许第一板和第二板之间的板-板连接。
根据本发明的另一个实施例，一种用于执行存储器件的高并行性测试的接口包括：第一板，保持其中一个存储器件并具有一个连接到该存储器件的插座；和一个插塞，连接到相应电缆和该插座以产生一个通信通路，其中第一板和插塞的组合允许存储器件的高并行性测试。
根据本发明的再一个实施例，一种用于把DUT板上的DUT连接到电缆以进行测试的方法包括：把一个具有第一数量连接器的第一DUT板从一个板垫块上以阵列保持的相应电缆上拔下，并把一个具有与第一数量不同的第二数量连接器的第二DUT板插入电缆。
根据本发明的再一个实施例，一种把DUT板上的DUT连接到电缆以进行测试的方法包括：把一个具有连接到第一DUT的多个第一焊盘的第一DUT板从一个具有连接到电缆的板焊盘的板垫块上除去，其中相应对的第一焊盘和板焊盘形成一个板-板连接，以产生用于电缆和第一DUT之间信号的第一通信通路；并把具有连接到第二DUT的多个第二焊盘的第二DUT板放置到板垫块上以形成一个板-板连接，以产生用于电缆和第二DUT之间信号的第二通信通路。
根据本发明的再一个实施例，一种把DUT板上的存储器件连接到电缆以进行存储器件的高并行性测试的方法包括：把具有第一插座的第一DUT板从一个连接到相应电缆的插塞上拔下；并把具有第二插座的第二DUT板插入该插塞以形成存储器件和电缆之间的通信通路，其中第二DUT板和插塞的组合允许存储器件的高并行性测试。
附图说明
通过以下结合附图对优选实施例的说明，可以更清楚地了解本发明的这些和其它目的和优点，在附图中：
图1是显示包括测试器体、测试头、装卸装置和待测器件(DUT)之间通信的常规测试器的示意图；
图2是在DUT板和电缆之间的包括板垫块和间隔框架的常规焊接接口的侧剖视图；
图3是用于单个DUT的电缆和DUT板之间的常规焊接的侧剖视图；
图4A是使用安装在子插件板上的弹簧加载的pogo的DUT板和电缆之间的常规pogo接口的侧剖视图；
图4B是逻辑板和电缆之间的常规插塞-插座接口的侧剖视图；
图4C是显示径向排列的插座的常规逻辑板底视图；
图5A是使用屏蔽控制的阻抗(SCI)连接器的根据本发明一个实施例的接口的前剖视图；
图5B是使用SCI连接器的根据本发明一个实施例的接口的侧剖视图，显示出未使用所有的SCI连接器；
图6A是根据本发明一个实施例的板垫块上的SCI连接器的阵列的顶视图；
图6B是显示根据本发明一个实施例的位于一个阵列孔中的SCI连接器的板垫块的侧剖视图；
图7是显示使用插塞和插座把电缆连接到DUT板的根据本发明另一个实施例的接口的示意图；
图8是显示根据本发明另一个实施例的连接到PCB的电缆的插塞剖视图；
图9是显示使用弹性体以形成各个焊盘之间的导电通路的根据本发明另一个实施例的接口的示意图。
具体实施方式
下面参考附图中的例子对本发明优选实施例进行说明，在所有附图中相似标号表示相似元件。下面参考附图描述实施例以解释本发明。
对于图5A到6B中显示的本发明的一个实施例，屏蔽控制的阻抗(SCI)连接器220的阵列被布置在板垫块230中的连接器开口249中。每个SCI连接器220连接到一个电缆70，电缆70通过板垫块230中的电缆开口247延伸。形成阵列孔245的电缆开口247和连接器开口249的相对尺寸限制了SCI连接器220在X、Y和Z方向的移动，并且防止SCI连接器220被拉入接口中。阵列孔245被布置为板垫块230上的较大阵列240的一部分。
为了形成SCI连接器220和相应DUT60之间的通信通路，在DUT板280上排列成组的头部210。每个头部210包含头部连接器215，头部连接器215是成对的插头，每对插头具有一个信号插头和一个接地插头。来自一个相应电缆70的连接器220连接到一个头部连接器215。如图5A和5B所示，头部210被表面安装到DUT板280，并且连接到DUT板280上的相应的一个或多个DUT60(取决于其结构)。这些头部210和SCI连接器220在连接时，形成电缆70和相应DUT60之间的通信通路。
通常，板垫块230具有完全填充的阵列240，这意味着阵列240中的每个阵列孔245都具有相应的SCI连接器220。反之，如图5B所示，DUT板280不总是需要使用所有的SCI连接器220，并且依据所要测试的DUT60的类型，仅连接所选择的连接器220。由此，对于每个SCI连接器220，可以有或没有一个对应的头部连接器215。但是，对于每个头部连接器215，有一个对应的SCI连接器220。以此方式，板垫块230形成对多个DUT板280的模块化连接器。对于所要测试的每个新类型的DUT60，仅需要改变DUT板280，使得用于该DUT板280的头部210连接到所选择的SCI连接器220。
如图所示，SCI连接器220是一个2mm连接器，具有一个信号线和一个接地线。这种2mm连接器220可以是WL Gore 2mm EYEOPENER电缆连接器，或来自3M的SCI连接器，其是1×22mm受控阻抗连接器。类似地，头部210是表面安装技术2mm头部，其允许在每个DUT板280上使用60-70个头部连接器215。
当然，应该理解，也有可能使用在相同连接器220的信号线和接地线之间，和/或相邻连接器220的信号线和接地线之间具有其它距离的连接器220(即其它间距)。例如，有可能使用具有1.27mm间距或0.1”间距的连接器220。
此外，虽然所示的头部210被表面安装到DUT板280上，应该理解，可以使用通孔连接。此外还应该理解，尽管未示出，头部210和SCI连接器220可以颠倒，使得头部210位于阵列240中，而SCI连接器220被表面安装到DUT板280上。无论如何配置，根据本发明优选实施例的接口都能够支持高于50MHz的频率的高速度和高保真度信号。
图7和8显示本发明的另一个实施例。如图7所示，电缆70连接到插塞320，插塞320被插入插座310。插座310被安装到DUT板380，DUT板380保持相应的一个或多个DUT60(取决于其结构)。DUT板380通过板垫块300由间隔框架50支持。
通常，使用螺钉、拉力销、一系列凸轮、或类似连接机构把插塞320连接到插座310。但是，尽管未示出，也有可能构造一个板垫块以成阵列地支持和保持插塞320。
如图8所示，插塞320包括插塞322，插塞322被跨骑安装(straddle-mount)连接到印刷电路板(PCB)323。插塞322和插座310对可以是一个市售的配件对，例如FCI提供的Micropax插塞/插座。
PCB323包括内部导线326，内部导线326形成到对应电缆70的通信通路。电缆70通过常规方法(例如焊接)连接到相应导线326。使用电缆卡夹部件328支持电缆70，电缆卡夹部件328连接到用于保护该组件的壳体324。
插座310还具有内部连接点(未示出)，该内部连接点连接到插座导线315，插座导线315通向DUT60。内部连接点和相关导线315的数量可以等于或少于一个相应插塞320的导线326/电缆70的数量，这取决于需要多少电缆70来测试一个特定类型的DUT60。以此方式，相同插塞320可以用于各种DUT板380(DUT板380保持不同类型的DUT60)，其中通过选择性地连接到相应插塞320中的导线326来提供不同连接。
此外，使用该结构，可以减少插塞320的数量，使得每个DUT板380使用一个或两个插塞320。对于DUT60是存储器件，并且对于空间限制已经防碍了插塞-插座连接的使用的情况，上述结果是非常希望的。例如，对于一个M65XX和M67XX Advantest装卸装置，其能够递送32个器件/每个间隔框架(64个器件AD类型)，但是其间距限制防碍了常规插塞结构的使用，此时上述接口是非常有用的。
对于图9显示的本发明再一个实施例，板垫块500包括焊盘510的阵列。每个焊盘510连接到一个相应电缆70。保持DUT60的板垫块480具有一个对应的焊盘490的阵列。焊盘490的数量小于或等于板垫块500上的焊盘510的数量。利用弹性体600把DUT板480连接到板垫块500，从而允许信号从焊盘510传递到焊盘490并传递到相应DUT60。弹性体600可以是由Shin-Etsu或Fujipoly提供的弹性体。应该理解，无需在所有应用中都使用弹性体60。
作为例子，为了使用图5A所示根据本发明实施例的接口测试一个不同类型的DUT60，把用于第一类型DUT60的DUT板280从板垫块230上拔下，并且把用于一个新类型DUT60的DUT板280插入板垫块230。用于新类型DUT60的DUT板280可能在如图5A所示各个头部210中的尖端215的对数方面有不同布置，或者可能被布置为不被与连接器220同样多的尖端215完全填充。
由此，根据本发明的优选实施例，可以使用公共板垫块或连接方案，这允许在一个测试器中互换容纳不同类型DUT的DUT板而无需把电缆重新布线和连接到DUT板上的相应DUT。反之，可以允许使用在板垫块上或在插塞中排列的预定连接点来形成到电缆的连接。
尽管已经显示和描述了本发明的少量优选实施例，本领域技术人员应该理解，在不偏离本发明精神和原理的条件下，可以进行改变，本发明的范围由权利要求及其等同物定义。
从上述可以看出，根据本发明，可以提供一种待测器件和测试头之间的连接系统，其提供了对高数据率的待测器件的安全模块化连接而不会造成信号质量的降低。

Claims (46)

1.一种待测器件(DUT)和电缆之间的接口，包括：
第一板，具有第一连接器阵列，每个第一连接器连接到一个相应电缆；和
第二板，保持该DUT并且具有多个第二连接器，每个第二连接器连接到该DUT和一个相应的第一连接器，其中第二连接器的数量小于第一连接器的数量。
2.根据权利要求1所述的接口，其中在第一和第二连接器之间形成的每个连接形成了用于具有至少50MHz频率的信号的通信通路。
3.根据权利要求1所述的接口，其中
第一连接器包括一个屏蔽控制的阻抗连接器；和
第二连接器包括一个头部。
4.根据权利要求1所述的接口，其中
第一连接器包括一个头部；和
第二连接器包括一个屏蔽控制的阻抗连接器。
5.根据权利要求3所述的接口，其中第一和第二连接器包括成对的2mm连接器和头部。
6.根据权利要求4所述的接口，其中第一和第二连接器包括成对的2mm连接器和头部。
7.根据权利要求1所述的接口，其中第二连接器在所述第二板上以阵列形式成行布置。
8.根据权利要求7所述的接口，其中第二连接器被保持在所述第二板中的阵列的相应阵列孔中。
9.根据权利要求8所述的接口，其中
第一连接器包括一个头部；和
第二连接器包括一个屏蔽控制的阻抗连接器。
10.根据权利要求9所述的接口，其中在第一和第二连接器之间形成的每个连接形成了用于具有至少50MHz频率的信号的通信通路。
11.根据权利要求10所述的接口，其中第一和第二连接器具有信号线和接地线，并且在相邻信号线和接地线之间的间距等于或小于0.1”。
12.根据权利要求11所述的接口，其中第一和第二连接器包括成对的2mm连接器和头部。
13.根据权利要求11所述的接口，其中第一和第二连接器包括成对的1.27mm连接器和头部。
14.根据权利要求1所述的接口，其中第一和第二连接器包括多个焊盘，其中使焊盘汇集到一起以形成用于从电缆到相应DUT的信号的通信通路。
15.根据权利要求14所述的接口，进一步包括设置在第一和第二连接器之间的弹性体。
16.根据权利要求15所述的接口，其中在第一和第二连接器之间形成的每个连接形成了用于具有至少50MHz频率的信号的通信通路。
17.根据权利要求16所述的接口，其中第二连接器在所述第二板上以阵列形式成行设置。
18.一种执行存储器件的高并行性测试的接口，包括：
第一板，保持其中一个存储器件并具有一个连接到该存储器件的插座；和
一个插塞，连接到相应电缆和该插座以产生一个通信通路，
其中所述第一板和所述插塞的组合允许存储器件的高并行性测试。
19.根据权利要求18所述的接口，其中利用一个装卸装置把一个存储器件移动到所述第一板，该装卸装置使用的间隔框架的间距使得可以在该间隔框架中测试32个或更多存储器件。
20.根据权利要求18所述的接口，其中利用一个装卸装置把一个存储器件移动到所述第一板，该装卸装置使用的间隔框架的间距使得可以在该间隔框架中测试64个或更多存储器件。
21.根据权利要求18所述的接口，其中所述第一板保持仅一个附加的插座，该插座连接到一个与相应的附加电缆连接的附加插塞，以产生一个附加的通信通路。
22.根据权利要求21所述的接口，其中所述第一板上的插座互相平行。
23.根据权利要求22所述的接口，其中利用一个装卸装置把一个存储器件移动到所述第一板，该装卸装置使用的间隔框架的间距使得可以在该间隔框架中测试32个或更多存储器件。
24.根据权利要求22所述的接口，其中利用一个装卸装置把一个存储器件移动到所述第一板，该装卸装置使用的间隔框架的间距使得可以在该间隔框架中测试64个或更多存储器件。
25.根据权利要求24所述的接口，其中在相应对的插座和插塞之间形成的每个连接形成了用于具有至少50MHz频率的信号的通信通路。
26.一种把DUT板上的待测器件(DUT)连接到电缆以进行测试的方法，包括：
把一个具有第一数量连接器的第一DUT板从一个板垫块上以阵列保持的相应电缆上拔下，以及
把一个具有与第一数量不同的第二数量连接器的第二DUT板插入电缆。
27.根据权利要求26所述的方法，其中在第一和第二连接器之间形成的每个连接形成了用于具有至少50MHz频率的信号的通信通路。
28.根据权利要求26所述的方法，其中第一连接器包括一个屏蔽控制的阻抗连接器，第二连接器包括一个头部。
29.根据权利要求26所述的方法，其中第一连接器包括一个头部，第二连接器包括一个屏蔽控制的阻抗连接器。
30.根据权利要求26所述的方法，其中第一和第二连接器具有信号线和接地线，并且在相邻信号线和接地线之间的间距等于或小于0.1”。
31.根据权利要求30所述的方法，其中第一和第二连接器包括成对的2mm连接器和头部。
32.根据权利要求31所述的方法，其中第一和第二连接器包括成对的1.27mm连接器和头部。
33.根据权利要求32所述的方法，其中第二连接器在第二板上以阵列形式成行设置。
34.根据权利要求33所述的方法，其中第二连接器由第二板中的阵列中的相应阵列孔保持。
35.一种把DUT板上的待测器件(DUT)连接到电缆以进行测试的方法，包括：
把一个具有连接到第一DUT的多个第一焊盘的第一DUT板从一个具有连接到电缆的板焊盘的板垫块上除去，其中相应对的第一焊盘和板焊盘形成一个板-板连接，以产生用于电缆和第一DUT之间信号的第一通信通路；以及
把具有连接到第二DUT的多个第二焊盘的第二DUT板放置到板垫块上，使得相应对的第二焊盘和板焊盘形成一个板-板连接，以产生用于电缆和第二DUT之间信号的第二通信通路。
36.根据权利要求35所述的方法，其中第一和第二焊盘的数量不同。
37.根据权利要求35所述的方法，其中在第二焊盘和板焊盘之间设置有一个弹性体。
38.根据权利要求37所述的方法，其中在相应对的第二焊盘和板焊盘之间形成的每个连接产生用于具有至少50MHz频率的信号的第二通信通路。
39.根据权利要求38所述的方法，其中板焊盘在第二板上以阵列形式成行布置。
40.一种把DUT板上的存储器件连接到电缆以进行存储器件的高并行性测试的方法，包括：
把第一DUT板从插塞上拔下，其中每个第一DUT板具有连接到第一存储器件的第一插座，并且每个插塞连接到相应电缆；以及
把第二DUT板插入插塞，其中每个第二DUT板具有连接到第二存储器件的第二插座，以形成电缆和第二存储器件之间的通信通路，
其中第二DUT板和插塞的组合允许第二存储器件的高并行性测试。
41.根据权利要求40所述的方法，进一步包括利用一个装卸装置把第二存储器件移动到第二DUT板，该装卸装置使用的间隔框架的间距使得可以在该间隔框架中测试32个或更多存储器件。
42.根据权利要求40所述的方法，进一步包括利用一个装卸装置把第二存储器件移动到第二DUT板，该装卸装置使用的间隔框架的间距使得可以在该间隔框架中测试64个或更多存储器件。
43.根据权利要求41所述的方法，其中第二DUT板保持仅一个附加插座，该插座也连接到第二存储器件，并且进一步包括把该附加插座连接到一个与相应的附加电缆连接的附加插塞，以产生附加的通信通路。
44.根据权利要求43所述的方法，进一步包括利用一个装卸装置把第二存储器件移动到第二DUT板，该装卸装置使用的间隔框架的间距使得可以在该间隔框架中测试32个或更多存储器件。
45.根据权利要求43所述的方法，进一步包括利用一个装卸装置把第二存储器件移动到第二DUT板，该装卸装置使用的间隔框架的间距使得可以在该间隔框架中测试64个或更多存储器件。
46.根据权利要求45所述的接口，其中在相应对的插塞和第二或附加插座之间形成的每个连接形成了用于具有至少50MHz频率的信号的通信通路。
CNB02800678XA 2001-03-15 2002-03-13 待测器件和测试头之间的通用测试接口 Expired - Fee Related CN1314976C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/808,009 2001-03-15
US09/808,009 US6552528B2 (en) 2001-03-15 2001-03-15 Modular interface between a device under test and a test head

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101422557A Division CN1975440A (zh) 2001-03-15 2002-03-13 待测器件和测试头之间的通用测试接口

Publications (2)

Publication Number Publication Date
CN1494659A true CN1494659A (zh) 2004-05-05
CN1314976C CN1314976C (zh) 2007-05-09

Family

ID=25197643

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006101422557A Pending CN1975440A (zh) 2001-03-15 2002-03-13 待测器件和测试头之间的通用测试接口
CNB02800678XA Expired - Fee Related CN1314976C (zh) 2001-03-15 2002-03-13 待测器件和测试头之间的通用测试接口

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2006101422557A Pending CN1975440A (zh) 2001-03-15 2002-03-13 待测器件和测试头之间的通用测试接口

Country Status (6)

Country Link
US (3) US6552528B2 (zh)
KR (1) KR20030024668A (zh)
CN (2) CN1975440A (zh)
AU (1) AU2002238862A1 (zh)
TW (1) TWI225549B (zh)
WO (1) WO2002075330A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100480718C (zh) * 2003-04-04 2009-04-22 爱德万测试株式会社 连接单元、测试头以及测试装置
CN101065681B (zh) * 2004-10-15 2010-09-08 泰拉丁公司 用于半导体器件测试器的接口设备
CN101149396B (zh) * 2006-09-22 2011-02-02 株式会社爱德万测试 电子部件试验装置用接口装置
CN103869234A (zh) * 2012-12-12 2014-06-18 复格企业股份有限公司 芯片测试结构、装置及方法
CN105652088A (zh) * 2014-11-14 2016-06-08 神讯电脑(昆山)有限公司 外置接口接触阻抗的测试装置
CN108760819A (zh) * 2018-05-22 2018-11-06 广州兴森快捷电路科技有限公司 焊接质量检测装置及其检测方法
CN110136770A (zh) * 2019-05-31 2019-08-16 济南德欧雅安全技术有限公司 一种在应用程序中测试内存组件的测试夹具及测试方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552528B2 (en) * 2001-03-15 2003-04-22 Advantest Corporation Modular interface between a device under test and a test head
JP4173014B2 (ja) * 2003-01-17 2008-10-29 富士通株式会社 ヒートシンク及び電子機器の冷却装置及び電子機器
US20050159050A1 (en) * 2003-06-05 2005-07-21 Hiroyuki Hama Device interface apparatus
US6956390B1 (en) * 2003-08-29 2005-10-18 Xilinx, Inc. Method and apparatus for verifying temperature during integrated circuit thermal testing
JP4469156B2 (ja) * 2003-10-27 2010-05-26 ウインテスト株式会社 テスタ装置、検査装置及びそれに用いる中継基板収容ユニット
DE102004053516A1 (de) * 2004-10-29 2006-05-11 Atmel Germany Gmbh Steckverbindungsmodule einer Steckverbindung zum gleichzeitigen Verbinden einer Vielzahl elektrischer Kontakte
TWI275812B (en) * 2005-04-11 2007-03-11 Asustek Comp Inc Test converting card and test apparatus with test converting card
KR100524292B1 (ko) * 2005-06-10 2005-10-26 주식회사 유니테스트 반도체 테스트 인터페이스
TWI398640B (zh) * 2005-09-19 2013-06-11 Gunsei Kimoto Contact assembly and its LSI wafer inspection device
US7528617B2 (en) * 2006-03-07 2009-05-05 Testmetrix, Inc. Apparatus having a member to receive a tray(s) that holds semiconductor devices for testing
US8379403B2 (en) * 2009-04-02 2013-02-19 Qualcomm, Incorporated Spacer-connector and circuit board assembly
US20130200915A1 (en) * 2012-02-06 2013-08-08 Peter G. Panagas Test System with Test Trays and Automated Test Tray Handling
CN102944704A (zh) * 2012-11-26 2013-02-27 许爱强 可实现并行测试的互连互通组合测试箱及测试系统
CN104251968B (zh) * 2014-10-13 2017-06-09 北京九方宏信交通装备有限公司 一种铁路dc600电源系统驱动板的测试试验台
US10613128B2 (en) 2015-10-22 2020-04-07 Powertech Technology Inc. Testing device and testing method
US11585846B2 (en) * 2019-08-29 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Testing module and testing method using the same
JP7410708B2 (ja) * 2019-12-24 2024-01-10 株式会社アドバンテスト 電子部品試験装置、ソケット、及び、電子部品試験装置用の交換部品
US11604219B2 (en) 2020-12-15 2023-03-14 Teradyne, Inc. Automatic test equipement having fiber optic connections to remote servers

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231629A (en) 1979-01-18 1980-11-04 Telex Computer Products, Inc. Apparatus for connection of coaxial cables to a printed circuit mother board
US4616178A (en) * 1982-05-27 1986-10-07 Harris Corporation Pulsed linear integrated circuit tester
US4574332A (en) 1983-06-29 1986-03-04 Calabro Anthony Denis Cage apparatus for printed circuit boards and method for preventing sharp spikes in the signal applied to said printed circuit boards
US4646178A (en) * 1985-02-19 1987-02-24 Mountain Computer Incorporated Transport for open or closed flap diskettes
US4964808A (en) 1986-12-16 1990-10-23 Sym-Tek Systems, Inc. Electrical device contactor
US4931726A (en) 1987-06-22 1990-06-05 Hitachi, Ltd. Apparatus for testing semiconductor device
US4950980A (en) * 1988-07-29 1990-08-21 Pfaff Wayne Test socket for electronic device packages
US5014002A (en) * 1989-04-18 1991-05-07 Vlsi Technology, Inc. ATE jumper programmable interface board
JPH0425777A (ja) * 1990-05-21 1992-01-29 Berishisu Inc Ｉｃテスタ用ｉｃ接続装置、該接続装置を構成するテストボードおよびテストヘッド
US5408189A (en) 1990-05-25 1995-04-18 Everett Charles Technologies, Inc. Test fixture alignment system for printed circuit boards
US5068602A (en) * 1990-09-07 1991-11-26 Tektronix, Inc. DUT board for a semiconductor device tester having a reconfigurable coaxial interconnect grid and method of using same
US5092774A (en) * 1991-01-09 1992-03-03 National Semiconductor Corporation Mechanically compliant high frequency electrical connector
US5124636A (en) 1991-02-22 1992-06-23 Genrad, Inc. Tester interconnect system
US5175493A (en) 1991-10-11 1992-12-29 Interconnect Devices, Inc. Shielded electrical contact spring probe assembly
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5417578A (en) 1992-12-24 1995-05-23 The Whitaker Corporation Printed wiring boards having low signal-to-ground ratios
US5475317A (en) * 1993-12-23 1995-12-12 Epi Technologies, Inc. Singulated bare die tester and method of performing forced temperature electrical tests and burn-in
US5506510A (en) * 1994-05-18 1996-04-09 Genrad, Inc. Adaptive alignment probe fixture for circuit board tester
US5523695A (en) * 1994-08-26 1996-06-04 Vlsi Technology, Inc. Universal test socket for exposing the active surface of an integrated circuit in a die-down package
US5558541A (en) 1994-10-03 1996-09-24 Hewlett-Packard Company Blind mate connector for an electronic circuit tester
US5611057A (en) 1994-10-06 1997-03-11 Dell Usa, L.P. Computer system modular add-in daughter card for an adapter card which also functions as an independent add-in card
US5945837A (en) * 1995-10-10 1999-08-31 Xilinx, Inc. Interface structure for an integrated circuit device tester
US6403226B1 (en) * 1996-05-17 2002-06-11 3M Innovative Properties Company Electronic assemblies with elastomeric members made from cured, room temperature curable silicone compositions having improved stress relaxation resistance
JPH10185990A (ja) * 1996-07-31 1998-07-14 Ando Electric Co Ltd Ｉｃテスタ用テストボード
US5801541A (en) * 1996-09-27 1998-09-01 Altera Corporation Stacked test board apparatus with matched impedance for use in electronic device test equipment
US5896037A (en) * 1996-10-10 1999-04-20 Methode Electronics, Inc. Interface test adapter for actively testing an integrated circuit chip package
US5949243A (en) 1997-02-27 1999-09-07 Star Technology Group, Inc. Translator fixture for use in circuit board testing
US6078187A (en) * 1997-05-23 2000-06-20 Credence Systems Corporation Hemispherical test head for integrated circuit tester employing radially distributed circuit cards
US5945838A (en) 1997-06-26 1999-08-31 Star Technology Group, Inc. Apparatus for testing circuit boards
EP0922960A1 (en) * 1997-12-12 1999-06-16 Padar Tecnologie di Riccioni Roberto S.a.s. Microcircuit testing device
US6097199A (en) * 1998-01-22 2000-08-01 Lsi Logic Corporation Universal decoder test board
US6037787A (en) 1998-03-24 2000-03-14 Teradyne, Inc. High performance probe interface for automatic test equipment
US6005402A (en) 1998-05-08 1999-12-21 Delaware Capital Formation, Inc. Translator fixture for use in circuit board testing
JP2000088920A (ja) * 1998-09-08 2000-03-31 Hitachi Electronics Eng Co Ltd 検査装置用インターフェイスユニット
US6400164B1 (en) * 2000-06-22 2002-06-04 Advanced Micro Devices, Inc. Method for comparing package EMI performance at multiple clock speeds
US20020089322A1 (en) * 2001-01-11 2002-07-11 Frame James Warren Modular high parallelism interface for integrated circuit testing, method of assembly, and use of same
US6552528B2 (en) * 2001-03-15 2003-04-22 Advantest Corporation Modular interface between a device under test and a test head
US6850859B1 (en) * 2003-12-03 2005-02-01 Watlow Electric Manufacturing Company Sensor drift compensation by lot

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100480718C (zh) * 2003-04-04 2009-04-22 爱德万测试株式会社 连接单元、测试头以及测试装置
CN101065681B (zh) * 2004-10-15 2010-09-08 泰拉丁公司 用于半导体器件测试器的接口设备
CN101149396B (zh) * 2006-09-22 2011-02-02 株式会社爱德万测试 电子部件试验装置用接口装置
CN103869234A (zh) * 2012-12-12 2014-06-18 复格企业股份有限公司 芯片测试结构、装置及方法
CN103869234B (zh) * 2012-12-12 2016-09-28 复格企业股份有限公司 芯片测试结构、装置及方法
CN105652088A (zh) * 2014-11-14 2016-06-08 神讯电脑(昆山)有限公司 外置接口接触阻抗的测试装置
CN105652088B (zh) * 2014-11-14 2018-04-20 神讯电脑(昆山)有限公司 外置接口接触阻抗的测试装置
CN108760819A (zh) * 2018-05-22 2018-11-06 广州兴森快捷电路科技有限公司 焊接质量检测装置及其检测方法
CN108760819B (zh) * 2018-05-22 2020-08-18 广州兴森快捷电路科技有限公司 焊接质量检测装置及其检测方法
CN110136770A (zh) * 2019-05-31 2019-08-16 济南德欧雅安全技术有限公司 一种在应用程序中测试内存组件的测试夹具及测试方法
CN110136770B (zh) * 2019-05-31 2020-09-22 济南德欧雅安全技术有限公司 一种在应用程序中测试内存组件的测试夹具及测试方法

Also Published As

Publication number Publication date
WO2002075330A3 (en) 2003-12-04
KR20030024668A (ko) 2003-03-26
CN1975440A (zh) 2007-06-06
US20050040811A1 (en) 2005-02-24
US20020130653A1 (en) 2002-09-19
AU2002238862A1 (en) 2002-10-03
CN1314976C (zh) 2007-05-09
US6822436B2 (en) 2004-11-23
TWI225549B (en) 2004-12-21
US6552528B2 (en) 2003-04-22
WO2002075330A2 (en) 2002-09-26
US20030090259A1 (en) 2003-05-15

Similar Documents

Publication Publication Date Title
CN1314976C (zh) 待测器件和测试头之间的通用测试接口
US6951482B1 (en) Controlled-impedance coaxial cable interconnect system
US6252415B1 (en) Pin block structure for mounting contact pins
US6476628B1 (en) Semiconductor parallel tester
CN1299120C (zh) 一种多通道、低输入电容信号的探测器和探测头
US6292004B1 (en) Universal grid interface
US5773988A (en) Standard- and limited-access hybrid test fixture
CN1790047A (zh) 模拟晶片、利用其校正的系统和校正自动测试设备的方法
US5068602A (en) DUT board for a semiconductor device tester having a reconfigurable coaxial interconnect grid and method of using same
KR101766265B1 (ko) 프로브 카드
US6605953B2 (en) Method and apparatus of interconnecting with a system board
JPH10185990A (ja) Ｉｃテスタ用テストボード
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
US7009381B2 (en) Adapter method and apparatus for interfacing a tester with a device under test
JP2002222839A (ja) プローブカード
US20060279305A1 (en) Semiconductor test interface
US10705134B2 (en) High speed chip substrate test fixture
US8920046B2 (en) Test adapter for computer chips
US6784675B2 (en) Wireless test fixture adapter for printed circuit assembly tester
US6685498B1 (en) Logic analyzer testing method and configuration and interface assembly for use therewith
CN1559008A (zh) 测试高频电路板的同轴倾斜引脚卡具
JPH07333299A (ja) 試験回路基板及び集積回路試験装置
CN117434306A (zh) 自动试验装置及其接口装置
CN117434308A (zh) 自动试验装置及其接口装置
CN117572213A (zh) 一种应用于pcba板卡的测试结构及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070509