CN1551350A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1551350A
CN1551350A CNA200410032814XA CN200410032814A CN1551350A CN 1551350 A CN1551350 A CN 1551350A CN A200410032814X A CNA200410032814X A CN A200410032814XA CN 200410032814 A CN200410032814 A CN 200410032814A CN 1551350 A CN1551350 A CN 1551350A
Authority
CN
China
Prior art keywords
electrode
wiring plate
semiconductor device
wiring
routing path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200410032814XA
Other languages
English (en)
Inventor
�����ѵv
佐藤友祐
小山贤治
三浦俊广
京极敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1551350A publication Critical patent/CN1551350A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0283—Reducing the number of Dc-current paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Abstract

一种位于模块板的主表面上的电极，其中，由电源控制电路的开关元件形成的半导体芯片的发射极电极通过多个过孔与模块板的内层中的布线电连接，所述电源控制电路给数字蜂窝式电话的功率模块的放大电路部分提供电源电压。而且，布线CL1电连接到用于提供电源电压的电极，该电极在模块板的背面上提供。由此，提高了半导体器件的输出特性。

Description

半导体器件
相关申请的交叉参考
本发明要求2003年4月11日申请的日本专利申请JP2003-107245的优先权，其内容在这里作为参考引入本申请内。
技术领域
本发明涉及半导体器件技术，并且具体涉及一种有效地应用于RF(射频)功率模块的技术。
技术背景
本发明涉及的RF射频功率模块是在例如蜂窝式电话等的通信装置中使用的用于信号放大的电子部件。RF射频功率模块包括用于信号放大的放大器电路，以及电源或电源控制电路，该电源或电源控制电路给放大器电路提供需要的电源电压。电源控制电路的开关元件是一种元件，其选择给放大器电路提供或不提供需要的电源电压。开关元件包括例如双极晶体管或MOSFET(金属氧化物半导体场效应晶体管)。除了构成放大器电路的半导体芯片之外，还封装了由开关元件形成的半导体芯片。该半导体芯片安装在装备有功率模块的印刷电路板上。
顺便提及，在例如日本专利申请特许公开No.2002-111415(参见专利文献1)中已公开了具有多个放大系统的高频功率放大器装置，以及具有高频功率放大器装置的多频带通信型无线通信装置。
专利文献1
日本专利申请特许公开No.2002-111415
发明内容
同时，本发明人首先发现了一种结果，即将用于开关元件的半导体芯片安装在装备有用于放大器电路的半导体芯片的模块板上，从而减少通信装置的构件或部件的数量，由此促进了通信装置的比例缩小。可是产生了一个问题，即在模块板的布线路径中的与用于开关元件的半导体芯片电连接的布线路径中出现电阻显著增加。而且，本发明人首先发现了一个问题，即当由于通信装置的电池消耗等造成给用于开关元件的半导体芯片提供的电源电压降低时，在模块板中的布线路径中产生的电压降变大，该布线路径与用于开关元件的半导体芯片电连接，由此不能得到RF功率模块的足够输出。
本发明的一个目的是提供一种能够提高半导体器件的输出特性的技术。
从下面说明书的介绍和附图中，本发明的以上和其它目的及新颖特点将变得显而易见。
在本申请中公开的本发明的一个代表性的概括简要介绍为：
本发明提供一种半导体器件，其包括：第一半导体芯片，包括用于电源控制电路的开关元件的一个晶体管；第二半导体芯片，包括一个放大器电路，从作为源或电源的电源控制电路给该放大器电路提供电源电压；以及具有安装在其主表面上的第一和第二半导体芯片的布线板。在布线板的布线路径中提供在布线板的主表面和背面相交的方向中延伸的连接部分，该布线路径连接第一半导体芯片的每个电源电极和布线板背面上与其对应的电源电极。而且，多个连接部分与第一半导体芯片的电源电极和布线板背面上的电源电极连接。
附图说明
图1是描述本发明讨论的半导体器件的电特性评估图；
图2是在电特性评估的图1中所示的半导体器件的等效电路图；
图3示出了本发明一个实施例的半导体器件的一个例子的部分电路图；
图4示出了图3所示的半导体器件的主要部分的等效电路图；
图5示出了在图3和4所示的半导体器件的部分的一个例子的电路图；
图6示出了本发明的一个实施例的半导体器件的一个器件结构例的透视图；
图7示出了图6所示的半导体器件的主表面的平面图；
图8示出了图7所示的半导体器件的部分放大平面图；
图9示出了半导体器件的部分分解透视图，包括沿图7中的线X1-X1截取的截面；
图10示出了沿图7中的线X2-X2截取的横截面图；
图11示出了图6所示的半导体器件的第一层(主表面)的平面图；
图12示出了图6所示的半导体器件的第二层的平面图；
图13示出了图6所示的半导体器件的第四层的平面图；
图14示出了图6所示的半导体器件的第六层(背面)的平面图；
图15示出了半导体器件的内部电源电压和相信息输出信号之间的关系曲线图；
图16示出了本发明的一个实施例的半导体器件安装在母板上的状态的侧视图；
图17是一个用于描述使用本发明一个实施例描述的半导体器件的蜂窝式电话系统的一个例子的图；
图18示出了本发明的另一实施例的半导体器件的布线板的主表面的平面图；
图19示出了图18所示的半导体器件的布线板的背面的平面图；
图20示出了本发明的另一实施例的半导体器件的部分分解透视图；
图21示出了本发明的再一实施例的部分横截面图；以及
图22示出了本发明的又一实施例的半导体器件的部分分解透视图。
发明详述
在介绍根据本申请的发明的各实施例之前，在各实施例中使用的术语的含义介绍如下：
1、GSM(全球移动通信系统)
表示在数字蜂窝电话中使用的一种无线通信系统或标准。GSM包括可以使用的无线电波的三个频带：900MHz带(称为＂GSM900＂或简称做＂GSM＂)、1800带(称为＂GSM1800＂或DCS(数字蜂窝系统)1800或＂PCN＂)、以及1900MHz带(称为＂GSM1900＂或DCS1900或PCS(个人通信系统))。顺便提及，GSM1900主要用于北美。此外，对应于850MHz带的GSM850可以用于北美。
2、GMSK(高斯滤波最小移动键控)
调制方式或方案是一种在可听或声音信号的通信中使用的系统，即一种根据传送数据移相载波的相位的系统。
3、EDGE(增强数据GSM环境)
调制方式或方案是一种在数据通信中使用的系统，即一种将振幅偏移进一步添加到GMSK调制的相移中的系统。
在下面的实施例中为方便，无论何种环境需要时，将它们分成多个部分或实施例进行介绍。可是，除非特别指出，它们彼此互相关联。其中之一必须对其它中的一些或全部进行修改、详细说明以及补充介绍。当参考下面实施例中的多个元件等的数量(包括件数、数值、数量、范围等)时，除非特别指出并原则上明确限定为特定的数量，它的数量并不限于特定的数量并且可以大于或小于或等于特定的数量。不需要说明的是在下面实施例中使用的部件(包括元件或因素步骤(factor steps)等)不总是必须的，除非特别指出并原则上明确为必须。同样，当参考下面实施例中的部件等的形状、位置关系等时，那么它们将包括基本上相似或类似于它们的形状等的部件，除非特别指出并原则上明确如此。这同样适用于以上介绍的数值和范围。在介绍各实施例的所有图中具有相同功能的每个部件分别由相同的参考数字表示，并且省略了分别介绍。在各实施例中使用的附图中提供了一些阴影线，以便即使是平面图也容易阅读。在本实施例中，对应于场效应晶体管的代表例的MOSFET(金属氧化物半导体场效应晶体管)缩写为＂MOS＂，p沟道型MOS缩写成＂pMOS＂，n沟道型MOS缩写成＂nMOS＂。同样，双极晶体管缩写成＂Bip＂。在本实施例中，为方便起见，布线、电极和过孔按照部件进行介绍。可是，电极和过孔还会作为布线的下级概念包括。
下面参考附图详细介绍本发明的优选实施例。
<实施例1>
本发明讨论的RF(射频)功率模块(下文简称为＂功率模块＂)是例如通过使用GSM系统的网络传送信息的数字蜂窝电话。功率模块包括用于信号放大的放大器或放大器电路以及给放大器电路提供需要的电源电压的电源控制电路。电源控制电路的开关元件是一种元件，其实现给放大电路提供和不提供需要的电源电压之间的切换。开关元件包括例如Bip或MOS。电源控制电路部分的电路在多个半导体芯片的部分中提供，而开关元件在半导体芯片中形成，该半导体芯片不同于由放大器电路形成的的每个半导体芯片(下文称做＂放大芯片＂)。封装除放大芯片之外的部分并安装在装配有功率模块的印刷布线板上。
同时，本发明首先发现了一种结果，即由开关元件形成的半导体芯片(下文称做＂开关芯片＂)实际上安装在装备有放大芯片的模块板上，从而减少数字蜂窝电话的构件或部件，由此促进了数字蜂窝电话的比例缩小，然而产生了一种问题，即与开关元件的电源电极(发射极和集电极)电连接的布线路径中存在显著电阻。结果是在模块板上开发提供有开关芯片的功率模块的初期，不能有效地给每个放大芯片提供电源电压。已经发现该原因会导致在模块板的布线中与开关芯片的发射极和集电极相连的布线的电阻增加。本发明已发现，进一步分析原因的结果表明在模块板的布线结构中存在问题。本发明讨论的母板采用了例如以下结构。也就是，开关芯片的发射极通过一个过孔(viahole)连接到模块板对应的内层布线层上。此外，内层布线层经由一个过孔电连接到模块板对应的背电极。而且，开关芯片的集电极经由一个过孔电连接到模块板的与其对应的背电极。由此，已证明的是，由于没有认识到以上布线电阻问题的模块板不需要加强用于连接开关芯片的发射极和集电极以及模块板背电极的布线，并且开关芯片的发射极和集电极以及模块板背电极全部相互电连接，没有充分考虑当如上所述仅放置一个过孔时用于连接开关芯片的发射极和集电极电极以及模块板背电极的布线，结果就尺寸减小而言，优选可以减小每个布线占用的面积。以上布线电阻的问题没有在评估阶段发现的原因假定是由于在电源模块的电特性评估时，模块板中的布线没有内置在要评估的对应电路中，而是由每个开关元件外部地提供，因此模块板中每个布线的电阻没有出现在评估结果中。
图1为介绍电源模块PM的电特性评估的图。用于电特性评估的电源模块PM安装在母板MBt的主表面的中心上，其状态是该模块PM的背面正对母板MBt的主表面。在电源模块PM背面上的电极与母板MBt的主表面上的布线CLm电连接并通过布线CLm电连接到母板MBt外周边附近中放置的电极CEm。在电极CEm中，电极CEm1是用于电源电压(第一电压)Vdd的电极，并且电极CEm2是用于电源电压(第二电压)Vcc的电极。放大芯片(第二半导体芯片)Cam1、Cam2和Cam3安装在电源模块PM的模块板MCB的主表面上。另一方面，开关芯片(第一半导体芯片)Csw没有安装在模块板MCB上，而是由外部提供。开关芯片Csw包括例如pnp型Bip。Bip的发射极电极E通过跳线(jumper line)JL与母板上其相应的电极CEm1电连接，而Bip的集电极电极C和基极电极B通过跳线JL与模块板MCB的对应布线电连接。
图2为在电特性评估的图1中所示的半导体器件的等效电路图。其中，电源模块PM的等效电路图适合于可使用GSM900、GSM1800以及GSM1900的三个频率的三带(triple band)并且能够使用GMSK调制方式和EDGE调制方式。
电源模块PM包括高频功率放大器电路(上述放大电路)1和工作电压控制电路(电源控制电路)2。高频功率放大器电路1包括放大GSM900信号(EDGE调制方式)的三级串联连接的放大器电路部分AM1a、AM2a和AM3a，以及放大GSM1800和GSM1900信号的三级串联连接的放大器电路部分AM1b、AM2b和AM3b。符号R1到R5表示电阻，Pin1表示GSM900的相信息输入信号，Tin1表示放大电路部分AM1a、AM2a和AM3a的输入端子，Pin2表示GSM1800/GSM1900的相信息输入信号，Tin2表示放大电路部分AM1b、AM2b和AM3b的输入端子，Pout1表示GSM900的相信息输出信号，Tout1表示GSM900的放大电路部分AM1a、AM2a和AM3a的输出端子，Pout2表示GSM1800/GSM1900的相信息输出信号，Tout2表示GSM1800/GSM1900的放大电路部分AM1b、AM2b和AM3b的输出端子，并且GND表示参考电压(地电位，例如0(零)V)。
工作电压控制电路2包括运算放大器OPA、反馈电路FB以及BipQsw。输入电压Vramp输入到运算放大器OPA的反相输入端Tr。运算放大器OPA的输出电连接到BipQsw的与其对应的基极B。BipQsw是开关芯片的开关元件。将电源电压Vdd提供给BipQsw的发射极E。电源电压Vdd是由数字蜂窝电话的如锂电池等的电池提供的电压。评估电特性时，考虑电池泄漏等，电源电压估算为例如约3.1V。发射极电流Idd为例如约2.3A。根据运算放大器OPA产生的输出信号，电源电压Vcc输出给BipQsw的集电极电极C。将电源电压Vcc提供给高频功率放大器电路1的放大电路部分AM1a、AM2a、AM3a、AM1b、AM2b和AM3b。反馈电路FB电连接在运算放大器OPA的集电极C和同相输入端之间。反馈电路FB将来自BipQsw的集电极电极C的电源电压Vcc反馈到运算放大器OPA的同相输入端。反馈电路FB包括例如具有电容和电阻的CR电路。随着电源电压Vcc经由反馈电路FB反馈到运算放大器OPA的同相输入端，运算电压控制电压2能够相对于输入电压(信号LDO或输出电平表示信号VOL)基本上以线性变化电源电压Vcc的方式自动控制与其其输出对应的电源电压Vcc。布线电阻RA是模块板MCB的布线电阻，BipQsw的发射极电极E连接在开关芯片安装在模块板MCB的位置处(参见图1)。布线电阻RB是模块板MCB的布线电阻，BipQsw的集电极电极C连接在开关芯片安装在模块板MCB的位置处。布线电阻RA和RB分别根据模块板MCB的布线路径(布线和过孔)的长度和数量确定。此外，布线电阻RC是母板MBt的电极CEm2的电阻并且布线CLm与其连接。
同时，根据电特性评估，由于电特性评估时外部提供开关元件(BipQsw)，在模块板MCB中形成布线电阻RA的布线部分中没有电流流过。也就是，由于模块板MCB的布线电阻RA没有内置在要评估的电路中，因此没有出现在评估结果中。另一方面，本发明人首先发现由于电流流入进模块板MCB中形成布线电阻RA的布线部分内，其中开关芯片Csw安装在装配有放大芯片Cam1、Cam2以及Cam3的模块板MCB上，从而出现了电源电压Vdd和Vcc的串联电阻(布线电阻RA+布线电阻RB)。而且，本发明首先发现下列问题的出现是由于没有考虑模块板MCB的每个内层电阻的损失。也就是，当由于数字蜂窝电话的电池消耗造成给开关芯片Csw提供的电源电压Vdd降低时，在模块板MCB中的布线路径(即每个布线电阻RA和RB)上产生压降，该压降与BipQsw电连接，由此不能得到足够的功率模块PM输出，由于蜂窝电话的发射功率不够，出现无线电波不能到达基站的情况。
因此，本实施例1介绍了解决以上提到问题的特定装置的一个例子。本实施例1将介绍例如具有数字蜂窝电话的信号放大功能的功率模块，该电话使用GSM系统传送信息并且是GSM900、GSM1800以及GSM1900的三个频带都可使用的三带装置，并且能够使用GMSK调制方式和EDGE调制方式。
图3示出了根据实施例1的功率模块PM的部分电路图的一个例子。功率模块PM包括高频功率放大器电路1和工作电压控制电路2。高频功率放大电路1包括例如三级放大器电路部分(功率放大器)AM1、AM2和AM3以及给这些放大器电路部分AM1、AM2和AM3施加偏置电压的偏置电路BIAS。顺便提及，图3集中示出了作为放大器电路部分AM1到AM3的放大器电路部分AM1a、AM2a、AM3a、AM1b、AM2b和AM3b，该放大器电路部分AM1、AM2和AM3用于放大位于图2中所示的GSM900、GSM1800以及GSM1900的各频带中的信号，以便容易理解附图。
工作电压控制电路2是用于产生要施加到高频功率放大电路1上的电压的电路，并且包括电源控制电路2A和偏置电压产生电路2B。电源控制电路2A是产生电源电压Vcc的电路(电源电压Vcc控制电路)并将其施加到放大器电路部分AM1、AM2和AM3的各输出功率MOS管的漏极端，由此控制放大器电路部分AM1、AM2和AM3的输出值。偏置电压产生电路2B是产生用于控制偏置电路BIAS的控制电压Vct1的电路。在本实施例1中，当根据基带电路提供的输出电平指示信号VPL，电源控制电路2A产生电源电压Vcc时，，根据电源控制电路2A产生的电源电压Vcc，偏置电压产生电路2B产生控制电压Vtc1。基带电路是产生输出电平指示信号VPL的电路。输出电平指示信号VPL是用于表示或指定高频功率放大器电路1的输出电平的信号。根据蜂窝电话和其相应的基站之间的距离产生该信号，即对应于无线电波强度的输出电平。
在本实施例1中，提供一种选择器开关SW1，用于选择GMSK调制方式或EDGE调制方式，从而能够实现GMSK调制方式和EDGE调制方式的通信。在调制/解调电路中提供该选择器开关SW1。通过用于指定调制方式的模式信号MODE来实现经由选择器开关SW1切换调制方式。当使用GMSK调制方案时，输出电平指示信号VPL通过选择器开关SW1输入到电源控制电压2A。另一方面，当使用EDGE调制方案时，代替输出电平指示信号VPL，信号LDO通过选择器开关SW1输入到电源控制电压2A。信号LDO是一种等效于有关传送数据的振幅信息的信号，并由比较器3传送。比较器3将从在高频功率放大电路1的输入端上提供的相幅分离电路4输出的振幅信息信号Vin，与从在高频功率放大电路1的输出端上提供的输出电平检测耦合器5输出的检测信号Vdt进行比较，由此输出对应于其间电压差的信号。相幅分离电路4将输入到相信息信号Pin内的传送信号IN分离成相位信息信号Pin和振幅信息信号Vin。由于这种结构，这种反馈控制允许高频功率放大电路1的输出电平与振幅信息信号Vin的电平相同。顺便提及，耦合器5的输出通过混频器MIX进行频率转换，进而经由滤波器FLT和放大电路部分AM4传送到比较器3作为检测信号Vdt。
由于没有输出电平指示信号VPL输入到EDGE调制方式中的电源控制电压2A，因此根据电源控制电压2A提供的电源电压Vcc，偏置电压产生电路2B不能产生对应于输出电平的控制电压Vct1。因此，提供了选择器开关SW2，代替偏置电压产生电路2B提供的电压，将基带电路或调制/解调电路提供的输出电平控制电压Vapc提供给偏置电路BIAS。通过模式信号MODE实现经由选择器开关SW2切换调制方式。顺便提及，符号Tin表示用于放大电路部分AM1到AM3的输入端，符号Tout表示用于放大电路部分AM1到AM3的输出端，符号Tbi表示用于偏置电路BIAS的输出端。
图4示出了高频功率放大电路1和电源控制电路2A的等效电路图。开关芯片(BipQsw)除了安装在母板上之外，与图2中的相同。随着BipQsw的导通/截止，可以控制高频功率放大电路1的相信息输出信号。开关元件可以使用PMOS代替BipQsw。此时，PMOS的源极等效于BipQsw的发射极，而PMOS的漏极等效于BipQsw的集电极。
即使开关元件是Bip或MOS，在标准状态中电源电压Vdd为例如约3.5V。然而在本实施例1中，功率模块PM的输出电平可以保持在预定值，这将在以后介绍，例如，即使由于例如电池的消耗等造成电源电压Vdd达到约3.1V。发射极电流Idd为例如约2.3A。由于此种方式发射极电流很大，所以由于布线电阻RA上的压降造成输出电压损耗很大。例如，Vsat表示BipQsw的发射极到集电极间的电压，约为52mv。
图5示出了图3和4所示的高频功率放大电路的电路图的一个例子。根据本实施例1的高频功率放大电路1具有多个nMOSQn(Qn1Qn2和Qn3)并依次串联连接成为有源元件的电路结构。也就是，高频功率放大电路1具有三级结构，其中高频功率放大电路1的输入端Tin通过匹配电路M1和电容C2连接到第一级nMOSQn1的栅极，第一级nMOSQn1的漏极经由匹配电路M2和电容C3连接到中间级nMOSQn2的栅极，中间级nMOSQn2的漏极经由匹配电路M3和电容C4连接到最后一级nMOSQn3的栅极，进而，nMOSQn3的漏极经由匹配电路M4连接到输出端Tout。nMOSQn1等效于放大电路部分AM1(AM1a，AM1b)，nMOSQn2等效于放大电路部分AM2(AM2a，AM2b)，nMOSQn3等效于放大电路部分AM3(AM3a，AM3b)。通过偏置电路BIAS和电源控制电路2A提供的电源电压Vcc控制高频功率放大电路1的输出电平。其中，电源电压Vcc提供给三个nMOSQn1、nMOSQn2以及nMOSQn3的各漏电极。匹配电路M1到M4是微带线，作为用于各级之间的电感匹配的电感元件。而且，与匹配电路M1到M3串联连接的电容C2到C4分别具有切断电源电压Vcc和栅极偏压的直流(dc)电压功能。
偏置电路BIAS具有多个电阻R7a、R7b、R8a、R8b、R9a以及R9b。电阻R7a和R7b串联连接在偏置电路BIAS的输入端Tbi和参考电压(例如，地电位：0V)之间。用于电阻R7a和R7b之间连接的布线部分以及nMOSQn1的栅极相互电连接。同样，电阻R8a和R8b串联连接在与偏置电路BIAS的输入端Tbi连接的布线和参考电位之间。用于连接在电阻R8a和R8b之间的布线部分以及nMOSQn2的栅极相互电连接。同样，电阻R9a和R9b串联连接在与偏置电路BIAS的输入端Tbi连接的布线和参考电压之间。用于电阻R9a和R9b之间连接的布线部分以及nMOSQn3的栅极相互电连接。当控制电压Vct1或输出电平控制电压Vapc输入到偏置电路BIAS的输入端Tbi时按照此种方式构建本电路，分别由电阻R7a和R7b、R8a和R8b以及R9a和R9b进行分压，由此产生需要的偏置电压，并且栅极偏置电压分别输入到nMOSQn1、nMOSQn2以及nMOSQn3的栅极。作为偏置电路BIAS的改进，例如可以使用偏置电路，包括产生温度补偿偏置电压的电路或者校正由于器件的变化等造成的偏置电压偏移的电路。
虽然不具体局限于此，但是第一级和中间级nMOSQn1和nMOSQn2以及偏置电路BIAS的电阻R7a、R7b、R8a、R8b、R9a和R9b在一个放大芯片中形成，并且最后一级nMOSQn3形成在另一放大芯片中。除了作为芯片部分的两个放大芯片之外，还形成电容C1到C4。两个放大芯片和芯片部分安装在公用模块板上以形成功率模块PM。
接下来，图6为根据本实施例1的功率模块PM的器件结构的一个例子的透视图，图7示出了图6的功率模块PM的主表面的平面图，图8为图7的功率模块PM的部分放大平面图，图9为功率模块PM的部分分解透视图，包括沿图7的线X1-X1截取的截面，图10示出了沿图7的线X2-X2截取的横截面图，图11到14分别示出了功率模块PM的第一层(主表面)、第二层、第四层以及第六层(背面)的平面图。顺便提及，在图6到15中没有示出密封部件以便容易看附图。
功率模块PM具有模块板MCB、安装在其主表面上的放大芯片Cam1、Cam2以及Cam3、开关芯片Csw以及多个芯片部分8。
首先介绍模块板MCB。模块板MCB具有多层布线结构，其中例如五个绝缘板10a通过叠置而集成为一体。绝缘板10a分别包括陶瓷(例如介电损耗达到毫米波长范围的矾土等(氧化铝：Al2O3和介电常数＝9到9.7))。然而，绝缘板不限于此，可以按照多种方式改变(例如，可以使用玻璃环氧树脂等)。布线CL和电极CE在绝缘板10a的正面和背面上形成。模块板MCB的正面(第一层、第一表面)和背面(第六层、第二表面)上的布线CL和电极CE包括例如铜(Cu)和钨(W)的合金。它们的表面依次为镍(Ni)镀层和金(Au)镀层。金镀层具有防止氧化和腐蚀每个布线CL和每个电极CE的功能。模块板MCB内层的布线CL和电极CE分别包括例如铜(Cu)和钨(W)的合金。
在模块板MCB的布线层之中，对应于第二层、第四层以及第六层(背面)的布线层主要作为提供参考电压(在本实施例中例如地电位：0V)的布线CLG(CL)的布线层提供。剩余的布线层主要作为用于传送路径的布线CL的布线层提供。参考电位提供布线CLG在宽于用于传送路径的布线CL的图形中形成。由于在用于传送路径的不同布线层之间提供了用于提供参考电压的布线，因此可以抑制或防止在不同的布线层中流动的信号之间的干扰。适当地选择这种模块板MCB的每个布线CL的宽度和每个绝缘板10a等的厚度以使传送路径的阻抗达到例如50W。不同的布线层经由位于过孔(连接部分)中的导体膜相互电连接。位于每个过孔中的导体膜包括例如铜(Cu)和钨(W)的合金。
下面介绍根据本实施例1的芯片Cam1、Cam2以及Cam3、芯片部分8以及功率模块PM的主要部分。各芯片Cam1、Cam2、Cam3以及Csw分别以其主表面(器件形成表面)朝上的状态安装，由此可以很好地固定在平面(称作提供在模块板的主表面中的＂腔体＂)中基本上为矩形的凹槽11内。芯片Cam1、Cam2、Cam3以及Csw主表面上的接合焊盘(下文仅称做＂焊盘＂)通过连接线(下文仅称做＂线＂)电连接到模块板MCB的主表面上对应的电极CE。线BW由例如金(Au)制成，并接合到MCB的主表面上没有设置过孔VH的电极CE的区域。这样可以避免下面的缺陷条件。也就是，虽然在电极CE的图形的过孔VH-设置区的表面中形成了细小的凹陷和突起，但是在线BW接合到凹陷和突起时的这种缺陷条件下，每个线BW的接合强度变弱，并且由于凹陷和突起而不能很好地接合线BW。换句话说，线BW到电极CE的无过孔VH区的接合可以提高线BW和电极CE的可靠性。
在较大的放大芯片Cam1中形成用于GSM900、GSM1800和GSM1900的第一级和中间级放大电路部分AM1(AM1a，AM1b)和AM2(AM2a，AM2b)(即，nMOSQn1和nMOSQn2)以及用于偏置电路BIAS的如电阻R7a、R7b、R8a、R8b、R9a和R9b等的元件。用于GSM900的最后一级放大电路部分AM3(AM3a)(即，nMOSQn3)较小的芯片Cam2中形成。同样用于GSM1800和GSM1900的最后一级放大电路部分AM3(AM3a)(即，nMOSQn3)在较小的芯片Cam3中形成。
开关BipQsw在芯片Csw中形成。焊盘BP1和BP2安置在芯片Csw的主表面上(参见图8和9)。焊盘P1是用于形成基极B的一部分并在平面中的圆形图形中形成。例如，线BW的一端连接焊盘BP1。线BW的另一端连接MCB的主表面上相应的没有设置过孔VH1(VH)的电极CE1(B，CE)的区域。另一方面，焊盘BP2是用于形成发射极电极E的一部分(即，其上施加电源电压Vdd的部分)，并在沿芯片Csw的长边延伸的平面带状的图形中形成。例如，十个线BW的一端连接焊盘BP2。线BW的另一端连接MCB的主表面上没有设置过孔VH2(VH)的电极(第一电极)CE2(B，CE)的区域。
同时，在本实施例1中，电连接到开关芯片Csw的发射极电极E的电极CE2经由例如两个过孔VH2电连接到第四层的相应的布线CL1(CL)。布线CL1是用来改变布线路径的布线。布线CL1通过分别位于与过孔VH2不同平面位置的三个过孔VH3电连接到对应于第六层(模块板MCB的背面)的对应电极(第三电极)CE3(CE，E)(参见图9)。形成的电极CE2和布线CL1要宽于用于正常传送路径的布线CL1。而且，模块板MCB背面上用于电源电压Vdd的电极CE3直接安置在芯片Csw的焊盘BP2下面。电极CE2和布线CL1的纵向延伸尺寸(布线路径长度)设置得短于等于模块板MCB背面上三个电极CE，优选模块板MCB的背面上的两个电极CE(参见图11和13)。在本发明人讨论的功率模块中，没有意识到以上提到的模块板每个布线电阻增加的问题。因此，电极CE2和CE3简单电连接并且用于连接它们的过孔VH2和VH3同样单独提供。而且，布线CL也形成得比本实施例1中的布线CL1更细长。因此布线电阻RA的阻值增加。另一方面，本实施例1能够减少由于以上结构造成的布线电阻RA。
开关芯片Csw的背面作为集电极C(即，其上施加电源电压Vcc的电极)。芯片Csw的背面的集电极C通过粘接剂12(如焊料等)连接到模块板MCB的主表面(第二布线层)的对应电极(第二电极)CE4。电极CE4在平面中基本上为矩形的图形中形成，稍大于芯片的尺寸。在本实施例1中，第二层的电极CE4通过例如两个过孔VH4电连接到第六层(模块板MCB的背面)的对应电极(第四电极)CE5(CE，C)。安置用于电源电压Vcc的电极CE5以便与用于电源电压Vdd的电极CE4相邻(参见图10)。在本发明人讨论的功率模块中，没有认识到有关上面提到的模块板的每个布线电阻的问题。因此，电极CE4和CE5简单电连接并且同样可以单独提供一个用于连接电极CE4和CE5的过孔VH4，由此导致布线电阻RB增加。相反，在本实施例1中，由于以上结构布线电阻RB同样降低。由此，根据本实施例1，由于布线电阻RA和RB可以降低，因此可以提高功率模块PM的输出特性。
同时，电连接模块板MCB的主表面的电极CE2和模块板MCB的内层布线CL1的过孔VH2的数量不限于两个，例如可以为三个或更多。如果增加了过孔VH2的数量，那么布线电阻RA也优选相应减少。然而，电极CE2必须延长以增大过孔VH2。可是，由于电极CE2安置在模块板MCB的主表面上，并且由于芯片8和为此使用的电极CE同样安置在电极CE2的周围，所以电极CE2不能以简单方式延长。如果尝试延长电极CE2，那么就不可避免地增加模块板MCB。因此，在本发明人讨论的产品中，用于电连接电极CE2和布线CL1的过孔VH2的数量优选为两个，但是由于它可以根据产品而改变，所以不具体限定。另一方面，由于用于电连接模块板MCB内层的布线CL和模块板MCB背面的电极CE3的过孔VH3略微具有用于它们的放置位置的余量，过孔VH3的数量制造得大于过孔VH2的数量，以便弥补上面提到的过孔VH2数量不增加的事实。由此，降低了布线电阻RA。用于电连接模块板MCB内层的布线CL1和模块板MCB背面的电极CE3的过孔VH3不限于三个，例如可以为四个或更多。然而，优选避免上面提到的方式造成模块板MCB的平面尺寸增加。如果从这个角度考虑，那么在本发明人讨论的产品中，用于电连接布线CL1和电极CE3的过孔VH3的数量优选为三个，但是由于它可以根据产品而改变，所以不具体限定。
顺便提及，电极CE4连接多个过孔VHt，每个过孔VHt具有散热作用，称为＂热过孔＂。电极CE4通过过孔VHt电气并且物理地连接到对应的下电极CE6。由此，可以使芯片Csw工作时产生的热量散发到外部。
对于芯片部分8，形成有用于形成匹配电路的电容元件、二极管元件、晶体管元件等以及功率开关电路6等。芯片部分8使用粘接材料连接到模块板MCB的主表面并与其电连接。顺便提及，电容元件同样可以不使用芯片部件而使用绝缘板10a的正面和背面上的导体层而在模块板MCB的对应内层中形成。
接下来，图15示出了功率模块的电源电压Vcc和相信息输出信号Pout(GSM1900)之间的关系曲线图。在Vcc控制的电路中产生的压降Vdrop可以如图4中表示。也就是，Vdrop＝Vdd-Vcc和Vdrop＝Vsat+(RA+RB)Idd。因此，RA+RB＝(Vdd-Vcc-Vsat)/Idd。在本实施例1中，Vdd＝3.1V，Idd＝2.3A，Vsat＝0.052V。在本实施例1中，由于以上提到的结构，模块板MCB的布线的串联电阻(RA+RB)可以设置为小于或等于52mW。由此，由于在以上表达式中电源电压Vcc可以设置得大于或等于2.929V，因此如图15所示，相信息输出信号Pout的输出电平可以设置得例如大于或等于要求规格(spec)的31.7dB。因此，即使由于例如数字蜂窝电话的电池消耗，提供给开关芯片Csw的电源电压Vdd在某种程度上降低，但是可以确保功率模块PM的输出，由此可以降低无线电波由于数字蜂窝电话的传送功率不够而不能到达基站的不良情况发生的频率。
接下来，图16示出了功率模块PM已封装在数字蜂窝电话的母板MB上的状态中的侧视图。母板MB包括具有例如多层布线结构的印刷电路板等。功率模块PM和此外的多个芯片部件8安装在母板MB的主表面上。以一种状态将功率模块PM安装在母板MB上，在该状态中模块板MCB背面上的电极CE和布线CLG与母板MB的主表面正对。功率模块PM的电极CE和它的布线CLG的电极以及芯片部件8使用粘接材料连接并且电连接到母板MB的对应电极。顺便提及，功率模块PM的芯片Cam1、Cam2、Cam3和Csw以及芯片部件8被包括例如硅橡胶等的密封部件14密封。
随后，图17示出了根据本实施例1使用功率模块PM的数字蜂窝电话的一个例子。图17中的符号ANT表示发送和接收信号波的天线。参考数字20表示前端模块，参考数字21表示基带电路，基带电路将可听或声音信号转变成基带信号，将接收的信号转变成可听信号并产生一个调制方案切换信号或带切换信号，参考数字22表示调制/解调电路，该电路降频变换接收信号并由此解调来产生基带信号并调制发送信号，FLT1和FLT2分别表示从接收信号中消除噪声和干扰波的滤波器。滤波器FLT1用于GSM，滤波器FLT2用于DCS。基带电路21包括多个半导体集成电路，例如DSP(数字信号处理器)或微处理器、半导体存储器等。前端模块20包括阻抗匹配电路MN1和MN2、低通滤波器LPF1和LPF2、开关电路23a和23b、电容C5和C6以及转换开关24。阻抗匹配电路MN1和MN2为分别连接到功率模块PM的对应的发送输出端子的电路，以实现阻抗匹配。低通滤波器LPF1和LPF2分别是衰减谐波电路。开关电路23a和23b分别是用于发送接收转换的开关电路。电容C5和C6分别为从接收信号上去除直流(dc)分量的元件。转换开关24是一个将信号分成GSM900带中信号和GSM1800/GSM1900中信号的电路。这些电路和元件安装在一个布线板上，构建成一个模块。顺便提及，开关电路23a和23b的切换或转换信号CT1和CT2由基带电路21提供。
<实施例2>
实施例2介绍开关芯片安置在模块板中心上的情况。
图18和19分别示出了根据实施例2的功率模块PM的模块板MCB的主表面和背面的平面图。在本实施例2中，开关芯片Csw安置在模块板MCB的中心。此时，用于模块板MCB背面上的电源电压Vdd和Vcc的电极CE3和CE5也安置在芯片Csw下面。也就是，电极CE3和CE5同样基本上安置在模块板MCB的背面的中心。顺便提及，空区(open area)提供在模块板MCB背面的参考电位提供布线CLG。电极CE3和CE5安置在它们对应的空区中。由此，电极CE3和CE5和布线CLG相互绝缘。
由于这种结构，连接芯片Csw的发射极电极E和用于电源电压Vdd的电极CE3的模块板MCB上的布线的长度，以及连接芯片Csw的集电极电极C和用于电源电压Vcc的电极CE5的模块板MCB上的布线的长度可以缩短。因此可以降低布线电阻RA和RB。因此，可以提高功率模块PM的输出特性。
即使在类似于实施例1方式的本实施例2中，连接芯片Csw的发射极电极E和模块板MCB的背面的电极CE3的模块板MCB上布线的路径(过孔VH和布线CL)，以及连接芯片Csw的集电极电极C和模块板MCB的背面的电极CE5的模块板MCB上的布线路径(过孔VH和布线CL)显然可以构形成多种路径。由此，可以进一步降低布线电阻RA和RB。因此，可以得到类似于实施例1的效果。
<实施例3>
本实施例3介绍连接功率模块的开关芯片的发射极电极和安置在模块板的背面上的发射极电极的布线路径的改进。
图20示出了根据本实施例3的功率模块PM的部分分解透视图。在本实施例3中，模块板MCB主表面上的电极CE2和模块板MCB背面上的电极CE3经由多个过孔VH5(VH)相互电连接，多个过孔VH5(VH)在从模块板MCB的主表面到它的背面的厚度方向中基本上线性地延伸。根据本实施例3，由于连接模块板MCB主表面上的电极CE2和模块板MCB背面上的电极CE3的布线路径变成线性而没有扭转和卷绕，与实施例1相比，布线路径的整个长度变短。因此，与实施例1相比，布线电阻RA可以降低。由此可以进一步提高功率模块PM的输出特性。
<实施例4>
实施例4将介绍一个过孔布局的改进型。
图21示出了根据本实施例4的功率模块PM的模块板MCB的部分截面图。符号WBA表示用于线BW的连接区。长度D1表示从模块板MCB的主表面到提供有布线CL1的布线层的距离(厚度)，长度D2表示从安置有布线CL1的布线到模块板MCB的背面的距离(厚度)。这里作为一个例子示出了长度D1＜长度D2时的情况。
在本实施例4中，两个过孔VH2安置在模块板MCB主表面上的电极CE2和布线CL1之间，三个过孔VH3安置在布线CL1和模块板MCB背面上的电极CE3之间。也就是，在本实施例4中，安置在较长长度D2的位置处的过孔VH3的数量设置得多于安置在较短长度D1的位置处的过孔VH2的数量。根据以上介绍的本实施例4，安置在布线长度变长的位置处的过孔VH3的数量设置得大于安置在布线长度变长的位置处的过孔VH2的数量，由此可以抑制在布线长度变长的位置处的布线电阻增加，并且降低了电极CE2和CE3之间的布线电阻RA。
<实施例5>
本实施例5将介绍模块板中布线布局的改进型。图22示出了根据本实施例5的功率模块PM的部分分解透视图。在本实施例5中，布线CL2添加到电极CE2和CE3之间的布线路径中。也就是，模块板MCB主表面上的电极CE2通过两个过孔VH2电连接到对应的两个布线CL1和CL2。布线CL1和CL2在模块板MCB的不同布线层中形成并通过三个过孔VH3电连接到模块板MCB背面上的电极CE3。可以用类似于以上介绍的结构构形连接芯片Csw背面上的集电极电极C(CE4)和MCB背面上的电极CE5的布线路径。
根据本实施例5，由于如上所述添加了布线CL2进一步降低了布线电阻RA，因此可以进一步提高功率模块PM的输出特性。
虽然在示出的实施例的基础上具体地介绍了本发明人所做的发明，但是本发明不限于各实施例。不必说可以在本发明的范围内不脱离其实质进行多种变化。
虽然在实施例1到5中提供了功率模块的三级放大电路部分，然而例如可以采用两级结构或四级结构。
虽然实施例1到5分别介绍了功率模块的两个放大电路部分在一个半导体芯片中形成并且其它放大电路部分在另一半导体芯片中形成的情况，但是本发明不限于此。所有这三个放大电路部分可以形成在一个半导体芯片中。
虽然实施例1到5分别介绍了本发明应用于能够处理GSM900、GSM1800和GSM1900三个频带的三带系统，但是本发明也可以应用于能够处理GSM900和GSM1800的两频带的无线电波的所谓双带系统。
虽然主要介绍了本发明人制成的发明应用于属于本发明背景的应用领域的数字蜂窝电话的情况，但是本发明不限于此。本发明甚至可以应用于如PDA(个人数字助理)等的移动信息处理装置以及如具有通信功能的个人计算机的信息处理装置。
下面简要介绍本申请公开的本发明的典型例的有益效果：
半导体器件包括用于电源控制电路的开关元件的晶体管的第一半导体芯片、包括其上由作为源或电源的电源控制电路提供电源电压的放大电路的第二半导体芯片、以及具有安装在主表面上的第一和第二半导体芯片的布线板。在布线板的布线路径中提供在布线板的主表面和背面相交的方向中延伸的连接部分，布线路径连接第一半导体芯片的每个电源电极和布线板背面上与其对应的电源电极。而且，多个连接部分连接到第一半导体芯片的电源电极和布线板背面上的电源电极。由此，可以提高半导体器件的输出特性。

Claims (20)

1、一种半导体器件，包括：
第一半导体芯片，包括组成电源控制电路的双极晶体管，该电源控制电路将第一电压转换成第二电压；
第二半导体芯片，包括将第二电压作为电源使用的放大电路；以及
装备有第一和第二半导体芯片的布线板，
其中布线板包括第一表面，其上安装有第一和第二半导体芯片，以及第二表面，其在与第一表面相对的表面上提供，
其中在第一表面上提供用于双极晶体管的发射极的第一电极和用于双极晶体管的集电极的第二电极，
其中在第二表面上提供用于第一电压的第三电极和用于第二电压的第四电极，以及
其中在布线板的布线路径中提供在布线板的第一和第二表面相交的方向中延伸的连接部分，布线路径将第一表面的第一电极和第二表面的第三电极相互电连接，多个连接部分连接到第一电极和第三电极。
2、根据权利要求1所述的半导体器件，其中在布线板的布线路径中提供在与布线板的第一和第二表面相交的方向中延伸的连接部分，布线路径将第一表面的第二电极和第二表面的第四电极相互电连接，多个连接部分连接到第二电极和第四电极。
3、根据权利要求1所述的半导体器件，其中在第一半导体芯片中提供的发射极和布线板的第一电极经由连接线相互电连接。
4、根据权利要求3所述的半导体器件，其中每个连接线连接到第一电极的区域，没有连接部分连接到该区域。
5、根据权利要求1所述的半导体器件，其中布线板安装在蜂窝电话中。
6、根据权利要求1所述的半导体器件，其中放大电路适合于放大多个频带中的信号。
7、根据权利要求6所述的半导体器件，其中多个频带是900MHz带、1800MHz以及1900Mhz带。
8、根据权利要求1所述的半导体器件，其中多个连接部分连接到分别在一种状态中提供的第一电极和第三电极，在所述状态中该第一电极和第三电极线性延伸以使从第一电极到达第三电极。
9、根据权利要求1所述的半导体器件，其中在布线路径中提供在与布线板的第一和第二表面相交的方向中延伸的连接部分，布线路径将第一表面的第一电极和第二表面的第三电极相互电连接，并且每个电极和布线的布线路径长度短于多个电极中三个的长度，所述多个电极包括安置在布线板的第二表面上的第三和第四电极。
10、根据权利要求1所述的半导体器件，其中布线板第二表面上的第三电极直接提供在第一表面上第一半导体芯片的发射极电极下面。
11、根据权利要求1所述的半导体器件，其中通过在布线板中定义的过孔内提供导电膜来形成连接部分。
12、一种半导体器件，包括：
第一半导体芯片，包括将第一电压转换成第二电压的电源控制电路的双极晶体管；
第二半导体芯片，包括将第二电压作为电源使用的放大电路；以及
装备有第一和第二半导体芯片的布线板，
其中布线板包括第一表面，其上安装有第一和第二半导体芯片，以及第二表面，其在与第一表面相对的表面上提供，
其中在第一表面上提供用于双极晶体管的发射极的第一电极和用于双极晶体管的集电极的第二电极，
其中用于第一电压的第三电极，其通过布线板的布线路径电连接到第一电极，以及用于第二电压的第四电极，其通过布线板的布线路径电连接到第二电极，在第二表面上提供所述第三和第四电极，以及
其中第三电极和第四电极彼此邻接安置。
13、根据权利要求12所述的半导体器件，其中在布线板的布线路径中提供在与布线板的第一和第二表面相交的方向中延伸的连接部分，布线路径将第一表面的第一电极和第二表面的第三电极相互电连接，多个连接部分连接到第一电极和第三电极。
14、根据权利要求12所述的半导体器件，其中在第一半导体芯片中提供的发射极电极和布线板的第一电极经由连接线相互电连接。
15、根据权利要求14所述的半导体器件，其中在布线板的布线路径中提供在与布线板的第一和第二表面相交的方向中延伸的连接部分，布线路径将第一表面的第一电极和第二表面的第三电极相互电连接，多个连接部分连接到第一电极和第三电极，每个连接线连接到第一电极的区域，没有连接部分连接到该区域。
16、根据权利要求12所述的半导体器件，其中在布线板的布线路径中提供在与布线板的第一和第二表面相交的方向中延伸的连接部分，布线路径将第一表面的第二电极和第二表面的第四电极相互电连接，多个连接部分连接到第二电极和第四电极。
17、根据权利要求12所述的半导体器件，其中布线板第二表面上的第三电极直接提供在第一表面上的第一半导体芯片的发射极电极下面。
18、一种半导体器件，包括：
第一半导体芯片，包括将第一电压转换成第二电压的电源控制电路的场效应晶体管；
第二半导体芯片，包括将第二电压作为电源使用的放大电路；以及
装备有第一和第二半导体芯片的布线板，
其中布线板包括第一表面，其上安装有第一和第二半导体芯片，以及第二表面，其在与第一表面相对的表面上提供，
其中在第一表面上提供用于场效应晶体管的发射极电极的第一电极和用于场效应晶体管的集电极电极的第二电极，
其中在第二表面上提供用于第一电压的第三电极，以及用于第二电压的第四电极，以及
其中在布线板的布线路径中提供在与布线板的第一和第二表面相交叉的方向中延伸的连接部分，布线路径将第一表面的第一电极和第二表面的第三电极相互电连接，多个连接部分连接到第一电极和第三电极。
19、根据权利要求18所述的半导体器件，其中在布线板的布线路径中提供在与布线板的第一和第二表面相交的方向中延伸的连接部分，布线路径将第一表面的第二电极和第二表面的第四电极相互电连接，多个连接部分连接到第二电极和第四电极。
20、根据权利要求18所述的半导体器件，其中在第一半导体芯片中提供的源极和布线板的第一电极通过连接线相互电连接，每个连接线连接到第一电极的区域，没有连接部分连接到该区域。
CNA200410032814XA 2003-04-11 2004-04-12 半导体器件 Pending CN1551350A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003107245A JP2004319550A (ja) 2003-04-11 2003-04-11 半導体装置
JP2003107245 2003-04-11

Publications (1)

Publication Number Publication Date
CN1551350A true CN1551350A (zh) 2004-12-01

Family

ID=33127984

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200410032814XA Pending CN1551350A (zh) 2003-04-11 2004-04-12 半导体器件

Country Status (3)

Country Link
US (2) US7091587B2 (zh)
JP (1) JP2004319550A (zh)
CN (1) CN1551350A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364345A (zh) * 2010-06-21 2012-02-29 英飞凌科技股份有限公司 具有并联电阻的电路装置
CN112148081A (zh) * 2020-09-11 2020-12-29 北京比特大陆科技有限公司 多相交错降压电源和电子设备

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
JP4436706B2 (ja) * 2004-03-25 2010-03-24 三洋電機株式会社 混成集積回路装置
DE102004017528A1 (de) * 2004-04-08 2005-11-03 Infineon Technologies Ag Sendeanordnung und Verfahren zum Betreiben eines Verstärkers in einer Sendeanordnung
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
US7769355B2 (en) * 2005-01-19 2010-08-03 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US7202735B2 (en) * 2005-01-19 2007-04-10 Micro-Mobio Multi-band power amplifier module for wireless communication devices
JP5168146B2 (ja) 2006-08-09 2013-03-21 日立金属株式会社 高周波部品
US7996987B2 (en) 2006-10-17 2011-08-16 Broadcom Corporation Single footprint family of integrated power modules
JP5233338B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5233336B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5233337B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN101478815B (zh) * 2008-12-15 2010-10-13 华为技术有限公司 微波系统中的发射装置、发信功率控制方法及其控制装置
JP5442424B2 (ja) * 2009-12-25 2014-03-12 新光電気工業株式会社 半導体装置
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
KR20170056391A (ko) * 2015-11-13 2017-05-23 삼성전기주식회사 프론트 엔드 모듈
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
JP2021052377A (ja) * 2019-09-20 2021-04-01 株式会社村田製作所 高周波モジュールおよび通信装置
KR102578431B1 (ko) * 2021-04-27 2023-09-15 베렉스주식회사 와이어 본딩 기술을 이용한 극성 선택이 가능한 디지털 전원 제어회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635751A (en) * 1991-09-05 1997-06-03 Mitsubishi Denki Kabushiki Kaisha High frequency transistor with reduced parasitic inductance
DE69630512T2 (de) * 1995-09-29 2004-05-06 Matsushita Electric Industrial Co., Ltd., Kadoma Leistungsverstärker und kommunikationsvorrichtung
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP2002111415A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 高周波電力増幅装置及び無線通信機
JP2002151982A (ja) * 2000-11-15 2002-05-24 Hitachi Ltd 高周波電力増幅回路及び無線通信機並びに無線通信システム
GB2384328A (en) * 2002-01-16 2003-07-23 Mitel Knowledge Corp Regulated power supply starting circuit
EP1538640B1 (en) * 2003-12-05 2016-11-16 NGK Spark Plug Co., Ltd. Capacitor and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364345A (zh) * 2010-06-21 2012-02-29 英飞凌科技股份有限公司 具有并联电阻的电路装置
CN102364345B (zh) * 2010-06-21 2015-07-01 英飞凌科技股份有限公司 具有所装配的电路载体的电路装置及相应功率半导体模块
CN112148081A (zh) * 2020-09-11 2020-12-29 北京比特大陆科技有限公司 多相交错降压电源和电子设备
CN112148081B (zh) * 2020-09-11 2022-06-03 北京比特大陆科技有限公司 多相交错降压电源和电子设备

Also Published As

Publication number Publication date
US20040201094A1 (en) 2004-10-14
JP2004319550A (ja) 2004-11-11
US20060261460A1 (en) 2006-11-23
US7091587B2 (en) 2006-08-15

Similar Documents

Publication Publication Date Title
CN1551350A (zh) 半导体器件
US10903806B2 (en) Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages
US9866178B2 (en) Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages
KR100613933B1 (ko) 이중대역 이동전화기를 위한 2개의 전력증폭기를 갖는 증폭기 모듈
JP5199307B2 (ja) 半導体装置
KR102250612B1 (ko) 고조파 종단 회로를 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
US10529686B2 (en) Mobile device with radio frequency transmission line
CN1652333A (zh) 高频电路模块
WO2004023649A1 (ja) 高周波電力増幅用電子部品および無線通信システム
CN102545950A (zh) 高频模块及无线通信系统
CN1578121A (zh) 高频功率放大器电路和无线通信系统
JP2002076267A (ja) 無線送受信装置
JP2009130006A (ja) 半導体装置
JP2003051751A (ja) 電子部品および無線通信機
EP3780387B1 (en) Integrated multiple-path power amplifier with interdigitated transistors
CN107068634A (zh) 一种小型化高散热性的多芯片功率放大器结构及其制作方法
CN1263332C (zh) 高频电路装置
CN101292349B (zh) 包括具有与接线耦接的电极的元件的器件
JP2005535227A (ja) 分布型電力増幅器のためのハイブリット構造
CN1265456C (zh) 电子器件
CN206412345U (zh) 一种小型化高散热性的多芯片功率放大器结构
CN104900539A (zh) 实现宽带高效、小尺寸低成本的内匹配器件制作方法
CN105897178B (zh) 一种高良率的倒装芯片线性功率放大器及其应用
CN105897180B (zh) 一种高良率的平衡散热的倒装芯片线性功率放大器及其应用
JP2006324540A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication