CN1551489A - 可变阻抗电路以及使用它的放大器、乘法器、高频电路 - Google Patents

可变阻抗电路以及使用它的放大器、乘法器、高频电路 Download PDF

Info

Publication number
CN1551489A
CN1551489A CNA2004100287915A CN200410028791A CN1551489A CN 1551489 A CN1551489 A CN 1551489A CN A2004100287915 A CNA2004100287915 A CN A2004100287915A CN 200410028791 A CN200410028791 A CN 200410028791A CN 1551489 A CN1551489 A CN 1551489A
Authority
CN
China
Prior art keywords
terminal
transistor
circuit
variable
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100287915A
Other languages
English (en)
Inventor
马场清一
广
二改教广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1551489A publication Critical patent/CN1551489A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types

Abstract

本发明涉及可变阻抗电路、可变增益型差动放大器、乘法器、高频电路和差动分布型放大器。晶体管(1、2)的集电极分别通过电阻(3、4)连接在接收电源电压(Vcc)的电源端子(NVC)上。晶体管(1、2)的发射极分别通过电阻(5、6)连接在接地端子上。在连接在晶体管(1、2)的发射极上的节点(N1、N2)之间串联分流电阻(7)、FET(9)和分流电阻(8)。FET(9)的栅极通过电阻(10)连接在接收控制电压(AGC)的控制端子(NG)上。分流电阻(7、8)和FET(9)构成可变电阻电路(20)。提供不改变工作电流，就能实现低失真的可变增益型差动放大器和使用它的乘法器。

Description

可变阻抗电路以及使用它的放大器、乘法器、高频电路
技术领域
本发明涉及可变阻抗电路、使用它的可变增益型差动放大器、使用它的乘法器、差动分布型放大器和使用它们的高频电路。
背景技术
从以往就使用可变增益型差动放大器(带可变增益功能的差动放大器)。在使用双极性晶体管、MOSFET(金属氧化物场效应晶体管)等Si(硅)器件的集成电路中，作为可变增益型差动放大器，具有吉伯型结构的放大器和OTA(运算跨导放大器：operational transconductance amplifier)结构的放大器成为主流。
具有吉伯型结构的放大器具有宽阔的可变增益范围，但是在耗电和噪声特性方面差。因此，在移动通信等中，一般使用在差动放大器中设置由FET开关构成的可变阻抗电路的OTA结构。
图35是表示具有OTA结构的以往的可变增益型差动放大器结构的电路图。
图35的可变增益型差动放大器由双极性晶体管(以下简称为晶体管)101、102、电阻103、104、105、106、n-MOSFET(以下简称为FET)107构成。FET107构成可变阻抗电路50。
晶体管101的基极连接在接收输入信号RFin(+)的输入端子NI1上，晶体管102的基极连接在接收输入信号RFin(-)的输入端子NI2上。输入信号RFin(+)、RFin(-)是差动输入。晶体管101、102的集电极分别通过电阻103、104连接在接收电源电压Vcc的电源端子NVC上。晶体管101、102的发射极分别通过电阻105、106连接在接地端子上。此外，晶体管101、102的集电极分别连接在输出端子NO1、NO2上。从输出端子NO1、NO2分别导出输出信号RFout(-)、RFout(+)。输出信号RFout(+)、RFout(-)是差动输出。
在连接在晶体管101、102的发射极上的节点N1、N2之间连接有FET107。FET107的栅极通过电阻连接在接收控制电压AGC的控制端子NG上。
在图35的可变增益型差动放大器中，在FET107的栅极上外加控制电压AGC，通过改变FET107的源漏极间电阻，进行增益控制。例如，如果使FET107为导通状态，就取得最大增益和低噪声特性。这时，适合于微小的高频信号的放大。此外，如果使FET107为断开状态，则衰减量变为最大(最小增益)，失真特性提高。这时，对电场强度高的状态下的交叉调制很强。
在吉伯型乘法器中，提出与具有OTA结构的可变增益型差动放大器同样的结构。
图36是表示高频接收机中使用的以往的差动输入输出高频电路的结构的图。
图36的差动输入输出高频电路由可变增益型放大器610、乘法器620和可变增益型中间频带放大器(以下称作IF放大器)630构成。向可变增益型放大器610输入差动信号，输出由可变增益型IF放大器630放大的差动信号。向可变增益型放大器610和可变增益型IF放大器630提供用于控制增益的控制电压AGC。
可变增益型放大器610由具有可变增益功能的差动放大器构成，乘法器620由不具有可变增益功能的吉伯型乘法器构成，IF放大器630由具有可变增益功能的差动放大器构成。
因此，在这样的差动输入输出高频电路中，初级中使用的差动放大器的动态范围大幅度影响高频接收机的动态范围。这时，吉伯型乘法器不变为最佳的工作状态，动态范围减小。
因此，提出了在具有高频放大器、混频器、中间频率检波电路的接收装置中，设置控制高频放大器和混频器的增益的AGC(自动增益控制)电路(例如，参照专利文献1)。
作为从微波频带到毫米波，跨一个倍频以上的频带工作的放大器，都知道分布型放大器(例如参照专利文献2～4)。
图37是表示以往的分布型放大器的结构一例的电路图。分布型放大器具有多个晶体管TR1～TR4，多个晶体管TR1～TR4的栅极(输入端子)通过由高阻抗传输线路或电感元件构成的电感性元件IL1～IL4连接，多个晶体管TR1～TR4的漏极(输出端子)通过由高阻抗传输线路或电感元件构成的电感性元件OL1～OL4连接。据此，由各晶体管TR1～TR4的寄生电容(输入一侧栅源间电容和输出一侧的漏源间电容)、这些电感性元件IL1～IL4、OL1～OL4构成模拟传输线路。结果，在宽阔频带中取得输入输出阻抗的匹配。一般，晶体管的级数越多，分布型放大器就在越宽的频带中工作。
[专利文献1]特开平5-300039号公报
[专利文献2]特开平9-252228号公报
[专利文献3]特开平11-88079号公报
[专利文献4]特开2003-209448号公报
[专利文献5]特开2003-298370号公报
可是，在图35所示的可变增益型差动放大器中，可变阻抗电路50在FET的夹断电压附近的控制电压的区域中具有强的非线性。据此，在特定的控制电压附近，失真特性恶化。因此，在进行连续的增益控制时，当提供了在FET中波形失真增大的控制电压时，可变增益型差动放大器的失真特性恶化。
在可变增益型差动放大器中，为了改善失真特性，考虑到增加晶体管1O1、102的发射极电阻。可是，可变增益型差动放大器的工作电流按照增益的变化而变化。
根据用途，有时希望在不改变工作电流的情况下，改善可变增益型差动放大器的失真。
此外，在图35的可变增益型差动放大器的中，当输入功率水平一定时，当高增益时，输出功率水平增高，输入输出特性容易饱和。这是因为可变增益型差动放大器的工作电流不按照增益的变化而变化。
根据用途，有时希望通过按照输出功率水平设定工作电流，抑制输入输出特性的饱和。
在使用图35的可变增益型差动放大器的以往的接收装置中，无法实现充分高的动态范围。
分布型放大器在高速数字信号传输系统中使用。在这样的高速数字信号传输系统中，当输入水平变动时，为了使增益变化，放大器具有可变增益功能是有效的。
因此，提出在分布型放大器的各放大部中使用级联的晶体管，使这些晶体管分别导通和断开的结构(参照专利文献4)。
可是，在分别使晶体管导通和断开的结构中，增益只离散变化。
发明内容
本发明的目的在于：提供不改变工作电流，就能实现低失真的可变阻抗电路、使用它的可变增益型差动放大器、使用它的乘法器。
本发明的另一目的在于：提供抑制输入输出特性的饱和，并且能实现低失真的可变阻抗电路、使用它的可变增益型差动放大器、使用它的乘法器。
本发明的又一目的在于：提供能实现足够高的动态范围，并且能实现低失真的高频电路。
本发明的再一目的在于：提供能在宽阔频带中使增益连续变化的差动分布型放大器。
须指出的是，在本发明中，在乘法器中也包含混频器。
第一发明的可变增益型差动放大器包括：具有接收第一输入信号的第一端子、通过第一负载连接在第一电位上的第二端子、通过第一阻抗元件连接在第二电位上的第三端子的第一晶体管；具有接收第二输入信号的第一端子、通过第二负载连接在第一电位上的第二端子和通过第二阻抗元件连接在第二电位上的第三端子的第二晶体管；连接在第一晶体管的第三端子和第二晶体管的第三端子间的可变阻抗电路。可变阻抗电路包含串联在第一晶体管的第三端子和第二晶体管的第三端子间的第一电阻要素、可变阻抗元件和第二电阻要素；对可变阻抗元件的控制端子提供控制电压。
在本发明的可变增益型差动放大器中，第一和第二输入信号由第一和第二晶体管差动放大。这时，按照控制电压，可变阻抗电路的可变阻抗元件的阻抗变化，可变增益型差动放大器的增益变化。
此外，通过可变阻抗电路的第一和第二电阻要素，改善失真特性。这时，流向第一和第二晶体管的工作电流不变化。因此，不使工作电流变化，能实现低失真。
第二发明的乘法器包括：具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶体管；可变阻抗电路。第一晶体管的第一端子接收第一输入信号，第二端子通过第一负载连接在第一电位上，第三端子连接在第五晶体管的第二端子上；第二晶体管的第一端子接收第二输入信号，第二端子通过第二负载连接在第一电位上，第三端子连接在第五晶体管的第二端子上；第三晶体管的第一端子接收第二输入信号，第二端子通过第一负载连接在第一电位上，第三端子连接在第六晶体管的第二端子上；第四晶体管的第一端子接收第一输入信号，第二端子通过第二负载连接在第一电位上，第三端子连接在第六晶体管的第二端子上；第五晶体管的第一端子接收第三输入信号，第三端子通过第一阻抗元件连接在第二电位上；第六晶体管的第一端子接收第四输入信号，第三端子通过第二阻抗元件连接在第二电位上；可变阻抗电路包含串联在第五晶体管的第三端子和第六晶体管的第三端子之间的第一电阻要素、可变阻抗元件和第二电阻要素；对可变阻抗元件的控制端子提供控制电压。
在本发明的乘法器中，通过第一～第四晶体管把第一和第二输入信号差动放大，通过第五和第六晶体管把第三和第四输入信号差动放大，把第一和第二输入信号的差动放大结果以及第三和第四输入信号的差动放大结果相乘。这时，按照控制电压，可变阻抗电路的可变阻抗元件的阻抗变化，乘法器的增益变化。
此外，通过可变阻抗电路的第一和第二电阻要素改善失真特性。这时，流向第五和第六晶体管的工作电流不变化。因此，不改变工作电流，就能实现低失真。
第三发明的可变阻抗电路包含：被提供等电位的第一和第二节点；串联在第一节点和第二节点之间的第一电阻要素、可变阻抗元件和第二电阻要素；对可变阻抗元件的控制端子提供控制电压。
在本发明的可变阻抗电路中，通过改变控制电压，在第一节点和第二节点之间为等电位的状态下，能使第一节点和第二节点之间的阻抗变化。这时，第一节点和第二节点的电位相等，所以电流不流向第一电阻要素、可变阻抗元件、第二电阻要素。
因此，当在可变增益型放大器或乘法器中使用该可变阻抗电路时，能减少耗电。
第四发明的可变增益型差动放大器包括：具有接收第一输入信号的第一端子、通过第一负载连接在第一电位上的第二端子、通过第一阻抗元件连接在第二电位上的第三端子的第一晶体管；具有接收第二输入信号的第一端子、通过第二负载连接在第一电位上的第二端子和通过第二阻抗元件连接在第二电位上的第三端子的第二晶体管；连接在第一晶体管的第三端子和第二晶体管的第三端子间的可变阻抗电路；可变阻抗电路包含：串联在第一晶体管的第三端子和第二晶体管的第三端子间的第一和第二可变阻抗元件；连接在第一可变阻抗元件和第二可变阻抗元件的连接点与第二电位之间的电阻要素；对第一和第二可变阻抗元件的控制端子提供控制电压。
在本发明的可变增益型差动放大器中，第一和第二输入信号由第一和第二晶体管差动放大。这时，按照控制电压，可变阻抗电路的第一和第二可变阻抗元件的阻抗变化，可变增益型差动放大器增益变化。
此外，在高增益时，工作电流增加，在低增益时(衰减时)，工作电流减少。据此，改善高增益时的输入输出特性的饱和。结果，输入输出特性的线性提高，改善失真特性。
第五发明的乘法器包括：具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶体管；可变阻抗电路；第一晶体管的第一端子接收第一输入信号，第二端子通过第一负载连接在第一电位上，第三端子连接在第五晶体管的第二端子上；第二晶体管的第一端子接收第二输入信号，第二端子通过第二负载连接在第一电位上，第三端子连接在第五晶体管的第二端子上；第三晶体管的第一端子接收第二输入信号，第二端子通过第一负载连接在第一电位上，第三端子连接在第六晶体管的第二端子上；第四晶体管的第一端子接收第一输入信号，第二端子通过第二负载连接在第一电位上，第三端子连接在第六晶体管的第二端子上；第五晶体管的第一端子接收第三输入信号，第三端子通过第一阻抗元件连接在第二电位上；第六晶体管的第一端子接收第四输入信号，第三端子通过第二阻抗元件连接在第二电位上；可变阻抗电路包含：串联在第五晶体管的第三端子和第六晶体管的第三端子间的第一和第二可变阻抗元件；连接在第一可变阻抗元件和第二可变阻抗元件的连接点与第二电位之间的电阻要素；对第一和第二可变阻抗元件的控制端子提供控制电压。
在本发明的乘法器中，通过第一～第四晶体管把第一和第二输入信号差动放大，通过第五和第六晶体管把第三和第四输入信号差动放大，把第一和第二输入信号的差动放大结果和第三和第四输入信号的差动放大结果相乘。这时，按照控制电压，可变阻抗电路的第一和第二可变阻抗元件的阻抗变化，乘法器的增益变化。
此外，在高增益时，工作电流增加，在低增益时(衰减时)工作电流减少。据此，改善高增益时的输入输出特性的饱和。结果，输入输出特性的线性提高，失真特性改善。
第六发明的可变阻抗电路包括：第一、第二、第三、第四、第五节点；串联在第一节点和第二节点之间的第一和第二可变阻抗元件；连接在第一节点和第三节点之间的第一电阻要素；连接在第二节点和第四节点之间的第二电阻要素；连接在第一可变阻抗元件和第二可变阻抗元件的连接点与第五节点之间的第三电阻要素；对第一、第二、第三、第四、第五节点分别提供第一、第二、第三、第四、第五电位；第一和第二电位相等；对第一和第二可变阻抗元件的控制端子提供控制电压。
在本发明的可变阻抗电路中，按照控制电压，能使流向第一、第二、第三电阻元件的电流变化。据此，可变阻抗电路作为可变电流源工作。
因此，当在可变增益放大电路或乘法器中使用该可变阻抗电路时，能按照增益的变化使工作电流变化。结果，能抑制输入输出特性的饱和，能实现低失真。
第七发明的可变阻抗电路在第六发明的可变阻抗电路的结构中，第三、第四以及第五电位与第一以及第二电位不同，第三、第四以及第五电位相等。
这时，流过第一电阻要素和第二电阻要素的电流相等。
第八发明的高频电路包括：接收第一和第二输入信号的第一或第四发明的差动放大器；第二或第五发明的乘法器；把差动放大器的第一和第二晶体管的第二端子的输出信号作为第三和第四输入信号提供给乘法器的第五和第六晶体管的第一端子；对差动放大器的可变阻抗电路提供第一控制电压，对乘法器的可变阻抗电路提供第二控制电压。
在本发明的高频电路中，通过改变第一控制电压，能改变差动放大器的增益，通过改变第二控制电压，能改变乘法器的增益。这时，差动放大器和乘法器的增益范围成为差动放大器的增益范围和乘法器的增益范围相乘的范围。
外加控制电压，使输入功率水平低时，可变阻抗电路的阻抗最低。这时，差动放大器、乘法器同时在最大增益和最小噪声指数下工作。因此，在该高频电路中，在低输入功率水平时，接收灵敏度变为最大。
相反，外加控制电压，使输入功率水平高时，可变阻抗电路的阻抗最高。这时，差动放大器、乘法器同时在最小增益下工作。因此，该高频电路在高输入功率水平时，以最大衰减量工作，所以交叉调制失真和交叉调制变为最小。
这样，通过用差动放大器和乘法器双方控制增益，实现具有高的动态范围的高频电路。
通过使用第一或第四发明的差动放大器和第二或第五发明的乘法器，失真特性提高。
第九发明的高频电路包括：差动放大器；乘法器；差动放大器包含：具有接收第一输入信号的第一端子、通过第一负载连接在第一电位上的第二端子、通过第一阻抗元件连接在第二电位上的第三端子的第一晶体管；具有接收第二输入信号的第一端子、通过第二负载连接在第一电位上的第二端子和通过第二阻抗元件连接在第二电位上的第三端子的第二晶体管；连接在第一晶体管的第三端子和第二晶体管的第三端子间，具有按照第一控制电压变化的阻抗的第一可变阻抗电路；乘法器包括：具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶体管；第二可变阻抗电路；第一晶体管的第一端子接收第三输入信号，第二端子通过第一负载连接在第一电位上，第三端子连接在第五晶体管的第二端子上；第二晶体管的第一端子接收第四输入信号，第二端子通过第二负载连接在第一电位上，第三端子连接在第五晶体管的第二端子上；第三晶体管的第一端子接收第四输入信号，第二端子通过第一负载连接在第一电位上，第三端子连接在第六晶体管的所述第二端子上；第四晶体管的第一端子接收第三输入信号，第二端子通过第二负载连接在第一电位上，第三端子连接在第六晶体管的第二端子上；第五晶体管的第一端子接收第五输入信号，第三端子通过第一阻抗元件连接在第二电位上；第六晶体管的第一端子接收第六输入信号，第三端子通过第二阻抗元件连接在第二电位上；第二可变阻抗电路包含连接在第五晶体管的第三端子和第六晶体管的第三端子之间，按照第二控制电压变化的阻抗；差动放大器的第一和第二晶体管的第二端子的输出信号作为第五和第六输入信号提供给乘法器的第五和第六晶体管的第一端子。
在本发明的高频电路中，通过改变第一控制电压，能改变差动放大器的增益，通过改变第二控制电压，能改变乘法器的增益。这时，差动放大器和乘法器的增益范围成为改变差动放大器的增益范围和乘法器的增益范围相乘的范围。
外加控制电压，使输入功率水平低时，可变阻抗电路的阻抗最低。这时，差动放大器、乘法器同时在最大增益和最小噪声指数下工作。因此，在该高频电路中，在低输入功率水平时，接收灵敏度变为最大。
相反，外加控制电压，使输入功率水平高时，可变阻抗电路的阻抗最高。这时，差动放大器、乘法器同时在最小增益下工作。因此，该高频电路在高输入功率水平时，以最大衰减量工作，所以交叉调制失真和交叉调制变为最小。
这样，通过用差动放大器和乘法器双方控制增益，实现具有高的动态范围的高频电路。
第十发明的高频电路在第八或第九发明的高频电路的结构中，第一和第二控制电压是公共的电压。
这时，通过公共电压控制差动放大器和乘法器双方的增益。
第十一发明的高频电路在第八～第十发明中的任意一个发明的高频电路的结构中，第一和第二输入信号是给定频率范围的信号，第一和第二输出信号是一定频率的信号。
这时，能把给定频率范围的第一和第二输入信号变换为一定频率的第一和第二输出信号。
第十二发明的高频电路在第八～第十一发明中的任意一个发明的高频电路的结构中，差动放大器包含第一或第四发明的差动放大器。这时，失真特性提高。
第十三发明的高频电路在第八～第十一发明中的任意一个发明的高频电路的结构中，乘法器包含第二或第五发明的乘法器。这时，失真特性提高。
第十四发明的高频电路包括：接收给定频率范围的第一和第二输入信号的可变增益型差动放大器；接收可变增益型差动放大器的输出信号，导出一定频率的第一和第二输出信号的可变增益型乘法器；可变增益型差动放大器和可变增益型乘法器的增益由公共控制电压控制。
在本发明的高频电路中，能把给定范围的第一和第二输入信号变换为一定频率的第一和第二输出信号。此外，通过公共的控制电压，控制可变增益型差动放大器和可变增益型乘法器的增益范围。这时，可变增益型差动放大器和可变增益型乘法器的增益范围成为可变增益型差动放大器的增益范围和可变增益型乘法器的增益范围相乘的范围。
当输入功率水平低时，同时以最大增益和最小的噪声指数使可变增益型差动放大器和可变增益型乘法器工作。据此，在高频电路中，在低输入功率水平时，接收灵敏度变为最大。
相反，当输入功率水平高时，同时使可变增益型差动放大器和可变增益型乘法器以最小增益工作。据此，该高频电路在高输入功率水平时，以最大衰减量工作，所以交叉调制失真和交叉调制变为最小。
这样，通过用差动放大器和乘法器双方控制增益，实现具有高的动态范围的高频电路。
发明15的差动分布型放大器包括：由多个电感性要素构成，接收第一输入信号的第一传输电路；由多个电感性要素构成，接收第二输入信号的第二传输电路；由多个电感性要素构成的第三传输电路；由多个电感性要素构成的第四传输电路；多个差动放大器；多个差动放大器分别包含：具有连接在第一传输电路的所述多个电感性要素的任意一个上的第一端子、连接在第三传输电路的多个电感性要素的任意一个上的第二端子、第三端子的第一晶体管；具有连接在第二传输电路的多个电感性要素的任意一个上的第一端子、连接在第四传输电路的多个电感性要素的任意一个上的第二端子、第三端子的第一晶体管；连接在第一晶体管的第三端子和第二晶体管的第三端子之间的可变阻抗电路；可变阻抗电路包含：串联在第一晶体管的第三端子和第二晶体管的第三端子之间的第一和第二可变阻抗元件；连接在第一可变阻抗元件和第二可变阻抗元件的连接点与基准电位之间的电阻要素；对第一和第二可变阻抗元件的控制端子提供控制电压。
在本发明的差动分布型放大器中，第一和第二输入信号通过第一和第二传输线路提供给多个差动放大器，由多个差动放大器的第一和第二晶体管差动放大。由多个差动放大器差动放大的信号通过第三和第四传输线路作为第一和第二输出信号输出。
这时，由多个差动放大器的第一和第二晶体管的输入一侧的寄生电容、第一和第二传输线路的多个电感性要素构成输入一侧的模拟传输线路，由第一和第二晶体管的输出一侧的寄生电容、第三和第四传输线路的多个电感性要素构成输出一侧的模拟传输线路。据此，跨宽阔频带能取得输入输出阻抗的匹配。
此外，在多个差动放大器中，按照控制电压，第一和第二可变阻抗元件的阻抗变化，增益变化。这样，本发明的差动分布型放大器由具有增益可变功能的多个差动放大器构成，所以跨宽阔频带能使增益连续变化。
第十六发明的差动分布型放大器在第十五发明的差动分布型放大器的结构中，电阻要素包含恒流源。这时，能使工作电流稳定。
第十七发明的差动分布型放大器在第十五发明的差动分布型放大器的结构中，多个差动放大器分别还包含：连接在第一晶体管的第三端子和基准电位之间的第一阻抗元件；连接在第二晶体管的第三端子和基准电位之间的第二阻抗元件。
这时，在高增益时，工作电流增加，在低增益时(衰减时)工作电流减少。据此，改善高增益时的输入输出特性的饱和。结果，输入输出特性的线性提高，改善失真特性。
第十八发明的差动分布型放大器在第十七发明的差动分布型放大器的结构中，第一和第二阻抗元件包含电阻。这时，各差动放大器的结构变为简单。
第十九发明的差动分布型放大器在第十七发明的差动分布型放大器的结构中，第一和第二阻抗元件包含恒流源。这时，能使工作电流稳定。
第二十发明的差动分布型放大器在第十七～第十九发明中的任意一个发明的差动分布型放大器的结构中，电阻要素包含恒流源。这时，能使工作电流稳定。
第二十一发明的差动分布型放大器在第十五～第二十发明中的任意一个发明的差动分布型放大器的结构中，所述多个差动放大器分别还包含：具有接收偏压的第一端子的第三晶体管；具有接收偏压的第一端子的第四晶体管；第一和第三晶体管串联，第二和第四晶体管串联；第一晶体管的第二端子通过第三晶体管连接在第三传输电路的多个电感性要素的任意一个上；第二晶体管的第二端子通过第四晶体管连接在第四传输电路的多个电感性要素的任意一个上。
这时，各差动放大器由串联的第一～第四晶体管构成，所以差动分布型放大器的频率特性提高。
根据第一发明的可变增益型差动放大器，不使工作电流变化，就能实现低失真。
根据第二发明的乘法器，不使工作电流变化，就能实现低失真。
当在可变增益型放大器或乘法器中使用第三发明的可变阻抗电路时，能减少耗电。
根据第四发明的可变增益型差动放大器，能抑制输入输出特性的饱和，并且能实现低失真。
根据第五发明的乘法器，能抑制输入输出特性的饱和，并且能实现低失真。
根据第六发明的可变阻抗电路，能抑制输入输出特性的饱和，并且能实现低失真。
在第七发明的可变阻抗电路中，流向第一和第二电阻要素的电流相等。
根据第八～第十四发明的高频电路，能实现足够高的动态范围，能实现低失真。
根据第十五～第二十一发明的差动分布型放大器，能在宽阔频带中使增益连续变化。
附图说明
下面简要说明附图。
图1是表示本发明实施例1的可变增益型差动放大器的结构的电路图。
图2是表示图1的可变增益型差动放大器的动作的图。
图3是表示本发明实施例2的吉伯型乘法器的结构的电路图。
图4是表示吉伯型乘法器的失真特性的可变阻抗电路的电阻值依存性计算结果的图。
图5是图1的可变增益型差动放大器和图3的吉伯型乘法器中使用的可变电阻电路的电路图。
图6是表示本发明实施例3的可变增益型差动放大器的结构的电路图。
图7是表示图6的可变增益型差动放大器的晶体管、电阻和模式化的可变电阻电路。
图8是表示图6的可变增益型差动放大器的工作电流的控制电压依存性计算结果的图。
图9是表示作为实施例的图6的可变增益型差动放大器的输入输出特性计算结果和作为比较例的图35的可变增益型差动放大器的输入输出特性计算结果的图。
图10是表示本发明实施例4的可变增益型差动放大器的结构的电路图。
图11是表示本发明实施例5的吉伯型乘法器的结构的电路图。
图12是表示本发明实施例6的吉伯型乘法器的结构的电路图。
图13是图6以及图10的可变增益型差动放大器和图11以及图12的吉伯型乘法器中使用的可变电阻电路的电路图。
图14是表示实施例7的差动输入输出高频电路的结构的图。
图15是表示图14的差动输入输出高频电路的可变增益型放大器和可变增益型乘法器的具体电路结构的电路图。
图16是表示图15的可变增益型放大器和可变增益型乘法器的第一具体例的电路图。
图17是表示图15的可变增益型放大器和可变增益型乘法器的第二具体例的电路图。
图18是表示图15的可变增益型放大器和可变增益型乘法器的第三具体例的电路图。
图19是表示图15的可变增益型放大器和可变增益型乘法器的第四具体例的电路图。
图20是表示图15的可变增益型放大器和可变增益型乘法器的第五具体例的电路图。
图21是表示图15的可变增益型放大器和可变增益型乘法器的第六具体例的电路图。
图22是表示实施例8的差动分布型放大器的结构的电路图。
图23是表示实施例8的差动分布型放大器的差动对电路11A的结构一例的电路图。
图24是表示实施例8的差动分布型放大器的一级差动放大部AM1的结构的电路图。
图25是表示实施例8的差动分布型放大器的差动对电路11A的结构其他例子的电路图。
图26是表示实施例9的差动分布型放大器的差动对电路11A的结构一例的电路图。
图27是表示实施例9的差动分布型放大器的一级差动放大部AM1的结构的电路图。
图28是表示实施例9的差动分布型放大器的差动对电路11A的结构其他例子的电路图。
图29是表示实施例10的差动分布型放大器结构的电路图。
图30是表示实施例10的差动分布型放大器的差动对电路11C的结构一例的电路图。
图31是表示实施例10的差动分布型放大器的差动对电路11C的结构其他例子的电路图。
图32是表示实施例11的差动分布型放大器的差动对电路11C的结构一例的电路图。
图33是表示实施例11的差动分布型放大器的差动对电路11C的结构其他例子的电路图。
图34是表示实施例8的差动分布型放大器特性的计算结果的图。
图35是表示具有OTA结构的以往的可变增益型差动放大器结构的电路图。
图36是表示高频接收机中使用的以往的差动输入输出高频电路的结构的图。
图37是表示以往的分布型放大器的一例的电路图。
图中：1、2、31、32、33、34-晶体管；3、4、5、6、10、13、15、16、17、21、22、23、24、R17、R11、R18、R21、R31、R41-电阻；1a、2a、1b、2b、9、11、12、31a、32a、33a、34a、FET、C1、C2、C11、C12、C21、C22、C31、C32、C41、C42-电容器；20、30、40、70、800-可变电阻电路；510-可变增益型放大器；520-可变增益型乘法器；530-中间频带放大器；N1、N2、N3、N11、N12、N13-节点；NO1、NO2、NO10、NO20-输出端子；NG-控制端子；NVC-电源端子；NB10、NB20、NB30、NB40-偏置端子；RFin(+)、RFin(-)、LOin(+)、LOin(-)、IN(+)、IN(-)-输入信号；RFout(+)、RFout(-)、IFout(+)、、IFout(-)、OUT(+)、OUT IN(-)-输出信号；Vcc-电源电压；AGC、AGC1、AGC2-控制电压；Vb、VB1、VB2、VB3、VB4-偏压；11A～14L、21L～24L、31L～34L、41L～44L-电感；AM1～AM4-差动放大器；130、130a、130b-恒流源。
具体实施方式
图1是表示本发明实施例1的可变增益型差动放大器的结构的电路图。
图1的可变增益型差动放大器由双极性晶体管(以下简称为晶体管)1、2、电阻3、4、5、6、10、分流电阻7、8和n-MOSFET(以下简称为FET)9构成。分流电阻7、8和FET9构成可变电阻电路20。电阻3、4、5、6决定偏压电位。
晶体管1的基极连接在接收输入信号RFin(+)的输入端子N11上，晶体管2的基极连接在接收输入信号RFin(-)的输入端子N12上。输入信号RFin(+)、输入信号RFin(-)是差动输入。晶体管1、2的集电极分别通过电阻3、4连接在接收电源电压Vcc的电源端子NVC上。晶体管1、2的发射极分别通过电阻5、6连接在接地端子上。此外，晶体管1、2的集电极分别连接在输出端子NO1、NO2上。从输出端子NO1、NO2分别导出输出信号RFout(-)、RFout(+)。输出信号RFout(-)、RFout(+)是差动输出。
在连接在晶体管1、2的发射极上的节点N1、N2之间串联分流电阻7、FET9和串联分流8。FET9的栅极通过电阻10连接在接收控制电压AGC的控制端子NG上。
电阻3、4具有相等的电阻值Rc，电阻5、6具有相等的电阻值Re，分流电阻7、8具有相等的电阻值Rsh。
在本实施例中，晶体管1相当于第一晶体管，晶体管2相当于第二晶体管，电阻7、8相当于第一和第二电阻要素，FET9相当于可变阻抗元件。此外，电阻3相当于第一负载，电阻4相当于第二负载，电阻5相当于第一阻抗元件，电阻6相当于第二阻抗元件。可变电阻电路20相当于可变阻抗电路。
下面，参照图2(a)、(b)、(c)说明图1的可变增益型差动放大器的动作。图2(a)表示图1的可变增益型差动放大器的晶体管1，图2(b)表示图1的可变增益型差动放大器的晶体管1、2、电阻5、6和模式化的可变电阻电路20。此外，图2(c)是表示比较例的差动放大器或吉伯型乘法器的高输入功率水平是的交叉调制失真的改善方法的图。
在图2(c)所示的比较例中，为了改善高输入水平时的交叉调制失真，通过在晶体管1、2的发射极和节点N1、N2之间插入电阻51、61，缓和FET9中的失真。
可是，在比较例的结构中，在电阻51、61中发生电压下降，工作电流变化。
而在图1的可变增益型差动放大器中，如下所述，通过在作为可变增益控制电路工作的FET9的两端连接分流电阻7、8，不改变工作电流，就能实现低失真。
首先，图2(a)，说明偏压和工作电流的决定方法。这里，如果电源电压为Vcc，晶体管1的基极电压为Vbb，集电极电压为Vc，发射极电压为Ve，基极-发射极电压为Vbe，集电极-发射极电压为Vce。此外，晶体管1的集电极电阻(电阻3的电阻值)为Rc，发射极电阻(电阻5的电阻值)为Re，集电极电流为Icc，发射极电流为Iee，则以下表达式(1)～(5)成立。
Vbb＝Vbe+Ve＝Vbe+Re·Iee…(1)
Iee＝(Vbb-Vbe)/Re…(2)
Vcc＝Icc·Rc+Vcc+Ve
＝Icc·Rc+Vcc+Re·Iee…(3)
IccIee…(4)
Vcc＝Icc·(Rc+Re)+Vce…(5)
这里，在图2(a)的电路中，工作电流等于发射极电流Iee。如果从以上表达式(2)决定基极电压Vbe和发射极电阻Re，就决定晶体管1的工作电流Iee。如果发射极电阻Re减少，则工作电流Icc增大。
在图2(b)中，可变阻抗电路20的电阻值为r。这里，如果节点N1、N2为相同电位，则图2(a)的工作电流Iee变为以下表达式(6)。
Iee＝2·(Vbb-Vbe)/Re…(6)
从以上表达式(6)可知，图2(b)的电路的工作电流Iee不一存于可变电阻电路20的电阻值r，即使可变电阻电路20的电阻值r变化，工作电流Iee也一定。
因此，在图1的可变增益型差动放大器中，不改变工作电流Iee，能实现低失真。
这里，在图1的可变增益型差动放大器的例子中，作为晶体管1、2的发射极等的尺寸，选择适合于低噪声化的值。为了使电源电压Vcc为3V，总电路电流(工作电流)为5mA，使电阻3、4的电阻值Rc为250Ω，电阻5、6的电阻值Re为250Ω，分流电阻7、8的电阻值Rsh为25Ω。此外，为了增益控制，在控制端子NG上外加3V～0V范围内的控制电压AGC。电阻5、6引起的电压下降约为0.62，即使变更分流电阻7、8的电阻值Rsh，总电路电流也不变化。因此，不改变工作电流Iee，就能改善失真特性。
(实施例2)
图3是表示本发明实施例2的吉伯型乘法器(混频器)的结构的电路图。
图3的吉伯型乘法器由双极性晶体管(以下简称为晶体管)1、2、31、32、33、34、电阻3、4、5、6、10、分流电阻7、8和n-MOSFET(以下，简称为FET)9构成。分流电阻7、8和FET9构成可变电阻电路20。电阻3、4、5、6决定偏压电位。
晶体管1的基极连接在接收输入信号RFin(+)的输入端子N11上，晶体管2的基极连接在接收输入信号RFin(-)的输入端子N12上。输入信号RFin(+)、输入信号RFin(-)是差动输入。在晶体管1的集电极和输出端子NO1、NO2之间分别插入晶体管31、32。此外，在晶体管2的集电极和输出端子NO1、NO2之间分别插入晶体管33、34。晶体管31、34的基极连接在接收输入信号LOin(+)的输入端子N13上，晶体管32、33的基极连接在接收输入信号LOin(-)的输入端子N14上。输入信号LOin(+)、LOin(-)是差动输入。晶体管31、33的集电极通过电阻3连接在接收电源电压Vcc的电源端子NVC上。此外，晶体管32、34的集电极通过电阻4连接在电源端子NVC上。
图3的吉伯型乘法器的其他部分的结构与图1的可变增益型差动放大器的结构同样。
在本实施例中，晶体管31相当于第一晶体管，晶体管32相当于第二晶体管，晶体管33相当于第三晶体管，晶体管34相当于第四晶体管，晶体管35相当于第五晶体管，晶体管36相当于第六晶体管。分流电阻7、8相当于第一和第二电阻要素，FET9相当于可变阻抗元件。此外，电阻3相当于第一负载，电阻4相当于第二负载，电阻5相当于第一阻抗元件，电阻6相当于第二阻抗元件。可变电阻电路20相当于可变阻抗电路。
这里，如果一方的差动输入信号为RF＝RFin(+)-RFin(-)，另一方差动输入信号为LO＝LOin(+)-LOin(-)，差动输出信号为IF＝IFout(+)-IFout(-)。此外，差动输入信号RF的频率为fRF，差动输入信号LO的频率为fLO，差动输出信号IF为fIF，则以下表达式成立
fIF＝fRF±fLO
例如，如果差动输入信号RF的频率fRF为1.1GHz，差动输入信号LO的频率fLO为1GHz，则差动输出信号IF的频率fIF为2.1GHz和100MHz。因此，图3的吉伯型乘法器通过取出100MHz的频率fIF，能作为降频器使用。
在图3的吉伯型乘法器中也与图1的可变增益型差动放大器同样，不改变工作电流，就能改善失真特性。
这里，计算图3的吉伯型乘法器的失真特性。图4是表示图3的吉伯型乘法器的失真特性的可变阻抗电路的电阻值Rs依存性的计算结果的图。这里，使可变阻抗电路的电阻值Rs变化，计算3次交叉调制失真。
如图4所示，伴随着可变阻抗电路的电阻值Rs的增加，3次交叉调制失真减小。这时，如上所述，工作电流不变化。因此，在图3的吉伯型乘法器中，不改变工作电流，就能改善失真特性。
(可变电阻电路的第一例)
图5是表示图1的可变增益型差动放大器和图3的吉伯型乘法器中使用的可变电阻电路20的电路图。
图5的可变电阻电路20由分流电阻7、8、电阻10和FET9构成。分流电阻7、FET9和分流电阻8连接在节点N1和节点N2之间。对节点N1和节点N2提供相同电位。FET9的栅极通过电阻10连接在控制端子NG上。在控制端子NG上外加控制电压AGC。
在图5的可变电阻电路20中，通过改变控制电压AGC，在节点N1、N2为相同电位的状态下，能使节点N1、N2间的阻抗变化。这时，因为节点N1、N2的电位相等，所以电流不流向分流电阻7、FET9和分流电阻8。因此，在附加可变电阻电路20中，耗电不增加。
图5的可变电阻电路20并不局限于图1的可变增益型差动放大器和图3的吉伯型乘法器，能在节点N1、N2为相同电位的状态下，使节点N1、N2间的阻抗变化时使用，能应用于各种电路。
(实施例3)
图6是表示本发明实施例3的可变增益型差动放大器的结构的电路图。
图6的与图1的可变增益型差动放大器的不同点在于：代替可变电阻电路20，设置可变电阻电路30。
可变电阻电路30由FET11、12和电阻13、15、16构成。FET11、12串联在节点N1和节点N2之间。FET11、12的栅极分别通过电阻15、16连接在接收控制电压AGC的控制端子NG上。
电阻3、4具有相等的电阻值Rc，电阻5、6具有相等电阻值Re，电阻15、16具有相等的电阻值Rg。
图6的可变增益型差动放大器的其他部分的结构与图1的可变增益型差动放大器的结构相同。
在本实施例中，晶体管1相当于第一晶体管，晶体管2相当于第二，FET11相当于第一可变阻抗元件，FET12相当于第二可变阻抗元件。此外，电阻3相当于第一负载，电阻4相当于第二负载，电阻5相当于第一阻抗元件，电阻6相当于第二阻抗元件。可变电阻电路30相当于可变阻抗电路。
下面，参照图7说明图6的可变增益型差动放大器的动作。图7是表示图6的可变增益型差动放大器的晶体管1、2、电阻5、6和模式化的可变电阻电路30的图。
在图6的可变增益型差动放大器中，如下所述，在节点N1、N2之间串联2个FET11、12，把两个FET11、12间的节点N3通哦电阻13连接在接地端子上，与增益相应的工作电流流过。
在图7中，可变电阻电路30的FET11、12的电阻值分别为r，电阻13的电阻值为R。如果流向FET11、12的电流为Ir，则流过电阻13的电流为2Ir。这里，如果节点N1、N2为相同电位，则图7的工作电流Iee’变为以下表达式(7)。
Iee’＝2·(Vbb-Vbc)/Rc+(Vbb-Vbe)/{R+(r/2)}…(7)
从以上表达式(7)可知，图7的电流的工作电流Iee’依存于可变电阻电路30的FET11、12的电阻值r变化。即如果可变电阻电路30的FET11、12的电阻值r减少，则增益增大，工作电流Iee’也增大。
据此，图6的可变增益型差动放大器在高增益时以高电流工作，在低电流时(衰减时)，以低电流工作。因此，能设定与输出功率水平相应的工作电流，能抑制输入输出特性的饱和。
这里，计算图6的可变增益型差动放大器的工作电流和输入输出特性。
晶体管1、2的发射极等尺寸选择适合于低噪声化的值。电源电压Vcc为3V，基极-发射极间电压Vbe约为0.85V。为了使工作电流变为约5mA(控制电压AG为0V时)，使电阻3、4的电阻值Rc为250Ω，电阻5、6的电阻值Re为250Ω，电阻13的电阻值R为电阻值Re的1/4即62.5Ω。此外，为了增益控制，在控制端子NG上外加3V～0V范围内的控制电压AGC。
图8是表示图6的可变增益型差动放大器中的工作电流的控制电压AGC依存性的计算结果的图。图9是表示作为实施例的图6的可变增益型差动放大器的输入输出特性计算结果和作为比较例的图35的可变增益型差动放大器的输入输出特性计算结果的图。
如图8所是，在图6的可变增益型差动放大器中，伴随着控制电压AGC的变化，工作电流变化2倍左右。此外，如图9所示，在实施例的可变增益型差动放大器中，与比较例的可变增益型差动放大器相比，改善了高增益时的饱和。因此，在实施例的可变增益型差动放大器中，输入输出特性的线性提高，失真特性改善。
(实施例4)
图10是表示本发明实施例4的可变增益型差动放大器的结构的电路图。
图10的与图6的可变增益型差动放大器的不同点在于代替电阻3、4，设置负载电路50，代替晶体管1、2，设置n-MOSFET晶体管1a、2a。须指出的是，在图10中，代替电阻5、6，使用表示为电流源5a、6a，作为电流源5a、6a的高阻抗的晶体管。作为负载电路50，能使用电阻元件、电容性元件(例如电容器)、电感性元件(例如电感器或变压器)、晶体管(例如，MOSFET、MESFET(金属半导体场效应晶体管)或双极性晶体管)等其他元件、或组合这些元件的电路。
图10的可变增益型差动放大器的其他部分的结构与图6的可变增益型差动放大器同样。
在本实施例的可变增益型差动放大器中，与实施例3的可变增益型差动放大器同样，在高增益时工作电流增加，在低增益时(衰减时)工作电流减少。据此，改善高增益时的输入输出特性的饱和。结果，输入输出特性的线性提高，改善失真特性。
(实施例5)
图11是表示本发明实施例5的吉伯型乘法器(混频器)的结构的电路图。
图11的吉伯型乘法器由双极性晶体管(以下，简称为晶体管)1、2、31、32、33、34、电阻3、4、5、6、13、15、16和n-MOSFET(以下，简称为FET)11、12构成。电阻13、15、16和FET11、12构成可变电阻电路30。
晶体管1的基极连接在接收输入信号RFin(+)的输入端子N11上，晶体管2的基极连接在接收输入信号RFin(-)的输入端子N12上。输入信号RFin(+)、输入信号RFin(-)是差动输入。在晶体管1的集电极和输出端子NO1、NO2之间分别插入晶体管31、32。此外，在晶体管2的集电极和输出端子NO1、NO2之间分别插入晶体管33、34。晶体管31、34的基极连接在接收输入信号LOin+)的输入端子N13上，晶体管32、33的基极连接在接收输入信号LOin(-)的输入端子N14上。输入信号LOin(+)、LOin(-)是差动输入。晶体管31、33的集电极通过电阻3连接在接收电源电压Vcc的电源端子NVC上。此外，晶体管32、34的集电极通过电阻4连接在电源端子NVC上。
图11的吉伯型乘法器的其他部分的结构与图6的可变增益型差动放大器的结构同样。
在本实施例中，晶体管31相当于第一晶体管，晶体管32相当于第二晶体管，晶体管33相当于第三晶体管，晶体管34相当于第四晶体管，晶体管1相当于第五晶体管，晶体管2相当于第六晶体管。此外，电阻3相当于第一负载，电阻4相当于第二负载，电阻5相当于第一阻抗元件，电阻6相当于第二阻抗元件。可变电阻电路30相当于可变阻抗电路。
在本实施例的吉伯型乘法器中，与实施例4的可变增益型差动放大器同样，在高增益时工作电流增加，在低增益时(衰减时)工作电流减少。据此，高增益时的输入输出特性改善。结果，输入输出特性的线性提高，失真特性改善。
(实施例6)
图12是表示本发明实施例6的吉伯型乘法器(混频器)的结构的电路图。
图12的吉伯型乘法器与图11的吉伯型乘法器的不同点在于：代替晶体管1、2、31、32、33、34，使用n-MOSFET1a、2a、31a、32a、33a、34a，代替电阻3、4，使用负载电路50，代替电阻5、6，时设置成为电流源的阻抗元件5a、6a，代替电阻15、16，使用公共的电阻17。负载电路50和阻抗元件5a、6a与图10的负载电路50以及阻抗元件5a、6a同样。
在本实施例的吉伯型乘法器中，与实施例4的可变增益型吉伯型乘法器同样，在高增益时工作电流增加，在低增益时(衰减时)工作电流减少。据此，改善高增益时的输入输出特性的饱和。结果，输入输出特性的线性提高，改善失真特性。
(可变阻抗电路的第二例)
图13是图6以及图10的可变增益型差动放大器和图11以及图12的吉伯型乘法器中使用的可变电阻电路30的电路图。
图13的可变电阻电路30由FET11、12和电阻13、15、16构成。FET11、12串联在节点N1和节点N2之间。此外，节点N1通过电阻5连接在节点N11上，节点N2通过电阻6连接在节点N12上。FET11、12间的节点N3通过电阻13连接在节点N13上。FET11、12的栅极分别通过电阻15、16连接在控制端子NG上。
对节点N1、N2分别提供电压A、B。对节点N11、N12分别提供电压C、D，对节点N13提供电压E。在控制端子NG上外加控制电压AGC。电压A、B相等，电压C、D、E可以相等，也可以不同。
这里，电压A、B相等，电压C、D相等，电压C、D、E与电压A、B不同。这时，按照控制电压AGC，能使流向电阻5、6、13的电流变化。因此，能把可变电阻电路30作为可变电流源使用。特别是当电压C、D、E相等时，电阻5、6、13与分别流向它们的电流的积变为一定。
图13的可变电阻电路30不局限于图6的可变增益型差动放大器、图10的可变增益型差动放大器、图11、图12的吉伯型乘法器，能作为可变电流源应用于各种电路中。
(实施例7)
图14是表示实施例7的差动输入输出高频电路的结构的图。图14的差动输入输出高频电路在高频接收机中使用。
图14的差动输入输出高频电路由可变增益型放大器510、可变增益型乘法器520以及中间频带放大器(以下称作IF放大器)530构成。向可变增益型放大器510输入差动信号，输出由IF放大器530放大的差动信号。对可变增益型放大器510、可变增益型乘法器520分别提供用于控制增益的控制电压AGC1、AGC2。须指出的是，控制电压AGC1、AGC2可以是公共的控制电压。这时，通过公共的控制电压，能控制可变增益型放大器510、可变增益型乘法器520双方的增益。
可变增益型放大器510由具有可变增益功能的可变增益型放大器构成，可变增益型乘法器520由具有可变增益功能的吉伯型乘法器构成，IF放大器530由不具有可变增益功能的差动放大器构成。
在图14的差动输入输出高频电路中，对可变增益型放大器510输入宽频率范围的高频信号，从可变增益型乘法器520输出一定的中间频率信号。据此，输入IF放大器530中的信号的频率变为一定。
图15是表示图14的可变增益型放大器510和可变增益型乘法器520的具体电路结构的电路图。
在图15的差动输入输出高频电路中，可变增益型放大器510由可变增益型差动放大器构成，可变增益型乘法器520由吉伯型乘法器构成。
可变增益型放大器510具有晶体管1、2、电阻3、4、5、6和可变电阻电路800。
可变增益型乘法器520具有晶体管1、2、31、32、33、34、电阻3、4、5、6和可变电阻电路800。
在可变增益型放大器510中，晶体管1、2的基极分别接收输入信号RFin(+)、RFin(-)。此外，晶体管1、2的基极分别通过电阻21、22接收偏压Vb。晶体管1、2的集电极分别通过电阻3、4接收电源电压Vcc。晶体管1、2的发射极分别通过电阻5、6连接在接地端子上。在连接在晶体管1、2的发射极上的节点N1、N2间连接可变电阻电路800。晶体管1、2的集电极分别通过级间电容器C1、C2连接在可变增益型乘法器520的晶体管1、2的基极上。
在可变增益型乘法器520中，晶体管31、34的基极接收输入信号LOin(+)，晶体管32、33的基极接收输入信号LOin(-)。此外，晶体管31、34的基极通过电阻23接收偏压Vb，晶体管32、33的基极通过电阻24接收偏压Vb。
晶体管31、33的集电极通过电阻3接收电源电压Vcc，晶体管32、34的集电极通过电阻4接收电源电压Vcc。此外，从晶体管31、33的集电极分别导出输出信号IFout(+)，从晶体管32、34的集电极分别导出输出信号IFout(-)。
晶体管31、32的发射极连接在晶体管1的集电极上，晶体管33、34的发射极连接在晶体管2的集电极上。在连接在晶体管1、2的发射极上的节点N1、N2间连接可变电阻电路800。
对可变增益型放大器510的可变电阻电路800和可变增益型乘法器520的可变电阻电路800分别通过电阻提供控制电压AGC1、AGC2。控制电压AGC1、AGC2可以是公共的控制电压。
作为可变增益型放大器510的可变电阻电路800，能使用图1的可变电阻电路20、图6的可变电阻电路3、图16的可变电阻电路40、或后面描述的可变电阻电路70。此外，作为可变增益型乘法器520的可变电阻电路800，能使用图1的可变电阻电路20、图6的可变电阻电路3、图16的可变电阻电路40、或后面描述的可变电阻电路70。
在图15的差动输入输出高频电路中，外加控制电压AGC1、AGC2，使输入功率水平低时，可变电阻电路800的电阻值最低。这时，可变增益型放大器510和可变增益型乘法器520同时以最大的增益和最小的噪声指数工作。因此，在该差动输入输出高频电路中，在低输入功率水平时，接收灵敏度变为最大。
相反，外加控制电压AGC1、AGC2，使在低输入功率水平，可变电阻电路800的电阻值变为最高。这时，可变增益型放大器510和可变增益型乘法器520同时以最小增益工作。因此，在该差动输入输出高频电路中，在高功率输入功率水平时，以最大的衰减量工作，所以交叉调制失真和交叉调制变为最小。
可变增益型放大器510和可变增益型乘法器520的增益范围成为可变增益型放大器510的增益范围和可变增益型乘法器520的增益范围相乘的范围。
这样，通过用可变增益型放大器510和可变增益型乘法器520双方控制增益，实现具有高的动态范围的高频电路。
图16是表示图15的可变增益型放大器510和可变增益型乘法器520的第一具体例的电路图。
在图16的例子中，使用可变电阻电路40作为可变增益型放大器510的可变电阻电路800，使用可变电阻电路20作为可变增益型乘法器520的可变电阻电路800。
这时，在可变增益型乘法器520中，不改变工作电路，就能改善失真特性。因此，在可变增益型乘法器520中，不增加耗电，就能谋求低失真化。
图17是表示图15的可变增益型放大器510和可变增益型乘法器520的第二具体例的电路图。
在图17的例子中，使用可变电阻电路20作为可变增益型放大器510的可变电阻电路800，使用可变电阻电路20作为可变增益型乘法器520的可变电阻电路800。
这时，可变增益型放大器510和可变增益型乘法器520中，不改变工作电路，就能改善失真特性。因此，不增加耗电，就能谋求低失真化。
在图17的差动输入输出高频电路的例子中，晶体管1、2的发射极的尺寸选择适合于低噪声化的值。电源电压Vcc为3V，在可变增益型放大器510中，为了使工作电流变为约5mA，使电阻3、4的电阻值分别为250Ω，电阻5、6的电阻值分别为250Ω，可变电阻电路20的分流电阻7、8的电阻值为25Ω。在可变增益型乘法器中，为了使工作电流变为约4mA，使电阻5、6的电阻值分别为25Ω，电阻7、8的电阻值分别为25Ω。在可变增益型放大器510的可变电阻电路20和可变增益型乘法器520的可变电阻电路20的FET9的栅极通过具有5Kω左右的高电阻值的电阻10外加公共的控制电压AGC1、AGC2。
这里，因为电源电压Vcc是3V，所以在最大增益时，控制电压AGC为3V，在最大增益时(最大衰减时)，控制电压AGC1、AGC2为0V。
使控制电压AGC变化，当输入功率水平变化时，在假定的最小输入功率水平时，可变增益型放大器510和可变增益型乘法器520以最大增益和最小噪声指数工作，维持这时的差动中间频率信号(输出信号IFout(+)、IFout(-)的水平。
据此，同时控制可变增益型放大器510和可变增益型乘法器520的增益，把可变增益型放大器510的可变增益范围和可变增益型乘法器520的可变增益范围向城。因此，能实现具有高的动态范围的高频接收机。
图18是表示图15的可变增益型放大器510和可变增益型乘法器520的第三具体例的电路图。
在图18的例子中，使用可变电阻电路30作为可变增益型放大器510的可变电阻电路800，使用可变电阻电路30作为可变增益型乘法器520的可变电阻电路800。
这时，可变增益型放大器510和可变增益型乘法器520中，高增益时的输入输出特性的饱和改善，输入输出特性的线性提高，失真特性改善。因此，动态范围大幅度改善，并且实现低失真。
图19是表示图15的可变增益型放大器510和可变增益型乘法器520的第四具体例的电路图。
在图19的例子中，使用可变电阻电路30作为可变增益型放大器510的可变电阻电路800，使用可变电阻电路20作为可变增益型乘法器520的可变电阻电路800。
这时，在可变增益型放大器510中，高增益时的饱和改善，输入输出特性的线性提高，失真特性改善。此外，在可变增益型乘法器520中，不改变工作电流，能改善失真特性。因此，动态范围大幅度改善，并且实现低失真。
图20是表示图15的可变增益型放大器510和可变增益型乘法器520的第五具体例的电路图。
在图20的例子中，使用可变电阻电路20作为可变增益型放大器510的可变电阻电路800，使用可变电阻电路30作为可变增益型乘法器520的可变电阻电路800。
这时，在可变增益型放大器510中，不改变工作电流，就能改善失真特性。此外，在可变增益型乘法器520中，高增益时的饱和改善，输入输出特性的线性提高，失真特性改善。因此，动态范围改善，并且实现低失真。
图21是表示图15的可变增益型放大器510和可变增益型乘法器520的第六具体例的电路图。
在图21的例子中，使用可变电阻电路70作为可变增益型放大器510的可变电阻电路800，使用可变电阻电路20作为可变增益型乘法器520的可变电阻电路800。
这里，当可变电阻电路70包含FET71、72和电阻701、702、711、712。晶体管1的发射极通过电阻701、702连接在接地端子上。晶体管2的发射极通过电阻711、712连接在接地端子上。FET71连接在晶体管1、2的发射极间。FET72连接在电阻701、702间的节点和电阻711、712间的节点之间。对FET71、72的栅极分别通过81、82提供控制电压AGC1。
在可变增益型放大器510中，对FET71、72的栅极提供公共的控制电压AGC1，所以FET71的栅源间电压以及栅漏间电压与FET72的栅源间电压以及栅漏间电压不同。这等同于对FET71、72的栅极提供不同的控制电压。因此，当对FET71外加非线性最高的控制电压时，对FET72外加非线性低的控制电压。相反，当在FET72外加非线性最高的控制电压时，对FET71外加非线性低的控制电压。结果，使控制电压AGC1变化，进行连续的增益控制时，抑制特定的控制电压AGC1下的可变增益型差动放大器的失真特性的剧烈恶化。据此，把失真抑制在一定水平以下。
因此，在图21的例子中，把失真抑制在一定水平以下，并且动态范围改善。
(其他变形例)
须指出的是，在所述实施例1～7中，可以使用MOSFET、MESFET等其他晶体管作为实施例1～6的晶体管。代替实施例1～6的晶体管的一部分或全部，可以使用串联的晶体管。
此外，在所述实施例1～7中，作为第一和第二负载，可以使用其它电阻元件、电容性元件(例如电容器)、电感性元件(例如，电感器或变压器)、晶体管(例如，MOSFET、MESFET或双极性晶体管)等其他元件、或组合这些元件的电路。
在所述实施例1～7中，作为第一和第二阻抗元件，可以使用其它电阻元件、电容性元件(例如电容器)、电感性元件(例如，电感器或变压器)、晶体管(例如，MOSFET、MESFET或双极性晶体管)等其他元件、或组合这些元件的电路。
此外，在所述实施例1～7中，作为可变电阻元件，可以使用p-MOSFET、双极性晶体管等其他晶体管，也可以使用具有按照控制电压变化的阻抗的其他阻抗元件。
在所述实施例1、2、7中，可以使用具有电阻成分的其他元件作为第一和第二阻抗元件，或使用组合具有电阻成分的多个元件的电路。
此外，在所述实施例3～7中，可以使用具有电阻成分的其他元件作为电阻要素，或者使用组合具有电阻成分的多个元件的电路。
(实施例8)
图22是表示实施例8的差动分布型放大器的结构的电路图。
图22的差动分布型放大器由多个差动对电路11A～14A、输入一侧的多个电感器11L～14L、输入一侧的多个电感器21L～24L、输出一侧的多个电感器31L～34L、输出一侧的多个电感器41L～44L、电阻R11、R21、R31、R41和电容器C11、C12、C21、C22、C31、C32、C41、C42构成多级的差动放大部AM1～AM4。
在本实施例中，作为电感器11L～14L、21L～24L、31L～34L、41L～44L，使用螺旋电感器。电感器11L～14L串联，构成第一输入一侧传输线路。第一输入一侧传输线路的一端连接在偏置端子NB10上，并且通过电容器C11连接在输入端子NI10上，另一端通过电容器C12和电阻R11接地。
电感器21L～24L串联，构成第二输入一侧传输线路。第二输入一侧传输线路的一端连接在偏置端子NB20上，并且通过电容器C21连接在输入端子NI20上，另一端通过电容器C22和电阻R21接地。
电感器31L～34L串联，构成第一输出一侧传输线路。第一输出一侧传输线路的一端通过电容器C31和电阻R31接地，另一端连接在端源端子NV10上，并且通过电容器C32连接在输出端子NO10上。
电感器41L～44L串联，构成第二输出一侧传输线路。第二输出一侧传输线路的一端通过电容器C41和电阻R41接地，另一端连接在端源端子NV20上，并且通过电容器C42连接在输出端子NO20上。
差动对电路11A～14分别具有输入端子NI1、NI2、输出端子NO1、NO2和接地端子NG0。差动对电路11A～14的输入端子NI1分别连接在电感器11L～14L的一端上，输入端子NI2分别连接在电感器21L～24L的一端，输出端子NO1分别连接在电感器31L～34L的一端上，输出端子NO2分别连接在电感器41L～44L的一端上。差动对电路11A～14的接地端子NG0接地，控制端子NGC连接在控制端子NG上。
对输入端子NI10、NI20分别提供具有彼此倒相的相位的输入信号IN(+)、IN(-)。输入信号IN(+)、IN(-)是差动输入。对偏置端子NB10、NB20分别提供偏压VB1、VB2，对电源端子N10、NV20分别提供电源电压Vcc。对控制端子NG提供控制电压AGC。从输出端子NO10、NO20分别导出具有彼此倒相的相位的输出信号OUT(-)、OUT(+)。输出信号OUT(-)、OUT(+)是差动输出。
图23是表示实施例8的差动分布型放大器的差动对电路11A结构的一例的电路图。须指出的是，差动对电路12A～14A的结构与差动对电路11A的结构同样。
差动对电路11A包含n-MOSFET(以下，简称为FET)1a、2a、11、12和电阻13、15、16。FET1a连接在输出端子NO1和节点N1之间，FET2a连接在输出端子NO2和节点N2之间，FET11连接在节点N1和节点N3之间，FET12连接在节点N2和节点N3之间。
FET1a、2a的栅极分别连接在输入端子NI1、NI2上。节点N3通过电阻13连接在接地端子NG0上，FET11、12的栅极分别通过电阻15、16连接在控制端子NGC上。
图24是表示实施例8的差动分布型放大器的一级的差动放大部AM1的结构的电路图。
图24的差动放大部AM1包含图23的差动对电路11A和图22的电感器31L、41L。
对输入端子NI1、NI2分别提供基于图22的输入信号IN(+)、IN(-)的输入信号RFin(+)、RFin(-)。从输出端子NO1、NO2分别导出输出信号RFout(-)、RFout(+)。FET11、12和电阻13、15、16构成可变阻抗电路。
在图24的差动放大部AM1中，节点N3对于高频成为虚拟接地点。根据可变阻抗电路的通过特性，能使虚拟接地点和FET1a、2a的源极(节点N1、N2)之间的阻抗(接地阻抗)变化。当提高可变阻抗电路的阻抗时，差动放大部AM1的增益衰减，当降低可变阻抗电路的阻抗时，差动放大部AM1的增益增加。
差动对电路11A～14A的FET1a、2a、11、12的栅极长度例如是0.1μm，栅极宽度为100μm。此外，电阻13的电阻值例如为100Ω，电阻15、16的电阻值例如为5Kω左右。作为电感器11L～14L、21L～24L，例如使用0.6Nh的螺旋电感器，作为电感器31L～34L、41L～44L，例如使用0.5nH的螺旋电感器。
构成可变阻抗电路的FET11、12的额定电压例如为1.8V。为了增益控制，如果外加在控制端子NG上的控制电压AGC在1.8V～0V的范围内连续变化，则差动分布型放大器在控制电压AGC为1.8V时表现最大增益，当控制电压AGC为0时，表现最小增益。
图25是表示实施例8的差动分布型放大器的差动对电路11A的结构其他例子的电路图。须指出的是，差动对电路12A～14A的结构与差动对电路11A的结构同样。
图25的差动对电路11A与图23的差动对电路11A的不同点在于：代替电阻13设置恒流源130。恒流源130包含n-MOSFET(简称为FET)131、132和电流源133。FET131连接在节点N3和接地端子NG1之间。FET131、132的栅极连接在FET132的漏极栅。电流源133和FET132串联在接收电源电压Vcc的电源端子NV30和接地端子NG2之间。
当为图25的差动对电路11A时，能使工作电流稳定。
在本实施例的差动分布型放大器中，由差动对电路11A～14A的FET1a、2a的栅源间电容、电感器11L～14L、21L～24L构成输入一侧的模拟传输线路，由差动对电路11A～14A的FET1a、2a的漏源间电容、电感器31L～34L、41L～44L构成输出一侧的模拟传输线路。据此，跨宽阔频带，能取得输入输出阻抗的匹配。
此外，本实施例的差动分布型放大器由多级差动放大部AM1～AM4构成，所以能跨宽阔频带使增益变化。
在本实施例中，多个差动对电路11A～14A相当于差动放大器，电感器11L～14L相当于第一传输电路的多个电感性要素，电感器21L～24L相当于第二传输电路的多个电感性要素，电感器31L～34L相当于第三传输电路的多个电感性要素，电感器41L～44L相当于第四传输电路的多个电感性要素。
此外，FET1a相当于第一晶体管，FET2a相当于第二晶体管，FET11相当于第一可变阻抗元件，FET12相当于第二可变阻抗元件，电阻13或恒流源相当于电流源130。接地电位相当于基准电位。
(实施例9)
实施例9的差动分布型放大器的全体结构与图2所示的结构同样。实施例9的差动分布型放大器与实施例8的差动分布型放大器的不同点是差动对电路11A～14A。
图26是表示实施例9的差动分布型放大器的差动对电路11A的结构一例的电路图。须指出的是，差动对电路12A～14A的结构与差动对电路11A的结构同样。
图26的差动对电路11A与图23的差动对电路11A的不同点在于：在节点N1和接地端子NG3之间连接电阻5，在节点N2和接地端子NG4之间连接电阻6。
图27是实施例9的差动分布型放大器的一级的差动放大部AM1的结构的电路图。
图27的差动放大部AM1表含图26的差动对电路11A和图22的电感器31L1、41L。
对输入端子N11、N12分别提供基于图22的输入信号IN(+)、IN(-)的输入信号RFin(+)、RFin(-)。从输出端子NO1、NO2分别导出输出信号RFout(-)、RFout(+)。FET11、12和电阻13、15、16构成可变阻抗电路。
图27的差动放大部AM1的动作与图6的可变增益型差动放大器的动作同样。即根据通过可变阻抗电路的通过特性，能使差动放大部AM1的接地阻抗变化。当提高可变阻抗电路的阻抗时，差动放大部AM1的增益衰减，当降低可变阻抗电路的阻抗时，差动放大部AM1的增益增加。
在图27的差动放大部AM1中，在高增益时工作电流增加，在低增益时(衰减时)工作电流减少。据此，改善高增益时的输入输出特性的饱和。结果，输入输出特性的线性提高，改善失真特性。
须指出的是，图22的差动放大部AM2～AM4的结构和动作与图27的差动放大部AM1结构和动作同样。
电阻5、6、13的电阻值例如为100Ω。其他元件的值与实施例8同样。须指出的是，电阻5、6、13的电阻值可以不同。为了增益控制，如果使外加在控制端子NG上的控制电压AGC在1.8V～0V内连续变化，则差动分布型放大器在控制电压AGC为1.8V时表现最大增益，当控制电压AGC为0V时表现最小增益。这时，随着控制电压AGC升高，差动放大部AM1～AM4(差动对电路11A～14A)的工作电流约增大到1.5倍。据此，差动分布型放大器的失真特性改善。
图28是表示实施例9的差动分布型放大器的差动对电路11A的结构的其他例子的电路图。须指出的是，差动对电路12A～14A的结构与差动对电路11A的结构同样。
图28的差动对电路11A与图27的差动对电路11A不同点在于：代替电阻5、6，设置恒流源130a、130b。恒流源130a连接在节点N1和接地端子NG11、NG12之间，恒流源130b连接在节点N2和接地端子NG13、NG14之间。恒流源130a、130b的结构与图25所示的恒流源130的结构同样。
当使用图28的差动对电路11A时，能使工作电流稳定。
在图28的差动对电路11A中，代替电阻13，如图25所示，可以设置恒流源130。这时，一定的工作电流流向恒流源130。
在本实施例的差动分布型放大器中，由差动对电路11A～14A的FET1a、2a的栅源间电容和电感器11L～14L、21L～24L构成输入一侧的模拟传输线路，由差动对电路11A～14A的FET1a、2a的漏源间电容和电感器31L～34L、41L～44L构成输出一侧的模拟传输线路。据此，跨宽阔频带，能取得输入输出阻抗的匹配。
此外，本实施例的差动分布型放大器由多级的差动放大部AM1～AM4构成，能跨宽阔频带连续使增益变化。
在本实施例中，多个差动对电路11A～14A相当于差动放大器，电感器11L～14L相当于第一传输线路的多个电感性要素，电感器21L～24L相当于第二传输线路的多个电感性要素，电感器31L～34L相当于第三传输线路的多个电感性要素，电感器41L～44L相当于第四传输线路的多个电感性要素。
此外，FET1a相当于第一晶体管，FET2a相当于第二晶体管，FET11相当于第一可变阻抗元件，FET12相当于第二可变阻抗元件，电阻13或恒流源130相当于电阻要素。此外，电阻5、6或恒流源130a、130b相当于第一和第二阻抗元件。接地电位相当于基准电位。
(实施例10)
图29是表示实施例10的差动分布型放大器结构的电路图。
图29的差动分布型放大器与图22的差动分布型放大器的不同点是以下点。代替图22的差动对电路11A～14A，可以设置差动对电路11C～14C。
差动对电路11C～14C分别如后所述，包含串联的多个FET，除了输入端子NI1、NI2、输出端子NO1、NO2和接地端子NG0，还具有偏置端子NB1、NB2。差动对电路11C～14C的偏置端子NB1、NB2分别连接在偏置端子NB30、NB40上。对偏置端子NB30、NB40分别提供偏压VB3、VB4。
图30是表示实施例10的差动分布型放大器的差动对电路11C的结构一例的电路图。须指出的是，差动对电路12C～14C的结构与差动对电路11C的结构同样。
图30的差动对电路11C与图23的差动对电路11A的不同点在于还包含n-MOSFET(以下简称为FET)1b、2b。FET1b直接连接在输出端子NO1和FET1a之间，FET2b连接在输出端子NO2和FET2a的漏极之间。FET1b、2b的栅极通过电阻R17、R18分别连接在偏置端子NB1、NB2上。
在本实施例中，FET1a、1b、2a、2b的尺寸相同。其他元件的值与实施例8同样。为了增益控制，如果使外加在控制端子NG上的控制电压AGC在1.8V～0V的范围内连续变化，则差动分布型放大器在控制电源AGC为1.8V时表现最大增益，当控制电源AGC为0V时，表现最小增益。
图31是表示实施例10的差动分布型放大器的差动对电路11C的结构的其他例子的电路图。须指出的是，差动对电路12C～14C的结构与差动对电路11C的结构同样。
图31的差动对电路11C与图30的差动对电路11C的不同点在于：代替电阻13，设置恒流源130。恒流源130的结构与图25所示的结构同样。
当使用图31的差动对电路11C时，能使工作电流稳定。
在本实施例的差动分布型放大器中，由差动对电路11C～14C的FET1a、2a的栅源间电容、电感器11L～14L、21L～24L构成输入一侧的模拟传输线路，由差动对电路11C～14C的FET1a、2a的漏源间电容、电感器31L～34L、41L～44L构成输出一侧的模拟传输线路。据此，跨宽阔频带，能取得输入输出阻抗的匹配。
此外，本实施例的差动分布型放大器由多级差动放大部AM1～AM4构成，所以跨宽阔频带能连续使增益变化。
多级差动放大部AM1～AM4包含串联的FET1a、1b、2a、2b，所以差动分布型放大器的频率特性提高。
在本实施例中，多个差动对电路11C～14C相当于差动放大器，电感器11L～14L相当于第一传输电路的多个电感性要素，电感器21L～24L相当于第二传输电路的多个电感性要素，电感器31L～34L相当于第三传输电路的多个电感性要素，电感器41L～44L相当于第四传输电路的多个电感性要素。
此外，FET1a相当于第一晶体管，FET2a相当于第二晶体管，FET1b相当于第三晶体管，FET2b相当于第四晶体管，FET11相当于第一可变阻抗元件，FET12相当于第二可变阻抗元件，电阻13或恒流源相当于电流源130。接地电位相当于基准电位。
(实施例11)
实施例11的差动分布型放大器的全体结构与图29所示的结构同样。实施例11的差动分布型放大器与实施例10的差动分布型放大器的不同点是差动对电路11C～14C的结构。
图32是表示实施例11的差动分布型放大器的差动对电路11C结构一例的电路图。须指出的是，差动对电路12C～14C的结构与差动对电路11C的结构同样。
图32的差动对电路11C与图30的差动对电路11C的不同点在于：在节点N1和接地端子NG3之间连接电阻，在节点N2和接地端子NG4之间连接电阻6。
在本实施例中，FET1a、1b、2a、2b的尺寸相同。电阻5、6、13的值例如为100Ω。须指出的是，电阻5、6、13的电阻值可以不同。其他元件的值与实施例8的同样。为了增益控制，如果使外加在控制端子NG上的控制电压AGC在1.8V～0V的范围内连续变化，则差动分布型放大器在控制电压AGC为1.8V时表现最大增益，当控制电压AGC为0V时表现最小增益。这时，随着控制电压AGC升高，差动放大部AM1～AM4(差动对电路11C～14C)的工作电流约增大到1.5倍。据此，差动分布型放大器的失真特性改善。
图33是表示实施例11的差动分布型放大器的差动对电路11C的结构的其他例子的电路图。须指出的是，差动对电路12C～14C的结构与差动对电路11C的结构同样。
图33的差动对电路11C与图32的差动对电路11C的不同点在于：代替电阻5、6，设置恒流源130a、130b。恒流源130a连接在节点N1和接地端子NG11、NG12之间，恒流源130b连接在节点N2和接地端子NG13、NG14之间。恒流源130a、130b的结构与图25所示的恒流源130的结构同样。
当使用图33的差动对电路11C时，能使工作电流稳定。
在图33的差动对电路11A中，代替电阻13，如图25所示，可以设置恒流源130。这时，一定的工作电流流向恒流源130。
在本实施例的差动分布型放大器中，由差动对电路11C～14C的FET1a、2a的栅源间电容和电感器11L～14L、21L～24L构成输入一侧的模拟传输线路，由差动对电路11C～14C的FET1a、1b、2a、2b的漏源间电容和电感器31L～34L、41L～44L构成输出一侧的模拟传输线路。据此，跨宽阔频带，能取得输入输出阻抗的匹配。
此外，本实施例的差动分布型放大器由多级的差动放大部AM1～AM4构成，能跨宽阔频带连续使增益变化。
在本实施例中，多个差动对电路11C～14C相当于差动放大器，电感器11L～14L相当于第一传输线路的多个电感性要素，电感器21L～24L相当于第二传输线路的多个电感性要素，电感器31L～34L相当于第三传输线路的多个电感性要素，电感器41L～44L相当于第四传输线路的多个电感性要素。
此外，FET1a相当于第一晶体管，FET2a相当于第二晶体管，FET1b相当于第三晶体管，FET2b相当于第四晶体管，FET11相当于第一可变阻抗元件，FET12相当于第二可变阻抗元件，电阻13或恒流源130相当于电阻要素。此外，电阻5、6或恒流源130a、130b相当于第一和第二阻抗元件。接地电位相当于基准电位。
图34是表示实施例8的差动分布型放大器特性的计算结果的图。图34的横轴表示频率，纵轴表示S参数的值。
在图34中，黑圈表示S21(增益)的最大值，黑四边形表示S21(增益)的最小值，白圈表示增益最大时的S11(输入一侧反射系数)，白四边形表示增益最小时的S11(输入一侧反射系数)。
如图34所示，在实施例8的差动分布型放大器中，在控制电压AGC的1.8V～0.7V的电压范围中，跨3GHz～10GHz的宽阔频带，取得10Db～8dB的可变增益范围。此外，跨宽阔频带，输入反射系数的绝对值比6dB大。
(其他变形例)
须指出的是，在所述实施例8～11中，作为电感性要素，微波传输带线路、共面线路等的传输线路或具有电感成分的其他电感性要素。
此外，在所述实施例10～11中第三和第四晶体管并不局限于由Si构成的n-MOSFET，可以使用p-MOSFET，也可以使用由SiGe、GaAs等其他半导体材料构成的MOSFET、MESFET、HEMT、双极性晶体管等其他晶体管。
在所述实施例8～11中，第一和第二可变阻抗元件并不局限于由Si构成的n-MOSFET，可以使用p-MOSFET，也可以使用由SiGe、GaAs等其他半导体材料构成的MOSFET、MESFET、HEMT、双极性晶体管等其他晶体管，或者使用具有按照控制电压变化的阻抗的其他可变阻抗元件。
此外，在所述实施例8～11中，可以使用具有电阻成分的其他元件作为电阻要素，或者使用组合具有电阻成分的多个元件的电路。
此外，在所述实施例9和11中，作为第一和第二阻抗元件，可以使用其它电阻元件、电容性元件(例如电容器)、电感性元件(例如电感器或变压器)、晶体管(MOSFET、MESFET、HEMT或双极性晶体管)等其他元件、或组合这些元件的电路。
本发明的可变阻抗电路、可变增益型差动放大器、乘法器、高频电路和差动分布型放大器能在各种电子电路、电子仪器中利用。

Claims (16)

1.一种可变增益型差动放大器，其特征在于：包括：
具有接收第一输入信号的第一端子、通过第一负载连接在第一电位上的第二端子、通过第一阻抗元件连接在第二电位上的第三端子的第一晶体管；
具有接收第二输入信号的第一端子、通过第二负载连接在所述第一电位上的第二端子和通过第二阻抗元件连接在所述第二电位上的第三端子的第二晶体管；和
连接在所述第一晶体管的所述第三端子和所述第二晶体管的所述第三端子间的可变阻抗电路，
所述可变阻抗电路包含串联在所述第一晶体管的所述第三端子和所述第二晶体管的所述第三端子间的第一电阻要素、可变阻抗元件和第二电阻要素，
对所述可变阻抗元件的控制端子提供控制电压。
2.一种乘法器，其特征在于：包括：
具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶体管；和
可变阻抗电路，
所述第一晶体管的所述第一端子接收第一输入信号，所述第二端子通过第一负载连接在第一电位上，所述第三端子连接在所述第五晶体管的所述第二端子上，
所述第二晶体管的所述第一端子接收第二输入信号，所述第二端子通过第二负载连接在第一电位上，所述第三端子连接在所述第五晶体管的所述第二端子上，
所述第三晶体管的所述第一端子接收所述第二输入信号，所述第二端子通过第一负载连接在第一电位上，所述第三端子连接在所述第六晶体管的所述第二端子上，
所述第四晶体管的所述第一端子接收所述第一输入信号，所述第二端子通过第二负载连接在第一电位上，所述第三端子连接在所述第六晶体管的所述第二端子上，
所述第五晶体管的所述第一端子接收所述第三输入信号，所述第三端子通过第一阻抗元件连接在第二电位上，
所述第六晶体管的所述第一端子接收第四输入信号，所述第三端子通过第二阻抗元件连接在第二电位上，
所述可变阻抗电路包含串联在所述第五晶体管的所述第三端子和所述第六晶体管的所述第三端子之间的第一电阻要素、可变阻抗元件和第二电阻要素，
对所述可变阻抗元件的控制端子提供控制电压。
3.一种可变阻抗电路，其特征在于：包括：
被提供等电位的第一和第二节点；和
串联在所述第一节点和所述第二节点之间的第一电阻要素、可变阻抗元件和第二电阻要素，
对所述可变阻抗元件的控制端子提供控制电压。
4.一种可变增益型差动放大器，其特征在于：包括：
具有接收第一输入信号的第一端子、通过第一负载连接在第一电位上的第二端子、通过第一阻抗元件连接在第二电位上的第三端子的第一晶体管；
具有接收第二输入信号的第一端子、通过第二负载连接在所述第一电位上的第二端子、通过第二阻抗元件连接在所述第二电位上的第三端子的第二晶体管；和
连接在所述第一晶体管的所述第三端子和所述第二晶体管的所述第三端子间的可变阻抗电路，
所述可变阻抗电路包含：
串联在所述第一晶体管的所述第三端子和所述第二晶体管的所述第三端子间的第一和第二可变阻抗元件；和
连接在所述第一可变阻抗元件和所述第二可变阻抗元件的连接点与所述第二电位之间的电阻要素，
对所述第一和第二可变阻抗元件的控制端子提供控制电压。
5.一种乘法器，其特征在于：包括：
具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶体管；和
可变阻抗电路，
所述第一晶体管的所述第一端子接收第一输入信号，所述第二端子通过第一负载连接在第一电位上，所述第三端子连接在所述第五晶体管的所述第二端子上，
所述第二晶体管的所述第一端子接收第二输入信号，所述第二端子通过第二负载连接在所述第一电位上，所述第三端子连接在所述第五晶体管的所述第二端子上，
所述第三晶体管的所述第一端子接收所述第二输入信号，所述第二端子通过第一负载连接在第一电位上，所述第三端子连接在所述第六晶体管的所述第二端子上，
所述第四晶体管的所述第一端子接收所述第一输入信号，所述第二端子通过第二负载连接在所述第一电位上，所述第三端子连接在所述第六晶体管的所述第二端子上，
所述第五晶体管的所述第一端子接收第三输入信号，所述第三端子通过第一阻抗元件连接在第二电位上，
所述第六晶体管的所述第一端子接收第四输入信号，所述第三端子通过第二阻抗元件连接在第二电位上，
所述可变阻抗电路包含：
串联在所述第五晶体管的所述第三端子和所述第六晶体管的所述第三端子间的第一和第二可变阻抗元件；和
连接在所述第一可变阻抗元件和所述第二可变阻抗元件的连接点与所述第二电位之间的电阻要素，
对所述第一和第二可变阻抗元件的控制端子提供控制电压。
6.一种可变阻抗电路，其特征在于：包括：
第一、第二、第三、第四、第五节点；
串联在所述第一节点和所述第二节点之间的第一和第二可变阻抗元件；
连接在所述第一节点和所述第三节点之间的第一电阻要素；
连接在所述第二节点和所述第四节点之间的第二电阻要素；和
连接在所述第一可变阻抗元件和所述第二可变阻抗元件的连接点与所述第五节点之间的第三电阻要素，
对所述第一、第二、第三、第四、第五节点分别提供第一、第二、第三、第四、第五电位，
所述第一和第二电位相等，
对所述第一和第二可变阻抗元件的控制端子提供控制电压。
7.一种高频电路，其特征在于：具有：
接收第一和第二输入信号的权利要求1或4所述的差动放大器；和
权利要求2或5所述的乘法器，
把所述差动放大器的所述第一和第二晶体管的所述第二端子的输出信号作为所述第三和第四输入信号提供给所述乘法器的所述第五和第六晶体管的所述第一端子，
对所述差动放大器的所述可变阻抗电路提供第一控制电压，对所述乘法器的所述可变阻抗电路提供第二控制电压。
8.一种高频电路，其特征在于：具有：
差动放大器；和
乘法器，
所述差动放大器包含：
具有接收第一输入信号的第一端子、通过第一负载连接在第一电位上的第二端子、通过第一阻抗元件连接在第二电位上的第三端子的第一晶体管；
具有接收第二输入信号的第一端子、通过第二负载连接在所述第一电位上的第二端子和通过第二阻抗元件连接在所述第二电位上的第三端子的第二晶体管；和
连接在所述第一晶体管的所述第三端子和所述第二晶体管的所述第三端子间，具有按照第一控制电压变化的阻抗的第一可变阻抗电路，
所述乘法器包括：
具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶体管；和
第二可变阻抗电路，
所述第一晶体管的所述第一端子接收第三输入信号，所述第二端子通过第一负载连接在第一电位上，所述第三端子连接在所述第五晶体管的所述第二端子上，
所述第二晶体管的所述第一端子接收第四输入信号，所述第二端子通过第二负载连接在所述第一电位上，所述第三端子连接在所述第五晶体管的所述第二端子上，
所述第三晶体管的所述第一端子接收所述第四输入信号，所述第二端子通过第一负载连接在所述第一电位上，所述第三端子连接在所述第六晶体管的所述第二端子上，
所述第四晶体管的所述第一端子接收所述第三输入信号，所述第二端子通过第二负载连接在所述第一电位上，所述第三端子连接在所述第六晶体管的所述第二端子上，
所述第五晶体管的所述第一端子接收第五输入信号，所述第三端子通过第一阻抗元件连接在所述第二电位上，
所述第六晶体管的所述第一端子接收第六输入信号，所述第三端子通过第二阻抗元件连接在所述第二电位上，
所述第二可变阻抗电路包含连接在所述第五晶体管的所述第三端子和所述第六晶体管的所述第三端子之间，按照第二控制电压变化的阻抗，
所述差动放大器的所述第一和第二晶体管的所述第二端子的输出信号作为所述第五和第六输入信号提供给所述乘法器的所述第五和第六晶体管的所述第一端子。
9.一种高频电路，其特征在于：包括：
接收给定频率范围的第一和第二输入信号的可变增益型差动放大器；和
接收所述可变增益型差动放大器的输出信号，导出一定频率的第一和第二输出信号的可变增益型乘法器，
所述可变增益型差动放大器和所述可变增益型乘法器的增益由公共控制电压控制。
10.一种差动分布型放大器，其特征在于：包括：
由多个电感性要素构成，接收第一输入信号的第一传输电路；
由多个电感性要素构成，接受第二输入信号的第二传输电路；
由多个电感性要素构成的第三传输电路；
由多个电感性要素构成的第四传输电路；和
多个差动放大器，
所述多个差动放大器分别包含：
具有连接在所述第一传输电路的所述多个电感性要素的任意一个上的第一端子、连接在所述第三传输电路的所述多个电感性要素的任意一个上的第二端子、第三端子的第一晶体管；
具有连接在所述第二传输电路的所述多个电感性要素的任意一个上的第一端子、连接在所述第四传输电路的所述多个电感性要素的任意一个上的第二端子、第三端子的第一晶体管；和
连接在所述第一晶体管的所述第三端子和所述第二晶体管的所述第三端子之间的可变阻抗电路，
所述可变阻抗电路包含：
串联在所述第一晶体管的所述第三端子和所述第二晶体管的所述第三端子之间的第一和第二可变阻抗元件；和
连接在所述第一可变阻抗元件和所述第二可变阻抗元件的连接点与基准电位之间的电阻要素，
对所述第一和第二可变阻抗元件的控制端子提供控制电压。
11.根据权利要求10所述的差动分布型放大器，其特征在于：
所述电阻要素包含恒流源。
12.根据权利要求10所述的差动分布型放大器，其特征在于：
所述多个差动放大器分别还包含：
连接在所述第一晶体管的所述第三端子和基准电位之间的第一阻抗元件；和
连接在所述第二晶体管的所述第三端子和基准电位之间的第二阻抗元件。
13.根据权利要求12所述的差动分布型放大器，其特征在于：
所述第一和第二阻抗元件包含电阻。
14.根据权利要求12所述的差动分布型放大器，其特征在于：
所述第一和第二阻抗元件包含恒流源。
15.根据权利要求12～14中的任意一项所述的差动分布型放大器，其特征在于：
所述电阻要素包含恒流源。
16.根据权利要求10～15中的任意一项所述的差动分布型放大器，其特征在于：
所述多个差动放大器分别还包含：
具有接收偏压的第一端子的第三晶体管；和
具有接收偏压的第一端子的第四晶体管，
所述第一和第三晶体管级联，所述第二和第四晶体管级联，
所述第一晶体管的所述第二端子通过所述第三晶体管连接在所述第三传输电路的所述多个电感性要素的任意一个上，
所述第二晶体管的所述第二端子通过所述第四晶体管连接在所述第四传输电路的所述多个电感性要素的任意一个上。
CNA2004100287915A 2003-03-19 2004-03-18 可变阻抗电路以及使用它的放大器、乘法器、高频电路 Pending CN1551489A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003075902 2003-03-19
JP2003075902 2003-03-19
JP2004055399 2004-02-27
JP2004055399A JP2004304775A (ja) 2003-03-19 2004-02-27 可変インピーダンス回路、可変利得型差動増幅器、乗算器、高周波回路および差動分布型増幅器

Publications (1)

Publication Number Publication Date
CN1551489A true CN1551489A (zh) 2004-12-01

Family

ID=32992991

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100287915A Pending CN1551489A (zh) 2003-03-19 2004-03-18 可变阻抗电路以及使用它的放大器、乘法器、高频电路

Country Status (3)

Country Link
US (1) US7215196B2 (zh)
JP (1) JP2004304775A (zh)
CN (1) CN1551489A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375504B (zh) * 2006-01-24 2011-05-18 英国福威科技有限公司 低噪声放大器
CN101420815B (zh) * 2007-10-23 2011-09-14 北京北方微电子基地设备工艺研究中心有限责任公司 鉴幅传感器及射频传输系统及其对负载阻抗进行鉴幅的方法
CN103262419A (zh) * 2010-07-19 2013-08-21 美国国家半导体公司 具有分段粗糙控制和精细控制的自适应信号均衡器
CN104300961A (zh) * 2013-07-16 2015-01-21 陕西北斗恒通信息科技有限公司 一种可变增益的模拟加法器

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200370B2 (en) * 2003-10-14 2007-04-03 Broadcom Corporation Power amplifier having enhanced swing cascode architecture
JP2005151460A (ja) * 2003-11-19 2005-06-09 Toyota Industries Corp Ａｍ中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路
EP1630951B1 (en) * 2004-08-26 2008-03-05 STMicroelectronics S.r.l. Low noise amplifier
KR20060073782A (ko) * 2004-12-24 2006-06-29 진옥상 델타 결합 차동증폭기
JP2006235705A (ja) * 2005-02-22 2006-09-07 Nec Electronics Corp 半導体集積回路の自動配線方法と装置及びプログラムと半導体集積回路
US7529529B2 (en) * 2005-03-04 2009-05-05 Intel Corporation Low noise, high-linearity RF front end receiver
US7542751B2 (en) * 2005-12-12 2009-06-02 Mediatek Inc. Down-converter and calibration method thereof
US7894772B2 (en) * 2006-08-04 2011-02-22 Axiom Microdevices, Inc. Low distortion radio frequency (RF) limiter
JP2008118321A (ja) * 2006-11-02 2008-05-22 Renesas Technology Corp 増幅器
US7724075B2 (en) * 2006-12-06 2010-05-25 Spansion Llc Method to provide a higher reference voltage at a lower power supply in flash memory devices
JP2008294682A (ja) * 2007-05-23 2008-12-04 Sanyo Electric Co Ltd 可変インピーダンス回路、それを用いた可変インピーダンスシステム、フィルタ回路、増幅器、通信システム
TW200906055A (en) * 2007-07-27 2009-02-01 Rafael Microelectronics Inc Low noise amplify
US7782095B2 (en) * 2007-11-26 2010-08-24 Faraday Technology Corp. Signal comparison circuit
US8344808B2 (en) 2008-03-31 2013-01-01 Javelin Semiconductor, Inc. Non-linear capacitance compensation
US8787850B2 (en) * 2008-03-31 2014-07-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Compensating for non-linear capacitance effects in a power amplifier
US20090267588A1 (en) * 2008-04-23 2009-10-29 Schmitz Michael J Method and apparatus to dynamically control impedance to maximize power supply
US8395446B1 (en) * 2009-01-31 2013-03-12 Xilinx, Inc. Dual-mode amplifier
JP2013239952A (ja) * 2012-05-16 2013-11-28 Sumitomo Electric Ind Ltd 進行波型増幅器
EP2713507B1 (en) 2012-10-01 2014-12-10 Nxp B.V. FET RF power detector
US9350308B2 (en) * 2014-06-04 2016-05-24 Analog Devices Global Gain boosted differential transconductance amplifier
US9628023B2 (en) 2015-02-20 2017-04-18 Analog Devices, Inc. Apparatus and methods for multi-mode low noise amplifiers
US9826291B2 (en) 2015-10-09 2017-11-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Low distortion single-to-differential wide-band variable gain amplifier for optical communications
KR101840536B1 (ko) * 2016-03-17 2018-03-20 한국전자통신연구원 포락선 신호 처리 장치 및 방법
US10128804B2 (en) * 2016-12-30 2018-11-13 Texas Instruments Incorporated Temperature-compensated equalizer
US10608599B2 (en) 2017-08-14 2020-03-31 Sumitomo Electric Industries, Ltd. Variable gain circuit and transimpedance amplifier using the same
JP7283063B2 (ja) 2018-12-03 2023-05-30 住友電気工業株式会社 増幅回路
JP7306218B2 (ja) 2019-10-24 2023-07-11 住友電気工業株式会社 利得可変差動増幅回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641450A (en) * 1970-12-15 1972-02-08 Motorola Inc Gain controlled differential amplifier circuit
JPH05300039A (ja) 1992-04-24 1993-11-12 Toshiba Corp 受信装置
JP3137232B2 (ja) 1996-03-14 2001-02-19 日本電信電話株式会社 分布増幅器
JPH10261926A (ja) 1997-03-17 1998-09-29 Hitachi Ltd 可変抵抗器とそれを用いた利得制御増幅回路及びミクサ回路
JPH1188079A (ja) 1997-09-11 1999-03-30 Hitachi Ltd 分布型増幅器
JPH11195940A (ja) * 1998-01-06 1999-07-21 Mitsubishi Electric Corp 可変利得増幅器
US6316997B1 (en) * 2000-03-23 2001-11-13 International Business Machines Corporation CMOS amplifiers with multiple gain setting control
US6480064B1 (en) * 2001-05-25 2002-11-12 Infineon Technologies Ag Method and apparatus for an efficient low voltage switchable Gm cell
US6570447B2 (en) * 2001-05-25 2003-05-27 Infineon Technologies Ag Programmable logarithmic gain adjustment for open-loop amplifiers
JP2003168937A (ja) 2001-11-29 2003-06-13 Sanyo Electric Co Ltd 可変利得型差動増幅回路および乗算回路
JP2003168938A (ja) 2001-11-29 2003-06-13 Sanyo Electric Co Ltd 可変利得型差動増幅回路および乗算回路
US6597243B1 (en) 2001-12-31 2003-07-22 Agere Systems, Inc. Distributed amplifier having a tapered transconductance architecture
JP4154910B2 (ja) * 2002-03-29 2008-09-24 沖電気工業株式会社 分布型増幅器
US6980053B2 (en) * 2004-05-24 2005-12-27 Broadcom Corporation Adaptable voltage control for a variable gain amplifier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375504B (zh) * 2006-01-24 2011-05-18 英国福威科技有限公司 低噪声放大器
CN101420815B (zh) * 2007-10-23 2011-09-14 北京北方微电子基地设备工艺研究中心有限责任公司 鉴幅传感器及射频传输系统及其对负载阻抗进行鉴幅的方法
CN103262419A (zh) * 2010-07-19 2013-08-21 美国国家半导体公司 具有分段粗糙控制和精细控制的自适应信号均衡器
CN103262419B (zh) * 2010-07-19 2017-08-15 美国国家半导体公司 具有分段粗糙控制和精细控制的自适应信号均衡器
CN104300961A (zh) * 2013-07-16 2015-01-21 陕西北斗恒通信息科技有限公司 一种可变增益的模拟加法器

Also Published As

Publication number Publication date
JP2004304775A (ja) 2004-10-28
US20040183599A1 (en) 2004-09-23
US7215196B2 (en) 2007-05-08

Similar Documents

Publication Publication Date Title
CN1551489A (zh) 可变阻抗电路以及使用它的放大器、乘法器、高频电路
CN1292533C (zh) 平衡高频器件，平衡特性的改进方法和采用此类器件的平衡高频电路
CN1389016A (zh) 高频放大器、前馈放大器及失真补偿放大器
CN1252914C (zh) 差动电路、放大电路及使用它们的显示装置
CN1277351C (zh) D类放大器
CN1210863C (zh) n端口接线装置和用于处理已调制数字射频信号的方法
CN1284304C (zh) 可变增益放大装置和无线电通信装置
CN1515104A (zh) 高频信号接收装置及其制造方法
CN1610251A (zh) 高频功率放大器电路与用于高频功率放大器的电子部件
CN1420626A (zh) 功率放大器、功率放大方法和无线电通信装置
CN1948974A (zh) 半导体集成电路装置及电子装置
CN1578114A (zh) 调制电路设备、调制方法和无线电通信设备
CN1977446A (zh) 双向频率变换器以及使用它的无线器
CN1707942A (zh) 电压比较器电路
CN101036227A (zh) 由mos晶体管进行开关的电容器阵列
CN1790912A (zh) 半导体集成电路装置
CN1467919A (zh) 传输电路装置及无线通信装置
CN1607720A (zh) 使用分谐波频率变换器体系的直接转换接收器及相关的预处理器
CN1503462A (zh) 混频电路和使用它的高频信号接收装置
CN1397106A (zh) 高频放大器及混频器
CN1879296A (zh) 晶体管装置、集成电路及运行场效应晶体管的方法
CN1681205A (zh) Agc电路
CN1707941A (zh) 多级放大设备以及使用该设备的接收设备和发送设备
CN1229911C (zh) 可变增益型差动放大电路以及乘法电路
CN1794330A (zh) 电流驱动器、数据驱动器和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication