CN1574295A - 不对称存储单元 - Google Patents

不对称存储单元 Download PDF

Info

Publication number
CN1574295A
CN1574295A CNA200410045716XA CN200410045716A CN1574295A CN 1574295 A CN1574295 A CN 1574295A CN A200410045716X A CNA200410045716X A CN A200410045716XA CN 200410045716 A CN200410045716 A CN 200410045716A CN 1574295 A CN1574295 A CN 1574295A
Authority
CN
China
Prior art keywords
area
epvr
bottom electrode
resistance
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200410045716XA
Other languages
English (en)
Inventor
许胜籐
李廷凯
D·R·埃文斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1574295A publication Critical patent/CN1574295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G21/00—Table-ware
    • A47G21/10—Sugar tongs; Asparagus tongs; Other food tongs
    • A47G21/103—Chop-sticks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G2400/00—Details not otherwise provided for in A47G19/00-A47G23/16
    • A47G2400/02—Hygiene
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Abstract

本发明提供一种不对称存储单元和用于形成不对称存储单元的方法。方法包括：形成具有第一面积的底部电极；在底部电极上形成电脉冲变化电阻(EPVR)材料；在EPVR层上形成具有比第一面积小的第二面积的顶部电极。在一些方面，第二面积比第一面积小至少20％。EPVR材料是诸如超大磁致电阻(CMR)材料、高温超导(HTSC)材料或钙钛矿金属氧化物材料的材料。本方法进一步包括：在电极之间感应电场；感应电流使其流过邻近顶部电极的EPVR；以及响应流过邻近顶部电极的EPVR的感应电流，调整EPVR的电阻。典型地，在100欧姆－10兆欧范围内调整电阻。

Description

不对称存储单元
技术领域
本发明总的涉及到集成电路(IC)存储单元阵列，并且更具体地涉及到一种不对称存储电阻存储单元及其制造方法。
背景技术
通常，使用存储电阻器材料，如超大磁致电阻(CMR)材料的存储单元用未经图案化的导电底部电极，未经图案化的CMR材料以及相对较小的顶部电极制成。这些器件在有限的一些应用中起作用，但是因为这些存储单元尺寸相对较大它们不适用于高密度存储器阵列应用。
CMR材料可以说具有非易失特性，因为CMR材料的电阻在多数情况下保持恒定。但是，当高电场感应电流流过CMR材料时，可以导致CMR电阻改变。在程序过程中，在靠近电极的高电场区域处的存储电阻器的电阻率首先改变。实验数据表明，在称为A端的阴极处材料的电阻率增加，而在称为B端的阳极处材料电阻率减少。在擦除过程中，脉冲极化反转，即阴极和阳极的指定被反转。因而，靠近A端的材料电阻率减少，而靠近B端的材料电阻率增加。
随着对单元存储器需求的增加，减少阵列中存储单元的尺寸动力也越加强烈。但是，较小的特征尺寸使得器件对工艺容许偏差更为敏感。由于工艺容差，相当小的几何不对称器件都不能实用。然而，分析(下面给出)表明，所制造的充分几何对称的存储单元将不能正常工作。即使这些几何对称器件可以被编程，但是从高电阻状态到低电阻状态的净电阻变化相对较低。
如果存储单元能够设计为具有用足够的不对称，以保证不管工艺容差仍然有充分的电阻状态改变，这将是很有优势的。
发明内容
本发明描述了一种用于非易失存储器阵列和模拟电阻应用的薄膜电阻存储器件。器件存储特性取决于存储单元的不对称结构。
因而，提供一种用于形成不对称存储单元的方法。该方法包括：形成具有第一面积的底部电极；形成覆盖底部电极的电脉冲变化电阻(EPVR)材料；形成覆盖该EPVE层具有小于第一面积的第二面积的顶部电极。在一些方面，顶部电极第二面积比底部电极第一面积小至少20％。EPVR由诸如超大磁致电阻(CMR)材料，高温超导(HTSC)材料，或钙钛矿金属氧化物材料形成。
该方法可进一步包括：在顶部电极和底部电极之间感应一电场；以及响应该电场，感应电流流过邻近顶部电极的EPVR。
该方法进一步包括：响应于流过邻近顶部电极的EPVR的感应电流，调整顶部和底部电极之间的EPVR的电阻。更具体地，调整第二EPVR区的电阻，而保持第一EPVR区的电阻恒定。典型地，在100欧姆-10兆欧(Mohms)范围内调整电阻。
以下提供上述方法及不对称存储单元的其它详细情况。
附图说明
图1A和1B是在编程(图1A)和擦除(图1B)操作过程中存储单元的局部横截面视图。
图2A和2B是存储单元的局部横截面视图，其中，存储电阻器具有圆柱形形状，并且嵌入氧化物或其它合适的绝缘体中。
图3是本发明的不对称存储单元的局部横截面视图。
图4A和4B表示本发明的存储单元的编程(图4A)和擦除操作(图4B)。
图5是表示用于形成不对称存储单元的本发明的方法流程图。
具体实施方式
图1A和1B是在编程(图1A)和擦除(图1B)操作过程中存储单元的局部横截面视图。顶部和底部电极相同，并且存储电阻材料整体均匀。如果器件的几何结构能够做得十分对称，当施加负电场(图1A)或正电场(图1B)时，在高电阻状态，净电阻将保持恒定。注意，电场方向相对于顶部电极确定。即，电场被认为从顶部电极感应。在这种情况下，不可能进行编程。因此，几何对称的器件结构，如图1A和1B中所示的结构，不实用。
更具体地，在电场存在情况下，几何对称存储单元在电极附近(区域A和B)具有高电流密度，而在器件的中心部分具有低电流密度。结果，在顶部和底部电极附近的CMR材料的电阻率被改变。例如，如果在顶部电极附近的存储电阻器材料的电阻率增加，而底部电极附近的存储电阻器材料的电阻率减少，存储单元可被编程为高电阻状态。当施加到顶部电极的电脉冲的极性反转(变成正脉冲，图1B)，在顶部电极附近的材料(区域A)变成低电阻(RL)，而在底部电极附近的材料(区域B)变成高电阻(RH)。但是，存储电阻的总电阻保持相同，仍然处于高电阻状态。因此，不可能将存储电阻器编程到低电阻状态。
由于区域A和区域B分别非常靠近顶部和底部电极，并且它们的厚度可以薄到10纳米(nm)，上述效应可能被错误地归类为界面效应。但是，存储不是界面特性的改变，而是体电阻率的变化。
图2A和2B是存储单元的局部横截面视图，其中，存储电阻器具有圆柱形形状，并且嵌入氧化物或其它合适的绝缘体中(现有技术)。在顶部和底部电极附近的电场强度高。由于顶部电极附近的电场方向与底部电极附近的电场方向相反，顶部电极附近的存储电阻器材料的电阻率增加，而底部电极附近的存储电阻器材料的电阻率减少。结果，不管施加正还是负脉冲到顶部电极，存储电阻都被编程到高电阻状态。再次，几何对称结构不适用于电阻器存储单元。
图3是本发明的不对称存储单元的局部横截面视图。存储单元300包括具有第一面积的底部电极302和覆在底部电极302上的电脉冲变化电阻(EPVR)材料层304。顶部电极306覆在EPVR层304上。顶部电极306具有小于第一面积的第二面积。在一些方面，顶部电极第二面积比底部电极第一面积小至少20％。注意，顶部电极306如两个电极中较小的一个所示。但是，在本发明的其它方面(未示出)，单元300将与比顶部电极306小20％的底部电极等效操作。
正如此处所使用的，电极面积被定义为与EPVR层304接触的表面面积。虽然顶部和底部电极表面被描述为与EPVR层接触处平面，但电极表面不一定为平面。
EPVR层304是诸如超大磁致电阻(CMR)材料，高温超导(HTSC)材料或钙钛矿金属氧化物材料之类的材料。底部电极302是诸如Pt，TiN，TaN，TiAlN，TaAlN，Ag，Au或Ir之类的材料。同样地。顶部电极306是诸如Pt，TiN，TaN，TiAlN，TaAlN，Ag，Au或Ir之类材料。顶部电极和底部电极不一定用相同材料制成。
作为整体考虑，EPVR层304具有第一总电阻，第一总电阻是响应于施加在顶部和底部电极306/302之间的第一电压脉冲，在顶部和底部电极306/302之间测量得到的。例如，由较小的顶部电极306的透视图，第一电压脉冲可以建立负电场。EPVR层304具有响应于第二电压脉冲的第二总电阻，它小于第一电阻。例如，由顶部电极306的透视图，第二电压脉冲可以建立正电场。
响应于第一电压脉冲，EPVR层第一电阻在100欧姆-10兆欧范围内，第一电压脉冲具有2-5伏范围内的负振幅和1ns-10微秒(μs)范围内的持续时间。响应于第二电压脉冲，EPVR层第二电阻在100欧姆-1千欧范围内，第二电压脉冲具有2-5伏范围内的正振幅和1ns-10微秒(μs)范围内的持续时间。
功能描述
为了克服上面背景技术部分提到的对称存储单元的固有问题，研发了不对称电阻器存储结构。与底部电极尺寸相比，顶部电极相对较小。在一方面，底部电极面积是顶部电极的1.3倍。
图4A和4B表示本发明的存储单元的编程(图4A)和擦除操作(图4B)。当在顶部和底部电极间施加电压时，靠近顶部电极的电场强度大，并且因此电流密度也大。靠近底部电极的电场强度/电流密度小。结果，只有靠近顶部电极的存储电阻器材料的电阻率被改变。靠近底部电极的EPVR材料中的电阻不会由于靠近底部电极所施加的电场/电流改变。对于高密度布线，存储器件可以为圆形或方形，制造后一般都变为圆形。单元可用传统工艺制造，唯一的区别在于需要将底部电极的直径增加或减少到比顶部电极大或小约20％。
图5是表示用于形成不对称存储单元的本发明的方法。虽然为清楚起见，该方法按编号步骤顺序描述，但是除非明确指出，否则不应该从编号推测顺序。应该明白，这些步骤中的一些可以跳过，可以并行进行，或不需要保持严格的顺序进行。本方法从步骤500开始。
步骤502形成具有第一面积的底部电极。步骤504在底部电极上形成电脉冲变化电阻(EPVR)材料。步骤506在EPVR层上形成具有第二面积的顶部电极，第二面积小于第一面积。在一些方面，第二面积比第一面积小至少20％。或者，如上面提到的，底部电极可以具有比顶部电极小(至少小20％)的面积。步骤508在顶部电极和底部电极之间感应电场。步骤510响应电场，感应电流流过邻近顶部电极的EPVR。
在步骤502中形成底部电极包括用诸如Pt，TiN，TaN，TiAlN，TaAlN，Ag，Au或Ir材料形成底部电极。同样地，在步骤506中形成顶部电极包括用诸如的Pt，TiN，TaN，TiAlN，TaAlN，Ag，Au或Ir的材料形成顶部电极。顶部和底部电极可用不同材料制成。在步骤504中形成EPVR层包括用诸如CMR，HTSC，或钙钛矿金属氧化物材料的材料形成EPVR层。
在一些方面，步骤510中在顶部电极和底部电极之间感应电场包括在顶部和底部电极之间施加振幅在2-5伏范围内且持续时间在1ns-10微秒(μs)范围内的负电压脉冲。其次，步骤512中调整顶部电极和底部电极之间的EPVR的电阻包括在电极之间建立第一高电阻(100-10兆欧)。
在其它方面，步骤510中在顶部电极和底部电极之间感应电场包括在顶部和底部电极之间施加振幅在2-5伏范围内且持续时间在1ns-10μs范围内的正脉冲。其次，步骤512中调整顶部电极和底部电极之间的EPVR的电阻包括在电极之间建立低于第一电阻的第二电阻(100-1000欧姆)。
在一些方面，响应流过邻近顶部电极的感应电流而调整顶部和底部电极之间的EPVR的电阻(步骤512)包括在100欧姆-10兆欧范围内调整电阻。
已经提供了不对称存储单元和形成不对称存储单元的方法。已经给出一些实例来说明本发明，但是本发明不只限于这些实例。本领域的技术人员将会想到本发明的其它变化和实施例。

Claims (20)

1.用于形成不对称存储单元的方法，该方法包括：
形成具有第一面积的底部电极；
形成覆在底部电极上的电脉冲变化电阻(EPVR)材料；
形成在EPVR层上的具有小于第一面积的第二面积的顶部电极。
2.权利要求1的方法，进一步包括：
在顶部电极和底部电极之间感应电场；以及
响应该电场，感应电流流过邻近顶部电极的EPVR。
3.权利要求2的方法，进一步包括：
响应感应流过邻近顶部电极的EPVR的电流，调整顶部和底部电极之间的EPVR的电阻。
4.权利要求3的方法，其中，在顶部电极和底部电极之间感应电场包括在顶部电极和底部电极之间施加振幅在2-5伏范围内且持续时间在1ns-10μs范围内的负电压脉冲；以及
其中，调整顶部和底部电极之间的EPVR的电阻包括在电极之间建立第一高电阻。
5.权利要求4的方法，其中，在顶部电极和底部电极之间感应电场包括在顶部电极和底部电极之间施加振幅在2-5伏范围内且持续时间在1ns-10μs范围内的正脉冲；以及
其中，调整顶部和底部电极之间的EPVR的电阻包括在电极之间建立低于第一电阻的第二电阻。
6.权利要求1的方法，其中，形成具有比第一面积小的第二面积的覆盖EPVR层的顶部电极包括第二面积比第一面积小至少20％。
7.权利要求1的方法，其中，形成底部电极包括用选自包括Pt，TiN，TaN，TiAlN，TaAlN，Ag，Au和Ir的组的材料形成底部电极；以及
其中形成顶部电极包括用选自包括Pt，TiN，TaN，TiAlN，TaAlN，Ag，Au和Ir的组的材料形成顶部电极。
8.权利要求1的方法，其中，形成EPVR层包括用选自包括超大磁致电阻(CMR)、高温超导(HTSC)和钙钛矿金属氧化物材料的组的材料形成EPVR层。
9.权利要求3的方法，其中，响应感应流过邻近顶部电极的EPVR的电流而调整顶部和底部电极之间的EPVR的电阻包括在100欧姆-10兆欧范围内调整电阻。
10.用于形成不对称存储单元的方法，该方法包括：
形成具有第一面积的底部电极；
形成覆在底部电极上的电脉冲变化电阻(EPVR)材料；
形成覆在EPVR层上的具有大于第一面积的第二面积的顶部电极。
11.权利要求10的方法，其中，形成具有比第一面积大的第二面积的覆盖EPVR层的顶部电极包括第一面积比第二面积小至少20％。
12.一种不对称存储单元，包括：
具有第一面积的底部电极；
覆在底部电极上的电脉冲变化电阻(EPVR)材料层；
覆在EPVR层上的具有小于第一面积的第二面积的顶部电极。
13.权利要求12的存储单元，其中，顶部电极第二面积比底部电极第一面积小至少20％。
14.权利要求13的存储单元，其中，底部电极是选自包括Pt，TiN，TaN，TiAlN，TaAlN，Ag，Au和Ir的组的材料；以及
其中，顶部电极是选自包括Pt，TiN，TaN，TiAlN，TaAlN，Ag，Au和Ir的组的材料。
15.权利要求13的存储单元，其中，EPVR层具有第一总电阻，第一总电阻是响应于施加在顶部和底部电极之间的第一电压脉冲，在顶部和底部电极之间测量得到的；以及
其中，EPVR层具有响应于第二电压脉冲的小于第一电阻的第二总电阻。
16.权利要求15的存储单元，其中，响应于第一电压脉冲，EPVR层第一电阻在100欧姆-10兆欧范围内，第一电压脉冲具有2-5伏范围内的负振幅以及1ns和10微秒(μs)范围内的持续时间。
17.权利要求16的存储单元，其中，响应于第二电压脉冲，EPVR层第二电阻在100欧姆-1千欧范围内，第二电压脉冲具有2-5伏范围内的正振幅和1ns-10μs范围内的持续时间。
18.权利要求12的存储单元，其中，EPVR层是选自包括超大磁致电阻(CMR)、高温超导(HTSC)和钙钛矿金属氧化物材料的组的材料。
19.一种不对称存储单元，包括：
具有第一面积的底部电极；
覆在底部电极上的电脉冲变化电阻(EPVR)材料层；
覆在EPVR层上的具有大于第一面积的第二面积的顶部电极。
20.权利要求19的存储单元，其中，底部电极第一面积比顶部电极第二面积小至少20％。
CNA200410045716XA 2003-05-21 2004-05-21 不对称存储单元 Pending CN1574295A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/442,627 US6927074B2 (en) 2003-05-21 2003-05-21 Asymmetric memory cell
US10/442627 2003-05-21

Publications (1)

Publication Number Publication Date
CN1574295A true CN1574295A (zh) 2005-02-02

Family

ID=33097988

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200410045716XA Pending CN1574295A (zh) 2003-05-21 2004-05-21 不对称存储单元

Country Status (6)

Country Link
US (1) US6927074B2 (zh)
EP (1) EP1480225A3 (zh)
JP (2) JP4493008B2 (zh)
KR (1) KR100644111B1 (zh)
CN (1) CN1574295A (zh)
TW (1) TWI239599B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636841B (zh) * 2007-03-22 2011-06-22 松下电器产业株式会社 存储元件和存储装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009235B2 (en) * 2003-11-10 2006-03-07 Unity Semiconductor Corporation Conductive memory stack with non-uniform width
JP2004273656A (ja) * 2003-03-07 2004-09-30 Taiyo Yuden Co Ltd Ｅｐｉｒ素子及びそれを利用した半導体装置
KR100754930B1 (ko) * 2004-12-22 2007-09-03 한국과학기술원 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법
KR100657944B1 (ko) * 2005-01-12 2006-12-14 삼성전자주식회사 상전이 램 동작 방법
KR100697282B1 (ko) 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP2006344876A (ja) * 2005-06-10 2006-12-21 Sharp Corp 不揮発性記憶素子とその製造方法
CN100409444C (zh) * 2005-07-06 2008-08-06 中国科学院上海硅酸盐研究所 基于电阻变化的非挥发性存储器、切换方法及制备方法
JP4396621B2 (ja) 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
WO2008047530A1 (en) 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
WO2011016794A2 (en) * 2009-07-28 2011-02-10 Hewlett-Packard Development Company, L.P. Memristors with asymmetric electrodes
WO2014108215A1 (en) * 2013-01-14 2014-07-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Asymmetrical memristor
US20210249600A1 (en) * 2020-02-11 2021-08-12 Macronix International Co., Ltd. Phase change memory with a carbon buffer layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740100A (en) * 1995-10-05 1998-04-14 Samsung Electronics Co., Ltd. Method for preventing polarization loss in ferroelectric capacitors by controlling imprint
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
KR100268453B1 (ko) * 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6815744B1 (en) * 1999-02-17 2004-11-09 International Business Machines Corporation Microelectronic device for storing information with switchable ohmic resistance
KR100391987B1 (ko) * 2000-09-18 2003-07-22 삼성전자주식회사 강유전체 캐퍼시터를 갖는 반도체 장치 및 그 제조방법
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
JP4011334B2 (ja) * 2001-12-04 2007-11-21 富士通株式会社 強誘電体キャパシタの製造方法およびターゲット
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636841B (zh) * 2007-03-22 2011-06-22 松下电器产业株式会社 存储元件和存储装置

Also Published As

Publication number Publication date
EP1480225A3 (en) 2006-05-10
JP4493008B2 (ja) 2010-06-30
EP1480225A2 (en) 2004-11-24
KR20040101037A (ko) 2004-12-02
JP2010123989A (ja) 2010-06-03
US6927074B2 (en) 2005-08-09
US20040233708A1 (en) 2004-11-25
KR100644111B1 (ko) 2006-11-10
JP2004349691A (ja) 2004-12-09
TW200504942A (en) 2005-02-01
TWI239599B (en) 2005-09-11

Similar Documents

Publication Publication Date Title
US7214583B2 (en) Memory cell with an asymmetric crystalline structure
US7045840B2 (en) Nonvolatile semiconductor memory device comprising a variable resistive element containing a perovskite-type crystal structure
US6531371B2 (en) Electrically programmable resistance cross point memory
US7148533B2 (en) Memory resistance film with controlled oxygen content
CN1953230B (zh) 包括纳米点的非易失性存储器件及其制造方法
KR100576369B1 (ko) 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
US6870755B2 (en) Re-writable memory with non-linear memory element
US20040159869A1 (en) Memory array with high temperature wiring
CN101136247A (zh) 编程电阻存储器件的方法
US20040161888A1 (en) Multi-resistive state material that uses dopants
CN1574295A (zh) 不对称存储单元
US9312471B2 (en) Method of implementing a ferroelectric tunnel junction, device comprising a ferroelectric tunnel junction and use of such a device
TW200428686A (en) Resistance random access memory and method for fabricating the same
US20190272874A1 (en) Memory device, method of forming the same, method for controlling the same and memory array
KR101999342B1 (ko) 저항 변화 소자 및 이를 포함하는 메모리 장치
WO2016099525A1 (en) Negative differential resistance (ndr) device based on fast diffusive metal atoms
KR100989180B1 (ko) 저항변화기록소자 및 그 제조방법
US11830549B2 (en) Method of operating selector device, method of operating nonvolatile memory apparatus applying the same, electronic circuit device including selector device, and nonvolatile memory apparatus
US11217630B2 (en) Implementing memristor crossbar array using non-filamentary RRAM cells
Halter et al. Crossbar operation of BiFeO
Nauenheim et al. Phenomenological considerations of resistively switching TiO 2 in nano crossbar arrays
Zhou et al. 9 Nonvolatile Memory Device: Resistive Random Access Memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication