CN1601758A - 光电元件及光电元件的形成方法 - Google Patents

光电元件及光电元件的形成方法 Download PDF

Info

Publication number
CN1601758A
CN1601758A CNA2004100901894A CN200410090189A CN1601758A CN 1601758 A CN1601758 A CN 1601758A CN A2004100901894 A CNA2004100901894 A CN A2004100901894A CN 200410090189 A CN200410090189 A CN 200410090189A CN 1601758 A CN1601758 A CN 1601758A
Authority
CN
China
Prior art keywords
semiconductor layer
mentioned
type semiconductor
photoelectric cell
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100901894A
Other languages
English (en)
Inventor
近藤隆治
佐野政史
高井康好
东川诚
都築英寿
中村哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1601758A publication Critical patent/CN1601758A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Abstract

本发明提供光电元件及光电元件的形成方法。该光电元件，具有在基板上串联配置了第一pin结和第二pin结的结构，所述第一pin结的i型半导体层由非晶质硅构成，所述第二pin结的i型半导体层包含晶质硅，该光电元件在上述第一pin结的p/i界面中具有第一中间层，n/i界面中具有第二中间层，在上述第二pin结的p/i界面中具有第三中间层，n/i界面中具有第四中间层，上述第二中间层和第三中间层由非晶质硅构成，且上述第一中间层和第四中间层包含晶质硅，或者，上述第二中间层和第三中间层包含晶质硅，且上述第一中间层和第四中间层由非晶质硅构成。

Description

光电元件及光电元件的形成方法
技术领域
本发明涉及光电元件及光电元件的形成方法。
背景技术
作为层叠半导体层构成的光电元件的一例的太阳能电池，与已有的利用了矿物燃料的能量相比，具有能源无穷尽和发电过程清洁的优点，但是为了推进其普及，就需要进一步降低发电电量的单位价格。因此，实现低成本化的生产技术的确立和用于提高光电转换效率的技术的确立，成为重要的技术课题。
在此，高频等离子体CVD法容易大面积化和低温形成，具有加工生产能力高的优点，作为光电元件的形成方法是有力的手段之一。此外，作为用于提高光电元件的特性的手段，已知有一种有利的结构，即设置了多个光电元件的所谓称作叠式光电元件的结构。在叠式光电元件中，将光入射侧的光电元件的光电变换层作为宽带隙材料，通过与由窄带隙材料构成的光电变换层的光电元件的组合，就能进一步提高作为光电元件全体的光谱灵敏度。在二层结构的叠式光电元件的情况下，作为光电变换层的组合例举如下的结构，从光入射侧开始a-Si/a-SiGe、a-SiC/a-Si、a-Si/μC-Si、a-Si/a-Si、μC-Si/μC-Si等(在此，“a-”表示非晶质，“μC-”表示微晶)。在三层结构以上的叠式光电元件的情况下，也可以将它们通过同样地组合各材料来形成其结构。在设计上述叠式光电元件时，采用对应作成的叠式光电元件的单元结构和各光电元件的特性等，使各个光电元件中发生的载流子数大致相同的方法，或者利用特定光电元件以全体短路电流值为重要因素(律速)的方法等。
作为在厚度方向上串联连接上述多个光电元件而构成的光电元件，在日本特开平11-243219号公报中公开了层叠型光电元件，该层叠型光电元件在支撑体上至少层叠了i型层中具有微晶半导体的pin结的结构元件和在i型层中具有非晶半导体的pin结的结构元件，其特征在于，由于i型层中具有微晶半导体的pin结的结构元件，以电流值为重要因素。此外，特开平11-243218号公报中公开了层叠型光电元件，该层叠型光电元件层叠了多个具有由硅系非单晶半导体构成的p型层、i型层、具有n型层的pin结的结构元件，其特征在于，从光入射侧开始，使用非晶质硅作为第一pin结的i型层，使用微晶硅作为第二pin结的i型层，使用微晶硅作为第三pin结的i型层。
利用以上说明的叠式单元的技术，很大地改善了光电元件的特性。
另一方面，为了达到更低成本化，就要求更高速成膜和更高特性化兼容的技术。
例如，作为达到上述目的的一种方法，进行了高频等离子体CVD法的研究，该方法设置基板和与该基板对置的高频导入部，对该高频导入部施加高频。在该等离子体CVD法中，在减小了基板与高频导入部的间隔或增大了施加的高频电力的情况中，由于出现了半导体界面中的损失和上下层间的失配的发生，故有时产生特性降低的问题。在具有pin结的光电元件中，特别要求膜厚占整体的比例大的i型半导体层的高速化，但在追求了高速成膜的成膜条件下，就产生了膜自身的特性加之与邻接层的界面状态恶化的问题。此外，在连续形成了导电类型和/或形状不同的晶质硅的情况下，由于晶界状态复杂等而界面能级和机械失真增大，而使光电元件的特性降低。
发明内容
本发明鉴于上述课题，目的在于用低成本形成比现有更高速的高特性光电元件。
本发明提供一种光电元件，是形成在基板上的光电元件，其特征在于，具有至少包含各个导电类型和/或形状不同的晶质硅的第一半导体层和第二半导体层，在上述第一半导体层与第二半导体层的层间配置由非晶质构成的中间层。
本发明提供一种光电元件，具有在基板上串联配置了第一pin结和第二pin结的结构，所述第一pin结，实质的本征半导体层(以下有时记作i型半导体层)由非晶质硅构成，所述第二pin结的i型半导体层包含晶质硅，该光电元件的特征在于，在上述第一pin结的p/i界面中具有第一中间层，n/i界面中具有第二中间层，在上述第二pin结的p/i界面中具有第三中间层，n/i界面中具有第四中间层，上述第二中间层和第三中间层由非晶质硅构成，且上述第一中间层和第四中间层包含晶质硅，或者，上述第二中间层和第三中间层包含晶质硅，且上述第一中间层和第四中间层由非晶质硅构成。
本发明提供一种光电元件，具有在基板上串联配置了第一pin结和第二pin结的结构，所述第一pin结的i型半导体层由非晶质硅构成，所述第二pin结的i型半导体层由晶质硅构成，该光电元件的特征在于，在上述第一pin结的i型半导体层的入射光侧界面中具有包含晶质硅的第一中间层，在背面侧界面中具有由非晶质硅构成的第二中间层，在上述第二pin结的i型半导体层的入射光侧界面中具有由非晶质硅构成的第三中间层，在背面侧界面中具有包含晶质硅的第四中间层。
本发明提供一种光电元件，具有在基板上串联配置了第一pin结和第二pin结的结构，所述第一pin结的i型半导体层由非晶质硅构成，所述第二pin结的i型半导体层由晶质硅构成，该光电元件的特征在于，上述第一pin结的i型半导体层的第一面侧的界面与包含微晶硅的层相接，第二面侧的界面与由非晶质硅构成的层相接，上述第二pin结的i型半导体层的上述第一面侧的界面与由非晶质硅构成的层相接，上述第二面侧的界面与包含微晶硅的层相接。
本发明提供一种光电元件的形成方法，利用高频等离子体CVD法形成光电元件，所述的高频等离子体CVD法在可减压的反应容器内设置基板和与该基板对置的高频导入部，对该高频导入部施加高频，所述光电元件具有在上述基板上串联配置了第一pin结和第二pin结的结构，所述第一pin结的i型半导体层由非晶质硅构成，所述第二pin结的i型半导体层由晶质硅构成，在上述p/i界面或n/i界面中包含中间层，上述光电元件形成方法的特征在于，形成上述i型半导体层时的高频的频率，大于形成上述中间层时的频率。
再有，在以上结构中，不管第一pin结和第二pin结的层叠顺序，但最好将第一pin结位于比第二pin结靠近光入射侧的位置上。
此外，在以上结构中，i型半导体层作为主要光活性层而发挥功能。
最好上述第一半导体层或第二半导体层的某一方半导体层是p型或n型半导体层，另一方半导体层是实质的本征半导体层。最好上述中间层的形成速度小于上述i型半导体层的形成速度，且上述中间层的膜厚小于等于上述i型半导体层的膜厚的1/5。最好上述中间层由实质的本征半导体层构成。最好上述中间层由与邻接的n或p型半导体层的导电类型相同导电类型的半导体层构成。最好上述第一pin结的p型半导体层由晶质硅构成，n型半导体层由非晶质硅构成。最好上述第二pin结的p型半导体层由晶质硅构成，n型半导体层由非晶质硅构成。最好上述第二pin结的上述i型半导体层由在膜的堆积方向上延伸的形状的晶质硅构成，上述p型半导体层由大致球形的形状的晶质硅构成。最好多个串联地具有上述第一pin结和/或上述第二pin结。作为有关方式，例如，作为串联地具有两个pin结的方式，有从光入射侧开始为第一pin结、第二pin结的顺序的结构，此外，作为串联地具有三个的pin结的方式，有从光入射侧开始为第一pin结、第二pin结、第二pin结的顺序的结构。最好形成上述i型半导体层时的高频的频率，大于形成n型半导体层和p型半导体层时的频率。最好上述第二pin结中包含的i型半导体层的形成压力，大于上述第一pin结中包含的i型半导体层的形成压力。最好上述第二pin结中包含的i型半导体层的形成压力大于等于上述第一pin结中包含的i型半导体层的形成压力的3倍。在形成上述第一pin结时，最好形成上述i型半导体层时的上述基板与上述高频导入部的距离，小于形成n型半导体层、中间层、p型半导体层时的上述基板与上述高频导入部的距离。在形成上述第二pin结时，最好形成上述i型半导体层时的上述基板与上述高频导入部的距离，小于形成n型半导体层、中间层、p型半导体层时的上述基板与上述高频导入部的距离。最好形成上述第一pin结的i型半导体层时的上述基板与上述高频导入部的距离，大于形成上述第二pin结的i型半导体层时的上述基板与上述高频导入部的距离。
根据本发明，由于在进行了半导体层的高速成膜的情况下，也抑制半导体界面中的损失和上下层间的失配的发生，此外，能够抑制在连续形成了导电类型和/或形状不同的晶质硅的情况下产生的界面能级和机械失真的增大，因此，就能得到特性高的光电元件。
附图说明
图1是示出包含本发明的半导体层的光电元件的一个例子的模式剖面图。
图2是示出制造本发明的半导体层和光电元件的堆积膜形成装置的一个例子的模式剖面图。
图3是示出包含本发明的半导体层的光电元件的一个例子的模式剖面图。
具体实施方式
为了解决上述课题，本发明者们作为反复锐意研究的结果发现，通过使用本发明的光电元件和光电元件的形成方法，在进行半导体层的高速成膜的情况下，也能够抑制半导体界面中的损失和上下层间的失配的发生，此外，能够抑制在连续形成了导电类型和/或形状不同的晶质硅的情况下产生的界面能级和机械失真的增大，因此，就能得到特性高的光电元件。
利用上述结构，有以下作用。
在具有包含导电类型和/或形状不同的晶质硅的半导体层相接的结构的情况下，有活性层中生成的许多光生成载流子，在结界面附近，由于再结合而消失了，产生不能向外部取出的问题。特别是，在具有包含形状不同的晶质硅的半导体层相接的结构的情况下，例如，在一方具有柱状、锥状等的在特定方向上延伸的形状，另一方具有略呈球形等的缺乏方向性的形状的情况下，在晶界附近引起失配区域的发生。因此，考虑通过在两层间插入富有柔软性结构的由非晶质构成的中间层，利用弥补晶界的失配等的作用，使失配缓和，就能抑制载流子的消失。此外，在因作成条件和形状等引起的晶格常数不同的微晶硅连续的结构的情况下，考虑通过插入由非晶质构成的中间层，也有使界面能级降低的效果。此外，通过使中间层为具有比晶质硅大的带隙的非晶质相，就能够抑制载流子向导电类型层的逆注入。在此，作为本发明中的“包含晶质硅的膜(或层)”，例举单晶构成的包含硅晶粒的膜，代表性的有包含粒径10～5000nm的柱状、锥状等的具有在特定方向上延伸的形状的晶体的膜、包含粒径1～1000nm的球形(微)晶体的膜、或者它们混合的膜等。本发明中所谓是“包含晶质硅的膜(或层)”的情况，能够通过由X射线确认衍射峰，由SIMS等检测硅来进行鉴别。另一方面所谓是“由非晶质硅构成的膜(或层)”的情况，不包含具有长距离有序的结构，不能够由X射线确认明确的衍射峰，由SIMS等检测硅来进行鉴别。再有，所说的包含晶质硅的膜(或层)和所说的由非晶质硅构成的膜(或层)，都不排除由硅锗构成的膜和由硅碳化物构成的膜等的硅合金膜。
作为提高光电元件的特性的方法，已知有使两个或大于两个的pin结或pn结串联连接，使得具有不同带隙的半导体层层叠，能够收集更宽光能量光谱的，所谓的叠式光电元件。在光入射侧使用宽带隙材料，通过与窄带隙材料组合，就能提高光电变换元件的作为光电元件全体的光谱灵敏度。作为例子可以例举将作为光入射侧的pin结的光吸收层的i型半导体层构成为非晶质层，将背面侧的i型半导体层构成为包含微晶的层的结构等。此外，作为在硅中添加了使带隙变化的原子的合金材料的非晶质，作为例如比a-Si宽带隙的材料a-SiN、a-SiC、a-SiO等，可以与作为比a-Si窄带隙的材料a-SiGe等组合。也可以组合成大于等于三个的pin结结构。此外，在pin结中，若i型半导体层包含晶质硅的半导体层，则能够抑制作为光电元件的光劣化，这是所希望的。鉴于以上，作为叠式的最佳结构例，作为各pin结的i型半导体层的组合，例举有从光入射侧开始为a-Si/μC-Si、a-SiC/μC-Si、a-Si/μC-Si/μC-Si、a-Si/a-Si/μC-Si、a-Si/μC-Si/a-SiGe、a-Si/a-SiGe/μC-Si等。也可以将它们组合成大于等于4个的pin结的结构。
在包含串联排列连接两个或大于两个的pin结的结构的光电元件中，通过在i型半导体层和n型半导体层及p型半导体层之间插入由特定晶系和制法作成的中间层，作为光电元件，就能发现更高的性能。在此作为希望的结构，可以例举：作为包含将i型半导体层由非晶质硅构成的第一pin结和i型半导体层由晶质硅构成的第二pin结串联配置的结构的光电元件中的中间层，在上述第一pin结的p/i界面中具有包含晶质硅的第一中间层，n/i界面中具有由非晶质硅构成的第二中间层，在上述第二pin结的p/i界面中具有由非晶质硅构成的第三中间层，n/i界面中具有包含晶质硅的第四中间层。
这是因为，在上述第一pin结中，期望用更多的i型半导体层吸收短波长区域的光，因此，在使光从p型半导体层侧入射的结构中，期望极力抑制p型半导体层中的光的吸收。因此，为了低吸收化，最好将第一pin结的p型半导体层构成为微晶。该情况下，在将上述第一中间层构成为包含晶质硅的情况下，与没有上述第一中间层的情况或者上述第一中间层不包含晶质硅的情况相比，能够用更薄的膜厚，将p型半导体层形成为具有期望导电类型特性的微晶结构，为此，就能够进一步抑制由p型半导体层吸收短波长成分。因此，将层叠型单元的光入射侧即第一中间层构成为上述结构，就能用更多的i型半导体层吸收短波长区域的光，这是所希望的。此外，利用使形成速度小于i型半导体层的条件，通过将第二中间层构成为形成时的等离子体损失小于i型半导体层的非晶质硅层，为了抑制向衬底层的损失和界面中载流子的消失的效果增加，这是所希望的。
此外，在上述第二pin结中，从更有效地吸收在上述第一pin结没有吸收的更长波长区域的光的观点出发，最好设计中间层。在第二pin结中，在构成为i型半导体层包含晶质硅的半导体层的情况下，构成为晶粒是在膜生长方向上延伸的形状的微晶结构，由于降低了对于载流子的前进方向的晶界密度，所以是希望的结构。在该结构中，通过插入由非晶质构成的第三中间层，来消除由p型半导体层的微晶与i型半导体层的微晶的形状差引起的失配，就能抑制载流子的消失，就能取出更多的光载流子。此外，通过将第四中间层构成为包含结晶质硅的结构，作为第二pin结的i型半导体层的核形成层而发挥功能，因此，就能由i型半导体层的形成初始区域较高地形成结晶度，这是所希望的。
在此，为了发现了上述中间层的各个功能，希望用小于各自的i型半导体层的形成速度的形成速度来形成上述中间层，此外，上述中间层为了期望程度地发现各个功能可以具备必要的膜厚。在中间层过厚的情况下，光电元件形成所需的时间变长，此外，不能忽视中间层中的对光吸收的影响，但根据作为中间层而谋求的功能和作为i型半导体层而谋求的功能的差别，由于各自最佳化时的膜中的氢含有量和导电率不同，因此，在中间层过厚的情况下，光电元件的变换效率却降低了。从以上内容可知，作为中间层的膜厚，最好是在邻接的i型半导体层的膜厚的1/1000以上和1/5以下的范围。此外，作为其膜厚的范围，最好是在1nm～100nm，更好是2nm～80nm，最佳是3nm～50nm。中间层也可以是实质的本征半导体层，也可以是导入掺杂物后与邻接的n和p型半导体层的导电类型相同导电类型的半导体层。此外，也可以构成为掺杂物原子的浓度具有某种分布后放宽导电类型的变化。
由pin结构成的光电元件，其i型半导体层占pin层的总膜厚的比例最大。因此，在用高频等离子体CVD法进行了pin结的形成的情况下，要求用更高速来成膜i型半导体层。因此，通过用频率更高的高频作成i型半导体层，等离子体中的高能量电子增加，可以高速成膜，故可以说是最好的结构。此外，在形成i型半导体层时，通过使基板与高频导入部的距离比形成中间层、n型半导体层、p型半导体层时小，等离子体密度提高，可以高速成膜。此外，由于上述第二pin结的i型半导体层中所包含的晶质硅因为射入到半导体层的光量少，加之是间接过渡材料，因此，为了进行必要的光吸收，就需要比非晶质硅更大的膜厚。因此，第二pin结的i型半导体层的形成条件的最好是在高于第一pin结的i型半导体层的压力下，用更大的高频电力来形成。此外，最好使形成第二pin结的i型半导体层时的基板与高频导入部的距离，小于形成第一pin结的i型半导体层时的距离。在用辊对辊(roll-to-roll)法进行了pin结的形成时，由于连续形成的堆积膜的形成压力大致相等，因此，在第一pin结和第二pin结中期望的形成压力不同的情况下，首先用规定的压力形成第一pin结，接着改变设定为另外的压力，在第一pin结上实施第二pin结的形成。
下面，关于本发明的光电元件的结构要素的一例进行说明。
图1是示出本发明的光电元件的一个例子的模式剖面图。图中101是基板，102是半导体层，103是第二透明导电层，104是集电电极。此外，101-1是基体，101-2是反射层，101-3是第一透明导电层。它们是基板101的结构部件。
(基体)
作为基体101-1，最好使用由金属、树脂、玻璃、陶瓷、半导体块等构成的板状部件和片状部件。其表面上也可以具有微细凸凹。也可以使用透明基体构成从基体侧射入光。此外，通过将基体形成为长条形，能够进行使用了辊对辊法的连续成膜。特别是，最好将不锈钢、聚酰亚胺等具有挠性的材料作为基体101-1的材料。
(反射层)
反射层101-2起电极的作用和反射到达的光使其由半导体层102再利用的作用。作为其材料，最好能够使用Al、Cu、Ag、Au、CuMg、AlSi和它们的合金。此外，通过将反射层101-2构成为与Ni、Cr、Ti等转移金属的层叠结构，能够期待使基体101-1与反射层101-2的紧密性进一步提高的效果。作为反射层101-2的形成方法，蒸镀、喷溅、电析、印刷等方法最佳。反射层101-2最好其表面具有凸凹。这样，能够延长反射光的半导体层102内的光路长，增大短路电流。在基体101-1具有导电性的情况下，也可以不形成金属层101-2。
此外，在使光从基体侧射入的情况下，最好反射层不设置在基体上，而设置在半导体层(或者在半导体层上设置了透明导电层)上。
(第一透明导电层)
第一透明导电层101-3的作用在于，增大入射光和反射光的漫反射，延长半导体层102内的光路长。此外，其作用在于，引起反射层101-2的元素向半导体层102扩散或迁移，防止光电元件分流。另外，由于具有适度的电阻，故具有防止因半导体层102的气孔等缺陷而引起的短路的作用。另外，期望第一透明导电层101-3在其表面具有凸凹。最好第一透明导电层101-3由ZnO、ITO(铟锡氧化物)等导电性氧化物构成，最好用蒸镀、喷溅、CVD、电析等方法或者组合这些方法来形成。也可以在这些导电性氧化物中添加使导电率变化的物质。
作为第一透明导电层，由喷溅法形成氧化锌膜的条件，即方法和气体种类及流量、内压、投入功率、成膜速度、基板温度等，给予很大的影响。例如，在DC磁控管喷溅法中，在用氧化锌靶形成氧化锌膜的情况下，作为气体的种类，有Ar、Ne、Kr、Xe、Hg、O2等，流量因装置的大小和排气速度而不同，但例如在成膜空间的容积是20升的情况下，最好从1cm3/min(normal)至100cm3/min(normal)。此外，成膜时的内压最好从10mPa至10Pa。投入功率取决于靶的大小，但最好从10W至10KW。此外，基板温度根据成膜速度而最佳范围不同，但最好是从70℃至450℃。
此外，作为第一透明导电层，由电析法形成氧化锌膜的条件为，最好是在耐腐蚀性容器内使用包含硝酸离子、锌离子的水溶液。期望硝酸离子、锌离子的浓度在0.002mol/l至2.0mol/l的范围内，进一步期望在0.01mol/l至1.0mol/l的范围内，最期望在0.1mol/l至0.5mol/l的范围内。作为硝酸离子、锌离子的供给源，不作特殊限定，可以是两方离子的供给源即硝酸锌，也可以是硝酸离子的供给源即硝酸铵等水溶性的硝酸盐和锌离子的供给源即硫酸锌等锌盐的混合物。
还有，为了抑制异常生长并提高紧密性，最好也在水溶液中加入蔗糖和糊精等碳水化合物。水溶液中的碳水化合物的量取决于碳水化合物的种类，大致来说，在蔗糖的情况下，最好是从1g/l至500g/l，更好是从3g/l至100g/l，在糊精的情况下，最好是从0.01g/l至10g/l，更好是从0.025g/l至1g/l。此外，关于详细效果和其机构不详，但为了达到控制上述构成物的凹凸形状的大小并控制上述构成物的倾斜角的目的，最好向水溶液中导入在具有sp2杂化轨道的多个碳中结合了羧基的多价碳酸或其酯。作为在具有sp2杂化轨道的多个碳中结合了羧基的多价碳酸或其酯，具有-C＝C-基，例举有在它们的碳中各自结合了羧基或酯基的多价碳酸或其酯、在芳香环(苯环和杂芳香环等)中的多个碳中结合了羧基的多价碳酸或其酯。更具体地说，例举有邻苯二甲酸、间苯二甲酸、顺丁烯二酸、萘酸或它们的酯等。但是，由于过剩的多价碳酸有使氧化锌膜的凹凸形状微小化的作用，不希望如此。由以上可知，这些多价碳酸的浓度最好为0.5μmol/l～500μmol/l，更好的是10μmol/l～300μmol/l。在由电析法堆积氧化锌膜的情况下，最好将在上述水溶液中堆积氧化锌膜的基体101-1作为阴极，将锌、铂、碳等作为阳极。作为流过阳极与阴极间的电流值的范围，最好是0.1mA/cm2～100mA/cm2，更好是1mA/cm2～30mA/cm2，最佳是4mA/cm2～20mA/cm2。
(基板)
利用以上方法，根据需要，在基体101-1上层叠反射层101-2、第一透明导电层101-3，形成基板101。此外，为了容易进行元件的集成，也可以在基板101上设置绝缘层作为中间层。
(半导体层)
作为在半导体层102中使用了硅系薄膜时的主要材料，使用非晶质相或晶体相及它们的混合相。代替Si也可以使用Si和C或Ge等使带隙变化的原子的合金。在半导体层102中同时含有氢和/或卤素原子。其最好的含有量是0.1～40原子％。另外，半导体层102也可以含有氧、氮等。要将半导体层102作为p型半导体层，就要含有III属元素，要作为n型半导体层，就要含有V属元素。作为p型层和n型层的电气特性，最好活化能在0.2eV以下，0.1以下最佳。此外，作为比电阻，最好是100Ωcm以下，1Ωcm以下最佳。
在具有多个本发明的pin结的光电元件的情况下，最好靠近光入射侧的pin结的i型半导体层带隙宽，越远的pin结的带隙越窄。此外，最好在i型半导体层内部，在距膜厚方向的中心偏向p型半导体层的位置上有带隙的极小值。光吸收少的结晶性半导体或带隙宽的半导体，适合光入射侧的掺杂层(p型半导体层或n型半导体层)。
作为各pin结的i型半导体层的组合，从光入射侧开始有a-Si/μC-Si、a-SiC/μC-Si、a-Si/μC-Si/μC-Si、a-Si/a-Si/μC-Si、a-Si/μC-Si/a-SiGe、a-Si/a-SiGe/μC-Si等。也可以将它们构成为组合了4个以上的pin结的结构。作为i型半导体层，最好光(630nm)的吸收系数(α)在5000cm-1以上，利用太阳模拟器(AM1.5、100mW/cm2)的模拟太阳光照射的光传导率(σp)在10×10-5S/cm以上，暗传导率(σd)在10×10-6S/cm以下，利用定光电流法(constant photocurrent method(CPM))的阿巴克能量(Urbach energy)是55meV以下。作为i型半导体层，可以使用稍微成为p型、N型的半导体层。此外，在作为本发明的光电元件的结构的基板上，在串联配置i型半导体层由非晶质硅构成的第一pin结和i型半导体层由晶质硅构成的第二pin结的该光电元件中，在上述第一pin结的p/i界面或i型层的入射光侧界面中具有包含晶质硅的第一中间层、在n/i界面或i型层的背面侧界面中具有由非晶质硅构成的第二中间层、在上述第二pin结的p/i界面或i型层的入射光侧界面中具有由非晶质硅构成的第三中间层、在n/i界面或i型层的背面侧界面中具有包含晶质硅的第四中间层的构成，为了更加提高光电元件的特性，可以说这是最好结构。
为了作为主要光活性层发挥功能，上述i型半导体层必须具有某种程度以上的厚度。此外，若考虑成本等，则最好不要过厚。作为串联地具有多个pin结的光电元件的设计方法，有按照作成的叠式光电元件的单元结构和各光电元件的特性等，通过调整各i型半导体层的膜厚，使在各个pin结中发生的载流子数大致相同的方法，或者由特定pin结使全体短路电流值为重要因素的方法等。按照串联连接的pin结的数量和i型半导体层的光吸收系数，来设计上述i型半导体层的最佳厚度，但具体地说，最好是150nm～5μm，200nm～3μm更好。另外，在具有2个至3个pin结的光电元件的情况下，从使各pin结间最大吸收波长变化来分担作用的观点出发，使除了从光入射侧看最远的i型半导体层以外的i型半导体层的厚度的最佳范围进一步狭窄。具体地说，除了从光入射侧看最远的i型半导体层以外的i型半导体层的厚度是150nm～3μm最好，200nm～2μm更好。
(半导体层的形成方法)
高频等离子体CVD法适合于形成上述半导体层102。以下，示出由高频等离子体CVD法形成半导体层102的过程的最佳例子。
(1)将可以呈减压状态的堆积室(真空腔)内减压成规定堆积压力。
(2)向堆积室内导入原料气体和稀释气体等材料气体，由真空泵将堆积室内排气，将堆积室内设定为规定的堆积压力。
(3)由加热器将基板101设定为规定温度。
(4)将由高频电源振荡的高频导入到上述堆积室中。向上述堆积室导入的方法有由波导管传导高频，通过氧化铝陶瓷等的介质窗导入到堆积室内，或者由同轴电缆传导高频，通过金属电极导入到堆积室内的方法。
(5)使堆积室内产生等离子体后分解原料气体，在配置在堆积室内的基板101上形成堆积膜。根据需要多次反复该过程，形成半导体层102。
作为半导体层102的形成条件，其最佳条件为，堆积室内的基板温度是100～450℃，压力是50mPa～2000Pa，高频功率为0.001～5W/cm3。
作为适用于形成半导体层102的原料气体，有SiH4、Si2H6、SiF4等的含有了硅原子的能气化的化合物。在设为合金系的情况下，最好在原料气体中添加GeH4和CH4等这样的含有了Ge和C的能气化的化合物。最好用稀释气体将原料气体稀释后导入到堆积室内。作为稀释气体，有H2和He等。另外，也可以将含有了氮、氧等的能气化的化合物作为原料气体乃至稀释气体来添加。作为用于使半导体层102成为p型层的掺杂物气体，使用B2H6、BF3等。此外，作为用于使半导体层102成为n型层的掺杂物气体，使用PH3、PF3等。在堆积晶体相薄膜和SiC等光吸收少或带隙宽的层的情况下，最好增加稀释气体对于原料气体的比例，导入比较高功率的高频。为了大面积形成半导体层，作为向真空容器内导入原料气体的方法，有在高频导入部设置多个孔，通过这儿向等离子体空间喷流状地导入原料气体成方法，在等离子体空间内配设设置了多个孔的气体导入管的方法等，因为能够形成均质的等离子体，所以是希望的方法。
(第二透明导电层)
第二透明导电层103是光入射侧的电极，同时，通过将其膜厚设定为适当值，能够起到防反射膜的作用。要求第二透明导电层103在半导体层102的可吸收波长范围中具有高透射率和低电阻率。最好550nm中的透射率在80％以上，更好的是85％以上。作为透明导电层103的材料，能使用的最佳材料有ITO、ZnO、In2O3等。作为其形成方法，最佳方法有蒸镀、CVD、喷雾、旋涂、浸渍等。也可以在这些材料中添加使导电率变化的物质。
(集电极)
集电极104设置在第二透明导电层103上，用于提高集电效率。作为其形成方法，最佳的有使用掩膜由喷溅形成电极图形的金属的方法、印刷导电性焊剂或焊锡焊剂的方法、用导电性焊剂固定金属线的方法等。
再有，有时根据需要，在光电元件的两面形成保护层。也可以同时在光电元件的背面(与光入射侧相反侧)等中并用钢板等加强材料。
【实施例】
在以下的实施例中，作为光电元件，以太阳能电池为例具体地进行了说明，但这些实施例都不限定本发明的内容。
[实施例1]
使用图2中示出的堆积膜形成装置201，按以下过程形成了图1中示出的光电元件。图1是示出本发明的光电元件的一个例子的模式剖面图。该光电元件的半导体层具有串联配置了第一pin结102-1和第二pin结102-2的结构。第一pin结由微晶的p型半导体层102-1A、微晶的中间层102-1B、非晶质的i型半导体层102-1C、非晶质的中间层102-1D、非晶质的n型半导体层102-1E的结构要素构成，第二pin结由微晶的p型半导体层102-2A、非晶质的中间层102-2B、微晶的i型半导体层102-2C、微晶的中间层102-2D、非晶质的n型半导体层102-2E的结构要素构成。
图2是示出形成半导体层的堆积膜形成装置的一例的模式剖面图。图2中示出的堆积膜形成装置201经由气门221～227结合送出基板容器202、半导体形成用真空容器211～216、卷绕基板容器203而构成。在该堆积膜形成装置201中，贯穿各容器和各气门放置带状的导电性基板101。带状的导电性基板101从设置在送出基板容器202上的轴卷出，在卷绕基板容器203中卷绕向另一个轴。
半导体形成用真空容器211～216分别具有形成等离子体生成区域的堆积室。在该堆积室内的平板状的高频导入部241～246中，通过从高频电源251～256施加高频电力，使其发生辉光放电，这样，分解原料气体，使半导体层堆积在导电性基板101上。高频导入部241～246与导电性基板101对置，具有未图示的高度调整机构。利用上述高度调整机构，能够改变上述导电性基板与高频导入部之间的距离，同时能改变放电空间的容积。此外，与各半导体形成用真空容器211～216连接着用于导入原料气体和稀释气体的气体导入管231～236。此外，在半导体形成用真空容器213、214内，在高频导入部中设置了多个孔，可以通过这儿向等离子体空间喷流状地导入原料气体。各堆积室的结构为，用上述导电性基板和上述高频导入部限定上下，设置放电板，使得等离子体正发生的放电空间包围高频导入部，用上述放电板限定横向方向。此外，在各半导体形成用真空容器中设置了未图示的成膜区域调整板，用于调整各堆积室内的导电性基板101与放电空间的接触面积。
首先，将由不锈钢(SUS430BA)构成的带状基体(宽50cm、长1500m、厚0.15mm)充分地脱脂、清洗，装在未图示的连续溅射装置上，将Ag电极作为靶，使厚100nm的Ag薄膜喷溅蒸镀在基体上。另外，使用ZnO靶，在Ag薄膜的上喷溅蒸镀了厚300nm的ZnO薄膜。接着，用电析法，在喷溅蒸镀后的ZnO上形成厚2.7μm的ZnO。根据电析法的形成条件设水溶液的锌离子浓度为0.15mol/l、PH＝5.0、水溶液温度为85℃、流向阳极和阴极间的电流值为15mA/cm2。接着，将形成后的基板放入与真空泵连接的未图示的干燥容器中，在10Kpa的氮气气氛中，使气氛温度在250℃，使其干燥5小时，完成了基板101。
接着，将卷绕了导电性基板101的轴装在送出基板容器202上，经由搬入侧的气门、半导体形成用真空容器211～216、搬出侧的气门，将导电性基板101通到卷绕基板容器203，施加拉伸应力以使带状的导电性基板101不弯曲。然后，利用由未图示的真空泵构成的真空排气系统，将送出基板容器202、半导体形成用真空容器211～216、卷绕基板容器203充分地真空排气到小于等于5.0×10-4Pa。
一边使真空排气系统工作，一边从气体导入管231～236向半导体形成用真空容器211～216供给了原料气体和稀释气体。同时，从未图示的各气门供给管向各气门作为门气体供给了500sccm的H2气体。在该状态下调整真空排气系统的排气能力，将半导体形成用真空容器211～216内的压力调整为规定压力。形成条件如表1所示。再有，表中的CS距离是指导电性基板与高频导入部(电极)的距离。
【表1】
211的形成条件 原料气体 SiH4：20cm3/min(normal)H2：300cm3/min(normal)PH3(用H2稀释为2％)：50cm3/min(normal)
基板温度 200℃
压力 1000Pa
高频 13.56MHz、5mW/cm3
CS距离 10mm
212的形成条件 原料气体 SiH4：10cm3/min(normal)H2：4000cm3/min(normal)
基板温度 200℃
压力 1000Pa
高频 13.56MHz、150mW/cm3
CS距离 9mm
213、214的形成条件 原料气体 SiH4：200cm3/min(normal)SiF4：150cm3/min(normal)H2：5000cm3/min(normal)
基板温度 180℃
压力 1000Pa
高频 60MHz、1.5W/cm3
CS距离 7mm
215的形成条件 原料气体 SiH4：50cm3/min(normal)H2：400cm3/min(normal)
基板温度 200℃
压力 1000Pa
高频 13.56MHz、10mW/cm3
CS距离 9mm
216的形成条件 原料气体 SiH4：10cm3/min(normal)H2：800cm3/min(normal)BF3(用H2稀释为2％)：100cm3/min(normal)
基板温度 150℃
压力 1000Pa
高频 13.56MHz、300mW/cm3
CS距离 10mm
在半导体形成用真空容器211～216内的压力稳定后，开始从送出基板容器202向卷绕基板容器203的方向移动导电性基板101。
下面，由高频电源251～256向半导体形成用真空容器211～216内的高频导入部241～246导入高频，在半导体形成用真空容器211～216内的堆积室内发生辉光放电，在导电性基板101上形成非晶质的n型半导体层102-2E(膜厚30nm、成膜速度0.1nm/s)、微晶的中间层102-2D(膜厚20nm、成膜速度0.1nm/s)、微晶的i型半导体层102-2C(膜厚2.0μm、成膜速度3.0nm/s)、非晶质的中间层102-2B(膜厚20nm、成膜速度0.2nm/s)、微晶的p型半导体层102-2A(膜厚10nm、成膜速度0.1nm/s)，形成了第二pin结。如果结束了第二pin结的形成后，泄漏卷绕基板容器203，取出导电性基板101，暴露在大气中。接着进行了第一pin结的形成。将卷绕了已形成了第二pin结的导电性基板101的轴装在送出基板容器202中，经由搬入侧的气门、半导体形成用真空容器211～216、搬出侧的气门，将导电性基板101通到卷绕基板容器203，施加拉伸应力以使带状的导电性基板101不弯曲。然后，在第二pin结上形成非晶质的n型半导体层102-1E(膜厚20nm、成膜速度0.1nm/s)、非晶质的中间层102-1D(膜厚20nm、成膜速度0.2nm/s)、非晶质的i型半导体层102-1C(膜厚0.40μm、成膜速度0.9nm/s)、微晶的中间层102-1B(膜厚20nm、成膜速度0.1nm/s)、微晶的p型半导体层102-1A(膜厚10nm、成膜速度0.1nm/s)，形成了第一pin结。形成条件如表2所示。再有，表中的CS距离是指导电性基板与高频导入部的距离。
【表2】
211的形成条件 原料气体 SiH4：20cm3/min(normal)H2：500cm3/min(normal)PH3(用H2稀释为2％)：100cm3/min(normal)
基板温度 230℃
压力 200Pa
高频 13.56MHz、5mW/cm3
CS距离 20mm
212的形成条件 原料气体 SiH4：50cm3/min(normal)H2：3000cm3/min(normal)
基板温度 200℃
压力 200Pa
高频 13.56MHz、15mW/cm3
CS距离 20mm
213、214的形成条件 原料气体 SiH4：300cm3/min(normal)H2：4000cm3/min(normal)
基板温度 220℃
压力 200Pa
高频 60MHz、50mW/cm3
CS距离 10mm
215的形成条件 原料气体 SiH4：10cm3/min(normal)H2：1000cm3/min(normal)
基板温度 200℃
压力 200Pa
高频 13.56MHz、100mW/cm3
CS距离 20mm
216的形成条件 原料气体 SiH4：20cm3/min(normal)H2：2000cm3/min(normal)BF3(用H2稀释为2％)：100cm3/min(normal)
基板温度 150℃
压力 200Pa
高频 13.56MHz、300mW/cm3
CS距离 20mm
下面，用未图示的连续模块化装置，将形成的带状的光电元件加工成太阳能电池模块(实施例1)。
[比较例1]
下面，除了用表3中示出的形成条件，将实施例1的微晶的中间层102-2D构成为非晶质的中间层之外，用与实施例1相同的过程作成了太阳能电池模块(比较例1)。再有，表中的CS距离是指导电性基板与高频导入部(电极)的距离。
【表3】
212的形成条件 原料气体 SiH4：50cm3/min(normal)H2：1000cm3/min(normal)
基板温度 200℃
压力 1000Pa
高频 13.56MHz、15mW/cm3
CS距离 9mm
[比较例2]
下面，除了不形成实施例1的非晶质的中间层102-2B之外，用与实施例1相同的过程作成了太阳能电池模块(比较例2)。
[比较例3]
下面，除了用表4中示出的形成条件，将实施例1的非晶质的中间层102-1D构成为微晶的中间层之外，用与实施例1相同的过程作成了太阳能电池模块(比较例3)。再有，表中的CS距离是指导电性基板与高频导入部(电极)的距离。
【表4】
212的形成条件 原料气体 SiH4：30cm3/min(normal)H2：4000cm3/min(normal)
基板温度 200℃
压力 200Pa
高频 13.56MHz、100mW/cm3
CS距离 20mm
[比较例4]
下面，除了用表5中示出的形成条件，将实施例1的微晶的中间层102-1B构成为非晶质的中间层之外，用与实施例1相同的过程作成了太阳能电池模块(比较例4)。再有，表中的CS距离是指导电性基板与高频导入部(电极)的距离。
【表5】
215的形成条件 原料气体 SiH4：30cm3/min(normal)H2：1000cm3/min(normal)
基板温度 200℃
压力 200Pa
高频 13.56MHz、10mW/cm3
CS距离 20mm
用太阳模拟器(AM1.5、100mW/cm2)测定了如以上那样作成的太阳能电池模块的光电变换效率。表6中示出其结果。
【表6】
  光电变换功率
  实施例1        1
  比较例1       0.85
  比较例2       0.90
  比较例3       0.93
  比较例4       0.95
将实施例1的光电变换效率设为标准值1
根据表6，比较例的太阳能电池模块与实施例的太阳能电池相比，光电变换效率相对地劣化了。在比较例1的太阳能电池模块中，微晶的i型半导体层102-2C的初期形成膜的晶界密度高，相对于实施例，短路电流密度和曲线因子特别地劣化了。在比较例2的太阳能电池模块中，特别是短路电流和开路电压劣化了。想必是因为，在由该略球形的小的晶粒构成的微晶的p型半导体层102-2A与优先向膜厚方向延伸的形状的微晶的i型半导体层102-2C的界面附近，形成了失配区域。想必是在实施例中，通过插入了中间层102-2B，能够抑制在i型半导体层中发生的载流子向p层侧的扩散。在比较例3的太阳能电池模块中，相对于实施例，特别是曲线因子和开路电压劣化了。想必是因为，为了将中间层102-1D构成为微晶相，在低于第二pin结的中间层102-2D的形成压力的低压的形成压力下，投入了大的高频电力，因此，对非晶质的n型半导体层102-1E给予了等离子体损失。在比较例4的太阳能电池模块中，特别是开路电压的值劣化了。想必是因为，在非晶质的中间层上作成了微晶的p型半导体层102-2A，因此，在与实施例相同的膜厚中，具有期望的导电类型特性的微晶结构不能生长。根据以上内容可知，利用本发明的光电元件的太阳能电池具有优良的特性。
[实施例2]
用与实施例1相同的过程，形成了图3中示出的光电元件。图3是示出本发明的光电元件的一个例子的模式剖面图。该光电元件的半导体层的结构为，串联地配置了第一pin结102-1、第二pin结102-2、第三pin结102-3，相对于实施例1的半导体层，另外加了一个pin结。第一pin结由微晶的p型半导体层102-1A、微晶的中间层102-1B、非晶质的i型半导体层102-1C、非晶质的中间层102-1D、非晶质的n型半导体层102-1E的结构要素构成，第二pin结由微晶的p型半导体层102-2A、非晶质的中间层102-2B、微晶的i型半导体层102-2C、微晶的中间层102-2D、非晶质的n型半导体层102-2E的结构要素构成，第三pin结由微晶的p型半导体层102-3A、非晶质的中间层102-3B、微晶的i型半导体层102-3C、微晶的中间层102-3D、非晶质的n型半导体层102-3E的结构要素构成。用与实施例1的第一pin结相同的形成条件实施了本实施例的第一pin结，用与实施例1的第二pin结相同的形成条件实施了本实施例的第二pin结和第三pin结。此外，为了得到各pin结间的电流平衡，调整了各自的pin结的i型半导体层的膜厚，将非晶质的i型半导体层102-1C调整为0.25μm，将微晶的i型半导体层102-2C调整为1.5μm，将微晶的i型半导体层102-3C调整为2.8μm。接着，用未图示的连续模块化装置，将形成的带状的光电元件加工成太阳能电池模块(实施例2)。用太阳模拟器(AM1.5、100mW/cm2)测定了如以上这样作成的太阳能电池模块的光电变换效率，相对于实施例1的太阳能电池模块，得到了1.15倍的光电变换效率。根据以上内容可知，利用本发明的光电元件的太阳能电池具有优良的特性。

Claims (19)

1.一种光电元件，形成在基板上，其特征在于：
至少具有分别包含导电类型和/或形状不同的晶质硅的第一半导体层和第二半导体层，在上述第一半导体层与第二半导体层的层间，配置由非晶质构成的中间层。
2.根据权利要求1所述的光电元件，其特征在于：
上述第一半导体层或第二半导体层中的某一个半导体层是p型或n型半导体层，另一个半导体层是实质的本征半导体层。
3.一种光电元件，具有在基板上串联配置了第一pin结和第二pin结的结构，所述第一pin结的i型半导体层由非晶质硅构成，所述第二pin结的i型半导体层包含晶质硅，该光电元件的特征在于：
在上述第一pin结的p/i界面上具有第一中间层，n/i界面上具有第二中间层，在上述第二pin结的p/i界面上具有第三中间层，n/i界面上具有第四中间层，上述第二中间层和第三中间层由非晶质硅构成，且上述第一中间层和第四中间层包含晶质硅，或者，上述第二中间层和第三中间层包含晶质硅，且上述第一中间层和第四中间层由非晶质硅构成。
4.一种光电元件，具有在基板上串联配置了第一pin结和第二pin结的结构，所述第一pin结的i型半导体层由非晶质硅构成，所述第二pin结的i型半导体层由晶质硅构成，该光电元件的特征在于：
在上述第一pin结的i型半导体层的入射光侧界面上具有包含晶质硅的第一中间层，在背面侧界面上具有由非晶质硅构成的第二中间层，在上述第二pin结的i型半导体层的入射光侧界面上具有由非晶质硅构成的第三中间层，在背面侧界面上具有包含晶质硅的第四中间层。
5.一种光电元件，具有在基板上串联配置了第一pin结和第二pin结的结构，所述第一pin结的i型半导体层由非晶质硅构成，所述第二pin结的i型半导体层由晶质硅构成，该光电元件的特征在于：
上述第一pin结的i型半导体层的第一面侧的界面与包含微晶硅的层相接，第二面侧的界面与由非晶质硅构成的层相接，上述第二pin结的i型半导体层的上述第一面侧的界面与由非晶质硅构成的层相接，上述第二面侧的界面与包含微晶硅的层相接。
6.根据权利要求1所述的光电元件，其特征在于：
上述中间层的形成速度小于上述i型半导体层的形成速度，且上述中间层的膜厚小于等于上述i型半导体层的膜厚的1/5。
7.根据权利要求1所述的光电元件，其特征在于：
上述中间层由实质的本征半导体层构成。
8.根据权利要求1所述的光电元件，其特征在于：
上述中间层由与邻接的n或p型半导体层的导电类型相同的导电类型的半导体构成。
9.根据权利要求3所述的光电元件，其特征在于：
p型半导体层由晶质硅构成，上述第一pin结的n型半导体层由非晶质硅构成。
10.根据权利要求3所述的光电元件，其特征在于：
p型半导体层由晶质硅构成，上述第二pin结的n型半导体层由非晶质硅构成。
11.根据权利要求3所述的光电元件，其特征在于：
上述i型半导体层由在膜的堆积方向上延伸的形状的晶质硅构成，上述第二pin结的上述p型半导体层由大致球形的形状的晶质硅构成。
12.根据权利要求3所述的光电元件，其特征在于：
具有多个串联的上述第一pin结和/或上述第二pin结。
13.一种光电元件的形成方法，利用高频等离子体CVD法形成光电元件，所述的高频等离子体CVD法在可减压的反应容器内设置基板和与该基板对置的高频导入部，对该高频导入部施加高频，所述光电元件具有在上述基板上串联地配置了第一pin结和第二pin结的结构，所述第一pin结的i型半导体层由非晶质硅构成，所述第二pin结的i型半导体层由晶质硅构成，在上述p/i界面或n/i界面上包含中间层，上述光电元件形成方法的特征在于：
形成上述i型半导体层时的高频的频率大于形成上述中间层时的频率。
14.根据权利要求13所述的光电元件的形成方法，其特征在于：
形成上述i型半导体层时的高频的频率，大于形成n型半导体层和p型半导体层时的频率。
15.根据权利要求13所述的光电元件的形成方法，其特征在于：
上述第二pin结中包含的i型半导体层的形成压力，大于上述第一pin结中包含的i型半导体层的形成压力。
16.根据权利要求15所述的光电元件的形成方法，其特征在于：
上述第二pin结中包含的i型半导体层的形成压力大于等于上述第一pin结中包含的i型半导体层的形成压力的3倍。
17.根据权利要求13所述的光电元件的形成方法，其特征在于：
在形成上述第一pin结时，形成上述i型半导体层时的上述基板与上述高频导入部的距离，小于形成n型半导体层、中间层、p型半导体层时的上述基板与上述高频导入部的距离。
18.根据权利要求13所述的光电元件的形成方法，其特征在于：
在形成上述第二pin结时，形成上述i型半导体层时的上述基板与上述高频导入部的距离，小于形成n型半导体层、中间层、p型半导体层时的上述基板与上述高频导入部的距离。
19.根据权利要求14所述的光电元件的形成方法，其特征在于：
形成上述第一pin结的i型半导体层时的上述基板与上述高频导入部的距离，大于形成上述第二pin结的i型半导体层时的上述基板与上述高频导入部的距离。
CNA2004100901894A 2003-05-09 2004-05-09 光电元件及光电元件的形成方法 Pending CN1601758A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP131168/2003 2003-05-09
JP2003131168A JP2004335823A (ja) 2003-05-09 2003-05-09 光起電力素子及び光起電力素子の形成方法

Publications (1)

Publication Number Publication Date
CN1601758A true CN1601758A (zh) 2005-03-30

Family

ID=32985666

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100901894A Pending CN1601758A (zh) 2003-05-09 2004-05-09 光电元件及光电元件的形成方法

Country Status (5)

Country Link
US (1) US20040221887A1 (zh)
EP (1) EP1475843A2 (zh)
JP (1) JP2004335823A (zh)
CN (1) CN1601758A (zh)
AU (1) AU2004201944A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148232A (zh) * 2010-12-24 2011-08-10 友达光电股份有限公司 太阳能电池模块

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
WO2006057160A1 (ja) * 2004-11-29 2006-06-01 Kaneka Corporation 薄膜光電変換装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
US7671271B2 (en) * 2006-03-08 2010-03-02 National Science And Technology Dev. Agency Thin film solar cell and its fabrication process
JP4783958B2 (ja) * 2006-03-20 2011-09-28 パナソニック電工株式会社 有機薄膜太陽電池
JP2007281018A (ja) * 2006-04-03 2007-10-25 Mitsubishi Heavy Ind Ltd 光電変換装置及びその製造方法
US8202653B2 (en) 2006-10-23 2012-06-19 Axion Power International, Inc. Electrode with reduced resistance grid and hybrid energy storage device having same
TW201001731A (en) * 2008-04-18 2010-01-01 Oerlikon Trading Ag Photovoltaic device and method of manufacturing a photovoltaic device
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
WO2009157573A1 (en) * 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device and electronic device
EP2166578A2 (en) * 2008-09-22 2010-03-24 Samsung Electronics Co., Ltd. Photovoltaic device and method of manufacturing the same
CN102165600B (zh) * 2008-09-26 2013-09-25 株式会社半导体能源研究所 光电转换器件及其制造方法
KR20100093347A (ko) * 2009-02-16 2010-08-25 엘지전자 주식회사 태양전지, 태양전지의 제조방법 및 제조장치, 박막 증착방법
KR100990111B1 (ko) * 2009-08-19 2010-10-29 엘지전자 주식회사 태양전지
CN102782882A (zh) * 2009-09-18 2012-11-14 欧瑞康太阳能股份公司(特吕巴赫) 高效率非晶/微晶堆叠串联电池
JP5715141B2 (ja) * 2009-09-21 2015-05-07 ナノグラム・コーポレイションＮａｎｏＧｒａｍ Ｃｏｒｐｏｒａｔｉｏｎ 薄膜太陽電池形成のためのシリコンインク、対応の方法及び太陽電池構造
US20110088760A1 (en) * 2009-10-20 2011-04-21 Applied Materials, Inc. Methods of forming an amorphous silicon layer for thin film solar cell application
TW201133886A (en) * 2009-12-04 2011-10-01 Ulvac Inc Photoelectric conversion device and photoelectric conversion device manufacturing method
JP4940290B2 (ja) * 2009-12-15 2012-05-30 三洋電機株式会社 光電変換装置及びその製造方法
EP2469608B1 (de) * 2010-12-24 2018-09-05 Dechamps & Sreball GbR Bipolardiode mit optischem Quantenstrukturabsorber
JP5373045B2 (ja) * 2011-12-16 2013-12-18 三洋電機株式会社 光電変換装置
JP2014229646A (ja) * 2013-05-20 2014-12-08 シャープ株式会社 積層型光電変換装置
US9530921B2 (en) * 2014-10-02 2016-12-27 International Business Machines Corporation Multi-junction solar cell
WO2018061966A1 (ja) * 2016-09-30 2018-04-05 パナソニックＩｐマネジメント株式会社 太陽電池セル、太陽電池モジュール、及び太陽電池セルの製造方法
CN113140640B (zh) * 2021-04-16 2022-11-29 中国科学院上海微系统与信息技术研究所 一种高效背反射晶体硅异质结太阳电池及其制备方法
CN115799376B (zh) * 2023-02-09 2023-05-12 材料科学姑苏实验室 一种叠层光伏电池中间互联层结构及其制备方法与应用

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573601A (en) * 1989-10-17 1996-11-12 Canon Kabushiki Kaisha Pin amorphous silicon photovoltaic element with counter-doped intermediate layer
US5635408A (en) * 1994-04-28 1997-06-03 Canon Kabushiki Kaisha Method of producing a semiconductor device
JP3169337B2 (ja) * 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US5716480A (en) * 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
US6172296B1 (en) * 1996-05-17 2001-01-09 Canon Kabushiki Kaisha Photovoltaic cell
JP3437386B2 (ja) * 1996-09-05 2003-08-18 キヤノン株式会社 光起電力素子、並びにその製造方法
US5981934A (en) * 1996-09-12 1999-11-09 Canon Kabushiki Kaisha Photovoltaic element having a transparent conductive layer with specified fractal dimension and fractal property
US6123824A (en) * 1996-12-13 2000-09-26 Canon Kabushiki Kaisha Process for producing photo-electricity generating device
JPH1146006A (ja) * 1997-07-25 1999-02-16 Canon Inc 光起電力素子およびその製造方法
WO1999010935A1 (en) * 1997-08-27 1999-03-04 Josuke Nakata Spheric semiconductor device, method for manufacturing the same, and spheric semiconductor device material
JPH11233801A (ja) * 1998-02-17 1999-08-27 Canon Inc 微結晶シリコン膜の形成方法、および光起電力素子
JPH11317538A (ja) * 1998-02-17 1999-11-16 Canon Inc 光導電性薄膜および光起電力素子
JP3768672B2 (ja) * 1998-02-26 2006-04-19 キヤノン株式会社 積層型光起電力素子
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
US6303945B1 (en) * 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
US6252158B1 (en) * 1998-06-16 2001-06-26 Canon Kabushiki Kaisha Photovoltaic element and solar cell module
US6344608B2 (en) * 1998-06-30 2002-02-05 Canon Kabushiki Kaisha Photovoltaic element
US6472248B2 (en) * 1999-07-04 2002-10-29 Canon Kabushiki Kaisha Microcrystalline series photovoltaic element and process for fabrication of same
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
US6576112B2 (en) * 2000-09-19 2003-06-10 Canon Kabushiki Kaisha Method of forming zinc oxide film and process for producing photovoltaic device using it
JP2002206168A (ja) * 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
JP2002134772A (ja) * 2000-10-24 2002-05-10 Canon Inc シリコン系薄膜及び光起電力素子
JP2002305315A (ja) * 2001-01-31 2002-10-18 Canon Inc 半導体素子の形成方法及び半導体素子
US6930025B2 (en) * 2001-02-01 2005-08-16 Canon Kabushiki Kaisha Transparent conductive film formation process, photovoltaic device production process, transparent conductive film, and photovoltaic device
JP2002231984A (ja) * 2001-02-01 2002-08-16 Canon Inc 透明導電膜の成膜方法、半導体層の欠陥領域補償方法、光起電力素子、及びその製造方法
US6706336B2 (en) * 2001-02-02 2004-03-16 Canon Kabushiki Kaisha Silicon-based film, formation method therefor and photovoltaic element
US6869696B2 (en) * 2002-05-10 2005-03-22 Sensient Imaging Technologies Gmbh Organic red electro-luminescent device including a heterocyclic emitter
US6858308B2 (en) * 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
JP2003007629A (ja) * 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
JP2002359386A (ja) * 2001-05-31 2002-12-13 Canon Inc 太陽電池ストリング、太陽電池アレイ及び太陽光発電システム
JP4829424B2 (ja) * 2001-05-31 2011-12-07 キヤノン株式会社 太陽電池アレイ及び太陽光発電システム
EP1313158A3 (en) * 2001-11-20 2004-09-08 Canon Kabushiki Kaisha Electrode material for rechargeable lithium battery, electrode comprising said electrode material, rechargeable lithium battery having said electrode , and process for the production thereof
JP4240933B2 (ja) * 2002-07-18 2009-03-18 キヤノン株式会社 積層体形成方法
JP2004165394A (ja) * 2002-11-13 2004-06-10 Canon Inc 積層型光起電力素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148232A (zh) * 2010-12-24 2011-08-10 友达光电股份有限公司 太阳能电池模块

Also Published As

Publication number Publication date
JP2004335823A (ja) 2004-11-25
AU2004201944A1 (en) 2004-11-25
EP1475843A2 (en) 2004-11-10
US20040221887A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
CN1601758A (zh) 光电元件及光电元件的形成方法
US7906723B2 (en) Compositionally-graded and structurally-graded photovoltaic devices and methods of fabricating such devices
CN1186823C (zh) 光电元件
Mazzarella et al. Nanocrystalline n-type silicon oxide front contacts for silicon heterojunction solar cells: photocurrent enhancement on planar and textured substrates
EP1939947B1 (en) Silicon-based thin-film photoelectric converter and method of manufacturing the same
US20070023081A1 (en) Compositionally-graded photovoltaic device and fabrication method, and related articles
US20070023082A1 (en) Compositionally-graded back contact photovoltaic devices and methods of fabricating such devices
US20080174028A1 (en) Method and Apparatus For A Semiconductor Structure Forming At Least One Via
US20150136210A1 (en) Silicon-based solar cells with improved resistance to light-induced degradation
CN104733548B (zh) 具有量子阱结构的硅基薄膜太阳能电池及其制造方法
US20110114177A1 (en) Mixed silicon phase film for high efficiency thin film silicon solar cells
US20130291933A1 (en) SiOx n-LAYER FOR MICROCRYSTALLINE PIN JUNCTION
US20130167917A1 (en) Thin film type solar cells and manufacturing method thereof
WO2013035686A1 (ja) 薄膜光電変換装置およびその製造方法
US20130174899A1 (en) A-si:h absorber layer for a-si single- and multijunction thin film silicon solar cells
US8709857B2 (en) Intrinsic absorber layer for photovoltaic cells
CN102144296A (zh) 光伏电池及光伏电池制造方法
JP2010283162A (ja) 太陽電池及びその製造方法
CN102124139A (zh) 硅太阳能电池电学和光学性能的改进
CN102844891A (zh) 制造基于硅的薄膜太阳能电池的方法
Fecioru-Morariu et al. High quality amorphous silicon layers for large area thin film PV applications
CN103262263A (zh) 硅串接太阳能电池及其制造方法
JP2011014617A (ja) 太陽電池及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication