CN1605155A - 数字受控脉冲宽度调整电路 - Google Patents

数字受控脉冲宽度调整电路 Download PDF

Info

Publication number
CN1605155A
CN1605155A CNA02825225XA CN02825225A CN1605155A CN 1605155 A CN1605155 A CN 1605155A CN A02825225X A CNA02825225X A CN A02825225XA CN 02825225 A CN02825225 A CN 02825225A CN 1605155 A CN1605155 A CN 1605155A
Authority
CN
China
Prior art keywords
delay
delay element
input pulse
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02825225XA
Other languages
English (en)
Other versions
CN100477523C (zh
Inventor
保罗·W·德蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of CN1605155A publication Critical patent/CN1605155A/zh
Application granted granted Critical
Publication of CN100477523C publication Critical patent/CN100477523C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements

Abstract

一种电路，有选择地调整输入脉冲的宽度。该电路包括两级。第一级依照第一控制输入，相对于输入脉冲的后沿，延迟输入脉冲的前沿。第二级依照第二控制输入，相对于输入脉冲的前沿，延迟输入脉冲的后沿。根据前沿延迟与后沿延迟之间的差，调整输入脉冲宽度。

Description

数字受控脉冲宽度调整电路
技术领域
本发明涉及一种动态调整脉冲定时信号的宽度的电路。
背景技术
自动测试设备(ATE)中的插针电子器件通常需要对用于驱动待测器件或系统的激励脉冲的上升和下降沿之间的相对定时进行调整的能力。这种调整能力或可编程性允许在预测校准过程中对系统失配和单个测试信道的信号传播特性的倾斜进行补偿。因此，可以由控制逻辑或运行在控制处理器上的软件对可编程性进行访问。测试设备的精度受到定时调整电路的性能的限制，所以此电路尽可能精确和可预测地进行操作是至关重要的。
参照图1，由数字100大体上示出了用在ATE插针电子器件的当前实现中的脉冲宽度调整电路。电路100包括一对数字受控延迟元件D1和D2、与门102、或门104和多路复用器106。将输入信号IN与延迟元件D1和D2的输入相连。延迟元件D1的输出A与与门102和或门104的第一输入相连。延迟元件D2的输出B与与门102和或门104的第二输入相连。分别将来自与门102和或门104的输出A1和B1与多路复用器106的输入相连。
延迟元件D1按照第一延迟信号Delayl对输入信号IN进行延迟，而延迟元件D2按照第二延迟信号Delay2对输入信号IN进行延迟。可以通过n比特控制字，将延迟信号Delayl和Delay2调整为S个可能设置之一，其中n≥log2S。参照图2，示出了数字延迟元件D1和D2的特征。理想地，延迟时间Td与传播延迟成线性关系，范围从针对延迟控制字输入值0的最小值Tdmin到针对延迟控制字输入值S-1的最大值Tdmax。每个延迟元件提供大约为 的分辨率，并且可以按照多种方式来实现。例如，可以利用一系列数字逻辑门来实现延迟元件，在一系列数字逻辑门中，通过数字控制输入来控制开关电流、负载电容或路径长度。
参照图3a和3b，分别通过数字300和350大体上示出了图1所示的电路的时序图。图3a示出了针对输入信号IN的定时，其中定时脉冲在定时脉冲的宽度W的持续时间内，将输入信号IN从低数值变为高数值，然后将输入信号IN返回到低数值。结果，将此类脉冲称为“归零”(RTZ)脉冲。相反，图3b示出了针对输入信号IN的定时，其中定时脉冲在定时脉冲的宽度W的持续时间内，将输入信号IN从高数值变为低数值，然后将输入信号IN返回到高数值。结果，将此类脉冲称为“归一”(RTO)脉冲。
延迟元件D1的输出A是延迟了第一延迟TD1的定时脉冲。延迟元件D2的输出B是延迟了第二延迟TD2的定时脉冲。延迟差Δt表示第一延迟TD2和第一延迟TD1之间的差。在本示例中，假设差Δt是正的。利用与门102和或门104，对已延迟输入信号脉冲A和B进行重新组合。对于RTZ脉冲，与门102的输出A1是具有已缩短脉冲宽度W-Δt的脉冲。或门104的输出B1是具有已加长脉冲宽度W+Δt的脉冲。相反，对于RTO脉冲，与门102的输出X是具有已加长脉冲宽度W+Δt的脉冲。或门104的输出Y是具有已缩短脉冲宽度W-Δt的脉冲。对于两种脉冲之一，多路复用器106根据要缩短还是要加长定时脉冲，来选择与门102的输出A1或者或门104的输出B1。
但是，上述电路遇到了很多问题，限制了其精度，从而限制了采用其的ATE系统的精度。最显著的问题之一是难以在温度和电源电压的电路操作范围内通过与门102和或门104来匹配传播延迟，以及所预期的制造容限。失配的不确定性使控制处理器难以选择延迟输入值Delay1和Delay2，以及难以选择何时切换多路复用器以保持平滑和连续的脉冲调整性能特征。此电路操作特性上的不确定性降低了采用了此类电路的ATE系统的系统级功能精度。
因此，需要一种更为精确地调整输入定时脉冲宽度的电路。本发明的目的是消除或减轻上述确定中的至少一些。
发明内容
依照本发明的一个方面，提供了一种方法和一种电路，用于有选择地调整输入脉冲的宽度。所述电路包括两个级。第一级依照第一控制输入，相对于所述输入脉冲的后沿，延迟所述输入脉冲的前沿。第二级依照第二控制输入，相对于所述输入脉冲的前沿，延迟所述输入脉冲的后沿。
附图说明
现在，将参照以下附图，仅作为示例，对本发明的实施例进行描述，其中：
图1是脉冲宽度调整电路的示意图(现有技术)；
图2是示出了图1所示的延迟元件的时间延迟的曲线图(现有技术)；
图3a和3b是图1所示的电路的操作的时序图(现有技术)；
图4是根据本发明实施例的脉冲宽度调整电路的示意图；
图5是图4所示的电路的操作的时序图；以及
图6是根据本发明另一实施例的脉冲宽度调整电路的示意图。
具体实施方式
为了方便，说明书中的相似数字表示附图中的相似结构。参照图4，由数字400大体上示出了依照本发明第一实施例的脉冲宽度调整电路。电路400包括四个等同的数字可编程延迟元件D3、D4、D5和D6以及一对与非门N1和N2。将电路400设置在两个级402和404中。
第一级402包括两个延迟元件D3和D4以及与非门N1。输入信号IN与延迟元件D3和D4的输入相连。延迟元件D3的输出C与与非门N1的第一输入相连。延迟元件D4的输出D与与非门N1的第二输入相连。第二级404在结构上类似于第一级402。将延迟元件D3的延迟控制输入固定在中间范围(大约为S/2)，而将延迟元件D4的延迟控制输入固定在最低设置(0)。
第二级404包括两个延迟元件D5和D6以及与非门N2。与非门N1的输出信号Z与延迟元件D5和D6的输入相连。延迟元件D5的输出E与与非门N2的第一输入相连。延迟元件D6的输出F与与非门N2的第二输入相连。来自与非门N2的输出信号OUT是电路的输出。将延迟元件D5的延迟控制输入固定在最低设置(0)，而从外部源(未示出)接收延迟元件D6的延迟控制输入X，并且延迟控制输入X表示对电路的可变延迟控制输入。
优选的是，四个延迟元件D3、D4、D5和D6具有近似等同的定时特性。例如，在本实施例中，延迟元件之间的优选最大容差大约为步长延迟大小的四分之一，或R/4(S-1)。本领域的技术人员应当清楚，此容差可以根据应用而改变。此外，尽管延迟元件可以在容差之内变化，优选的是，具有尽可能小的变化。这可以通过在共同的集成电路上制造四个延迟元件来实现。可选地，可以通过选择具有类似操作特性的延迟元件，以分立实现的形式来满足此要求。可选地，可以对四个延迟元件进行微调，以使其彼此精密匹配。对于本领域的技术人员，其它实现此特征的方法是显而易见的。
为了描述电路400的操作的目的，假设四个延迟元件D3、D4、D5和D6的定时特征的差别可以忽略。延迟元件D3、D4、D5和D6中的每一个接收n比特二进制延迟控制字输入，选择了从0到S-1范围内的S个设置中的一个，其中n≥log2S。对每个延迟元件的输出传播延迟Td的输入具有针对控制字输入值0的最小值Tdmin到针对控制字输入值S-1的最大值Tdmax。将每个延迟元件的可调范围R定义为R＝Tdmax-Tdmin。假设延迟元件在最小和最大设置之间线性地操作，每步长的延迟大约为R/(S-1)。
第一级402相对于已传播脉冲的下降沿，将已传播RTZ脉冲的上升沿延迟了延迟元件可调范围的一半R/2。这可以通过将D3和D4的延迟控制输入分别固定在S/2和0来实现。因此，D4将具有宽度W的输入脉冲延迟了时间Tdmin，并由D3将其延迟了时间Tdmin+R/2，得到了具有宽度W-R/2的RTO脉冲。参照图5，由数字500大体上示出了图4所示的电路的时序图。如图所示，在输入IN出现了具有宽度W的定时脉冲。在延迟元件D4的输出D，由于D4的延迟控制输入值是0，因此将定时脉冲延迟Tdmin。在延迟元件D3的输出C，由于D3的延迟控制输入值是S/2，因此将定时脉冲延迟Tdmin+R/2。与非门N1对延迟元件输出D和C进行组合，从而其输出Z为高，除非延迟元件输出D和C均为高。这导致了所述的RTO定时脉冲。此外，由于延迟元件输出D和C之间的定时差Δt是R/2，所以与非门输出Z的宽度是W-R/2。
相反，第二级404相对于已传播脉冲的上升沿，有选择地延迟已传播脉冲的下降沿。第二级404以类似与第一级403的方式进行操作，但代替固定的控制输入，D5的控制输入可以从0变化到S-1。如参照第一级402所述，与非门N1反转输入信号。类似地，与非门N2反转第二级的输出，从而反转回具有依赖于D5的控制输入的宽度的RTZ脉冲。再次参照图5，在延迟元件D6的输出F，将与非门N1的输出Z延迟Tdmin。在延迟元件D5的输出E，根据可变延迟控制输入X的数值，对与非门N1的输出Z进行延迟。因此，位于延迟元件D5的输出E的延迟可以提供其范围从Tdmin到Tdmax的时间延迟。与非门N2的输出OUT为逻辑低，除非延迟元件输出E和F之一为逻辑低。如果将可变延迟控制输入X设置为0，则位于延迟元件D5的输出E的延迟为Tdmin。由于延迟元件输出E和F之间的定时差Δt为0，与非门输出OUT的宽度为W-R/2。如果将可变延迟控制输入X设置为S-1，则位于延迟元件5的输出E的延迟为Tdmax。由于延迟元件输出E和F之间的定时差Δt为R，与非门输出OUT的宽度为W+R/2。
尽管上述实施例示例了具有RTZ脉冲作为其输入的电路的功能，本领域的技术人员应当清楚，输入脉冲也可以是RTO脉冲。因此，概括地讲，对应于RTO脉冲的下降沿的RTZ脉冲的上升沿也被称为前沿。类似地，对应于RTO脉冲的上升沿的RTZ脉冲的下降沿也被称为后沿。
可以如下描述电路400有效的整体操作。电路400的第一级402相对于输入脉冲IN的后沿，将其前沿延迟R/2。电路400的第二级404相对于输入脉冲Z的前沿，将其后沿延迟由可变延迟控制输入X所限定的可变时间延迟量。如果可变延迟控制输入X为0，则将前沿延迟R/2，而根本不对后沿进行延迟。因此，输出脉冲OUT的宽度是W-R/2。如果可变延迟控制输入X在延迟元件D5中提供了R/2延迟量，则将前沿和后沿延迟了相同的量，且输出脉冲宽度为W。因此，通过输出OUT所传递的脉冲具有与通过输入IN而提供的脉冲相同的宽度。如果可变延迟控制输入X在延迟元件D5中提供了R延迟，则将前沿延迟R/2，而将后沿延迟R。因此，输出脉冲OUT的宽度为W+R/2。此外，本领域的技术人员应当清楚，可变延迟量的不同数值将导致不同的脉冲宽度。因此，可以看到，参照图4描述的电路精确地调整了输入定时脉冲的宽度。
参照图4描述的实施例在某些情况下可能会在其操作特性上受到由与非门N2所引起的传播延迟的增加的不利影响。具体地，当与非门N2的两个输入在与与非门N2输入和输出的切换时间相类似的数量级的时间间隔内下降时，可能对操作特性造成不利影响。例如，如果延迟元件D5的输入控制接近0，并且延迟元件的分辨率R/(S-1)小于与非门N2的输入和输出的上升和下降时间，则可能发生。
在本发明的可选实施例中，提供了一种避免了此问题的脉冲宽度调整电路的可选实现。参照图5，以数字500大体上示出了优选脉冲宽度调整电路。改进的电路类似于数字400所示出的电路，除了其还包括固定延迟元件D7和D8以外。将固定延迟元件D7连接在延迟元件D3的输出C和与非门N1的输入之间。将固定延迟元件D8连接在延迟元件D5的输出E和与非门N2的输入之间。固定延迟元件D7和D8的延迟是与非门N2的输入和输出的上升和下降时间的最大值的数量级的。固定延迟元件D8提供了对N2的下降沿输入的到达之间的最小间隔。该间隔避免了对与非门N2的传播延迟的不必要的调制。固定延迟元件D7消除了由D8引入第二级的定时偏移，并保持了以相等的数量压缩或延长脉冲宽度的能力。
针对除了自动测试设备中的激励波形整形以外的其它目的，可以将在本发明不同实施例中描述的脉冲宽度调整电路用于精确地操作或微调周期性信号的脉冲宽度。其它应用包括对易受到带宽限制、符号间干扰和其它失真影响的传输信道间的通信的信号前和信号后补偿。另一潜在的应用是大规模、高性能集成电路中的时钟产生和分布。由脉冲整形电路提供的可调整波形对于补偿时钟分布互连中的非均匀性是有用的。对于脉冲整形电路的另一应用在于在与制造相关的测试中，有选择地、局部或全局地改变时钟波形，以有助于设计验证、工程描述、时间余量评估以及保护频带。
尽管已经参照特定的实施例，对本发明进行了描述，但本领域的技术人员应当清楚的是，在不偏离所附权利要求所限定的本发明的精神和范围的前提下，对本发明的多种修改都是显而易见的。

Claims (11)

1.一种数字受控电路，用于有选择地调整输入脉冲的宽度，所述电路包括：
(a)第一级，用于依照第一控制输入，相对于所述输入脉冲的后沿，延迟所述输入脉冲的前沿；以及
(b)第二级，用于依照第二控制输入，相对于所述输入脉冲的前沿，延迟所述输入脉冲的后沿；
其中根据所述前沿的所述延迟与所述后沿的所述延迟之间的差，调整所述输入脉冲宽度。
2.根据权利要求1所述的电路，其特征在于所述第一控制输入是固定的，而所述第二控制输入是可变的，从而根据由所述第二控制输入确定的数量来改变所述输入脉冲的所述宽度。
3.根据权利要求1所述的电路，其特征在于所述第一级包括：第一和第二数字延迟元件，用于并行地延迟所述输入脉冲；以及第一逻辑门，用于对所述第一和第二延迟元件的输出进行组合，以提供所述输入脉冲的所述已延迟前沿，所述第一和第二数字延迟元件具有预定的延迟范围。
4.根据权利要求2所述的电路，其特征在于所述第二级包括：第三和第四数字延迟元件，用于并行地延迟所述输入脉冲；以及第二逻辑门，用于对所述第三和第四延迟元件的输出进行组合，以提供所述输入脉冲的所述已延迟后沿，所述第三和第四数字延迟元件具有预定的延迟范围。
5.根据权利要求3所述的电路，其特征在于将所述第一数字延迟元件延迟所述预定延迟范围的一半，将所述第二和第三数字延迟元件延迟所述预定延迟范围的最小值，以及将所述第四延迟元件延迟所述延迟范围内的可变值。
6.根据权利要求3所述的电路，其特征在于还包括固定延迟元件，用于在将所述第一数字延迟元件的所述输出输入到所述第一逻辑门之前，对其进行延迟。
7.根据权利要求4所述的电路，其特征在于还包括固定延迟元件，用于在将所述第三数字延迟元件的所述输出输入到所述第二逻辑门之前，对其进行延迟。
8.根据权利要求1所述的电路，其特征在于所述第一和所述第二级具有实质上等价的定时。
9.一种利用数字受控电路有选择地调整输入脉冲宽度的方法，所述方法包括以下步骤：
a)利用所述电路的第一级，将所述输入脉冲的前沿延迟第一预定量；以及
b)利用所述电路的第二级，将所述输入脉冲的后沿延迟第二预定量；
其中根据所述第一和第二预定量之间的差，调整所述输入脉冲宽度。
10.根据权利要求9所述的方法，其特征在于所述第一预定量是固定的，而所述第二预定量是可变的。
11.根据权利要求9所述的方法，其特征在于延迟所述前沿和延迟所述后沿的所述步骤具有实质上等价的定时。
CNB02825225XA 2001-11-23 2002-09-20 数字受控脉冲宽度调整电路 Expired - Fee Related CN100477523C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US33199001P 2001-11-23 2001-11-23
US60/331,990 2001-11-23
US10/084,620 2002-02-28
US10/084,620 US6538465B1 (en) 2001-11-23 2002-02-28 Digitally controlled pulse width adjusting circuit

Publications (2)

Publication Number Publication Date
CN1605155A true CN1605155A (zh) 2005-04-06
CN100477523C CN100477523C (zh) 2009-04-08

Family

ID=26771200

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02825225XA Expired - Fee Related CN100477523C (zh) 2001-11-23 2002-09-20 数字受控脉冲宽度调整电路

Country Status (9)

Country Link
US (1) US6538465B1 (zh)
EP (1) EP1451930B1 (zh)
KR (1) KR100937066B1 (zh)
CN (1) CN100477523C (zh)
AT (1) ATE370549T1 (zh)
AU (1) AU2002328228A1 (zh)
DE (1) DE60221893T2 (zh)
TW (1) TW567675B (zh)
WO (1) WO2003047099A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465633B (zh) * 2007-12-21 2012-05-23 瑞昱半导体股份有限公司 信号产生装置
CN1964233B (zh) * 2005-11-07 2012-09-05 Jds尤尼弗思公司 脉冲整形电路
CN110581692A (zh) * 2018-06-07 2019-12-17 德州仪器公司 放大器中的脉冲消隐

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10337084B4 (de) * 2003-08-12 2006-01-12 Infineon Technologies Ag Vorrichtung zur Erzeugung normkonformer Signale
US7310752B2 (en) * 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7809521B1 (en) * 2008-02-29 2010-10-05 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Precise delay measurement through combinatorial logic
US8299833B2 (en) * 2010-06-09 2012-10-30 International Business Machines Corporation Programmable control clock circuit including scan mode
TWI532323B (zh) 2013-08-14 2016-05-01 財團法人工業技術研究院 數位脈波寬度產生器及其產生方法
JP7002378B2 (ja) * 2018-03-19 2022-01-20 株式会社東芝 デジタル時間変換器及び情報処理装置
CN108599746B (zh) * 2018-06-29 2024-04-05 长江存储科技有限责任公司 自适应脉宽调整电路、快闪存储器
US11764760B1 (en) * 2022-04-12 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Pulse width control apparatus and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563525A (ja) * 1991-08-29 1993-03-12 Nec Corp パルス幅可変回路
JPH08125509A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 可変遅延回路、リング発振器、及びフリップフロップ回路
US5638016A (en) * 1995-04-18 1997-06-10 Cyrix Corporation Adjustable duty cycle clock generator
JP3039316B2 (ja) * 1995-04-20 2000-05-08 横河電機株式会社 信号発生装置
JPH09223952A (ja) * 1996-02-15 1997-08-26 Mitsubishi Electric Corp 可変遅延回路とこれを用いたリング発振器及びパルス幅可変回路
US5764090A (en) * 1996-08-26 1998-06-09 United Microelectronics Corporation Write-control circuit for high-speed static random-access-memory (SRAM) devices
JPH10303709A (ja) * 1997-04-25 1998-11-13 Advantest Corp パルス幅整形回路
US6366115B1 (en) * 2001-02-21 2002-04-02 Analog Devices, Inc. Buffer circuit with rising and falling edge propagation delay correction and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964233B (zh) * 2005-11-07 2012-09-05 Jds尤尼弗思公司 脉冲整形电路
CN101465633B (zh) * 2007-12-21 2012-05-23 瑞昱半导体股份有限公司 信号产生装置
CN110581692A (zh) * 2018-06-07 2019-12-17 德州仪器公司 放大器中的脉冲消隐

Also Published As

Publication number Publication date
DE60221893D1 (de) 2007-09-27
WO2003047099A2 (en) 2003-06-05
WO2003047099A3 (en) 2004-01-15
AU2002328228A8 (en) 2003-06-10
KR100937066B1 (ko) 2010-01-15
AU2002328228A1 (en) 2003-06-10
EP1451930B1 (en) 2007-08-15
TW567675B (en) 2003-12-21
CN100477523C (zh) 2009-04-08
ATE370549T1 (de) 2007-09-15
US6538465B1 (en) 2003-03-25
EP1451930A2 (en) 2004-09-01
DE60221893T2 (de) 2008-05-08
KR20040053363A (ko) 2004-06-23

Similar Documents

Publication Publication Date Title
CN100477523C (zh) 数字受控脉冲宽度调整电路
US5459422A (en) Edge selective delay circuit
EP0359177A2 (en) Clock signal supplying device
EP0611053B1 (en) Buffer circuits
US5894226A (en) IC testing apparatus
US5621335A (en) Digitally controlled output buffer to incrementally match line impedance and maintain slew rate independent of capacitive output loading
US9128498B2 (en) Dead-time compensation in a power supply system
JPH0955667A (ja) マルチプレクサ，及びデマルチプレクサ
EP0355769A2 (en) Clock supply circuit
CN100351889C (zh) 具有多个级联驱动器集成电路的显示设备驱动电路
KR100746200B1 (ko) 소스 드라이버, 소스 드라이버 모듈, 및 디스플레이 장치
US8013650B2 (en) Phase adjustment circuit
US6535987B1 (en) Amplifier with a fan-out variable in time
US9166574B2 (en) Apparatus and method for providing timing adjustment of input signal
US5923200A (en) Phase modulator circuit
KR19980080257A (ko) 다중화 회로
US20080094336A1 (en) Integrated circuit module and method for data transmission
US6369670B1 (en) Dynamically adjustable tapped delay line
EP1298443B1 (en) Circuit and method for adjusting the clock skew in a communications system
KR200328472Y1 (ko) 클럭버퍼회로
KR100280419B1 (ko) 출력드라이버회로
US7898312B2 (en) Variable delay apparatus
US6542099B1 (en) Digital to analog interface with equalized total signal delay and method of making it
US6265924B1 (en) Non-uniform delay stages to increase the operating frequency range of delay lines
CN115917974A (zh) 具有嵌入式均衡的多路复用器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECH INC

CP03 Change of name, title or address

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario

Patentee before: Mosaid Tech Inc

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20150920

EXPY Termination of patent right or utility model