CN1610834A

CN1610834A - 用于电子电路的优化并行测试和访问的方法及设备

Info

Publication number: CN1610834A
Application number: CNA028023137A
Authority: CN
Inventors: 米歇尔·里凯蒂; 克里斯托弗·J·克拉克
Original assignee: Intellitech Corp
Current assignee: Intellitech Corp
Priority date: 2001-07-05
Filing date: 2002-06-27
Publication date: 2005-04-27
Anticipated expiration: 2022-06-27
Also published as: KR20030048024A; KR100623310B1; JP2004522169A; EP1402278A1; US20030009715A1; TWI250293B; EP1402278A4; EP1402278B1; TW200305027A; CA2421047A1; WO2003005050A1; CA2421047C; ATE370423T1; US6988232B2; HK1064444A1; DE60221836T2; WO2003005050B1; CN100416288C; JP4083117B2; US7574637B2

Abstract

提供一种并行测试结构(PTA)，便于同时访问多个电子电路(即并行)，用于优化电路的测试、调试或可编程配置。PTA包括并行测试总线(PTB)、连接到PTB的测试控制器、和连接到PTB的多个可寻址PTB控制器，其中每个可寻址PTB控制器可耦合到被访问的相应电子电路上。测试控制器被构成以在PTB上向相应的可寻址PTB控制器发送至少一个控制信号、以启动由相应的可寻址PTB控制器进行对与其耦合的电子电路的并行扫描访问。此外，每个可寻址PTB控制器被构成以采用扫描协议、以便根据由测试控制器在PTB上发送的控制信号访问可与其耦合的相应电子电路，并响应于访问相应电子电路而在PTB上向第一控制器发送结果扫描数据。

Description

用于电子电路的优化并行测试和访问的方法及设备

相关申请的交叉参考

本申请要求在2001年7月5日申请的名称为“用于电子电路的优化并行测试和访问的方法及设备”的美国临时专利申请US 60/303052的优先权。

发明的背景

本发明一般涉及集成电路、印刷电路板、以及系统的基于扫描的测试，特别涉及用于访问系统内的多个这样的电子电路以及用于对多个这样的电子电路进行并行的优化测试的方法和设备。

在电子元件(例如集成电路(IC))以及用于检测和识别缺陷及用于调试的系统(例如印刷电路板(PCB)和单片系统(SoC))的研制和制造期间，经常采用基于扫描的测试。这种测试方法一般称为“扫描”，因为在操作的测试模式期间，电路的状态元件被配置构成串行移位(即扫描)寄存器，这通常称为扫描路径或扫描链。扫描测试通常需要串行移位数据输入(扫描输入)被测试件(UUT)的扫描路径和由其中输出(扫描输出)，应用数字逻辑值的方式如同测试激励和响应测试激励而捕获数字逻辑值。这种响应通常与期望扫描输出数据比较，并且数据比较期间的任何故障一般表示检测到UUT中的缺陷。这样，对于数字电路，扫描测试模式提供包含在UUT中的组合逻辑的输入和输出的全部可控性和可观察性。这大大简化了测试问题和提供了具有总降低成本的高质量的测试。

在不需要物理探测的情况下，通过提供观测/控制电路状态的方法，提供串行扫描访问(access)使“可视度”进入UUT中，用于测试和调试目的。在不扫描的情况下，只通过UUT的物理管脚可以接触电路的内部节点。在这种情况下，电路的任何测试或调试将要求施加复杂的操作序列以提供内部状态的控制/观测。也可以采用有扫描的UUT访问连接到UUT的其它电路，例如埋在UUT内的电路，如嵌入存储器和芯件，或外部地连接到UUT的其它电路。通常采用这种方法用于编程它们的内容的目的而访问外部存储器，例如根据连接到闪速存储器的IC的边界扫描路径，对闪速存储器进行编程。

扫描存取通常是根据“IEEE 1149.1标准测试访问端口和边界扫描结构规范”进行的，其被合并在此供参考。这个标准起初的发展是为了解决PCB测试的问题。IEEE 1149.1标准利用了边界扫描路径以便于访问安装在PCB上的器件的I/O管脚。此外，IEEE 1149.1标准可用于访问IC内的扫描路径以便于测试、调试，以及IC、PCB和系统的系统内结构。

图1表示常规IEEE 1149.1边界扫描结构100。如图1所示，依照IEEE 1149.1边界扫描结构100的IC具有四个(可选的是，五个)附加元件管脚，分别被称为测试时钟(TCK)、测试模式选择(TMS)、测试数据输入(TDI)和测试数据输出(TDO)(和可选的是，测试复位(TRSTN))。这些专用的测试管脚通常称为测试通路端口(TAP)。此外，依照IEEE 1149.1的IC采用三个扫描寄存器，即指令寄存器(IR)102和被称为旁路寄存器104和边界扫描寄存器(BSR)106的两个标准数据寄存器(DR)。图1还示出了一个用户DR 108，IEEE 1149.1允许设计者实现支持结构100中的附加测试和调试结构，如内部扫描路径和内置自测试(BIST)。

在IEEE 1149.1标准中，五个TAP管脚具有以下功能：

TCK是输入信号，提供该信号以使各种测试操作的执行同步，通过TAP接入单独的IC部件内部和多个IC部件当中。TAK是周期时钟信号，通常用恒定频率自由运行。然而，TCK可以开始或停止，或者可以改变它的频率，这取决于应用。大多数测试行为发生在TCK脉冲的上升沿，但是某些行为只发生在TCK的下降沿。

TMS是用于控制TAP控制器110的内部状态的输入管脚(见图1)。TAP控制器110是提供用于结构100内的访问功能的标准IEEE1149.1协议的16一状态有限状态机器(FSM)。由IEEE 1149.1标准限定的某些行为是允许的，并且可以执行，但只在专用的TAP控制器状态中。TMS值在TCK的上升沿被采样。

TRSTN是提供TAP控制器110的异步复位的输入信号，该控制器110使该信号进入测试逻辑复位状态以允许IC部件执行其任务功能。不管TCK和TMS输入的状态如何，目标TAP控制器进入和保持在测试逻辑复位状态中，只要TRSTN处于逻辑值0即可。由于还可以通过在至少5TCK周期内设置TMS为逻辑1值而复位TAP控制器110，因此TRSTN已经定义为任选输入信号。

TDI是给器件提供串行扫描输入数据的输入信号。TDI从其它器件的TDO或从外部测试资源(如扫描控制器或自动测试设备(ATE))接收测试数据。TDI上的信号逻辑值在TCK的上升沿被采样。

TDO是来自器件的串行扫描输出。当器件被启动以扫描数据时，其TDO传输测试数据给其它器件的TDO，或返回到测试设备。利用TCK的下降沿改变TDO输出上的扫描输出值。

IEEE 1149.1标准便于将多个部件的TAP端口连接在一起，形成IEEE 1149.1总线，其允许被连接的电路以公共TAP协议被访问。这一点的实现，通常是通过以菊花链(daisy chain)方式连接个别器件的串行数据端子、TDI和TDO，使沿着该链来自前一器件的TDO输出端连接到该链中的下一器件的TDI输入端。然后，通过共同连接这些器件的所有个别的TMS、TCK(和可选的TRSTN)信号，形成整个TAP总线。

IEEE 1149.1总线的典型菊花链结构200示于图2中。如图2所示，第一器件202.1(UUT1)上的TDI输入端和最后一个器件202.n(UUTn)上的TDO输出端分别用作总线的串行数据输入端和串行数据输出端。己知图2中所示的总线结构200，测试设备可以连接到总线的TDI、TDO、TMS、TCK、和TRSTN，并采用IEEE 1149.1TAP协议与器件202.1-202.n通信。

图2的菊花链结构200可以用在单个PCB上。然而，当TAP总线穿过系统底板的多个PCB延伸时，经常采用不同的方法。在这种情况下，沿着底板执行图2的菊花链TDI/TDO结构200是不可能的，因为如果去掉了任何板，扫描链可能断开了。此外，在添加或去掉不同类型的板时，可以改变总体结构(例如扫描链的总长度)。这使得测试设备很难与个别板通信，以便可以适当地区别或测试它们。相应地，穿过系统底板执行单个序列链的复杂性导致了通常被称为多点总线结构的IEEE 1149.1 TAP总线结构的发展和使用。

如图3所示，IEEE 1149.1总线的常规多点(multi-drop)结构可用于穿过底板提供单一TAP总线以允许每个板302.1-302.n连接到总线上的同组线上，即并联。由于TCK、TMS、TDI和任选的TRSTN是输入信号，它们可以穿过系统底板直接连接到独立板302.1-302.n的每个TAP上。然而，应小心防止信号冲突，这是由于将多个TDO输出连接到多点总线的单一TDO线上造成的。这可能如IEEE 1149.1标准那样要求只在串行数据被移进/移出TAP的TDI-TDO管脚时TDO输出应该驱动出。这由TAP控制器110(见图1)的内部状态控制，以便只在TAP FSM的移位IR或移位DR状态期间启动串行移位。在所有其它时间，通过强制它进入无效或高阻抗状态而禁止TDO输出。

然而，当采用多点结构300时，所有TAP控制器接收同组输入信号，因此互相在锁定阶段工作。即，所有TAP控制器的FSM处于相同的状态，以至于除非对结构做某些改变，启动来自任何TAP控制器的TDO输出(例如在移位DR状态)也启动了来自其它TAP控制器的TDO输出。此外，由于所有TAP控制器在锁定阶段工作并接收相同的输入数据值(即从公共总线TDI)，因此难以在不同板302.1-302.n上进行不同的测试操作而不需要在结构中有特殊考虑。

控制IEEE 1149.1总线的多点结构300通常要求使用定制版本的TAP控制器和专用协议以便与其通信。此外，TAP控制器和协议一般与接合到多点总线的每个器件或板一起使用。多点结构300需要寻址总线上的TAP控制器的能力，以便单一TAP控制器只在已经唯一选择它之后驱动其TDO输出。当未选择时，TAP控制器仍然接收TDI输入并在锁定阶段工作，但是不启动它们的TDO输出以驱动驱动到多点总线上。

用于并行测试或可编程电路结构的现有方案包括采用UUT的“联动访问”或“扫描倍增器”结构。采用IEEE 1149.1总线的常规联动访问扫描倍增器结构400示于图4中。利用该结构，到UUT402.1-402.n(即TDI、TMS、TCK和TRSTN)的输入并联汇流，同时来自每个UUT402.1-402.n的扫描输出单独地连接到多路控制器408。这样，一般需要用于总线上的每个UUT402.1-402.n的专用TDO线。对于需要高度并行测试的应用，需要从UUT402.1-402.n连接的大量TDO信号返回到多路控制器408。因此，例如，如果希望在这个结构400中连接100个UUT，则一百个分离的TDO线(每个UUT需要一个)应返回到TDO选择电路406。多路控制器408的目的是允许与具有正好4或5个标准TAP控制管角的通用IEEE 1149.1控制器404简单接合，如图4所示。

利用联动访问扫描多路结构400的该方案，IEE1149.1控制器404提供TAP协议给所有并联的UUT 402.1-402.n，因此所有UUT402.1-402.n接收相同的TAP指令和测试数据。此外，如图4所示，多路控制器408可以只选择来自UUT之一的一个TDO输出以反向连接到IEEE 1149.1控制器404。这样，联动存器扫描乘法器结构400可以将总线的公共TDI上的扫描输入测试数据发送给并联的所有UUT402.1-402.n，但是一次只从一个UUT接收TDO上的扫描输出测试数据。这种方式可以减少对多个器件编程所需要的时间，然而不会加快需要检测来自相应的UUT的TDO输出的扫描输出测试数据的操作。因此，例如，检验UUT上的闪速存储器的编程内容应该需要单独读回和检测每个闪速存储器的内容，即一次一个。需要查询或见爱女测状态的任何其它操作都经受相同的损失。用于测试目的，TDO扫描输出在用于每个UUT上对于扫描输出的每位进行检测。因此，很显然这这种方式对于UUT串行测试几乎不存在优点。因而，常规联动存器扫描多路结构400不是用于并行测试的优化方案。

由于IC、PCB和系统已经变得更复杂，因此已经大大增加了由技术人员所作的可测试性设计(DFT)技术的使用，该可测试性技术包括IEEE 1149.1边界扫描、内部扫描和内置自测试(BIST)的实施。已经提供了这种DFT的增加使用用于高质量测试、减少的测试时间和测试成本、降低的调试尝试以及减少的销售时间。然而，由于电子电路继续变得越来越复杂，因此继续挑战测试并在高技术电子系统的设计和制造中变得更重要。用于增加设计复杂性并因此必须在测试和调试期间处理的技术的例子包括嵌入芯、嵌入存储器、模拟/混合信号应用、和可编程逻辑(例如CPLD和FPGA)的系统内结构(ISC)以及非易失存储器(例如闪速存储器)。此外，除了市场领域中的增加的挑战之外，对于这种产品的增加的市场需求继续对电子系统的制造施加压力以降低成本和改进其投放市场的时间。这样，需要一些新的方法，降低成本和使对复杂IC、PCB、和系统的测试、调试及其配置所需要的时间最小化。

发明的概述

根据本发明，提供一种并行测试结构(PTA)，便于同时对多个电子电路进行访问(即并行地)，以便进行测试和/或调试，或者用于配置可编程电路。在一个实施例，PTA包括并行测试总线(PTB)、连接到PTB的测试控制器、以及连接到PTB的多个可寻址PTB控制器，其中每个可寻址PTB控制器可连接到被访问的相应的电子电路上。在目前公开的实施例中，测试控制器被构成以向相应的可寻址PTB控制器发送至少一个PTB上的控制信号，以便通过相应的可寻址PTB控制器启动可与其耦合的电子电路的并行扫描访问。此外，每个可寻址PTB控制器的构成使其根据由测试控制器在PTB上发送的至少一个控制信号，采用扫描协议以访问可与其耦合的相应的电子电路，并响应于访问相应的电子电路，在PTB上发送所得到的扫描数据给第一控制器。

这些电子电路可包括任何电路，其中包含制造在硅晶片上的IC芯片、封装IC、PCB或系统内的电路。PTA启动对所有这些电子电路并行的访问，使测试设备能够对任何数量的相同类型的电路进行并行测试或编程。

目前公开的并行测试结构减少了与测试电子电路和可编程逻辑器件和存储器之配置相关的成本。利用PTA，由于控制PTA所需要的测试设备可以通过低成本系统来实现，如个人计算机(PC)或基于Unix的工作站而不是全功能自动测试设备(ATE)，大大减少了自动测试设备的成本。此外，由于PTA可并行测试或编程的多个电路，因此降低了成本，由此使测试和编程时间达到最小化。PTA还提供比传统ATE更方便的可扩展性。通常，ATE限于测试单个UUT或只限于并行测试的几个器件。此外，传统的ATE的可扩展性经常是不可实现的，因为添加资源(例如测试器通道和矢量存储器)或利用附加的ATE以提供多个UUT的增加的“并行”测试需要增加成本。

该PTA被构成以提供多个UUT的真正的并行测试。可以同时(即并行)测试或检验多个UUT，而不是一次一个。利用PTA，相对于串行测试的测试时间的加速等于并行连接和测试的UUT的数量。PTA解决了常规测试结构的很多问题，如每个UUT需要分开的TDO线的问题。这就使得可以PTA被实际实施并用于各种应用。例如，PTA可以与器件或UUT分开实现，或者可以作为最终系统配置的一部分与UUT一起实现。例如，在用晶片探测器的芯片测试情况下，PTA可以被实现为测试器或探针接口卡的一部分。此外，PTA可以在插入系统底板的每个PCB上实现。还可以在IC内部实现PTA，例如提供并行测试，其中UUT是SoC内的嵌入芯。

PTA采用增强的测试控制器和用于与UUT通信的协议。测试控制器本身可以在外部连接到UUT，或者可以是嵌入在含有UUT的系统(例如PCB板上的主控制器件)内或嵌入在系统中的IC(例如主控制器芯)内的主测试控制器。外部测试控制器可以是具有合适的应用软件的通用计算机或PC。

目前公开的并行测试结构给电子电路的并行测试和/或可编程电子电路的配置提供一种低成本优化方案。它可以用适合于应用使用的各种方式来实现。此外，该PTA支持用于测试UUT的任意数量的DFT方法，例如边界扫描、内部扫描和BIST。

根据下面对本发明的详细说明，使本发明的其它特征、功能和方案更清楚。

附图的简要说明

参照下列结合附图对本发明的详细说明，将更易于理解本发明，附图中：

图1是表示一种常规IEEE 1149.1测试访问端口(TAP)和边界扫描结构的方框图；

图2是表示一种常规的IEEE 1149.1总线的菊花链结构的方框图；

图3是表示IEEE 1149.1总线的常规多点结构的方框图；

图4是IEEE 1149.1总线的常规联动访问扫描倍增器结构的方框图；

图5是表示根据本发明的并行测试结构的方框图；

图6是包含在图5的并行测试结构中的并行测试总线控制器的方框图；

图7是表示包含在图6的并行测试总线控制器的可寻址TAP链路(linker)的方框图；

图8是表示根据本发明的并行测试总线桥的方框图；

图9是表示采用图8的并行测试总线桥的总线对总线传输的时序图；

图10是表示图5的并行测试结构的方框图，其中包括并行测试总线的桥接结构；

图11是表示图5的并行测试结构的方框图，其中包括另一种并行测试总线的桥接结构；

图12是表示图5的并行测试结构的方框图，其中包括支持模拟测试的并行测试总线结构；

图13是表示图6的可寻址TAP链路的方框图，其构成支持模拟测试；

图14a是表示对多个被测试件进行并行测试的方法之流程图，其中采用根据本发明的方式工作的图5的并行测试结构；和

图14b是表示在多个印刷电路板上进行板对板互连测试的方法的流程图，其中采用根据本发明的方式工作的图5的并行测试结构。

本发明的详细说明

这里引用在2001年7月5日申请的美国临时专利申请No.60/303052供参考。

图5表示根据本发明的并行测试结构(PTA)500的一个示例性的实施例。在所示实施例中，测试控制器502连接到并行测试总线(PTB)504。例如，测试控制器502可以是分开的外部测试控制器或嵌入的主控制器，例如嵌入包括被测试件(UUT)506.1-506.n的系统。测试控制器502被构成以采用下述PTA 500的协议在PTB 504上进行通信。在所示实施例中，UUT 506.1-506.n经过相应的可寻址PTB控制器电路508.1-508.n连接到PTB 504。此外，PTA 500可使1-n个UUT连接到PTB 504。任何合适数量的相同UUT都可以被并行访问，用于测试和/或调试目的，或者用于可编程电路的配置。或者，相应的UUT可单独被访问。

例如，测试控制器502可包括通用计算机或PC，它们含有至少一个存储器，如只读存储器(ROM)和随机存取存储器(RAM)，用于存储数据、操作系统、以及用于测试、调试或可编程配置UUT506.1-506.n的应用软件模块，以及至少一个处理器，用于经过PTB控制相应的PTB控制器电路508.1-508.n和执行电子电路测试/调试/配置应用。

PTB 504有利于经过相应的可寻址PTB控制器电路508.1-508.n进行测试控制器502和UUT 506.1-506.n之间的通信。应注意，PTB控制器可以以各种方式实施。例如，PTB控制器可被实现为单个器件，即与UUT 506.1-506.n和测试控制器502分开。或者，PTB控制器可被实现为多个分立器件，例如安装在PCB上或作为UUT的一部分嵌入。

在所示实施例中，每个PTB控制器508.1-508.n操纵与相应的UUT 506.1-506.n的局部通信。用于在PTB控制器和与其耦合的UUT之间局部通信的协议是标准的IEEE 1149.1协议。相应地，PTA系统可以被构成和实现，以使得存在的UUT可以直接接合到PTB控制器的标准IEEE 1149.1接口。

PTB 504、PTB控制器508.1-508.n以及PTA协议和操作的进一步细节在下列部分中说明。

并行测试总线(PTB)

图6表示连接到PTB 504的示例性并行测试总线(PTB)控制器508(见图5)。在所示实施例中，PTB 504包括扩展的多点TAP总线。如图6所示，PTB 504具有标准IEEE 1149.1信号-TCK、TMS、TDI、TDO和TMS。此外，PTB 504包括期望数据输入(EDI)和掩码数据输入(MDI)信号。

提供EDI和MDI信号以允许PTA 500为所有UUT 506.1-506.n并行检测和校验扫描输出数据。因而，测试控制器502和PTA协议可操作以在PTB 504的EDI信号上提供期望扫描输出数据，然后可将其与来自UUT 506.1-506.n的实际TDO数据进行比较。

此外，测试控制器502被构成以在PTB 504的MDI信号上提供用于期望TDO数据的掩码。这使得在检查扫描输出数据期间，可以屏蔽或忽略用于UUT 506.1-506.n、被指定为“X”(即不确定或未知逻辑值)的任何期望TDO数据。因而，PTA 500中的EDI和MDI信号使得能够局部地进行UUT的TDO数据的检测，即通过每个相应的PTB控制器508.1-508.n，而不是通过测试控制器502。

作为利用多点总线结构用于PTB 504的结果，PTA 500提供并行测试多个UUT的优化方式。利用多点PTB 504，PTA 500不需要分离的TDO线用于每个UUT，因为这些TDO并行连接到PTB控制器508.1-508.n。这消除了连接到UUT 506.1-506.n的很多布线。此外，在PTB 504上包含EDI和MDI信号允许对扫描输出数据进行分布式检测方案，其中可以同时测试所有的UUT 506.I-506.n。

虽然这些TDO被并行汇集在一起，如果需要的话，PTB 504支持对单个被选UUT的通信，并可以接收从被选UUT返回的实际TDO数据。因此，例如，测试控制器502可用于对被选UUT进行调试或维修。此外，根据特殊测试应用，可以采用和优化PTB 504的实施。例如，在晶片探测器的情况下，PTB 504可以被实现在ATE中，即与被并行测试的芯片分开。或者，PTB 504可以与UUT 506.1-506.n一起被实现在最后的系统配置中，例如与系统底板(backplane)一起。应该注意到，包括PTB 504的PTA 500可被构成以支持或使用其它扫描协议和/或方法，代替了上述IEEE 1149.1扫描方法。

可寻址PTB控制器

图6示出了示例性PTB控制器508。如图6所示，PTB控制器508包括可寻址TAP链路(ATL)602，可寻址TAP链路(ATL)602用于在PTB 504上寻址和选择PTB控制器508.1-508.n，并控制对UUT506.1-506.n的扫描访问(见图5)。注意，ATL电路602被用于多点扫描总线应用中，作为独立的实现方案，即与PTB控制器508分开，其中不需要并行测试能力。在所示实施例中，对每个UUT，有连接到PTB 504的一个ATL 602。相应地，多个PTB控制器508.1-508.n可连接到PTB 504，然后PTB控制器508.1-508.n中的每个相应的ATL可以接合到单个UUT和PTB 504上。PTB控制器电路508还包括屏蔽和比较电路604、数字I/O(DIO)电路606、PTB自动启动电路608以及可编程I/O电压电路610。在后面介绍PTB控制器508的每个功能块。

可寻址TAP链路

如图6所示，ATL 602经过标准1149.1信号TCK、TMS、TDI、TDO、TMS连接到PTB 504。这种到多点PTB总线504的连接被测试控制器502采用，以便用PTA协议与ATL 602和PTB控制器508中的其它电路604、606、608和610通信。此外，ATL 602与相应的UUT(未示出)接合并连接到PTB控制器的其它电路604、606、608和610。

在UUT一侧上，ATL 602与UUT的TAP总线接合。ATL输出信号TDO_UUT、TMS_UUT、TCK_UUT、TRSTN_UUT至UUT。这些信号连接到UUT的对应TAP输入端(例如TDO_UUT输出端连接到UUT的TDI输入端)。此外，ATL 602具有TDI_UUT输入信号，该信号连接到UUT的TDO输出端。在PTA 500(见图5)中，测试控制器502利用这个ATL接合到UUT的TAP，以便在PTB504上管理UUT 506.1-506.n和PTB控制器508.1-508.n之间的IEEE1149.1协议。根据PTA协议和是否UUT 506.1-506.n被并行访问或者连接到ATL 602的指定UUT被其自己访问(例如在PTB 504上检查特定的UUT的TDO数据)，ATL 602控制UUT TAP。在所示实施例中，ATL 602还接合到屏蔽和比较电路604、数字I/O电路606、PTB自动启动电路608以及可编程I/O电压电路610。

ATL 602提供很多特征用于寻址和选择UUT，如下所述。

寻址和选择UUT

如图6所示，ATL 602接收ATL_ADDR[n:0]总线上和UUT_ID[n:0]总线上的输入。这些输入启动测试控制器502(见图5)，以便寻址和选择UUT 506.1-506.n，它们经过PTB 504连接到相应的PTB控制器508.1-508.n。

在所示实施例中，连接到PTB 504的所有PTB控制器508.1-508.n实现一个n+1位ATL地址，它被输入给ATL_ADDR[n:0]上的ATL602。该ATL地址的构成，使得可以给PTB 504上的每个PTB控制器508.1-508.n分配一个唯一的地址。这个地址启动测试控制器502，以在多点PTB 504上唯一地寻址和选择PTB控制器508.1-508.n之一。例如，如果PTB被构成以支持多达16个UUT，则应该至少实现4位ATL地址，以便有ATL_ADDR[3:0]输入，以提供多达16个独特的ATL地址。

UUT ID被输入到UUT_ID[n:0]线上的ATL 602，它用于将UUT识别数据提供给测试控制器502，用于连接到PTA 500中的相应的PTB控制器508.1-508.n的UUT 506.1-506.n。在所示实施例中，UUTID提供UUT类型、和(可选的)UUT版本、UUT制造商、和/或用于识别UUT的其它数据。如果PTA的实现，使得所有UUT具有相同类型和版本，则可以不需要输入到ATL 602的UUT_ID[n:0]。在这种情况下，可以配置ATL 602而没有这些输入，或者UUT_ID[n:0]线可以被限于一些预定或默认的逻辑值。在多个类型(或版本)的UUT被实现在同一PTA中的情况，UUT ID的构成使得被支持的所有UUT类型可以具有特有的指定。UUT ID使得测试控制器502能够同时寻址和选择相同类型、版本等的UUT，即作为一组。

如上所述，ATL地址和UUT ID便于寻址和选择一个或多个UUT，这取决于由测试控制器502采用的寻址模式。在所示实施例中，ATL 602支持以下寻址模式：

ATL地址模式：这个寻址模式根据其ATL地址值唯一地选择UUT。在这种模式中，只可以选择一个UUT，因为所有的ATL地址唯一地分配给一个PTB控制器。在这种模式中被选择的PTB控制器可以被启动以驱动其TDO输出到PTB上。

UUT类型模式：这个模式寻址UUT是根据其UUT类型等(如由UUT ID所给出)。对相同类型、版本和/或制造商的所有UUT，UUT类型模式允许进行广播。在这个模式中，PTB控制器不被启动以驱动其TDO在PTB上(即它的TDO是三态的)。

组地址模式：这是可编程寻址模式，其中测试控制器分配一个组地址给每个PTB控制器。多个PTB控制器可以用相同的组地址编程。结果是，采用该组地址模式，测试控制器可以与作为一组的两个或多个UUT通信。这就可以根据UUT的某些特性，例如它的硬件版本或它可能包含的部件/功能，对所有UUT或对一个选择组的UUT进行广播。在这个方式中，PTB控制器不能被启动以驱动它的TDO到PTB上(即它的TDO是三态的)。

别名地址模式-这是一种与组地址模式相似的可编程寻址模式。然而，别名(Alias)模式还允许单个PTB控制器的唯一寻址。在这种情况下，即当一个唯一的别名分配给单个UUT时，PTB控制器可以被启动以驱动它的TDO到PTB上。

相应地，ATL地址模式启动单个UUT的选择，允许UUT的TDO被启动以驱动到PTB上，然后扫描输出数据被测试控制器接收。这种模式可以用于测试或配置单独的UUT和用于唯一地给被选UUT提供TDI数据，同时控制所有其它UUT以忽略该数据。这样，ATL地址模式可用于调试、诊断和维修，其中需要给唯一的一个UUT发送数据或用测试控制器检查来自UUT的实际TDO输出数据。类型和组模式允许向多个板广播，并可以用于采用PTA 500的并行配置的测试。此外，别名模式允许分配唯一的别名地址，在这种情况下可以启动PTB控制器以驱动PTB的TDO。分配唯一的别名地址便于一组矢量用于可编程配置或测试独立于ATL地址的UUT。ATL 602的这个特征有利于PTA 500的多点测试总线实现中的测试矢量的再用。

PTB自动启动

如图6所示，ATL 602接合到PTB自动启动电路608，其被构成以根据PTB 504的启动信号，发送信号返回到测试控制器502(见图5)，所有的被测试UUT 506.1-506.n都存在，并且测试控制器502可以开始测试序列。这个自动启动能力使得PTA 500能够在生产环境下自动开始测试而不用操作者介入。

在所示实施例中，PTB自动启动电路608从UUT接收UUT_PRESENT信号。在UUT连接到PTB控制器508时，UUT_PRESENT信号被输入到PTB自动启动电路608并被认定。UUT_PRESENT的认定向PTB自动启动电路608发出信号，表示这个UUT连接到ATL 602的UUT总线并准备被访问。一旦所有的被测UUT 506.1-506.n连接到它们的相关联的PTB控制器508.1-508.n，启动(START)信号在PTB 504被认定并被测试控制器502接收。

ATL 602接合到PTB自动启动电路608，以便启动或禁用自动启动能力，这取决于是否期望用于这个PTB控制器508的UUT存在。当所有的UUT 506.1-506.n(见图5)未被设置在PTA系统中，用户(例如操作人员或在测试控制器502上运行的程序)可以经过测试控制器502指示哪些UUT不存在。则ATL 602得知以禁止任何错误检查和用于这个特定UUT的PTB自动启动电路608。如果已经禁止了一个已知的PTB自动启动电路608和用户连接UUT，则PTB自动启动电路608检测这个条件，并设置警告状态位，它可以经过ATL 602的接口被读取。

数据屏蔽和比较

如图6所示，屏蔽和比较电路604连接到PTB 504和接合到ATL602上。屏蔽和比较电路604接收来自PTB 504的EDI和MDI信号和来自ATL 602的实际数据输入(ADI)信号，并用它们检查和校验来自UUT和/或数字I/O电路606的扫描数据。期望扫描数据被接收在PTB 504的EDI信号上，并与来自UUT的实际扫描数据比较，该数据被接收在来自ATL602的ADI信号上(当其被选择时)。当不选择PTB控制器508时，自动禁止该屏蔽和比较电路604。在扫描操作期间，ATL 602输入任何配置的扫描路径，并通过ADI上的ATL 602，例如来自数字I/O电路606的IR扫描数据、TDI_UUT数据、和/或扫描输出数据。逐位比较EDI和ADI，因为它们是串行移位到屏蔽和比较电路604中。如果唯一选择的话，PTB控制器508还可将这个TDO数据输出到PTB 504上。比较的每位的结果是通过或无效，这分别取决于期望的和实际的数据位“比较”或“错比较(miscompare)”。

当设置在EDI上的期望扫描数据中的位被指定为X时，可以采用PTB 504的MDI线上的数据屏蔽它。EDI的每个扫描位在MDI的扫描屏蔽数据中具有对应位，其被认定以忽略对应ADI扫描位的值。相应地，被屏蔽在EDI扫描数据中的位通过与相应ADI数据的位比较，而与ADI值无关。这样，由屏蔽和比较电路602(其中MDI被认定)进行的任何ADI扫描数据位的检查不会引起测试故障。

如上所述，屏蔽和比较电路604连接到ATL 602。这个连接使得测试控制器502能够控制屏蔽和比较电路604中的功能。在所示实施例中，屏蔽和比较电路604记录一个通过/无效状态，它可由测试控制器502经过ATL TAP指令进行查询。这使得PTA 500能够并行地对多个UUT进行测试或验证，并接收从每个相关联的PTB控制器返回的通过/无效状态。相应地，测试控制器502可对很多UUT进行并行测试，然后检查每个PTB控制器，以观察如果是否相关联的UUT有缺陷。然后，如果需要对UUT进行任何诊断和维修，采用PTB 504的正常TDI-TDO访问，可以个别访问有故障的UUT。

屏蔽和比较电路604可具有进一步的工作性能，它们通过对ATL602的接口受到控制。在所示实施例中，有用于屏蔽和比较电路604的启动/禁止功能。这使得PTB控制器508中的比较操作和通过/无效状态的锁定能够被人工禁止。此外，屏蔽和比较电路604可通过错比较的检测而采取某些行为。在所示实施例中，在检测到故障时，错比较引起UUT被强制到它的测试-逻辑-复位状态。这是通过强制TMS UUT进入TLR模式而由PTB控制器500自动进行的。此外，PTB控制器508使得当前扫描操作能够在强制UUT进入其测试-逻辑-复位状态之后完成。因而，在当前扫描操作的更新-DR或更新-IR之后建立TLR_Mode。这防止由于制造缺陷对UUT的潜在损伤，如被期望扫描数据的错比较检测到的。

如上所述，屏蔽和比较电路604使得可以对于所有同种UUT并行进行数据比较。PTB的EDI和MDI信号和它们与屏蔽和比较电路604的连接，使这种并行测试和校验能力成为可能。这些特征使得可以通过每个PTB控制器508.1-508.n(而不是通过测试控制器502)同时(即并行)进行每个UUT的TDO数据的检测，由此优化UUT 506.1-506.n的测试时间。结果是，采用PTA 500测试同种类型的UUT的时间等于用它自己测试单个UUT所用的时间。

数字I/O

如图6所示，PTB控制器508包括连接到ATL 602和UUT的数字I/O(DIO)电路606。DIO电路606为连接到PTB控制器508的UUT配置有多个并行(即“宽边”)输入和输出DIO_UUT[n:0]。DIO_UUT线可以通过测试控制器502或直接通过ATL 602在PTB504上被控制，并且可以被采用，除了到UUT的扫描接口之外，以便于UUT的测试、调试或配置(configuration)。在所示实施例中，DIO_UUT线被实现为可编程输入/输出(即双向的)信号。或者，每个DIO_UUT线可被实现为固定输入或输出信号。

在所示实施例中，DIO电路606具有到ATL 602的串行接口，通过该接口可访问DIO_UUT线的输入/输出数据和方向控制。此外，可分开地通过到ATL 602的串行接口访问DIO电路606，例如通过PTB 504的正常TDI-TDO，或者与UUT的扫描路径串行连接。这就使得通过测试控制器502在PTB 504上可以访问DIO电路606的并联I/O线以及对UUT的扫描数据。结果是，从UUT输入到DIO_UUT线的任何并行数据可以在TDI_UUT输入端上被串行化。然后它在ATL 602的ADI输出上被发送到屏蔽和比较电路604，并采用来自测试控制器502的EDI和MDI数据进行检查。

可编程I/O电压

如图6所示，PTB控制器508还包括也连接到ATL 602的可编程I/O电压电路610。在所示实施例中，可编程I/O电压电路610用于为UUT接口设置电压电平，以确保与UUT的电兼容性以及与ATL接口的适当操作。通过与ATL 602的连接，可设置用于逻辑“1”或“高”电压电平的阈值，然后其由可编程I/O电压电路610控制。例如，该电压可选择为5V、3.3V等，这取决于UUT接口的特定技术需求。此外，可以断开或设置来自可编程I/O电压电路610的电压，以便可设置外部地提供(例如通过用户)的电压电平，以给连接到UUT的接口供电。

ATL指令

以下说明用于ATL 602(见图6)的TAP控制器指令，如在PTA500(见图5)中所采用的。ATL TAP控制器指令由测试控制器502或主控制器在PTB 504上发布。测试控制器502采用这些ATL TAP指令与PTB控制器508.1-508.n(见图5)通信，以访问PTA 500的特征。由于多个ATL并行连接在PTB 504上并工作在锁定阶段，所有的ATL执行相同的TAP控制器指令和操作码。对于下述所有的指令，ATL 602不能将其TDO驱动出去至PTB 504上，除非先前用其ATL地址或唯一别名地址对其进行选择。

应注意的是，下述某些指令是可选的，这取决于并行测试结构的特定配置。例如，当ATL 602用于独立应用或不需要并行测试功能的其它应用时，不必执行COMPARE_STATUS和AUTO_START指令，因为它们控制PTB控制器508中的功能和数据寄存器，而这些对于独立ATL操作不是必要的。

BYPASS-这个指令是标准IEEE 1149.1 BYPASS指令。它在TDI和TDO之间的可寻址TAP链路(ATL)602中选择一个一位旁路寄存器。如果不执行下述IDCODE指令，当它在并行测试总线(PTB)504上复位时，旁路指令被载入ATL的指令寄存器(IR)中。

IDCODE：IDCODE指令可用于选择DEVICE_ID寄存器，DEVICE_ID寄存器提供标准32位IEEE 1149.1识别码。在TDI和TDO之间选择ATL 602中的DEVICE_ID寄存器。当执行时，IDCODE指令被载入ATL的IR(当其复位时)中。

SAMPLE/PRELOAD(采样/预加载)-这个指令可用于采样PTB控制器508的I/O管脚、或将值预加载到PTB控制器的边界扫描单元中。应注意的是，PTB控制器508可具有专用测试管脚，它们不完全与IEEE 1149.1边界扫描结构兼容。这样，这个指令不能访问PTB控制器508的每个管脚。

EXTEST-这个指令与标准IEEE 1149.1 EXTEST指令相同。如在SAMPLE/PRELOAD指令中一样，PTB控制器508的专用测试管脚不能完全与IEEE 1149.1边界扫描结构兼容，因此EXTEST指令不能控制PTB控制器508的每个管脚。

LOAD_ATL_ADDR-当ATL 602为载入ATL地址设置时执行LOAD_ATL_ADDR指令。在所示实施例中，ATL_ADDR输入直接并行输入到PTB控制器508，因此不执行LOAD_ATL_ADDR指令。

当执行时，LOAD_ATL_ADDR指令使来自ATL的ATL_ADDR输入的ATL地址被收集到ATL_Address寄存器中。根据执行情况，可以串行加载(例如在ATL TAP控制器的运行-测试/空载状态中)或直接从ATL_ADDR输入端收集。在任一情况下，ATL_Address寄存器的尺寸与用并联ATL_ADDR输入的执行所需要尺寸相同，即n+1位。如果选择ATL 602，测试控制器502可检查被收集在ATLAddress寄存器中的ATL地址。

SELECT_ATL-SELECT_ATL指令用于根据其ATL地址、选择单个PTB控制器508。SELECT_ATL指令将ATL地址从测试控制器502串行装载到Select_ATL寄存器中，并将其与至ATL 602的ATL_ADDR输入或与ATL_ADDR寄存器(即，如由LOAD_ATLADDR指令所装载的)比较。Select_ATL寄存器被构成的尺寸与ATL_ADDR输入(或ATL_Address寄存器)相同，即n+1位。当不执行LOAD_ATL ADDR指令时，SELECT_ATL指令向Select_ATL寄存器中收集ATL_ADDR输入(即，在来自测试控制器502的ATL地址中移位之前的Capture-DR期间)。

如果Select_ATL寄存器比较ATL_ADDR输入(或ATL_Address寄存器)，则PTB控制器508被唯一选择，并且使它的TDO被驱动到PTB 504上。一旦被选择，测试控制器502可以发布其它指令并与连接的UUT通信。PTB控制器508保持被选择，直到发布UNSELECT_ALL指令(如下所述)，发布不选择这个PTB控制器508的其它指令(例如，为另一PTB控制器装载ATL地址的SELECT_ALIAS指令)，或ATL复位。在SELECT_ATL指令之后，测试控制器502可发布另一指令，如BYPASS或IDCODE指令，以验证一个PTB控制器被选择，以及因此将数据驱动到PTB的TDO上。

LOAD_UUT_ID-当ATL 602用于加载UUTID码时，LOAD_UUT_ID指令被执行。在所示实施例中，不提供UUT ID的加载，并且UUT_ID被直接从PTB控制器508的UUT_ID线输入。

当执行时，LOAD_UUT_ID指令使来自ATL的UUT_ID[n:0]输入的UUT_ID被收集到UUT_ID寄存器中。根据该执行，它是从UUT_ID[n:0]输入端串行加载或直接加载(例如在ATL TAP控制器的运行-测试/空载状态)。如果选择ATL 602，测试控制器502可以检查被收集在UUT_ID寄存器中的UUT ID。

SELECT_TYPE-SELECT_TYPE指令将来自测试控制器502中的UUT类型串行加载到SELECT_TYPE寄存器中，并将其与UUT ID的UUT类型位比较。根据执行情况，UUT类型是UUT_ID寄存器中的位字段(bit field)，或ATL 602的UUI_ID[n:0]线上的直接输入。UUT类型被配置为具有与UUT_ID寄存器中或来自UUT_ID[n:0]输入的UUT类型字段相同数量的位。当不执行LOAD_UUT_ID指令时，SELECT_TYPE指令将UUT_ID收集到SELECT_TYPE寄存器中(即在来自测试控制器502的UUT类型的移位之前的收集-DR期间)。

在目前公开的ATL 602的实施例中，SELECT_TYPE寄存器被构成以比较UUT Type(类型)和UUT Manufacturer(制造商)代码。在这种情况下，UUT Type由对ATL 602的直接并行输入提供，并且UUT Manufacturer作为内部代码提供在ATL 602内。这提供了一种方式，其中UUT Type可以由用户规定，并且与其它卖主的UUT Type无关，因为不同的卖主被分配专门的UUT制造商代码。这样，即使两个用户给UUT分配相同的UUT类型，当需要时通过它们的特有制造商代码，他们也仍然能区分。

如果SELECT_TYPE寄存器比较对应的UUT Type和UUTManufacturer，PTB控制器508变为被选择。由于多个PTB控制器可通过这个指令选择(例如相同类型和相同的卖主)，因此它的TDO未被启动以驱动到PTB 504上。这样，测试控制器502并行地与被SELECT_TYPE寄存器指定的所有类型的UUT通信，但是不使PTB控制器508驱动它的TDO到PTB 504上。

PROGRAM_GROUP-PROGRAM_GROUP指令串行加载具有可编程组地址的Group_Address寄存器，如由测试控制器502进行分配。如果PTB控制器508预先由ATL地址或特定的别名地址选择，则可以启动它以使其TDO到PTB 504上，并且如在收集-DR状态中所收集的，当前Group_Address寄存器内容可以被测试控制器502扫描输出和检查。如果预先选择PTB控制器508，则Group_Address寄存器被更新，即通过ATL地址、别名地址、UUT类型或组地址(见下述SELECT GROUP指令)匹配。在没有选择PTB控制器508时，禁止Group_Address寄存器的更新。无论何时在ATL 602复位时，给Group_Address寄存器分配所有的0地址。

SELECT_GROUP-采用SELECT_GROUP指令，组地址可以从测试控制器502被串行加载到SELECT_GROUP寄存器中并与可编程Group_Address寄存器比较。SELECT_GROUP寄存器被构成以具有与Group_Address寄存器相同数量的位。如果Slelct_Group寄存器中的组地址与Group_Address寄存器中的组地址匹配，则PTB控制器508变为被选择。然而，由于多个PTB控制器508可被这个指令选择，因此它的TDO不能被驱动到PTB 504上。这样，测试控制器502并行地与被分配相同组地址的所有UUT通信，但是不使PTB控制器504驱动它的TDO到PTB 504上。

PROGRAM_ALIAS-PROGRAM_ALIAS指令用于给PTB 508分配别名地址。这个指令选择Alias_Address寄存器，并用如由测试控制器502分配的可编程别名地址串行加载它。公共别名地址可以分配给所有的PTB控制器并特定组的PTB控制器，或者专门别名地址可以分配给单个PTB控制器。通过给一组PTB控制器分配公共别名，测试控制器502可寻址和选择它们作为一组，以及并行地对这个组进行广播。这正如在PROGRAM_GROUP和SELECT_GROUP指令中。通过给单个PTB控制器分配专门别名地址，用于可编程配置或测试UUT的矢量可独立于物理ATL地址，如在到ATL 602的ATL_ADDR输入端上规定的或从其加载的。

只有在预先选择PTB控制器508时，即通过ATL地址、UUT类型、组地址或其它别名地址(见下述SELECT_ALIAS指令)，才更新Alias_Address寄存器。如果PTB控制器508未被选择，则禁止Alias_Address寄存器的更新。Alias_Address寄存器被构成以比SELECT_ATL寄存器长一位。这个被称为Unique_Alias位的附加位用于表示Alias_Address已经被编程到PTB 504上的专门别名地址。在所示实施例中，Unique_Alias位被实现为Alias_Address寄存器的最高有效位(MSB)。当Unique_Alias位设置为逻辑1时，可以启动被选PTB控制器以驱动它的TDO到PTB 504上。当分配专门别名地址时，测试控制器502确保任何这种别名地址对于相应的PTB控制器是特定的。当ATL复位时用所有的0地址加载Alias_Address寄存器。因而，清除每个PTB控制器中的Unique_Alias位，因此初始的别名地址不是唯一的，PTB控制器未被启动以驱动TDO。

SELECT_ALIAS-SELECT_ALIAS指令将来自测试控制器502的别名地址串行加载到SELECT_ALIAS寄存器中，并将其与可编程Alias_Address寄存器比较。SELECT_ALIAS寄存器被构成以具有与Select_ATL寄存器相同数量的位。如果SELECT_ALIAS寄存器中的别名地址与可编程Alias_Address寄存器的别名地址匹配，则PTB控制器508变为被选择。在比较SELECT_ALIAS寄存器与Alias_Address寄存器时，忽略了Alias_Address寄存器中的Unique_Alias位。因而，如果SELECT_ALIAS寄存器和Alias_Address寄存器匹配，则Unique_Alias位确定是否PTB控制器508激励其TDO以驱动到PTB 504上。由于可由这个指令选择多个PTB控制器，因此不能使特定的PTB控制器驱动TDO到PTB 504上，除非在编程Alias_Address寄存器时，测试控制器502已经设置Unique_Alias位。这样，当选择多个UUT时，测试控制器502并行地与所有UUT通信，即那些被编程到相同别名地址的UUT，但是不启动PTB控制器508以驱动它的TDO到PTB 504上。

UNSELECT_ALL-载入ATL 602的IR中的UNSELECT_ALL指令使所有PTB控制器进入它们未被选择的状态。这就“不选择”由目前寻址模式(即ATL地址模式、UUT类型模式、组模式或别名地址模式)所作的任何选择。UNSELECT_ALL指令之后，PTB控制器都不能启动以驱动PTB 504的TDO。如果执行IDCODE指令，UNSELECT_ALL指令选择旁路寄存器或者Device_ID寄存器。

DIO_ACCESS-DIO_ACCESS指令用于访问控制这些DIO_UUT[n:0]线的数据寄存器。它选择PTB 504的TDI和TDO之间的数字I/O电路606中的DIO_UUT寄存器。对于这个指令，ATL602不能使它的TDO驱动到PTB 504上，除非预先用它的ATL地址或唯一的别名地址使其被选择。此外，如果预先选择PTB控制器508，则DIO_UUT寄存器收集、移位和更新数据，即通过ATL地址、UUT类型、组地址或别名地址匹配。相应地，如果唯一地选择PTB控制器508，则它可以被启动以在PTB 504上驱动其TDO，并且当前DIO_UUT寄存器内容可以被扫描输出并被测试控制器502检测。如果没有选择PTB控制器508，则不能进行DIO_UUT寄存器的移位、更新和收集操作。

从DIO_UUT寄存器扫描输出的数据还可选择地送到屏蔽和比较电路604，因此DIO数据可以用MDI进行屏蔽并与PTB的EDI信号比较。这使得在UUT的测试期间、从UUT接收来的数字I/O可以在每个PTB控制器中并行被检测。DIO_UUT寄存器复位，使得在ATL 602复位的任何时候，所有的UUT_DIO[n:0]线都是输入端。

TMS_CONTROL-这个指令用于使UUT TAP控制器的操作与ATL 603的TAP控制器协调。它使得在连接的UUT TAP控制器保持在稳定状态时、测试控制器502能够与ATL 602连通，或者，当两个TAP控制器工作在锁定阶段中时，测试控制器502可经过ATL602与UUT连通。

TMS_CONTROL指令选择TMS_CONTROL寄存器，然后加载来自测试控制器502的TMS控制码。根据被加载到TMS_CONTROL寄存器中的TMS控制码，ATL 602的TMS_UUT输出被控制在四个模式之一，如下所述。

TLR_Mode-在TMS_CONTROL寄存器的更新-DR期间在TCK的下降沿将TMS_UUT强制为逻辑1。这使UUT的TAP控制器移动到Test-Logic-Reset(跟随至少5个TCK时钟)并保持在那，直到UUT TMS改回到TLR_Mode为止。还可以从其他TMS模式的任何一个进入TLR_Mode。

RTI_Mode-在TMS_CONTROL寄存器的更新-DR期间在TCK的下降沿将TMS_UUT强制为逻辑0。UUT TAP控制器移动到运行-测试/空载(在TCK的下一个上升沿)并保持在那，直到UUT TMS改回到TMS_Mode或TLR_Mode。从TLR_Mode或TMS_Mode，或者在RTI-Pause_Mode中和在UUT TAP不等待在暂停-DR或暂停-IR时，可以进入RTI-Pause_Mode。

RTI-Pause Mode-RTI-Pause_Mode控制TMS_UUT，使得当交替选择/不选择ATL 602时，UUT TAP控制器在保持在运行-测试/空载、和暂停-DR或暂停-IR之间交变。从TLR_Mode、TMS_Mode，或者在RTI-Pause_Mode中和在UUT TAP不等待在暂停-DR或暂停-IR时，可以进入RTI-Pause_Mode。

TMS_Mode-TMS_Mode使TMS_UUT与PTB的TMS再同步，这取决于前一模式，之后跟随PTB的TMS的值。

如果预先选择PTB控制器508，即通过ATL地址、UUT类型、组地址或别名地址匹配，TMS_CONTROL寄存器收集、移位和更新数据。因而，如果没有选择PTB控制器508，则TMS_UUT输出保持在TMS_CONTROL寄存器中的每个编码的其最后受控值。同样，TMS_UUT不改变TRI-Pause_Mode中的状态，以便在运行-测试/空载或暂停-DR/暂停-IR之外同步，除非已经选择ATL 602。

跟随PTB控制器508的复位在PTB 504上之后，TMS_CONTROL寄存器复位，以便它用TLR_Mode控制TMS_UUT信号。相应地，UUT TAP控制器保持在测试-逻辑-复位，直到TMS控制码随后被TMS_CONTROL指令改变为止。还可以复位UUT TAP控制器，或一组UUT TAP控制器，与PTB上的总TRSTN无关。例如，通过采用GROUP_SELECT指令，采用TMS复位、通过测试控制器502可以复位特定的一组UUT，同时保持(即未选择)UUT TAP控制器等待在运行-测试/空闲。通过设置被选组中的TMS_CONTROL寄存器为TLR_Mode，可以在该组UUT上进行的TMS复位，同时ATL 602移动到运行-测试/空载和时钟TCK。下面介绍TMS控制模式之间的转换。

RTI-Pause_Mode允许两个或更多个UUT的有效控制，以便可以分开扫描它们，但是同时执行它们的更新-DR或更新-IR状态。例如，这个模式可以用于进行系统中的板对板互连测试。通过使TMS控制模式设置为RTI-Pause_Mode和UUT TAP控制器处于运行-测试/空载，随着ATL TAP通过运行-测试/空载，被选ATL变得与UUT TAP控制器同步，然后，TMS_UUT跟随PTB TMS，直到ATL 602进入暂停-DR或暂停-IR状态为止。进入暂停-DR/IR状态之一使TMS_UUT被控制到逻辑0，其强制UUT TAP控制器保持在相应的暂停-DR/IR状态。当选择ATL 602和然后进入相应的暂停-DR或暂停-IR状态时，ATL 602和UUT TAP控制器变为同步，并且TMS_UUT再次跟随PTB 504的PTB TMS。接着，当ATL 602然后进入运行-测试/空载时，它使TMS_UUT被控制到逻辑0，强制UUT TAP再一次保持在其运行-测试/空载状态。这个同步/保持在运行-测试/空载或暂停-DR/IR的序列继续进行，只要RTI-Pause_Mode处于有效状态。

当接下来用用于TMS_Mode的控制码更新TMS_CONTROL寄存器时，TMS_UUT输出不根据先前的稳定状态改变，即测试-逻辑-复位、运行-测试/空载、暂停-DR、或暂停IR，直到ATL TAP控制器进入运行-测试/空载或相应的暂停-DR或暂停-IR状态为止。这些状态是同步或触发状态。在进入适当的同步状态后，相应地控制TMS_UUT信号以便从其先前状态转变UUT TAP，如由前-TMS模式确定的，以便与ATL TAP控制器触发状态同步。一旦两个TAP控制器具有同步状态，TMS_UUT跟随PTB 504的TMS，并且ATL 602和UUT中的TAP控制器工作在锁定阶段，只要PTB控制器508保持被选择。为同步提供触发状态，使得测试控制器502能够继续与其它PTB控制器连通，然后在与PTB控制器连通之后将UUT转变回到TMS_Mode。

当TMS_UUT被控制在TMS_Mode时(即跟随PTB TMS)，指令和数据被扫描到ATL 602和UUT中，因为它们之间的扫描路径是链接在一起的。因而，使TDO_UUT输出能传出数据给UUT，所以当ATL TAP控制器处于移位-DR或移位-IR时，扫描数据被传送出TDO_UUT到UUT的TDI。取决于加载到ATL IR和UUT IR中的指令，ATL 602中的任何数据寄存器可以与UUT中的任何数据寄存器链接在一起。因此，例如，ATL 602的DIO_UUT寄存器可以链接到UUT的内部扫描寄存器。当TMS_UUT输出被控制到任何其它TMS模式时，TDO_UUT输出不能被驱动传出，即它保持在高阻抗状态。

在PTB控制器508变为不被选择之前，控制TMS_UUT输出，以便UUT TAP控制器保持在运行-测试/空载(例如通过用RTI_Mode加载TMS_Control寄存器)。这就确保当未被选择时，UUT不保留在TMS控制模式，以便它们继续跟随PTB的TMS。在目前公开的PTA 500的实施例中，PTB控制器508对此进行自动控制。当PTB控制器508处于TMS_Mode时，并且当它随后变为未受选择时，暂时控制TMS_UUT输出，以便在ATL TAP控制器进入运行-测试/空载触发状态时进入RTI_Mode。当PTB控制器508接着变为受选择时，在ATL TAP控制器通过运行-测试/空载之后，TMS_UUT开始跟随PTB 504的TMS。这样，当处于TMS_Mode时，PTB控制器508确保在其变为未受选择时、UUT不继续跟随ATL TAP控制器的TMS。

COMPARE_STATUS-COMPARE_STATUS指令选择屏蔽和比较电路604中的Compare_status寄存器。测试控制器502可以用这个指令读取或清除每个PTB控制器508.1-508.n的通过/无效状态，并控制该屏蔽和比较电路604的各种功能。

在目前公开的PTA 500的实施例中，Compare_status寄存器是一个3位数据寄存器。一位用做通过/无效_状态位，当由屏蔽和比较电路604检测到错比较时，设置该通过/无效_状态位。然后测试控制器502可以读取Compare_status寄存器以检测是否发生错比较，即设置通过/无效_状态位。它还可以清除通过/无效_状态位，即跟随错比较，以便从被清除的状态开始新的测试。Compare_status寄存器中的第二位(Compare_Enable)用于启动/禁止比较功能，并且第三位(TLR_Enable)在有缺陷时启动/禁止强制UUT进入TLR_Mode。

如果预先选择PTB控制器508，即通过ATL地址、UUT类型、组地址或别名地址匹配，Compare_status寄存器收集、转移和更新数据。当PTB控制器508复位时，清除Compare_status寄存器，以便通过/无效_状态位被复位到通过状态，并且启动比较_启动和TLR_启动功能。

AUTO_START-AUTO_START指令选择PTB自动启动电路608中的Auto_Start寄存器。测试控制器502采用这个指令查询被输入给PTB自动启动电路608的UUT_PRESENT、并启动或禁止输出到PTB 504的START。在目前公开的PTA 500的实施例中，Auto_Start寄存器是2位DR，其中第一位收集UUT_PRESENT线的状态，第二位控制是否START线是否PTB 504上被启动。如果预先选择PTB控制器508，即通过ATL地址、UUT类型、组地址或别名地址匹配，Auto_Start寄存器收集、转移和更新数据。当PTB控制器508复位时，清除UUT PRESENT位并禁止START。

PROGRAM_IOV-PROGRAM_IOV指令选择可编程I/O电压电路610中的IO_Voltage寄存器并用于编程UUT接口电压。在目前公开的实施例中，IO_Voltage寄存器是编码四个可编程电压电平的2位DR，例如5V、3.3V、USER_SUPPLIED和“关断”。如果预先选择PTB控制器508，即通过ATL地址、UUT类型、组地址或别名地址匹配，IO_Voltage寄存器收集、转移和更新数据。当PTB控制器508复位时，IO_Voltage寄存器被设置为关断。

PTB桥接

需要高度并联能力的并行测试结构(PTA)的实施可能受到在并行测试总线上所能支持的PTB控制器的数量的限制(由于电负载、传输距离或其它设计限制)。相应地，目前公开的PTA提供用于两个并行测试总线(PTB)之间的桥接。这使PTA能够有效地并行测试任何合适数量的UUT。这种能力是晶片探测器测试应用和高生产率板测试站所需要的。

图8示出了PTB桥接电路800的示意性实施例。PTB桥路800与PTB控制器508(见图6)相同的地方在于它包括ATL(未示出)和并行测试总线(PTB)上的地址，图8中其表示为PTB_ADDR[n:0]。这个PTB地址可独立于ATL地址并且大得足以支持给定PTA系统中的总量PTB桥路。图8示出了在两个PTB(即PTB_0 804.0和PTB_1804.1)之间连接的PTB桥路802，并伴随有用于PTB桥接功能的电路806。PTB桥路将一个PTB(如源PTB)连接到另一PTB(如桥接、或链接的PTB)。在图8中，PTB_1 804.1桥接到源PTB_0 804.0。

图10-11分别表示PTA的桥接PTB配置1000和1100的示意性实施例。如图10和11所示，N+1个PTB经过N个PTB桥接电路1002.0-1002.N-1(即PTB_0 1004.0到PTB_N 1004.N)被链接，并且每个PTB 1004.0到1004.N支持高到n个UUT。这个配置1000可以利用相对很少的PTB桥路支持大量UUT。图11中的所示桥接PTB配置1100包括N个链接PTB 1104.0到1104.N，每个连接到相应的PTB控制器1108.0到1108.N。通过这种方式，可以很容易扩展PTA以容纳大量UUT 1106.0到1106.N。利用可寻址PTB控制器和用于每个UUT的PTB桥路，PTA系统不限于支持由多点总线连接的特定数量的UUT。应注意的是，在结构1000和1100中，ATL地址空间支持用于PTB控制器的专门地址。这样，在图10中，如果N＝2和n＝12，则需要14个专门ATL地址。在这种情况下，有用于PTB桥接电路的2个专门PTB地址。在图11中，如果PTB控制器和PTB桥路组合到一个电路中，如参考标记1120所示，则可以组合ATL和PTB地址(即对于n＝12只需要12个专门地址)，它们的至少某些相关指令可以合并。应该理解的是，PTB桥接电路的其它结构也是可以的。

如图8所示，在PTB桥路802中有两个寄存器，具体而言，是Source_PEG 812和Link_PEG 814。Source PEG 812由来自源PTB_0804.0的TCK计时，Link_RED 814由TCK_LINK时钟计时，它对链接的PTB_1 804.1计时。因此，PTB桥路802缓冲源PTB_0 804.0的TCK时钟，并用其计时用于连接到PTB桥接电路800的链接侧上的PTB_1 804.1的PTB信号。因而，当桥接两个PTB时，链接的PTB是从源PTB延迟的一个TCK周期。当测试控制器502通过链接的PTB通信时，它计算这个TCK链接周期并适当管理用于桥接PTB结构的PTB协议。可以为给定PTA结构实施任何数量的PTB桥路802，对每个PTB桥路具有一个周期TCK延迟损失。

图9示出了两个链接PTB804.0-804.1之间的PTB桥路传输(见图8)的时序图900。如图8所示，PTB_0 804.0的TRSTN信号和PTB_1804.1的TRSTN_LINK信号通过Source_REG和Link_PEG寄存器812和814被寄存。这要求在PTA的异步复位期间(即认定PTB的TRSTN)，TCK通过每个PTB桥路计时TRSTN信号，如图9所示。在PTA的另一实施例中，PTB桥路802的源和链接侧上的信号，例如分别为TRSTN和TRSTN_LINK，可以通过PTB桥接电路800被缓冲(即不寄存)。

当PTB桥接电路800复位时，加载BYPASS指令(或如果执行的话，还有IDCODE指令)。此外，PTB桥路802未被选择，即不能驱动其TDO到源PTB_0 804.0上，并且源PTB_0 804.0的TDO和链接PTB_1 804.1的TDI_LINK是不链接的。到源侧上的PTB桥路802的输入(即TDI、TMS等，如图8所示)保持链接到链接侧上的PTB桥路802的相应的输出(即TDO_LINK、TMS_LINK等)，而与加载在PTB桥路802中的ATL指令无关。这样，PTB桥路的TAP控制器工作在锁定阶段并利用测试控制器的。此外，测试控制器能经过PTB桥路与所有PTB控制器并行通信。

由于PTB桥路802(见图8)没有与其连接的UUT，因此不需要PTB控制器508(见图6)的UUT相关指令。这样，PTB桥路802中的ATL(未示出)可以只响应被PTB控制器的ATL 602使用的指令的一个子集。相应地，在PTB桥路802的所示实施例中，用于PTB桥路802的ATL响应BYPASS、IDCODE、EXTEST、PRELOAD和UNSELECT_ALL指令。此外，PTB桥路802执行SELECT_PTB、LINK_PTB和UNLINK_ALL指令(这些在下面介绍)，以及可选的LOAD_PTB_ADDR指令。因而，这些PTB桥接指令被PTB控制器508的ATL 602忽略。注意，PTB控制器508中的ATL 602和PTB桥路802中的ATL在它们的TAP控制器中具有相同的IR长度。

PTB桥接指令LOAD_PTB_ADDR、SELECT_PTB和LINK_PTB说明如下。

LOAD_PTB_ADDR-当PTB桥路802提供用于加载PTB地址时执行LOAD_PTB_ADDR指令。在目前公开的PTA的实施例中，PTB_ADDR输入是到PTB桥路802的直接并行输入，不执行LOAD_PTB_ADDR指令。

当执行时，LOAD_PTB_ADDR指令使PTB地址从PTB桥路的PTB_ADDR输入被收集到PTB_Address寄存器中。取决于实施情况，该地址被串行加载或从PTB_ADDR输入直接收集。ATL_Address寄存器的大小即n+1位，与由用并行PTB_ADDR输入的执行所需要的大小相同。

SELECT_PTB-SELECT_PTB指令用于根据其被分配的PTB选择单个PTB桥路。这个指令将PTB地址从测试控制器串行加载到SELECT_PTB寄存器中，并将其与到PTB桥路802的PTB_ADDR输入比较(或当执行时，到它的PTB_Address寄存器，如被LOAD_PTB_ADDR指令加载的)。SELECT_PTB寄存器被构成以具有与PTB_ADDR输入(或PTB地址寄存器)相同的大小，即n+1位。当不执行LOAD_PTB_ADDR指令时，SELECT_PTB指令将PTB_ADDR输入收集到SELECT_PTB寄存器中(即在PTB地址从测试控制器转移之前的收集-DR期间)。

如果PTB地址与PTB_ADDR输入(或PTB_Address寄存器内容)匹配，则PTB桥路802被选择。当采用SELECT_PTB指令选择PTB桥路802时，它的TDO被启动以驱动到PTB上，并且可以访问PTB桥路802的DR(例如旁路寄存器、Device_ID寄存器等)。PTB桥路802保持被选择，直到发布UNSELECT_ALL指令或UNLINK_ALL指令(下述)，发布不选择这个PTB桥路802的其它指令(例如加载用于PTB控制器的ATL地址的SELECT_ATL指令)或PTB桥路802被复位。在SELECT_PTB指令之后，测试控制器可发布另一指令，如BYPASS或IDCODE指令，以验证PTB桥路被选择，因此驱动数据到其PTB的TDO上。

LINK_PTB-LINK_PTB指令使经过PTB桥接电路(例如PTB桥路802)连接的两个PTB(例如PTB_0 804.0和PTB_1 804.1)链接。在链接两个PTB804.0-804.1之前，采用SELECT_PTB指令首先选择用于源PTB_0 804.0的PTB桥路802。LINK_PTB指令之后，PTB桥路802的TDO被启动以驱动到源PTB_0 804.0上，并链接PTB_0 804.0的TDO和桥接PTB_1 804.1的TDI_LINK。

链接的PTB保持被选择和链接，并且PTB桥接电路驱动它们的TDO，直到利用UNLINK_ALL指令(下述)使它们断开链接为止。链接的PTB不能由指令(如UNSELECT_ALL或SELECT_PTB)而不被选择，它们首先不链接。这使得多个PTB能够保持链接，以使PTB信号通过到链路中的下一个PTB，因此测试控制器可以向链接的PTB控制器发送指令。此外，它使得来自被选择UUT的TDO数据可以被驱动回到测试控制器，即通过PTB桥接电路。

UNLINK_ALL-UNLINK_ALL指令用于不选择及不链接所有的PTB桥接电路。例如，向PTB桥路802的ATL的IR中加载UNLINK_ALL指令，使源PTB_0 804.0的TDO从桥接PTB_1 804.1的TDI_LINK断开链接，并禁止PTB桥路802的TDO驱动到PTB_0804.0。此外，所有的PTB控制器变为未受选择，如用UNSELECT_ALL指令出现的情况。UNLINK_ALL指令选择旁路寄存器，或者如果执行IDCODE指令，可选的是Device_ID寄存器。

参照图14a示出了采用并行测试结构(PTA)500(见图5)进行多个被测试件(UUT)的并行测试的第一方法。图14a的方法表示测试控制器如何通过PTB与PTB控制器通信以访问UUT和PTA的各种功能。

如在步骤1402中所示，PTA系统复位。这是通过测试控制器认定PTB的TRSTN为逻辑0、或者在至少5个TCK时钟周期内设置TMS为逻辑1实现的。每个PTB控制器进入测试-逻辑-复位，并且它们的IDCODE指令(或如果不执行IDCODE，则为旁路指令)在IR中被更新。进入测试-逻辑-复位还引起下列事件发生：

输出到PTB的ATL的TDO和它的TDO_UUT输出为三态的，TMS_UUT被强制为逻辑1(即TLR_Mode被加载到TMS_CONTROL寄存器中)，并且TRSTN_UUT和TCK_UUT分别跟随PTB的TRSTN和TCK。

清除Compare_status寄存器，Auto_Start寄存器复位，以便禁止START，并且IO_Voltgae寄存器复位，以便关断接口电压。

Select_ATL、Select_Type、Group_Address、Select_Group、Alias_Address、Select_Alias和DIO_UUT寄存器被复位到所有的零。所有PTB控制器都不选择，DIO_UUT[n:0]线变为三态。

接着，UUT I/O电压接通并且给UUT发出一个复位，如在步骤1404中所述的。可采用SELECT_GROUP指令以便用组寻址模式选择PTA系统中的所有PTB控制器。所有0的SELECT_GROUP寄存器值可用于此，在PTB复位时，Group_Address寄存器复位到所有0。接着，测试控制器采用PROGRAM_IOV指令设置用于UUT的接口电压。此时，测试控制器认定TRSTN并提供至少5个TCK时钟，以保证尚未执行TRSTN的任何UUT复位。此时所有的UUT复位-或者异步地通过TRSTN_UUT或借助TMS_UUT复位，如通过上述5个TCK时钟进行-并保持在测试-逻辑-复位。

然后测试控制器检验PTA系统，如在步骤1406中所述的。具体而言，可能发生下列事件：

测试控制器可以采用SELECT_ATL指令搜索ATL地址范围，并验证在每个地址上是否存在或不存在PTB控制器。通过首先更新SELECT_ATL寄存器中的被检查的ATL地址，可以确定在一个给定ATL地址存在PTB控制器。接着，测试控制器通过Capture-DR移动PTB控制器的TAP控制器。这使被选PTB控制器的ATL地址(如果选择任何一个)被收集在它的SELECT_ATL寄存器中。然后测试控制器移动到Shift-DR并采用特定测试图形全部扫描SELECT_ATL寄存器以检验扫描路径完整性。如果选择PTB控制器，则该控制器检查PTB的TDO上的被扫描测试图形跟随的特定ATL地址。

一旦确定存在PTB控制器，测试控制器可以进行PTA系统的任何必要的测试。

当完成这个步骤1406时，测试控制器采用UNSELECT_ALL指令保持所有的PTB控制器为不选择，并且应该保持PTA系统处于一种状态，即使得ATL的地址寄存器设置到它们的复位状态，UUT处于测试-逻辑-复位状态。此外，测试控制器应该报告PTA配置和在PTA中发现的任何故障或问题。如果PTA正确执行功能，测试控制器将该配置储存在包含在其中的存储器(未示出)中。

如步骤1408中所示，关于测试控制器是否在并行测试或电路配置之前询问被连接UUT，做出一个决定。在测试控制器进行询问的情况下，测试控制器在PTB上寻址每个ATL，如在步骤1410中所述。具体而言，测试控制器采用SELECT_ATL指令选择每个UUT。在测试控制器不进行询问时，测试控制器开始并行测试或UUT的配置(configuration)，如在步骤1412中所示。具体而言，如果已经执行LOAD_UUT_ID指令，则在此时可加载UUT的UUT_ID寄存器，并且测试控制器可检查它们。接着，测试控制器通过采用TMS_CONTROL指令和设置TMS_CONTROL寄存器为TMS_Mode，来控制ATL的TMS_UUT输出以跟随PTB的TMS。这使UUT扫描路径可经过ATL被访问。现在测试控制器可以检查在其中被执行的每个UUT的ID寄存器，以及UUT_ID寄存器，验证UUT类型和版本。然后测试控制器相应地给UUT分配组和别名地址。测试控制器保持每个UUT处于运行-测试/空载，并在执行时发布UNSELECT_ALL指令。

接下来，通过首先选择多个PTB控制器，测试控制器进行UUT的并行测试和/或配置，如在步骤1414中所示。这是采用SELECT_TYPE、SELECT_GROUP或SELECT_ALIAS指令实现的。接着，使用TMS_CONTROL指令设置控制模式为TMS_Mode，以便相应的ATL的TMS_UUT输出跟随PTB的TMS。结果是，并行访问了所有的预先被选UUT。在完成并行测试和配置操作时，测试控制器通过设置TMS_CONTROL为RTL_Mode而保持UUT在运行-测试-空载，并发出UNSELECT_ALL指令。

并行测试应用之后，测试控制器检查每个PTB控制器的Compare_status寄存器和记录它的通过/无效状态，如在步骤1416中所示。在检查之后，在准备下一测试时，PTB控制器的Compare_status寄存器应该被清除。已经检查了所有的Compare_status寄存器之后，测试控制器发布UNSELECT_ALL指令。

一旦知道了每个UUT的通过/无效状态，可以对故障UUT进行进一步的调试和诊断，如在步骤1418中所示。用SELECT_ATL指令选择故障UUT的PTB控制器，然后用TMS_CONTROL指令设置TMS控制为TMS_Mode，用于访问UUT。现在测试控制器可以再次施加故障测试并检查PTB的TDO上的故障数据，用于诊断目的。当不访问UUT时，应该通过采用TMS_CONTROL指令和设置RTI_Mode，使UUT TAP控制器处于运行-测试/空载状态。然后它们可以保持在该状态，直到为测试或配置目的再次访问它们为止。

参照图14b示出了采用并行测试结构(PTA)500(见图5)对底板上的多个印刷电路板被测试件(UUT)进行板对板(board-to-board)互连测试的第二种方法。如步骤1420中所示，测试控制器采用SELECT_GROUP指令选择系统中的所有UUT，采用TMS_CONTROL指令控制TMS输出为RTI_Mode，并将所有UUTTAP控制器转移到运行-测试/空载模式。

接着，测试控制器配置这些UUT，如步骤1422中所示。具体而言，测试控制器采用SELECT_ATL指令选择参与互连测试的UUT之一。然后测试控制器用PROGRAM_ALIAS指令分配别名地址并设置Unique_Alias位。接着，测试控制器采用PROGRAM_GROUP指令分配1的组地址。然后对要参与互连测试的每个UUT重复进行步骤1422，使每个新的板被分配一个专门的别名地址。

如在步骤1424中所示，测试控制器开始加载UUT的IR。具体而言，测试控制器采用它的别名地址选择被编程板之一，并采用TMS_CONTROL指令设置TMS模式为RTI_暂停_模式。接着，测试控制器通过运行-测试/空载转变ATL TAP控制器，这使被选ATL和UUT的TAP控制器变为同步。然后测试控制器利用EXTEST(或PRELOAD)指令加载UUT的IR，并用SELECT_ALIAS加载ATL IR。然后，测试控制器转变UUT TAP为暂停-IR。UUT TAP停留在暂停-IR，并且ATL进入运行-测试/空载状态。然后对参与互连测试的每个板重复步骤1424。相应地，在步骤1424之后，每个UUT已经用EXTEST加载并等待在暂停-IR。

接下来，测试控制器更新UUT的IR，如在步骤1426中所示。具体而言，测试控制器采用具有编程组地址(例如组地址1)的SELECT_GROUP指令以选择参与互连测试的所有板。接着，测试控制器通过收集_IR转变ATL TAP控制器，然后直接到暂停-IR。这使被选ATL的TAP控制器和与它们连接的相应的UUT变为同步。之后测试控制器将ATL和UUT TAP控制器转变为更新-IR。这导致所有UUT的同时IR更新。在此更新之后，进入运行-测试/空载状态，这使UUT TAP控制器保持在此。

如在步骤1428中所示，现在测试控制器可以施加测试矢量。具体而言，测试控制器采用SELECT_ALIAS指令选择UUT之一，然后加载它的SELECT_Alias地址寄存器。注意，测试控制器应避免转变ATL的TAP控制器通过运行-测试/空载以保持UUT TAP控制器处于运行-测试/空载状态。接着，测试控制器用旁路指令加载被选UUT的ATL，并转变ATL TAP控制器通过运行测试/空载，以使UUTTAP控制器与ATL同步。然后测试控制器转变ATL和UUT TAP控制器通过扫描互连测试矢量的收集-DR和移位-DR。通过进入暂停-DR而结束测试矢量扫描，这使UUT TAP控制器保持此状态。对参与互连测试的每个板重复进行步骤1428，使每个UUT接收适当的互连测试矢量。相应地，步骤1428之后，每个UUT已经用测试矢量加载并停留在暂停-DR中。

接着，测试控制器更新UUT的DR，如在步骤1430中所示。具体而言，测试控制器采用具有编程组地址(例如组地址1)的SELECT_GROUP指令选择参与互连测试的所有板。随后，测试控制器转变ATL TAP控制器通过收集-DR，然后直接到暂停-DR。这使被选ATL的TAP控制器以及与其连接的相应的UUT变为同步。然后测试控制器转变ATL和UUT TAP控制器到更新-DR。这导致所有UUT的同时DR更新。更新之后，进入运行-测试/空载，使UUTTAP控制器保持在此状态。

如在步骤1432中所示，对是否由测试控制器施加下一互连测试矢量做出决定。如果是这样，流程返回到步骤1428。注意，对于步骤1428中的第一扫描输入矢量，可以忽略初始收集-DR数据。最后扫描输出操作之后，测试序列应该在步骤1430结束，由此更新BSR中的安全状态。

为结束板对板互连测试，测试控制器将使被选组地址中的UUT处于RTI_Mode，如在步骤1434中所示。此外，测试控制器发布UNSELECT_ALL指令，以便UUT TAP控制器保持在运行-测试/空载状态，直到它们再次被选择为止。

前面已经介绍了并行测试结构(PTA)的示意性实施例，应该理解，也可以做出其它替换实施例或改变。这些替换实施例和改变的例子说明如下。

ATL和PTB控制器的替换实施例

图6中所示的PTB控制器508可以被实施为具有各种其它能力。例如，ATL电路602能适合于接合到其它电路上以便于测试UUT。具体而言，PTB控制器508可被构成以访问UUT上的多个扫描路径。多个扫描路径可串行或并行被访问。当串行访问扫描路径时，PTB控制器508可提供ATL 602和UUT之间的扫描路径转换和链接能力。对于并行访问扫描路径，ATL 602可接合到PTB控制器508和UUT之间的串入/并出和并出/串入转换电路，或ATL 602可包括这些转换，作为其电路的一部分。此外，ATL 602可被构成以控制UUT侧上的扫描协议而不是IEEE 1149.1，例如多路复用D触发器(DFF)或电平灵敏扫描设计(LSSD)。此外，PTB控制器508可被实施，以使得单个PTB控制器可以访问多个UUT。这将允许共享PTB 504上的ATL 602，但仍然允许其它PTB控制器功能专用于单个UUT，如屏蔽和比较以及DIO电路604和606。此外，仍然可以并行或单独访问UUT，如图6中所示的实施例那样，其中UUT选择是经过UUT_Select寄存器和来自UUT的TDI_UUT信号的多路传输实现的。

屏蔽和比较电路604还可具有各种其它功能。例如，第一故障测试信号可如此执行，以至于只要发生扫描数据错比较，屏蔽和比较电路604将给测试控制器502发送信号。这个信号可采用PTB 504的TDO线来实现，因为在用于比较期望数据的并行测试期间不需要用它。在这种情况下，一旦检测出故障，PTB的TDO线将被屏蔽和比较电路604而驱动到逻辑0。另外，屏蔽和比较电路604中可包括故障计数器，因此它将计数在比较操作期间出现故障的扫描位或扫描位的数量。

屏蔽和比较电路604附加地包括特征寄存器，用于压缩来自UUT的响应数据。这可以实施为串行或多个输入特征寄存器(分别为SISR或MISR)。在这种情况下，在测试UUT之后将对特征进行用于通过/无效的检测。应注意到，在特征测试期间不使用EDI线，然而可使用MDI线以屏蔽被输入到SISR或MISR的不确定响应，由此获得确定特征。

此外，在PTA 500的其它实施例中，PTB控制器508可包括能用于给UUT输送测试图形的图形产生电路，如线性反馈移位寄存器(LFSR)。通过提供LFSR和SISR/MISR，PTB控制器508能有效地施加内置自测试(BIST)给UUT。此外，PTB 504还可包括XDT(扩展数据输入)信号，它可用于从LFSR或PTB的TDI信号选择扫描输入数据给UUT。相应地，XDI线可“屏蔽”PTB 504的TDI数据(其中屏蔽数据设有来自LFSR的随机数据)。

在PTA 500的另一替换实施例中，一个或多个DIO_UUT线可由ATL 602自动控制或连续轮询，例如，如可编程时钟或中断信号一样，它们可被UUT使用用于测试或可编程配置目的。在提供可编程中断的地方，在发生中断事件时，ATL 602可连续监控DIO_UUT线的状态和依次在PTB的TDO上将信号返回给测试控制器502。此外，除了上述那些之外，TAP控制器指令可被设置在ATL 602中以支持其它对PTA 500的扩展。

PTB的替换实施例

应该理解，PTB 504不限于特定的一组信号或特定总线实施，除了图5-6、8和10-13中所示的那些实施例之外，还可以具有很多其它实施例。PTB 504可设有各种其它能力，这取决于例如特定并行测试应用、UUT的数量、和/或对多个UUT的并行通信的成本和性能要求。

例如，PTB 504的另外的实施例可包括附加信号，以便于用于UUT 506.1-506.n的辅助测试、调试或配置能力。作为这样的例子的信号如下：用于UUT 506.1-506.n的高速系统时钟、用于PTB 504的主时钟、用于支持模拟测试和测量(如下所述)的信号、或XDI信号。

PTB 504的结构和电气配置还可以改变以适合特定的实施。例如，随着可以得到新的电路技术，新的PTB实施可以启动更高的速度和/或更长的传输距离。具体而言，通过配置PTB以采用低压差分信令(LVDS)总线技术，PTB信号可实施为差分信号对，以实现高性能PTB。另外，PTB 504可以以各种集成水平实现。例如，可以形成在PCB上作为系统底板的一部分，或者通过从PTA测试器到UUT 506.1-506.n所设置的电缆线路。

在另一替换实施例中，PTB 504可设有减少量的物理PTB线或布线。为说明这个实施例，图7示出了可寻址TAP链路(ATL)702与并行测试总线(PTB)704的替换连接700。如图7所示，EDI和MDI线在PTB 704的TDO线上被多路传输。这可能因为在并行测试和检验期间、通常不使用TDO线与EDI和MDI线连接，而是在实际扫描输出数据发送回到PTB 704上的测试控制器时。在PTB 704中，TDO线被实现为双向信号。TDO在并行测试期间用做对ATL 702的输入，并在实际TDO数据被发送回到测试控制器时用做来自ATL702的输出。在并行测试应用期间，EDI和MDI信号穿过图7的单个TDO布线在不同的PTB时钟周期中被发送，然后它们被包含在ATL 702中的EDI/MDI提取电路730提取。这需要PTB 704的TCK时钟速度是UUT的两倍(即2X)。这样，利用分开的EDI和MDI线并以PTB的一半的速度传输数据到UUT和从UUT接收数据。这可以导致实施成本被减少。在应用和技术允许的地方，PTB的其它实施例可进一步减少物理布线。此外，由于技术允许，也可以实现采用无线通信实现的PTB，并在对并行的多个UUT访问方面可提供附加的优点。

在测试控制器502和PTB控制器508.1-508.n之间采用多个PTB504，可以实现PTA 500(见图5)的又一替换实施例。例如，可采用两个独立的PTB，其中第一个PTB连接到相应PTB控制器并用于访问与其连接的UUT，第二个(即分开的)PTB也连接到相同的PTB控制器，并专用于访问此PTB控制器的DIO。通过提供并行的多个扫描数据流，这个实施例提供更高的PTA的总处理能力。

具有模拟测试能力的PTA

PTA 500(见图5)可扩展到测试数字电路之外，并可附加地提供混合信号(即模拟和数字电路)测试能力。图12-13分别表示PTA的两个替换实施例1200和1300，它们采用在IEEE 1149.4混合信号测试总线标准规范(其在此被引用供参考)中所述的IEEE 1149.4混合信号测试总线标准支持模拟测试。除了IEEE 1149.1 TAP信号之外，如图1-3所示，IEEE 1149.4标准包括两个模拟总线信号AT1和AT2，它们是用于IEEE 1149.4模拟测试访问端口(ATAP)的两个强制性模拟管脚。AT1是到UUT的模拟输入管脚，用于给UUT施加恒定激励电流，AT2是来自UUT的模拟输出，用于测量结果电压。

IEEE 1149.4标准作为对IEEE 1149.1标准的扩展而发展，包括AT1/AT2模拟测试总线和ATAP。IEEE 1149.1标准被设计成利用标准IEEE 1149.1架构作为基础结构，例如采用用于模拟互连测试的EXTEST指令。它还定义了用于边界扫描寄存器的新模拟边界模块(ABM)，它们经过AT1/AT2模拟测试总线提供用于模拟测试和测量能力。IEEE 1149.4标准主要目的是提供对模拟信号和分量测试制造相关互连缺陷(例如加载短路、断开、或错误值分量)。然而，AT1/AT2模拟测试总线还可用于提供模拟测量能力，例如电阻分量或DC参数测试的阻抗测量。内部芯片测试还可以采用IEEE 1149.4标准进行，例如嵌入模拟芯的内部测试。

由于施加模拟激励和测量结果响应的特性，与数字测试相比，模拟测试和测量相对较慢并耗时。例如，简单的模拟测试需要DC或AC电流或电压作为测试激励施加于被测试电路，然后测量和分析所得到的模拟响应。这通常要求模拟检测设备或ATE首先转换到被测试电路，然后被控制以施加和测量适当的模拟测试。模拟检测设备的转换和随后的操作通常发生在每项测试/测量为几毫秒的数量级上。这与数字测试形成对比，数字测试可以在更少时间的多个数量级内实现。同样，例如在板制造测试期间或在晶片探测器测试期间需要并行模拟测试。例如，这个模拟测试能力可用于提供数字I/O的DC参数测试或用于监视和使半导体制造工艺特性化。在这种情况下，与一般分立晶体管结构和用在硅晶片上的管芯之间的晶片探测器焊盘不同，这些测试结构可以放置在芯片上并用IEEE 1149.4标准访问。

图12示出了模拟并行测试总线(APTB)结构1200，其表示PTB如何能够扩展以提供附加的IEEE 1149.4模拟测试总线信号，AT11240.1和AT2 1240.2。图12除了数字PTB 1204之外还表示了AT1和AT2线1240.1-1240.2，以及耦合到模拟施加和测量设备单元1260上的模拟公共地1242。AT1和AT2线1240.1-1240.2在图12中作为分开的总线示出，以便于清楚说明，但是通常被认为是构成APTB1244的一种组合总线。AT1和AT2线1240.1-1240.2通过相应的模拟开关1250.1-1250.n连接到每个UUT 1206.1-1206.n的AT1和AT2信号上。应注意，模拟单元1260可被实现为与数字测试控制器1202分开或组合。为清楚说明，图12示出了分别作为模拟和数字部分的模拟PTB结构1200的模拟单元1260和测试控制器1202。图12还示出了模拟单元1260和测试控制器1202之间的通信链路1270。模拟施加和测量设备单元1260可用AT Done给测试控制器1202发送信号，表明完成了模拟测试，并且PTB控制器1208.1-1208.n可以经过线1272上的AT_Next信号给模拟单元1260发送信号，以开始下一个模拟测试。当选择PTB控制器和已经为与其连接的UUT设置模拟测试时，控制AT_Next信号。

通过这种方式，模拟单元1260和测试控制器1202可以自动方式工作以在每个UUT1206.1-1206.n上施加和测量模拟测试。PTB控制器1208.1-1208.n还提供用于相应模拟开关1250.1-1250.n的自动控制，这些开关将APTB的AT2和AT2线1240.1-1240.2连接到UUT1206.1-1206.n。应注意，为模拟测试设置的数字通常在大量UUT1205.1-1206.n上并行执行，同时串行地为每个UUT正常进行施加和测量操作。

图13表示了PTB控制器1300，其包括连接到PTB 504的ATL602、屏蔽和比较电路604、数字I/O电路606、以及可编程I/O电压电路610，它们中的每个在前面已经参照图6说明了。PTB控制器1300还包括模拟测试电路1380，它提供具有模拟测试能力的PTB控制器1300。通过增加模拟测试电路1380，PTB控制器1300提供AT1_UUT信号1382.1、AT2_UUT信号1382.2以及公共地1384，用于模拟测试与其连接的UUT。同样，包括AT1_UUT/AT2_UUT信号1382.1-1382.2以及模拟公共地1384的IEEE 1149.4模拟测试总线1386可以直接在多点PTB 504上从每个PTB控制器得到。此外，提供IEEE1149.4测试总线1386用于并联的每个UUT，而不是共享单个APTB1244，如图12所示。

模拟测试电路1380(见图13)通过数字接口与ATL 602通信，由此允许模拟测试电路1380通过测试控制器在PTB 504上被直接控制，即不需要经过APTB 1386或模拟部分(如模拟施加和测量设备单元1260)进行访问。这样，对于PTB控制器1300，AT1和AT2信号1240.1-1240.2和模拟单元1260不存在，并且与PTB控制器1300一同采用的PTB 504和测试控制器502与图5中所示的PTA 500的相应元件相同。

模拟测试电路1380(见图13)包括模拟-数字转换(ADC)和数字-模拟转换(DAC)电路1388，它能使模拟测试的“施加”和“测量”功能由数字数据转换/转换成数字数据，因此只使用数字测试控制器，所有的模拟测试都可以在PTB 504上用与UUT的其它数字测试相同的方式来完成。模拟测试电路1380被构成以在AT1_UUT信号1382.1上向UUT施加DC或AC电流，如由DAC电路1388控制。此外，模拟测试电路1380可在AT2_UUT线1382.2上测量所得到的UUT电压，然后将其从模拟转换成数字形式。模拟测试电路1380还包括模拟多路复用器1389，它提供用于电压测量以在AT1 1382.1的公知负载的AT2 1382.2上采用，由此启动AT1/AT2总线的校准。利用施加和测量操作的数字转换并结合PTB 504和PTB控制器1300的并行测试能力，包括多个PTB控制器1300的并行测试结构(PTA)允许模拟测试能够并行执行(例如同时在多个UUT上)。

本领域普通技术人员还应该理解，在不脱离这里公开的本发明的概念的情况下，可以对上述并行测试结构做出各种修改和改变。相应地，本发明不限于上述例子而是应该由所附权利要求书的范围和精神来限制。

权利要求书

(按照条约第19条的修改)

1、一种用于访问一个或多个电子电路以测试、调试或可编程地配置电子电路的系统，包括：

测试总线；

连接到测试总线的第一测试资源；和

连接到测试总线的多个控制器，每个控制器可耦合到被访问的相应电子电路，

其中，第一测试资源被构成在测试总线上向相应的控制器发送至少一个第一信号，以便经过相应的控制器并行访问这些电子电路，和

其中，每个控制器被构成以采用第一协议，以便根据由第一测试资源在测试总线上发送的至少一个第一信号、访问可与其耦合的相应的电子电路，并且在测试总线上向第一测试资源提供至少一个第一结果信号作为访问相应的电子电路的结果。

2、根据权利要求1的系统，其中，每个控制器包括与IEEE 1149.1测试标准兼容的接口，每个控制器还被构成以采用在IEEE 1149.1测试标准中所给出的协议访问可与其相连的相应电子电路。

3、根据权利要求1的系统，其中，每个控制器包括与IEEE 1149.4测试标准兼容的接口，每个控制器还被构成以采用在IEEE 1149.4测试标准中所给出的协议访问可与其相连的相应电子电路。

4、根据权利要求1的系统，其中，第一测试资源包括与IEEE1149.1测试标准兼容的接口。

5、根据权利要求1的系统，其中，测试总线包括多点测试访问总线，被访问的每个电子电路包括相应的测试访问总线。

6、根据权利要求5的系统，其中，每个控制器还被构成以将多点测试访问总线链接到被包含在可与其相连的电子电路中的相应的测试访问总线。

7、根据权利要求1的系统，其中，测试总线是与IEEE 1149.1测试标准兼容的。

8、根据权利要求1的系统，其中，测试总线包括数字测试总线，该系统还包括模拟测试总线、第二测试资源以及被构成以将第二测试资源耦合到第一测试资源的通信链路，该模拟测试总线耦合到第二测试资源并且可耦合到被访问的相应的电子电路。

9、根据权利要求8的系统，其中，第二测试资源被构成以采用第二协议，并根据由第一测试资源在数字测试总线上发送的至少一个第二信号、访问相应的电子电路，并在通信链路上向第一测试资源提供至少一个第二结果信号作为访问相应的电子电路的结果。

10、根据权利要求8的系统，其中，第二测试资源包括与IEEE1149.4测试标准兼容的接口，第二测试资源还被构成以采用在IEEE1149.4测试标准中给出的协议访问相应的电子电路。

11、根据权利要求1的系统，其中第一测试资源还被构成以向相应的第二控制器发送至少一个期望数据信号，期望数据信号表示期望从电子电路接收的数据，作为被相应的控制器访问的结果。

12、根据权利要求11的系统，其中，每个控制器还被构成以接收来自相应电子电路的至少一个实际数据信号，作为被访问的结果，以比较该实际数据信号与该期望数据信号，并在测试总线上向第一测试资源提供至少一个结果数据信号作为比较的结果。

13、根据权利要求1的系统，其中，每个控制器还被构成以接收来自相应电子电路的至少一个实际数据信号，作为被访问的结果，并且第一测试资源还被构成以给相应的控制器发送至少一个屏蔽数据信号，该屏蔽数据信号屏蔽该实际数据信号的至少一部分。

14、根据权利要求1的系统，其中，每个控制器被构成以给可与其耦合的相应电子电路提供至少一个输入数据信号，并且第一测试资源还被构成以给控制器发送至少一个屏蔽数据信号，该屏蔽数据信号用于屏蔽输入数据信号的至少一部分。

15、根据权利要求12的系统，其中，相应的控制器还被构成以储存该结果数据信号。

16、根据权利要求15的系统，其中，第一测试资源还被构成以检索被储存的结果数据信号。

17、根据权利要求12的系统，其中，相应的控制器还被构成以压缩实际数据信号。

18、根据权利要求14的系统，其中，相应的控制器还被构成以产生该输入数据信号的至少一部分。

19、根据权利要求1的系统，其中，每个控制器包括数字输入/输出电路，其被构成以在由第一测试资源在测试总线上发送的至少一个第二信号基础上在控制器和相应电子电路之间输送一个或多个数字信号。

20、根据权利要求19的系统，其中，第一测试资源被构成以给相应的控制器发送至少一个期望数据信号，该至少一个期望数据信号表示期望由电子电路发送给相应的数字输入/输出电路的数据、并作为被相应的控制器访问的结果。

21、根据权利要求20的系统，其中，相应的控制器还被构成以从可与其耦合的电子电路接收至少一个实际数据信号，将该实际数据信号与期望数据信号比较，并将至少一个结果数据信号通过测试总线提供给第一测试资源作为比较的结果。

22、根据权利要求19的系统，其中，相应的控制器还被构成以从可与其耦合的电子电路接收至少一个实际数据信号，第一测试资源还被构成以给相应的控制器发送至少一个屏蔽数据信号，该屏蔽数据信号用于屏蔽该实际数据信号的至少一部分。

23、根据权利要求19的系统，其中，每个控制器被构成以给可与其耦合的相应电子电路提供至少一个输入数据信号，并且第一测试资源还被构成以向控制器发送至少一个屏蔽数据信号，该屏蔽数据信号用以屏蔽由控制器提供给相应电子电路的输入数据信号的至少一部分。

24、根据权利要求21的系统，其中，相应的控制器还被构成以储存结果数据信号。

25、根据权利要求24的系统，其中，第一测试资源还被构成以检索被储存的结果数据信号。

26、根据权利要求21的系统，其中，相应的控制器还被构成以压缩实际数据信号。

27、根据权利要求23的系统，其中，相应的控制器还被构成以产生该输入数据信号的至少一部分。

28、根据权利要求1的系统，其中，每个控制器包括自动启动电路，其被构成以通过测试总线从控制器向第一测试资源发送启动信号，该启动信号向第一测试资源指示被访问的相应电子电路被耦合到所述控制器，由此使第一测试资源提供至少一个第一信号，以便经过相应的控制器并行访问电子电路。

29、根据权利要求1的系统，其中，每个控制器包括可耦合到被访问的相应电子电路并具有相关电压电平的通信接口、以及可编程输入/输出电压电路，该电路被构成以设置该通信接口的电压电平，以保证与相应电子电路的电兼容性。

30、根据权利要求29的系统，其中，该可编程输入/输出电压电路根据由第一测试资源在测试总线上发送的至少一个第二信号、设置通信接口的电压电平。

31、根据权利要求1的系统，其中，该测试总线包括多个测试总线，相应的多个控制器连接到这些测试总线，并且还包括至少一个总线桥路，其被构成用于依次互连这些测试总线。

32、根据权利要求31的系统，其中，该总线桥路互连第一测试总线和第二测试总线，第一测试总线被构成为源总线。

33、根据权利要求31的系统，其中，该总线桥路互连第一测试总线和第二测试总线，第一和第二测试总线的每个包括相应的测试数据输入线和相应的测试数据输出线，总线桥路被构成以将第一测试总线的测试数据输出线链接到第二测试总线的测试数据输入线，并且将第二测试总线的测试数据输出线链接到第一测试总线的测试数据输入线。

34、根据权利要求1的系统，其中，第一测试资源被构成以储存表示用于寻址多个控制器的多个模式的数据，并执行至少一个应用软件、以便根据寻址模式之一对多个控制器的至少一个进行寻址。

35、根据权利要求34的系统，其中，每个控制器具有相关的地址值，并且在寻址模式之一中，测试资源根据它的相关地址值寻址单个控制器。

36、根据权利要求34的系统，其中，每个控制器具有相关的识别值，并在寻址模式之一中，测试资源根据它们的相关识别值寻址多个控制器的一个或多个。

37、根据权利要求34的系统，其中，每个控制器具有相关的组地址值，并且在寻址模式之一中，测试资源寻址具有相同组地址值的相应的控制器。

38、根据权利要求34的系统，其中，多个控制器的至少一个具有相关的别名地址值，并且在寻址模式之一中，测试资源根据其相关的别名地址值寻址至少一个控制器。

39、一种测试总线结构，用于访问一个或多个电子电路以测试、调试或可编程地配置这些电路，包括：

测试总线；

连接到测试总线的第一测试资源；和

连接到测试总线的多个控制器，每个控制器可耦合到被访问的相应电子电路上，

其中，测试总线被构成以从第一测试资源向相应的控制器输送至少一个第一信号，以经过相应的控制器并行访问电子电路，并从相应的控制器向第一测试资源输送至少一个第一结果信号，作为访问可与其耦合的电子电路的相应端口的结果。

40、根据权利要求39的测试总线结构，其中，被访问的电子电路的相应端口与IEEE 1149.1测试标准兼容。

41、根据权利要求39的测试总线结构，其中，测试总线包括多点测试访问总线。

42、根据权利要求39的测试总线结构，其中，测试总线与IEEE1149.1测试标准兼容。

43、根据权利要求39的测试总线结构，其中，测试总线还被构成以在第一测试资源和多个控制器之间输送至少一个测试访问信号，该至少一个测试访问信号是从由测试时钟信号、测试模式选择信号、测试数据输入信号、测试数据输出信号以及测试复位信号构成的信号组选择的。

44、根据权利要求39的测试总线结构，其中，测试总线还被构成以从第一测试资源向相应的控制器输送至少一个期望数据信号，该期望数据信号表示期望从电子电路接收的数据作为由相应的控制器访问的结果。

45、根据权利要求44的测试总线结构，其中，测试总线还被构成以从相应的电子电路接收至少一个实际数据信号，并比较该实际数据信号与该期望数据信号，测试总线还被构成以从相应的控制器向第一测试资源输送至少一个结果数据信号，作为该比较的结果。

46、根据冷却要求39的测试总线结构，其中，相应的控制器还被构成以从相应的电子电路接收至少一个实际数据信号，测试总线还被构成以从第一测试资源向相应的控制器输送至少一个屏蔽数据信号，该屏蔽数据信号屏蔽该实际数据信号的至少一部分。

47、根据权利要求39的测试总线结构，其中，每个控制器被构成以给可与其耦合的相应电子电路提供至少一个输入数据信号，并且测试总线还被构成以从第一测试资源向控制器输送至少一个屏蔽数据信号，该屏蔽数据信号屏蔽该输入数据信号的至少一部分。

48、根据权利要求39的测试总线结构，其中，测试总线还被构成以从相应的控制器向第一测试资源输送启动信号，该启动信号用以向第一测试资源指示被访问的相应电子电路耦合到控制器，由此使第一测试资源能够提供至少一个第一信号，以经过相应的控制器并行访问电子电路的相应端口。

49、一种用于控制访问一个或多个电子电路以测试、调试或可编程地配置这些电路的测试资源，包括：

通信接口，可连接到测试总线，该测试总线连接到多个控制器，每个控制器可耦合到被访问的相应电子电路上；和

至少一个存储器件，其被构成以储存至少一个应用软件，用于通过多个控制器并行访问相应电子电路，

其中，该测试资源被构成以执行至少一个应用软件，以控制在测试总线上经过该通信接口向相应的控制器传输至少一个第一信号，相应的控制器采用第一协议，以根据由该测试资源在测试总线上发送的至少一个第一信号、访问可与其耦合的电子电路。

50、根据权利要求49的测试资源，其中，通信接口与IEEE 1149.1测试标准兼容。

51、根据权利要求49的测试资源，其中，至少一个存储器件被构成以储存用于由被选控制器访问单个电子电路的至少一个应用软件，并且该测试资源被构成以执行该至少一个应用软件，以控制在测试总线上经过通信接口传输至少一个第一信号到被选控制器。

52、根据权利要求49的测试资源，其中，该至少一个存储器件被构成以储存表示用于寻址多个控制器的多个模式的数据，并且测试资源被构成以执行至少一个应用软件，以根据寻址模式之一寻址多个控制器的至少一个。

53、根据权利要求52的测试资源，其中，每个控制器具有相关的地址值，并且在这些寻址模式之一中，测试资源根据其相关的地址值寻址单个控制器。

54、根据权利要求52的测试资源，其中，每个控制器具有相关的识别值，并在寻址模式之一中，该测试资源根据它们的相关识别值寻址多个控制器的一个或多个。

55、根据权利要求52的测试资源，其中，每个控制器具有相关的组地址值，并且在寻址模式之一中，测试资源寻址具有相同的组地址值的相应的控制器。

56、根据权利要求52的测试资源，其中，多个控制器的至少一个具有相关的别名地址值，并且在寻址模式之一中，测试资源根据其相关的别名地址值寻址至少一个控制器。

57、一种访问一个或多个电子电路以测试、调试或可编程地配置这些电路的方法，包括以下步骤：

提供第一测试总线；

提供连接到第一测试总线的第一测试资源和多个第一控制器，每个第一控制器可耦合到被访问的相应电子电路上；

通过第一测试资源在第一测试总线上向相应的第一控制器发送至少一个第一信号，以通过相应的第一控制器并行访问电子电路；

采用第一协议，以根据由第一测试资源在第一测试总线上发送的至少一个第一信号、由相应的第一控制器访问相应电子电路；和

在第一测试总线上向第一测试资源提供至少一个第一结果信号，作为由相应的第一控制器访问相应电子电路的结果。

58、根据权利要求57的方法，还包括以下步骤：提供可耦合到被访问的相应电子电路的第二测试总线和连接到第二测试总线和第一控制器的相应的第二控制器，并采用第二协议，以根据由第一测试资源在第一测试总线上发送的至少一个第二信号、由第一控制器经过相应的第二控制器访问相应的电子电路。

59、根据权利要求57的方法，还包括以下步骤：由第一测试资源向相应的第一控制器发送至少一个期望数据信号，该期望数据信号表示被期望从电子电路接收的数据作为被相应的第一控制器访问的结果。

60、根据权利要求59的方法，还包括以下步骤：接收来自相应电子电路的至少一个实际数据信号作为被第一控制器访问的结果，由第一控制器比较实际数据信号与期望数据信号，并在测试总线上向第一测试资源提供至少一个结果数据信号作为由第一控制器比较的结果。

61、根据权利要求57的方法，还包括以下步骤：从相应的电子电路接收至少一个实际数据信号作为由第一控制器访问的结果，由第一测试资源向相应的第一控制器发送至少一个屏蔽数据信号，该屏蔽数据信号用以屏蔽该实际数据信号的至少一部分。

62、根据权利要求57的方法，还包括以下步骤：由第一控制器向相应的电子电路提供至少一个输入数据信号，并由第一测试资源向第一控制器发送至少一个屏蔽数据信号，该屏蔽数据信号用以屏蔽该输入数据信号的至少一部分。

63、根据权利要求57的方法，其中，第一提供步骤包括提供多个测试总线，第二提供步骤包括提供连接到测试总线的相应的多个第一控制器，并且还包括由至少一个总线桥路依次互连这些测试总线的步骤。

64、根据权利要求63的方法，其中，依次互连测试总线的步骤包括由该总线桥路互连第一测试总线和第二测试总线，该第一测试总线是源总线。

65、根据权利要求63的方法，其中，依次互连测试总线的步骤包括由该总线桥路互连第一测试总线和第二测试总线，第-和第二测试总线的每个包括相应的测试数据输入线和相应的测试数据输出线，并且还包括将第一测试总线的测试数据输出线链接到第二测试总线的测试数据输入线、以及将第二测试总线的测试数据输出线链接到第一测试总线的测试数据输入线的步骤。

Claims

1、一种控制器电路，用于访问一个或多个电子电路控制器以测试、调试或可编程地配置这些电路，该控制器电路包括：

测试总线；

连接到测试总线的第一控制器；和

连接到测试总线的多个第二控制器，每个第二控制器可连接到被访问的相应电子电路上，

其中，第一控制器被构成以在测试总线上将至少一个第一控制信号发送给相应的第二控制器，以便通过相应的第二控制器启动可与之相连的电子电路的并行扫描访问，和

其中，每个第二控制器被构成以采用一个扫描协议，以便根据由第一控制器在测试总线上发送的至少一个第一控制信号、访问可与其相连的相应的电子电路，每个第二控制器还被构成以响应对相应的电子电路的访问、而在测试总线上给第一控制器发送第一结果扫描数据。

2、根据权利要求1的控制器电路，其中，每个第二控制器包括与IEEE 1149.1测试标准兼容的第一接口，每个第二控制器进一步被构以采用在IEEE 1149.1测试标准中所给出的协议、以访问可与其相连的相应的电子电路。

3、根据权利要求2的控制器电路，其中每个第二控制器还包括与IEEE 1149.4测试标准兼容的第二接口，每个第二控制器还被构成以采用在IEEE 1149.4测试标准中所给的协议访问可与其耦合的相应电子电路。

4、根据权利要求1的控制器电路，其中第一控制器包括与IEEE1149.1测试标准兼容的接口。

5、根据权利要求1的控制器电路，其中测试总线包括多点测试访问端口和被访问的每个电子电路包括相应的测试访问端口。

6、根据权利要求5的控制器电路，其中每个第二控制器还被构成以将多点测试访问端口链接到被包含在可与其耦合的电子电路中的相应测试访问端口总线。

7、根据权利要求1的控制器电路，其中测试总线包括数字测试总线，该控制器电路还包括模拟测试总线、第三控制器以及通信链路，通信链路被构成以将第三控制器连接到第一控制器，模拟测试总线连接到第三控制器并可连接到被访问的相应电子电路上。

8、根据权利要求7的控制器电路，其中第三控制器被构成以采用协议在由第一控制器通过数字测试总线发送的至少一个第二控制信号基础上访问相应的电子电路，第三控制器还被构成以响应访问相应电子电路而通过通信链路给第一控制器发送第二结果扫描数据。

9、根据权利要求8的控制器电路，其中第三控制器包括与IEEE1149.4测试标准兼容的接口，第三控制器还被构成以采用在IEEE1149.4测试标准中给的协议访问相应的电子电路。

10、根据权利要求1的控制器电路，其中第一控制器还被构成以给相应的第二控制器发送至少一个期望扫描输出数据信号，期望扫描输出数据信号由响应被相应第二控制器访问而期望扫描输出电子电路的扫描数据表示。

11、根据权利要求10的控制器电路，其中每给第二控制器还被构成以响应被访问而接收从相应电子电路扫描输出的实际扫描数据，并将实际扫描输出数据与期望扫描输出数据并行比较并响应该比较而给第一控制器发送结果数据。

12、根据权利要求10的控制器电路，其中第一控制器还被构成以给相应的第二控制器发送至少一个第一屏蔽信号，第一屏蔽信号可操作地屏蔽至少一部分期望扫描输出数据。

13、根据权利要求12的控制器电路，其中每个第二控制器被构成以给可与其耦合的相应电子电路提供扫描输入数据，并且第一控制器还被构成以给第二控制器发送至少一个第二屏蔽信号，第二屏蔽信号可操作地屏蔽至少一部分扫描输入数据。

14、根据权利要求11的控制器电路，其中相应的第二控制器还被构成以储存结果数据。

15、根据权利要求11的控制器电路，其中相应的第二控制器还被构成以压缩实际扫描输出数据。

16、根据权利要求1的控制器电路，其中每个地控制其包括数字输入/输出电路，其被构成以在通过测试总线由第一控制器发送的至少一个第二控制信号基础上在第二控制器和相应电子电路之间输送一个或多个数字信号。

17、根据权利要求16的控制器电路，其中第一控制器被构成以给相应的第二控制器发送至少一个期望数字信号，至少一个期望数字信号表示为响应被相应的第二控制器访问而被期望发送给相应的数字输入/输出电路的至少一个数字信号。

18、根据权利要求17的控制器电路，其中相应的第二控制器还被构成以从可与其耦合的电子电路接收至少一个实际数字信号，并将该实际数字信号与期望数字信号并行比较和响应该比较将结果数据通过测试总线发送给第一控制器。

19、根据权利要求17的控制器电路，其中第一控制器还被构成以给相应的第二控制器发送至少一个第一屏蔽信号，第一屏蔽信号可操作地屏蔽至少一部分期望数字信号。

20、根据权利要求19的控制器电路，其中每个第二控制器被构成以给可与其耦合的相应电子电路提供至少一个数字信号，并且第一控制器还被构成以给第二控制器发送至少一个第二屏蔽信号，第二屏蔽信号可操作地屏蔽由第二控制器提供给相应电子电路的一部分数字信号。

21、根据权利要求1的控制器电路，其中每个第二控制器包括自动启动电路，其被构成以通过测试总线从第二控制器给第一控制器发送启动信号，启动信号可操作地指示第一控制器表明被访问的相应的电子电路被连接到第二控制器，由此使第一控制器提供至少一个第一控制信号以启动电子电路的并行扫描访问。

22、根据权利要求1的控制器电路，其中每个第二控制器包括可连接到被访问的相应电子电路的具有相关电压电平的通信接口、以及被构成以设置通信接口的电压电平以保证与相应电子电路的电兼容性的可编程输入/输出电压电路。

23、根据权利要求1的控制器电路，其中可编程输入/输出电压电路在通过测试总线由第一控制器发送的至少一个第二控制信号基础上设置通信接口的电压电平。

24、根据权利要求1的控制器电路，其中测试总线包括多个测试总线，相应的多个第二控制器连接到该测试总线，并且还包括用于依次互连测试总线而构成的至少一个总线桥路。

25、根据权利要求24的控制器电路，其中每个总线桥路互连第一测试总线和第二测试总线，第一测试总线被构成以源总线。

26、根据权利要求25的控制器电路，其中第一和第二测试总线被构成以输送包括测试数据输入信号和传输数据输出信号的至少一个测试访问端口信号，总线桥路被构成以将源总线的测试数据输出信号链接到第二总线的测试数据输入信号。

27、一种用于访问一个或多个电子电路以测试、调试或可编程地构成这些电路的测试总线电路，包括：

测试总线；

连接到测试总线的第一控制器；和

其中第一控制器被构成以将至少一个控制信号从第一控制器发送给相应的第二控制器，以便启动由相应的第二控制器对电子电路的相应的端口进行并行扫描访问，并且响应对可与其耦合的电子电路的相应的端口的访问而将来自相应的第二控制器的结果扫描数据输送给第一控制器。

28、根据权利要求27的测试总线电路，其中被访问的第二控制器的相应的端口与IEEE 1149.1测试标准兼容。

29、根据权利要求27的测试总线电路，其中测试总线包括多点测试访问端口总线。

30、根据权利要求29的测试总线电路，其中测试总线还被构成以在第一控制器和多个第二控制器之间输送至少一个测试访问端口信号，至少一个测试访问端口信号从由测试时钟信号、测试方式选择信号、测试数据输入信号、测试数据输出信号以及测试复位信号构成的组进行选择。

31、根据权利要求27的测试总线电路，其中该测试总线电路还被构成以从第一控制器向相应的第二控制器输送期望扫描输出数据，期望扫描输出数据表示为响应在相应的第二控制器的访问而期望扫描输出可与其耦合的电子电路的扫描数据。

32、根据权利要求31的测试总线电路，其中测试总线还被构成以从第一控制器向相应的第二控制器输送至少一个第一屏蔽信号，第一屏蔽信号可操作地屏蔽至少一部分期望扫描输出数据。

33、根据权利要求27的测试总线电路，其中每个第二控制器被构成以给可与其耦合的电子电路提供扫描输入数据，并且测试总线还被构成以从第一控制向第二控制器输送至少一个第二屏蔽信号，第二屏蔽信号可操作以屏蔽至少一部分扫描输入数据。

34、根据权利要求27的测试总线电路，其中测试总线还被构成以从相应的第二控制器向第一控制器输送启动信号，该启动信号可操作以指示第一控制器：被访问的相应电子电路连接到第二控制器，由此使第一控制器提供至少一个控制信号以启动电子电路的相应的端口的并行扫描访问。

35、一种用于控制访问一个或多个电子电路以测试、调试或可编程地构成这些电路的测试控制器，包括：

可连接到测试总线的通信接口，

其中测试总线连接到多个第二控制器，每个第二控制器可连接到被访问的相应电子电路上；

至少一个存储器，其被构成以储存至少一个应用软件模块，用于通过多个第二控制器启动相应的电子电路的并行扫描访问；和

只少一个处理器，其被构成以执行至少一个应用软件模块以控制在测试总线上经过通信接口向相应的第二控制器的至少一个控制信号的传输，

其中相应的第二控制器采用扫描协议以便在由测试控制器通过测试总线发送的至少一个控制信号基础上访问可与其耦合的电子电路。

36、根据权利要求35的测试控制器，其中通信接口与IEEE 1149.1测试标准兼容。

37、根据权利要求35的测试控制器，其中至少一个存储器被构成以储存用于由被选第二控制器启动单个电子电路的扫描访问的至少一个应用软件模块、以及至少一个处理器被构成以执行至少一个应用软件模块以控制测试总线上的至少一个控制信号经过通信接口向被选第二控制器的传输。

38、根据权利要求35的测试控制器，其中至少一个存储器被构成以储存表示用于寻址多个第二控制器的多个模式的数据，至少一个处理器被构成以执行至少一个应用软件模块以使测试控制器根据寻址模式之一寻址多个第二控制器的至少一个。

39、根据权利要求38的测试控制器，其中每个第二控制器具有相关的地址值，并且在第一寻址模式中测试控制器在它的相关地址值基础上寻址单个第二控制器。

40、根据权利要求38的测试控制器，其中每个第二控制器具有相关的识别值，并在第二可寻址模式中测试控制器在它们的相关识别值基础上寻址多个第二控制器的一个或多个。

41、根据权利要求38的测试控制器，其中每个第二控制器具有相关组地址值，并且在第三寻址模式中测试控制器寻址具有相同组地址值的相应的第二控制器。

42、根据权利要求38的测试控制器，其中多个第二控制器的至少一个具有相关别名地址值，并且在第四寻址模式中，测试控制器在其相关别名地址值基础上寻址至少一个第二控制器。

43、一种访问一个或多个电子电路以测试、调试或可编程地构成这些电路的方法，包括以下步骤：

提供第一测试总线；

提供连接到第一测试总线的第一控制器和多个第二控制器，每个第二控制器可连接到被访问的相应电子电路上；

通过第一控制器在第一测试总线上向相应的第二控制器发送至少一个第一控制信号，以便启动由相应的第二控制器进行的电子电路的并行扫描访问；

采用扫描协议以便在由第一控制器在第一测试总线上发送的至少一个第一控制信号基础上由相应的第二控制器访问相应电子电路；和

响应由相应的第二控制器进行的访问相应电子电路，在第一测试总线上向第一控制器发送结果扫描数据。

44、根据权利要求43的方法，还包括以下步骤：提供可连接到被访问的相应电子电路的第二测试总线和连接到第二可测试总线和第二控制器的相应的第三控制器，并采用第二协议以便在由第一控制器在第一测试总线上发送的至少一个第二控制信号基础上由第二控制器经过相应的第三控制器访问相应电子电路。

45、根据权利要求43的方法，还包括以下步骤：由第一控制器向相应的第二控制器发送至少一个期望扫描输出数据信号，期望扫描输出数据信号表示响应被相应的第二控制器的访问而被期望扫描输出电子电路的扫描数据。

46、根据权利要求45的方法，还包括以下步骤：响应被第二控制器的访问而接收从相应电子电路扫描输出的实际扫描数据，由第二控制并行比较实际扫描输出数据与期望扫描输出数据，并响应由第二控制器的比较而在测试总线上向第一控制器发送结果数据。

47、根据权利要求45的方法，还包括以下步骤：由第一控制器向相应的第二控制器发送至少一个屏蔽信号，第一屏蔽信号可操作以屏蔽期望扫描输出数据的至少一个部分。

48、根据权利要求47的方法，还包括以下步骤：由第二控制器向相应电子电路提供扫描输入数据，并由第一控制器向第二控制器发送至少一个第二可屏蔽信号，第二屏蔽信号可操作以屏蔽扫描输入数据的至少一部分。

49、根据权利要求43的方法，其中第一提供步骤包括提供多个测试总线，第二提供步骤包括提供连接到测试总线的相应的多个第二控制器，并且还包括由至少一个总线桥路依次互连测试总线的步骤。

50、根据权利要求49的方法，其中依次互连测试总线的步骤包括由总线桥路互连第一测试总线和第二测试总线，第一测试总线是源总线。

51、根据权利要求50的方法，还包括以下步骤：由第一和第二测试总线输送包括测试数据输入信号和测试数据输出信号的至少一个测试访问端口信号，并且由总线桥路将源总线的测试数据输出信号链接到第二总线的测试数据输入信号。