CN1652151A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1652151A
CN1652151A CNA2005100078789A CN200510007878A CN1652151A CN 1652151 A CN1652151 A CN 1652151A CN A2005100078789 A CNA2005100078789 A CN A2005100078789A CN 200510007878 A CN200510007878 A CN 200510007878A CN 1652151 A CN1652151 A CN 1652151A
Authority
CN
China
Prior art keywords
circuit
semiconductor devices
antenna
memory
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100078789A
Other languages
English (en)
Other versions
CN1652151B (zh
Inventor
小山润
今井馨太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1652151A publication Critical patent/CN1652151A/zh
Application granted granted Critical
Publication of CN1652151B publication Critical patent/CN1652151B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/12—Multiple-unit cooking vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/002—Construction of cooking-vessels; Methods or processes of manufacturing specially adapted for cooking-vessels
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/14—Cooking-vessels for use in hotels, restaurants, or canteens
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/34—Supports for cooking-vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Abstract

一种被用作ID芯片并且只能重写数据一次的半导体器件。以及，用作在非制作芯片时可以被写入数据的ID芯片的半导体器件。本发明包括位于绝缘衬底上的调制电路、解调电路、逻辑电路、存储电路以及天线电路。调制电路和解调电路电连接到天线电路，解调电路连接到逻辑电路，存储电路存储逻辑电路的输出信号，并且存储电路是使用熔丝元件的熔丝存储电路。

Description

半导体器件
技术领域
本发明涉及用作IC芯片的半导体器件(后面也称为“ID芯片”)，其中所需的数据可以被存储在存储电路中，或者可以通过诸如无线通信的非接触方法从该存储电路中读取数据。本发明具体涉及在诸如玻璃和塑料的绝缘衬底上形成用作ID芯片的半导体器件。
背景技术
随着计算机技术和图像识别技术的发展，通过使用诸如条形码的媒质的数据识别被广泛地用于识别商品数据等。在将来有望需要更大量的数据识别。另一方面，当使用条形码来读取数据时，存在这样的不便之处：条形码阅读器读取时需要接触该条形码，并且条形码不能存储大量的数据。因此，需要无接触数据识别并且增加媒质的存储容量。
响应于这样的需求，最近几年开发了使用IC的ID芯片。ID芯片将需要的数据存储在IC芯片内的存储电路中，并且使用非接触装置(通常是无线装置)来读出该数据。通过将这样的ID芯片转移到实际使用中，有望使得商业流通等简单化、成本降低并且获得高安全性。
使用图4描述了使用ID芯片的单个识别系统的概览图。图4示出了在没有接触的情况下，用于获得包的个体数据的单个识别系统的概览图。存储特定个体数据的ID芯片40被附着到或者嵌入在包404中。无线电波从询问器(还被称作阅读器/记录器)403的天线单元402被发送到ID芯片401。当接收该无线电波时，ID芯片401作为应答向天线单元402发送其中的个体数据。天线单元402向询问器403发送该个体数据以识别它。采用这样的方式，询问器403可以获得包404的数据。此外，该系统能够实现物流管理、计数、杜绝伪造等。
图2示出了这种ID芯片技术的实例。用作ID芯片的半导体器件200包括天线电路201、整流电路202、稳定电源电路203、放大器208、解调电路213、逻辑电路209、存储控制电路212、存储电路211、逻辑电路207、放大器206、调制电路205。另外，天线电路201包括天线线圈301和调谐电容器302(图3A)。整流电路202包括二极管303和304以及平滑电容器305(图3B)。
现在描述这种ID芯片的操作。由天线电路201接收的交流信号通过二极管303和304被半波整流处理，并且被平滑电容器305平滑。该平滑后的电压具有大量的波纹，因此它被稳定电源电路203所稳定，并且稳定的电压被提供给解调电路213、放大器206、逻辑电路207、放大器208、逻辑电路209、存储电路211、以及存储控制电路212。另一方面，由天线电路201接收的信号通过放大器208被输入到逻辑电路209作为时钟信号。另外，通过天线输入的信号被解调电路213解调，并且输入到逻辑电路209作为数据。
在逻辑电路209中，输入数据被解码。询问器发送用失真镜像码(deformation mirror code)、NRZ-L码等编码的数据，并且它被逻辑电路209解码。解码的数据被发送到存储控制电路212，从而存储在存储电路211中的数据被读出。必要的是，存储电路211是非易失性的存储电路，该存储电路即使在电源被关断时仍能够存储，并且使用掩模(masked)ROM等。存储的内容是例如16字节数据(参见图12A)，它包括4字节族性代码(family code)、4字节应用代码、以及两种由用户设定的4字节用户代码，该16字节数据代表了该ID芯片的一行。
对于发射/接收信号，可以使用125kHz、13.56MHz、915MHz、2.45GHz等，这些信号使用了ISO标准等。另外，在发射/接收中的调制和解调系统是标准化的。专利文件1是这种ID芯片的一个实例。
【专利文件1】
日本专利特开No.2001-250393
发明内容
用于如上所述的ID芯片的传统半导体器件具有下列问题。在使用掩模ROM作为存储电路的情况下，只是在制作该芯片的时候才能够写入数据。这样就需要在非制作芯片时也能够被写入数据的ID芯片。或者是，在使用EEPROM作为存储电路的情况下，其中的内容可以被用户任意地重写，但是除了真正用户之外的某些人可以重写其重写是被禁止的识别数据，从而有可能伪造。因此，为了防止这样的伪造，就需要只能一次写入数据的ID芯片。
鉴于上述情况，本发明提供了一种半导体器件，该器件被用作ID芯片并且只能写入数据一次。另外，本发明提供了用作ID芯片的半导体器件，它能够在非制作芯片时被写入数据。
本发明包括位于绝缘衬底上的调制电路、解调电路、逻辑电路、以及存储电路。调制电路和解调电路电连接到天线电路，解调电路连接到逻辑电路，存储电路存储逻辑电路的输出信号，并且存储电路是使用熔丝元件的熔丝存储电路。
在该半导体器件中，熔丝存储电路包括只能一次写入数据的控制电路。
本发明包括位于绝缘衬底上的调制电路、解调电路、逻辑电路和存储电路。调制电路和解调电路电连接到天线电路，解调电路连接到逻辑电路，存储电路存储逻辑电路的输出信号，并且存储电路是使用熔丝元件的熔丝存储电路，逻辑电路根据存储在存储电路中的数据来控制是否有可能写存储电路。
在该半导体器件中，构造熔丝存储电路的熔丝元件通过烧断金属线路来执行存储操作。
在该半导体器件中，构造熔丝存储电路的熔丝元件通过烧断半导体薄膜来执行存储操作。
在该半导体器件中，构造熔丝存储电路的熔丝元件通过将绝缘膜短路来执行存储操作。
在该半导体器件中，在熔丝存储电路执行存储操作时的供电是通过整流由天线电路输出的信号以及通过增大其电压来实现的。
在该半导体器件中，在熔丝存储电路执行存储操作时的供电是通过外部高压电源实现的。
在该半导体器件中，调制电路、解调电路、逻辑电路和存储电路中的至少一个是由薄膜晶体管构成的(下面也称作TFT)。
在该半导体器件中，天线电路、调制电路、解调电路、逻辑电路和存储电路整体形成在同一绝缘衬底上，或者调制电路、解调电路、逻辑电路和存储电路整体形成在同一绝缘衬底上，而天线电路形成在另一绝缘衬底上。
在该半导体器件中，绝缘衬底选自玻璃、塑料和薄膜绝缘体。
在该半导体器件中，天线电路形成在调制电路、解调电路、逻辑电路和存储电路中的至少一个上。
在该半导体器件中，输入到天线电路的信号是射频信号。
在本发明中，ID芯片指的是用于个体识别的半导体芯片，它用于IC标签、无线标签、RFID、IC卡、应答器等。
如上所述，根据本发明，只能将数据写入到ID芯片中的存储电路一次。采用这样的方式，可以防止伪造ID芯片的数据，从而可以制作用作安全保护的ID芯片的半导体器件。另外，有可能提供用作ID芯片的半导体器件，该ID芯片可以在非制作芯片时被写入数据。
附图说明
图1是本发明的半导体器件的构成的框图。
图2是说明传统半导体器件的构成的框图。
图3A和3B分别是说明传统半导体器件的构成的框图。
图4是说明RF标签系统的概览图。
图5是说明熔丝存储器的电路结构的视图。
图6A和6B都是说明熔丝元件的构成的视图。
图7是说明熔丝存储器的电路结构的视图。
图8是容性熔丝存储器的结构的视图。
图9是说明熔丝存储器的电路结构的视图。
图10A-10E分别是说明本发明的天线实施例的视图。
图11A-11C是说明本发明的天线实施例的视图。
图12A和12B都是说明存储在存储电路中的数据的实例的视图。
图13是本发明的逻辑电路的框图。
图14是本发明的逻辑电路的框图。
图15是在本发明一个步骤时的截面视图。
图16A和16B都是说明在本发明某个步骤时的截面视图。
图17A和17B都是说明在本发明某个步骤时的截面视图。
图18A到18H是说明本发明应用的视图。
图19是说明根据本发明的TFT布置的视图。
图20是说明本发明的稳定电源电路的实例的视图。
图21A和21B是与保护层结合的本发明的半导体器件的视图。
图22A到22E都是在本发明某个步骤时的截面视图。
图23F到23I都是在本发明某个步骤时的截面视图。
图24A和24B都是在本发明某个步骤时的截面视图。
图25是说明使用本发明的包的视图。
图26A和26B都是说明使用本发明的证书的视图。
图27是用于描述使用本发明的杂货控制的视图。
图28A和28B是描述使用本发明的物流管理的视图。
图29是用于描述使用本发明的IC卡结算的视图。
具体实施方式
虽然将参考附图通过实例来充分地描述本发明，但应当理解的是，对于本领域的技术人员来讲各种变化和修改是显而易见的。因此，除非这些变化和修改脱离了本发明的范围，否则应当解释为包括在本发明的范围之内。注意，在实施模式中的相同部分用相同的参考标记表示，并且省略了对它们的详细描述。
用作ID芯片的半导体器件100包括天线电路101、整流电路102、稳定电源电路103、升压电源电路104、调制电路105、放大器106、逻辑电路107、放大器108、逻辑电路109、电平移动电路(level shift circuit)110、熔丝存储电路111、熔丝存储控制电路112、和解调电路113(参见图1)。天线电路101类似于在图3A中示出的传统天线电路。整流电路102同样类似于在图3B中示出的传统整流电路。在该实施模式中，天线电路101形成在半导体器件100上，当然本发明并不局限于此，并且天线电路101可以连接到半导体器件100的外部。
现在描述这种ID芯片的操作。由天线电路101接收的交流信号经过半波整流处理并且经过整流电路102平滑处理。该平滑后的电压具有大量的波纹，因此它被稳定电源电路103所稳定，并且该稳定的电压被提供给升压电源电路104、放大器106、逻辑电路107、放大器108、和逻辑电路109。
在将数据写入到熔丝存储电路111的情况下，稳定电源电路103的输出电压被升压电源电路104升高，并且该升高的电压用于将数据写入到熔丝存储电路111。电荷泵电路等用作升压电源电路104，当然本发明并不局限于此。至于用于操作升压电源电路104的时钟信号，可以使用从天线电路101输入的交流信号产生，或者可以使用在半导体器件100中另外提供的振荡电路产生。
从天线电路101输入的信号在逻辑电路109中被逻辑操作以输入到电平移动电路110。电平移动电路110操作被升压电源电路104升高的电压，并且放大逻辑电路109的信号幅度。逻辑电路109规定是否向熔丝存储控制电路112写地址等。熔丝存储电路111根据来自熔丝存储控制电路112和电平移动电路110的命令来执行数据写入。
询问器通过下面的操作调出存储在熔丝存储电路111中的数据。由天线电路101接收的交流信号被半波整流处理并被整流电路102平滑。该平滑后的电压具有大量的波纹，因此，它被稳定电源电路103稳定，以提供给升压电源电路104、放大器106、逻辑电路107、放大器108、逻辑电路109。另一方面，由天线电路101接收的交流信号通过放大器108输入到逻辑电路109，从而被逻辑操作。随后，逻辑电路109的信号控制熔丝存储控制电路112来调出存储在熔丝存储电路111中的数据。熔丝存储电路111的数据被逻辑电路107处理，并且其输出对调制电路105进行操作。根据诸如ISO14443、ISO15693和ISO18000的沼泽标准(bog-standard)系统执行此数据处理，当然可以采用除了这些标准之外的其它处理系统，只要这些处理系统与询问器相匹配就可以。
当调制电路105工作时，天线电路101的阻抗改变。因此，反映在天线电路101上的询问器的信号改变。当询问器读到该改变时，则可以识别存储在半导体器件100的熔丝存储电路111中的数据。这样的调制系统称作负载调制系统。
下面使用图5说明熔丝存储电路的操作。为了简化，在图5中示出的熔丝存储电路是6位存储电路，当然本发明并不局限于此。
熔丝存储电路包括列解码器501、行解码器502、升压电源电路503、放大器504、N型晶体管505到510、熔丝元件511到516、位线517到519、字线520和521、列开关552到524、开关525和526、输出布线527、存储负载电阻器528、输出端529、电源1以及电源2(图5)。电源1负责设置Hi电位，而电源2负责设置Lo电位。注意，在晶体管505到510是P型晶体管的情况下，电源1负责设置Lo电位，而电源2负责设置Hi电位。在下面的描述中，晶体管505到510是N型晶体管。
以包括晶体管505和熔丝元件511的存储单元500为例进行描述。
首先，描述在初始阶段读出数据的情况。熔丝元件511到516在初始阶段用作电布线，从而晶体管505和508连接到位线517，晶体管506和509连接到位线518，并且晶体管507和510连接到位线519。
在读出存储单元500的数据的情况下，列解码器502用来选择字线520，使得晶体管505到507导通。然后，操作列解码器501来接通列开关522，使得位线517和输出布线527相互连接。随后，开关526接通，从而将输出布线527连接到存储负载电阻器528和放大器504。此时，开关525关闭。
当晶体管505导通时，电流从电源1流向存储负载电阻器528、开关526、输出布线527、列开关522、位线517、熔丝元件511、晶体管505和电源2。在存储负载电阻器528处产生电位降，因此在晶体管505的导通电阻充分小于存储负载电阻器528的电阻值的情况下，放大器504的输入电位变为Lo。在初始阶段存储单元都是相同的，这样当任何晶体管导通时，输出都是Lo。
现在描述存储单元500的输出是Hi的情况。
在读出存储单元500的数据的情况下，操作行解码器502来选择字线520，使得晶体管505到507导通。然后，操作列解码器501来接通列开关522，使得位线517和输出布线527相互连接。随后，开关526接通，以将输出布线527连接到存储负载电阻器528和放大器504。此时，开关525关闭。
为了甚至在晶体管505导通时仍获得存储单元500的Hi输出，需要通过断开熔丝元件511切断来开路。在这种情况下，仅有微小的漏电流流到存储负载电阻器528，并且放大器504的输入电压等于电源1的电位，从而Hi输出到输出端529。注意，开关525是关闭的。
下面将描述把数据写入到存储单元500以便输出Hi的情况。操作行解码器502来选择字线520，使得晶体管505到507导通。然后，操作列解码器501来接通开关522，使得位线517和输出布线527互相连接。此时，开关525接通，而开关526关闭。当开关525接通时，输出布线527连接到升压电源电路503，从而被施加高压。熔丝元件511通过列开关522连接到输出布线527，并且晶体管505导通。因此，熔丝元件511的两端被施加高压，并且熔丝元件511由于其中流过的电流而被烧断。
采用这样的方式，通过烧断被写入Hi的存储单元的熔丝元件，可以实现非易失存储电路。
下面说明仅仅执行一次写入的实施模式。在该实施模式中，如在图12B中所示，在存储电路本来需要的存储区域(图12B中的16字节)之后，添加指示写入状态的位。用于指示是否执行写入的数据存储在该部分中。
使用图13说明其操作。图13说明了逻辑电路109的内部框图。逻辑电路109包括解码电路1301、延迟电路1302、开关1303以及易失性的存储电路1304。在初始阶段，图12B中示出的用于存储写入状态的位指示的是非写入状态。这里假设存储的是Lo。(存储Lo是为了说明的方便，当然也可以存储Hi作为替换)。当从天线电路101输入信号来操作稳定电源电路103时，熔丝存储电路111输出该值到逻辑电路109内的易失性存储电路1304。该易失性存储电路1304存储该值。易失性存储电路1304可以使用任何电路结构(诸如SRAM、DRAM、寄存器)，只要其能存储数据即可。
另一方面，从解调电路113输入的信号被解码电路1301解码，并且通过延迟电路1302输入到开关1303。该开关1303受易失性存储电路1304控制，使得当易失性存储电路1304的数据是如上所述的Lo时，开关1303接通。当开关1303接通时，信号输出到电平移动电路110并且写入到熔丝存储电路111。当写入终止时，Hi被存储在如图12B所示的存储写入数据的位中(在初始值是Hi的情况下，存储Lo)。延迟电路1302的作用是在稳定电源电路103操作来确定开关1303的状态之前，防止数据通过开关1303输出到电平移动电路110。通过其它方式而不是延迟电路也可以防止确定开关之前的故障。
当Hi存储在图12B所示的用于存储写入状态的位中时，操作易失性存储电路1304来关闭开关1303。采用这样的方式，在第一个数据之后的数据不能够通过开关1303，从而向存储电路写入数据只能执行一次。
参考图14描述仅写入数据一次的实施模式，该模式与图13中描述的不同。图14是说明逻辑电路109的内部的框图。逻辑电路109包括解码电路1401、延迟电路1402、开关1403和熔丝存储电路1404。图12B中示出的写入状态存储位被存储在熔丝存储电路1404中。在初始状态下，图12B中示出的写入状态存储位指示没有执行写入的状态，在这里是低状态(它也可以是高状态)。当从天线电路101输入信号并且接通稳定电源时，数据通过解码电路1401、延迟电路1402以及开关1403传输到电平移动电路110。在被电平移动电路110移动电平之后，指示写入状态的数据被传输到熔丝存储电路1404并且被存储。
另一方面，从解调电路113输入的信号被解码电路1401解码，并且通过延迟电路1402输入到开关1403。开关1403受熔丝存储电路1404的控制，并且操作以便当熔丝存储电路1404的数据是如上所述的低时开关1403导通。在开关1403导通的情况下，信号被输出到电平移动电路110，并且通过电平移动电路110写入到熔丝存储电路111。当写入完成时，在图12B所示的写入状态存储位(熔丝存储电路1404)中存储高状态(在初始值是高的情况下，存储低状态)。延迟电路1402防止在接通稳定电源和确定开关1403的状态之前数据经过开关1403输出到电平移动电路110。可以使用除了延迟电路之外的其它方式来避免确定开关1403的状态之前的错误。
当高状态存储在图12B中示出的写入状态存储位中时，熔丝存储电路1404工作以便将开关1403关断。因此，仅仅最开始的数据可以通过开关1403，这样写入数据到存储电路中仅限一次。
【实施例1】
使用图6A示例性的描述熔丝元件。通过熔断其金属布线(类似于通常的电熔丝)使用图6A中示出的熔丝元件。对于布线材料来讲，可以使用用于形成薄膜晶体管(下面称作TFT)的栅电极的材料或者源/漏电极的材料。为了烧断布线，并且产生较少的热，布线宽度应制作得尽可能窄，优选的是1微米或者更窄。
现在使用图6B来描述使用TFT的岛状区域的熔丝元件。在图6B中示出的熔丝元件流过大量电流。因此，优选的添加大量的N型或者P型杂质来抑制其电阻值。为了烧断布线，并且产生较少的热，布线宽度应制作得尽可能窄，优选的是1微米或者更窄。
【实施例2】
在图7中描述了使用的熔丝存储元件不同于上述的熔丝存储电路的实施例。图7中的熔丝元件使用电容器，它起到电容器的作用并且相对于在初始阶段的直流来讲是开路。当写入结束时，两端被短路，这是因为熔丝元件的两个电极被施加高压，该熔丝元件的两侧设有绝缘膜，所述高压使得绝缘膜击穿而短路。
下面使用图7来描述熔丝存储电路的操作。为了简化，图7中示出的熔丝存储电路是6位存储电路，当然本发明并不限于6位。该熔丝存储电路包括列解码器701、行解码器702、升压电源电路703、放大器704、N型晶体管705到710、熔丝元件711到716、位线717到719、字线720和721、列开关722到724、开关725和726、输出布线727、负载电阻器728、输出端729、电源1和电源2(参见图7)。电源1用于设置Hi电位，而电源2用于设置Lo电位。注意，在晶体管705到710是P型晶体管的情况下，电源1用于设置Lo电位，而电源2用于设置Hi电位。在下面的说明中，晶体管705-710是N型晶体管。
以包括晶体管705和熔丝元件711的存储单元700为例来进行说明。
首先，描述在初始阶段读取数据的情况。熔丝元件711到716在初始阶段用作电容器，因而在直流电流的情况下晶体管705和708没有连接到位线717，在直流电流的情况下晶体管706和709没有连接到位线718，并且在直流电流的情况下晶体管707和710没有连接到位线719。
在读取存储单元700中的数据的情况下，行解码器702操作来选择字线720，使得晶体管705到707导通。然后，列解码器701操作来接通列开关722，使得位线717和输出布线727相互连接。随后，接通开关726以将输出布线727连接到负载电阻器728和放大器704。此时，开关725关闭。
当晶体管705导通时，没有电流流到晶体管705，这是因为晶体管705和位线717在直流电流的情况下没有互相连接。因此，没有电流流到负载电阻器728，这样放大器704的输入电位变为Hi。在初始阶段存储单元都是相同的，因此当任何晶体管导通时，输出都是Hi。
下面说明存储单元700的输出是Lo的情况。
在读取存储单元700中的数据的情况下，操作行解码器702来选择字线720，使得晶体管705-707都导通。然后，操作列解码器701来接通列开关722，使得位线717和输出布线727互相连接。随后，接通开关726以将输出布线727连接到负载电阻器728和放大器704。此时，开关725是关闭的。
为了甚至在晶体管705导通时仍获得存储单元700的Lo输出，熔丝元件711需要连接直流电流。当熔丝元件711与直流电流连接时，电流从电源1流到负载电阻器728、开关726、输出布线727、列开关722、位线717、熔丝元件711、晶体管705和电源2。由于该电流导致的电位降，存储单元700的输出变为Lo。这样，放大器704的输入电位等于电源2的电位，从而Lo输出到输出端729。注意，开关725是关闭的。
下面描述将数据写入到存储单元700以便输出Lo的情况。操作行解码器702来选择字线720，使得晶体管705-707都导通。然后，操作列解码器701来接通列开关722，使得位线717和输出布线727互相连接。此时，开关725接通，而开关726关闭。当开关725接通时，输出布线727连接到升压电源电路703，从而被施加高压。熔丝元件711通过列开关722连接到输出布线727，并且晶体管705导通。因此，熔丝元件711的两端被施加有高压，并且由于流过其中的电流熔丝元件711被短路。
采用这样的方式，通过将被写入Lo的存储单元的熔丝元件短路，可以实现非易失存储电路。
使用图8的截面图来描述通过将其电容器短路而使用的熔丝元件。薄的绝缘膜802插入在第一导电层801和第二导电层803之间。在第一导电层801和第二导电层803之间施加高压，使得绝缘膜802被击穿，因而第一导电层801和第二导电层803短路。
【实施例3】
使用图9描述的实例是通过外部高压电源903(而不是通过对来自天线的输入信号进行整流、稳定和升压来产生高压)将数据写入到熔丝存储器中的情况。在图9中，使用了在图5中示出的通过烧断电阻器来使用的熔丝元件，当然也可以使用在图7中示出的通过将电容器短路而使用的熔丝元件。这种通过外部高压电源903的写入，对于检查芯片的同时写入数据的情况是适合的。用于LSI的测试装置通常配置有高压电源，其可用于写入数据。在电学检查芯片之后，通过检查探针将焊盘930连接到外部高压电源903，以便执行写入。下面描述其操作。
熔丝存储电路包括列解码器901、行解码器902、外部高压电源903、放大器904、N型晶体管905到910、熔丝元件911到916、位线917到919、字线920和921、列开关922到924、开关925和926、输出布线927、存储负载电阻器928、输出端929、电源1和电源2(参见图9)。电源1用于设置Hi电位，而电源2用于设置Lo电位。注意，在晶体管905到910是P型晶体管的情况下，电源1用于设置Lo电位，而电源2用于设置Hi电位。在下面的说明中，晶体管905到910是N型晶体管。
以包括晶体管905和熔丝元件911的存储单元900为例进行说明。
首先，描述在初始阶段读出数据的情况。熔丝元件911到916在初始阶段用作电布线，从而晶体管905和908连接到位线917，晶体管906和909连接到位线918且晶体管907和910连接到位线919。
在读出存储单元900中的数据的情况下，操作行解码器902来选择字线920，使得晶体管905到907导通。然后，操作列解码器901来接通列开关922，使得位线917和输出布线927相互连接。随后，接通开关926，以将输出布线927连接到存储负载电阻器928和放大器904。此时，开关925关闭。
当晶体管905导通的时候，电流从电源1流到存储负载电阻器928、开关926、输出布线927、列开关922、位线917、熔丝元件911、晶体管905和电源2。在存储负载电阻器928处产生电位降，这样在晶体管905的导通电阻充分小于存储负载电阻器928的电阻值的情况下，放大器904的输入电位变为Lo。在初始阶段存储单元都是相同的，这样当任何晶体管导通时，输出都是Lo。
下面描述存储单元900的输出是Hi的情况。
在读取存储单元900的数据的情况下，操作行解码器902来选择字线920，使得晶体管905到907导通。然后，操作列解码器901来接通列开关922，使得位线917和输出布线927相互连接。随后，接通开关926，以将输出布线927连接到存储负载电阻器928和放大器904。此时，开关925关闭。
为了甚至在晶体管905导通时仍获得存储单元900的Hi输出，需要通过断开熔丝元件911而形成开路。在这种情况下，仅有微小的漏电流流到存储负载电阻器928，并且放大器904的输入电压等于电源1的电位，从而Hi输出到输出端929。注意，开关925是关闭的。
下面将描述把数据写入到存储单元900以便输出Hi的情况。操作行解码器902来选择字线920，使得晶体管905到907导通。然后，操作列解码器901来接通列开关922，使得位线917和输出布线927互相连接。此时，开关925接通，而开关926关闭。当开关925接通时，输出布线927通过焊盘930连接到外部高压电源903，从而被施加高压。熔丝元件911通过列开关922连接到输出布线927，并且晶体管905导通。因此，熔丝元件911的两端被施加高压，并且熔丝元件911由于其中流过的电流而被烧断。
采用这样的方式，通过烧断被写入Hi的存储单元的熔丝元件，可以实现非易失存储电路。
【实施例4】
使用图20示例性地描述稳定电源电路。该稳定电源电路包括参考电压电路和缓冲放大器。参考电压电路包括电阻器2201和二极管连接的晶体管2202和2203，其产生用于所述晶体管的两个VGS的参考电压。缓冲放大器包括由晶体管2205和2206配置的微分电路，由晶体管2207和2208配置的电流镜电路，以及由电流源电阻器2204、晶体管2209和电阻器2210配置的共源放大器
当输出端流出的电流大时，提供给晶体管2209的电流小，而当输出端流出的电流小时，提供给晶体管2209的电流大。执行操作使得流到电阻器2210的电流几乎恒定。另外，输出端的电位与参考电压电路具有几乎相同的值。这里，稳定电源电路包括参考电压电路和缓冲放大器，当然本发明并不局限于上面提到的配置，并且本发明也可以具有其它的配置。
【实施例5】
使用图15描述用于制作TFT的方法，该TFT用于存储元件和诸如解码器、选择器、写入电路以及读取电路的逻辑电路部分，在本实施模式中同时在同一绝缘衬底上描述它们。在该实施例中，作为半导体元件，示例性使用具有浮栅的N型存储元件、N型TFT以及P型TFT，当然根据本发明用于存储部分和逻辑电路部分的半导体元件并不局限于上述。另外，该制作方法仅仅是示例性的并不是限制绝缘衬底上的制作方法。
首先，通过使用诸如氧化硅膜、氮化硅膜以及氮氧化硅(siliconoxynitride)膜的绝缘膜在玻璃衬底3000上形成基膜3001和3002。例如，厚度为10-200nm的氮氧化硅膜以及厚度为50-200nm的氢化氮氧化硅膜以该顺序层叠，以分别作为基膜3001和3002。
岛状的半导体层3003-3005由结晶半导体薄膜形成，该结晶半导体薄膜是通过对非晶半导体薄膜使用已知的激光结晶或者热结晶所获得的。形成厚度25-80nm的岛状半导体层3003-3005。不特别限定该结晶半导体薄膜的材料，当然可以优选使用硅或者硅-锗(SiGe)合金。
此时，可以对用于存储元件的TFT的半导体层3003的源区和漏区其中之一进行处理，以便提供用于取出电荷的重叠区域。
随后，形成栅绝缘膜3006以覆盖岛状半导体层3003-3005。栅绝缘膜3006是通过等离子体CVD或者溅射由厚度为10-80nm的含有硅的绝缘膜形成的。在OTP非易失存储器的情况下，特别是，通过注入热电子的写入和电荷存储是重要的，因此优选栅绝缘膜具有40-80nm的厚度以使隧穿电流小。
然后，第一导电层3007-3009形成在栅绝缘膜3006上并被蚀刻除去，仅留下用于浮栅电极的区域和用于普通TFT的栅电极的区域。
采用等离子体CVD或者溅射使用厚度为10-80nm的含有硅的绝缘膜来形成第二栅绝缘膜3010。采用刻蚀除去第二栅绝缘膜3010，仅保留存储元件的区域。
随后，形成第二导电层3011-3013。其中第一导电层3007、第二栅绝缘膜3010以及第二导电层3011以该顺序层叠在衬底上的叠层(存储元件)，以及其中第一导电层3008、第二导电层3012以该顺序层叠在衬底上的叠层以及其中第一导电层3009、第二导电层3013以该顺序层叠在衬底上的叠层(普通TFT)同时被刻蚀，以形成存储元件的浮栅电极和控制栅电极以及普通TFT的栅电极。
在该实施例中，第一导电层3007-3009是由TaN形成的，厚度为50-100nm，第二导电层3011-3013是由W形成的，厚度为100-300nm。不特别限定导电层材料，可以使用Ta、W、Ti、Mo、Al和Cu中的任意元素、含有所述元素作为主要成份的合金材料或者化合物材料。
然后，对用于存储元件的TFT执行N型掺杂，以形成第一杂质区域3014和3015。对用于逻辑电路部分的P型TFT进行P型掺杂，以形成第二杂质区域3016和3017。随后，为了形成用于逻辑电路部分的N型TFT的LDD区域，进行N型掺杂以形成第三杂质区域3018和3019。在形成侧壁3020和3021之后，对用于逻辑电路部分的N型TFT进行N型掺杂，以形成第四杂质区域3022和3023。可以通过离子掺杂或者离子注入进行这样的掺杂。通过上述步骤，在岛状半导体层中分别形成杂质区域。
激活添加在岛状半导体层中的杂质元素。使用退火炉通过热退火来执行该步骤。或者，可以使用激光退火或者快速热退火(RTA)。然后，在含有3-100％氢气的气氛下、在300-450℃的温度下进行1-12小时的热处理，来氢化岛状的半导体层。作为用于氢化的其它方法，也可以使用等离子体氢化(它使用等离子体激发的氢)。
接着，通过使用氮氧化硅膜来形成第一层间绝缘膜3024，该氮氧化硅膜的厚度为10-80nm，接近等于栅绝缘膜3006厚度。在其上通过使用诸如丙烯的有机绝缘材料来形成第二层间绝缘膜3025。注意，对于第二层间绝缘膜3025也可以使用无机材料来代替有机绝缘材料。使用无机SiO2、由等离子体CVD(PCVD-SiO2)、SOG(玻璃上的旋涂；涂覆的氧化硅膜)制作的SiO2等作为无机材料。进行刻蚀，以便在形成两个层间绝缘膜之后形成接触孔。
然后，在存储部分形成与岛状半导体层的源区和漏区接触的电极3026-3027。类似的是，在逻辑电路部分形成电极3028和3030。
采用这样的方式，包含具有浮栅的N型存储元件的存储部分、和包含具有LDD结构的N型TFT以及具有单漏结构的P型TFT的逻辑电路部分可以形成在同一衬底上。(参见图15)
【实施例6】
在该实施例中，使用图16A到17B说明用于形成存储部分和逻辑电路部分并且将其转移到柔性衬底的方法。注意，在该实施例中具有浮栅的N型存储元件、N型TFT、以及P型TFT作为半导体元件的实例来描述，当然包含在存储部分和逻辑电路部分中的半导体元件并不局限于本发明中的这些元件。该制作方法仅仅是实例，并没有限制在绝缘衬底上的制作方法。
在绝缘衬底3000上形成剥离层4000。对于剥离层4000，可以使用含有硅作为主要成份的层，诸如非晶硅、多晶硅、单晶硅以及微晶硅(包括半非晶硅)。可以通过溅射、等离子体CVD等形成剥离层4000。在该实施例中，使用通过溅射形成的厚度大约500nm非晶硅作为剥离层4000。随后，根据在实施例2中描述的制作步骤，形成如图15中所示的存储部分和逻辑电路部分。
接下来，在第二层间绝缘膜3025上形成第三层间绝缘膜4001，并且形成焊盘4002-4005。导电材料是金属Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al等及其化合物中的一种或者多种。
在第三层间绝缘膜4001上形成保护层4006，以便覆盖焊盘4002-4005。由能够在随后的步骤中通过刻蚀除去剥离层4000时保护焊盘4002-4005的材料形成保护层4006。例如，可以在水或者乙醇中溶解的环氧树脂、丙烯酸酯树脂或者硅树脂涂敷到整个表面以形成保护层4006(图16A)。
形成沟道4007以便将剥离层4000剥离(参见图16B)。仅仅需要沟道4007的深度足以使将剥离层4000显示出来即可。可以使用刻蚀、切割、划线等来形成沟道4007。
然后，通过刻蚀除去剥离层4000(参见图17A)。在该实施例中，使用氟的卤化物作为刻蚀气体，其从沟道4007注入。在该实施例中，根据下面的条件使用ClF3(三氟化氯)来刻蚀：350℃的温度，300sccm的流量，6Torr的压力以及3小时的处理时间。或者，也可以使用氮气和ClF3的混合气体。通过使用诸如ClF3的氟的卤化物，选择性地刻蚀剥离层4000以剥离绝缘衬底3000。注意，氟的卤化物可以是气体或者液体。
随后，使用粘合材料4008将剥离的存储部分和逻辑电路部分粘合到载体4009。(参见图17B)。作为粘合材料4008，使用的是可以将载体4009与基膜3001互相粘合的材料。例如，可以使用各种可固化的粘合材料，诸如反应可固化粘合材料、热可固化粘合材料、诸如紫外可固化粘合材料的光可固化粘合材料以及厌氧的粘合材料。
对于载体4009，可以使用诸如柔性纸或塑料的有机材料。也可以使用柔性无机材料。为了散发集成电路中产生的热，优选载体4009具有大约2-30W/mK的高热导率。
注意，至于将存储部分和逻辑电路部分中的集成电路从绝缘衬底3000剥离的方法，本发明并不局限于采用在该实施例中的刻蚀硅膜的方法，可以采用各种方法。例如，在具有高热阻的衬底和该集成电路之间提供金属氧化物膜，并且然后结晶使其脆化，以便剥离该集成电路。或者，可以通过激光照射来破坏剥离层，以便从衬底剥离集成电路。或者，可以采用机械方式切割形成该集成电路的衬底，或者可以通过使用溶液或者气体的刻蚀来除去该衬底，以便将该集成电路从衬底剥离。
在物体表面弯曲以及附着到该弯曲表面的ID芯片的载体弯曲以便通过移动母线划出类似锥形面或者圆柱面的曲线的情况下，优选的是母线的方向和TFT的载流子流动的方向相同。根据上面所述的结构，载体的弯曲对于TFT的性质影响较小。此外，通过形成岛状半导体膜来占据集成电路的1-30％比例的面积，可以更加抑制由于载体弯曲对TFT性质的影响。该实施例可以和上述的实施模式和实施例结合来实施。
【实施例7】
使用图21A和21B示例性描述通过剥离过程构造柔性ID标签的情况。ID标签包括柔性保护层2301和2303以及通过剥离过程形成的ID芯片2302。在该实施例中，天线2304不是在ID芯片2302上形成，而是在保护层2303上形成并且电连接到ID芯片2302。在图21A中，天线2304在保护层2303上形成，当然也可以在保护层2301上形成。天线2304优选的是由银、铜或者涂覆有它们的金属制成。ID芯片2302和天线2304通过经UV处理的各向异性导电膜互相连接，当然用于连接的方法并不局限于此。
图21B是图21A的截面视图。ID芯片2302的厚度是5微米或者更小，优选的是0.1-3微米。至于保护层2301和2303各自的厚度，假设保护层2301和2303的总厚度为d，则(d/2)±30微米是优选的，且(d/2)±10微米是最优选的。保护层2301和2303各自的厚度优选为10-200微米。ID芯片2302的面积是5平方毫米或者更小，并且优选的是0.3-4平方毫米。
保护层2301和2303由有机树脂材料形成并且具有抗弯曲的坚固结构。通过剥离过程构造的ID芯片2302本身与单晶半导体相比也是非常抗弯曲的，因而其可以紧密地粘合到保护层2301和2303。被保护层2301和2303夹在中间的ID芯片2302还可以被放置在另一单独的物体的内部或者表面上。另外，它还可以嵌入在纸中。
【实施例8】
使用图19描述了ID芯片被附着到弯曲表面的情况，即TFT垂直放到ID芯片画出的弧形的情况。放置图19中示出的ID芯片的TFT，使得电流的方向或者漏电极、栅电极到源电极的位置是线性的，以便受到压力的影响较小。通过采用这样的方式进行放置，可以抑制TFT特性的波动。另外，TFT的晶向与电流方向是相同的。在TFT的晶体是由CWCL等形成的情况下，其可以形成为具有0.35V/dec或者更小(优选的是0.09-0.25V/dec)的S值并且迁移率为100cm2/Vs或者更多。
由这种TFT构成的19级环形振荡器在3-5V的电源电压下呈现出1MHz或者更大、并且优选100MHz或者更大的振荡频率。使用3-5V电源电压时，反相器的每一级的延迟时间是26ns，并且优选是0.26ns或者更小。
为了防止由于压力对诸如TFT的有源元件造成损害，诸如TFT的有源元件的有源区(硅岛区域)优选占据整个面积的5-50％。
在除了诸如TFT的有源元件之外的区域中，主要提供基绝缘材料、层间绝缘材料以及布线材料。TFT有源区之外的区域优选的占据整个面积的60％或者更多。
有源元件的有源区的厚度是20-200nm，典型的是40-170nm，优选的是45-55nm或者145-155nm。
【实施例9】
在该实施例中，使用图10A到11C示例性描述了将外部天线提供给使用本发明的电路的情况。
图10A说明电路被片状天线包围的情况。天线1001形成在衬底1000上，并且使用本发明的电路1002与其连接。在图10A中，电路1002被天线1001包围，当然天线1001可以覆盖整个表面并且具有电极的电路1002可以附着到其上。
图10B中示出，放置薄的天线以便包围电路的情况。天线1004形成在衬底1003上，并且使用本发明的电路1005与其连接。注意的是，天线的布线并不局限于此。
图10C示出了提供高频天线的情况。天线1007形成在衬底1006上，并且使用本发明的电路1008与其连接。
图10D示出天线是180°内全方向(可以接收来自任意方向的无线电波)的情况。天线1010形成在衬底1009上，并且使用本发明的电路1011与其连接。
图10E示出天线是长条形形状的情况。天线1013形成在衬底1012上，并且使用本发明的电路1014与其连接。
可以通过公知的方法连接使用本发明的电路和这些天线。例如，可以通过引线接合或者凸起接合来连接天线和电路。或者，作为芯片形成的电路的表面可用作附着到天线的电极。在后面的方法中，可以通过使用ACF(各向异性导电膜)将电路附着到天线。
根据用于接收的频率，天线的适当长度是不同的。通常，优选的是天线与频率的整数部分一样长。例如，在频率是2.45GHz的情况下，天线的长度可以优选为大约60mm(1/2波长)或者大约30mm(1/4波长)。
另外，有可能将另一衬底附着到本发明的电路上，并且在其上形成天线。图11A到11C示出了电路的顶视图和截面视图，在该电路上附着有衬底并且在其上提供螺旋形的天线。
注意，该实施例仅仅描述的是实例而不是限制天线的形状。可以使用任意形式的天线来实施本发明。该实施例可以结合实施模式以及实施例1-7的任一结构来实施。
【实施例10】
在该实施例中，参考图22A-24B详细描述用于制作包括TFT的薄膜集成电路器件的方法。为了简化，通过说明CPU以及具有N型和P型TFT的存储部分的截面结构来说明制作方法。
首先，在衬底60上形成剥离层61(图22A)。这里的剥离层61是通过低压CVD在玻璃衬底(例如，1737衬底，Corning公司的产品)上由厚度为50nm(500)的a-Si膜构成(非晶硅膜)形成。至于衬底，可以采用石英衬底、由诸如氧化铝的绝缘材料制成的衬底、硅晶片衬底、对于随后的步骤中处理温度具有足够热阻的塑料衬底等，也可以采用玻璃衬底。
至于剥离层，优选使用含有硅作为主要成分的层，诸如多晶硅、单晶硅、SAS(半非晶硅，还被称作微晶硅)以及非晶硅，当然本发明并不局限于此。剥离层可通过等离子体CVD或者溅射以及低压CVD形成。另外，也可以使用掺杂有诸如磷的杂质的薄膜。剥离层的厚度优选的是50-60nm，当然在使用SAS的情况下可以为30-50nm。
接下来，在剥离层61上形成保护层55(还被称作是基膜或者基绝缘膜)(图22A)。这里，在衬底上以厚度100nm的SiON膜、厚度50nm的SiNO膜、以及厚度100nm的SiON膜的顺序三层构成保护层55，当然材料、厚度和层的数量并不局限于此。例如，代替最低层的SiON膜，通过旋涂、狭缝涂覆(slit coating)、微滴释放等形成厚度0.5-3微米的诸如硅氧烷的耐热树脂。或者是，可以使用硅的氮化物薄膜(例如，SiN、Si3N4)。另外，各个厚度优选的是0.05-3微米并且可以根据需要在该范围内进行选择。
这里，氧化硅薄膜可以通过热CVD、等离子体CVD、大气压力CVD、偏置ECR-CVD等使用诸如SiH4/O2和TEOS(四乙氧基硅烷)/O2混合气体来形成。硅的氮化物薄膜可以使用SiH4/NH3混合气体通过等离子体CVD形成。SiON薄膜和SiNO薄膜可以典型地使用SiH4/N2O混合气体通过等离子体CVD来形成。
注意，在将诸如a-Si的含有硅作为主要成分的材料用于剥离层61和岛状半导体膜57的情况下，可以使用SiOxNy作为保护膜来与它们接触，以便确保粘合。
随后，用于配置薄膜集成电路器件的CPU或者存储器的薄膜晶体管(TFT)形成在保护层55上。注意，既可以形成TFT也可以形成诸如有机TFT的薄膜有源器件和薄膜二极管。
对于形成TFT的方法，首先在保护层55上形成岛状半导体膜57(图22B)。岛状半导体膜57由非晶半导体、结晶半导体或者半非晶半导体形成。在任何情况下，都可以使用含有硅、硅锗(SiGe)等作为主要成分的半导体膜。
这里，形成厚度为70nm的非晶硅，并且使用含有镍的溶液处理其表面。在500-750℃的温度下进行热结晶，以便获得结晶硅半导体膜。然后，通过激光结晶来提高其结晶度。注意，对于薄膜的形成方法，可以采用等离子体CVD、溅射、LPCVD等。作为其结晶方法，可以采用激光结晶、热结晶或者使用催化剂(例如，Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au)的热结晶，或以多次交替地执行这些方法。
另外，对于具有非晶结构的半导体膜的结晶处理来讲，可以使用连续波的激光。为了在结晶中获得具有大晶粒尺寸的晶体，可以使用具有连续波的固态激光器，并且优选的是施加基波的二次谐波到四次谐波(在这种情况下的结晶称作是CWCL)。典型地，可以使用Nd:YVO4激光器(基波：1064nm)的基波的二次谐波(532nm)或者是三次谐波(355nm)。当使用连续波的激光器时，从连续波YVO4激光器(其输出是10W)发射的激光通过非线性光学元件被转换成为谐波。另外，存在发射谐波的方法，即在谐振腔中放置YVO4晶体或者GdVO4晶体以及非线性光学元件。然后，优选使用光学系统、在照射的表面处将激光成形为矩形形状或者椭圆形状来照射物体。在这样的情况下，需要大约0.01-100MW/cm2(优选的是0.1-10MW/cm2)的功率密度。然后，优选当其相对于激光以大约10-2000cm/s的速度移动时照射半导体膜。
另外，在使用脉冲激光的情况下，通常使用频带为几十到几百Hz的脉冲激光，当然可以使用具有10MHz或者更高的极高振荡频率的脉冲激光(在这种情况下的结晶称作MHzLC)。据认为在脉冲激光照射半导体膜之后，需要几十到几百纳秒(nsec)完全固化半导体膜。当脉冲激光具有10MHz或者更高的振荡频率时，有可能使用先前的激光来照射接下来的脉冲激光，直到半导体膜熔化之后被固化。因此，与传统脉冲激光的情况不同，固相和液相之间的界面可以在半导体膜内连续移动，并且形成晶粒沿着扫描方向连续生长的半导体膜。特别是，有可能形成晶粒的聚集体，每个聚集体在扫描方向的宽度为10-30微米且在垂直于扫描方向的宽度为1-5微米。通过形成这种沿扫描方向长延伸的单晶晶粒，可以形成至少在TFT沟道方向中晶界很少的半导体膜。
注意，在保护层55部分地使用硅氧烷或者耐热树脂的情况下，在上述的结晶过程中，可以防止来自半导体膜的热泄漏，从而可以有效地进行结晶。
采用这样的方式获得了结晶硅半导体膜。优选其晶体的排列方向与源、沟道和漏的方向相同。其结晶层的厚度优选为20-200nm(典型的是40-170nm，并且更优选是50-150nm)。然后，在半导体膜上形成用于执行吸除金属催化剂的非晶硅膜，其间形成氧化物膜，在500-750℃进行热处理来执行吸杂(gettering)。另外，为了控制TFT元件的阈值，以1013/cm2的量将硼离子注入到结晶硅半导体膜中。通过使用抗蚀剂作为掩模执行刻蚀，从而形成岛状半导体膜57。
注意，对于形成结晶半导体膜来讲，也可以使用乙硅烷(Si2H6)和四氟化锗(GeF4)的源气体通过LPCVD(低压CVD)直接形成多晶半导体膜来形成结晶半导体膜。气体流量比Si2H6/GeF4＝20/0.9，形成薄膜的温度是400-500℃，并且He或者Ar作为载气，当然本发明并不局限于这些条件。
注意，特别地，优选TFT的沟道区域被添加有1×1019-1×1022cm-3的氢或者卤素，优选1×1019-5×1020m-3。在SAS的情况下，优选的是添加1×1019-2×1021cm-3的氢或者卤素。在任何情况下，优选氢或者卤素的量大于在用于ID芯片的单晶中所包含的氢或者卤素的量。因此，通过氢或者卤素可以终止在TFT部分发生的局部裂纹。
然后，在岛状半导体膜57上形成栅绝缘膜58(图22B)。栅绝缘膜58优选的是通过诸如等离子体CVD、溅射等形成薄膜的方法、由单层或者含有硅的氮化物、氧化硅、氧氮化硅或者氮氧化硅的叠层形成的。在叠层的情况下，例如优选其中氧化硅膜、硅的氮化物膜、氧化硅膜以该顺序叠置在衬底上的三层结构。
随后，形成栅电极56(图22C)。这里，通过溅射来堆叠Si和W(钨)，并且使用抗蚀剂62作为掩模来进行刻蚀，从而形成栅电极56。不言而喻，栅电极56的材料、结构以及形成方法并不局限于这些，并且可以适当的选择。例如，可以使用掺杂N型杂质的Si和NiSi(硅化镍)的叠层结构，或者可以使用TaN(氮化钽)和W的叠层结构。或者，栅电极56可以由使用任意导电材料的单层来形成。
可以使用SiOx等的掩模来代替抗蚀剂掩模。在这种情况下，额外需要通过构图来形成SiOx、SiON等掩模(称作是硬掩模)的步骤，同时与抗蚀剂掩模相比，该掩模的膜在刻蚀中减少较小，从而可以形成具有需要宽度的栅电极层。或者，可以通过微滴释放选择性地形成栅电极56，而不使用掩模62。
至于导电材料，根据导电膜的功能可以选择各种材料。另外，在同时形成栅电极和天线的情况下，优选根据它们的功能来选择材料。
作为通过刻蚀形成栅电极的刻蚀气体，这里使用CF4、Cl2、以及O2或者Cl2气的混合气体，当然本发明并不局限于此。
随后，形成抗蚀剂63来覆盖用于P型TFT 70和72的部分。以低的浓度将N型杂质元素64(典型地是P：磷或者砷：As)掺杂到N型TFT69和71的岛状半导体膜中，栅电极用作掩模(第一掺杂步骤，图22D)。根据下面的条件来执行第一掺杂步骤：1×1013-6×1013cm2的量、以及加速电压为50-70keV，当然本发明并不局限于此。在第一掺杂步骤中，通过栅绝缘膜58执行渗透掺杂(through doping)，从而形成一对低浓度杂质区域65。注意，可以不使用抗蚀剂来覆盖P型TFT区域，在整个表面上执行第一掺杂步骤。
在通过灰化等除去抗蚀剂63之后，形成抗蚀剂66以便覆盖N型TFT区域。以高浓度将P型杂质元素67(典型地是B：硼)掺杂到P型TFT 70和72的岛状半导体膜中，栅电极用作掩模(第二掺杂步骤，图22E)。根据下面的条件来执行第二掺杂步骤：1×1016-3×1016cm2的量、以及加速电压为20-40keV，当然本发明并不局限于此。在第二掺杂步骤中，通过栅绝缘膜58执行渗透掺杂，从而形成一对P型的高浓度杂质区域68。
在通过灰化等除去抗蚀剂66之后，在衬底上形成绝缘膜75(图23F)。这里，通过等离子体CVD形成厚度100nm的SiO2薄膜。然后，通过刻蚀除去绝缘膜75和栅绝缘膜58，从而以自对准的方式形成侧壁76(图23G)。作为刻蚀气体，使用的是CHF3和He的混合气体。注意，形成侧壁的步骤并不局限于此。
注意，在衬底的背面上形成绝缘膜的情况下以及当形成绝缘膜75时，通过刻蚀除去背面上的绝缘膜，覆盖衬底的整个表面的抗蚀剂用作掩模(背面处理)。
形成侧壁76的方法并不限于上述方法。例如，可以使用图24A和24B中示出的方法。图24A示出了由两个或者更多叠层形成绝缘膜75的情况。作为绝缘膜75，例如，叠置了厚度100nm的SiON(氮氧化硅)以及厚度200nm的LTO(低温氧化物)。这里，通过等离子体CVD形成SiON膜，通过低压CVD形成SiO2膜作为LTO膜。然后，执行深刻蚀。因此，形成侧壁76，其中形成圆弧形和L形。
图24B示出执行刻蚀以便在执行深刻蚀中没有除去栅绝缘膜58。用于这种情况的绝缘膜75可以由单层或者叠层形成。
在随后的步骤中，以高浓度对于侧壁掺杂N型杂质，该侧壁在形成低浓度杂质区域时或者在侧壁76下形成不掺杂任何物质的补偿(offset)区域时用作掩模。在任何上述提到的形成侧壁的方法中，优选根据将低浓度杂质区域或者要形成的补偿区域的宽度来改变深刻蚀的条件。
随后，形成抗蚀剂77以便覆盖P型TFT区域。使用栅电极56和侧壁76作为掩模，以高浓度来掺杂N型杂质元素(典型的是P或者As)(第三掺杂步骤，图23H)。根据下面的条件来执行第三掺杂步骤：1×1013-5×1015cm2的量、以及加速电压为60-100keV。在第三掺杂步骤中，形成一对N型高浓度杂质区域79。
在通过灰化等除去抗蚀剂77之后，可以进行杂质区域的热激活。例如，形成50nm厚的SiON薄膜，然后在550℃下于氮气气氛中进行热处理4个小时。注意，在形成厚度为100nm的含氢的SiNx薄膜，并且在氮气气氛下于410℃进行热处理1小时的情况下，可以改善结晶半导体膜中的缺陷。例如，这可以终止结晶硅中的不饱合键并被称作氢化处理步骤等。然后，形成厚度600nm的SiON薄膜来作为用于保护TFT的覆盖绝缘膜。注意，可以在形成SiON薄膜之后执行上述的氢化处理步骤。在这样的情况下，可以连续形成SiNx薄膜和SiON薄膜。采用这样的方式，通过在TFT上叠置SiON/SiNx/SiON的三层结构形成绝缘膜，当然结构和材料并不限于此。注意，优选形成这样的绝缘膜，这是因为它还起到保护TFT的作用。
随后，在TFT上形成层间膜53(图23I)。对于层间膜53，可以使用聚酰亚胺、丙烯酸、聚酰胺和诸如硅氧烷的耐热有机树脂。至于形成方法，可以使用旋涂、浸渍、喷洒涂敷、微滴释放(例如，喷墨法、丝网印刷、胶印)、刮刀、辊式涂布机、帘幕式淋涂机、到刀式涂胶机等。或者，可以使用无机材料，诸如氧化硅、硅的氮化物、氮氧化硅、PSG(磷玻璃)、BPSG(硼酸-磷-硅化物-玻璃)以及氧化铝的薄膜。注意，也可以叠置这些绝缘膜来形成层间膜53。
可以在层间膜53上形成保护膜54。至于保护膜54，可以使用诸如DLC(类金刚石碳)以及氮化碳(CN)的含碳薄膜、氧化硅薄膜、硅的氮化物薄膜、氧氮化硅薄膜等。至于形成方法，可以使用等离子体CVD、大气压力等离子体等方法。或者，可以使用诸如聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂以及苯并环丁烯(benzocyclobutene)的光敏或非光敏有机材料，或者诸如硅氧烷的耐热有机树脂。
注意，可以在层间膜53或者保护膜54中混合填料，以防止由于层间膜53或者保护膜54与在随后步骤中形成的布线的导电材料等之间的热膨胀系数差异所产生的应力造成的这些薄膜薄的膜分离或者破裂。
然后，形成抗蚀剂并且通过刻蚀形成接触孔，以便形成将TFT互相连接的布线51和用于连接到外部天线的连接布线21(图23I)。对于用于形成接触孔的刻蚀气体，使用CHF3和He的混合气体，当然本发明并不局限于此。另外，布线51和连接布线21可以同时由相同的材料形成，或者可以分别形成。这里，连接到TFT的布线51是通过溅射和图形化由Ti/TiN/Al-Si/Ti/TiN这五层形成。
通过将Si混合到Al层中，可以防止在图形化布线时在抗蚀剂烘烤阶段产生小丘。作为Si的替换，可以混合大约0.5％的Cu。另外，通过由Ti或者TiN将Al-Si夹在中间，可以进一步改善小丘电阻。在图形化时，优选使用上述提到的SiON等硬掩模。注意，这些布线的材料和形成方法并不局限于此，也可以使用前述的用于形成栅电极的材料。
在该实施例中，用于形成CPU 73、存储器74等的TFT区域以及用于连接到天线的端部80是整体形成的。该实施例也可以应用于TFT区域和天线整体形成的情况。在那样的情况下，优选的是天线在层间膜53或者保护膜54上形成，并且然后被另一保护膜覆盖。至于天线的导电材料，可以使用Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co、Ti或者其合金，当然本发明并不局限于此。可以由互不相同的材料来形成布线和天线。另外，优选的是形成布线和天线以包含具有高延展性和可塑性的金属材料，并且更优选的是增加其厚度以便抵抗由于形变所造成的压力。
对于形成方法，该薄膜可以通过溅射形成在整个表面上并使用抗蚀剂掩模图形化，或者可以使用喷嘴通过微滴释放选择性地形成。这里的微滴排放除了包括喷墨方法之外，还包括胶印、丝网印刷等。可以同时形成布线和天线，或者分别形成使得它们中的一个首先形成，然后形成另一个，以覆盖前者。
根据上述步骤，获得了包括TFT的薄膜集成电路器件。在该实施例中，使用顶栅结构，当然也可以使用底栅结构(反向交叉结构)。在除了诸如TFT的薄膜有源元件区域(有源元件)之外的区域中，主要提供基绝缘膜材料、层间绝缘膜材料以及布线材料。优选它们占据整个薄膜集成电路器件的50％或者更多，并且更优选的是70-95％。据此，可以容易地弯曲IC芯片，从而可以容易地操纵如ID标签的其成品。在那样的情况下，优选包含TFT部分的有源元件的岛状半导体区域(岛)占据整个薄膜集成电路器件的1-30％，并且更优选的占据5-15％。
另外，如图23I所示，优选控制保护层或者层间膜的厚度，使得在薄膜集成电路器件中TFT的半导体层和下保护层之间的距离(tunder)以及半导体层到上层间膜(或者上保护层，如果形成了该上保护层)之间的距离(tover)相同或者几乎相同。通过采用这样的方式，将半导体层放置在薄膜集成电路器件中间，可以减轻施加到半导体层的压力，从而可以防止裂纹的产生。
【实施例11】
在该实施例中，本发明的半导体器件可以应用到IC卡、IC标签、RFID、应答器、纸币、昂贵的仪器、护照、电子装置、包以及衣服。使用图18A到18H描述了IC卡、ID标签、ID芯片等的实例。
图18A示出了一种IC卡，它可以用于识别个人身份以及用作信用卡或者电子货币，通过使用一体化的集成电路中的可重写存储器，可以通过该IC卡可以不使用现金进行支付。使用本发明的电路部分2001结合在IC卡2000中。
图18B示出了一种ID标签，由于其紧凑性(compactness)特点，它可以用于特定位置处的个人身份识别以及入口管理。使用本发明的电路部分2011结合在ID标签2010中。
图18C示出了在诸如超市的零售商店，将ID芯片2022附着到商品2020上来用于商品管理的情况。本发明应用于ID芯片2022中的电路。通过以这样的方式使用ID芯片，不仅仅简化了存货管理，还可以防止入店扒窃等。在图18C中，提供保护膜2021来用于粘合，以防止ID芯片2022脱落，当然可以使用粘合剂直接粘合ID芯片2022。另外，考虑到附着到商品，优选使用在实施模式2中提到的柔性衬底来形成ID芯片2022。
图18D示出了在制作商品时将用于识别的ID芯片结合到商品中的情况。在图18D中，ID芯片2031结合到显示器的外壳2030中。本发明应用于ID芯片2031中的电路。使用这样的结构，可以简化商品的制造商、流通管理等的识别。注意，显示器的外壳在这里是作为示例，当然本发明并不局限于此，并且本发明可以应用在各种电子装置和物体中。
图18E示出了用于运输物体的货运标签。在图18E中，ID芯片2041结合到货运标签2040中。本发明应用于ID芯片2041的电路。使用这样的结构，可以简化商品的目的地选择和流通管理。注意，这里货运标签被固定到捆扎物品的绳上，当然本发明并不局限于此，该货运标签还可以通过密封材料等直接附着到物体上。
图18F示出结合到书2050中的ID芯片2052。本发明应用于ID芯片2052中的电路。使用这样的结构，可以简化书店的流通管理、图书馆的循环管理等。在图18F中，使用保护膜2051来用于粘合，以防止ID芯片2052脱落，当然ID芯片2052可以通过粘合剂直接粘合或者结合到书2050的图书封面中。
图18G示出了与纸币2060成为一体的ID芯片2061。本发明应用于ID芯片2061中的电路。通过这样的结构，可以容易防止伪造纸币的流通。注意，ID芯片2061优选嵌入在纸币2060中，以防止由于纸币的特性导致ID芯片2061脱落。本发明既可以应用于纸币，也可以应用于由纸制成的诸如昂贵设备和护照的物体中。
图18H示出了结合到鞋2070中的ID芯片2072。本发明应用于RFID芯片2072中的电路。通过这样的结构，可以简化商品的制造商、流通管理等的识别。在图18H中，提供用于粘合的保护膜2071，以防止ID芯片2072脱落，当然ID芯片2022可以通过粘合剂直接粘合或者嵌入在鞋2070中。本发明既可以应用于鞋，也可以应用于诸如衣服和包的物体。
现在说明ID芯片被设置到各个物体中以便保护其安全的情况。从排除偷窃或者排除伪造的角度来考虑安全保护。
作为排除偷窃行为的实例，描述了将ID芯片设置到包的情况。如图25所示，ID芯片2502被设置到包2501。例如，ID芯片2502可以被设置在包2501的底部、侧面等。可以设置非常薄和紧凑的ID芯片2502而不破坏设计。此外，ID芯片2502是半透明的，因此对于偷窃者来说难以判断是否设置ID芯片2502。因此，偷窃者几乎不能拆卸ID芯片2502。
当带有ID芯片的包被偷窃时，借助于GPS(全球定位系统)等可以获得该包的当前位置信息。注意，GPS系统根据从GPS卫星接收的信号获得的时间差来进行定位。
至于除了这种偷窃物体之外的遗留物体或者遗漏物体，也可借助于GPS获得当前位置信息。
除了包之外，还可以将ID芯片设置到诸如汽车和自行车的交通工具、时钟或者附件上。
作为排除伪造的实例，下面说明将ID芯片设置到护照、证书等的情况。
图26A示出了具有ID芯片的护照2601。在图26A中，ID芯片2602被设置到护照2601的封面，当然它也可以被设置到另一页并且可以设置在封面的表面上，这是因为ID芯片2602是半透明的。或者是，可以将ID芯片2602嵌入在封面中，以被用于封面的材料等夹在中间。
图26B示出了具有ID芯片的证书2603。在图26B中，ID芯片2604被嵌入在证书2603中。例如，半透明的ID芯片2604可以设置在证书2603的印刷面上，使得ID芯片2604设置在证书2603的印刷面上并且被层压材料覆盖。或者是，ID芯片2604可以被嵌入在证书2603中，以被证书2603的材料夹在中间。
通过将ID芯片设置到这些物体，可以排除对其伪造。另外，通过将ID芯片设置其中，可以排除对包的伪造。可以设置非常薄和致密的ID芯片，而不损坏护照、证书等的设计。此外，ID芯片是半透明的，这样它可以被设置在其表面上。
另外，根据该ID芯片，可以简化护照、证书等的监督。另外，数据可以存储在ID芯片中而不需要向其中直接写入，从而可以保护我们的隐私。
使用图27描述了ID芯片被设置在诸如杂货的商品中用于安全控制的情况。
示出了带有ID芯片2703的标签2702和肉的包装2701(其上附着有标签2702)。ID芯片2703可以被设置在标签2702的表面上或者嵌入在标签2702中。注意，在诸如蔬菜的新鲜食品的情况下，ID芯片可以被设置在该新鲜食品的包装上。
ID芯片2703可以存储商品的基本信息，诸如产地、制造商、包装日期以及到期日，以及应用信息，诸如使用该商品进行烹饪的实例。不需要被重写的基本信息优选存储在不能被重写的存储器中，诸如MROM。应用信息优选的存储在可以被重写和清除的存储器中，诸如EEROM。
另外，对于杂货的安全控制，重要的是可以获得处理前植物和动物的状态。考虑到这点，优选ID芯片可以嵌入植物和动物中，以便可以通过阅读器装置获得其上的数据。植物和动物上的数据包括繁殖地、饲料、饲养员以及其是否感染任何传染病。
另外，在ID芯片存储商品价格的情况下，与传统使用的条形码相比，可以在更短的时间内更简单地进行结帐。即，可以一次对多件具有ID芯片的商品结帐。在采用这样的方式读取多个ID芯片的情况下，需要给阅读器装置配置抗冲突功能。
另外，即使记录器和商品之间的距离较长时，也有可能对商品结帐，这取决于ID芯片的通信距离。该ID芯片还可以用于防止偷窃行为。
另外，ID芯片可以与其它信息媒质(诸如条形码和磁带)结合使用。例如，不需要重写的基本信息存储在ID芯片中，而需要被更新的数据(诸如关于折扣价格或者特价的数据)存储在条形码中，这是因为条形码不像ID芯片，条形码可以被容易地修改。
通过如上所述来设置ID芯片，可以增加针对消费者的数据量，以便消费者没有顾虑地购买商品。
下面说明将ID芯片设置到诸如啤酒瓶的商品上用于流通管理的情况。如图28A中所示，ID芯片2802设置到啤酒瓶。例如，借助于标签2801可以附着ID芯片2802。
ID芯片存储了诸如生产日期、制造地点以及其材料的基本信息。这样的基本信息不需要被重写，因此它们可以优选存储在不能被重写的诸如MROM的存储器中。另外，ID芯片存储个体信息，诸如啤酒瓶的递送地址、日期以及时间。例如，通过传送带2806的传送，当啤酒瓶2803通过记录装置2805时，递送地址、日期和时间可以被存储在标签2804中的ID芯片2807中。这种个体信息可以被存储在能够重写和清除的诸如EEROM的存储器中。
另外，可以优选构建一种系统，使得当购买商品上的数据通过网络从商店传送到物流管理中心时，记录装置、或者用于控制记录装置的个人计算机等计算递送的地址、日期和时间以存储在ID芯片中。
注意，啤酒瓶是成箱递送的。考虑到这点，有可能在每箱或多箱中设置一个ID芯片来存储个体信息。
对于可能存储多个递送地址的饮料来讲，通过设置ID芯片，可以减小手工输入所需要的时间，从而可以降低由于手工操作造成的输入错误。除此之外，可以减小在物流管理领域中最昂贵的劳动力成本。因此，设置ID芯片使得能在低成本下以更少错误进行物流管理。
另外，诸如与啤酒匹配的杂货和使用啤酒的处方的应用信息可以由接收者记录。随后，同时进行杂货等的广告，这样促使消费者购买。这样的应用信息优选存储在可以被重写和清除的诸如EEROM的存储器中。通过如上所述来设置ID芯片，可以增加针对消费者的数据量，以便消费者没有顾虑地购买商品。
下面描述具有ID芯片的制造物品以及基于用于制造控制的ID芯片的数据控制的制造设备(制造机器人)。
如今，在许多情况下制作独创的商品，在这些情况下生产线根据商品的独创数据来制造它们。例如，在汽车生产线中，其中可以适当地选择门的喷涂颜色，ID芯片被设置在汽车中并且基于ID芯片的数据来控制喷涂设备。因此，可以制作独创的汽车。
因此，通过在其中设置ID芯片，不需要预先控制将被送到生产线的汽车的顺序以及要具有相同颜色的汽车数量。相应地，不需要设置任何用于控制汽车数量和顺序、以及与其相对应的喷涂装置的程序。即，制造设备可以根据给每辆汽车设置的ID芯片数据来进行单独地操作。
如前面所述，可以在各个地方使用ID芯片。可以从存储在ID芯片中的数据获得关于制造的个体数据，从而可以根据该数据来控制制造装置。
接下来描述的是使用本发明的ID芯片的IC卡用作电子货币的情况。在图29中，使用IC卡2901来进行结算。IC卡2901具有本发明的ID芯片2902。在使用IC卡2901中，使用了寄存器2903和阅读器/记录器2904。IC卡2901的货币金额存储在ID芯片2902中，并且关于该金额的数据可以通过非接触方式由阅读器/记录器2904读取，从而发送到寄存器2903中。寄存器2903确认IC卡2901中的货币金额大于将进行结算的结算量。然后，IC卡2901中的与结余有关的数据发送到阅读器/记录器2904。阅读器/记录器2904可以将该该与结余有关的数据写入IC卡2901的ID芯片2902中。
可以给阅读器/记录器2904配置用于输入密码的键盘2905，以便可以由第三方使用IC卡2901进行未授权的结算。
注意，该实施例仅仅描述了一个实例，本发明并不限于这些应用。
如前面所述，本发明的应用范围如此广泛，以至于本发明可以用作各种物体的个体识别的芯片。该实施例可以结合上述实施模式和多个实施例中的任一结构实施。

Claims (32)

1.一种位于绝缘衬底上的半导体器件，包括：
调制电路；
解调电路；
逻辑电路；
存储电路；以及
天线电路，
其中调制电路和解调电路电连接到天线电路；
其中解调电路连接到逻辑电路；
其中存储电路具有存储逻辑电路的输出信号的功能；以及
其中存储电路是使用熔丝元件的熔丝存储电路。
2.根据权利要求1的半导体器件，其中熔丝存储电路包括仅被写入数据一次的控制电路。
3.一种位于绝缘衬底上的半导体器件，包括：
调制电路；
解调电路；
逻辑电路；
存储电路；以及
天线电路，
其中调制电路和解调电路电连接到天线电路；
其中解调电路连接到逻辑电路；
其中存储电路具有存储逻辑电路的输出信号的功能；
其中存储电路是使用熔丝元件的熔丝存储电路；以及
其中逻辑电路根据存储在存储电路中的数据来控制是否可以进行存储电路的写入。
4.根据权利要求1的半导体器件，其中熔丝元件通过烧断金属布线来执行存储操作。
5.根据权利要求3的半导体器件，其中熔丝元件通过烧断金属布线来执行存储操作。
6.根据权利要求1的半导体器件，其中熔丝元件通过熔化半导体薄膜来执行存储操作。
7.根据权利要求3的半导体器件，其中熔丝元件通过熔化半导体薄膜来执行存储操作。
8.根据权利要求1的半导体器件，其中熔丝元件通过短路绝缘膜来执行存储操作。
9.根据权利要求3的半导体器件，其中熔丝元件通过短路绝缘膜来执行存储操作。
10.根据权利要求1的半导体器件，其中通过整流天线电路输出的信号和升高该天线电路输出信号的电压来获得用于熔丝存储电路执行存储操作的电能。
11.根据权利要求3的半导体器件，其中通过整流天线电路输出的信号和升高该天线电路输出信号的电压来获得用于熔丝存储电路执行存储操作的电能。
12.根据权利要求1的半导体器件，其中使用外部高压电源来获得用于熔丝存储电路执行存储操作的电能。
13.根据权利要求3的半导体器件，其中使用外部高压电源来获得用于熔丝存储电路执行存储操作的电能。
14.根据权利要求1的半导体器件，其中调制电路、解调电路、逻辑电路以及存储电路中的至少一个是由薄膜晶体管构成的。
15.根据权利要求3的半导体器件，其中调制电路、解调电路、逻辑电路以及存储电路中的至少一个是由薄膜晶体管构成的。
16.根据权利要求1的半导体器件，其中天线电路、调制电路、解调电路、逻辑电路以及存储电路整体形成在同一绝缘衬底上。
17.根据权利要求3的半导体器件，其中天线电路、调制电路、解调电路、逻辑电路以及存储电路整体形成在同一绝缘衬底上。
18.根据权利要求1的半导体器件，其中调制电路、解调电路、逻辑电路以及存储电路整体形成在同一绝缘衬底上，且天线电路形成在另一绝缘衬底上。
19.根据权利要求3的半导体器件，其中调制电路、解调电路、逻辑电路以及存储电路整体形成在同一绝缘衬底上，且天线电路形成在另一绝缘衬底上。
20.根据权利要求1的半导体器件，其中绝缘衬底是玻璃。
21.根据权利要求3的半导体器件，其中绝缘衬底是玻璃。
22.根据权利要求1的半导体器件，其中绝缘衬底是塑料。
23.根据权利要求3的半导体器件，其中绝缘衬底是塑料。
24.根据权利要求1的半导体器件，其中绝缘衬底是薄膜绝缘体。
25.根据权利要求3的半导体器件，其中绝缘衬底是薄膜绝缘体。
26.根据权利要求1的半导体器件，其中天线电路形成在调制电路、解调电流、逻辑电路和存储电路中的至少一个上。
27.根据权利要求3的半导体器件，其中天线电路形成在调制电路、解调电流、逻辑电路和存储电路中的至少一个上。
28.根据权利要求1的半导体器件，其中输入到天线电路的信号是射频信号。
29.根据权利要求3的半导体器件，其中输入到天线电路的信号是射频信号。
30.分别包括根据权利要求1的半导体器件的IC卡、IC标签、RFID、应答器、纸币、昂贵的仪器、护照、电子设备、包以及衣服。
31.分别包括根据权利要求3的半导体器件的IC卡、IC标签、RFID、应答器、纸币、昂贵的仪器、护照、电子设备、包以及衣服。
32.一种位于绝缘衬底上的半导体器件，包括：
调制电路；
解调电路；
逻辑电路；
存储电路；以及
天线电路，
其中调制电路和解调电路电连接到天线电路；
其中解调电路连接到逻辑电路；
其中存储电路具有存储逻辑电路的输出信号的功能；以及
其中存储电路只能被重写数据一次。
CN2005100078789A 2004-02-06 2005-02-06 半导体器件 Expired - Fee Related CN1652151B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30681/2004 2004-02-06
JP30681/04 2004-02-06
JP2004030681 2004-02-06

Publications (2)

Publication Number Publication Date
CN1652151A true CN1652151A (zh) 2005-08-10
CN1652151B CN1652151B (zh) 2011-11-16

Family

ID=34824139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100078789A Expired - Fee Related CN1652151B (zh) 2004-02-06 2005-02-06 半导体器件

Country Status (3)

Country Link
US (3) US7699232B2 (zh)
KR (1) KR101137709B1 (zh)
CN (1) CN1652151B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979816B (zh) * 2005-12-07 2010-09-01 高菲欧股份有限公司 二极管电路及其箝位电路、二极管制造方法及其限压方法
CN102760243A (zh) * 2011-04-27 2012-10-31 北京同方微电子有限公司 一种用于非接触式智能卡多协议自适应选择电路
CN104520899A (zh) * 2012-06-22 2015-04-15 日本电气株式会社 验证方法、验证系统、验证设备及其程序
CN108320007A (zh) * 2018-02-06 2018-07-24 常州印刷电子产业研究院有限公司 防伪标签及其控制方法
CN113032852A (zh) * 2021-03-12 2021-06-25 北京银联金卡科技有限公司 一种基于可编程电路的芯片防伪方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7494066B2 (en) 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7699232B2 (en) * 2004-02-06 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7663473B2 (en) * 2004-02-12 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, bills, securities, passport, electronic apparatus, bag, and clothes
JP4652087B2 (ja) * 2004-03-11 2011-03-16 株式会社半導体エネルギー研究所 半導体装置
GB0411577D0 (en) 2004-05-24 2004-06-23 Ivf Ltd Identification of biological samples
WO2005119779A1 (en) * 2004-06-03 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method of the same
EP1787242B1 (en) 2004-09-10 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2006068286A1 (en) * 2004-12-24 2006-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4884784B2 (ja) * 2005-01-28 2012-02-29 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体装置
DE102005036303A1 (de) * 2005-04-29 2007-08-16 Giesecke & Devrient Gmbh Verfahren zur Initialisierung und/oder Personalisierung eines tragbaren Datenträgers
WO2006126728A1 (en) * 2005-05-27 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20060267769A1 (en) * 2005-05-30 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Terminal device and communication system
EP1899902B1 (en) * 2005-05-30 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US7533614B1 (en) 2005-09-08 2009-05-19 Reich Ronald E Memory enhanced ammunition cartridge and method of making and using the same
US20070075396A1 (en) * 2005-09-30 2007-04-05 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
GB2437107A (en) * 2006-04-13 2007-10-17 Sharp Kk Programmable read-only memory
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
WO2008041716A1 (en) * 2006-10-04 2008-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4766437B2 (ja) * 2006-10-11 2011-09-07 コヴィオ インコーポレイテッド マルチモードタグとマルチモードタグの作製方法および使用方法
KR101416876B1 (ko) * 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
US7994607B2 (en) * 2007-02-02 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5525694B2 (ja) 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR100932064B1 (ko) * 2007-09-04 2009-12-15 한국전자통신연구원 Ｒｆｉｄ 태그 및 그 제어 방법
DE102007046679B4 (de) * 2007-09-27 2012-10-31 Polyic Gmbh & Co. Kg RFID-Transponder
KR20110069831A (ko) * 2008-10-03 2011-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 변조회로 및 그것을 갖는 반도체장치
JP5762723B2 (ja) 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
KR101780748B1 (ko) 2010-02-19 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그
WO2011125455A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
JP2011234183A (ja) * 2010-04-28 2011-11-17 Sony Corp 通信装置および通信方法
CN102004939B (zh) * 2010-11-30 2012-05-30 电子科技大学 一种用于超高频射频识别标签芯片的解调电路
US8427203B2 (en) * 2011-02-25 2013-04-23 The United States Of America As Represented By The Secretary Of The Air Force Reconfigurable memristor-based computing logic
KR101240256B1 (ko) * 2011-03-28 2013-03-11 에스케이하이닉스 주식회사 반도체 집적회로
WO2016170444A1 (ja) 2015-04-21 2016-10-27 株式会社半導体エネルギー研究所 半導体装置、又はそのシステム

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258673A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd 半導体記憶装置
JPS62172739A (ja) 1986-01-24 1987-07-29 Nec Corp 半導体集積回路
JPH04307757A (ja) 1991-04-04 1992-10-29 Nec Corp 半導体装置およびその製造方法
JP3076113B2 (ja) * 1991-10-31 2000-08-14 九州日本電気株式会社 電圧検出回路
US5214409A (en) 1991-12-03 1993-05-25 Avid Corporation Multi-memory electronic identification tag
US5257011A (en) 1991-12-03 1993-10-26 Avid Corporation Data altering means for multi-memory electronic identification tag
JP3293893B2 (ja) * 1991-12-09 2002-06-17 株式会社東芝 半導体不揮発性記憶装置の製造方法
WO1994000921A1 (en) * 1992-06-25 1994-01-06 Nippondenso Co., Ltd. Mobile object identification device
US5499017A (en) 1992-12-02 1996-03-12 Avid Multi-memory electronic identification tag
JP3170101B2 (ja) 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
JP2914171B2 (ja) * 1994-04-25 1999-06-28 松下電器産業株式会社 半導体メモリ装置およびその駆動方法
JPH0962808A (ja) * 1995-08-25 1997-03-07 Mitsubishi Electric Corp 非接触ｉｃカード及び非接触ｉｃカードシステム
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US5732401A (en) 1996-03-29 1998-03-24 Intellitecs International Ltd. Activity based cost tracking systems
EP0825611B1 (en) * 1996-08-22 2003-04-09 STMicroelectronics S.r.l. Multilevel non-volatile memory devices
JPH10135882A (ja) * 1996-10-24 1998-05-22 Toshiba Corp 非接触式情報記録媒体及びそのデータ送信方式
JP4042182B2 (ja) * 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JPH1166248A (ja) * 1997-08-12 1999-03-09 Mitsubishi Electric Corp 非接触型ｉｃカード
JPH1173481A (ja) 1997-08-28 1999-03-16 Hitachi Ltd 非接触型ｉｃカード
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JPH11297963A (ja) 1998-04-10 1999-10-29 Toshiba Corp 電荷蓄積容量素子及びその製造方法、半導体記憶装置及びこれを用いたｉｄカード
JP2000020665A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
JP2000022162A (ja) * 1998-07-06 2000-01-21 Advanced Display Inc 液晶表示装置の製法
JP2000293996A (ja) 1999-02-03 2000-10-20 Seiko Instruments Inc メモリ回路
JP3967487B2 (ja) 1999-02-23 2007-08-29 株式会社東芝 Ｉｃカード
US6323534B1 (en) * 1999-04-16 2001-11-27 Micron Technology, Inc. Fuse for use in a semiconductor device
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
CN100458763C (zh) 1999-12-28 2009-02-04 松下电器产业株式会社 信息存储媒体、非接触ic标签、访问装置、访问系统、寿命周期管理系统、输入输出方法及访问方法
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
JP3614747B2 (ja) 2000-03-07 2005-01-26 Ｎｅｃエレクトロニクス株式会社 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器
JP3885922B2 (ja) * 2000-03-07 2007-02-28 株式会社ルネサステクノロジ 半導体チップとそれを用いたｉｃカード及びｒｆｉｄ
JP3696477B2 (ja) * 2000-04-06 2005-09-21 松下電器産業株式会社 アクセスシステム
JP2002074999A (ja) * 2000-08-23 2002-03-15 Sharp Corp 不揮発性半導体記憶装置
JP4055103B2 (ja) * 2000-10-02 2008-03-05 株式会社ルネサステクノロジ 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法
JP4907011B2 (ja) * 2001-04-27 2012-03-28 株式会社半導体エネルギー研究所 不揮発性メモリとその駆動方法、及び半導体装置
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6954084B2 (en) * 2002-02-11 2005-10-11 Seiko Epson Corporation Logic circuits using polycrystalline semiconductor thin film transistors
JP3940014B2 (ja) * 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
JP2004056089A (ja) * 2002-05-31 2004-02-19 Sharp Corp Ｉｃカード
KR20050073483A (ko) * 2002-10-24 2005-07-13 토레 엔지니어링 가부시키가이샤 비접촉 아이디 카드류 및 그의 제조방법
JP3929887B2 (ja) * 2002-12-25 2007-06-13 株式会社東芝 半導体集積回路、半導体集積回路モジュール、および、情報機器
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US7851124B2 (en) * 2003-06-03 2010-12-14 Mitsui Chemicals, Inc. Composition for forming wiring protective film and uses thereof
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7699232B2 (en) * 2004-02-06 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7663473B2 (en) * 2004-02-12 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, bills, securities, passport, electronic apparatus, bag, and clothes
JP4652087B2 (ja) * 2004-03-11 2011-03-16 株式会社半導体エネルギー研究所 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979816B (zh) * 2005-12-07 2010-09-01 高菲欧股份有限公司 二极管电路及其箝位电路、二极管制造方法及其限压方法
CN102760243A (zh) * 2011-04-27 2012-10-31 北京同方微电子有限公司 一种用于非接触式智能卡多协议自适应选择电路
CN102760243B (zh) * 2011-04-27 2016-02-17 北京同方微电子有限公司 一种用于非接触式智能卡多协议自适应选择电路
CN104520899A (zh) * 2012-06-22 2015-04-15 日本电气株式会社 验证方法、验证系统、验证设备及其程序
CN104520899B (zh) * 2012-06-22 2019-07-05 日本电气株式会社 验证方法、验证系统、验证设备及其程序
CN108320007A (zh) * 2018-02-06 2018-07-24 常州印刷电子产业研究院有限公司 防伪标签及其控制方法
CN113032852A (zh) * 2021-03-12 2021-06-25 北京银联金卡科技有限公司 一种基于可编程电路的芯片防伪方法

Also Published As

Publication number Publication date
US8430326B2 (en) 2013-04-30
US7946503B2 (en) 2011-05-24
KR101137709B1 (ko) 2012-07-13
US7699232B2 (en) 2010-04-20
CN1652151B (zh) 2011-11-16
US20050174845A1 (en) 2005-08-11
US20110220725A1 (en) 2011-09-15
US20090284310A1 (en) 2009-11-19
KR20060041745A (ko) 2006-05-12

Similar Documents

Publication Publication Date Title
CN1652151A (zh) 半导体器件
CN1655186A (zh) 半导体器件
CN1930580A (zh) 半导体设备、无线芯片、ic卡、ic标签、应答器、帐单、证券、护照、电子设备、书包和服装
CN1922727A (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
CN1655187A (zh) Id标号,id标签和id卡
CN1918663A (zh) 非易失性存储器
CN1914735A (zh) 薄膜集成电路的制造方法和元件基片
CN1638094A (zh) 薄膜集成电路器件及非接触式薄膜集成电路器件的制造方法
CN1734750A (zh) 制造薄膜集成电路和元件衬底的方法
US7658333B2 (en) Semiconductor device
JP4718850B2 (ja) 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類
CN1519775A (zh) 卡以及利用该卡的记帐系统
CN1910600A (zh) Id标记、id卡和id标签
CN1658233A (zh) 集成电路，半导体器件和id芯片
CN1922721A (zh) 半导体器件
CN1926561A (zh) Id芯片和ic卡
CN101064333A (zh) 存储器件以及半导体器件
JP4836466B2 (ja) 半導体装置
CN1870261A (zh) 半导体器件及其制造方法
CN1910598A (zh) 膜状物品及其制作方法
CN1873998A (zh) 半导体器件及其制造方法
CN1697187A (zh) 半导体集成电路、半导体器件和半导体集成电路的制造方法
CN1894803A (zh) 半导体器件及其制造方法
CN1992351A (zh) 半导体器件及其制造方法
CN101064321A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

Termination date: 20180206