CN1656567A - 使用预先擦除步骤擦除闪存的方法 - Google Patents

使用预先擦除步骤擦除闪存的方法 Download PDF

Info

Publication number
CN1656567A
CN1656567A CNA038118637A CN03811863A CN1656567A CN 1656567 A CN1656567 A CN 1656567A CN A038118637 A CNA038118637 A CN A038118637A CN 03811863 A CN03811863 A CN 03811863A CN 1656567 A CN1656567 A CN 1656567A
Authority
CN
China
Prior art keywords
advance
sector
erasing
voltage
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038118637A
Other languages
English (en)
Other versions
CN100470679C (zh
Inventor
李宾宽
D·汉密尔顿
K·坦派尔若杰
刘智征
何毅
郑伟
陈伯苓
M·范博斯科克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1656567A publication Critical patent/CN1656567A/zh
Application granted granted Critical
Publication of CN100470679C publication Critical patent/CN100470679C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Abstract

一种擦除闪存单元扇区的方法，其中对该闪存单元扇区施加第一组预设的预先擦除电压(步骤402)。在施加第一组预设的预先擦除电压之后，判定是否应该在闪存单元扇区上施加另一组的预设预先擦除电压(步骤410)。假使无须施加另一组预设预先擦除电压，则对扇区进行标准擦除过程(步骤411)。

Description

使用预先擦除步骤擦除闪存的方法
技术领域
本发明是通常关于一种闪存系统及一种在闪存系统中用于擦除闪存单元的方法。确切地说，本发明是关于一种双位闪存系统，以及一种在闪存系统中用于擦除双位闪存单元阵列的扇区的方法。更确切地说，本发明是关于一种双位闪存系统，以及一种擦除某一扇区的方法，该方法对双位闪存系统中的所有位提供擦除的一致性，且该方法提高了擦除程序的速度。
背景技术
闪存是一种电子存储媒介，可重新写入并可维持所写入的内容而无须消耗能源。闪存器件一般具有十万次至三十万次的写入周期。不像可擦除单个字节的动态随机存取存储器(dynamic random accessmemory；简称DRAM)芯片以及静态随机存取存储器(static randomaccess memory；简称SRAM)芯片，闪存一般以一个固定的多位区块或扇区而加以擦除及写入。由可在原处擦除的电可擦除只读存储器(EEPROM)芯片技术衍生出了较为便宜且密度较高的闪存。这一种EEPROM的新范畴导致了一种重要的非易失性存储器的出现，其结合了EPROM的高密度与EEPROM的电性可擦除的优势。
已知的闪存解释为具有一个单元结构，其中每一个单元可储存一个单一位的信息。在这种单一位存储器架构中，各个单元一般包括一个金属氧化物半导体晶体管(MOS)结构，其中具有源极、漏极以及在衬底或P阱中的沟道，还有覆盖该沟道的堆叠栅极结构。该堆叠栅极可进一步包括形成于P阱表面上的一个薄栅极介电层(有时称之为隧道氧化物)。该堆叠栅极还包括一个覆盖在隧道氧化物上的多晶硅浮栅，以及一个覆盖在该浮栅上的中间多晶硅(interpoly)介电层。该中间多晶硅介电层通常是由多层绝缘体所构成，例如由两层氧化物夹住一层氮化物的氧化物-氮化物-氧化物(Oxide-Nitride-Oxide；简称ONO)层。最后，多晶硅控制栅极覆盖在中间多晶硅介电层上。
控制栅极连接在一条与一行这种单元相关的字线，以在一个典型的NOR组态中形成扇区。此外，通过一条导体位线可将单元的漏极区域连接在一起。该单元的沟道可在源极与漏极之间传导电流，其是通过堆叠栅极结构在沟道中所产生的电场而加以控制。在NOR组态中，在单一列的各个晶体管的漏极端连接相同的位线。此外，各个闪存单元具有与不同字线连接的堆叠栅极端，且在阵列中的所有闪存单元均具有与共同源极端相连接的源极端。在操作上，个别的闪存单元通过其所对应的位线与字线使用周边译码器而加以寻址，并以控制电路进行程序化(写入)、读取、或擦除。
通过在该控制栅极上施加电压，并将源极接地以及将漏极通以高于源极的预定电压，以编程堆叠栅极闪存单元中的一个位。其结果为高电场通过隧道氧化物，导致产生一种称为“Fowler-Nordheim”穿遂现象。在发生Fowler-Nordheim穿遂效应的期间，位于核心单元沟道区域的电子穿透栅极氧化物而进入浮栅并被捕获在浮栅之中，因为中间多晶硅介电层以及隧道氧化物环绕在浮栅之外。因此，捕获的电子导致该单元的阈值(threshold)电压上升。这种由捕获电子所产生的单元阈值电压的改变(因而导致沟道电导的改变)导致了单元的将被编程。
为了擦除一个典型的单一位堆叠栅极闪存单元，可在源极之上施加一个电压，而将控制栅极保持在负的电位且允许漏极浮动。在这些条件下，在位于浮栅与源极之间的隧道氧化物中将形成一个电场。捕获在浮栅的电子流向并聚集在覆盖于源极区域的浮栅部分，并透过Fowler-Nordheim穿遂效应将电子由浮栅粹取出来，通过该隧道氧化物后注入源极区域。当电子由浮栅处移除后，该单元即已擦除。
在传统的单一位快闪存储元件中，进行擦除确认以决定在一个区块或单元集合中的每一单元是否已完全擦除。现行的单一位擦除确认方法提供了单元擦除的确认，而且倘若初始擦除确认失败，则对个别单元进行补充擦除。对单元的擦除状态再一次进行确认，并持续这样的过程直到成功地擦除该单元，或者将该单元判定为无法使用为止。
最近开发出了一种双位闪存单元，其允许在单一存储单元内储存两个位的信息。用于单一位堆叠栅极结构的传统编程及擦除确认方法已不足以适用于这类双位的器件。双位闪存结构并未采用浮栅，例如在ONO层的上方使用一层多晶硅层以提供字线的连接关系的ONO闪存器件。针对传统的单一位闪存器件所开发出来的技术并不适用于新的双位闪存单元。
双位闪存单元使用一种称为虚拟接地的结构，其中某一位的源极作为一个邻近位的漏极。在读取的操作过程中，最接近于被读取单元的接面是接地端，而该单元的另一侧是漏极端。这称之为反向读取。在编程及擦除时，该漏极转接至通以Vdrain电压而不是接地的最近接面，其用于读取及确认操作。双位操作的一个问题在于，因为存储单元阵列的整个扇区均被区块擦除(block erased)，典型的闪存阵列器件无法支持由相对较大数量的单元所产生的擦除电流，这些单元在双位擦除过程中同时被擦除。
因此，需要一种快速擦除闪存单元的方法，并以一种存储阵列器件的电荷泵所能支持的擦除电流的方式而加以擦除。
发明内容
依照本发明，可通过一种均匀擦除具有多个扇区阵列的双位闪存器件的整个扇区，而不至于超过闪存器件的标准电流源所能使用的电流的方法，来达成上述及其它的目的与优点。
依照本发明的第一方面，在一个扇区中的所有单元均预先编程，并通过施加至少一组预先擦除的电压以预先擦除扇区中的所有单元。
依照本发明的第二方面，在施加至少一组预先擦除的电压之后，对一个扇区中的所有单元进行擦除确认，假使所有单元均确认为已擦除，则对所有的单元进行软编程程序。
依照本发明的第三方面，假使在预先擦除期间之后，所有的单元均未确认为已擦除，则对所有的单元进行标准擦除程序。
依照本发明的第四方面，该至少一组预先擦除电压是为由一个金属选择屏蔽(metal option mask)层所预设的一组预设预先擦除电压，该金属选择屏蔽层是在制造闪存器件期间所施用的；或为在出货前之测试期间通过CAMs(Content Addressable Memories，内容可寻址存储器；简称CAMs)编程所预设的一组预设预先擦除电压。
依照本发明的第五方面，在施加该组初始预设的预先擦除电压后，即判定擦除脉冲的数目是否已超过或未超过为了初始该组预设的预先擦除电压而预设的擦除脉冲数目。若未超过，则以该阻初始的预先擦除电压对该扇区施加额外的脉冲。假使所施加的脉冲数目等于为了初始该组预设的预先擦除电压而预设的擦除脉冲数目，则判定是否需要施加另一组预设的预先擦除电压。如果不，则进入标准擦除程序，如果需要施加另一组预设的预先擦除电压，则将下一组预设的预先擦除电压施加至该扇区。
依照本发明的第六方面，在完成施加该组预设的预先擦除电压之后，且假设该扇区并未确认为已擦除，则针对该扇区进行标准擦除程序。
因此，所描述的发明提供了一种均匀擦除闪存器件的整个扇区的方法，而不至于减低擦除的速度，且不至于超过源自于标准电荷泵的可用电流。
通过阅读以下的详细说明并配合所附图标可进一步理解本发明。因为对于本领域技术人员而言，可通过以下的详细说明而轻易地理解本发明，故所显示及描述的本发明实施例均是以实施本发明的最佳方式来加以说明。应当理解的是，本发明可通过其它实施例而加以实施，并且就不同方面而言，可以对本发明的许多细节进行修改，而所有这些修改均未偏离本发明的范畴。因此，所有的图标与详细的说明在本质上均属于说明的性质而非用以限定本发明。
附图说明
本发明的新颖特质与特征均阐明于所附的权利要求中。然而，发明本身与较佳的实施方式，以及其进一步的目的与优点，将通过参考以上说明实施例的详细说明并配合所附图标而得到最佳的理解，其中：
图1是一个示例的双位存储单元的侧剖面图，其中显示本发明可施行的不同方面；
图2A是显示一个阵列部分的互连关系的概要图；
图2B显示与闪存单元扇区的擦除部分相关的方法的问题；
图3显示一个用于实施本发明不同方面的系统的方块概要图；
图4是一个流程图，显示依照本发明而使用步级预先擦除电压的方法。
具体实施方式
现在开始详细说明本发明的具体实施例，实施例说明了本案发明人为了实施本发明于目前所能思及的最佳实施方式。
现参照图1，其中说明可实施本发明的一个或多个不同方面的双位存储单元10的一个范例。该存储单元10包含一个氮化硅层16，夹于一个上二氧化硅层14与一个下二氧化硅层18之间，以形成所谓的ONO层30。在该ONO层30之上形成一个多晶硅层12，并提供与存储单元10的字线连接。在第一区域4之下的该ONO层30的下方布置有一条第一位线32，并在第二区域6之下的该ONO层30的下方布置有一条第二位线34。位线32及34由一种导体材料24所形成。在各条位线32及34的两端提供硼核心注入20，其中位线与下二氧化硅层18相接或沿着整个晶体管。该硼核心注入具有比P型衬底9还要重的掺杂，并协助控制存储单元10的VT。单元10位于P型衬底9之上并具有由N+砷注入所形成的位线32及34的导电部分24，使得沟道8横跨P型衬底9而形成。存储单元10为具有通过N+砷注入部分24所形成的可交换源极与漏极部分的单一晶体管，该N+砷注入部分24位于P型衬底区域9之上且具有一个形成作为多晶硅字线12的部分的栅极。
氮化硅层16形成一个电荷捕获层。通过在作为漏极端的位线上与栅极上施加一个适当的电压，并将作为源极端的源极位线接地而完成编程单元的动作。所施加的电压沿着沟道形成电场，造成电子的加速并由衬底层9跃入氮化物层16，这称之为热电子注入。因为电子在漏极获得最多的能量，这些电子因此受到捕获并保留在接近漏极的氮化物层16之中。一般说来单元10是均匀的，且漏极与源极是可交换的。因为氮化硅层16不导电，故可将第一电荷26注入接近中心区域5的第一端的氮化物16中，且可将第二电荷28注入接近中心区域5的第二端的氮化硅层16中。因此，假使电荷不会移动，则每一个单元有两个位可用，而不是一个位。
如上述，第一电荷26可储存于中心区域5的第一端的氮化硅层16中，且第二电荷28可储存于中心区域5的另一端之中，使得每个存储单元10可放置两个位。双位存储单元10是对称的而允许漏极和源极可交换。因此，当编程左位C0时，第一字线32可当作漏极端而第二字线34可当作源极端。同样地，第二位线34可当作漏极端而第一位线32可当作源极端以编程右位C1。
现在请参考图2A，其中显示单元扇区200的一部分。该扇区是双位闪存单元的阵列，例如图1中所显示与说明的单元10。该单元扇区200的部分包括位线控制器202及字线控制器204，以于扇区200的不同操作(例如，编程、读取、确认、擦除等动作)中进行对I/O的译码。该位线控制器202与字线控制器204透过一个系统控制器(未图标)或类似的装置而接收地址总线信息。诸如单元10的双位闪存单元以m行及n列的方式形成。各个单元的栅极均以成行的方式与一条共同的字线相连接，例如字线WL0、WL1、WL2及WLm。各个单元的各位均以成列的方式与一条共同的位线相连接，例如位线BL0、BL1、BL2及BLn。
图2A及表1中说明一组特定的电压参数以针对具有第一位C0与第二位C1的双位存储单元10进行读取、编程及单边擦除。
表1
  操作     单元     栅极   位线0     位线1   备注
  读取     C0     4.7v   0v     1.2v   互补位
  读取     C1     4.7v   1.2v     0v   正常位
  编程     C0     Vpp   5到6v     0v   热电子
  编程     C1     Vpp   0v     5到6v   热电子
双边擦除     C1，C0     -3到-6v   5到6v     5到6v   热电子注入
单边擦除     C0     -3到-6v   5到6v     浮动   热电子注入
单边擦除     C1     -3到-6v   浮动     5到6v   热电子注入
图2B显示了被区分为不同逻辑部分212至218的存储器件的扇区210，其原因将于下文中予以讨论。部分212至218的边界由线220、222、224、226及228所指示，其也表示由邻近单元所共享的位线。将存储器件区分为部分212至218是因为假使擦除整个扇区，则通过该器件的总擦除电流将超过在标准擦除电压下来自于典型器件电荷泵的该器件的可用电流。图2B为避免高电流的一种方法的说明，其中存储器件的扇区划分成逻辑部分212至218，而使得一次能擦除扇区的一部分。虽然一次擦除扇区的一部分在擦除过程期间降低了存储器件中的电流，但仍旧存在其它的问题。这个问题在于某些位是单边擦除而其它位则是双边擦除。由230所指示的单元列与由232所指示之单元列共享由线222所代表的位线，而由234所指示的单元列与由236所指示的单元列共享由线224所代表的位线。因此，每一次擦除部分212时该位列238的列也将被擦除，因为栅极擦除电压将施加在位列238的单元栅极之上(在扇区中的所有单元具有共同的字线)，且漏极擦除电压将施加在部分212的所有位线上，包括由线222所代表的位线。虽然意图擦除的位是位于部分212的单元中，部分212包括在列230中的单元，由238所指示的位也被擦除。同样地，当擦除部分214时，将一并擦除位列240。因此，在单元列232及240中的位是单边擦除，而在剩余列中的位则是双边擦除。如同本领域所熟知的，在单边擦除与双边擦除的位之间的非均匀性特征将导致存储器件操作的问题。
图3是用于擦除整个存储阵列的扇区，而无须将存储阵列的扇区区分为数个如图2B所示的逻辑部分，以及不至于超过存储器扇区电荷泵的最大可用电流的方法的流程图。该方法使用一个预先擦除过程，其中将一组或多组阶梯式预先擦除电压施加于整个存储阵列的扇区，并以一组或多组预先擦除电压的每一个小于最大存储器扇区电荷泵的最大可用电流的方式而加以进行。应当理解的是，各组的阶梯式预先擦除电压用于在各步骤中降低单元的VT，其用于降低带至带(band-to-band)的电流，因此降低了电荷泵所要求的电流量。如已知，在较低输出电压之下电荷泵可供应较多的电流。
表2列出了一些阶梯式擦除电压，其可于预先擦除过程期间施加在单元之上。不同组预先擦除电压的数量，以及施加在特定存储器件的各组预先擦除电压的施加顺序通过在制造该存储器件期间所应用的掩膜或者通过已编程的CAMs来进行预设。不同组的数量与预先擦除电压的施加顺序，以及各组预先擦除电压的擦除脉冲的数目均是在预先制造特征过程期间通过计算机仿真、经验测试，或者通过测试预先制造的样本来决定。例如，对于特定器件而言，可能仅须施加一组预先擦除脉冲。在另一个范例中，施加第1组的预先擦除脉冲(如以下的表2)之后，可能接着对该器件施加第2组或第3组，或者所有的三个组的预先擦除脉冲。在另一个范例中，可能仅施加第3组。此外，预先擦除脉冲的数目可依照掩膜中所预设的而有所不同。例如，在表2的各个集合中，预先擦除脉冲的数目可能为1或者大于1。
表2
第1组预先擦除脉冲   脉冲编号   Vgate＝-8v   Vdrain＝5v
第2组预先擦除脉冲   脉冲编号   Vgate＝-7.5v   Vdrain＝5.3v
第3组预先擦除脉冲   脉冲编号   Vgate＝-7v   Vdrain＝5.6v
标准擦除   脉冲编号   Vgate＝-6v   Vdrain＝6v
现在请再次参考图3，该擦除过程开始于步骤300。在扇区中的所有欲擦除的单元均在步骤302中予以编程。在步骤304中，依照本发明的预先擦除过程开始，并且其中的特定步骤将结合图4进行描述。如步骤306所示，步骤304中的预先擦除过程期间在施加各组预先擦除电压之后，进行一次擦除/确认步骤，且假设该扇区通过(擦除所有单元)，则略过步骤308中的标准擦除过程，而将步骤直接导入如步骤310所示的软编程步骤。假使任何在步骤306中的擦除/确认失败(且没有排定任何进一步的预先擦除电压组的预先擦除步骤)，于是将过程导入步骤308中的标准擦除过程，因为带至带电流已经降低。在步骤310的软编程完成之后，则将该擦除过程视为已完成，如步骤312所示。
图4是本发明运用预先擦除过程的流程图。该预先擦除过程始于步骤400。在步骤402中，将一组预先擦除电压施加在单元的扇区上。如上述，其中由表3所设定的预先擦除电压组是通过制造闪存器件时的掩膜所预设，或者通过编程的CAMs来预设。预先擦除电压组的施加数目及顺序、电压的值以及各组预先擦除脉冲的脉冲数目在一个预先特征过程期间来决定，且可以经验法则来完成，并通过测试预先生产的样本或通过使用根据其它闪存器件了解的参数所作的计算机仿真，并依据带至带电流的降低量而定。所施加的预先擦除电压可描述为第1组擦除脉冲、第2组擦除脉冲、第3组擦除脉冲的电压。在步骤402中施加初始预先擦除电压之后，在步骤404中进行一次确认擦除过程。假使该扇区被确认为已擦除，也就是，假使该扇区通过确认，则跳过任何进一步的预先擦除电压的施加过程以及标准的擦除过程，并在步骤406中直接进入软编程过程。假使该扇区并未通过步骤404中的擦除确认，则在步骤408中判定施加在该扇区上的擦除脉冲数目是否已超过在制造该存储器件期间所预设的擦除脉冲的预设数目。假使擦除脉冲尚未超过预设的擦除脉冲的数目，则将过程回到步骤402，其中进一步对该扇区已初始的电压施加额外的预先擦除脉冲。假使擦除脉冲的数目超过了预设的擦除脉冲数目，则在步骤410中判定是否将在该扇区上施加另一组预先擦除电压。如上述，预设的下一组预先擦除脉冲列表于表2中，且假使初始组的预先擦除脉冲如表2中所列出的第1组擦除脉冲，那么下一组的预先擦除脉冲可能是表2中所列出的第2组、第3组或所有其它的脉冲。假使初始组的预先擦除脉冲预设为第2组，那么下一组可能选自于表3中列出的第3组擦除脉冲或所有其它的擦除脉冲。假使在步骤410中判定为无须进一步施加预先擦除电压组，则将过程移到步骤411的标准擦除过程。假使在步骤410中判定为需要进一步施加预先擦除电压组，则在步骤412中施加下一组的电压。在步骤414中进行确认擦除过程。假使该扇区通过步骤414的确认擦除过程，则跳过任何进一步的擦除过程，并在步骤416中对该扇区进行软编程。假使该扇区无法通过步骤414中的擦除确认过程，则在步骤418中判定是否超过了下一组电压的擦除脉冲的预设数目。假使在步骤418中尚未超过擦除脉冲的预设数目，则将过程回到步骤412。假使在步骤418中已超过了擦除脉冲的预设数目，则将过程进入步骤420，其中判定在该扇区上是否应施加另一组的预先擦除电压。假使在该扇区上应该施加另一组预先擦除电压，则将过程回到步骤412。假使在步骤420中判定不需施加另一组的预先擦除电压，则将过程进入步骤411，并对该扇区进行标准擦除过程。
总而言之，本发明提供一种均匀地擦除整个闪存器件的扇区的方法，而不至于减低擦除的速度且不至于超过源自于标准电荷泵的可用电流。
以上所描述的本发明具体实施例是以说明及描述的目的而呈现。并非意图将上述的内容用于穷尽或限制本发明于所揭露的确切形式。在获益于以上的内容后，可进行显而易见的修饰或变更。选择并说明以上的实施例提供了本发明原理的最佳说明，而在实际应用上，以上的实施例使本领域普通技术人员得以在特定的情况下改变并修饰本发明以适用于不同的实施例。只要在合理、合法及均等的广度下解释所附录的权利要求，那么所有此类的修饰与变更均应视为涵盖于本发明的精神与范畴之内。

Claims (10)

1.一种擦除闪存器件的扇区的方法，该方法包含：
(a)在扇区中对所有单元进行编程(步骤302)；
(b)在扇区中对所有单元进行预先擦除(步骤304)；
(c)在扇区中对所有单元进行擦除确认(步骤306)；
(d)假使所有的单元均确认为已擦除，则进行软编程过程(步骤310)；以及
(e)假使所有的单元并未确认为已擦除，则开始标准擦除过程(步骤312)。
2.如权利要求1的方法，其中步骤(b)通过以下步骤完成：
(f)使用初始组的预设电压组预先擦除该扇区(步骤402)，其中该初始预设电压组通过在制造闪存器件的期间所应用的掩膜层预设的；
(g)确认擦除该扇区(步骤404)，而假使该扇区被确认为已擦除，则对该扇区进行软编程(步骤406)，否则进入步骤(h)；
(h)判定步骤(f)之中所施加的擦除脉冲数量，对于初始预设电压组而言是否超过擦除脉冲的预设数目(步骤408)，假使对于初始预设电压组而言，擦除脉冲的数目并未超过擦除脉冲的预设数目，则进一步施加额外的擦除脉冲(步骤402)，否则判定是否将施加另一组的预先擦除电压(步骤410)。
3.如权利要求2的方法，其中步骤(b)通过以下步骤完成：
(i)假使判定将对该扇区施加另一组电压，则通过下一组预设电压来对该扇区进行预先擦除(步骤412)；
(j)假使已对该扇区施加下一组电压，则对该扇区进行擦除确认(步骤414)，而假使该扇区确认为已擦除，则对该扇区进行软编程(步骤416)，否则进入步骤(k)；
(k)判定在步骤(i)中对于下一组预设电压而言，所施加的擦除脉冲的数目是否超过擦除脉冲的预设数目(步骤418)，且假设对于下一组预设电压而言，擦除脉冲的数目并未超过擦除脉冲的预设数目，则进一步施加额外的擦除脉冲，否则判定是否将施加另一组的预先擦除电压组。
4.如权利要求3的方法，进一步包含：
(l)重复步骤(i)至步骤(k)直到判定无须施加另一组的预先擦除电压组为止，其中：
(m)运用标准擦除过程。
5.如权利要求1的方法，其中该预先擦除包括使用具有介于-6伏特至-8伏特之间的栅极电压的脉冲。
6.如权利要求1的方法，其中该预先擦除包括使用具有介于5伏特至6伏特之间的漏极电压的脉冲。
7.如权利要求1的方法，其中该预先擦除包括使用在预先生产的特征化过程中所决定的预先擦除电压。
8.如权利要求1的方法，其中该预先擦除包括使用选自于多组预先擦除电压的一组预先擦除电压。
9.如权利要求1的方法，其中该闪存器件为双位闪存器件。
10.如权利要求1的方法，其中该闪存器件由虚拟接地结构(210)所构成。
CNB038118637A 2002-05-24 2003-04-22 使用预先擦除步骤擦除闪存的方法 Expired - Lifetime CN100470679C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/155,767 US20030218913A1 (en) 2002-05-24 2002-05-24 Stepped pre-erase voltages for mirrorbit erase
US10/155,767 2002-05-24

Publications (2)

Publication Number Publication Date
CN1656567A true CN1656567A (zh) 2005-08-17
CN100470679C CN100470679C (zh) 2009-03-18

Family

ID=29549160

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038118637A Expired - Lifetime CN100470679C (zh) 2002-05-24 2003-04-22 使用预先擦除步骤擦除闪存的方法

Country Status (9)

Country Link
US (1) US20030218913A1 (zh)
EP (1) EP1518247B1 (zh)
JP (1) JP2005527061A (zh)
KR (1) KR100960352B1 (zh)
CN (1) CN100470679C (zh)
AU (1) AU2003228669A1 (zh)
DE (1) DE60303511T2 (zh)
TW (1) TWI300566B (zh)
WO (1) WO2003100790A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568571A (zh) * 2010-12-10 2012-07-11 华邦电子股份有限公司 或非门型快取存储器与其过抹除验证与修复方法
CN103943147A (zh) * 2013-01-22 2014-07-23 飞思卡尔半导体公司 使用温度传感器自适应软编程非易失存储器的系统及方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
WO2005017911A1 (en) * 2003-08-13 2005-02-24 Koninklijke Philips Electronics N.V. Improved erase and read schemes for charge trapping non-volatile memories
WO2005094178A2 (en) 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
WO2006080063A1 (ja) * 2005-01-27 2006-08-03 Spansion Llc 半導体装置、アドレス割り付け方法及びベリファイ方法
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US8116142B2 (en) * 2005-09-06 2012-02-14 Infineon Technologies Ag Method and circuit for erasing a non-volatile memory cell
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US20070247924A1 (en) * 2006-04-06 2007-10-25 Wei Zheng Methods for erasing memory devices and multi-level programming memory device
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7746706B2 (en) * 2006-12-15 2010-06-29 Spansion Llc Methods and systems for memory devices
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP5112217B2 (ja) * 2008-08-07 2013-01-09 三星電子株式会社 不揮発性半導体記憶装置のチップ消去方法
US7986558B2 (en) * 2008-12-02 2011-07-26 Macronix International Co., Ltd. Method of operating non-volatile memory cell and memory device utilizing the method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31012A (en) * 1861-01-01 Caleb h
JPH07320488A (ja) * 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
KR980005016A (ko) * 1996-06-29 1998-03-30 김주용 플래쉬 메모리 소자의 소거방법
JP3211869B2 (ja) * 1996-12-10 2001-09-25 日本電気株式会社 不揮発性半導体メモリの消去方法及び消去装置
US6147904A (en) * 1999-02-04 2000-11-14 Tower Semiconductor Ltd. Redundancy method and structure for 2-bit non-volatile memory cells
US6198662B1 (en) 1999-06-24 2001-03-06 Amic Technology, Inc. Circuit and method for pre-erasing/erasing flash memory array

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568571A (zh) * 2010-12-10 2012-07-11 华邦电子股份有限公司 或非门型快取存储器与其过抹除验证与修复方法
CN102568571B (zh) * 2010-12-10 2016-03-09 华邦电子股份有限公司 或非门型快闪存储器与其过抹除验证与修复方法
CN103943147A (zh) * 2013-01-22 2014-07-23 飞思卡尔半导体公司 使用温度传感器自适应软编程非易失存储器的系统及方法

Also Published As

Publication number Publication date
TW200307947A (en) 2003-12-16
KR100960352B1 (ko) 2010-05-28
KR20050008725A (ko) 2005-01-21
DE60303511T2 (de) 2006-09-28
US20030218913A1 (en) 2003-11-27
WO2003100790A1 (en) 2003-12-04
JP2005527061A (ja) 2005-09-08
AU2003228669A1 (en) 2003-12-12
EP1518247B1 (en) 2006-02-08
TWI300566B (en) 2008-09-01
EP1518247A1 (en) 2005-03-30
CN100470679C (zh) 2009-03-18
DE60303511D1 (de) 2006-04-20

Similar Documents

Publication Publication Date Title
CN100470679C (zh) 使用预先擦除步骤擦除闪存的方法
US6160739A (en) Non-volatile memories with improved endurance and extended lifetime
US6657894B2 (en) Apparatus and method for programming virtual ground nonvolatile memory cell array without disturbing adjacent cells
US6639844B1 (en) Overerase correction method
CN100538897C (zh) 动态参考编程的算法
KR100297602B1 (ko) 비휘발성메모리장치의프로그램방법
US6747899B2 (en) Method and apparatus for multiple byte or page mode programming of a flash memory array
EP1729306A1 (en) NAND flash memory device with compacted cell threshold voltage distribution
CN101510442B (zh) 存储器阵列的操作方法
CN1647215A (zh) 使用双动态参考的用于多位闪存读取的系统和方法
JP2012517070A (ja) Ｎａｎｄベースｎｏｒ型フラッシュメモリにおける過消去管理
CN101558450A (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
JP2022052505A (ja) メモリデバイス
US7450417B2 (en) Nonvolatile semiconductor memory device
US6363014B1 (en) Low column leakage NOR flash array-single cell implementation
JPH1145986A (ja) 不揮発性半導体記憶装置
US7881123B2 (en) Multi-operation mode nonvolatile memory
US8116142B2 (en) Method and circuit for erasing a non-volatile memory cell
US6901010B1 (en) Erase method for a dual bit memory cell
US6934190B1 (en) Ramp source hot-hole programming for trap based non-volatile memory devices
CN1929030A (zh) 保护非易失性存储器单元免于过度擦除的方法和装置
CN111968691B (zh) 一种用于存储器阵列的编程方法及装置
CN1628358A (zh) 电荷注入方法
CN1536578A (zh) 非挥发性存储单元阵列的操作方法
KR100557220B1 (ko) 비 휘발성 메모리 셀을 구비한 반도체 장치의구동방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070413

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070413

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070413

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

Effective date of registration: 20070413

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160411

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090318