CN1667819A - 电路板及其制造方法 - Google Patents
电路板及其制造方法 Download PDFInfo
- Publication number
- CN1667819A CN1667819A CN200510054349.4A CN200510054349A CN1667819A CN 1667819 A CN1667819 A CN 1667819A CN 200510054349 A CN200510054349 A CN 200510054349A CN 1667819 A CN1667819 A CN 1667819A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- phase
- change layer
- phase change
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Abstract
在根据本发明的电路板(100)中,在衬底上,在包括能够在电绝缘态与导电态之间交替变化的相变材料的相变层(10)的至少一部分中,形成导电路径(20、21),所述导电路径通过相变层(10)中的相变已经转入导电态,其中所述相变材料包括硫族化物半导体,通过激光照射在电绝缘态与导电态之间变化,在结晶相中进入导电态,在非晶相中进入电绝缘态。以这种方式,通过把激光照射到相变层上、利用由能够在电绝缘态与导电态之间交替变化的相变材料形成的相变层中的相变,来形成导电路径,并且因此可以形成尺寸非常小的微型孔和导体。此外,随后的修复、再加工或微调也很容易。
Description
发明背景
1、发明领域
本发明涉及一种用来装配例如半导体器件等电子元件的电路板,以及制造这种电路板的方法。
2、现有技术的说明
近年来,随着电子设备的小型化和功能的日益提高,在增加构成这种电子设备的半导体器件的引脚数方面以及在这种元件的小型化方面都有所进步,而且在其上装配这些半导体器件的印刷板的布线数量和密度也显著地增加。更具体地,由于从这些半导体器件抽出的引线数和端子数的快速增加,所以促进了印刷板(电路板)的微型化。
在把半导体器件装配到FC(倒装片)的情况下,如今最前沿的细距水平是在40到50μm的范围内,并且用作层间连接技术的通孔和平台(lands)的大小分别为50μm和100μm。此外,预期到2010年,在FC装配中间距将达到20μm,并且在BGA(球栅阵列)装配中间距将达到36μm。
在取得布线小型化的工艺中,在使用蚀刻的情况下通常想采用更薄的铜箔,而在使用电镀的情况下通常使用半添加剂法或全添加剂法。尽管在布线小型化工艺中存在诸如高成本的问题,但是技术问题已经被相对地克服了。应当注意,可引用下面列举的专利文件1到7作为相关文献。
尽管专利文件1至4中公开的技术没有使用能够在绝缘态与导电态之间交替变化的相变材料(phase change material),但是通过使用激光照射改变电阻值来形成布线图形的导电部分。然而,这些技术具有下列问题。
专利文献1公开了一种技术,其中以激光照射AIN(氮化铝)衬底表面的预定区域,由此减小AIN的激光照射部分的电阻率,并且借此形成布线图形的导电部分。采用该技术,尽管确实可以以激光形成布线图形,除了必需的高能输出激光(最高输出100W的Nd:YAG激光)以外,材料成本也高于通常用于印刷板的材料的成本,并且因此包括安装成本和材料成本的制造成本变得更高,并且制造可以替代现今使用的印刷板的产品是极其困难的。此外,该技术是其中在衬底表面上形成布线图形的技术,并且在专利文件1中没有提到以激光形成通孔。此外,还存在其布线具有相对大的电阻值的问题。这是因为,在宽度为100μm以及长度为10mm的布线中,整个布线的电阻值近似为1ohm。
下述专利文献2至4公开了其中通过把能量束照射到用金刚石薄膜覆盖的金刚石涂层印刷电路板上来形成布线的技术。在专利文件4中,还展示了一种技术,其中通过在金刚石中引发相变来形成由石墨制成的通孔。然而,与如今广泛使用的印刷板相比,金刚石涂层印刷电路板需要特殊的制造工艺以形成金刚石薄膜,这在制造成本方面存在相当多的问题。此外,由于在进行激光照射时,采用氩激光器进行照射,所以与使用输出远远小于氩激光器的的半导体激光器的激光照射相比,该激光照射工艺是一种相对大范围的工艺。除此之外,由于激光照射而变为带黑色的形成的布线图形的(石墨)部分的电阻值近似为3ohm/cm,并且因此还存在相对大的电阻值的问题。应当注意,如公知的,从金刚石到石墨的相变是不可逆转的,不会发生从石墨到金刚石的相变。
此外,专利文献4和5公开了一种技术,其中通过在电绝缘表面上进行离子照射来形成导体图形。但是,采用该技术,得到可以用于布线的电导率是困难的或复杂的。该技术是一种其中在衬底表面上形成导体图形的技术,并且在专利文献5中没有提到以该技术形成通孔。此外,专利文献6和7公开了一种模制或膜形成的复合材料,其中通过光照射发生聚合,并且仅仅被照射的部分变为导电的。然而,采用这种导电聚合物制成的材料来得到可用作印刷板的布线的电导率是困难的。
专利文献1:JP H1-173505A
专利文献2:JP H3-268477A
专利文献3:JP H5-175359A
专利文献4:JP H5-36847A
专利文献5:JP H2-184095A
专利文献6:JP H3-297191A
专利文献7:JP H7-188399A
另一方面,在使用通孔的层间连接技术中,不仅仅仅是存在在形成高于现有水平的微型化通孔时所遇到的有关成本问题,而且还存在工艺难度。这是因为:由于不论是使用其中在钻孔工艺之后通过电镀来形成通孔的技术还是使用其中在激光处理之后通过电镀来形成通孔的技术,都存在着对于与物理孔处理相关的通孔形成的微型化的限制。
换句话说,采用基于钻孔的孔处理,最多可形成仅仅大约为100μm大小的通孔,并且采用使用CO2激光的孔处理,可以设法形成大小的范围为30到50μm的通孔。尽管还存在其中使用受激准分子激光器等的技术,但是由于考虑到高成本,不太可能实际使用这些技术。此外,当使用光刻工艺形成通孔时,存在由于纵横比所引起的限制,并且当必须使纵横比是例如2或更低时,在绝缘层的厚度为30μm时对于通孔直径的限制为15μm。
此外,如果要把孔(通孔)做小,则存在这样一个问题,即,通孔越小用导电材料填充孔就越难。当采用电镀、使用导电材料来填充孔时,考虑到电镀液的渗入情况,除非纵横比为2或更低,否则难以很好地填充孔。即使当采用导电浆、使用导电材料来填充孔时,可以填充直径最多为50μm的孔,并且采用导电材料来填充30μm或更小的孔在工艺上是极其困难的。
如果希望把减小电路板的表面积作为使电子器件微型化的一部分,那么当通孔的直径不能变得比现有水平更小时,通孔直径的限制尺寸就变为设计的瓶颈。换句话说,不能容易地形成极小的通孔已成为电路板微型化的障碍。
发明内容
为了解决上述常规问题,本发明提供一种电路板及其制造方法,在该电路板中,可形成非常小的通孔和导体。
根据本发明的电路板是这样的电路板,包括:
一个衬底,和
在该衬底上的一个相变层,所述相变层包含相变材料,该相变材料包括硫族化物(chalcogenide)半导体,并且通过激光的照射在处于非晶相的电绝缘态和处于结晶相的导电态之间变换,
其中在所述相变层中,由处于导电状态的相变材料限定导电路径。
注意到这里,其中所使用的短语“在该衬底上”应该广义地来解释,并且包括直接在衬底上形成或者是存在着插入的材料。
根据本发明的制造电路板的方法是一种用来制造电路板的方法,其中,在衬底上,在包括相变材料的相变层的至少一部分中,该相变材料能够在电绝缘态与导电态之间交替地变化,形成一条导电路径,该导电路径通过相变层中的相变已经进入导电态,
其中包括硫族化物半导体的相变材料,通过激光照射在电绝缘态与导电态之间变化,在结晶相中进入导电态,而在非晶相中进入电绝缘态,该方法包括以下步骤:
(a)通过沉积能够在电绝缘态与导电态之间交替地变化的相变材料,形成一个相变层;以及
(b)通过在所述相变层上照射激光,在所述相变层中形成包括相变材料的导电路径。
附图简述
图1是示意性地示出根据本发明的一个实施例的电路板构造的截面图;
图2A和2B是用于示意性地说明根据本发明的相同实施例的硫族化物半导体中的相变条件的图,图2A示出非晶态,而图2B示出了结晶态;
图3A和3B是用于说明根据相同的实施例形成通孔和从该通孔连续延伸的导体的步骤的截面图;
图4是示意性地示出根据相同实施例的电路板构造的截面图,在该电路板上形成第一相变层和第二相变层;
图5A到5D是用于说明制造根据本发明的不同实施例的电路板的方法的步骤的截面图;
图6A到6C是用于说明制造根据本发明的不同实施例的电路板的方法的步骤的截面图;
图7A到7D是用于说明制造根据本发明的不同实施例的电路板的方法的步骤的截面图;
图8A到8C是用于说明制造根据本发明的不同实施例的电路板的方法的步骤的截面图;
图9A到9E是用于说明制造根据本发明的不同实施例的电路板的方法的步骤的截面图;
图10A到10D是用于说明制造根据本发明的不同实施例的电路板的方法的步骤的截面图;
图11A到11D是用于说明制造根据本发明的不同实施例的电路板的方法的步骤的截面图;
图12是用于说明制造根据本发明的不同实施例的电路板的方法的顶视图;
图13是用于说明制造根据本发明的不同实施例的电路板的方法的透视图;
图14A和14B是用于说明制造根据本发明的不同实施例的电路板的方法的步骤的截面图;
图15是示意性地示出根据本发明的不同实施例的电路板构造的截面图;
图16A和16B是用于说明根据本发明的不同实施例进行微调整的工艺步骤的透视图;
图17A是使用根据本发明的不同实施例的相变通孔的电路板的截面图,而图17B是其顶视图;
图18A是使用根据本发明的不同实施例的相变通孔的电路板的截面图,而图18B是其顶视图;
图19A是使用根据本发明的不同实施例的相变通孔的电路板的截面图,而图19B是其顶视图;
图20A到20E是使用根据本发明的另一个不同实施例的相变通孔的电路板的顶视图;
图21A是根据本发明的不同实施例的导体缺陷的顶视图,而图21B是示出了缺陷修复的顶视图;
图22A到22D是本发明的不同实施例的步骤的截面图;
图23A是示出使用常规电镀法的连接结构的截面图,而图23B是其顶视图;
图24A是示出使用常规工艺的连接结构的截面图,该常规工艺使用导电浆,而图24B是其顶视图。
优选实施例
利用本发明,通过把激光照射到相变层上,利用相变层中的相变来形成导电路径,该相变层由能够在电绝缘态与导电态之间交替地变化的相变材料形成,因此可以形成非常小尺寸的微型通孔和导体。此外,根据本发明的硫族化物半导体的相变是可逆的,并且因此后序的修复、再制或微调也很容易。作为结果,可以提高产品的成品率。
可以单个使用根据本发明的电路板本身,也可以在衬底上形成而使用。当被单独使用时,将其首先构造在临时性衬底上,然后转移到最终衬底上。
在本发明的优选实施例中,导电路径是通孔和导体中的至少一种,而所述相变材料是由于激光照射而在电绝缘态和导电态之间变化的材料,并且所述导电路径由处于导电状态中的相变材料制成。
所述相变材料是经历了结晶相与非晶相之间的相变的材料。所述相变材料是硫族化物半导体。
在本发明的一个优选实施例中,在相变层中形成通孔来作为所述导电路径,并且在相变层的表面形成连接到该通孔的由金属制成的导体。
在本发明的一个优选实施例中,在相变层中形成通孔来作为所述导电路径,并且在该相变层上也形成由相变材料制成的导体。
在本发明的一个优选实施例中,形成连接到该通孔的导体。
在本发明的一个优选实施例中,形成多个通孔来作为所述导电路径,沿偏离电路板的法线(normal line)方向形成多个通孔中的至少一个。
在本发明的一个优选实施例中,还提供一个基底作为所述相变层的基底,在该基底上至少在其表面上形成导体层。
在本发明的一个优选实施例中,在所述相变层上形成另外一个相变层,并且同样在这个另外的相变层中形成导电路径且该导电路径由所述相变材料制成。
在制造本发明的电路板的方法中,优选地以半导体激光器来发射步骤(b)中的激光。
优选地在其中所述相变层是可旋转的状态中来发射步骤(b)中的激光。
在一个优选实施例中,在步骤(b)中,在相变层的表面中形成作为导电路径的导体,并且形成通孔作为从该导体的一部分延伸的导电路径。
本发明的电路板的制造方法还包括:在第二相变层上形成由相变材料制成的第三相变层的步骤,在第三相变层中通过从半导体激光器把激光照射到第三相变层来形成由相变材料制成的通孔的步骤,在第三相变层上形成由相变材料制成的第四相变层的步骤,以及在第四相变材料中通过从半导体激光器把激光照射到第四相变层来形成由相变材料制成的导体的步骤。
在本发明的电路板的制造方法中,形成第二相变层的步骤可以包括:把相变材料沉积到第一相变层上以便覆盖由金属制成的导体的步骤,以及使沉积的相变材料变平的步骤。
本发明提供了一种电路板,在该电路板上可以形成尺寸非常小的通孔。如上所述,尽管可以以常规技术使用钻孔形成直径约为100μm的通孔,或使用CO2激光形成最多在30到50μm近似范围内的通孔,但是形成尺寸比那更小的通孔在工艺上非常困难。
在这种情况下,发明人通过与常规技术不同的方法来检测通孔的形成,由此引出本发明。这不是一种在板上形成孔,然后用导电材料填充该孔的技术,而是一种其中不用形成孔,通过用半导体激光照射由相变材料制成的相变层来形成通孔的技术,该相变材料能够在电绝缘态与导电态之间交替地变化。通过使用这种方法,明显能够形成直径例如约为1μm的微型孔。
其中形成通孔的相变材料由其中通过相变(结晶相与非晶相之间的相变)来改变电阻值的材料制成,并且能够通过激光的照射来引起从电绝缘态(非晶相)到导电态(结晶相)的改变,通孔由处在导电态中的相变材料构成。对于相变材料,可以使用能够在结晶相与非晶相之间进行相变的硫族化物半导体。
可以使硫族化物半导体的电导率在室温下在结晶相与非晶相之间具有约为四或五个数量级的差异,此外,由于在室温下可以使硫族化物半导体稳定地保持为结晶相和非晶相,可以通过在电绝缘态和导电态之间的相变来形成电绝缘部分和导电部分(通孔等)。
由于可以通过用半导体激光在能够在电绝缘态与导电态之间交替变化的相变材料上进行照射来形成导电路径,因此根据本发明用于形成导电路径(通孔、导体等)的方法是有效的。还可以以良好的效率精确地形成微型孔,这是因为不必通过钻孔处理或激光处理来形成孔,然后,用导电材料填充这些孔。
优选,所述相变材料层的厚度在0.5到20μm的范围内,更优选在1到10μm的范围内。可以通过诸如旋涂、真空淀积和溅射法等方法来形成该相变材料层。此外,可以在该相变材料上提供一个保护层。可以使用厚度范围为10到100nm的介电材料来作为所述保护层。例如,可以使用ZnS-SiO2作为该介电材料。
本发明可应用于各种用途,例如柔性印刷板、双面衬底和多层板。
下面是参考附图对本发明的实施例进行的说明。本发明不限于下述实施例。为了简化说明,附图中,用相同的参考数字来表示具有基本相同功能的结构元件。
下面是参考图1和图2对根据本发明一个实施例的电路板进行的说明。图1是示意性地示出根据本实施例的电路板100的构造的截面图。
如图1所示的电路板100由相变层10和在相变层10上形成的导电路径20构成。相变层10由能够在电绝缘态与导电态之间交替变化的相变材料制成。如图1所示的实例中的导电路径20是通孔21,并且该通孔21由相变材料构成。这种相变材料是通过其在结晶相与非晶相之间进行相变的材料,并且相变是由,例如,光(激光)、热、电脉冲等所造成的。
构成相变层10和导电路径20(通孔21)的相变材料是至少通过激光的照射在电绝缘态与导电态之间变化的材料。在图1所示的实例中,导电路径20(通孔21)处在高电导率的晶态,而除了该导电路径20之外的、相变层10的其它区域处于电导率低于导电路径20的电导率的非晶态。导电路径20与除了该导电路径20之外的相变层10之间的电导率之差优选例如为至少104的数量级,或者更优选为至少105的数量级。
导电路径的电阻值优选在101至104S/cm的范围内。
在本实施例中,如图1所示,通过用半导体激光器50的激光52的照射造成相变材料的相变,来形成导电路径20(通孔21)。与用于开孔工艺应用的固态激光器(例如,YAG激光器)或气态激光器(例如,CO2激光器)相比,半导体激光器50的输出相当的低,并且因此可以把半导体激光器50称为低输出激光器。对照YAG激光器的输出,其例如为500W,或CO2激光器的输出,其例如为200W,半导体激光器50的输出可能最多例如为100mW(某些实例中在50到80mW的范围内)。可以使用基于GaAs的、基于InGaAsP的或基于GaN的半导体激光器来用于半导体激光器50。
在本实施例中,使用硫族化物半导体来作为所述相变材料。硫族化物半导体是一种包括至少一种硫族元素(即第六族元素)作为基本元素的合金。基于其混合比例或构成元素,可以使用不同特性的硫族化物半导体。本实施例的硫族化物半导体包括:作为主要组成成分的硫族元素(S、Se、Te)、和作为次要组成成分的磷族元素(例如As和Sb)。主要成分与次要成分的优选丰度(abundance ratio)是其中硫族元素与磷族元素的元素之比是在1∶0.1到1∶1的范围内的丰度。
硫族元素的主要组成成分是二配位的(two-coordinated),而磷族元素的次要组成成分是三配位的(three-coordinated),形成二维共价网络结构。以这种方式可以容易地引发相变。即,采用硫族化物半导体,键合(bonding)具有链式结构,并且因此该结构变为柔性的、且易于发生结构的重新调整。作为结果,可以保持结晶态和非晶态。应当注意,所述网络是以Van der Waals力键合,因此与完全由共价键构成的非晶半导体相比,所述网络在结构上是柔性的。非晶硫族化物也被称之为硫族化物玻璃(硫族元素化合物玻璃)。
采用基于Te-Ge-Sn-Au的和基于Sn-Te-Se的硫族化物半导体,可以使用光照射来引发非晶-结晶相变。此外,采用基于Te-As-Ge-Si的半导体,可以使用由例如电流所产生的热来引发非晶-结晶相变。其它实例包括基于Ge-Sb-Te的半导体和添加了As和Sb的基于Te的半导体。其中可以引发相变的合金的其它附加实例包括:作为基于两种成分的合金的GaSb,InSb,InSe,Sb2Te3和GeTe,和作为基于三种成分的合金的Ge2Sb2Te5,InSbTe,GaSeTe,SnSb2Te4和InSbGe,以及作为基于四种成分的合金的AgInSbTe,(GeSn)SbTe,GeSb(SeTe),和Te81Ge15Sb2S2。
图2A和2B是用于说明硫族化物半导体中的相变条件的示意图。通过施加例如焦耳热以结晶温度引发(参见箭头53)原子重新排列,以至于低导电率的非晶态51(图2A)转变为高导电率的结晶态55(图2B)。另一方面,当温度升高到熔点以上以熔化晶体,然后,立刻在温度快速降低之后,由于快速温度梯度,高导电率结晶态55(图2B)经由过冷液态(参见箭头54)变为低导电率非晶态51(图2A)。
在基底30上形成由相变材料制成的相变层10。基底30是其上至少在表面上形成导体层的衬底。在本实施例中,基底30的部分导体层(例如,平台)位于通孔21的底面的区域。基底30可以是例如刚性板(典型的印刷板),并且在本实施例中可以使用单面或双面刚性板。应当注意,图1中仅示出了单个通孔21,但是可以形成多个通孔21。
采用本实施例的电路板100,通过在相变层10上照射激光52来形成通孔21,因此可以把通孔21的尺寸(例如其直径)做得小。即,可以得到具有当通过以钻孔加工或激光加工来形成孔、并且然后以导电材料填充这些孔形成通孔时难以达到的通孔尺寸的电路板。
在制造例如尺寸(直径)范围为100μm到30μm或尺寸比这更大的通孔21时没有特别的问题,但是相对更小的尺寸具有巨大的技术意义。当通孔21的形状基本上为圆形时,通孔21的直径可能最多例如为10μm,并且当需要小的通孔直径时,直径可能最多例如为1μm(作为一个实例在0.1到0.5μm的范围内)。
能够制造小的通孔尺寸允许在连接到通孔的平台的均匀性的精度上存在误差(leeway),其结果是可以放松对电路板设计的限制,并且还可以取得在制造阶段能更容易地估计误差(容差)的效果。也就是说,当通孔与平台之间的均匀性的精度为±25μm时,如果试图采用一般制造方法来形成通孔直径为50μm的通孔,那么需要平台尺寸(例如直径)至少为100μm。另一方面,当使用本实施例的结构形成通孔直径为10μm的通孔时,平台尺寸(例如直径)为60μm就足够了,并且因此平台以一定的比例变小,而设计自由度的水平按此比例相应提高。此外,当保持平台尺寸为100μm时,该比例提供均匀性精确度方面的误差,以至于执行制造工艺变得容易且可以提高成品率。
此外,可以使用半导体激光器50作为激光52的照射源,并且因此还可以取得能够使设备成本下降的效果。与使用高输出激光器(例如CO2激光器)作为激光52的照射源相比,当使用半导体激光器50时,可以把相关设备成本减小到百分之一或更少。此外,半导体激光器50还易于操作,且在这方面还具有制造工艺方面的巨大价值。
此外,由于导电路径20由能够在电绝缘态与导电态之间交替变化的相变材料制成,即使一旦在已经形成之后,其具有能够通过特定的工艺再次被擦除的特殊性能。即,即使在从非晶态(图2中的参考数字“51”)相变为结晶态(图2中的参考数字“55”)之后,可以使形成导电路径20的硫族化物半导体再次变相,从结晶态(图2中的参考数字“55”)变为非晶态(图2中的参考数字“51”),并且因此可以擦除已经形成的导电路径20。以这种方法,即使当在错误的位置上形成导电路径20时,仍然可以擦除它,然后在正确的位置上再次形成导电路径20。
当制造本发明的电路板100时,首先可以通过在基底30上沉积相变材料来形成由处于非晶态的相变材料制成的相变层10,之后可以通过在相变层10上照射激光52形成由处于结晶态的相变材料制成的通孔21(导电路径20)。通过激光的光束直径可以调整通孔21的尺寸(直径)。对于相变层10的厚度没有特别的限制,但是在本实施例中它被设置在5到30μm的范围内。当在相变层10的上表面和下表面分别暴露出通孔21的上表面和下表面时,相变层10的厚度为通孔21的高度。
在如图1所示的结构中,可以在相变层10的表面形成一个金属导体,该金属导体连接到通孔21。此外,在相变层10中,远离通孔21,还可以形成由相变材料制成的导体(导电路径)。
此外,在相变层10中,还可以形成通孔21和与通孔21相连续地延伸的导体。这将参考图3A和3B来说明。
首先,如图3A所示,通过在基底30上的相变层10上移动激光52,在相变层10的表面上形成导体22(导电路径20)。导体22由相变材料制成。通过激光52的光束直径可以调整导体22的宽度,并且通过控制激光52的移动可以调整导体22的路径。
接下来,如图3B所示,当激光52到达想要形成通孔21的区域时,在此停止半导体激光器50的移动,并且通过激光52的固定照射,在相变层10中形成通孔21。以这种方式,可以获得一条导电路径20,其中导体22与通孔21为单个实体。应当注意,通孔21的位置不限于导体22的末端,可以是中心部分,并且可以在形成通孔21之后,形成与通孔21相连续地延伸的导体22。
采用该结构,在导体22与通孔21之间没有接缝,因此存在导体22与通孔21之间具有更优良的连接可靠性的优点。即,在常规通孔连接的情况下,通过使通孔部分(导电浆或电镀)与在该通孔部分上形成的平台部分接触来把它们连接在一起,并且因此当衬底在厚度方向上热膨胀时,可靠性下降。另一方面,采用图3B所示的结构,通孔21和导体22形成为作为单个实体连接在一起,因此不存在连接区域,且具有较好的连接可靠性。
此外,由于从开始就从相变材料形成导体22和通孔21,与相变层10类似,所以导体22与通孔21的热膨胀系数与相变层10的热膨胀系数相同或极为接近。因此,从那种意义上来说也具有优良的可靠性。此外,由于以相同材料连续性无接缝地形成导体22和通孔21,还可以避免通孔与导线之间的阻抗不匹配的问题。
本实施例的电路板100还可以是多层结构。图4示出在一个电路板100,其中在基底30上形成第一相变层10a和第二相变层10b。
在第一相变层10a中形成导电路径20(21和22),并且在第二相变层10b中同样形成导电路径20(21和22)。在图4所示的实例中,在第二相变层10b中形成的通孔21的底面与在第一相变层10a中形成的导电路径20(21和22)相接触。此外,在图4中所示的基底30中形成由金属制成的通孔32和位于通孔32的上表面和下表面的平台34。平台34可以是金属导体的一部分。在第一相变层10a中形成的通孔21电连接到基底30的平台34。
接着,参考图5A到6C来说明具有多层结构的本实施例的电路板100的制造方法。
首先,如图5A所示,当制备基底30之后,如图5B所示在基底30的表面上形成第一相变层10a。可以利用真空沉积或溅射、通过沉积相变材料来形成第一相变层10a。第一相变层10a可以由处于非晶态的硫族化物半导体制成,并且初始时是处于电绝缘态。
接着,如图5C所示,通过从半导体激光器50照射激光52,在第一相变层10中形成导体22。随后,如图5D所示,在第一相变层10a的预定位置上与导体22连续地形成通孔21。
接着,如图6A所示,在其中形成有导体22和通孔21的第一相变层10a上层叠第二相变层10b。随后,如图6B所示,通过来自半导体激光器50的激光52,在第二相变层10b中形成导体22。此后,如图6C所示,通过在第二相变层10b中形成通孔21,将第一相变层10a的导体22与第二相变层10b的导体22电连接,由此制造具有多层结构的本实施例的电路板100。
应当注意,通过进一步执行相同的工艺,可以制造具有三层结构或比三层更多的多层结构的电路板100。
此外,如图7A到8C所示,也可制造本实施例的电路板100。
首先,在如图7A所示制备基底30之后,如图7B所示,在基底30上形成第一相变层10a。接着,如图7C所示,通过在第一相变层10a上照射激光52来形成通孔21。此后,如图7D所示,在其中形成有通孔21的第一相变层10a上形成第一相变层的另一层10a’,并且此后,通过在第一相变层10a’中形成导体22来将导体22的一部分和通孔21相连接。
接着,如图8A所示,在其中形成有导体22的第一相变层10a’上形成第二相变层10b。随后,如图8B所示,在第二相变层10b中形成通孔21。此后,如图8C所示,在其中形成有通孔21的第二相变层10b上形成第二相变层的另一层10b’,并且此后,通过在第二相变层10b’中形成导体22来将第二相变层10b’的导体22的一部分和第二相变层10b的通孔21相连接。
以这种方式,可以制造本实施例的电路板100。通过重复相同工艺可以制造具有三层或更多层的多层结构的电路板100。采用图7A到8C所示的制造方法,可以独立地制造通孔21和导线22,并且因此具有可以容易地控制通孔和导线的厚度的优点。另一方面,采用图5A到6C所示的制造方法,可以同时形成通孔和导体,因此具有较高的生产率的优点。应当注意,还可以结合使用图5A到6C所示的制造方法和图7A到8C所示的制造方法。
此外,还可以仅由相变材料形成通孔21以及由金属材料形成导体。将参考图9A到10D来说明该制造方法。
首先,如图9A所示,在制备基底30之后,如图9B所示,在基底30上形成第一相变层10a,然后如图9C所示,在第一相变层10a中用激光52来形成通孔21。
接着,如图9D所示,在其中形成有通孔21的第一相变层10a上形成金属层24。随后,如图9E所示,在金属层24上进行构图来形成金属导体26。金属层24的形成可以通过例如电镀法来实现。此外,金属导体26的形成可以通过例如光刻法来实现。
接着,如图10A所示,在第一相变层10a上沉积相变材料11,以便覆盖金属导体26,此后,如图10B所示,将所沉积的相变材料11的表面平整化,以形成第二相变层10b。可以通过例如抛光来进行所述平整化工艺。
接着,如图10C所示,在第二相变层10b中用激光52来形成通孔21。此后,如图10D所示,当在其中形成有通孔21的第二相变层10b上形成金属导体26时,可以得到具有两层或多层的多层结构的本实施例的电路板100。如图9D和9E所示,通过在沉积金属层24之后进行构图,可以实现金属导体26的形成。
对于通过该制造方法得到的电路板100,金属导体(例如铜导体)26用于布线,并且因此可以使其具有比由相变材料制成的导体22更低的电阻。此外,具有用焊料连接导体26上的元件的优良的可焊性的优点。
应当注意,如图9E到10D所示,所有的导体可以由金属制成,但是由相变材料制成的导体的一部分(例如上部)可由金属制成,以便减小电阻值和增加电导率。
此外,不仅当制造多层结构的电路板100时,而且当制造单层结构的电路板100时,也可以进行如图10A和10B所示的平整化工艺。例如,如图11A所示,当基底30的平台(或导体的一部分)34从基底30的表面突出时,通常当在基底30上沉积相变材料11时,如图11B所示相变材料11的表面不平整。
此时,通过进行平整化工艺,如图11C所示可以使相变材料11的表面变平,以便得到相变层10。此后,如图11D所示,在相变层10中形成导电路径20(通孔21)。在如图11D所示的结构中,在相变层10上可以形成另一个金属导体,并且还可以形成一个新的相变层(第二相变层)。
在制造本实施例的电路板100的过程中,可以在其中相变层10是可以旋转的条件下、利用激光52的照射来完成导电路径20(21和22)的形成。例如,如图12所示,通过利用布置具有相变层并且稍后将形成电路板100的衬底(或基底30)来提供晶圆200,以及如图13所示,设置晶圆200处于旋转状态中,这是可能的。通过从半导体激光器50发射的激光52的写入,在晶圆200上的相变层10上形成导电路径20(21和22)。不限于单个半导体激光器50,并且可以提供多个半导体激光器。
当使用如图12和13所示的构造时,除了可以通过晶圆200的旋转(看箭头210)来移动激光52的相对位置以外,还可以通过晶圆200的旋转速度来调节相变层10的温度。如上所述,由于温度影响相变层10中的相变,因此能够利用晶圆200的旋转速度来进行温度控制具有巨大的优点。
本实施例的导电路径20是利用激光52来形成的,并且因此,与通过通孔和导体的常规形成方法得到路径不同,在选择路径(例如,三维倾斜)方面具有相当的自由度。
例如,如图14A所示,可以把激光52的焦点54调节在相变层10的中心上,并且使其成为导电路径20的起始点。并且如图14B所示,可以通过对角地移动(本例中,向上对角移动)激光52的焦点54,形成具有自基底30的法线方向倾斜的路径的导电路径20。激光52的焦点54可以与相变层10的底面的一个位置对准。或者,可以把激光52的焦点54首先对准在相变层10的表面上,然后可向下对角地移动焦点54。图15示出一个电路板100,其中在相变层10中形成有多个对角地倾斜的导电路径20。
通过使用图14B和15所示的导电路径20,可以以最短的距离把端子与端子相连,其结果是还具有能够缩短导体长度的单独效果。尽管可以把导电路径20分类为近似于通孔,但是就其功能来说,其既具有通孔的作用又具有导体的作用。
此外,本实施例的导电路径20还适用于微调技术。“微调技术”通常指这样的技术,通过该技术来构造电路或它们的元件,以使得可以通过少数电阻的细微调整来校正整个电路的制造偏差,并且在制造后调整它们的电阻值来获得高精度的电路。通常使用激光微调法来进行微调并且例如通过使用昂贵的高输出激光器装置部分地去除印刷的电子元件来完成所述激光微调。另一方面,通过使用本实施例的构造,可以容易地并且精确地进行微调,而不需要使用大规模激光微调法。将参照图16A和16B对此进行说明。
首先,如图16A所示,在其上形成有预定电路(图中未示出)的电路板40的一部分上形成相变层10。在端子42之间形成相变层10。然后,如图16B所示,当测量端子42之间的电特性时,通过使用半导体激光器50照射激光52来在相变层10上形成导电路径(导体)20。为了得到所希望的电特性,调整端子42之间的电阻值,并完成微调。由于不需要昂贵的大功率激光器装置并且可以容易地进行微调,因此采用该方法进行微调是非常有用的。
此外,随着近年来由移动电信装置和笔记本电脑为代表的电子器件的小尺寸和高密度装配工艺的发展,适用于SMT(表面装配技术)的电路板变得越来越普遍,并且存在着使用更多数量的诸如装配在这些电路板中的VCO(电压控制振荡器)和TCXO(温度补偿晶体振荡器)等复杂电路元件的趋势,在这些复杂电路中微调是非常重要的,并且因此用于本实施例的构造的微调具有巨大的技术意义。
图17A是使用本发明的不同实施中的相变通孔的电路板的截面图,而图17B是其顶视图。在相变材料层61的厚度方向上形成处于导电状态的通孔62a和62b,该相变材料层61处于电绝缘状态,并且在相变材料层61的两侧形成导体层63和64。平台部分不是特别需要的,并且可以仅用导体来实现通孔的电连接。
作为比较,在图23A(截面图)和图23B(顶视图)中示出了使用常规电镀法的连接结构。在衬底81的两侧上通过蚀刻来形成导体82和83,在厚度方向上开一个穿孔85,通过电镀在厚度方向上形成一个通孔,并且形成平台84。由于这个原因,必须使用额外的空间用于平台的表面区域部分,并且难以使得整个结构紧凑。
作为不同的对比,图24A(截面图)和图24B(顶视图)示出了使用常规导电浆的连接结构。在衬底81的厚度方向上开一个穿孔,用导电浆86填充该穿孔,两侧都被铜板夹持,并且通过施加压力和热量来压缩它们,此后在蚀刻后保留平台87。参考数字82和83是导体。与电镀法相比,该结构具有能够简单地制造多层板并且实现紧凑性的巨大优点,但是在上下平台87的均匀性的精度上存在着问题,并且平台87必须形成得比由导电浆填充的部分制成的通孔大,以至于通孔不会从平台87伸出来。因此,必须为平台占用的面积提供额外的空间。
图18A是使用本发明的另一个不同实施例中的相变通孔的电路板的截面图,且图18B是其顶视图。为了在导体层63和64之间建立连接,在相变材料层61的厚度方向上形成多个导电态通孔62,该相变材料层61处于电绝缘态。所述多个导电态通孔62连接在导体层63和64之间。
对于图18A和18B的结构,其顺序可以是这样的:形成导体层63,形成相变层,形成通孔,然后形成导体层64,但是还可以通过形成导体层63、形成相变层、形成导体层64然后形成通孔来得到这样的结构。这是因为,在形成相变通孔的工艺中,尽管通过激光照射的热量来在相变层的相变材料中引起相变,但是可以通过扩散热量,并且同样在导体层63和64的下部中引起相变来形成导电区域。以这种方式,可以在形成上下导体层之后,形成通孔。由于这使得在确定上下导体层的布线图形之后形成通孔成为可能,因此可以改善均匀性的精度。
图19A是使用本发明的另一个实施例中的相变通孔的电路板的截面图,而图19B是其顶视图。即使上下导体层63和64的位置发生偏移,还是可以在形成所述导体层之后进行通孔形成工艺,因此在校正导体层63和64的位移后,可以通过在处于电绝缘态的相变材料层61的厚度方向上形成多个导电态通孔62,来形成导体层63和64之间的连接。以这种方式,可以减小由导体位移所造成的缺陷,并且可以提高成品率。
图20A到20E是使用本发明的另一个实施例中的相变通孔的电路板的顶视图。图20A示出了其中在上下导体层63和64之间开有一个空间,并且在这一空间的相变材料层的厚度方向上形成多个导电态通孔62的实例。图20B示出了其中在导体层63中形成一个窗口部分,并且在该窗口部分中形成通孔62的实例。图20C示出了其中当上下导体层63和64的位置发生偏移时,在导体层63和64之间形成通孔62的实例。图20D示出了其中当导体层63和64部分重叠时,在导体层63中形成一个窗口部分,并且在其中形成通孔62的实例。图20E示出了其中当导体层63和64以同心圆的形状重叠时,在所述重叠部分中形成通孔62的实例。因为通过其中形成通孔的工艺,可以在导体层之下加宽相变通孔,因此上述结构也是可能的。
图21A到21B是示出本发明的另一个不同实施例的导体的修复的顶视图。如图21A所示,当在相变材料层上形成导体71时,即使发生例如参考数字72a到72d所示的缺陷,还是可以如图21B的修补部分73a到73d所示,修复和连接导体。因为通过其中形成通孔的工艺,可以在导体层之下加宽相变通孔,因此上述结构也是可能的。
图22A到22D是示出本发明的一个不同实施例的步骤的截面图,其中在相变材料层10的表面上形成导体层22(图22A),并且在背面上也形成导体层22(图22B),此后,通过照射激光52来形成通孔21。通过利用激光的热扩散,在导体层之下使由相变材料形成的通孔加宽,来电连接上下导体。
上面说明了本发明的优选实施例,但是该说明不是限制性的,并且自然可以进行各种其它修改。
在不脱离本发明的精神或其本质特征的情况下可以以其它形式来实施本发明。本申请中公开的实施例在所有方面都应该被认为是说明性的而不是限制性的。本发明的范围由附加的权利要求而不是前述说明来指出的,并且所有在权利要求的等效意义和范围内的变化都包括在本发明的范围内。
Claims (30)
1、一种电路板,包括:
一个衬底,和
在该衬底上的一个相变层,所述相变层包含相变材料,该相变材料包括硫族化物半导体,并且通过激光的照射在处于非晶相的电绝缘态和处于结晶相的导电状态之间变换,
其中在所述相变层中,由处于导电状态的所述相变材料来限定导电路径。
2、根据权利要求1所述的电路板,
其中所述导电路径是在相变层的厚度方向上导电的通孔。
3、根据权利要求1所述的电路板,
其中所述导电路径是在相变层的表面方向上导电的导体。
4、根据权利要求1所述的电路板,
其中所述导电路径既作为在相变层的厚度方向上导电的通孔,又作为在相变层的表面方向上导电的导体。
5、根据权利要求1所述的电路板,
其中硫族化物半导体经历结晶相和非晶相之间的可逆相变。
6、根据权利要求1所述的电路板,
其中该导电路径和电绝缘层之间的电导率差至少为104S/cm。
7、根据权利要求1所述的电路板,
其中该导电路径具有在101到104S/cm范围内的电导率。
8、根据权利要求1所述的电路板,
其中所述硫族化物半导体包含至少一种选自S、Se和Te中的硫族元素作为主要组成成分,以及包括As或Sb的磷族元素作为次要组成成分,并且主要组成成分与次要组成成分的成份比例是使得硫族元素与磷族元素的元素比在1∶0.1到1∶1的范围内。
9、根据权利要求1所述的电路板,
其中所述硫族化物半导体是选自Te-As,TeSb,GaSb,InSb,InSe,Sb2Te3,GeTe,Ge2Sb2Te5,InSbTe,GaSeTe,SnSb2Te4,InSbGe,TeGeSnAu,SnTeSe,TeAsGeSi,GeSbTe,AgInSbTe,(GeSn)SbTe,GeSb(SeTe),和Te81Ge15Sb2S2中的至少一种。
10、根据权利要求1所述的电路板,
其中在所述相变层中形成一个通孔来作为该导电路径,以及
其中一个金属导体在所述相变层的表面连接到该通孔。
11、根据权利要求3所述的电路板,
其中所述导体与所述通孔相连续地形成在一起。
12、根据权利要求1所述的电路板,
其中形成多个通孔来作为所述导电路径,以及
其中偏离电路板的法线方向倾斜地形成多个通孔中的至少一个。
13、根据权利要求1所述的电路板,
其中该衬底是一块电路板,在该电路板上、至少在其表面上形成导体层。
14、根据权利要求1所述的电路板,
其中该衬底是以后要移除的临时性衬底。
15、根据权利要求1所述的电路板,
其中在所述相变层上形成另外一个相变层,并且在这个另外的相变层中也形成该导电路径。
16、一种电路板的制造方法,其中:在衬底上,在包含相变材料的相变层的至少一部分中,形成一条导电路径,所述相变材料能够在电绝缘态与导电态之间交替变化,该导电路径通过所述相变层中的相变已经转入导电态,
其中所述相变材料包括硫族化物半导体,并通过激光照射在电绝缘态与导电态之间变化,在结晶相中进入导电态,在非晶相中进入电绝缘态,该方法包括以下步骤:
(a)通过沉积能够在电绝缘态与导电态之间交替变化的相变材料,来形成相变层;以及
(b)通过在所述相变层上照射激光,在所述相变层中形成包括所述相变材料的导电路径。
17、根据权利要求16所述的电路板的制造方法,
其中从半导体激光器照射步骤(b)中的激光。
18、根据权利要求16所述的电路板的制造方法,
其中在所述相变层是可旋转的状态下照射步骤(b)中的激光。
19、根据权利要求16所述的电路板的制造方法,
其中,在步骤(b)中,在所述相变层的表面中形成一个导体来作为该导电路径。
20、根据权利要求16所述的电路板的制造方法,
其中,在步骤(b)中,在所述相变层内部形成一个通孔。
21、根据权利要求16所述的电路板的制造方法,
其中,在步骤(b)中,在所述相变层的表面形成一个导体来作为该导电路径,并且形成一个通孔来作为从所述导体的一部分延伸的导电路径。
22、根据权利要求16所述的电路板的制造方法,
其中该衬底是一块电路板,在该电路板上、至少在其表面上形成导体层,或者该衬底是以后要移除的临时性衬底。
23、根据权利要求16所述的电路板的制造方法,
其中,当在该衬底的表面上形成金属导体,而且表面不平时,在形成所述相变材料层之后将所述相变材料平整化。
24、根据权利要求16所述的电路板的制造方法,
其中在所述相变层上形成另外一个相变层,并且在这个另外的相变层中同样形成所述导电路径。
25、根据权利要求16所述的电路板的制造方法,
其中在所述相变层中形成一个通孔来作为所述导电路径,并且一个金属导体在所述相变层的表面连接到该通孔。
26、根据权利要求25所述的电路板的制造方法,
其中在所述金属导体上形成第二相变层,并且在所述第二相变层中形成作为导电路径的通孔。
27、根据权利要求26所述的电路板的制造方法,
其中,当形成所述第二相变层时,形成所述第二相变材料层以便覆盖包含金属的导体,并且此后将所述相变材料平整化。
28、根据权利要求16所述的电路板的制造方法,
其中通过将照射的激光聚焦在所述相变层内部,在所述相变层内部形成包含所述相变材料的导电路径。
29、根据权利要求16所述的电路板的制造方法,
其中,当形成所述导电路径时,预先形成多个电极,通过从半导体激光器把激光照射到所述相变层,在所述相变层中形成包含所述相变材料的导电路径,同时测量所述电极之间的电特性,以这种方式来得到预定的电特性。
30、根据权利要求16所述的电路板的制造方法,
其中,在所述相变材料层两侧形成导体层之后,通过照射激光形成通孔,并且通过利用激光的热扩散使通孔一直扩宽直到到达导体下方,来将上面的导体和下面的导体电连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004067845 | 2004-03-10 | ||
JP067845/2004 | 2004-03-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1667819A true CN1667819A (zh) | 2005-09-14 |
Family
ID=34918413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200510054349.4A Pending CN1667819A (zh) | 2004-03-10 | 2005-03-10 | 电路板及其制造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20050199420A1 (zh) |
CN (1) | CN1667819A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104409374A (zh) * | 2014-12-18 | 2015-03-11 | 华进半导体封装先导技术研发中心有限公司 | 一种永久性晶圆键合互连方法 |
CN103917052B (zh) * | 2013-12-30 | 2017-06-13 | 天津市德中技术发展有限公司 | 一种用激光直接成型技术加工电路板的方法 |
CN107799407A (zh) * | 2016-08-29 | 2018-03-13 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种晶体管的凹槽栅制备方法及大功率射频器件 |
CN113419369A (zh) * | 2021-06-17 | 2021-09-21 | 合肥维信诺科技有限公司 | 邦定结构、邦定方法及显示装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007007451A1 (ja) * | 2005-07-12 | 2007-01-18 | Murata Manufacturing Co., Ltd. | 多層配線基板及びその製造方法 |
US7462858B2 (en) * | 2007-01-29 | 2008-12-09 | International Business Machines Corporation | Fabrication of phase change memory element with phase-change electrodes using conformal deposition |
US7456460B2 (en) * | 2007-01-29 | 2008-11-25 | International Business Machines Corporation | Phase change memory element and method of making the same |
US8044306B2 (en) * | 2007-07-11 | 2011-10-25 | Ibiden Co., Ltd. | Wiring board and method of manufacturing the same |
EP2066159A1 (en) * | 2007-11-27 | 2009-06-03 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO | Method of providing conductive structures in a multi-foil system and multi-foil system comprising same |
US8178906B2 (en) * | 2008-01-11 | 2012-05-15 | Electro Scientific Industries, Inc. | Laser chalcogenide phase change device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4630355A (en) * | 1985-03-08 | 1986-12-23 | Energy Conversion Devices, Inc. | Electric circuits having repairable circuit lines and method of making the same |
US5193732A (en) * | 1991-10-04 | 1993-03-16 | International Business Machines Corporation | Apparatus and methods for making simultaneous electrical connections |
TW452793B (en) * | 1997-03-27 | 2001-09-01 | Matsushita Electric Ind Co Ltd | Recording and reproducing method for optical information recording medium, and optical information recording medium |
JP3935309B2 (ja) * | 2000-06-08 | 2007-06-20 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
US6828884B2 (en) * | 2001-05-09 | 2004-12-07 | Science Applications International Corporation | Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices |
US6881623B2 (en) * | 2001-08-29 | 2005-04-19 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device |
US6872963B2 (en) * | 2002-08-08 | 2005-03-29 | Ovonyx, Inc. | Programmable resistance memory element with layered memory material |
-
2005
- 2005-03-08 US US11/075,578 patent/US20050199420A1/en not_active Abandoned
- 2005-03-10 CN CN200510054349.4A patent/CN1667819A/zh active Pending
-
2007
- 2007-02-13 US US11/674,454 patent/US20070124926A1/en not_active Abandoned
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103917052B (zh) * | 2013-12-30 | 2017-06-13 | 天津市德中技术发展有限公司 | 一种用激光直接成型技术加工电路板的方法 |
CN104409374A (zh) * | 2014-12-18 | 2015-03-11 | 华进半导体封装先导技术研发中心有限公司 | 一种永久性晶圆键合互连方法 |
CN104409374B (zh) * | 2014-12-18 | 2017-03-22 | 华进半导体封装先导技术研发中心有限公司 | 一种永久性晶圆键合互连方法 |
CN107799407A (zh) * | 2016-08-29 | 2018-03-13 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种晶体管的凹槽栅制备方法及大功率射频器件 |
CN107799407B (zh) * | 2016-08-29 | 2020-07-17 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种晶体管的凹槽栅制备方法及大功率射频器件 |
CN113419369A (zh) * | 2021-06-17 | 2021-09-21 | 合肥维信诺科技有限公司 | 邦定结构、邦定方法及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20070124926A1 (en) | 2007-06-07 |
US20050199420A1 (en) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1667819A (zh) | 电路板及其制造方法 | |
CN1174665C (zh) | 多层挠性布线板 | |
CN1116790C (zh) | 印刷电路板和电子元件组合件及其制造方法 | |
CN1236659C (zh) | 具有内置无源器件的印刷电路板及其制造方法和所用的基板 | |
CN1237854C (zh) | 使用含氟聚合物复合衬底来制造微波多功能模块的方法 | |
CN1158675C (zh) | 电阻器及其制造方法 | |
CN1199201C (zh) | 改进的导电聚合物器件及其制造方法 | |
CN1577813A (zh) | 电路模块及其制造方法 | |
CN101076883A (zh) | 制造互连元件的结构和方法,包括互连元件的多层线路板 | |
CN1577819A (zh) | 带内置电子部件的电路板及其制造方法 | |
CN1481658A (zh) | 半导体器件用多层电路基板的制造方法 | |
CN1929123A (zh) | 多层配线基板及其制造方法 | |
CN1672473A (zh) | 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板 | |
CN1154185C (zh) | 多层布线结构及其制造方法 | |
CN1697163A (zh) | 布线板及使用该板的半导体封装 | |
CN1444269A (zh) | 多层半导体器件及其制造方法 | |
CN1750180A (zh) | 制造电气器件的方法 | |
CN1491439A (zh) | 多芯片电路模块及其制造方法 | |
CN1421039A (zh) | 电子器件和制造电子器件的方法 | |
CN1957464A (zh) | 半导体器件、配线基板及其制造方法 | |
US7839650B2 (en) | Circuit board structure having embedded capacitor and fabrication method thereof | |
CN1592538A (zh) | 电路装置 | |
CN1383197A (zh) | 半导体装置的制造方法及半导体装置 | |
CN1268183C (zh) | 电子元件及其制造方法 | |
CN1701437A (zh) | 电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |