CN1682259A - 显示器件及其制造方法 - Google Patents

显示器件及其制造方法 Download PDF

Info

Publication number
CN1682259A
CN1682259A CNA038223465A CN03822346A CN1682259A CN 1682259 A CN1682259 A CN 1682259A CN A038223465 A CNA038223465 A CN A038223465A CN 03822346 A CN03822346 A CN 03822346A CN 1682259 A CN1682259 A CN 1682259A
Authority
CN
China
Prior art keywords
barrier film
wiring
display device
copper
conductive barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038223465A
Other languages
English (en)
Other versions
CN100578573C (zh
Inventor
山崎舜平
纳光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1682259A publication Critical patent/CN1682259A/zh
Application granted granted Critical
Publication of CN100578573C publication Critical patent/CN100578573C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明的目的是防止布线电阻造成的电压降的影响、将信号写入到象素过程中的麻烦、以及灰度级中的问题，并提供以EL显示器件和液晶显示器件为代表的清晰度更高的显示器件。在本发明中，提供包括铜的布线作为用于以EL显示器件和液晶显示器件为代表的显示器件的电极或布线。此外，用掩模来进行溅射，以便形成包含铜的布线。利用这种结构，有可能减小电压降和信号衰减。

Description

显示器件及其制造方法
技术领域
本发明涉及到具有半导体元件(具体地说是薄膜晶体管)的半导体器件，还涉及到诸如配备有发光元件的EL显示器件(发光器件)和液晶显示器件之类的显示器件及其制造方法，特别是大尺寸显示器件及其制造方法。
背景技术
近来，诸如EL显示器件和液晶显示器件之类的有源矩阵半导体器件中的屏幕已经被改进为具有大的尺寸和高的清晰度，且诸如信号线和扫描线之类的一些布线的数量和长度也倾向于增大。因此要求防止布线电阻造成的电压降、信号写入象素时的麻烦和灰度级中的问题。
在EL显示器件中，用来显示具有多个灰度级的图象的驱动方法，具有从信号线输入电压的电压输入系统以及从信号线输入电流的电流输入系统，而且，电压输入系统具有以电流形式(驱动电流)将数据写入到发光元件中用来控制亮度的电流写入系统以及以电压形式将数据写入到发光元件中用来控制亮度的电压写入系统，而电流输入系统具有电流写入系统。这种驱动方法尤其受到布线电阻引起的麻烦的困扰。布线电阻引起信号到信号线端子的传输延迟，且电源线(特别是电流馈线)的电压降使得难以馈送预定的电流或电压。于是，由于发光元件发射的光的亮度正比于经由信号线馈送的电流或电压的数值，故引起显示波动。而且，由于此电压降，EL显示器件和液晶显示器件就有通过布线输入的脉冲信号波形畸变的麻烦。
在采用铜作为形成布线的低电阻材料的情况下，存在着一种形成栓塞布线(plugged wire)的方法(用镶嵌形成的结构)。但在镶嵌中，在要形成布线的位置处提供绝缘膜，在绝缘膜中形成用来形成布线的沟槽，然后在沟槽中形成铜布线(例如日本专利特开2000-58650)。
因此，在常规显示器件中，在使用各向同性导电膜将PWB侧布线电连接到元件侧布线时，将电阻低的打薄的铜(beaten copper)而不是布线用于印刷布线板(PWB)的PWB侧布线，以抑制元件侧布线的电压降以及信号延迟(例如，日本专利特开2001-236025)。
发明内容
本发明的目的是防止上述布线电阻造成的电压降的影响、将驱动电流写入到象素过程中的麻烦、以及灰度级中的问题，并提供以EL显示器件和液晶显示器件为代表的清晰度更高的半导体器件。此外，本发明的另一目的是使用更少的工艺形成布线电阻降低的布线，并提供一种布线电阻低的半导体器件。
为了达到上述目的，在本发明中形成包括铜的布线，作为用于以EL显示器件和液晶显示器件为代表的显示器件的布线或电极。要指出的是，包含铜的布线包括这样一种布线，其中，包含铜作为其主要组分的布线(以下称为铜布线)层叠在具有单层结构的布线或电极上。还要指出的是，包含铜的布线包括这样一种布线，其中，铜布线层叠在具有叠层结构的布线或电极上，且包括这样一种结构，其中，具有叠层结构的布线层或电极层中的一层是铜布线。具体地说，信号线、扫描线、电流馈线、电源线、源电极、漏电极、以及栅电极包括在布线或电极中。
就其功能命名的导电膜是布线或电极，例如，采用薄膜晶体管(以下称为TFT)的栅电极、源电极、以及漏电极、信号线、扫描线、电流馈线等。由于可以在导电膜被图形化成预定形状时得到布线和电极，故布线和电极也统一意指导电膜。要指出的是，由于信号线、扫描线、或电流馈线的一部分是电极，故不明确地区分电极与布线。
这种布线材料铜扩散进入到半导体膜和层间绝缘膜中，对TFT的电学特性有有害影响。因此，在本发明中，至少在有源层与铜布线之间提供了阻挡膜(阻挡层)，以防止铜渗透到TFT的有源层(要被图形化成岛状的半导体膜)中。
这种阻挡膜由包含氮或碳的导电膜(导电的阻挡膜)形成，可以采用选自氮化钽(TaN)、氮化钛(TiN)、氮化钨(WN)、碳化钽(TaC)、碳化钛(TiC)中的一种或多种材料。此外，包含硅的三元系非晶阻挡膜可以被用作导电阻挡膜。此导电阻挡膜可以是布线层或电极层中的一层。
更优选的是，形成含氮绝缘膜形成的阻挡膜(绝缘阻挡膜)来覆盖铜布线。例如选自氮化硅(SiN)、氧氮化硅(SiNO)、以及氮化铝(AlN或AlxNy)的一种或多种材料，可以用来形成含氮绝缘阻挡膜。
而且，用溅射方法来形成本发明的铜布线。优选的是至少用溅射顺序形成导电阻挡膜、铜布线、以及绝缘阻挡膜。
图11A-11D示出了本发明的布线或电极的具体结构的一些例子，下面用图11A-11D来给出一种结构的解释，在此结构中，形成在导电阻挡膜上的铜布线被绝缘阻挡膜覆盖。
图11A所示的布线具有这样一种结构，其中，包含Ti的导电膜、包含TiN的导电阻挡膜、以及铜布线依次从衬底侧层叠，且提供包含SiN的绝缘阻挡膜来覆盖铜布线。以下将此层叠结构从衬底侧起表示为Ti/TiN/Cu/SiN。在图11A的情况下，对包含Ti的导电膜和包含TiN的导电阻挡膜同时进行图形化，形成铜布线，且形成包含SiN的绝缘阻挡膜。因此，包含Ti的导电膜的宽度与包含TiN的导电阻挡膜的宽度相同，而铜布线的宽度小于包含Ti的导电膜以及包含TiN的导电阻挡膜的宽度。要指出的是，此宽度是指沿沟道长度方向的长度。
图11B所示的布线具有这样一种结构，其中，提供包含TiN的导电阻挡膜和包含SiN的绝缘阻挡膜，且层叠布线的导电膜。此层叠结构从衬底侧起表示为Ti/Al/TiN/Cu/SiN。在图11B的情况下，对包含Ti的导电膜、包含Al的导电膜、以及包含TiN的导电阻挡膜同时进行图形化，形成铜布线，且形成包含SiN的绝缘阻挡膜。因此，包含Ti的导电膜、包含Al的导电膜、以及包含TiN的导电阻挡膜的宽度相同，而铜布线的宽度小于包含Ti的导电膜、包含Al的导电膜、以及包含TiN的导电阻挡膜的宽度。
图11C所示的布线具有这样一种结构，其中，提供包含TaN的导电阻挡膜和包含SiN的绝缘阻挡膜，且层叠结构从衬底侧起表示为Ti/TaN/Cu/SiN。在图11C的情况下，对包含Ti的导电膜以及包含TaN的导电阻挡膜同时进行图形化，形成铜布线，且形成包含SiN的绝缘阻挡膜。因此，包含Ti的导电膜的宽度与包含TaN的导电阻挡膜的宽度相同，而铜布线的宽度小于包含Ti的导电膜以及包含TaN的导电阻挡膜的宽度。
图11D所示的布线具有这样一种结构，其中，提供包含WN的导电阻挡膜和包含SiNO的绝缘阻挡膜，且层叠结构从衬底侧起表示为Ti/WN/Cu/SiNO。在图11D的情况下，对包含Ti的导电膜以及包含WN的导电阻挡膜同时进行图形化，形成铜布线，且形成包含SiNO的绝缘阻挡膜。因此，包含Ti的导电膜的宽度与包含WN的导电阻挡膜的宽度相同，而铜布线的宽度小于包含Ti的导电膜以及包含WN的导电阻挡膜的宽度。
简言之，形成本发明的布线，以便导电膜和导电阻挡膜具有相同的宽度而铜布线的宽度小于导电膜和导电阻挡膜的宽度。象素部分中导电膜和导电阻挡膜的宽度约为30-40微米，而优选铜布线的宽度约为5-20微米，且高度约为0.1-1微米。
包含铜的布线可以被用作TFT的源电极和漏电极。在此情况下，可以采用与图11A-11D所示布线结构相似的结构。尤其是，优选将包含铜的布线用于馈送大电流的TFT(例如驱动电路部分的缓冲TFT)的源电极和漏电极。
包含铜的布线也可以用作栅电极。在此情况下，铜布线可以形成在导电阻挡膜上以便成为栅电极的一部分。要指出的是，与栅电极同时形成的扫描线也可以是包含铜的布线，且该铜布线可以形成在导电阻挡膜上。
亦即，本发明的包含铜的布线可应用于诸如信号线、扫描线、电流馈线、源电极、漏电极、以及栅电极的任何布线和电极。由于铜具有低的电阻从而有可能流动大电流，故当包含铜的布线用作布线和电极时，有可能减小电压降和信号波形衰减。此外，具有低电阻铜布线的显示器件能够具有减小了的布线面积和电极面积，从而有可能得到窄的框架。而且，由于中等尺寸以及大尺寸(5英寸或以上)EL显示器件和液晶显示器件的布线中必须流过大电流，因而本发明是有用的。
附图说明
在附图中：
图1A和1B示出了根据本发明的显示器件的一个象素；
图2A-2C示出了根据本发明的显示器件的一个象素的剖面图；
图3A-3D示出了根据本发明的显示器件的该象素的剖面图
图4A-4C示出了根据本发明的显示器件的该象素的剖面图；
图5A-5C示出了根据本发明的显示器件及其剖面图；
图6A-6C示出了根据本发明的显示器件及其剖面图；
图7A-7C示出了根据本发明的显示器件；
图8示出了用来形成根据本发明的布线的淀积系统；
图9示出了用来形成根据本发明的布线的掩模；
图10示出了用来形成根据本发明的布线的淀积系统；
图11A-11D示出了根据本发明的布线；而
图12A-12C示出了采用根据本发明的显示器件的电子装置。
具体实施方式
下面用附图来描述本发明的实施方案。在下面的描述中，晶体管具有3个端子，即栅电极、源电极、以及漏电极。但考虑到晶体管的结构，难以明确地区分源电极与漏电极。因此，在描述各个元件之间的连接时，源电极与漏电极之一表示为第一电极，而另一表示为第二电极。
[实施方案1]
在本实施方案中，参照图1A-4C描述了将包含铜的布线应用于信号线和电流馈线的情况。
图1A示出了EL显示器件的一个象素的等效电路。如图1A所示，此象素至少具有一个信号线101、一个电流馈线102、一个扫描线103、多个TFT 104和105、一个电容器106、以及一个发光元件107。TFT 104和105可以具有诸如双栅结构或三栅结构的多栅结构，而不是单栅结构。在TFT 104和105具有大的栅电容且泄漏电流在允许范围内的情况下，不一定要提供电容器106。
此处，是信号线101、电流馈线102、以及扫描线103有由于布线电阻造成的麻烦。必须考虑信号线101和电流馈线102中布线电阻造成的电压降，特别是当显示器件具有较大的尺寸时。在本实施方案中，包含铜的布线至少用作信号线101和电流馈线102。
图1B示出了图1A的俯视图，形成有象素电极(发光元件的第一电极)107’，铜布线108层叠在信号线101和电流馈线102上。TFT 104具有连接到信号线101的第一电极以及连接到电容器106和TFT 105栅电极的第二电极，且扫描线103的一部分是TFT 104的栅电极。TFT105具有连接到象素电极107’的第一电极以及连接到电流馈线102的第二电极。电容器106形成在其中层叠电流馈线102和半导体膜的区域内。
接着，用图2A来解释沿图1B所示A-A’的剖面结构。图2A示出了具有绝缘表面的衬底111，可采用玻璃衬底、陶瓷衬底、石英衬底、硅衬底、以及塑料衬底(包括塑料膜)中的任何一种作为衬底111。在衬底111上，层叠氧氮化硅膜112a和氧氮化硅膜112b作为基底膜。基底膜的材料当然不局限于氧氮化硅。而且，在氧氮化硅膜112b上提供用于TFT 105有源层和电容器106的半导体膜113。
TFT 105的半导体膜103被栅绝缘膜114覆盖，并在其上提供氮化钽(TaN)115和钨(W)116叠层组成的栅电极。虽然在本实施方案模式中氧氮化硅膜用作栅绝缘膜114，但就改善集成度而言，采用诸如氮化铝膜之类的具有高的相对介电常数的氮化绝缘膜是有用的，因为能够减小所需要的元件空间。虽然栅电极的金属膜具有大的彼此选择比，但当蚀刻条件被优化时，这种结构也变得有可能。关于蚀刻条件，可以参考本申请人的日本专利公开2001-313397。栅电极或抗蚀剂用作掩模，以便在半导体膜113中形成源区、漏区、以及沟道形成区。此外，可以恰当地形成与栅电极重叠的LDD区和GOLD区。要指出的是，杂质被掺入其中的源区、漏区、LDD区、或GOLD区表示为杂质区。而且，使用加热炉或激光器来激活杂质区。
此外，提供氮化硅膜或氧氮化硅膜作为覆盖栅电极的绝缘膜117。在本实施方案中，用等离子体CVD形成氧氮化硅膜。此外，为了平整化，用溅射、CVD、或涂敷方法形成的光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺(polyimideamide)、抗蚀剂、或苯并环丁烯)、无机材料(诸如氧化硅、氮化硅、或氧氮化硅)、或它们的叠层，被用来形成第一绝缘膜118作为绝缘膜117上的层间绝缘膜。
在第一绝缘膜118上，形成包括氮化绝缘膜(典型为氮化硅膜或氧氮化硅膜)的第一钝化膜119。在本实施方案中，氮化硅膜被用作第一钝化膜119。然后，用湿法蚀刻或干法刻蚀形成第一钝化膜119、第一绝缘膜118、绝缘膜117、以及栅绝缘膜114中的接触(开口部分)。
要指出的是，图2A所示提供在层间绝缘膜中的接触具有锥形的形状，其中，直径向着底部变小，且层间绝缘膜顶表面和接触的斜面所形成的角度(接触的拐角部分)约为95-135度。在接触中，形成漏电极或源电极(以下统称电极)120以连接源区或漏区。此时，执行同一层的图形化，以便同时形成信号线101和电流馈线102。在本实施方案中，电极、信号线、以及电流馈线由Ti/Al/TiN的叠层膜形成，且包含TiN的导电膜用作导电阻挡膜。
然后，采用使用掩模的直流溅射在信号线101和电流馈线102上形成铜布线108。注意，关于详细的形成工艺，可参见实施方案4。
如上所述，铜布线形成在信号线和电流馈线上，以得到包含铜的布线作为信号线和电流馈线。
图2B示出了不同于图2A的结构，在图2A的结构中，接触的拐角部分具有带角度的锥形形状。在图2B中，接触具有成圆形的拐角部分并且直径向着底部变小。在此情况下，可以使用光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯)作为层间绝缘膜的材料。然后，可以在曝光之后进行湿法蚀刻或干法刻蚀，以形成具有接触的结构。但在采用光敏有机材料的情况下，进行曝光来形成接触而无须蚀刻。在层间绝缘膜中提供接触之后，形成第一钝化膜119。
此外，图2C具有另一不同的锥形形状的接触，此接触具有成圆形的拐角部分且斜面具有二个或更多不同的曲率半径。在此情况下，光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯)可以用作层间绝缘膜的材料。然后，可以在曝光之后湿法蚀刻或干法刻蚀，以形成具有接触的结构。但在采用光敏有机材料的情况下，进行曝光来形成接触而无须蚀刻。在层间绝缘膜中提供接触之后，形成第一钝化膜119。
图2A-2C分别示出的层间绝缘膜中的接触的形状，使得有可能防止电容器106的布线102以及为TFT 105提供的布线120发生断裂。
然后，如图3A所示，优选形成用来覆盖铜布线108的绝缘阻挡膜204。为了形成此绝缘阻挡膜204，可以采用例如氮化硅(SiN)或氧氮化硅(SiNO)的材料。在本实施方案中，用高频溅射形成包含氮化硅的膜。注意，有关详细的形成工艺，可以参见实施方案4。由于铜布线被绝缘阻挡膜204覆盖，故进一步降低了铜扩散进入半导体膜的危险。
然后，光掩模被用来在绝缘阻挡膜204中形成开口部分，并形成象素电极107’来覆盖此开口部分。象素电极107’通过该开口部分连接到布线120。
要指出的是，图3B和图3C所示的结构在布线120、绝缘阻挡膜204、以及象素电极107’的形成顺序方面或绝缘阻挡膜204中开口部分的形成工艺方面，不同于图3A的结构。
图3B所示的结构在形成顺序方面不同于图3A的结构。在形成图3B的结构的情况下，在提供象素电极107’之后，形成布线120、信号线101、以及电流馈线102，铜布线108形成在信号线101和电流馈线102上，接着形成绝缘阻挡膜204，然后，在绝缘阻挡膜204中最后提供开口部分。
在形成图3C的结构的情况下，除了形成图3A的结构的情况以外，形成布线120、信号线101、以及电流馈线102，铜布线108形成在信号线101上以及电流馈线102上，并形成绝缘阻挡膜204。然后，与图3A的情况不同，绝缘膜118’被形成作为第二层间绝缘膜，并在绝缘膜118’上形成第二钝化膜119’。然后在绝缘膜118’和第二钝化膜119’中提供开口部分，在开口部分中提供待要连接到布线120的象素电极107’。要指出的是，绝缘膜118’可以用与第一绝缘膜118相同的方法以及相同的材料形成，且第二钝化膜119’可以用与第一钝化膜119相同的方法及相同的材料形成。
而且，由于图3A中绝缘阻挡膜204的制造方法不同于图3A-3C中绝缘阻挡膜204的制造方法，故图3D所示的结构不同于图3A-3C的结构。在形成图3D所示结构的情况下，在形成铜布线108之后，用掩模形成绝缘阻挡膜204，以便至少覆盖铜布线108。因此，无须用光掩模在绝缘阻挡膜204中提供开口部分。
在图3D结构的情况下，可以用导电阻挡膜来替换绝缘阻挡膜204。这是因为用稍后形成的第二绝缘膜确保了象素电极与导电阻挡膜之间的绝缘。由于导电阻挡膜与绝缘阻挡膜相比具有更小的电容，故被导电阻挡膜覆盖的铜布线完全适合于高速运行。
要指出的是，有可能将图3D所示绝缘阻挡膜204的上述结构及其制造方法应用于图3A-3C的情况，并且有可能采用导电阻挡膜来替换绝缘阻挡膜204。
接着，参照图4A-4C来解释提供用作堤(也称为隔板或垒)的第二绝缘膜、形成象素电极上第二绝缘膜中的开口部分、以及提供发光层和象素电极中的第二电极的工艺。
在图4A中，第二绝缘膜205形成在图3A所示结构的象素电极107’的两端。用溅射、CVD、或涂敷形成的光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯)、无机材料(诸如氧化硅、氮化硅、或氧氮化硅)、或它们的叠层，被用来形成第二绝缘膜205。在第二绝缘膜205使用光敏有机材料的情况下，恰当地采用二种光敏有机材料之一，所述光敏有机材料粗略地分为可用光变成不溶于蚀刻剂的负性光敏有机材料或可用光变成溶于蚀刻剂的正性光敏有机材料，在象素电极107’上形成开口部分，且第二绝缘膜205形成在象素电极107’的两端。
然后，包括有机化合物的发光层206形成在开口部分中，第二电极207形成在发光层206上。在形成包括有机化合物的发光层206之前或之后，优选在真空下进行加热，以便除气。而且，由于包含有机化合物的发光层206非常薄，故优选对第一电极的表面进行整平，并且可以在图形化第一电极之前或之后，使用例如化学机械抛光(通常，CMP)来进行整平。此外，为了改善象素电极表面的清洁度，可以进行清洁步骤(刷洗或钟罩清洗(bellclean cleaning))来清除外来颗粒(例如尘埃)。
要指出的是，图4A所示第二绝缘膜205的开口部分(接触)具有锥形形状，其中，直径向着底部变小，且由第二绝缘膜205顶表面与接触斜面形成的角度(接触的拐角部分)约为95-135度。
图4B所示的结构不同于图4A的结构，在图4A的结构中，接触的拐角部分具有带角度的锥形形状。在图4B中，接触具有成圆形的拐角部分，且直径向着底部变小。光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯)可以被用作第二绝缘膜205的材料。然后，可以在曝光之后进行湿法蚀刻或干法刻蚀，以便形成接触。但在采用光敏有机材料的情况下，进行曝光来形成接触而无须蚀刻。
此外，图4C示出了接触的另一种不同的锥形形状。此接触具有成圆形的拐角部分并且斜面至少具有二个不同曲率半径R1和R2。光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯)可以被用作第二绝缘膜205的材料。然后，可以在曝光之后进行湿法蚀刻或干法刻蚀，以便形成接触。但在采用光敏有机材料的情况下，进行曝光来形成接触而无须蚀刻。
虽然基于图3A所示的结构描述了图4A-4C，但有可能组合图3B-3D以及图2B和2C所示的任何结构。
虽然在本实施方案中描述了具有发光元件的显示器件的情况，但不言自明，包含铜的布线可以被用作具有液晶元件的显示器件中的信号线、电极、以及其它布线。
如上所述，在本实施方案中，包含铜的布线被用作以信号线或电流馈线为代表的布线，具体地说，采用了铜布线被提供在布线上的布线结构。因此，铜布线可分配给所有TFT、象素电极、以及布线的结构和制造工艺。
而且，当在本实施方案模式中采用包含铜的布线时，有可能减小电压降和信号波形的畸变。此外，有可能减小布线和电极的面积，从而在具有包含铜的低电阻布线的显示器件中得到窄的框架。
[实施方案2]
在本实施方案中，参照图5A-5C来描述将包含铜的布线应用于栅电极的例子。
图5A示出了EL显示器件的一个象素的等效电路。如图5A所示，此象素至少具有一个信号线601、一个电流馈线602、一个扫描线603、多个TFT 604和605、一个电容器606、以及一个发光元件607。要指出的是，TFT 604和605可以具有诸如双栅结构或三栅结构的多栅结构，而不是单栅结构。
而且，图5B示出了图5A的俯视图，其中形成象素电极(发光元件的第一电极)607’，并具有信号线601、电流馈线602、扫描线603、TFT 604和605、电容器606、以及发光元件的象素电极607’。铜布线608提供在扫描线603和TFT 604的栅电极上，亦即在由与栅电极相同的层形成的布线上。
图5C示出了沿图5B中B-B’的剖面结构。与图2C相似，提供了具有绝缘表面611的衬底、作为基底膜的氧氮化硅膜612a和氧氮化硅膜612b、TFT 604和605的半导体膜613。然后，提供栅绝缘膜614来覆盖半导体膜613，并在半导体膜613上形成导电阻挡膜615和铜布线608。亦即，本实施方案的特征在于包含铜的布线被用作栅电极。关于包含铜的布线的形成工艺，可参见实施方案4。用选自氮化钽(TaN)、氮化钛(TiN)、以及氮化钨(WN)的膜或它们中多个的叠层膜来形成导电阻挡膜615，导电阻挡膜615具有保护膜的功能，用来防止由于扩散导致铜向半导体膜613渗透。对与栅电极相同的层进行图形化，以便除了栅电极之外还同时形成扫描线603。亦即，扫描线603具有由导电阻挡膜和铜布线组成的叠层结构。
然后，用栅电极或抗蚀剂作为掩模，在半导体膜613中形成源区、漏区、以及沟道形成区。此外，可以恰当地形成与栅电极重叠的LDD区和GOLD区。要指出的是，其中掺入杂质的源区、漏区、LDD区、或GOLD区表示为杂质区。提供氮化硅膜或氧氮化硅膜作为覆盖栅电极的绝缘膜617。绝缘膜617用作绝缘阻挡膜。
为了激活各个杂质区，采用了加热炉或激光器。此时，优选从衬底的背面(形成有半导体膜一侧的背面)照射激光(例如准分子激光)来激活，以便防止铜由于激活过程中的加热而扩散渗透到半导体膜中。更优选的是，在形成导电阻挡膜615之后再形成各个杂质区，使用加热炉或激光器来激活各个杂质区，然后形成铜布线608。
此外，为了平整化，用溅射、CVD、或涂敷形成的光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯)、无机材料(诸如氧化硅、氮化硅、或氧氮化硅)、或它们的叠层，用来形成绝缘膜617上的层间绝缘膜618。
在层间绝缘膜618上，形成包括氮化绝缘膜(典型为氮化硅膜或氧氮化硅膜)的第一钝化膜619。在本实施方案中，氮化硅膜被用作阻挡绝缘膜619。然后，用湿法蚀刻或干法刻蚀来形成第一钝化膜619、层间绝缘膜618、绝缘膜617、以及栅绝缘膜614中的接触(开口部分)。至于接触的形状，亦即层间绝缘膜的形状，可以应用图2A-2C中的任何结构。
在接触中，形成漏布线或源布线以连接到源区或漏区，且与布线同一层的图形化同时形成信号线601和电流馈线602。然后，如图3A-3D以及图4A-4C所示那样形成发光层等。要指出的是，待要形成的象素电极刻采用图3A-3D中的任何一种结构，且图4A-4C的任何一个可以被用作绝缘膜等的结构来形成发光层。
以这种方式，有可能将包含铜的布线应用于栅电极。还有可能将包含铜的布线除了用作栅电极之外还可用于信号线和电流馈线。
当包含铜的布线被应用于上述栅电极和扫描线时，有可能减小电压降和波形衰减，并进一步得到显示器件的窄的框架。
[实施方案3]
在本实施方案中，用图6A-6C来解释其中可应用铜布线的EL(电致发光)显示器件的整个结构。图6A示出了EL显示器件的俯视图，其中形成有TFT的元件衬底被密封材料密封，图6B示出了沿图6A中B-B’的剖面图，而图6C示出了沿图6A中A-A’的剖面图。
在衬底301上，排列了象素部分(显示部分)302，且信号线驱动电路(源线驱动电路)303、扫描线驱动电路(栅线驱动电路)304a和304b、以及保护电路305也环绕象素部分302排列。密封剂306被提供来包围各个驱动电路。此外，铜布线300被提供在从信号线、电流馈线、以及信号线驱动电路到FPC(柔性印刷电路)输入端子的迂回布线(taken-around wirings)上。关于象素部分302的结构，特别是关于其布线的结构，可参见实施方案1和2。玻璃、金属(典型为不锈钢)、陶瓷、或塑料(包括塑料膜)可以被用作密封材料307，也有可能仅仅用绝缘膜来进行密封。
此外，根据来自发光元件的光的发射方向，必须采用半透明的材料作为密封材料307。例如，在采用透明电极(例如ITO)作为图4A-4C所示象素电极107’的情况下，光被发射到衬底侧，而在采用透明电极(例如ITO)作为第二电极207的情况下，光被发射到衬底侧的相对侧。
密封剂306可以被提供成与信号线驱动电路303、扫描线驱动电路304a和304b、以及保护电路305的一部分重叠。密封剂306被用来提供密封材料307，且衬底301、密封剂306、以及密封材料307形成为构成封闭空间308。密封材料307在其凹陷部分内具有干燥剂309(例如氧化钡或氧化钙)，它具有吸收潮气和氧以保持封闭空间308内部清洁并抑制发光层退化的功能。突出部分被网状覆盖材料310覆盖，空气和潮气能够通过覆盖材料310，而干燥剂309不能通过覆盖材料310。要指出的是，可以用诸如氩的惰性气体填充封闭空间308，也可以用不活泼的树脂或液体来填充封闭空间308。
在本实施方案中，保护电路305设在在输入端部分311与信号线驱动电路303之间，以便使其间诸如突然脉冲信号之类的静电外泄。在此情况下，具有高电压的瞬时信号首先衰减，然后包括半导体膜的电路能够使衰减的高电压外泄。此保护电路当然可以设置在其它位置处，例如在象素部分302与信号线驱动电路303之间或象素部分302与扫描线驱动电路304a或304b之间。
而且，用来将信号传输到信号线驱动电路303以及扫描线驱动电路304a和304b的输入端部分311设在衬底301上，且诸如视频信号的数据信号通过FPC 312传输到输入端部分311。此FPC被连接到源于发光元件的第二电极的迂回布线以及源于扫描线(图中未示出)的迂回布线。
图6B示出了输入端部分311的一部分，输入布线由其中分散有导体316的树脂317电连接到设在FPC 312侧的布线315。此输入布线具有这样一种结构，其中，导电的氧化物膜314被层叠在与扫描线(栅布线)或信号线(源布线)同时形成的布线313中。为了得到导体316，可以对球形聚合物进行金涂敷或银涂敷。
图7A示出了输入端部分311(特别是图6A所示的部分320)的放大图，具体地说，示出了与信号线和电流馈线同时形成的第一布线701(要成为用来与FPC连接的迂回布线)、提供在第一布线701上的铜布线702、提供在第一绝缘膜707中的接触703、以及透明电极(例如ITO膜)704的俯视图。要指出的是，第一布线701包括导电阻挡膜。
图7B示出了沿图7A中A-A’的剖面图。首先，在与栅布线同时形成的第二布线706上，提供与层间绝缘膜同时形成的第一绝缘膜707。然后，作为迂回布线的第一布线701形成在形成于第一绝缘膜707中的接触(开口部分)703中，并通过此接触连接到第二布线706。在第一布线701上，要进行图形化的铜布线702形成并在接触703前面延伸。透明电极704被形成为从第一绝缘膜707上的位置延伸，并可以被形成为与第一布线701接触。接着，第二绝缘膜711形成在第一绝缘膜上，以覆盖第一布线701和铜布线702，并在第二绝缘膜711中形成开口部分，以覆盖透明电极704的外围(也称为边缘或框架)，并使其表面暴露(图7A的俯视图)。要指出的是，第一和第二绝缘膜707和711之间的裕度(margin)“d”被设定为几微米，例如3微米。
此处，图7C示出了保护电路及其附近的放大图。在FPC的连接区(以下称为连接区)附近，与TFT有源层同时形成的包括硅的半导体膜712具有设有阶梯(z字形)的矩形。然后，半导体膜712通过接触连接到第一和第二布线701和706，以便用作保护电路。利用这样提供的保护电路，此半导体层用作电阻器，能够防止静电等造成的过量电流流到驱动电路部分和象素部分。
此外，可以提供TFT或薄膜二极管来代替半导体膜。例如，为信号线(信号输入线)而提供的TFT或薄膜二极管可以被用作保护电路，所述信号线中输入输入到信号线驱动电路或扫描线驱动电路中的启动脉冲或时钟脉冲。当然也可以提供多个半导体膜、TFT、或薄膜二极管。
而且，FPC的端子与迂回布线之间的连接，在将迂回布线连接到发光元件的电极的情况下不同于在将迂回布线连接到驱动电路部分的布线的情况下。亦即，在将迂回布线连接到发光元件的电极的情况下，由于希望尽可能降低电阻，故设计了更大的迂回布线宽度，且两个FPC端子连接到迂回布线。另一方面，在将迂回布线连接到驱动电路的布线的情况下，与上述情况相比，设计了较小的迂回布线宽度，且一个FPC端子连接到迂回布线。以这种方式，考虑连接到迂回布线的目标来设定被连接的FPC端子的数目。而且，可以为发光元件的各个电极和驱动电路部分的各个布线提供保护电路。
然后，图7A俯视图中未示出的包括导体708的树脂713形成在第二绝缘膜711的开口部分中，并通过设在FPC侧的布线709被连接到FPC 710。
如上所述，在本实施方案模式中，在迂回布线的预定位置处提供铜布线702，以降低布线电阻，并有可能防止布线发热。特别是在中等尺寸或大尺寸显示屏的情况下，必须使大电流流动。因此，如本实施方案那样采用电阻低的铜布线702是有用的，因为有能够流动大电流的优点。
[实施方案4]
用直流溅射、RF溅射、或远程等离子体(remote plasma)来形成铜布线。在本实施方案模式中，用图8-10来解释如何形成铜布线。
图10示出了一种多室系统，它包括位于中心的转移室35、用来形成导电阻挡膜的第一淀积室31、用来形成铜布线的第二淀积室32、用来形成绝缘阻挡膜的第三淀积室33、用来取出衬底的取出室34、以及装载室36。转移室35分别通过转移门40a-40d与各个淀积室、装载室、以及取出室连接。要指出的是，在淀积时此多室系统保持减压。
利用图10所示的多室系统，有可能连续地形成导电阻挡膜、铜布线、以及绝缘阻挡膜而不使衬底暴露于空气。当执行这种连续淀积时，有可能防止杂质粘附到界面，从而进行良好的淀积。
图8示出了图10所示第二淀积室的淀积系统的一个例子。此淀积系统具有淀积室11，它配备有用来取出要加工的物体(衬底)的转移端口(取出端口)22。在淀积室11中，提供了铜靶17，此铜靶被通过背面平板的冷却媒质19冷却(水冷)，且永磁体18沿平行于靶的方向(图中箭头所指方向)的圆周运动或线性运动使得有可能在对面衬底的表面上形成膜厚度均匀性良好的膜。在开始淀积之前和之后，挡板23打开和关闭，并防止膜在开始放电时的不稳定等离子体状态下被形成。
移动衬底支架27和掩模支架28来放置衬底13和掩模14。此时，可以用设置在淀积室中的CCD相机16来进行衬底与掩模的对准。而且，磁性物质(磁体)15设置在衬底支撑装置12中，并保持衬底13和掩模14固定。为了防止衬底与掩模接触，可以提供隔离物以保持一个间隙(高度)。此外，用来固定靶17的装置具有用来上下移动靶的装置26，以便能够在淀积时控制衬底13与靶17之间的距离。当然，可以为衬底支撑装置12提供用来上下移动的装置，以便在淀积时控制衬底13与靶17之间的距离。
此外，装有护套的加热器可以被安装到衬底支撑装置12中作为加热装置，并还可以从衬底背面引入被加热的惰性气体(氩气)，以进行均匀加热。诸如稀有气体和氧气的气体从气体引入装置21被引入，并用导气阀25来控制淀积室11内的压力。提供了整流板24，以便对溅射气体流进行调整。为靶提供高频电源20，并施加高频电来执行溅射。
当采用图8的结构溅射时，可以用铜靶形成铜布线。可以在室温下在加热衬底的条件下进行铜布线的淀积。但为了进一步改善对基底的粘附性，更好的是将淀积室内部加热到100-300℃，优选为150-200℃。所施加高频电的典型频率为13.56MHz。
第一和第三淀积室也具有与图8所示淀积系统相似的结构。例如在形成氮化硅膜的情况下，采用硅靶，并采用氮和惰性气体作为溅射气体。虽然外加高频电的典型频率为13.56MHz，但也可以使用27-120MHz的更高频率。随着频率的提高，化学反应在淀积机制中变得优先，可望在对基底损伤更小的情况下形成致密膜。用作溅射气体的惰性气体也可以被用作加热衬底的气体，并可以如图8所示从衬底的背面引入惰性气体。
在形成TiN膜用于导电阻挡膜的情况下，可以用氮和氩组成的溅射气体在150W的输出功率下进行淀积。这样形成的TiN膜具有多晶结构，且由于晶粒边界的存在而提高了防止扩散的功能。要指出的是，当在输出功率更大、氩流量提高、以及衬底温度更高的条件下进行溅射时，有可能形成致密的膜来改善作为阻挡层的性质。
图9示出了用来淀积铜布线的掩模14的一个例子，虚线表示扫描线驱动电路811a和811b、信号线驱动电路812、以及象素部分813的安排。图9示出的是在迂回布线、信号线、以及提供在信号线驱动电路812中的缓冲TFT的源电极和漏电极上形成铜布线的情况下的掩模800。因此，掩模800形成了用于迂回布线的缝隙801、用于信号线的缝隙802、以及用于源电极和漏电极的缝隙803。要指出的是，掩模800的缝隙具有5微米或以上的宽度，且对于为象素部分中的信号线提供的具有5-20微米的窄宽度的铜布线以及为迂回布线提供的具有150-1000微米的宽铜布线，可以适当地设定该缝隙宽度。因此，优选是缝隙的一部分具有向着衬底的锥形形状，以提高淀积的准确度。
要指出的是，掩模800具有沿垂直于缝隙的方向提供的用来加固的辅助布线804。为了在淀积时不成为阻挡，可以恰当地设定此辅助布线804的宽度和长度并恰当地安排此辅助布线804。在淀积铜布线时，辅助布线804被固定成不面对衬底，亦即被固定在掩模的面对衬底表面的反面处。利用这种辅助布线，有可能防止要形成的布线发生宽度变化和弯曲。上述的掩模由镍、铂、铜、不锈钢、或石英玻璃形成。尤其是，由金属材料形成的掩模被称为金属掩模。此外，虽然掩模的厚度依赖于要形成的布线的宽度，但优选的是掩模被形成为厚度约为5-25微米。
利用如上所述的淀积方法，能够形成铜布线。然后就有可能降低布线电阻并制造发热更少的显示器件。
[实施方案5]
均采用根据本发明的显示器件的电子设备包括摄象机、数码相机、护目镜式显示器(头戴显示器)、导航系统、声音再现装置(例如汽车音响系统和组合音响)、膝上计算机、游戏机、便携式信息终端(例如移动计算机、蜂窝电话、便携式游戏机、以及电子书)、包括记录媒质的图像再现装置(更具体地说是能够重现诸如数字通用盘(DVD)的记录媒质并且显示再现图像的的装置)等等。特别是，根据本发明的铜布线优选被用于诸如大尺寸电视之类的具有大尺寸屏幕的电子设备。图12A-12C示出了这种电子设备的一些具体例子。
图12A示出了一种大尺寸显示设备，它包括外壳2001、支座2002、显示部分2003、扬声器部分2004、视频输入端2005等。本发明的包含铜的布线能够被用作提供在显示部分2003中的布线和电极，以便完成根据本发明的图12A所示的大尺寸显示设备。当提供包含铜的布线以获得较低的电阻时，有可能在布线长度长的大尺寸显示器件中增强电压降的减小和增强信号衰减的减少。此显示设备包括诸如个人计算机、电视广播接收机、以及广告显示器的用来显示信息的所有显示设备。
图12B示出了一种膝上计算机，它包括主体2201、机壳2202、显示部分2203、键盘2204、外部连接端口2205、点击鼠标2206等。本发明的包含铜的布线能够被用作提供在显示部分2203中的布线和电极，以便完成根据本发明的图12B所示的膝上计算机。
图12C示出了一种包括记录媒质的便携式图像再现装置(尤其是DVD图像再现装置)，它包括主体2401、机壳2402、显示部分A 2403、另一显示部分B 2404、记录媒质(DVD等)读取部分2405、操作键2406、扬声器部分2407等。显示部分A 2403主要用来显示图象信息，而显示部分B 2404主要用来显示字符信息。本发明的包含铜的布线能够被用作提供在显示部分A 2403和B 2404中的布线和电极。包括记录媒质的图像再现装置还包括家用游戏机等。
要指出的是，本发明的包含铜的布线能够被用于正面式或背面式投影仪，其中，包括输出图象信息的光被透镜等放大并投影。
而且，由于发光部分消耗电能，故必须将准确的信号馈送到发光器件的发光部分。因此，本发明的包含铜的布线能够被用于移动信息终端。
如上所述，本发明能够被非常广泛地应用于各种领域的电器设备。此外，本实施方案中的各种电器装置能够采用实施方案1-4所示的任何一种结构。
如上所述，根据本发明有可能将包含铜的布线用作诸如信号线、扫描线、电流馈线、源电极、漏电极、以及栅电极的任何布线和电极。利用电阻低并有可能流动大电流的铜，有可能减小电压降和减少信号波形的衰减。特别是将本发明的包含铜的布线用于中等尺寸或大尺寸显示平板是有效的。此外，具有包含电阻低的铜的布线的显示器件能够具有减小了的布线和电极面积，从而还有可能得到窄的框架。
而且，在本发明中，采用了使用掩模的溅射方法，从而能够制造具有高精度的铜布线。因此，无须使用诸如镶嵌的复杂工艺，从而有可能以低成本和高成品率来提供显示器件。

Claims (49)

1.一种显示器件，包含：
导电阻挡膜；以及
导电阻挡膜上的包含铜作为其主要成分的布线，
其中，导电阻挡膜的顶表面与包含铜作为其主要成分的布线的顶表面不对准。
2.一种显示器件，它包含：
导电阻挡膜；以及
导电阻挡膜上的包含铜作为其主要成分的布线，
其中，导电阻挡膜的顶表面与包含铜作为其主要成分的布线的顶表面不对准，且
其中，绝缘阻挡膜覆盖有包含铜作为其主要成分的布线的顶表面和侧表面。
3.一种显示器件，它包含：
导电膜；
导电阻挡膜；以及
导电阻挡膜上的包含铜作为其主要成分的布线，
其中，导电膜的宽度与导电阻挡膜的宽度对准，且
其中，包含铜作为其主要成分的布线的宽度窄于导电阻挡膜的宽度。
4.一种显示器件，至少包含信号线以及提供成与此信号线相交的扫描线，
其中，信号线包含导电膜、导电阻挡膜、以及导电阻挡膜上的包含铜作为其主要成分的布线，且
其中，导电膜的宽度与导电阻挡膜的宽度对准，且包含铜作为其主要成分的布线的宽度窄于导电阻挡膜的宽度。
5.一种显示器件，至少包含信号线以及提供成与此信号线相交的扫描线，
其中，扫描线包含导电阻挡膜以及导电阻挡膜上的包含铜作为其主要成分的布线，且
其中，包含铜作为其主要成分的布线的宽度窄于导电阻挡膜的宽度。
6.一种显示器件，至少包含信号线以及提供成与此信号线相交的扫描线，
其中，信号线包含导电膜、第一导电阻挡膜、以及第一导电阻挡膜上的包含铜作为其主要成分的第一布线，
其中，扫描线包含第二导电阻挡膜以及第二导电阻挡膜上的包含铜作为其主要成分的第二布线，
其中，导电膜的宽度与第一导电阻挡膜的宽度对准，且包含铜作为其主要成分的第一布线的宽度窄于第一导电阻挡膜的宽度，且
其中，包含铜作为其主要成分的第二布线的宽度窄于第二导电阻挡膜的宽度。
7.根据权利要求4的显示器件，还包含发光元件，其中，驱动电流通过信号线馈送到发光元件。
8.根据权利要求5的显示器件，还包含发光元件，其中，电压通过信号线输入到发光元件。
9.根据权利要求6的显示器件，还包含发光元件，其中，电压通过信号线输入到发光元件。
10.根据权利要求6的显示器件，还包含发光元件和电连接到发光元件的TFT，其中，TFT的栅电极也包含第二导电阻挡膜以及第二导电阻挡膜上的包含铜作为其主要成分的第二布线。
11.根据权利要求6的显示器件，还包含发光元件和电连接到发光元件的TFT，其中，TFT的源电极和漏电极也包含导电膜、第一导电阻挡膜、以及第一导电阻挡膜上的包含铜作为其主要成分的第一布线。
12.一种显示器件，包含绝缘表面上的半导体膜以及半导体膜上的栅电极，
其中，栅电极包含导电阻挡膜以及导电阻挡膜上的包含铜作为其主要成分的布线，
其中，包含铜作为其主要成分的布线的宽度窄于导电阻挡膜的宽度。
13.一种显示器件，包含提供在绝缘表面上半导体膜中的杂质区以及连接到杂质区的电极，
其中，电极包含导电膜、导电阻挡膜、以及导电阻挡膜上的包含铜作为其主要成分的布线，
其中，导电膜的宽度与导电膜的宽度对准，且
其中，包含铜作为其主要成分的布线的宽度窄于导电阻挡膜的宽度。
14.一种至少包含布线的显示器件，此布线包含：
导电膜；
导电阻挡膜；以及
导电阻挡膜上的包含铜作为其主要成分的膜；以及
电连接到布线的输入端，
其中，导电膜的宽度与导电阻挡膜的宽度对准，
其中，包含铜作为其主要成分的膜的宽度窄于导电阻挡膜的宽度，且
其中，输入端与包含铜作为其主要成分的膜不重叠。
15.根据权利要求14的显示器件，其中，输入端通过包含导体的树脂连接到布线。
16.根据权利要求14的显示器件，其中，输入端的边缘与包含铜作为其主要成分的膜的边缘不对准。
17.根据权利要求14的显示器件，其中，布线连接到包括半导体膜的保护电路。
18.根据权利要求17的显示器件，还包含扫描线，其中，扫描线也连接到保护电路。
19.根据权利要求1的显示器件，其中，导电阻挡膜包含TiN、TaN、TiC、TaC和WN中的至少一种。
20.根据权利要求2的显示器件，其中，导电阻挡膜包含TiN、TaN、TiC、TaC、WN中的至少一种。
21.根据权利要求3的显示器件，其中，导电阻挡膜包含TiN、TaN、TiC、TaC、WN中的至少一种。
22.根据权利要求4的显示器件，其中，导电阻挡膜包含TiN、TaN、TiC、TaC、WN中的至少一种。
23.根据权利要求5的显示器件，其中，导电阻挡膜包含TiN、TaN、TiC、TaC、WN中的至少一种。
24.根据权利要求6的显示器件，其中，第一和第二导电阻挡膜均包含TiN、TaN、TiC、TaC、WN中的至少一种。
25.根据权利要求12的显示器件，其中，导电阻挡膜包含TiN、TaN、TiC、TaC、WN中的至少一种。
26.根据权利要求13的显示器件，其中，导电阻挡膜包含TiN、TaN、TiC、TaC、WN中的至少一种。
27.根据权利要求14的显示器件，其中，导电阻挡膜包含TiN、TaN、TiC、TaC、WN中的至少一种。
28.根据权利要求3的显示器件，其中，导电膜包含Ti。
29.根据权利要求4的显示器件，其中，导电膜包含Ti。
30.根据权利要求6的显示器件，其中，导电膜包含Ti。
31.根据权利要求13的显示器件，其中，导电膜包含Ti。
32.根据权利要求14的显示器件，其中，导电膜包含Ti。
33.根据权利要求1的显示器件，其中，包含铜作为其主要成分的布线被绝缘阻挡膜覆盖，且绝缘阻挡膜包含氮化硅、氧氮化硅、氮化铝中的至少一种。
34.根据权利要求2的显示器件，其中，绝缘阻挡膜包含氮化硅、氧氮化硅、氮化铝中的至少一种。
35.根据权利要求3的显示器件，其中，包含铜作为其主要成分的布线被绝缘阻挡膜覆盖，且绝缘阻挡膜包含氮化硅、氧氮化硅、氮化铝中的至少一种。
36.根据权利要求4的显示器件，其中，包含铜作为其主要成分的布线被绝缘阻挡膜覆盖，且绝缘阻挡膜包含氮化硅、氧氮化硅、氮化铝中的至少一种。
37.根据权利要求5的显示器件，其中，包含铜作为其主要成分的布线被绝缘阻挡膜覆盖，且绝缘阻挡膜包含氮化硅、氧氮化硅、氮化铝中的至少一种。
38.根据权利要求6的显示器件，其中，第一和第二布线均被绝缘阻挡膜覆盖，且绝缘阻挡膜包含氮化硅、氧氮化硅、氮化铝中的至少一种。
39.根据权利要求12的显示器件，其中，包含铜作为其主要成分的布线被绝缘阻挡膜覆盖，且绝缘阻挡膜包含氮化硅、氧氮化硅、氮化铝中的至少一种。
40.根据权利要求13的显示器件，其中，包含铜作为其主要成分的布线被绝缘阻挡膜覆盖，且绝缘阻挡膜包含氮化硅、氧氮化硅、氮化铝中的至少一种。
41.根据权利要求14的显示器件，其中，包含铜作为其主要成分的膜被绝缘阻挡膜覆盖，且绝缘阻挡膜包含氮化硅、氧氮化硅、氮化铝中的至少一种。
42.一种制造显示器件的方法，它包含下列步骤：
在第一淀积室中在衬底上形成导电阻挡膜；
在不使衬底暴露于空气的条件下将衬底转移到第二淀积室中；
在第二淀积室中在导电阻挡膜上形成包含铜作为其主要成分的布线；
在不使衬底暴露于空气的条件下将衬底转移到第三淀积室中；以及
在包含铜作为其主要成分的布线上形成绝缘阻挡膜。
43.根据权利要求42的方法，其中，包含磁体的支撑装置将衬底和掩模保持在第二淀积室中，并用掩模来进行溅射以形成包含铜作为其主要成分的布线。
44.根据权利要求43的方法，其中，掩模具有固定成不面对衬底的辅助布线。
45.一种制造显示器件的方法，它包含下列步骤：
在衬底上形成半导体膜；
在半导体膜上形成栅电极；
用栅电极作为掩模，在半导体膜中形成杂质区；
形成绝缘膜以覆盖栅电极；
在绝缘膜中形成接触；
在第一淀积室中形成导电阻挡膜；
在不使衬底暴露于空气的条件下将衬底转移到第二淀积室中；
在第二淀积室中，在导电阻挡膜上形成包含铜作为其主要成分的布线；
在不使衬底暴露于空气的条件下将衬底转移到第三淀积室中；以及
在包含铜作为其主要成分的布线上形成绝缘阻挡膜，
其中，连接到杂质区的电极至少包含导电阻挡膜和包含铜作为其主要成分的布线。
46.根据权利要求42的方法，其中，第二淀积室至少包含靶、用来冷却靶的装置、用来上下移动靶的装置、以及平行于靶表面移动的磁体。
47.根据权利要求45的方法，其中，第二淀积室至少包含靶、用来冷却靶的装置、用来上下移动靶的装置、以及平行于靶表面移动的磁体。
48.根据权利要求42的方法，其中，在第一至第三淀积室中保持减压。
49.根据权利要求45的方法，其中，在第一至第三淀积室中保持减压。
CN03822346A 2002-09-20 2003-09-19 显示器件及其制造方法 Expired - Fee Related CN100578573C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP276295/2002 2002-09-20
JP2002276295 2002-09-20

Publications (2)

Publication Number Publication Date
CN1682259A true CN1682259A (zh) 2005-10-12
CN100578573C CN100578573C (zh) 2010-01-06

Family

ID=31987023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03822346A Expired - Fee Related CN100578573C (zh) 2002-09-20 2003-09-19 显示器件及其制造方法

Country Status (5)

Country Link
US (10) US7102231B2 (zh)
CN (1) CN100578573C (zh)
AU (1) AU2003264515A1 (zh)
TW (3) TWI357616B (zh)
WO (1) WO2004027740A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494201B (zh) * 2008-01-25 2010-11-03 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板结构及其制造方法
CN101488489B (zh) * 2008-01-17 2011-07-20 育霈科技股份有限公司 导线结构及其形成方法
CN102651394A (zh) * 2011-02-25 2012-08-29 富士通株式会社 半导体器件及其制造方法以及电源装置
CN103208491A (zh) * 2013-02-25 2013-07-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
CN107393830A (zh) * 2017-07-21 2017-11-24 京东方科技集团股份有限公司 薄膜晶体管的制备方法
CN107403827A (zh) * 2017-07-25 2017-11-28 京东方科技集团股份有限公司 显示基板和显示装置
CN110098200A (zh) * 2019-01-17 2019-08-06 友达光电股份有限公司 像素结构及其制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
WO2004027740A1 (en) 2002-09-20 2004-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
IL156945A0 (en) * 2003-07-15 2004-02-08 Itzhak Tavori Device and a method for orthopedic delivery of bone reconstruction medium
KR100696471B1 (ko) * 2004-07-02 2007-03-19 삼성에스디아이 주식회사 전자 발광 소자
JP2006060191A (ja) * 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
US8395746B2 (en) 2006-01-31 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US20070194450A1 (en) * 2006-02-21 2007-08-23 Tyberg Christy S BEOL compatible FET structure
WO2007148795A1 (ja) * 2006-06-22 2007-12-27 National University Corporation Kitami Institute Of Technology 窒化金属膜、酸化金属膜、炭化金属膜またはその複合膜の製造方法、およびその製造装置
TWI312578B (en) * 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
US20080254613A1 (en) * 2007-04-10 2008-10-16 Applied Materials, Inc. Methods for forming metal interconnect structure for thin film transistor applications
US8224277B2 (en) * 2008-09-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101273972B1 (ko) 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US8586472B2 (en) * 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US20140110838A1 (en) * 2012-10-22 2014-04-24 Infineon Technologies Ag Semiconductor devices and processing methods
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
KR102337889B1 (ko) * 2015-02-16 2021-12-10 삼성디스플레이 주식회사 표시 장치
CN107565041B (zh) * 2016-06-30 2019-12-31 乐金显示有限公司 有机发光显示装置及其制造方法
CN106129092A (zh) * 2016-07-26 2016-11-16 昆山工研院新型平板显示技术中心有限公司 一种显示屏的边框及其制备方法、显示屏
JP2018021994A (ja) * 2016-08-02 2018-02-08 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US10181441B2 (en) * 2016-11-18 2019-01-15 Taiwan Semiconductor Manufacturing Company Ltd. Through via structure and manufacturing method thereof
JP6797042B2 (ja) * 2017-02-02 2020-12-09 株式会社ジャパンディスプレイ 表示装置
TWI772015B (zh) * 2021-05-05 2022-07-21 友達光電股份有限公司 畫素結構及其製作方法

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10370A (en) * 1854-01-03 Floob-plate of malt-kilns
US70382A (en) * 1867-10-29 Improvement in machines foe making blind-slats
US15618A (en) * 1856-08-26 photo-litho
US79503A (en) * 1868-06-30 James see
US510499A (en) * 1893-12-12 Ventilated barrel
US30322A (en) * 1860-10-09 Machine pob straightening bale-hoops
US90002A (en) * 1869-05-11 Improvement in churns
US4033833A (en) 1975-10-30 1977-07-05 Western Electric Company, Inc. Method of selectively electroplating an area of a surface
JPS57126967A (en) * 1981-01-29 1982-08-06 Fujitsu Ltd Method for holding mask for film formation
JPS601846A (ja) 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
DE3571161D1 (en) * 1985-03-22 1989-07-27 Ibm Deutschland Lift-off mask production process and use of the mask
JPS61235560A (ja) * 1985-04-11 1986-10-20 Fujitsu Ltd マグネトロンスパツタ装置
JPH0748470B2 (ja) 1988-04-27 1995-05-24 日本電子株式会社 荷電粒子ビーム装置
JP2841560B2 (ja) 1989-10-19 1998-12-24 日本電気株式会社 静電保護回路
US5100499A (en) * 1989-12-20 1992-03-31 Texas Instruments Incorporated Copper dry etch process using organic and amine radicals
JPH0566421A (ja) * 1991-09-09 1993-03-19 Sanyo Electric Co Ltd 多層配線の形成方法
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US6808965B1 (en) * 1993-07-26 2004-10-26 Seiko Epson Corporation Methodology for fabricating a thin film transistor, including an LDD region, from amorphous semiconductor film deposited at 530° C. or less using low pressure chemical vapor deposition
JP2776727B2 (ja) 1993-10-21 1998-07-16 日本電気株式会社 半導体装置の製造方法
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3450909B2 (ja) 1994-09-27 2003-09-29 三菱電機株式会社 半導体装置
JPH08201851A (ja) 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
JP3744980B2 (ja) 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JP3184771B2 (ja) 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
US6015724A (en) 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
TW439003B (en) 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
KR0161462B1 (ko) 1995-11-23 1999-01-15 김광호 액정 디스플레이에서의 게이트 패드 형성방법
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3647542B2 (ja) 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
US5693563A (en) * 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
JPH1090711A (ja) 1996-09-17 1998-04-10 Seiko Epson Corp 反射型液晶表示装置およびその製造方法
JPH10154816A (ja) 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
KR100232679B1 (ko) 1996-11-27 1999-12-01 구본준 액정표시장치의 제조방법 및 그 구조
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3774855B2 (ja) 1997-04-25 2006-05-17 大林精工株式会社 液晶表示装置と製造方法．
JPH1116912A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
JP3492204B2 (ja) * 1997-08-13 2004-02-03 富士通株式会社 表示装置用電極及びその製造方法
JP3641111B2 (ja) 1997-08-28 2005-04-20 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3679567B2 (ja) * 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
TW565719B (en) 1998-03-13 2003-12-11 Toshiba Corp Manufacturing method of array substrate for display device
JPH11345974A (ja) 1998-06-01 1999-12-14 Seiko Epson Corp 薄膜半導体装置及びその製造方法並びにアクティブマトリックス基板及びその製造方法
JP3208124B2 (ja) 1998-06-01 2001-09-10 松下電器産業株式会社 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US6475912B1 (en) * 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
JP3116916B2 (ja) 1998-08-17 2000-12-11 日本電気株式会社 回路装置、その製造方法
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100399556B1 (ko) * 1998-12-14 2003-10-17 엘지.필립스 엘시디 주식회사 배선, 이를 사용한 박막 트랜지스터 기판, 및 그제조방법과 액정표시장치
US6479900B1 (en) 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3277909B2 (ja) 1999-02-08 2002-04-22 日本電気株式会社 半導体装置及びその製造方法
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP2000357671A (ja) 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
JP2001015599A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2001094238A (ja) 1999-07-16 2001-04-06 Sharp Corp 金属配線の製造方法およびその金属配線を備えた配線基板
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
TW465122B (en) 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4613271B2 (ja) 2000-02-29 2011-01-12 シャープ株式会社 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
JP2001254169A (ja) 2000-03-13 2001-09-18 Optonix Seimitsu:Kk 蒸着用金属マスクおよび蒸着用金属マスク製造方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6489222B2 (en) * 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW538246B (en) * 2000-06-05 2003-06-21 Semiconductor Energy Lab Display panel, display panel inspection method, and display panel manufacturing method
JP4689009B2 (ja) 2000-07-05 2011-05-25 株式会社半導体エネルギー研究所 表示装置、電子機器および表示装置の作製方法
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
JP3917355B2 (ja) * 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP4925528B2 (ja) 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
US6498091B1 (en) * 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4316831B2 (ja) 2000-11-28 2009-08-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6744198B2 (en) 2001-03-19 2004-06-01 Seiko Epson Corporation Method for manufacturing display device, display device, and electronic apparatus
KR100799463B1 (ko) 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2002353167A (ja) 2001-05-29 2002-12-06 Sharp Corp 金属配線基板及び金属配線基板の製造方法並びに反射型液晶表示装置用金属配線基板
KR100426811B1 (ko) * 2001-07-12 2004-04-08 삼성전자주식회사 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법
JP4896318B2 (ja) * 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4969001B2 (ja) 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
US6753217B2 (en) * 2001-11-29 2004-06-22 Thin Film Electronics Asa Method for making self-registering non-lithographic transistors with ultrashort channel lengths
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
CN1432984A (zh) 2002-01-18 2003-07-30 株式会社半导体能源研究所 发光器件
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3986051B2 (ja) 2002-04-30 2007-10-03 株式会社半導体エネルギー研究所 発光装置、電子機器
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
US6933568B2 (en) 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
KR100685924B1 (ko) * 2002-07-29 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
TW200406829A (en) * 2002-09-17 2004-05-01 Adv Lcd Tech Dev Ct Co Ltd Interconnect, interconnect forming method, thin film transistor, and display device
WO2004027740A1 (en) 2002-09-20 2004-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20050020061A1 (en) * 2003-07-21 2005-01-27 Jui-Hua Fang Method of modifying conductive wiring
US7061778B2 (en) * 2004-06-07 2006-06-13 Power Integrations, Inc. Method and apparatus for extending the operating range of a flyforward converter

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488489B (zh) * 2008-01-17 2011-07-20 育霈科技股份有限公司 导线结构及其形成方法
CN101494201B (zh) * 2008-01-25 2010-11-03 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板结构及其制造方法
CN102651394B (zh) * 2011-02-25 2015-08-19 富士通株式会社 半导体器件及其制造方法以及电源装置
CN102651394A (zh) * 2011-02-25 2012-08-29 富士通株式会社 半导体器件及其制造方法以及电源装置
US9741662B2 (en) 2011-02-25 2017-08-22 Fujitsu Limited Semiconductor device and method of manufacturing the same, and power supply apparatus
CN103208491A (zh) * 2013-02-25 2013-07-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103208491B (zh) * 2013-02-25 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9437619B2 (en) 2013-02-25 2016-09-06 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
WO2014127587A1 (zh) * 2013-02-25 2014-08-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
CN107393830A (zh) * 2017-07-21 2017-11-24 京东方科技集团股份有限公司 薄膜晶体管的制备方法
CN107403827A (zh) * 2017-07-25 2017-11-28 京东方科技集团股份有限公司 显示基板和显示装置
CN110098200A (zh) * 2019-01-17 2019-08-06 友达光电股份有限公司 像素结构及其制造方法

Also Published As

Publication number Publication date
WO2004027740A1 (en) 2004-04-01
AU2003264515A1 (en) 2004-04-08
TW200703479A (en) 2007-01-16
TW200409289A (en) 2004-06-01
US10090373B2 (en) 2018-10-02
US8450851B2 (en) 2013-05-28
US20060289889A1 (en) 2006-12-28
US8749061B2 (en) 2014-06-10
TWI338346B (en) 2011-03-01
US20040056855A1 (en) 2004-03-25
US7102231B2 (en) 2006-09-05
US20150313014A1 (en) 2015-10-29
US9622345B2 (en) 2017-04-11
TW201108409A (en) 2011-03-01
US20170207292A1 (en) 2017-07-20
US7417256B2 (en) 2008-08-26
US7781772B2 (en) 2010-08-24
US20110140134A1 (en) 2011-06-16
TWI357616B (en) 2012-02-01
TWI338366B (en) 2011-03-01
US9847386B2 (en) 2017-12-19
US20180108725A1 (en) 2018-04-19
US7897973B2 (en) 2011-03-01
US9082768B2 (en) 2015-07-14
US20140299991A1 (en) 2014-10-09
US20080315205A1 (en) 2008-12-25
US20100276695A1 (en) 2010-11-04
CN100578573C (zh) 2010-01-06
US20130256892A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
CN1682259A (zh) 显示器件及其制造方法
JP6014086B2 (ja) 表示装置
CN100350628C (zh) 半导体元件及使用它的显示器件和制造半导体元件的方法
US8283859B2 (en) Light emitting device
CN1617351A (zh) 半导体显示器件
CN1495876A (zh) 半导体器件的制造方法
CN1913155A (zh) 液晶显示器件和其制造方法
JP2004139057A (ja) 表示装置及びその作製方法
CN1581472A (zh) 布线板及其制造方法、半导体器件及其制造方法
JP4963158B2 (ja) 表示装置の作製方法、電気光学装置の作製方法
JP2005148728A (ja) 集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100106

Termination date: 20200919