CN1734676A - 带可编程部分的掩模可编程逻辑器件 - Google Patents

带可编程部分的掩模可编程逻辑器件 Download PDF

Info

Publication number
CN1734676A
CN1734676A CNA2005100874603A CN200510087460A CN1734676A CN 1734676 A CN1734676 A CN 1734676A CN A2005100874603 A CNA2005100874603 A CN A2005100874603A CN 200510087460 A CN200510087460 A CN 200510087460A CN 1734676 A CN1734676 A CN 1734676A
Authority
CN
China
Prior art keywords
programmable
user
mask
logic device
programmable logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100874603A
Other languages
English (en)
Other versions
CN1734676B (zh
Inventor
吉米·劳森
戴维·卡切米尔
马文·A·卡拉夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN1734676A publication Critical patent/CN1734676A/zh
Application granted granted Critical
Publication of CN1734676B publication Critical patent/CN1734676B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits

Abstract

一种掩模可编程逻辑器件像常规可编程逻辑器件中那样包括某个电可编程的电路。这允许了用户在不必重新设计编程金属化层因此也不涉及器件制造商的情况下，调整被编程的器件的某些特性，该被编程的器件的逻辑功能已经被检验且不需要更改，但是它在一个变化的环境中操作，使不同特性成为必然。可编程元件可包括输入/输出元件，该输入/输出元件可能因为较大系统的信号特性变化需要调整，或者包括时钟电路，该时钟电路可能需要调整，因为像期望操作温度的变化这样的环境状况可能影响较大系统中的时钟信号。

Description

带可编程部分的掩模可编程逻辑器件
技术领域
本发明涉及具有掩模可编程部分以及现场可编程部分的“混合”可编程逻辑器件。本发明尤其涉及掩模可编程逻辑器件，其中即使在掩模编程发生后，输入/输出和/或时钟电路中至少某些也可由用户编程。
背景技术
可编程逻辑器件是公知的。早期的可编程逻辑器件是一次性可配置的。例如，配置可能是通过“熔断”-即打开-可熔链接来实现的。或者，配置可能被存储在可编程只读存储器中。这些器件一般向用户提供了配置器件用于“乘积之和”(或“P-TERM”)逻辑操作的能力。后来，结合了用于配置的可擦除可编程只读存储器(EPROM)的可编程逻辑器件变得可用，允许器件被重配置。
更后来，结合用于配置的静态随机访问存储器(SRAM)元件的可编程逻辑器件变得可用。同样可被重配置的这些器件将其配置存储在像EPROM这样的非挥发性存储器中，当器件被加电时配置被从非挥发性存储器中加载到SRAM元件中。这些设备一般向用户提供配置所述器件以进行查找表类型的逻辑操作的能力。
在所有前述可编程逻辑器件中，器件中的特定逻辑元件的逻辑功能和用于在逻辑器件间路由信号的互连都是可编程的。最近已提供了掩模可编程逻辑器件(“MPLD”)。有了MPLD，取代向所有用户销售相同器件，制造商制造一种部分器件，其带有功能不能由用户编程并且缺乏特定的路由或互连资源的逻辑元件的标准化安排。
用户向MPLD的制造商提供期望器件的规格，该规格可以是一个用于对可比较的常规可编程逻辑器件编程的配置文件。制造商利用该信息来添加金属化层到上述部分器件。那些附加层通过在那些逻辑元件内产生一定连接来对逻辑元件编程，并且还在逻辑元件之间添加互连路线。
虽然常规可编程逻辑器件允许用户轻松自如地设计器件来执行期望的功能，但是常规可编程逻辑器件总是包括不能用于某个特定设计的资源。此外，为了容纳通用路由和互连资源，以及允许来自任何逻辑器件的信号到达任何期望的路由和互连资源的开关资源，常规可编程逻辑器件随着功能被构建到其中而不断变大，增大了这种器件的大小和功耗。信号在从一个路由和互连资源行进到另一个时经过各种开关元件的路由也减慢了信号。
MPLD的出现允许了用户在常规可编程逻辑器件中验证设计，但是将产品版本交给MPLD，对于相同的功能，MPLD可以小得多并且使用少得多的资源，因为仅有的互连和路由资源是那些因为特定设计而实际所需的。此外，那些资源是简单的金属化，因此没有消耗空间或功率或减慢信号的通用开关元件。
虽然MPLD具有上述优点，但有时会发生编程MPLD(即掩模编程的逻辑器件)所在的使用环境改变。掩模编程的逻辑器件几乎总是被用在包括其他元件的系统中。可能发生这种情况，即在设计掩模编程的逻辑器件用于这种系统之后，系统参数以这样一种方式变化，使得掩模编程的逻辑器件的逻辑操作不需要更改，但是输入/输出(“I/O”)特性确实变化了-例如，因为系统的某个其他元件必须被更改。对于已知的MPLD，那可能使得必须重新设计编程金属化层来适应新的I/O特性，即使逻辑未变化。
类似地，环境变化可能以要求调整MPLD的时钟特性的方式影响时钟速度。虽然已知允许MPLD的逻辑核心调整器件的时钟特性，但是那些调整只能在逻辑已经被预先设计为进行调整的时候才能进行。因此，除非要求时钟调整的环境状况被预见到，并且逻辑被设计为对其进行测试以便其能被检测和作用，否则已知的MPLD不能适应影响时钟特性的环境变化。
因此，一种提供先前已知的掩模可编程逻辑器件的大小和速度优势、而且能更容易地适应由于环境状部产生的必要变化的掩模可编程逻辑器件将会是有利的。
发明内容
根据此发明，提供了一种掩模可编程逻辑器件，该掩模可编程逻辑器件能够更容易地适应必要变化，例如由于环境变化而成为必要的上述那些变化，在该环境中一个已经被设计、编程的MPLD被使用。具体来说，虽然根据本发明的一种MPLD中实现的逻辑在一旦MPLD被通过添加编程金属化层来编程后就固定了，但是I/O和/或时钟电路的至少一部分(并且最好是全部)保持可由用户现场编程。这允许了用户不必为编程掩模层的重新设计回到MPLD制造商/供应商处就能适应环境变化。
根据本发明的一种MPLD的I/O电路最好与可从相同供应商获得的相应PLD的可编程I/O电路类似或基本上相同，最好具有使用各种I/O信令标准的能力，包括单端和差动信令标准。类似地，I/O电路最好包括高速串行接口电路，来适应那些要求这种电路的信令标准，该高速串行接口电路最好包括时钟数据恢复电路。
因为I/O电路至少部分可编程，因此如果电路变化发生在使用编程MPLD的系统的剩余部分，但是要由MPLD执行的逻辑不变化，则用户可调整I/O电路以适应环境变化。例如，MPLD外的系统中的变化可能导致需要一个特定I/O引脚上的不同的驱动强度或上拉阻抗。在根据本发明的一种MPLD中，驱动该引脚的I/O缓冲器可根据需要来调整。也可调整特定I/O通路上的延时链的长度或者甚至到底包不包括该延时链-例如，调整设置时间或停止计时的时间(TCO)。也可调整转换速率。并且可以通过设置一个特定I/O电路为三态来将其完全关闭。
即使特定I/O引脚上使用的I/O信令标准中的变化也是可能的，尤其如果期望更换的信令标准与该引脚上先前使用的信令标准使用相同的电平。如果为第一信令标准设计的编程金属化层可适应新信令标准，则更换到使用不同电压的不同信令标准是可能的。
此外，如果原信令标准是差动信令标准，则用户可对I/O电路重编程以使用单端信令标准。反之亦然，如果附加引脚可供使用的话。类似地，如果更大系统要求或期待来自MPLD的引脚输出中有变化的话，则有可能将I/O信号重新分配到不同的引脚。这种重新分配，如果可用的话，很可能会限于毗邻或附近的引脚，这取决于各个I/O缓冲器包括与相邻I/O缓冲器连接的电路的程度。
虽然已知的MPLD是编程金属化层被添加后是不可编程的，因此也是不能由用户现场编程的，但是已知可提供在器件操作期间可编程的MPLD元件。例如，来自San Jose，California的Altera公司的MPLD的HardCopy线包括环路电路(例如锁相环)，用于在器件操作期间生成高速时钟信号。在器件操作期间，用户逻辑可能需要调整环路电路的操作。因此，环路电路是可编程的，只是在过去已知的这类器件中，用户对于配置存储器没有访问权限。相反，用户逻辑内核被给予了对配置存储器的访问权限，该配置存储器被称为配置状态寄存器。但是，一旦编程金属化层就位以后用户逻辑内核就固定了，因此只能以用户预见到并且在编程中提供了能力的方式来更改环路电路。
根据本发明，用户也可被给予对配置状态寄存器的访问权限，以便如果环境要求则对环路电路的操作做出更改。例如，时钟速度可能需要调整以适应器件内或外的时钟速度变化，这种时钟速度变化是由操作环境的预期环境温度的变化产生的，例如当为室温操作设计的器件被重新设计用于在高温下使用。又例如，器件外的系统中的变化，或者由于从常规可编程逻辑器件转换成MPLD所产生的器件内的尺寸变化，可能导致器件内和外的时钟的相位失配，因此用户可能需要调整时钟相位。
此外，根据本发明配置状态寄存器最好还用于尽可能多地控制I/O电路中可编程的那部分，MPLD上的一个或多个引脚是提供来用于此用途的(有可能与一个或多个其他功能共用)，以便用户能够在必要时对I/O电路编程。编程可利用MPLD的制造商/供应商提供的常规PLD编程工具来实现，例如可从Altera公司获得的QUARTUS II编程软件。
从而，根据本发明，提供了一种包括一个可编程逻辑元件阵列的掩模可编程逻辑器件。每个逻辑元件具有触电点，用于配置该逻辑元件以执行至少一个逻辑功能以及用于连接到一个互连结构以便互连逻辑元件。掩模可编程逻辑器件还包括至少一个用户可配置元件，该元件具有触点用于连接到互连结构以便互连至少一个用户可配置元件和逻辑元件，并且可在掩模可编程逻辑器件外的环境变化需要时由用户配置。
本发明不仅包括掩模可编程基底器件，还包括在应用了一层或多层编程金属化层后的掩模编程的器件。
附图说明
本发明的以上和其他优点将在考虑以下结合附图理解的详细描述时变得显而易见，附图中相同参考字符始终表示相同部件，其中：
图1是根据本发明的一种掩模可编程逻辑器件的片断示意表示；
图2是根据本发明的一种掩模编程的逻辑器件的一部分的示意性截面表示，该截面是从图1的线2-2取出的；
图3是根据本发明的一种掩模可编程逻辑器件的一个输入/输出块的一种首选实施例的示意表示；以及
图4是采用根据本发明的一种掩模编程的逻辑器件的一个例证性系统的简化框图。
具体实施方式
现在将参考图1-3描述本发明。
图1是来自可从本案的受让人San Jose，California的Altera公司获得的掩模可编程逻辑器件的HardCopyTM家族的一种掩模可编程逻辑器件10的图示。MPLD 10本身包括一个逻辑区域阵列，该阵列与可从Altera公司获得的常规可编程逻辑器件的STRATIXTM家族中找到的那些类似。总之，在最基本的级别上，这些逻辑区域包括“逻辑元件”或“逻辑模块”(LE)11，它们可以是基于查找表的逻辑区域，具有四个输入和一个提供具有寄存或未寄存输出的能力的寄存器。逻辑元件11可被分组成“逻辑阵列块”(LAB)12。在所示的实施例中，每个LAB 12包括10个LE 11，虽然其他数目的LE 11可被分组到每个LAB 12中。LAB 12最好被安排在一个正交阵的行和列中。虽然只有列13中的LAB 12被显示为被划分成多个LE 11，但所有LAB 12都是这样被划分的。
LAB 12的列最好被包含其他类型电路的区域分隔开来。从而，LAB 12的列之间的一个区域14可包括一列数字信号处理(“DSP”)块(也称为乘法器-累加器块，或MAC块)。不同类型的随机访问存储器(“RAM”)的列也可被提供。在一个首选实施例中，某些RAM，比如列15中的那些可以相对较小，例如512字节，而其他的，比如列150中的那些可略大，例如4K字节。此外，最好不那么频繁地散布在整个器件10上的是更大的可以是512K字节的RAM区域151。每个这种RAM区域可用作存储器-即RAM或ROM-或者可以被配置为逻辑电路，尤其是P-TERM型逻辑。
输入/输出元件最好位于区域16中的阵列外围附近。诸如环路电路(例如锁相环(“PLL”))和用于计时其他辅助电路等这样的时钟电路最好被提供在阵列中的方便位置，例如区域17(显示在阵列的右侧和左侧)。
从图1的局部部分性质理解，与图1中所示相比，器件10大得多，包含多得多的LAB 12、DSP区域14、RAM 15、150和151以及其他元件。
虽然到目前为止已经以HardCopyTM STRATIXTM器件家族描述了本发明，但是要注意本发明也可以根据共同在审共同转让的美国专利公开号No.2004/0111691的架构、或2004年7月2日提交的共同在审共同转让的美国专利申请号No.10/884,460的“混合逻辑元件”，实现在MPLD或混合MPLD上，这里通过引用将其分别完整地包含进来。
器件10表示可以是一个无编程金属化层的未编程的掩模可编程逻辑器件的器件的布局，或者是一个编程的器件的逻辑层的设计图，其中编程金属化层未示出。器件10的掩模编程版本的截面图在图2中示出。如图2中所示，一个衬底20承载I/O区域16、PLL区域17、LAB 12、DSP区域14和存储器区域15(存储器区域150、151未示出，但也由衬底20承载)。给予区域12、14、16、17的特定形状只是用于说明的，而非试图代表那些区域的真正截面形状。作为那些例示性形状的一部分，U形区域21代表编程金属化层22产生连接以互连那些区域的触点，而V形区域23代表编程金属化层24产生连接以对那些区域的可编程特征进行编程。
应该注意虽然区域12、14、16、17被显示为单块区域，但是它们是从未示出的掺杂的硅层和金属化层以及那些层之间的绝缘层构造的，正如本领域中公知的那样。此外，编程金属化层22和24被未示出的绝缘层与其他那些层以及彼此分隔开来，正如本领域中公知的那样。
如图2所示，I/O区域16没有任何V形区域23。这是因为根据本发明的一个实施例，I/O区域16不是掩模可编程的，而是电可编程的，如常规PLD中那样。一个I/O区域30的概念示意图连同一个I/O引脚300在图3中示出。I/O区域30的主元件是可编程I/O缓冲器31，具有大部分上述功能，包括在不同电压下处理不同I/O标准(单端和差动)的能力，以及可编程上拉、驱动强度和转换速率控制。所有那些功能都是由32处联合地显示的编程比特的状态确定的。区域30最好还包括一个具有时钟数据恢复(CDR)能力的串行化-去串行化(SERDES)模块33。
到器件电源34和地35的连接被提供在器件10的整个结构中，正如集成电路器件的标准那样。到邻近I/O区域(未示出)的连接36主要被提供来允许区域30从一个邻近区域30借一个引脚300，以适应差动信令标准。如果差动信令标准被器件10的一个特定引脚300用作最初设计和编程(包括器件10的大部分的掩模编程和区域30的电编程)，则由于环境变化，器件10的编程必须被重新设计以便引脚300使用单端信令标准，对区域30进行电重新编程以适应该变化是没有困难的。但是，当单端信令标准被器件10的一个特定引脚300用作最初设计和编程时(包括器件10的大部分的掩模编程和区域30的电编程)，则由于环境的变化器件10的编程必须被重新设计，以便引脚300使用差动信令标准，如果两个邻近引脚300都被用于其他功能则这会比较困难。
但是，因为提供了连接36，因此有可能用这些连接来将信号-这些信号被编程金属化层24约束为到达一个特定区域30，期待访问一个特定引脚300-引向邻近区域30之一(和邻近引脚300)。这可空出一个引脚用于与一个邻近引脚的差动信令中。将信号重新引向邻近区域30的这一潜在能力还可允许器件引脚被略微更改，如果环境变化要求这种更改。
虽然区域30的编程比特被显示为聚集在区域32中，但实际上编程比特很可能分散在区域30上，或者甚至位于器件10中的其他位置。例如，在上述可从Altera公司获得的掩模可编程逻辑器件的HARDCOPYTM家族的至少某些产品上，PLL 17是可重编程的。虽然那些器件的用户没有对PLL 17的编程比特的访问权限，但是用户逻辑确实具有这种访问权限，并且可能能够根据用户设计通过逻辑操作更改PLL 17的特性。在那些器件中，编程比特被存储在显示为(仅是例示性的)图1中的区域170的配置状态寄存器(CSR)中。在本发明的一个首选实施例中，配置比特32可被存储在CSR 170。
此外，根据本发明，PLL 17不仅可被用户逻辑编程，还可被用户编程，根据本发明用户除了可被给予对I/O区域16、30的CSR的访问权限外，还可被给予PLL 17的CSR的访问权限。虽然在图2中，PLL 17被显示为具有编程连接23，但在用户被给予对PLL 17的编程控制的实施例中，那些连接可被省略。或者可以是连接23被用于把某些特性编程到PLL 17，同时用户编程被限制到其他特性。对I/O区域16、30也可能是这样，它们可以被提供了连接23(未示出)用于该用途。
配置比特32的编程是由用户最好用像上文提到的QUARTUS软件那样的标准编程软件来完成的。一个或多个引脚最好被提供在器件10上用于编程功能。正如本领域中公知的那样，编程引脚可以是专用的，或者更普遍的，在正常操作期间可能有其他功能，而编程功能是通过应用特殊电压到指定的引脚来调用的。特殊电压可以是特定引脚集合上的特定模式，或者是应用到特定引脚的特别高的电压。配置比特可以从位于器件10上的一个非挥发性存储装置(例如闪存)加载，或者为了节省器件10上的空间，从一个器件外的源加载。配置比特是从器件10上加载还是器件10外加载是确定编程引脚是专用还是与其他用途共享的因素之一。
根据本发明的MPLD 10可用于许多种电子器件。一种可能的用途是用于图4所示的一个数据处理系统900中。数据处理系统900可包括以下元件之中的一个或多个：一个处理器901；存储器902；I/O电路903和外围器件904。这些元件被一条系统总线905耦合到一起，并且被组装到一个电路板906上，该电路板被包含在一个终端用户系统907中。
系统900可用于多种应用中，例如计算机网络、数据网络、仪器使用、视频处理、数字信号处理或者需要使用可编程或可重编程逻辑的优点任何其他应用。MPLD 10可用于执行多种不同的逻辑。例如，MPLD 10可被配置为协同处理器901工作的一个处理器或控制器。MPLD 10也可用作一个仲裁器，用于仲裁对系统900中的一个共享的资源的访问权限。在另一个实例中，MPLD 10可被配置为处理器901和系统900中的其他元件之一之间的一个接口。应该注意系统900只是典型性的，而本发明的真实范围和精神应该由以下权利要求书指出。
各种技术可用于实现如上所述结合了本发明的MPLD 10。
将要理解前述只是对本发明的原理的例示，各种修改可由本领域技术人员在不背离本发明的范围和精神的情况下做出，本发明仅由以下权利要求书限制。

Claims (40)

1.一种掩模可编程逻辑器件，包括：
一个可编程逻辑内核，其包括一个可编程逻辑元件阵列，至少一个所述可编程逻辑元件具有用于配置所述各逻辑元件以执行至少一个逻辑功能、以及用于连接到一个互连结构以互连所述逻辑元件的多个触点；以及
与所述可编程逻辑内核相邻的外围元件，所述外围元件包括至少一个用户可配置元件，所述至少一个用户可配置元件具有用于连接到所述互连结构以互连所述用户可配置元件和所述逻辑元件的多个触点，并且当所述掩模可编程逻辑器件外部环境中的变化需要时可被用户配置。
2.如权利要求1所述的掩模可编程逻辑器件，其中所述外围元件包括多个输入/输出元件；其中
所述至少一个用户可配置元件是所述多个输入/输出元件中用户可编程的一个。
3.如权利要求2所述的掩模可编程逻辑器件，其中所有的所述输入/输出元件都是用户可编程的。
4.如权利要求3所述的掩模可编程逻辑器件，进一步包括：
通过所述掩模可编程逻辑器件中的用户逻辑的操作可编程的功能元件；
用于对所述功能元件编程的配置寄存器；其中；
所述配置寄存器还用于对所述输入/输出元件编程。
5.如权利要求3所述的掩模可编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以更改驱动强度。
6.如权利要求3所述的掩模可编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以更改上拉阻抗。
7.如权利要求6所述的掩模可编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以在配置期间更改上拉阻抗。
8.如权利要求3所述的掩模可编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以控制转换速率。
9.如权利要求3所述的掩模可编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以设置所述输入/输出元件为三态。
10.如权利要求3所述的掩模可编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以选择一个输入/输出标准。
11.如权利要求2所述的掩模可编程逻辑器件，其中所述输入/输出元件是用户可编程的，以更改驱动强度。
12.如权利要求2所述的掩模可编程逻辑器件，其中所述输入/输出元件是用户可编程的，以更改上拉阻抗。
13.如权利要求12所述的掩模可编程逻辑器件，其中所述输入/输出元件是用户可编程的，以在配置期间更改上拉阻抗。
14.如权利要求2所述的掩模可编程逻辑器件，其中所述输入/输出元件是用户可编程的，以控制转换速率。
15.如权利要求2所述的掩模可编程逻辑器件，其中所述输入/输出元件是用户可编程的，以设置所述输入/输出元件为三态。
16.如权利要求3所述的掩模可编程逻辑器件，其中所述输入/输出元件是用户可编程的，以选择一个输入/输出标准。
17.如权利要求1所述的掩模可编程逻辑器件，包括多个时钟电路；其中：
所述多个时钟电路可被所述掩模可编程逻辑器件中用户逻辑的操作来编程；以及
至少一个所述时钟电路是用户可编程的。
18.如权利要求17所述的掩模可编程逻辑器件，其中所有时钟电路都是用户可编程的。
19.一种掩模编程逻辑器件，包括：
一个可编程逻辑内核，其包括一个逻辑元件阵列，至少一个所述可编程逻辑元件具有用于配置所述各逻辑元件以执行至少一个逻辑功能、以及用于连接到一个互连结构以互连所述逻辑元件的多个触点；
与所述可编程逻辑内核相邻的外围元件，所述外围元件包括至少一个用户可配置元件，用于当所述掩模可编程逻辑器件外部环境中的变化需要时由用户配置；以及
至少一个编程金属化层，所述编程金属化层：(a)对所述可编程逻辑元件编程和(b)提供所述编程逻辑器件和所述至少一个用户可编程元件之间和之中的互连。
20.如权利要求19所述的掩模编程逻辑器件，其中所述外围元件包括多个输入/输出元件；其中
每个所述输入/输出元件具有用于连接到所述互连结构以互连所述输入/输出元件和所述逻辑元件的多个触点；以及
所述至少一个用户可配置元件是所述输入/输出元件中用户可编程的一个。
21.如权利要求20所述的掩模编程逻辑器件，其中所有的所述输入/输出元件都是用户可编程的。
22.如权利要求21所述的掩模编程逻辑器件，进一步包括：
通过用户逻辑的操作可编程的功能元件；
用于对所述功能元件编程的配置寄存器；其中；
所述配置寄存器还用于对所述输入/输出元件编程。
23.如权利要求21所述的掩模编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以更改驱动强度。
24.如权利要求21所述的掩模编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以更改上拉阻抗。
25.如权利要求24所述的掩模编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以在配置期间更改上拉阻抗。
26.如权利要求21所述的掩模编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以控制转换速率。
27.如权利要求21所述的掩模编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以设置所述输入/输出元件为三态。
28.如权利要求21所述的掩模编程逻辑器件，其中每个所述输入/输出元件是用户可编程的，以选择一个输入/输出标准。
29.如权利要求19所述的掩模编程逻辑器件，其中所述输入/输出元件是用户可编程的，以更改驱动强度。
30.如权利要求19所述的掩模编程逻辑器件，其中所述输入/输出元件是用户可编程的，以更改上拉阻抗。
31.如权利要求30所述的掩模编程逻辑器件，其中所述输入/输出元件是用户可编程的，以在配置期间更改上拉阻抗。
32.如权利要求19所述的掩模编程逻辑器件，其中所述输入/输出元件是用户可编程的，以控制转换速率。
33.如权利要求19所述的掩模编程逻辑器件，其中所述输入/输出元件是用户可编程的，以设置所述输入/输出元件为三态。
34.如权利要求19所述的掩模编程逻辑器件，其中所述输入/输出元件是用户可编程的，以选择一个输入/输出标准。
35.如权利要求19所述的掩模可编程逻辑器件，包括多个时钟电路；其中：
所述多个时钟电路可由所述掩模可编程逻辑器件中用户逻辑的操作来编程；以及
至少一个所述时钟电路是用户可编程的。
36.如权利要求35所述的掩模可编程逻辑器件，其中所有时钟电路都是用户可编程的。
37.一种数字处理系统，包括：
处理电路；
耦合到所述处理电路的一个存储器；以及
耦合到所述处理电路和所述存储器的如权利要求34中所定义的一个掩模编程逻辑器件。
38.其上安放了如权利要求34中定义的一个掩模编程逻辑器件的一个印刷电路板。
39.如权利要求38中定义的所述印刷电路板，进一步包括：
安装在所述印刷电路板上并且耦合到所述掩模编程的逻辑器件的存储器电路。
40.如权利要求39中定义的所述印刷电路板，进一步包括：
安装在所述印刷电路板上并且耦合到所述存储器电路的处理电路。
CN2005100874603A 2004-07-22 2005-07-22 掩模可编程逻辑器件及其数字处理系统、印刷电路板 Expired - Fee Related CN1734676B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/897,735 US7064580B2 (en) 2004-07-22 2004-07-22 Mask-programmable logic device with programmable portions
US10/897,735 2004-07-22

Publications (2)

Publication Number Publication Date
CN1734676A true CN1734676A (zh) 2006-02-15
CN1734676B CN1734676B (zh) 2010-10-27

Family

ID=35285310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100874603A Expired - Fee Related CN1734676B (zh) 2004-07-22 2005-07-22 掩模可编程逻辑器件及其数字处理系统、印刷电路板

Country Status (3)

Country Link
US (2) US7064580B2 (zh)
EP (1) EP1619799B1 (zh)
CN (1) CN1734676B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109634909A (zh) * 2013-03-14 2019-04-16 阿尔特拉公司 具有片上互连的混合可编程众核设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8612772B1 (en) 2004-09-10 2013-12-17 Altera Corporation Security core using soft key
US8566616B1 (en) * 2004-09-10 2013-10-22 Altera Corporation Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like
US8161469B1 (en) * 2005-12-13 2012-04-17 Altera Corporation Method and apparatus for comparing programmable logic device configurations
US7439769B1 (en) 2007-02-21 2008-10-21 Altera Corporation Programming logic device and method for programming the same
IT1392495B1 (it) * 2008-12-29 2012-03-09 St Microelectronics Srl Metodo per progettare un acceleratore ad elevate prestazioni di tipo asic (circuito integrato ad applicazione specifica - application-specific integrated circuit)
US8105885B1 (en) 2010-08-06 2012-01-31 Altera Corporation Hardened programmable devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543730A (en) * 1995-05-17 1996-08-06 Altera Corporation Techniques for programming programmable logic array devices
US5825202A (en) * 1996-09-26 1998-10-20 Xilinx, Inc. Integrated circuit with field programmable and application specific logic areas
US5959466A (en) * 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US5821776A (en) * 1997-01-31 1998-10-13 Actel Corporation Field programmable gate array with mask programmed analog function circuits
US5874834A (en) * 1997-03-04 1999-02-23 Xilinx, Inc. Field programmable gate array with distributed gate-array functionality
US6020755A (en) * 1997-09-26 2000-02-01 Lucent Technologies Inc. Hybrid programmable gate arrays
US6211697B1 (en) * 1999-05-25 2001-04-03 Actel Integrated circuit that includes a field-programmable gate array and a hard gate array having the same underlying structure
US6490707B1 (en) * 2000-07-13 2002-12-03 Xilinx, Inc. Method for converting programmable logic devices into standard cell devices
US6526563B1 (en) * 2000-07-13 2003-02-25 Xilinx, Inc. Method for improving area in reduced programmable logic devices
US6515509B1 (en) * 2000-07-13 2003-02-04 Xilinx, Inc. Programmable logic device structures in standard cell devices
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6988258B2 (en) 2002-12-09 2006-01-17 Altera Corporation Mask-programmable logic device with building block architecture
US6870395B2 (en) * 2003-03-18 2005-03-22 Lattice Semiconductor Corporation Programmable logic devices with integrated standard-cell logic blocks

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109634909A (zh) * 2013-03-14 2019-04-16 阿尔特拉公司 具有片上互连的混合可编程众核设备
CN109634909B (zh) * 2013-03-14 2023-12-26 阿尔特拉公司 具有片上互连的混合可编程众核设备

Also Published As

Publication number Publication date
EP1619799B1 (en) 2012-06-06
CN1734676B (zh) 2010-10-27
US7064580B2 (en) 2006-06-20
US7358766B2 (en) 2008-04-15
US20060017458A1 (en) 2006-01-26
EP1619799A3 (en) 2008-06-04
EP1619799A2 (en) 2006-01-25
US20060197552A1 (en) 2006-09-07

Similar Documents

Publication Publication Date Title
US7432734B2 (en) Versatile logic element and logic array block
US5894228A (en) Tristate structures for programmable logic devices
US6130551A (en) Synthesis-friendly FPGA architecture with variable length and variable timing interconnect
US6480025B1 (en) Driver circuitry for programmable logic devices with hierarchical interconnection resources
US5761099A (en) Programmable logic array integrated circuits with enhanced carry routing
EP1599941B1 (en) Fpga architecture with mixed interconnect resources
US7064579B2 (en) Alterable application specific integrated circuit (ASIC)
CN1734676B (zh) 掩模可编程逻辑器件及其数字处理系统、印刷电路板
US6882177B1 (en) Tristate structures for programmable logic devices
JP4440723B2 (ja) 再構成可能デバイス
US6255847B1 (en) Programmable logic device
JP2005101540A5 (zh)
EP1236278A1 (en) Method and apparatus for an n-nary logic circuit
US5751162A (en) Field programmable gate array logic module configurable as combinational or sequential circuits
EP1929631A1 (en) Logic modules for semiconductor integrated circuits
US7725867B2 (en) Gate-array or field programmable gate array
Iida What is an FPGA?
US5936426A (en) Logic function module for field programmable array
US6742172B2 (en) Mask-programmable logic devices with programmable gate array sites
WO2017038095A1 (ja) プログラマブル論理集積回路と半導体装置およびキャラクタライズ方法
US20010044924A1 (en) Logic circuit module, method for designing a semiconductor integrated circuit using the same, and semiconductor integrated circuit
WO2019030899A1 (en) ROUTING NETWORK FOR RECONFIGURABLE CIRCUIT
US7185307B2 (en) Method of fabricating and integrated circuit through utilizing metal layers to program randomly positioned basic units
US6034543A (en) Programmable logic array structure having reduced parasitic loading
JP2016178198A (ja) スタンダードセル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101027

Termination date: 20190722

CF01 Termination of patent right due to non-payment of annual fee