CN1736068A - 流量管理结构体系 - Google Patents

流量管理结构体系 Download PDF

Info

Publication number
CN1736068A
CN1736068A CNA2003801085295A CN200380108529A CN1736068A CN 1736068 A CN1736068 A CN 1736068A CN A2003801085295 A CNA2003801085295 A CN A2003801085295A CN 200380108529 A CN200380108529 A CN 200380108529A CN 1736068 A CN1736068 A CN 1736068A
Authority
CN
China
Prior art keywords
processor
bag
information
array
collator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801085295A
Other languages
English (en)
Other versions
CN1736068B (zh
Inventor
A·斯潘塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rambus Inc
Original Assignee
ClearSpeed Technology PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ClearSpeed Technology PLC filed Critical ClearSpeed Technology PLC
Publication of CN1736068A publication Critical patent/CN1736068A/zh
Application granted granted Critical
Publication of CN1736068B publication Critical patent/CN1736068B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2441—Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/56—Queue scheduling implementing delay-aware scheduling
    • H04L47/562—Attaching a time tag to queues
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/60—Queue scheduling implementing hierarchical scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6215—Individual queue per QOS, rate or priority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/624—Altering the ordering of packets in an individual queue
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9042—Separate storage for different parts of the packet, e.g. header and payload

Abstract

一种用于对输入数据包进行实时排序的体系结构，在存储这些包之前，快速地处理这些包并将它们放到退出顺序队列中。这与先存储后排序的传统方式相反，并且提供了快速的处理能力。处理器(22)根据输入流(20)产生包记录，并为相关的包确定退出顺序编号。将记录存储在顺序列表管理器(24)中，而数据部分存储在存储集线器(21)中，用于以后按照存储在管理器(24)中的退出顺序检索。处理器(22)优选地是使用SIMD的并行处理器阵列，并且能够通过状态引擎快速的访问共享状态(23)。

Description

流量管理结构体系
技术领域
本发明涉及流量的管理，诸如数据和通信流量，并提供一种用于流量管理器的结构体系，其从速度、效率和稳定性都超过了已知的流量管理方案。
背景技术
现代流量管理方案必须对付的问题就是绝对容量(sheer volume)。数据以未知速率和容量从多个源达到流量处理机，并且必须被接收、排序并快速地传送到下一个下游处理。所接收的数据可以与多个属性相关联，通过其例如根据提供到单个客户的业务类型对单个数据包或流进行优先级分配。因此，在后到达但具有高优先级的流量被处理时，某些流量可能必须排队。路由器的转换结构可以将来自多个入口的包传送到多个出口中的一个。与该出口连接的线卡然后必须通过某些通信介质将这些包传输到网络中的下一个路由器。传输的速率一般限制为标准速率。例如，OC-768链路在光纤上的传输包的速率是40Gbits/s。
使用多个独立的入口路径来传送在出口传输的包，对于该范例，传送的时间平均速率可以不超过40Gbits/s。虽然在时间上输入和输出速率是相等的，但是随着速率峰值通常高于40Gbits/s的阈值，由该结构进行的短期流量传送实际上是爆破”。由于接收速率可以大于传输速率，在出口需要进行短期的包入队，以防止包丢失。为此，向所有包提供平缓级别业务的路由器采用简单的FIFO队列。然而在提供流量管理的路由器中需要更复杂的方案。在汇聚网际中，不同端的用户应用程序要求不同级别的业务，以高效地运行。电子邮件以尽力而为型(best effort)业务进行，其不保证传送的速率或延迟。实时语音数据对保留传输带宽具有更高的要求并且保证具有最小的传送延迟。如果所有的流量都在相同的FIFO队列中缓冲，就不能实现这一点。于是，需要经由所谓“业务类别”的队列，使得通过高优先级队列路由的流量可以绕开低优先级队列的流量。某些队列也可以确保有效输出线带宽的有保证部分。起初看来，流量处理任务看起来是直通的。根据所要求的包的业务类别别将它们放置在队列中。对于系统提供的每个向前处理，必须实现队列。然后通过下面的机制管理这些队列：
队列管理向队列分配缓冲空间，并防止溢出；
如果队列积压起来，采取措施，以使得流量源降低它们的传输速率；
调度通过在队列之间划分有效输出线带宽来控制出列处理。
可以通过对分配给不同队列的带宽量和缓冲空间进行加权，并通过在拥塞的时候将列为优先的包丢弃，提供不同的业务级别。加权公平排队(WFQ)、差额循环调度(DRR)、加权早期随机检测(WRED)只是少数几个可以用来进行这些调度和拥塞避免任务的算法。实际上，某些困难的实现方法使得系统实现变得混乱：
在短的拥塞事件中，高线速度可以使得大量的包积压快速发展。对于40Gbits/s的线速率需要500MBytes至lGBytes数量级的大存储器。
由于来自转换结构的超高速的包传送速率，包到达速率可以非常高。这就要求存储器中具有较高的数据读写带宽。更重要的是，也要求较高的地址带宽。
某些调度和拥塞避免算法的处理开销较高。
在高速度时，用于某些(FQ)调度算法的优先级队列排序并不是小问题。
在支持调度和拥塞避免算法中必须维持相当大量的状态，要求对其进行低延迟的访问。大量的状态增加了所实现的队列的数量。
由于出现新的标准和算法，该规范是活动目标。因此，为了找到灵活的(理想编程的)方案，该方案就是高的优先级。
在常规的流量调度方案中，一种方案典型地会将到达的包直接放入适当的队列中，并然后接着将这些包出列，并进入输出流。
图1所示为当前流量管理方案的基本布局结构。其可以看作为“先排队，后考虑”策略。在输入1接收到的数据被分成多个并行队列2.1至2.n。流量调度器处理器3接收来自这些并行通道的数据并将它们顺序排列。例如，可以通过上述优先级属性确定顺序。状态存储在可以被处理器访问的存储器4中。从处理器的输出表示由该处理器根据在开始分配给该数据的业务质量属性所确定的新的顺序。
流量调度器3确定出列的顺序。由于调度判决随着输入队列数量的增加而可能会是较强的处理，队列通常被设置成被本地调度到中间输出队列的小组。该输出队列然后是下面的调度过程的输入队列。于是使用“各个击破法”方式将该调度问题简化，其中通过树形结构的队列组之间的并行性或者所谓的分层链路共享方案可以得到较高的性能。
这种方式一直工作到现在。对于每个流的流量处理所需要的超常大量的输入队列(数量级为64k)，第一阶段变得不可管理的宽，以至于无法实现所需要数目的调度器。
可替换地，在将所有流量汇聚成为少量队列的系统中，无法开发硬件调度器之间的并行性。即使在优化的硬件中，其然后变得极其难以实现可以满足所需要的性能点的单个调度器。
除了调度之外，执行其它拥塞避免和队列管理任务，显然需要新的方式来进行流量处理。先排队，后考虑的策略通常失效，并且数据必须简单地丢弃。因此需要一种流量管理方式，其不会具有现有技术的缺陷并且不会引入其所拥有的可误性。
发明内容
本发明的一方面提供一种系统，包括用于在将输入数据包存储到存储器之前实时地对所述包进行排序的装置。
本发明的另一方面提供一种数据包处理系统，包括其中可以在将输入数据包存储在存储器之前对其分配退出顺序的装置。
本发明的还有另一方面提供一种用于对输入数据包进行实时排序的方法，包括在将它们存储在存储器之前将这些包按照退出顺序排列。
该排序装置可以响应于包含在包中和/或包含在表中的信息和/或与所述包位于其中的数据包流相关联的信息，从而为该包确定退出顺序编号。
可以通过队列管理器将包插入到一个或多个队列中，其用来按照退出顺序将包插入到该队列装置中。可以有用来在将某些包从所述队列装置输出之前，或者将其排入该队列装置之前将其丢弃的装置。
该系统可以是这样的：该排序装置和该队列装置只处理包含关于该包的信息的包记录，从而根据为对应的包记录所确定的退出顺序，将该包的数据部分存储在用于输出的存储器中。
该排序装置优选地包括并行处理器，诸如阵列处理器，更优选地包括SIMD处理器。
可以有进一步的装置，用来为并行处理器提供对共享状态的访问。状态引擎可以控制对共享状态的访问。
可以提供用于对所述包或所述包记录进行排序的信息表，其中将所述表本地存储到每一处理器或并行处理器的每一处理器元件。每一处理器或并行处理器的每一处理器元件上的表可以是相同的。不同的处理器或并行处理器的不同处理器元件上的表可以是不同的。
该处理器或处理器元件可以共享来自各个表的信息，使得：(a)通过不同处理器可以直接地访问保持在一个处理器的表中的信息，或者通过该处理器的其它处理元件可以访问保持在一个处理器元件的表中的信息；和(b)处理器可以访问其它处理器中的表，或者处理器元件可以访问该处理器中的其它处理器元件，从而处理器或处理器元件可以代表该处理器的其它处理器或处理器元件执行表查找。本发明也包含有：计算机系统，包括如前所述的数据处理系统；网络处理系统，包括如前所述的数据处理系统；以及数据载体，包含用于执行对应的方法的程序装置。
附图说明
将参照下面的附图描述本发明，其中：
图1为现有技术流量处理器的示意性表示；和
图2为根据本发明的流量处理器的示意性表示。
具体实施方式
本发明现在开始考虑其题目。图2示意性地所示为用于高效流量管理的新策略下的基本结构。其可以描述为“先考虑，后排队TM”策略。
在输入20处接收到的包数据(流量)具有剥离的报头部分和从其产生的固定长度的记录部分，包含关于该数据的信息，使得可以分开地处理该记录部分和该数据部分。于是，数据部分占用下端路径并存储在存储集线器21中。在该步骤中，并不试图按照任何特定的顺序组织这些数据部分。然而，该记录部分被传送到处理器22，诸如SIMD并行处理器，其包括处理器元件(PE)的一个或多个阵列。典型地，每一PE包含其自己的处理器单元、本地存储器和寄存器。
相比于在图1中所示的现有技术的体系结构，本发明的体系结构在与PE阵列通信的状态引擎(未示出)的控制下共享该PE阵列中的状态23。应该强调的是，在该PE阵列中只处理记录部分。记录部分的长度都相同，从而它们的处理是可断定的，至少在长度方面。
该记录部分在处理器22中被处理。这里，有关于该输入包的信息分布在该PE阵列中。该阵列基本上执行与现有技术(图1)的处理器3相同的功能，但是为了显著更快速的处理，这些操作分布在该PE阵列上。该处理高效地对包记录进行“时戳”，以表示对应的数据何时应该退出，例如假定其实际上应该退出并不被丢弃。将该处理的结果发送到顺序列表管理器24，其是“智能”队列系统，按照适当的退出顺序将该记录部分例如放置在分配给数据退出顺序编号的组的仓组(bin)中。该管理器24优选地是动态的，使得具有比适当的退出编号仓组中已经有的数据包有更高优先级的退出编号的新数据包可以占用前面所分配的位置。应该注意的是，该PE阵列22简单地计算输出该数据部分的顺序，但是该记录部分它们自己并不必须按照该顺序放入。换言之，该PE并非必须保持所处理的包的顺序，或者在它们排队之前对它们排序。
因为保持整个包的完整性的固有困难，还提供足够的带宽来处理该组合，其中报头和数据部分当作一个整体对待的前面的系统变得不适用、缓慢并且烦琐。在本发明中，该存储集线器21只需要提供仅处理该数据部分的足够带宽。该存储集线器可以处理实时流入的包。该存储集线器不仅可以将较大的数据部分划分成段，而且如果需要，并可以将它们物理地存储在不同的位置，当然假定要存在指向不同段的指针，以确保读出这些数据包的整个内容。
为了克服在阵列的全部PE上共享状态的问题，允许多个PE访问(并修改)该状态变量。这种访问是在状态引擎(未示出)的控制下进行的，其自动地处理对共享状态的并行访问的“串行化”问题。
输出25独立于该退出顺序队列保持在顺序列表管理器24中，指导存储集线器21按照所需要的顺序读出对应的包，从而为在该处理中新接收到的数据包释放存储位置。
包含PE阵列22、共享状态/状态引擎23和顺序列表管理器24的点划线26表明：元件的该组合可以放置在单个芯片上，并且可以复制该芯片，使得可以有一个或两个(或多个)与单个输入20、输出25和存储集线器21接口的芯片。习惯性的，该芯片也可以包括必要的附加组件，诸如每个PE的分配器和收集器，以将数据分配到各个PE和从PE收集处理后的数据，以及信号量方框和界面元件。
下面的特征对于该新结构体系比较重要：
没有单独的、物理阶段的一个输入队列。
包在到达时高效地直接排序到输出队列中。于是，在单个输出队列中交织在一起的意义上，存在一组输入队列。
这些交织的“输入队列”通过该队列状态引擎中的状态表示。该状态可以跟踪队列占用、结束时间/该队列中最后一个包的编号等。占用可以用来确定新到达的包是否应该放在输出队列中，或者是否应该将其丢弃(拥塞管理)。结束编号用来保持该输出队列中“输入队列”的顺序，并用来为新到达的包在该输出队列中确定适当的位置(调度)。
于是在进行排队之前“迅速地”进行调度和拥塞避免判决(即“先考虑，后排队”TM)。
通过使用可以以网速执行所想要的功能的高性能数据流处理器有可能实现该技术。本申请人的阵列处理器用于该目的比较理想，对于以与每一对系统时钟周期之一一样高的速率到达的包，其可以提供每包大量的处理周期。
辅助特征
业务类别(CoS)表
CoS参数在调度和拥塞避免计算中使用。它们通常由处理器从共享存储器中的业务类别表中作为固定组的值读取。这样就对系统总线和存储器访问带宽有进一步的要求。该表的大小也限制了可以存储的不同业务类别的数目。
本申请人的阵列处理器具有快速、并行本地存储器访问的内在能力。使用其可以具有下面的优点：
业务类别表映射到每一PE存储器中。这就意味着所有的被动状态并不需要从外部存储器中查找。可以使用SIMD处理器的大量内部存储器寻址带宽。
通过以大量并行方式执行本地存储器中的多个查找，而不是从共享外部表中进行单个大量查找，可以从相对较小量的存储器中得到大量的不同业务类别的组合。
在PE与PE之间共享的表可以执行代表彼此的代理查找。因此，单个CoS表可以在两个PE上划分，于是减半了存储要求。
总结
于是，可以理解的是，本发明可以提供下面的关键特征，对现有技术进行相当大的改进：
传统的包调度包含并行排队，并然后从这些队列进行串行化的调度。对于高性能的流量处理，我们必须对此进行改变。首先并行地处理到达的包，并然后将其排入串行顺序列表。这称为“先考虑，后排队”TM。
单个管线并行处理体系结构(本申请人的阵列处理器)的使用是流量处理应用中具有发明性的。其提供了网速处理能力，这是实现这种概念的关键。
为了解决在高速流量处理中所提出的处理，于是使用替换形式的并行化(相比于独立的并行调度器)。

Claims (50)

1.一种系统，包括用于在将输入数据包存储到存储器中之前实时地对所述包进行排序的装置。
2.一种数据包处理系统，包括其中在将输入数据包存储在存储器之前对其分配退出顺序的装置。
3.如权利要求1或权利要求2中所述的系统，其中该排序装置响应于包含在包中的信息，从而为该包确定退出顺序编号。
4.如权利要求2中所述的系统，其中该排序装置响应于包含在表中的信息，从而为该包确定退出顺序编号。
5.如权利要求2中所述的系统，其中该排序装置响应于与所述包位于其中的数据包流相关联的信息，从而为该包确定退出顺序编号。
6.如权利要求1或权利要求2中所述的系统，包括队列装置，用于按照退出顺序对所排序的包进行排队用于输出。
7.如权利要求6中所述的系统，其中所述排序装置按照退出顺序将所排序的包插入到所述队列装置中。
8.如权利要求6或7中所述的系统，其中所述队列装置是单个队列。
9.如权利要求8中所述的系统，其中所述单个队列提供多个虚拟队列。
10.如权利要求6中所述的系统，进一步包括队列管理器，用于按照退出顺序将包插入到所述队列装置中。
11.如权利要求6中所述的系统，进一步包括用于在从所述队列装置输出某些包之前将其丢弃的装置。
12.如权利要求6中所述的系统，进一步包括用于在将某些包排入所述队列装置之前将其丢弃的装置。
13.如前述任一权利要求所述的系统，其中：
所述排序装置和所述队列装置只处理包含关于所述包的信息的包记录；和
根据为对应的包记录所确定的退出顺序，将所述包的数据部分存储在所述存储器中用于输出。
14.如前述任一权利要求所述的系统，其中所述排序装置包括并行处理器。
15.如权利要求14中所述的系统，其中所述并行处理器是阵列处理器。
16.如权利要求14中所述的系统，其中所述阵列处理器是SIMD处理器。
17.如权利要求14、15或16中所述的系统，进一步包括用于为所述并行处理器提供对共享状态的访问的装置。
18.如权利要求17中所述的系统，进一步包括状态引擎，用来控制对所述共享状态的访问。
19.如权利要求1至18中任一项所述的系统，进一步包括用于对所述包或所述包记录进行排序的信息表，其中将所述表本地存储到每一处理器或并行处理器的每一处理器元件。
20.如权利要求19中所述的系统，其中每一处理器或并行处理器的每一处理器元件上的所述表是相同的。
21.如权利要求19中所述的系统，其中不同的处理器或并行处理器的不同处理器元件上的所述表是不同的。
22.如权利要求19中所述的系统，其中所述处理器或处理器元件共享来自它们各自的表的信息，使得：
(a)通过不同处理器可直接地访问保持在一个处理器的表中的信息，或者通过该处理器的其它处理元件可访问保持在一个处理器的表中的信息；和
(b)处理器可访问其它处理器中的表，或者处理器元件可访问该处理器中的其它处理器元件，从而处理器或处理器元件可以代表该处理器的其它处理器或处理器元件执行表查找。
23.如前述任一权利要求所述的系统，其中所述排序装置根据预定的标准，诸如WFQ、DFR、拥塞避免(例如WRED)或其它优先化，实施用于包调度和排序的算法。
24.一种用于对输入数据包进行实时排序的方法，包括在将它们存储在存储器之前将这些包排序成为退出顺序。
25.如权利要求24中所述的方法，其中该排序响应于包含在包中的信息，从而为该包分配退出顺序编号。
26.如权利要求24中所述的方法，其中该排序响应于包含在表中的信息，从而为该包确定退出顺序编号。
27.如权利要求24中所述的方法，其中该排序响应于与所述包位于其中的数据包流相关联的信息，从而为该包确定退出顺序编号。
28.如权利要求24中所述的方法，进一步包括按照退出顺序对所排序的包进行排队用于输出。
29.如权利要求28中所述的方法，其中按照退出顺序将所排序的包插入到队列装置中。
30.如权利要求28中所述的方法，包括在队列管理器的控制下按照退出顺序将所排序的包插入到队列装置中。
31.如权利要求29或30中所述的方法，其中使用单个输出队列执行所述排队。
32.如权利要求31中所述的方法，进一步包括通过所述单个输出队列提供多个虚拟队列。
33.如权利要求28中所述的方法，进一步包括在从所述队列装置输出某些包之前将其丢弃。
34.如权利要求28中所述的方法，进一步包括在将某些包排入所述队列装置之前将其丢弃。
35.如权利要求24-34的任一项所述的方法，其中：
所述排序和所述排队操作只对包含关于所述包的信息的包记录进行处理；所述方法进一步包括：
根据为对应的包记录所确定的退出顺序，将所述包的数据部分存储在所述存储器中用于输出。
36.如权利要求24-34的任一项所述的方法，其中通过并行处理器执行所述排序。
37.如权利要求36中所述的方法，其中所述并行处理器是阵列处理器。
38.如权利要求36中所述的方法，其中所述阵列处理器是SIMD处理器。
39.如权利要求36、37或38中所述的方法，进一步包括在状态引擎的控制下为所述处理器提供对共享状态的访问。
40.如权利要求39中所述的方法，进一步包括用于对所述包或所述包记录进行排序的信息表，其中将所述表本地存储到每一处理器或并行处理器的每一处理器元件。
41.如权利要求40中所述的方法，其中每一处理器或并行处理器的每一处理器元件上的所述表是相同的。
42.如权利要求40中所述的方法，其中不同的处理器或并行处理器的不同处理器元件上的所述表是不同的。
43.如权利要求40中所述的方法，其中所述处理器或处理器元件共享来自它们各自的表的信息，使得：
(a)通过不同处理器可直接地访问保持在一个处理器的表中的信息，或者通过该处理器的其它处理元件可访问保持在一个处理器的表中的信息；和
(b)为所述处理器或处理器元件提供对其它处理器或处理器元件中的表的访问，从而处理器或处理器元件可以代表另一处理器或处理器元件执行表查找。
44.如权利要求1-23中的任一项所述的系统，其中所述排序装置根据预定的标准，诸如WFQ、DFR、拥塞避免(例如WRED)或其它优先化，实施用于包调度和排序的算法。
45.一种计算机系统，包括如权利要求1-23中的任一项所述的数据处理系统。
46.一种网络处理系统，包括如权利要求1-23中的任一项所述的数据处理系统。
47.一种计算机系统，用于执行如权利要求24-43中的任一项所述的方法。
48.一种网络处理系统，用于执行如权利要求24-43中的任一项所述的方法。
49.一种如权利要求45中所述实施为一个或多个硅集成电路的计算机系统。
50.一种数据载体，包含用于执行如权利要求24至43中的任一项所述的方法的程序装置。
CN2003801085295A 2002-11-11 2003-11-11 流量管理结构体系 Expired - Fee Related CN1736068B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0226249.1A GB0226249D0 (en) 2002-11-11 2002-11-11 Traffic handling system
GB0226249.1 2002-11-11
PCT/GB2003/004893 WO2004045162A2 (en) 2002-11-11 2003-11-11 Traffic management architecture

Publications (2)

Publication Number Publication Date
CN1736068A true CN1736068A (zh) 2006-02-15
CN1736068B CN1736068B (zh) 2012-02-29

Family

ID=9947583

Family Applications (4)

Application Number Title Priority Date Filing Date
CNB200380108223XA Expired - Fee Related CN100557594C (zh) 2002-11-11 2003-11-11 数据处理器的状态引擎
CN2003801085308A Expired - Fee Related CN1736069B (zh) 2002-11-11 2003-11-11 计算机或通信系统中的数据包处理
CN2003801084790A Expired - Fee Related CN1736066B (zh) 2002-11-11 2003-11-11 用于流量处理的包存储系统
CN2003801085295A Expired - Fee Related CN1736068B (zh) 2002-11-11 2003-11-11 流量管理结构体系

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CNB200380108223XA Expired - Fee Related CN100557594C (zh) 2002-11-11 2003-11-11 数据处理器的状态引擎
CN2003801085308A Expired - Fee Related CN1736069B (zh) 2002-11-11 2003-11-11 计算机或通信系统中的数据包处理
CN2003801084790A Expired - Fee Related CN1736066B (zh) 2002-11-11 2003-11-11 用于流量处理的包存储系统

Country Status (5)

Country Link
US (5) US7843951B2 (zh)
CN (4) CN100557594C (zh)
AU (4) AU2003283544A1 (zh)
GB (5) GB0226249D0 (zh)
WO (4) WO2004045160A2 (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004524617A (ja) * 2001-02-14 2004-08-12 クリアスピード・テクノロジー・リミテッド クロック分配システム
GB0226249D0 (en) * 2002-11-11 2002-12-18 Clearspeed Technology Ltd Traffic handling system
US7210059B2 (en) 2003-08-19 2007-04-24 Micron Technology, Inc. System and method for on-board diagnostics of memory modules
US7310752B2 (en) * 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US6944636B1 (en) * 2004-04-30 2005-09-13 Microsoft Corporation Maintaining time-date information for syncing low fidelity devices
US7310748B2 (en) * 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof
US8316431B2 (en) * 2004-10-12 2012-11-20 Canon Kabushiki Kaisha Concurrent IPsec processing system and method
US20060101210A1 (en) * 2004-10-15 2006-05-11 Lance Dover Register-based memory command architecture
US20060156316A1 (en) * 2004-12-18 2006-07-13 Gray Area Technologies System and method for application specific array processing
CA2619141C (en) * 2004-12-23 2014-10-21 Solera Networks, Inc. Method and apparatus for network packet capture distributed storage system
US20100195538A1 (en) * 2009-02-04 2010-08-05 Merkey Jeffrey V Method and apparatus for network packet capture distributed storage system
US7392229B2 (en) * 2005-02-12 2008-06-24 Curtis L. Harris General purpose set theoretic processor
US7746784B2 (en) * 2006-03-23 2010-06-29 Alcatel-Lucent Usa Inc. Method and apparatus for improving traffic distribution in load-balancing networks
US8065249B1 (en) 2006-10-13 2011-11-22 Harris Curtis L GPSTP with enhanced aggregation functionality
US7774286B1 (en) 2006-10-24 2010-08-10 Harris Curtis L GPSTP with multiple thread functionality
US8166212B2 (en) * 2007-06-26 2012-04-24 Xerox Corporation Predictive DMA data transfer
US7830918B2 (en) * 2007-08-10 2010-11-09 Eaton Corporation Method of network communication, and node and system employing the same
JP5068125B2 (ja) * 2007-09-25 2012-11-07 株式会社日立国際電気 通信装置
US8625642B2 (en) 2008-05-23 2014-01-07 Solera Networks, Inc. Method and apparatus of network artifact indentification and extraction
US8521732B2 (en) 2008-05-23 2013-08-27 Solera Networks, Inc. Presentation of an extracted artifact based on an indexing technique
US8004998B2 (en) * 2008-05-23 2011-08-23 Solera Networks, Inc. Capture and regeneration of a network data using a virtual software switch
US20090292736A1 (en) * 2008-05-23 2009-11-26 Matthew Scott Wood On demand network activity reporting through a dynamic file system and method
JP5300355B2 (ja) * 2008-07-14 2013-09-25 キヤノン株式会社 ネットワークプロトコル処理装置及びその処理方法
US8627471B2 (en) * 2008-10-28 2014-01-07 Freescale Semiconductor, Inc. Permissions checking for data processing instructions
US9213665B2 (en) * 2008-10-28 2015-12-15 Freescale Semiconductor, Inc. Data processor for processing a decorated storage notify
CA2754181C (en) 2009-03-18 2016-08-02 Texas Research International, Inc. Environmental damage sensor
US8266498B2 (en) 2009-03-31 2012-09-11 Freescale Semiconductor, Inc. Implementation of multiple error detection schemes for a cache
WO2011060368A1 (en) * 2009-11-15 2011-05-19 Solera Networks, Inc. Method and apparatus for storing and indexing high-speed network traffic data
US20110125748A1 (en) * 2009-11-15 2011-05-26 Solera Networks, Inc. Method and Apparatus for Real Time Identification and Recording of Artifacts
US8472455B2 (en) * 2010-01-08 2013-06-25 Nvidia Corporation System and method for traversing a treelet-composed hierarchical structure
US8295287B2 (en) * 2010-01-27 2012-10-23 National Instruments Corporation Network traffic shaping for reducing bus jitter on a real time controller
US8990660B2 (en) 2010-09-13 2015-03-24 Freescale Semiconductor, Inc. Data processing system having end-to-end error correction and method therefor
US8504777B2 (en) 2010-09-21 2013-08-06 Freescale Semiconductor, Inc. Data processor for processing decorated instructions with cache bypass
US8667230B1 (en) 2010-10-19 2014-03-04 Curtis L. Harris Recognition and recall memory
KR20120055779A (ko) * 2010-11-23 2012-06-01 한국전자통신연구원 지그비 기반의 음성 데이터 송수신 시스템 및 그의 음성 데이터 송수신 방법
KR20120064576A (ko) * 2010-12-09 2012-06-19 한국전자통신연구원 비대칭 스토리지 시스템에서 연속적인 읽기/쓰기를 제공하기 위한 장치 및 그 방법
US8849991B2 (en) 2010-12-15 2014-09-30 Blue Coat Systems, Inc. System and method for hypertext transfer protocol layered reconstruction
US8666985B2 (en) 2011-03-16 2014-03-04 Solera Networks, Inc. Hardware accelerated application-based pattern matching for real time classification and recording of network traffic
US8566672B2 (en) 2011-03-22 2013-10-22 Freescale Semiconductor, Inc. Selective checkbit modification for error correction
US8607121B2 (en) 2011-04-29 2013-12-10 Freescale Semiconductor, Inc. Selective error detection and error correction for a memory interface
US8990657B2 (en) 2011-06-14 2015-03-24 Freescale Semiconductor, Inc. Selective masking for error correction
US9525642B2 (en) 2012-01-31 2016-12-20 Db Networks, Inc. Ordering traffic captured on a data connection
US9100291B2 (en) 2012-01-31 2015-08-04 Db Networks, Inc. Systems and methods for extracting structured application data from a communications link
US9092318B2 (en) * 2012-02-06 2015-07-28 Vmware, Inc. Method of allocating referenced memory pages from a free list
US9665233B2 (en) * 2012-02-16 2017-05-30 The University Utah Research Foundation Visualization of software memory usage
AU2014205389A1 (en) 2013-01-11 2015-06-04 Db Networks, Inc. Systems and methods for detecting and mitigating threats to a structured data storage system
CN103338159B (zh) * 2013-06-19 2016-08-10 华为技术有限公司 轮询调度实现方法和装置
CA2928595C (en) * 2013-12-04 2019-01-08 Db Networks, Inc. Ordering traffic captured on a data connection
JP6249403B2 (ja) * 2014-02-27 2017-12-20 国立研究開発法人情報通信研究機構 光遅延線及び電子バッファ融合型光パケットバッファ制御装置
US10210592B2 (en) 2014-03-30 2019-02-19 Teoco Ltd. System, method, and computer program product for efficient aggregation of data records of big data
US10613963B2 (en) * 2015-03-11 2020-04-07 Protocol Insight, Llc Intelligent packet analyzer circuits, systems, and methods
KR102449333B1 (ko) 2015-10-30 2022-10-04 삼성전자주식회사 메모리 시스템 및 그것의 읽기 요청 관리 방법
JP6943942B2 (ja) 2016-03-23 2021-10-06 クラビスター アクティエボラーグ 順次パケット処理アルゴリズム及び並列パケット処理アルゴリズムを用いることによってトラフィックシェーピングを行う方法
WO2017164804A1 (en) * 2016-03-23 2017-09-28 Clavister Ab Method for traffic shaping using a serial packet processing algorithm and a parallel packet processing algorithm
CN107786465B (zh) 2016-08-27 2021-06-04 华为技术有限公司 一种用于处理低延迟业务流的方法和装置
WO2018081582A1 (en) * 2016-10-28 2018-05-03 Atavium, Inc. Systems and methods for random to sequential storage mapping
CN107656895B (zh) * 2017-10-27 2023-07-28 上海力诺通信科技有限公司 一种1u标准高度的正交平台高密度计算架构
RU2718215C2 (ru) * 2018-09-14 2020-03-31 Общество С Ограниченной Ответственностью "Яндекс" Система обработки данных и способ обнаружения затора в системе обработки данных
US11138044B2 (en) * 2018-09-26 2021-10-05 Micron Technology, Inc. Memory pooling between selected memory resources
US11093403B2 (en) 2018-12-04 2021-08-17 Vmware, Inc. System and methods of a self-tuning cache sizing system in a cache partitioning system
EP3866417A1 (en) * 2020-02-14 2021-08-18 Deutsche Telekom AG Method for an improved traffic shaping and/or management of ip traffic in a packet processing system, telecommunications network, network node or network element, program and computer program product

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914650A (en) * 1988-12-06 1990-04-03 American Telephone And Telegraph Company Bandwidth allocation and congestion control scheme for an integrated voice and data network
US5187780A (en) * 1989-04-07 1993-02-16 Digital Equipment Corporation Dual-path computer interconnect system with zone manager for packet memory
EP0446721B1 (en) * 1990-03-16 2000-12-20 Texas Instruments Incorporated Distributed processing memory
US5280483A (en) * 1990-08-09 1994-01-18 Fujitsu Limited Traffic control system for asynchronous transfer mode exchange
US5765011A (en) * 1990-11-13 1998-06-09 International Business Machines Corporation Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams
EP0485690B1 (en) * 1990-11-13 1999-05-26 International Business Machines Corporation Parallel associative processor system
JP2596718B2 (ja) * 1993-12-21 1997-04-02 インターナショナル・ビジネス・マシーンズ・コーポレイション ネットワーク通信バッファを管理する方法
US5949781A (en) * 1994-08-31 1999-09-07 Brooktree Corporation Controller for ATM segmentation and reassembly
US5513134A (en) * 1995-02-21 1996-04-30 Gte Laboratories Incorporated ATM shared memory switch with content addressing
US5633865A (en) * 1995-03-31 1997-05-27 Netvantage Apparatus for selectively transferring data packets between local area networks
DE69841486D1 (de) * 1997-05-31 2010-03-25 Texas Instruments Inc Verbesserte Paketvermittlung
US6757798B2 (en) * 1997-06-30 2004-06-29 Intel Corporation Method and apparatus for arbitrating deferred read requests
US5956340A (en) 1997-08-05 1999-09-21 Ramot University Authority For Applied Research And Industrial Development Ltd. Space efficient fair queuing by stochastic Memory multiplexing
US6088771A (en) * 1997-10-24 2000-07-11 Digital Equipment Corporation Mechanism for reducing latency of memory barrier operations on a multiprocessor system
US6052375A (en) * 1997-11-26 2000-04-18 International Business Machines Corporation High speed internetworking traffic scaler and shaper
US6097403A (en) * 1998-03-02 2000-08-01 Advanced Micro Devices, Inc. Memory including logic for operating upon graphics primitives
US6359879B1 (en) * 1998-04-24 2002-03-19 Avici Systems Composite trunking
AU3883499A (en) * 1998-05-07 1999-11-23 Aprisma Management Technologies, Inc. Multiple priority buffering in a computer network
US6314489B1 (en) * 1998-07-10 2001-11-06 Nortel Networks Limited Methods and systems for storing cell data using a bank of cell buffers
US6356546B1 (en) * 1998-08-11 2002-03-12 Nortel Networks Limited Universal transfer method and network with distributed switch
US6829218B1 (en) * 1998-09-15 2004-12-07 Lucent Technologies Inc. High speed weighted fair queuing system for ATM switches
US6396843B1 (en) * 1998-10-30 2002-05-28 Agere Systems Guardian Corp. Method and apparatus for guaranteeing data transfer rates and delays in data packet networks using logarithmic calendar queues
SE9803901D0 (sv) * 1998-11-16 1998-11-16 Ericsson Telefon Ab L M a device for a service network
US6246682B1 (en) * 1999-03-05 2001-06-12 Transwitch Corp. Method and apparatus for managing multiple ATM cell queues
US7145869B1 (en) * 1999-03-17 2006-12-05 Broadcom Corporation Method for avoiding out-of-ordering of frames in a network switch
US6574231B1 (en) * 1999-05-21 2003-06-03 Advanced Micro Devices, Inc. Method and apparatus for queuing data frames in a network switch port
US6671292B1 (en) * 1999-06-25 2003-12-30 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for adaptive voice buffering
US6643298B1 (en) * 1999-11-23 2003-11-04 International Business Machines Corporation Method and apparatus for MPEG-2 program ID re-mapping for multiplexing several programs into a single transport stream
US7102999B1 (en) * 1999-11-24 2006-09-05 Juniper Networks, Inc. Switching device
DE60038538T2 (de) * 2000-02-28 2009-06-25 Alcatel Lucent Vermittlungseinrichtung und Vermittlungsverfahren
US6662263B1 (en) * 2000-03-03 2003-12-09 Multi Level Memory Technology Sectorless flash memory architecture
DE60120807T2 (de) * 2000-03-06 2006-12-28 International Business Machines Corp. Schaltvorrichtung und Verfahren
US6907041B1 (en) * 2000-03-07 2005-06-14 Cisco Technology, Inc. Communications interconnection network with distributed resequencing
CA2301973A1 (en) * 2000-03-21 2001-09-21 Spacebridge Networks Corporation System and method for adaptive slot-mapping input/output queuing for tdm/tdma systems
US6975629B2 (en) * 2000-03-22 2005-12-13 Texas Instruments Incorporated Processing packets based on deadline intervals
US7139282B1 (en) * 2000-03-24 2006-11-21 Juniper Networks, Inc. Bandwidth division for packet processing
CA2337674A1 (en) * 2000-04-20 2001-10-20 International Business Machines Corporation Switching arrangement and method
JP4484317B2 (ja) * 2000-05-17 2010-06-16 株式会社日立製作所 シェーピング装置
US6937561B2 (en) * 2000-06-02 2005-08-30 Agere Systems Inc. Method and apparatus for guaranteeing data transfer rates and enforcing conformance with traffic profiles in a packet network
JP3640160B2 (ja) * 2000-07-26 2005-04-20 日本電気株式会社 ルータ装置及びそれに用いる優先制御方法
DE60119866T2 (de) * 2000-09-27 2007-05-10 International Business Machines Corp. Vermittlungseinrichtung und verfahren mit getrennten Ausgangspuffern
US20020062415A1 (en) * 2000-09-29 2002-05-23 Zarlink Semiconductor N.V. Inc. Slotted memory access method
US6647477B2 (en) * 2000-10-06 2003-11-11 Pmc-Sierra Ltd. Transporting data transmission units of different sizes using segments of fixed sizes
AU2002230476A1 (en) * 2000-11-27 2002-06-03 Airclic, Inc. Scalable distributed database system and method for linking codes to internet information
US6888848B2 (en) * 2000-12-14 2005-05-03 Nortel Networks Limited Compact segmentation of variable-size packet streams
US7035212B1 (en) * 2001-01-25 2006-04-25 Optim Networks Method and apparatus for end to end forwarding architecture
US20020126659A1 (en) * 2001-03-07 2002-09-12 Ling-Zhong Liu Unified software architecture for switch connection management
US6728857B1 (en) * 2001-06-20 2004-04-27 Cisco Technology, Inc. Method and system for storing and retrieving data using linked lists
US7382787B1 (en) * 2001-07-30 2008-06-03 Cisco Technology, Inc. Packet routing and switching device
US7349403B2 (en) * 2001-09-19 2008-03-25 Bay Microsystems, Inc. Differentiated services for a network processor
US6900920B2 (en) * 2001-09-21 2005-05-31 The Regents Of The University Of California Variable semiconductor all-optical buffer using slow light based on electromagnetically induced transparency
US20030081623A1 (en) * 2001-10-27 2003-05-01 Amplify.Net, Inc. Virtual queues in a single queue in the bandwidth management traffic-shaping cell
US7215666B1 (en) * 2001-11-13 2007-05-08 Nortel Networks Limited Data burst scheduling
US20030145086A1 (en) * 2002-01-29 2003-07-31 O'reilly James Scalable network-attached storage system
US20040022094A1 (en) * 2002-02-25 2004-02-05 Sivakumar Radhakrishnan Cache usage for concurrent multiple streams
US6862639B2 (en) * 2002-03-11 2005-03-01 Harris Corporation Computer system including a receiver interface circuit with a scatter pointer queue and related methods
US7126959B2 (en) * 2002-03-12 2006-10-24 Tropic Networks Inc. High-speed packet memory
US6928026B2 (en) * 2002-03-19 2005-08-09 Broadcom Corporation Synchronous global controller for enhanced pipelining
US20030188056A1 (en) * 2002-03-27 2003-10-02 Suresh Chemudupati Method and apparatus for packet reformatting
US7239608B2 (en) * 2002-04-26 2007-07-03 Samsung Electronics Co., Ltd. Router using measurement-based adaptable load traffic balancing system and method of operation
JP3789395B2 (ja) * 2002-06-07 2006-06-21 富士通株式会社 パケット処理装置
US20040039884A1 (en) * 2002-08-21 2004-02-26 Qing Li System and method for managing the memory in a computer system
US6950894B2 (en) * 2002-08-28 2005-09-27 Intel Corporation Techniques using integrated circuit chip capable of being coupled to storage system
US7180899B2 (en) * 2002-10-29 2007-02-20 Cisco Technology, Inc. Multi-tiered Virtual Local area Network (VLAN) domain mapping mechanism
GB0226249D0 (en) 2002-11-11 2002-12-18 Clearspeed Technology Ltd Traffic handling system
KR100532325B1 (ko) * 2002-11-23 2005-11-29 삼성전자주식회사 터보 복호기의 입력 제어 방법 및 장치
GB2421158B (en) * 2003-10-03 2007-07-11 Avici Systems Inc Rapid alternate paths for network destinations
US7668100B2 (en) * 2005-06-28 2010-02-23 Avaya Inc. Efficient load balancing and heartbeat mechanism for telecommunication endpoints

Also Published As

Publication number Publication date
WO2004044733A3 (en) 2005-03-31
CN1736069A (zh) 2006-02-15
GB2412537B (en) 2006-02-01
WO2004045161A1 (en) 2004-05-27
AU2003283545A1 (en) 2004-06-03
GB2412035B (en) 2006-12-20
AU2003283559A1 (en) 2004-06-03
AU2003283545A8 (en) 2004-06-03
WO2004045162A3 (en) 2004-09-16
US8472457B2 (en) 2013-06-25
US7882312B2 (en) 2011-02-01
WO2004044733A2 (en) 2004-05-27
GB2411271B (en) 2006-07-26
GB2411271A (en) 2005-08-24
US20050246452A1 (en) 2005-11-03
US20110069716A1 (en) 2011-03-24
WO2004045160A8 (en) 2005-04-14
WO2004045160A2 (en) 2004-05-27
GB2413031A (en) 2005-10-12
US7843951B2 (en) 2010-11-30
CN1736069B (zh) 2012-07-04
AU2003283544A1 (en) 2004-06-03
CN100557594C (zh) 2009-11-04
GB2412035A (en) 2005-09-14
GB2413031B (en) 2006-03-15
WO2004045162A2 (en) 2004-05-27
GB0511588D0 (en) 2005-07-13
US20050265368A1 (en) 2005-12-01
GB2412537A (en) 2005-09-28
US7522605B2 (en) 2009-04-21
WO2004045160A3 (en) 2004-12-02
CN1736068B (zh) 2012-02-29
GB0509997D0 (en) 2005-06-22
GB0226249D0 (en) 2002-12-18
CN1736066B (zh) 2011-10-05
CN1736066A (zh) 2006-02-15
AU2003283539A1 (en) 2004-06-03
US20050257025A1 (en) 2005-11-17
US20050243829A1 (en) 2005-11-03
CN1735878A (zh) 2006-02-15
GB0511589D0 (en) 2005-07-13
GB0511587D0 (en) 2005-07-13

Similar Documents

Publication Publication Date Title
CN1736068B (zh) 流量管理结构体系
CN103946803B (zh) 具有高效工作排队的处理器
US7529224B2 (en) Scheduler, network processor, and methods for weighted best effort scheduling
US7457296B2 (en) Method and apparatus for sorting packets in packet schedulers using a connected trie data structure
US7483429B2 (en) Method and system for flexible network processor scheduler and data flow
CN104050041B (zh) 用于在处理器中调度规则匹配的调度方法和装置
US7346067B2 (en) High efficiency data buffering in a computer network device
CN1317189A (zh) 网络分组交换系统和方法
US7483377B2 (en) Method and apparatus to prioritize network traffic
US11677676B1 (en) Shared traffic manager
US7321940B1 (en) Iterative architecture for hierarchical scheduling
Geethakumari et al. Single window stream aggregation using reconfigurable hardware
US8032543B2 (en) Sorting apparatus and method
US7320037B1 (en) Method and apparatus for packet segmentation, enqueuing and queue servicing for multiple network processor architecture
US10846225B1 (en) Buffer read optimizations in a network device
US20060245443A1 (en) Systems and methods for rate-limited weighted best effort scheduling
US7460544B2 (en) Flexible mesh structure for hierarchical scheduling
CN108040018A (zh) 一种网络功能虚拟化下的细粒度网络流调度方法及系统
Wang et al. Per-flow queue management with succinct priority indexing structures for high speed packet scheduling
WO2003088047A1 (en) System and method for memory management within a network processor architecture
Wang et al. Succinct priority indexing structures for the management of large priority queues
Eugster et al. Admission control in shared memory switches
US7606248B1 (en) Method and apparatus for using multiple network processors to achieve higher performance networking applications
Liu et al. The design of NoC-side memory access scheduling for energy-efficient GPGPUs
Kornaros et al. GFS: an efficient implementation of fair scheduling for multigigabit packet networks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RAMBUS INC.

Free format text: FORMER OWNER: CRIRSPETER TECHNOLOGY INC.

Effective date: 20110415

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: BRISTOL, UK TO: CALIFORNIA, THE USA

TA01 Transfer of patent application right

Effective date of registration: 20110415

Address after: American California

Applicant after: Rambus Inc.

Address before: Bristol

Applicant before: Crirspeter Technology Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120229

Termination date: 20201111