CN1745429A - 用于低功耗和高选择性的mram结构 - Google Patents

Abstract

本发明提供一种磁阻存储器单元(30)，该磁阻存储器单元(30)包括：磁阻存储器元件(31)，第一电流线(32)和第二电流线(33)，该第一和第二电流线(32，33)在交叉点区彼此交叉但不直接接触。根据本发明，桥接元件(34)在交叉点区附近连接该第一和第二电流线(32，33)。该桥接元件(34)磁性地耦合到磁阻存储器元件(31)。根据本发明的MRAM结构的优点在于，它比现有技术的器件允许更低的功耗且在写入期间允许高选择性。本发明还提供一种在根据本发明的磁阻存储器单元(30)的矩阵中写入数值的方法以及一种制造这样的磁阻存储器单元(30)的方法。

Description

用于低功耗和高选择性的MRAM结构

技术领域

本发明涉及磁性或磁阻随机存取存储器(MRAM)，更加具体地涉及一种在写期间允许低功耗和高选择性的MRAM结构及其操作方法。

背景技术

磁性或磁阻随机存取存储器(MRAM)目前正被许多公司视为快闪存储器的后继物。它具有替代几乎最快的静态RAM(SRAM)存储器的潜能。它是一种非易失性存储器件，这意味着不需要功率来维持所存储的信息。这被看成是与大多数其它类型的固态存储器相比的优点。

MRAM概念最初由Honeywell Corp.USA提出，并在磁性多层器件之中使用磁化方向作为信息存储且将最终的电阻差用于信息读出。对于所有的存储器件，MRAM阵列中的每个单元都必须能够存储至少两种状态，该状态表示“1”或“0”。

存在不同种类的磁阻(MR)效应，当前最重要的是巨磁阻(GMR)和隧道磁阻(TMR)。GMR效应和TMR或磁隧道结(MTJ)或自旋穿隧(SDT)效应提供实现非易失性磁性存储器的可能性。这些器件包括其中至少两个是铁磁或亚铁磁并由非磁性中间层分隔的薄膜的堆叠。GMR是针对具有导线中间层的结构的磁阻，TMR是针对具有电介质中间层的结构的磁阻。如果在两个铁磁或亚铁磁膜之间设置一个非常薄的导线，那么当薄膜的磁化方向平行时合成的多层结构的有效面内电阻就会最小，并且当薄膜的磁化方向反平行时合成的多层结构的有效面内电阻就会最大。如果在两个铁磁或亚铁磁膜之间设置薄电介质中间层，那么当薄膜的磁化方向平行时观察到薄膜之间的隧道电流就为最大(或者，因此电阻就为最小)，并且当薄膜的磁化方向反平行时薄膜之间的隧道电流就为最小(或者，因此电阻就为最大)。

当上述结构从平行到反平行磁化状态时，通常随着上述结构的电阻百分比增加来测量磁阻。TMR器件提供比GMR结构更高的百分比磁阻，因此具有更大信号和更高速度的潜能。最近结果表明，与优良的GMR单元中的10-14％磁阻相比，隧穿给出超过40％磁阻。

典型的MRAM器件包括以阵列排列的多个磁阻存储器元件(例如MTJ元件)。MTJ存储器元件通常包括含有固定层或钉扎层(pinned layer)的层结构，其间具有自由层和介电势垒(barrier)。磁性材料的钉扎层具有总是指向同一方向的磁矢量。自由层的磁矢量是自由的，但限制于该层的易磁化轴之内，其主要由元件的物理尺寸确定。自由层的磁矢量指向两个方向之一：平行或反平行于钉扎层的磁化方向，其与所说的易磁化轴一致。字线沿存储器元件的行延伸，且位线沿存储器元件的列延伸。将字线和位线单独地构图为在上述MTJ叠层之下和之上的两个金属层。每个存储器元件位于字线和位线的交叉点区。例如，位线与存储器元件的难磁化轴平行，其在易磁化轴的方向上产生磁场，同时字线仍然与存储器元件的易磁化轴平行，其在难磁化轴的方向上产生磁场。

通过同时通过在所选择单元处相交的位线和字线提供电流脉冲来进行写入。在相交区、即在彼此重叠的位线和字线之间的区域处，产生峰值磁场，该峰值磁场足以切换MTJ元件的自由层的极化，以致将MTJ元件的电阻从LoRes(低阻)状态切换为HiRes(高阻)状态或反之亦然(依赖于通过位线的电流的方向)。在所选择的字线和所选择的位线中的电流是这样的以便仅使它们一起提供能够改变所选择的存储器元件的自由层的磁矢量方向的磁场而在任何一条线中的电流自身都不能够改变存储状态。因此，只有所选择的存储器元件被写入，而且在同一被选择的字线或位线上的其它存储器元件中的任何一个存储器元件都不会被写入。如果由任何一条电流线产生的磁场幅度都相同，那么最终的磁场方向就相对于该单元的自由层的易磁化轴具有45°角。在此角度下，自由层的切换场(switching field)就最小，如图1中的星形曲线所示，因此利用两条线中的最小电流就能够进行写入。交叉点处所得到的磁场幅度为：

$\frac{\left|H_{\mathrm{HA}}\right|+\left|H_{\mathrm{EA}}\right|}{\sqrt{2}}$ 其中|H_HA|＝|H_EA|

其中H_HA和H_EA分别是在难磁化轴和易磁化轴方向上产生的磁场。为了切换自由层的磁化，施加到磁阻元件的磁场矢量的终点必须位于星形曲线上或星形曲线之外。

一方面，必须以这样一种方式选择在所选择的位线和字线中的电流，以致总磁场足以超过以与易磁化轴成45°的所寻址的单元的切换磁场，或者换句话说，以致最终磁矢量的端点位于此方向的星形分支上或星形分支之外(参见图1)。另一方面，仅由位线自身产生的磁场幅度就必须显著地比位于同一位线上的任何单元的易磁化轴方向上的切换磁场更小，以便防止不需要的过写入。换句话说，如果假定位线产生的磁场为H_EA，那么在所有单元的易磁化轴方向上的自由层的切换场就必须很好地限制于以下窗口：

$H_{\mathrm{EA}}<H_s<H_{\mathrm{EA}}*2\sqrt{2}$

为了具有良好的写入选择性。等效地，选择性窗口可以表示为：

H_s-min＜H_s＜H_s-max

其中H_s-max＝2.8*H_s-min。这里H_s-min和H_s-max是在易磁化轴方向上的自由层的所允许的最小和最大切换磁场。切换磁场的分布宽度必须很好地限制于这两个值之内。选择性窗口由图2中的阴影区域表示。这就意味着，所有单元的星形曲线必须很好地限制于这个区域之中。

常规设计的一个问题是选择性相当小。因为具有小结构的隧道结元件尺寸上的变动非常显著，所以在技术上就难于制造出具有狭窄的切换场分布的数百万个单元。

常规MRAM器件的缺点是用平直导线来产生磁场的方法是一种最无效的方式。因为需要两个非常大的磁场来感应附近的磁阻材料，所以所需编程电流高。在沿线的任何点上相同地产生磁场，但是实际上仅仅采用在交叉点处的磁场。由IBM和Motorola的示范产品中，0.6μmCMOS技术证实了采用5-10mA范围的电流来进行稳定的读操作和写操作。在这些示例中的典型器件为大约0.1-0.5μm²。

通过发送通过位线或字线(通常称为电流线)的电流就可以在芯片上产生磁场，并且磁场与电流成正比。为了获得较高的磁场，就必须采用较大的电流。然而，低功耗应用则需要小电流。这些就成为了对立的需求。有利地获得较大的选择性同时使用较小电流。

在US-6385083中，通过提供存储器单元阵列和多个导线、还称为彼此正交的字线和位线就解决了此问题。字线位于存储器单元阵列的一侧，并且位线位于存储器单元阵列的相对侧。字线沿第一方向延伸、且沿第二方向与至少一些存储器元件偏移，第一和第二方向正交。通过提供此结构，每个存储器单元位于两个相邻字线之间且由两个相邻字线重叠。每个存储器单元电连接到一条位线和相邻的字线之一。在此结构中，当它从三条线、与所选择的存储器单元相邻的一条所选择的位线和两条字线观察合并的磁场时，存储器单元可以改变它的状态。在任一单独导线中的电流产生的磁场、或者由这些导线中的两个导线中的电流产生的合并磁场不足以改变所选择的存储器单元的磁化方向。尽管提高了选择性，但是这种解决方案实际上不能降低功耗，因为电流需要通过许多电流线进行发送。

发明内容

本发明的目标在于提供一种MRAM结构及其操作方法，该MRAM结构提供在写入期间的高选择性、同时具有低功耗。

通过根据本发明的器件和方法就能够实现上述目标。

本发明提供一种磁阻存储器单元，该磁阻存储器单元包括：磁阻存储器元件，第一电流线和第二电流线，第一和第二电流线在交叉点区彼此交叉但不直接接触。根据本发明，桥接元件在交叉点区附近连接第一和第二电流线，桥接元件磁性地耦合到磁阻存储器元件。根据本发明的这样的磁阻存储器单元的优点在于，可以采用低的电流来获得磁阻元件中的磁场，该磁场足够大以便切换磁阻元件的自由层的极化状态。

桥接元件可以包括：至少一个位于平行于第一和第二电流线的平面内的第一部件、以及至少一个与第一部件垂直的第二部件。第一部件可以是例如以金属层方式构图的带，并且第二部件可以是例如通孔或插塞。可以存在多个第二部件。如果桥接元件包括一个第一部件和两个第二部件，那么桥接元件就可以为U形。这就具有优点：如果该磁阻元件位于桥接元件的中心点，就会在磁阻元件处增强并集中通过U形桥接元件流过的电流产生的磁场。如果桥接元件包括一个第一部件和仅仅一个第二部件，那么桥接元件就可以为L形。就可以采用流过这些第一和第二部件的电流产生的磁场来在写入期间切换存储器元件的磁化方向。桥接元件的最终磁场取向可以是任何方向，但优选为面内方向且为一个角度(例如以与存储器元件的自由层的易磁化轴呈45°角)，以便使自由层的切换场最小。

桥接元件可以是传导结构，以致为了产生所需磁场以在磁阻元件中写入数值，电流可以通过它流动。

根据本发明的磁阻存储器单元可以包括桥接元件和第一电流线之间或桥接元件和第二电流线之间的隔离器件。可替换地，根据本发明的磁阻存储器单元可以包括位于桥接元件的各元件之间、例如位于第一部件和第二部件或第二部件之一之间的隔离器件。如果存在隔离器件，那么隔离器件就必须处于第一和第二电流线之间的电流路径的某处。这种隔离器件的一个优点在于，它可以阻挡未选择的桥接元件中的寄生电流(即，流过替换的、不需要的电流路径的电流)，但不会阻挡在所选择的桥接元件中的电流。

隔离器件可以具有对称且非线性的电流-电压特性，即它是一种双向导通的非线性器件。它的优点在于，它允许在两个方向上进行写入(在两个方向上产生磁场)。

隔离器件可以包括导电材料、势垒材料和导电材料的夹层。导电材料可以是金属材料。势垒材料可以是绝缘材料或半导体材料。可替换地，例如n/p+/n结构或n+n-/p+/n-/n+结构、或它们的组合形式还可以用作隔离器件。上述结构提供对称非线性的电流-电压特性，并且还可以采用同样可以提供这种对称非线性的电流-电压特性的任何其它结构。当通过隔离器件在两个相反的方向中的任何一个方向发送电流时，该器件就具有对称特性。

在根据本发明的磁阻存储器单元中，桥接元件可以具有中心点，即与桥接元件的所有部件等距的点。磁阻存储器元件可以位于桥接元件的中心点。这就具有一个优点，即在存储器元件处集中所产生的磁场。存储器元件可以尽可能靠近桥接元件的所有部件。通过在桥接元件的中心点处放置磁阻存储器元件，或者尽可能靠近桥接元件的所有部件，它就可以完全位于第一和第二电流线的交叉点区之外。

本发明还提供一种磁阻存储器单元矩阵，每个磁阻存储器单元包括一个磁阻存储器元件。该磁阻存储器单元链接在一起，以形成逻辑组成的行和列。每行配置有第一电流线，而每列配置有第二电流线。第一和第二电流线在交叉点区处彼此交叉，其中桥接元件在交叉点区附近连接第一和第二电流线。桥接元件磁性地耦合到磁阻存储器元件。

磁阻存储器单元矩阵的每个存储器单元可以配置有选择晶体管，即存储器单元为1T1MTJ型。这就会允许用于更快地读取、较大信号和更小的噪声。

可替换地，存储器单元的每行可以配置有读出线。在此情况下，存储器单元不包括选择晶体管，即它们为0T1MTJ型，并且因此它们可以具有更小的固有单元尺寸。

本发明进一步提供一种在磁阻存储器单元矩阵中写入数值的方法，每个磁阻存储器单元包括一个磁阻存储器元件，该磁阻存储器单元链接在一起，以形成逻辑组成的行和列，每行配置有第一电流线，每列配置有第二电流线，第一和第二电流线在存储器单元中的交叉点区处彼此交叉，每个存储器单元配置有导电连接第一电流线和第二电流线的桥接元件。该方法包括通过所选择的第一电流线、通过所选择的桥接元件和通过所选择的第二电流线发送电流。

桥接元件可以通过隔离器件导电连接第一电流线和第二电流线，因此该方法进一步包括通过隔离器件发送电流。

本发明进一步提供一种制造磁阻存储器单元的方法。该方法包括：在第一金属层中形成第一电流线，在第二金属层中形成第二电流线，在第三金属层中形成桥接元件的第一部件，以及利用中间金属互连形成桥接元件的至少一个第二部件。

该制造方法可以进一步包括在桥接元件和第一或第二电流线中的任何一个之间、或在桥接元件部件之间形成隔离器件。

附图说明

本发明的上述和其它特点、特征和优点将从以下结合利用实例说明本发明的原理的附图的详细说明中变得明显。给出的这些说明仅仅是用于实例，并不限制本发明的范围。以下引用的参考图称为附图。

图1是示出磁阻存储器单元中的自由层的切换场的星形曲线图，由此为了切换自由层的磁化、所施加的磁场必须位于星形曲线之上或星形曲线之外。

图2说明在根据现有技术的磁阻存储器单元矩阵中的选择性窗口。

图3是根据本发明的第一实施例的MRAM存储器单元的透视图。

图4是包括图3中所示的多个存储器单元的MRAM存储器的顶视图。

图5是图3中所示的存储器单元的侧视图。

图6是在图3中所示的MRAM存储器单元的写入期间的简化的电流图。

图7说明非线性隔离器件的电流-电压特性的正的部分，该特性相对初始特性对称。

图8是现有技术的磁阻存储器单元的简化的侧视图。

图9是图8中所示的现有技术的磁阻存储器单元的简化的顶视图。

图10是根据本发明的100×100单元阵列的简化的电路图。

图11是根据本发明的用于计算施加到未选择的单元的场的简化示意图。

图12说明在根据本发明的磁阻存储器单元的矩阵中的选择性窗口。

图13是根据本发明的第二实施例的MRAM存储器单元的透视图。

图14是根据本发明的第三实施例的MRAM存储器单元的侧视图。

图15是根据本发明的第四实施例的MRAM存储器单元的透视图。

图16是图15中所示的存储器单元的侧视图。

图17是包括图15中所示的多个存储器单元的MRAM存储器的顶视图。

在不同的附图中，相同的参考数字代表相同或类似元件。

具体实施方式

本发明将相对于特定实施例并参照某些附图来进行描述，但本发明不限于此、且仅仅由权利要求进行限定。所描述的附图仅仅是示意性的，而非限制性的。在附图中，为了说明目的，一些元件的尺寸被放大且未按比例进行绘制。在本说明书中和权利要求中采用了术语“包括”，其不排除其它元件或步骤。当称为单数名词例如“一个”或“该”时而采用非限定或限定冠词，这包含了多个名词，除非别的名词进行了特定陈述。

而且，在说明书和权利要求中采用术语第一、第二、第三等，用于类似元件之间的识别、且不必用于描述连续或时间顺序。应当理解，在适当情况下如此使用的术语是可互换的，并且在此描述的本发明的实施例能够按照除了在此描述或说明的其它顺序进行操作。

此外，在说明书和权利要求中采用术语顶、底、之上、之下等用于说明目的且不必用于描述相关位置。应当理解，在适当情况下如此使用的术语是可互换的，并且在此描述的本发明的实施例能够按照除了在此描述或说明的其它方向进行操作。

根据本发明，磁阻存储器单元30(参见图4)的矩阵40以行41和列42逻辑组成，每个存储器单元30包括一个磁阻存储器元件31。在整个说明书中，使用术语“水平”和“垂直”来提供一个坐标系统且仅仅便于解释。它们不需要但可以称为器件的实际物理方向。而且，使用术语“列”和“行”来描述多个链接在一起的阵列元件组。链接可以为行和列的笛卡尔阵列形式；然而，本发明不限于此。本领域普通技术人员应当理解，列和行可以容易地进行互换，且在本说明书中希望这些术语是可互换的。同样地，可以构成非笛卡尔阵列，并且非笛卡尔阵列包含于本发明的范围之中。因此，应当宽泛地解释术语“行”和“列”。为了易于这种宽泛的解释，权利要求指逻辑组成的行和列。由此，这就意味着多组存储器元件以拓扑线性交叉的方式链接在一起；然而，物理结构或地形结构不必如此。例如，行可以是圆，列可以是这些圆的半径，并且在本发明中将圆和半径描述为“逻辑组成”行和列。同样地，各种线(例如位线和字线、或行线和列线)的具体名称希望是易于解释且指特定功能而使用的通用的类属名，并且这些词的具体选择不会受限于本发明的任何方式。应当理解，使用所有这些术语仅仅是易于更好地理解描述的具体结构，并且无论如何不希望限制本发明。

图3中展示了根据本发明的实施例的一个存储器单元30。根据本发明的结构可以采用(按照第一金属层构图的)位线32和(按照第二金属层构图的)字线33的正交栅格。可替换地，但附图中未示出的根据本发明的结构可以采用位线和字线的栅格，其中位线和字线包括不同于90°的角度，例如US-2002/0097601中所述。具有包括90°角的位线和字线的实施例是优选的因为其导致最小单元尺寸。根据不在附图中示出也没有进一步解释的再一个实施例，字线可以位于第一金属层中，且位线可以位于第二金属层中，即在位线的金属层之上的金属层中提供任何字线，反之亦然。字线33和位线32在相交区或交叉点区即它们彼此交叉或重叠而不是直接接触的区域(当它们以不同金属层进行制造时)相交。

形成U形桥34，其在相交区附近连接位线32和字线33。桥34包括多个部件，例如桥34由第一通孔35形成的第一部件、由上梁(在第一金属层中构图的)上梁36形成的第二部件和由第二通孔37形成的第三部件组成。在通孔37和位线32之间，具有用作隔离器以阻挡流过不希望的路径的寄生电流的隔离器件38。根据附图中未示出的另一个实施例，隔离器件可以位于通孔35和字线33之间。隔离器件必须被提供在字线33和位线32之间的电流路径中。根据本发明的再一个实施例，在附图中同样没有提供，隔离器件可以被提供在桥部件之间、例如在第一通孔35和上梁36之间、或第二通孔37和上梁36之间。

上梁36与位线32和字线33定向为小于一个角度例如45°。该角度是这样的以便桥平面、即由桥部件35、36、37形成的平面的法线被以一个角度来定向，在此角度下切换场最小。磁阻存储器元件31(例如MTJ堆叠)位于U形桥34的中心、位于第二和第三金属层之间，即位于高于位线32的水平面和字线33的水平面两者的水平面上。此外在一个较低优选的本发明的实施例(附图中未示出)，磁阻存储器元件可以放置在第一和第二金属层之间，即放置在高于位线和字线的水平面之一且低于另一水平面的水平面上。然而，该实施例是较低优选的，因为由于其进一步远离上梁36和第一通孔35，所以在磁性存储器元件中读出由流过桥接元件的电流产生的更小磁场。事实上，磁性存储器元件处的磁场基本上只由第二通孔37中的电流形成。

如图3中所示的上述结构仅仅是一个实例，如由已经给出的可替换的实施例所述。而且，图3中绘制的整个结构可以上下颠倒，这意味着上梁36可以物理地位于器件的底部、在其中形成位线和字线的金属层之下。

MTJ存储器元件31通常包括层结构，该层结构包括固定层，自由层和其间的电介质势垒。而且，MTJ存储器元件31还包括：形成下电接触或底电极的非磁性导线，以及在例如非磁性层上的上接触或顶电极。自由层和固定层的堆叠还可以反置，以致上接触位于固定的磁性层之上。固定的磁性层和自由的磁性层可以由例如NiFe或CoFe组成，而电介质势垒层可以例如由AlOx形成。而且，自由层和固定层两者都可以由不同磁性层的多层形成，也可以由非磁性层或抗铁磁层的组合形成。通过在其间具有电介质的铁磁层或亚铁磁层的夹层之上施加小电压，电子就能够隧穿电介质势垒。

磁阻元件31位于位线32和字线33的交叉点区之外，即位于位线32和字线33彼此交叉的区域之外。因为在磁阻存储器元件31、例如MTJ堆叠之下，存在非导电线或金属线，所以第三通孔39就可以设置于此，以便将磁阻存储器元件31的底电极向下连接到用于读操作的选择晶体管T。磁阻元件31、例如MTJ堆叠的顶电极就与上梁36接触。

图4示出了所提出的结构的顶视图，且图5示出了侧视图。事实上，为了最大化流过隔离器件38的电流的限制，每个单元30中的隔离器件38的区域就应当尽可能扩展，只要它不会接触第三通孔39和相邻单元30的隔离器件38。

通过使相应字线33的一端接地，同时将脉冲电压V_write施加在相应位线32的一端上，如图3中所示，从而将二进制值、即例如“1”或“0”写入或存储于存储器单元30的存储器元件31中。电流脉冲I_w将从位线32通过隔离器件38、第二通孔37、上梁36、第一通孔35和最终通过字线33流向地。图6中还示出了这种情况。电流路径形成了一个环路，根据右手定律，其产生磁场H。该磁场相对于易磁化轴以一个角度定向，由于桥34相对于位线32和字线33定向，因此该角度与在桥34的上梁36和位线32或字线33之间包含的角度例如45°相同。以这样一种方式来选择磁场强度，以致磁场强度超过在此角度下的自由层的切换场。由于桥34的形状，由写电流I_w产生的场就会增强且被集中于所选择的存储器元件31。通过按照相反方向发送电流，就可以在另一个方向上进行写入。由于隔离器件38，因此电流几乎不可能通过未选择的单元逃逸到其它路径。

隔离器件可以由金属-势垒-金属、诸如在US-6331944中所述的金属-绝缘体-金属、或金属-半导体-金属的夹层结构组成。在位线32之上或在字线33之上淀积并构图隔离器件。实质上，隔离器件38可以提供相对原点对称的非线性电流-电压(I-V)特性。图7示出了这种根据US-6331944的I-V曲线的正的部分。在偏压V_B(大约1伏)下通过隔离器件38的电流比在1/2V_B的偏压下大10倍。因此，由于在直接连接到此桥34的隔离器件38之上产生大量电压降，所以图3和图6中的写电流I_w将主要流过所选择的桥34。因为在未选择的隔离器件38之上，电压降仅仅是在所选择的器件之上的电压降的一半，所以流过位于同一所选择的位线32或所选择的字线33上的未选择的桥34的寄生电流比流过所选择的桥34的电流就会小至少10倍。因为电流进一步被分流，因此流过阵列中的剩余未选择单元的电流就会非常小。这种情况解释如下：寄生电流首先从例如所选择的位线流向直接连接到此位线的未选择单元，然后在通过直接连接到所选择字线的未选择单元流动之前通过许多路径(阵列越大，路径就会越多)来分流，因此最终流向此字线。因此，通过未直接连接到所选择位线或字线的所有单元的所有寄生路径的总电阻就被认为是零(短路)。这就产生了图10中的简化图，图10中可以清楚地看出，如果认为可忽略R_connect，那么每个R_unselect上的电压降为在R_select上的电压降的(大约)一半。

隔离器件38应当具有对称的I-V特性，即它应当是双向导通非线性器件，因为为了能够在两个方向上进行写入(即在两个方向上产生磁场)，所以当按照任何相反的方向都可以发送电流时器件就必须具有对称的特性。除了在此如上所述的金属-势垒-金属结构之外，同样提供对称非线性特性的其它结构、诸如n/p⁺/n结构和n⁺/n^-/p⁺/n^-/n⁺结构及其互补形式也是可能的，如在US-5991193中也提及。

以类似于常规设计的方式完成存储器元件31内容的读取。读取电流经由所选择的字线33、第一通孔35、桥34的上梁36通过例如MTJ堆叠的磁阻存储器元件31、第三通孔39来发送，并终止于目前处于导通状态的选择晶体管T。

根据本发明的存储器单元结构允许获得具有非常小电流的足够大的写入场。这是因为，总写入场为通过U形桥34的三段35、36、37而产生的场的总和，并且此总场已经定向为最小切换场的方向、例如相对于磁阻元件31的易磁化轴为45°。因为在进行写入期间代替两个电流脉冲、仅发送一个电流脉冲，相同的电流流过位线32和字线33两条线，所以就进一步降低了功耗。此外，作为统计平均，电流I_w必须只流过位线32和字线33的一半，这样就能够降低线32、33的一些电阻。以下的粗略计算展示了本发明提供更大的功耗减少。

对于常规设计的计算(图8)：

假设，自由层80位于分别远离位线32和字线33的250nm和550nm的距离处。根据Biot-Savart定律，在自由层80处由位线32中的电流I₁产生的磁场为：

$H_1\left[\frac{A}{m}\right]=6.37*{10}^5{I}_1\left[A\right]$

并且，在自由层80处由字线33中的电流I₂产生的磁场为：

$H_2\left[\frac{A}{m}\right]=2.89*{10}^5{I}_2\left[A\right]$

为了保持45°下所获得的磁场H_convent，因为位线32和自由层82之间的距离与字线33和自由层80之间的距离不同，所以I₂就必须为2.2*I₁(图9)。最后，45°下所获得的磁场根据I₁表示为：

$H_{\mathrm{convent}}=\frac{H_1}{\sqrt{2}}+\frac{H_2}{\sqrt{2}}=9.03*{10}^5{I}_1.$

功耗为：

P_convent＝R_line*(I₁ ²+I₂ ²)＝5.84*R_line*I₁ ²，

其中R_line是字线33或位线32中的任何一条线的电阻，对于此计算，可以将两条线32、33的电阻假设为相等。

对于本发明的实施例的设计的计算(图6)：

假设U形桥34包括800nm长的第一通孔35、300nm长的上梁36和1600nm长的第二通孔37。自由层80位于上梁36之下150nm的距离处。这意味着为了比较，金属层之间的距离(其中构图了位线32和字线33的第一和第二金属层)保持与常规情况下的距离(800nm)相等。根据Biot-Savart定律，在相对于易磁化轴的45°下由桥34产生的总场就为H_U＝2.55*10⁶I_w，这里I_w是在此情况下的写入电流。在该计算中，将由三段(第一通孔35、上梁36、第二通孔37)产生的场相加在一起。

为了获得与常规情况下相同的场(为了比较)，设置H_U等于H_convent。

因此：

2.55*10⁶I_w＝9.03*10⁵I₁，或者I_w＝0.35I₁。

这就意味着，利用新的设计，与常规设计相比，为了在自由层80中获得相同的磁场，就只需要通过位线32和字线33发送35％的电流。而且，在此情况下，就只需要一个电流I_w，然而在常规设计中，需要两个电流I₁和I₂。

为了计算出新的设计中的功耗，图10简化并示出了100×100个单元阵列的示意性电路图。在此附图中，只包括在写操作下包含的部件、即位线32、字线33和隔离器件38。电阻R_select和R_unselect是在所选择的和未选择的存储器单元30处的隔离器件38的电阻。因为根据隔离器件38的非线性特性，R_unselect以R_select上的一半电压来偏压，所以可以假设R_unselect为例如12.5*R_select。电阻R_select设置为大致等于R_line，这实际上是合理的。寄生路径(sneak path)主要通过直接连接到所选择的位线32和字线33的所有未选择的存储器单元30。认为所有其它存储器单元30短路。还考虑在两个相邻单元(R_connect＝1/100R_line)之间的部分位线32和字线33的电阻，其必须与对于常规情况下的计算进行比较。

统计学地，平均写入电流必须通过位线32的一半和字线34的一半。因此，该计算考虑所选择的存储器单元30位于阵列中央的一般情况。

该计算揭示了图10中所示的情况，流过R_select的电流(即I_w)小于供应给电路的总电流的3.07倍，并且电路的总电阻为0.38*R_line。因此，在此情况下的功耗为：

P_U＝0.38*R_line*(3.07*I_w)²

为了与常规情况进行比较，将I_w设置为0.35*I₁，以获得相同的场。此结果为：

P_U＝0.38*R_line*(3.07*0.35*I₁)²

  ＝0.44*R_line*I₁ ²

与常规设计相比，本发明的设计可以节约5.48/0.44＝13.3倍的功耗。

本发明实施例的结构的可选择性显著优于常规结构的可选择性。这是因为：写入场仅仅集中于U形桥34处且相对于易磁化轴定向于45°之下，在此角度下切换场最低。另一方面，因为位线32被深深埋入在磁阻元件31(例如MTJ堆叠之下)，所以由所选择的位线32产生、却施加到处于相同位线32上的未选择单元的场就非常小，并且此场相对于易磁化轴定向于0°，在此角度下切换场最高。以下计算将揭示更多内容。

根据上述的场计算，在U形桥34(所选择存储器单元30处)之中的自由层80处产生的场在45°为2.55*10⁶I_w，此意味着在此角度下单元的最大切换场就不会超过该值。因此，0°的最大切换场就应当不超过2*2.55*10⁶I_w＝5.1*10⁶I_w(根据星形曲线，45°的切换场H_S为0°的切换场的一半)。

流过所选择的位线32的电流I_w产生场：

H_bit-unselect＝1.09*10⁵I_w

该场施加到处于相同位线32上的所有未选择的存储器元件31、例如MTJ堆叠(参见图11)。因为位线32埋入更加远离磁阻存储器元件31(例如MTJ堆叠)的自由层80，所以此场就非常小，(在此计算中，也可以参见图6，假设自由层80和位线32之间的垂直距离为1450nm)。此场的面内部件为：

H_inplane＝1.08*10⁵I_w

此场平行于自由层80的易磁化轴。正交部件是可忽略地更小，且由于自由层80的大的薄层各向异性，因此正交部分显然就不重要。此外，未选择的磁阻存储器元件31(例如MTJ堆叠)也容易受到小场：

H_U-unselect＝(2.55/12.5)*10⁶I_w

           ＝0.2*10⁶I_w

该场定向于45°(参见图11，顶视图)。此场由流过U形桥34的寄生电流产生，因此它小于所选择的存储器单元30处产生的场12.5倍。施加到未选择的存储器元件31(例如MTJ堆叠)上的产生的场H_{total- unselect}最终就为2.87*10⁵I_w且相对于易磁化轴定向于29.5°。此场设定了所有单元的最小切换场。这就意味着，为了避免不希望的过写入，所有单元在29.5°必须具有大于2.87*10⁵I_w的切换场。从星形曲线(图1)中应当发现，0°下对应的最小切换场就必须为5.47*10⁵I_w。结合早期已经给出的最大场要求，在电流设计中的选择窗口就可以表示为(参见图12)：

H_s-max＝9.32*H_s-min

比较图2和图12的情况，可以发现，将本发明设计的选择性彻底地提高了2.26倍的系数。而且，因为统计学地、只有处于相同行的未选择单元的一半和处于相同列的未选择单元的一半容易受到寄生写入电流，所以假如存在任何不希望的过写入，对于不希望的过写入的概率就减少至大约一半。

局部地形成环路，U形桥34仍具有非常低的自感应，其不会影响磁阻存储器的高频性能。粗略计算显示，除了导线的直线部分之外的桥34的电感为大约10^-13-10^-11H。此数值仍然小于单匝记录头的电感大约2个数量级，其毫无疑问地可在1GHz下操作。

图13示出了根据本发明的器件的可替换实施例。本实施例的结构基本上与图3中所示的第一实施例相同。不同之处在于，对于每个存储器30单元都不具有选择晶体管T。因此，没有出现图3中所示的第三通孔39。相反，将读出线130构图到磁阻存储器元件31的底电极之下的导电层中。读出线130连接彼此位于相同字线33上的所有磁阻存储器元件31的底电极。换句话说，每条读出线130与磁阻存储器元件31的行相关，就象字线33那样。当进行读出时，使用与位线32在一起的这些读出线130。现在，如上所述，在读出期间，隔离器件38再次与磁阻存储器元件31、诸如MTJ串联，并且可用作阻挡读取期间的寄生电流。该操作类似于US-6331944中的描述。例如，通过与所选择的存储器单元i^th相关的读出线130来发送读出电流、通过单元i^th的磁阻存储器元件31、通过上梁36、第二通孔37、隔离器件38、并最终通过与所选择的存储器单元i^th相关的位线32流出，从而执行例如单元i^th的读出。此读出电流将读出存储器单元i^th的电阻，或者由此读出该单元的存储器元件31的电阻，并且就能够检测到存储器单元i^th的数字状态。

第三实施例类似于第二实施例。不同之处是：如何制造隔离器件38。代替淀积金属-势垒-金属的夹层膜并对它进行构图，在本实施例中，在位线32的已抛光表面上淀积连续的势垒层140，然后不进行构图，在势垒层140之上形成第二通孔37(图14)。在此情况下，位线32和第二通孔37就作为金属-势垒-金属结构的两个金属电极。利用这种设计，就能够省略用于构图隔离器件38的额外掩膜。

图15-图17说明了第四实施例，图15-图17分别示出了透视图、侧视图和顶视图。在本实施例中，桥接元件34是L形桥，即它包括：位于平行于字线33或位线32的平面的平面中的第一部件上梁36，以及垂直于上梁36的第二部件通孔37。在与字线33相同水平面或相同金属层中构图上梁36。磁阻存储器元件、例如MTJ元件31设置于其是其中已经构图位线32和字线33的金属层的1^st和2^nd金属层之间。在本实施例中，在NTJ元件31处产生的磁场小于用其它实施例的器件所产生的磁场，因为在此情况下，仅仅由桥接元件34的两段：通孔37和上梁36来产生磁场。除此之外，利用第二实施例的教导，可以应用与根据第四实施例的器件的组合。这就意味着，当进行读取时，针对使用，读出线可以设置于MTJ元件31之下。应当理解，虽然在此针对根据本发明的器件已经讨论了优选实施例、具体构造和配置、以及材料，但在不脱离本发明的范围和精神之下在形式和细节上可以进行各种改变和修改。例如，隔离器件38可以仅仅位于通孔37的上端处的桥接元件34的上梁36之下。在如上所述的说明书中，已经注意到了一些其它可能性。

Claims (14)

1.磁阻存储器单元，其包括：磁阻存储器元件，第一电流线和第二电流线，该第一和该第二电流线在交叉点区处彼此交叉但不直接接触，其中桥接元件在该交叉点区附近连接该第一和第二电流线，并且该桥接元件磁性地耦合到该磁阻存储器元件。

2.根据权利要求1的磁阻存储器单元，其中该桥接元件包括至少第一部件和与其垂直的第二部件，该第一部分位于平行于所述第一和第二电流线的平面中。

3.根据权利要求1的磁阻存储器单元，其中所述桥接元件是导电结构。

4.根据权利要求1的磁阻存储器单元，在所述桥接元件和所述第一电流线之间或在该桥接元件和所述第二电流线之间具有隔离器件。

5.根据权利要求1的磁阻存储器单元，在所述桥接元件的部件之间具有隔离器件。

6.根据权利要求4的磁阻存储器单元，其中所述隔离器件具有非线性电流-电压特性。

7.根据权利要求6的磁阻存储器单元，其中所述隔离器件具有对称的非线性电流-电压特性。

8.根据权利要求1的磁阻存储器单元，所述桥接元件具有中心点，其中该磁阻存储器元件位于该桥接元件的该中心点。

9.磁阻存储器单元矩阵，每个磁阻存储器单元包括磁阻存储器元件，该磁阻存储器单元链接在一起以形成逻辑组成的行和列，每行配置有第一电流线且每列配置有第二电流线，该第一和该第二电流线在交叉点区处彼此交叉，其中桥接元件在该交叉点区附近连接该第一和第二电流线，并且该桥接元件磁性地耦合到该磁阻存储器元件。

10.根据权利要求9的矩阵，其中每个存储器单元配置有选择晶体管。

11.根据权利要求9的矩阵，其中存储器单元的每行配置有读出线。

12.在磁阻存储器单元矩阵中写入数值的方法，每个磁阻存储器单元包括磁阻存储器元件，该磁阻存储器单元链接在一起以形成逻辑组成的行和列，每行配置有第一电流线且每列配置有第二电流线，该第一和该第二电流线在该存储器单元中的交叉点区处彼此交叉，每个存储器单元配置有导电连接该第一电流线和该第二电流线的桥接元件，该方法包括通过所选择的第一电流线、通过所选择的桥接元件并通过所选择的第二电流线来发送电流。

13.根据权利要求12的方法，所述桥接元件通过隔离器件来导电连接所述第一电流线和所述第二电流线，该方法进一步包括通过该隔离器件来发送电流。

14.制造磁阻存储器单元的方法，其包括：在第一金属层中形成第一电流线，在第二金属层中形成第二电流线，在第三金属层中形成桥接元件的背面部分，以及利用金属间互连形成该桥接元件的直力脚。

Images