CN1752844A - 用于半导体器件制造的掩模图形及其相关方法和结构 - Google Patents

用于半导体器件制造的掩模图形及其相关方法和结构 Download PDF

Info

Publication number
CN1752844A
CN1752844A CN200510106920.2A CN200510106920A CN1752844A CN 1752844 A CN1752844 A CN 1752844A CN 200510106920 A CN200510106920 A CN 200510106920A CN 1752844 A CN1752844 A CN 1752844A
Authority
CN
China
Prior art keywords
resist
reticulated film
acid
siloxane
siloxane oligomer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510106920.2A
Other languages
English (en)
Other versions
CN1752844B (zh
Inventor
夏政焕
金贤友
畑光宏
禹相均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1752844A publication Critical patent/CN1752844A/zh
Application granted granted Critical
Publication of CN1752844B publication Critical patent/CN1752844B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • G03F7/405Treatment with inorganic or organometallic reagents after imagewise removal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/075Silicon-containing compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Abstract

形成集成电路器件的方法可以包括在集成电路器件层上形成抗蚀剂图形,通过抗蚀剂图形的开口露出部分层。在抗蚀剂图形上可以形成有机-无机混合硅氧烷网状薄膜。然后通过抗蚀剂图形和有机-无机混合硅氧烷网状薄膜露出的部分层可以被除去。也论述了相关结构。

Description

用于半导体器件制造的掩模图形及其相关方法和结构
相关申请
本申请要求2004年9月23日,在韩国知识产权局申请的韩国专利申请号10-2004-0076349的优先权,在此及将其公开内容全部引入作为参考。
技术领域
本发明涉及半导体器件制造,更具体涉及用于半导体器件制造的掩模图形及相关方法和结构。
背景技术
在用于半导体器件制造的常规构图工艺中,可以在将被刻蚀的薄膜上(例如,硅膜、介质膜、或导电薄膜)形成光刻胶图形,用于图形形成。可以使用光刻胶图形作为刻蚀掩模刻蚀该薄膜,以形成希望的图形。
随着半导体器件的集成度增加,形成包括具有较小开口尺寸的接触孔或具有较小宽度的间隔的精细图形需要更小的临界尺寸(CD)和/或新的光刻技术。为了实现这种精细图形,可能需要高分辨率的光刻术和对干法刻蚀具有抵抗性的光刻胶材料。但是,同时满足分辩率和干法刻蚀性能可能是困难的。为了提供较高的分辩率和宽的DOF(聚集深度),可以减小抗蚀剂膜的厚度。但是,减小的抗蚀剂膜厚度可能损坏干法刻蚀性能。
在这方面,为了减小上述问题已提出了各种技术。例如,提出了具有耐干法刻蚀材料的光刻胶图形的化学表面处理。具体,研究了对干法刻蚀具有抵抗性的含硅化合物。
例如,美国专利号6,110,637公开了通过光刻胶与羧酸酐官能团和氨基硅氧烷低聚物之间的交联反应形成精细图形的技术。但是,该技术可能需要能与氨基硅氧烷交联的特定光刻胶材料和用于去除非交联的含硅材料的单独有机溶剂。
美国专利公开号2004/0009436 A1公开一种使用含硅的水溶性聚合物和抗蚀剂图形之间交联反应,在抗蚀剂图形上涂敷含硅材料层的技术。根据该技术,硅含量可以被限制,因此可能难以获得对干法刻蚀充分的抵抗性。
发明内容
根据本发明的某些实施例,形成集成电路器件的方法可以包括通过在集成电路器件层上形成抗蚀剂图形,集成电路器件层上具有通过抗蚀剂图形的开口露出的部分层。而且,可以在抗蚀剂图形上形成有机-无机混合硅氧烷网状薄膜。然后通过抗蚀剂图形和有机-无机混合硅氧烷网状薄膜露出的部分层可以被刻蚀,由此构图该层。
形成有机-无机混合硅氧烷网状薄膜可以包括,在抗蚀剂图形上和在通过抗蚀剂图形的开口露出的部分层上形成硅氧烷低聚物,并包括在抗蚀剂图形上的部分硅氧烷低聚物处引起溶胶-凝胶反应。更具体,可以使用来自抗蚀剂图形的酸引起溶胶-凝胶反应,通过加热在其上具有硅氧烷低聚物的抗蚀剂图形至约80℃至约160℃的温度范围,该酸可以从抗蚀剂图形扩散到硅氧烷低聚物。在引起溶胶-凝胶反应之后,可以使用例如去离子水除去硅氧烷低聚物的未反应部分。
硅氧烷低聚物可以通过四烷氧基硅烷(tetraalkoxysilane)交联剂和三烷氧基-单烷基硅烷偶联剂的水解和凝聚(condensation)来形成。更具体,四烷氧基硅烷交联剂可以选自由原硅酸四甲基酯、原硅酸四乙基酯、原硅酸四丙基酯和/或原硅酸四丁基酯的组构成。三烷氧基-单烷基硅烷偶联剂可以选自由氨丙基三烷氧基硅烷、氧代缩水甘油基丙基三烷氧基硅烷(glycidoxypropyltrialkoxysilane)、异氰酸丙基三烷氧基硅烷和/或巯丙基三烷氧基硅烷(mercaptopropyltrialkoxysilane)构成的组。
抗蚀剂图形可以是光刻胶材料的图形。更具体,光刻胶材料可以包括Novolak树脂和基于重氮萘醌(DNQ)的化合物,和/或光刻胶材料可以包括化学地放大的抗蚀剂组合物,包括光酸发生器(PAG)。形成抗蚀剂图形可以包括,形成光敏抗蚀剂材料的连续层;使用KrF准分子激光器(248nm)、ArF准分子激光器(193nm)和/或F2准分子激光器(157nm)的至少一种曝光光敏抗蚀剂材料的连续层;以及显影光敏抗蚀剂材料的连续层。
该层可以包括选自由介质材料、导电材料、半导体材料和/或抗蚀剂材料构成的材料层。而且,在形成有机-无机混合硅氧烷网状薄膜之后,可以减小该层的露出部分。此外,抗蚀剂图形的开口可以限定孔的图形和/或线与间隔的图形。
根据本发明的其它实施例,用于构图集成电路器件层的结构可以包括在集成电路器件层上的抗蚀剂图形,具有通过抗蚀剂图形的开口露出的部分抗蚀剂层。此外,可以在抗蚀剂图形上设置有机-无机混合硅氧烷网状薄膜。
硅氧烷网状薄膜可以包括四烷氧基硅烷交联剂和三烷氧基-单烷基硅烷偶联剂之间的反应产物。更具体,四烷氧基硅烷可以选自由原硅酸四甲基酯、原硅酸四乙基酯、原硅酸四丙基酯和/或原硅酸四丁基酯构成的组。三烷氧基-单烷基硅烷偶联剂可以选自由氨丙基三烷氧基硅烷、氧代缩水甘油基丙基三烷氧基硅烷、异氰酸丙基三烷氧基硅烷和/或巯丙基三烷氧基硅烷构成的组。
抗蚀剂图形可以是光刻胶图形。更具体,光刻胶图形可以包括Novolak树脂和基于重氮萘醌(DNQ)的化合物,和/或光刻胶图形可以包括化学地放大的抗蚀剂组合物,该抗蚀剂组合物包括光酸发生器(PAG)。抗蚀剂图形可以包括对KrF准分子激光器照射(248nm)、ArF准分子激光器照射(193nm)和/或Fz准分子激光器照射(157nm)的至少一种敏感的光敏材料。
有机-无机混合硅氧烷网状薄膜可以在抗蚀剂图形的侧壁上,以便在抗蚀剂图形的侧壁上在部分硅氧烷网状薄膜之间露出部分层。而且,抗蚀剂图形的开口可以限定孔的图形,和/或抗蚀剂图形的开口可以限定线和间隔的图形。
本发明的某些实施例可以提供用于半导体器件制造的掩模图形,对当形成超过光刻技术的波长极限的较精细图形时的干法刻蚀,可以提供充分的抵抗性。
本发明的某些实施例也可以提供形成用于半导体器件制造的掩模图形的方法,可用于形成具有较小特征尺寸的较精细图形,同时对干法刻蚀保持充分的抵抗性。
本发明的某些实施例可以提供制造半导体器件的方法,可以提供超过光刻技术的波长极限的较精细图形,同时对干法刻蚀保持足够的抵抗性。
根据本发明的某些实施例,可以为半导体器件制造提供掩模图形。该掩模图形可以包括形成在半导体衬底上的抗蚀剂图形和形成在抗蚀剂图形上的有机-无机混合硅氧烷网状薄膜。硅氧烷网状薄膜可以由源于四烷氧基硅烷交联剂和三烷氧基-单烷基硅烷偶联剂之间反应的反应产物制成。
根据本发明的其他实施例,可以提供一种用于形成半导体器件制造用的掩模图形的方法。在覆盖衬底的底层上可以形成抗蚀剂图形,具有开口,通过开口露出底层。在抗蚀剂图形的表面上可以形成有机-无机混合硅氧烷网状薄膜。
为了形成硅氧烷网状薄膜,可以通过四烷氧基硅烷交联剂和三烷氧基-单烷基硅烷偶联剂的水解和凝聚获得硅氧烷低聚物,以及可以在抗蚀剂图形的表面上涂敷硅氧烷低聚物。然后,可以在抗蚀剂图形的表面上引起硅氧烷低聚物的溶胶-凝胶反应。可以通过从抗蚀剂图形扩散的酸引起硅氧烷低聚物的溶胶-凝胶反应。为了引起硅氧烷低聚物的溶胶-凝胶反应,涂有硅氧烷低聚物的抗蚀剂图形可以被加热,以使酸从抗蚀剂图形朝硅氧烷低聚物扩散。在形成硅氧烷网状薄膜之后,可以用去离子水除去在硅氧烷网状薄膜周围剩下的未反应的硅氧烷低聚物。
根据本发明的又一实施例,一种制造半导体器件的方法可以包括,在半导体衬底上形成底层,以及形成具有开口的抗蚀剂图形,通过开口底层被露出第一宽度。仅在抗蚀剂图形的表面上可以有选择地形成有机-无机混合硅氧烷网状薄膜,以通过开口露出底层至第二宽度,第二宽度小于第一宽度。可以使用抗蚀剂图形和硅氧烷网状薄膜作为刻蚀掩模,刻蚀底层。
根据本发明的某些实施例,有机-无机混合硅氧烷网状薄膜可以是由抗蚀剂图形的酸引起的溶胶-凝胶反应产物。在抗蚀剂图形上可以形成有机-无机混合硅氧烷网状薄膜,以获得掩模图形,具有超过由光刻术产生的波长极限的微尺寸开口。因此,掩模图形的侧壁剖面可以相对地保持不变。此外,可以使用去离子水漂洗除去硅氧烷网状薄膜的形成之后的残余反应剂(相对简单的和廉价的工艺)。而且,因为可以使用硅氧烷网状薄膜作为掩模图形,刻蚀底层,所以对干法刻蚀可以提供充分的抵抗性。
附图说明
图1是说明根据本发明的实施例制造半导体器件的方法的流程图。
图2A至2F是说明根据本发明的实施例制造半导体器件的方法的剖面图。
具体实施方式
下面将参考附图更完全地描述本发明,附图中示出本发明的优选实施例。但是,本发明可以以多种不同的方式体现,不应该认为局限于在此阐述的实施例。相反地,提供这些实施例是为了本公开是彻底的和完全的,并将本发明的范围完全传递给所属领域的技术人员。
在图中,为了清楚放大了层、区域和/或线的厚度和/或宽度。还应该理解当一个元件如层、区域或衬底被称为在另一元件“上”时,它可以直接在另一元件“上”,或可也以存在插入元件。相反,如果一个元件如层、区域或衬底被称为直接在其它元件“上”,那么不存在其他插入元件。在此使用的术语“和/或”包括一个或多个相关列项的任意和所有组合。
在此参考剖面图描述本发明的实施例,剖面图是本发明的理想化实施例(和中间结构)的示意图。为了清楚,图中的层和区域的厚度、长度和/或宽度可以被放大。此外,由于制造工艺和/或容差,图示的形状可能变化。因此,本发明的实施例不应该认为局限于在此所示的区域的特定形状,而是包括所得的形状例如由制造的偏差。例如,图示为矩形的注入区一般地将具有圆润的或弯曲的特点,和/或在其边缘具有注入浓度的梯度,而不是从注入区至非注入区的二元变化。同样,通过注入形成的掩埋区可以在掩埋区和通过其进行注入的表面之间区域中导致某些注入。而且,由于当使用单个光刻图形或其他掩模刻蚀多个自对准层时刻蚀选择率的变化,因此垂直对准的层相对于其它层可能被底切和/或上切。因此,图中所示的区域本质上是示意性的,且它们的形状不打算图示器件区域的实际形状,以及不打算限制本发明的范围。
此外,在此可以使用相对术语,如“在...底下”,“在...之上”,“在...下面”,“上”和/或“下”来描述一个元件与图中所示的其它元件的关系。应当理解相对术语是用来包括除图中描绘的取向之外的器件的不同取向。例如,如果一个图中的器件被翻转,那么描述为在其他元件下面的元件将定向在其他元件上。因此示例性术语“在...下面”可以包括“在...上面”和“在...下面”的两种方向。
应当理解尽管在此使用术语第一和第二描述来各个区域、层和/或部分,但是这些区域、层和/或部分不应该受这些术语的限制。这些术语仅仅是用来使一个区域、层或部分与其它区域、层或部分相区别。因此,在不脱离本发明的教导的条件下,下面论述的第一区域、层或部分可以称为第二区域、层或部分,同样,第二区域、层或部分可以称为第一区域、层或部分。在整篇中,相同的数字指相同的元件。
在此使用的专业词汇是仅仅用于描述特定的实施例,而不打算限制本发明。如在此使用的单数形式“a”,“an”和“the”同样打算包括复数形式,除非上下文另外清楚地表明。还应当理解,该说明书中使用术语“comprises”和/或“comprising”陈述部件、整体、步骤、操作、元件、和/或组件的存在,但是不排除存在或增加一个或多个其他部件、整体、步骤、操作、元件、组件和/或其组。
除非另外限定,在此使用的所有术语(包括技术和科学术语)具有由属于本发明的技术领域的普通技术人员通常理解的相同意思。还应当理解术语,如在通常使用的词典中定义的那些术语应该解释为具有符合相关技术的环境中的意思,且不被理想化解释或过度地形式感知,除非在此清楚地限定。
现在将参考图1的流程图描述根据本发明的实施例制造半导体器件的方法。
在方框12,首先可以在半导体衬底上形成待刻蚀的底层。底层可以是待构图的任意薄膜材料层。例如,底层可以是介质膜(如,硅膜、氧化物膜、氮化物膜、和/或氧化物-氮化物膜)和/或导电薄膜。当在底层中形成接触孔时,底层可以是介质膜。为了使用双层抗蚀剂(BLR)技术执行构图工序,可以形成底部抗蚀剂膜作为底层。此外,为了使用多层抗蚀剂(MLR)技术执行构图工序,底层可以包括底部抗蚀剂膜和层间氧化膜。
接下来,可以在底层上形成抗蚀剂膜。可以使用常规光刻操作,使抗蚀剂膜经受曝光和显影,以提供具有开口的抗蚀剂图形,通过开口底层被露出预定的宽度。
在形成抗蚀剂图形中,通过后曝光烘焙工序,曝光过程中在抗蚀剂膜中产生的酸可以扩散。当形成正性抗蚀剂膜时,扩散的酸可能引起脱保护反应,通过脱保护反应可以从抗蚀剂膜的曝光区域中的保护聚合物除去保护基,由此有选择地显影曝光区。当形成负抗蚀剂膜时,扩散的酸可能在抗蚀剂膜的曝光区引起聚合物交联反应,由此有选择地显影未曝光的区域。在后曝光烘焙工序过程中,少量酸可能留在抗蚀剂膜的曝光区和未曝光区之间的边界处。在相关技术中使用的和/或市场上可买到的所有抗蚀剂中可能发生该现象,与抗蚀剂的成分或曝光工具的类型无关。
在方框14,可以制备四烷氧基硅烷交联剂和三烷氧基-单烷基硅烷偶联剂的混合水溶液。这里,可以基于混合水溶液的总重量以约0.1wt%至约50wt%的量分别使用四烷氧基硅烷和三烷氧基-单烷基,更具体以约1wt%至约10wt%的量。
在此可以使用的四烷氧基硅烷交联剂由以下化学式1表示:
[化学式1]
Figure A20051010692000141
其中每个R1可以是烷基,更具体,甲基、乙基、丙基和/或丁基。在此可以使用的四烷氧基硅烷交联剂的例子包括原硅酸四甲基酯、原硅酸四乙基酯、原硅酸四丙基酯和/或原硅酸四丁基酯。
在此可以使用的三烷氧基-单烷基硅烷偶联剂可以选自由下列化学式2至5表示的一种或多种化合物:
[化学式2]
[化学式3]
Figure A20051010692000143
[化学式4]
[化学式5]
其中R2、R3、R4和R5的每一个是烷基,如甲基、乙基、丙基和/或丁基。在此可以使用的三烷氧基-单烷基硅烷偶联剂的例子包括氨丙基三烷氧基硅烷、氧代缩水甘油基丙基三烷氧基硅烷、异氰酸丙基三烷氧基硅烷和/或巯丙基三烷氧基硅烷。更具体,三烷氧基-单烷基硅烷偶联剂可以包括氨丙基三甲氧基硅烷、氨丙基三乙氧基硅烷、氧代缩水甘油基丙基三甲氧基硅烷、氧代缩水甘油基丙基三乙氧基硅烷、异氰酸丙基三甲氧基硅烷、异氰酸丙基三乙氧基硅烷、巯丙基三甲氧基硅烷/或巯丙基三乙氧基硅烷。
在方框16,根据方框14制备的混合水溶液可以被搅拌预定时段,以及可以被过滤,以提供硅氧烷低聚物。硅氧烷低聚物可以具有有机-无机混合结构,包括用作低聚物的分子结构中的间隔基的有机部分。
在方框20,可以在方框12形成的抗蚀剂图形上涂敷包括在方框16制备的硅氧烷低聚物的水溶液。例如,可以使用旋涂,涂敷硅氧烷低聚物。
在方框22,可以在约80℃至约160℃的温度范围内加热涂敷的抗蚀剂图形。在加热过程中,抗蚀剂图形的酸可以朝包括硅氧烷低聚物的水溶液扩散,硅氧烷低聚物存在于抗蚀剂图形周围,以及扩散的酸可以在抗蚀剂图形的表面引起硅氧烷低聚物的溶胶-凝胶反应。结果,可以在抗蚀剂图形的表面上形成有机-无机混合硅氧烷网状薄膜。当抗蚀剂图形的加热温度增加时,抗蚀剂图形的酸的扩散距离可以增加,由此增加在抗蚀剂图形上形成的硅氧烷网状膜的厚度。
在方框24,可以通过用去离子水的清洗除去在硅氧烷网状膜周围剩下的未反应硅氧烷低聚物。在方框26,可以使用抗蚀剂图形和抗蚀剂图形上的硅氧烷网状薄膜作为刻蚀掩模刻蚀底层。结果,可以提供超过光刻技术的波长极限的较精细图形。
图2A至2F是说明根据本发明的实施例制造半导体器件的步骤的剖面图。参考图2A,在待刻蚀的半导体衬底100上可以形成底层110,以形成预定图形,如接触孔和/或沟槽的图形。例如,底层110可以是介质膜、导电薄膜和/或半导体薄膜。更具体,底层110可以被刻蚀,以在其中形成图形,如接触孔和/或沟槽的图形。
然后可以在底层110上形成抗蚀剂图形120。抗蚀剂图形120可形成为具有开口,通过开口露出底层110的部分上表面。底层110的露出部分和/或光刻胶图形120中的开口可以具有第一宽度d1。光刻胶图形120可以形成有限定孔图形的多个开口和/或限定线和间隔图形的多个线。当抗蚀剂图形120形成有多个线时,第一宽度d1可以对应于线之间的每个间隔的宽度。
例如,抗蚀剂图形120可以由包括Novolak树脂和基于重氮萘醌(DNQ)的化合物的材料制成,和/或包括化学地放大的抗蚀剂组合物,该组合物包括光酸发生器(PAG)。例如,可以使用用于g-线曝光的抗蚀剂组合物、用于i-线曝光的抗蚀剂组合物、用于KrF准分子激光器(248nm)曝光的抗蚀剂组合物、用于ArF准分子激光器(193nm)曝光的抗蚀剂组合物、用于F2准分子激光器(157nm)曝光的抗蚀剂组合物和/或用于e-电子束曝光的抗蚀剂组合物来形成抗蚀剂图形120。而且,可以使用正型抗蚀剂组合物或负型抗蚀剂组合物来形成抗蚀剂图形120。
参考图2B,如参考图1的方框20所述,可以在抗蚀剂图形120上涂敷包括硅氧烷低聚物的水溶液130(用根据图1的方框14和16论述同样方法合成)。水溶液130可以被旋涂在抗蚀剂图形120上,同时以约50rpm至约3,000rpm的速率范围旋转半导体衬底100约10秒至约90秒。
参考图2C,如参考图1的方框22所述,可以在约80℃至约160℃的温度范围内加热半导体衬底100(水溶液130与抗蚀剂图形120的表面接触),以在抗蚀剂图形120的表面上形成硅氧烷网状薄膜132。因此形成的硅氧烷网状薄膜132可以是不溶于水的。当刻蚀底层110时,抗蚀剂图形120和硅氧烷网状薄膜132可以提供待用作刻蚀掩模的掩模图形,。
参考图2D,可以使用去离子水除去包括在硅氧烷网状薄膜132周围剩下的未反应硅氧烷低聚物的部分水溶液130。因为水溶液130是水溶性的,因此可以通过去离子水漂洗来除去它。结果,通过包括抗蚀剂图形120和硅氧烷网状薄膜132的刻蚀掩模的开口,可以露出底层110至第二宽度d2,小于第一宽度d1。亦即,可以通过在抗蚀剂图形120的表面上形成的硅氧烷网状薄膜132,减小底层110的露出区域。
参考图2E,可以使用抗蚀剂图形120和硅氧烷网状薄膜132作为刻蚀掩模,干法刻蚀底层110,以形成底层图形110a。参考图2F,包括抗蚀剂图形120和硅氧烷网状薄膜132的掩模图形可以被除去。
下面,将描述根据本发明的实施例形成的掩模图形的说明性例子。通过以下例子更具体地描述本发明。提供例子仅仅用于说明,因此本发明不局限于它们或被它们限制。
例子1
在裸硅晶片上形成有机防反射膜(如DUV-30,Nissan ChemicalIndustries有限公司)至36nm的厚度,其上涂敷光刻胶(如,SAIL-G24c,ShinEtsu Chemical有限公司),以形成240nm厚度的抗蚀剂膜。其上形成抗蚀剂膜的晶片经受软烘焙。因此形成的薄膜被分为五个样品组。分别用具有0.75(环形照明:0.85-0.55)的数字孔径规定的ArF(193nm)步进器(ASML 1100)和22mJ/cm2、23mJ/cm2、24mJ/cm2、25mJ/cm2和26mJ/cm2的曝光光能,使样品组经受曝光。然后使样品组经受后曝光烘焙(PEB)。然后用2.38wt%氢氧化四甲铵(TMAH)溶液显影五个样品组,以在晶片上形成具有限定孔图形的开口的抗蚀剂图形,分别具有97.9nm、109.6nm、122.1nm、123.7nm以及126.6nm的CD(临界尺寸)。
14%的氧代缩水甘油基丙基三甲氧基硅烷和4%四甲氧基硅烷的混合水溶液被搅拌两天,以引起水解和凝聚,形成硅氧烷低聚物。由此,在抗蚀剂图形上以500rpm旋涂先前通过用0.5μm过滤器(由美国Whatman制造)过滤制备的10ml含硅氧烷低聚物的水溶液30秒。在90℃下加热涂有含硅氧烷低聚物的水溶液的晶片60秒,然后用去离子水漂洗。结果,可在覆盖晶片的抗蚀剂图形的表面上形成均匀厚度的硅氧烷网状薄膜。对于五个样品组,被硅氧烷网状薄膜露出的抗蚀剂图形的开口的CD分别是95.8nm、99.9nm、101.0nm、116.4nm和122.0nm。亦即,样品组在抗蚀剂图形的表面上具有均匀的硅氧烷网状薄膜,由此减小开口的CD。
例子2
除了在110℃下加热涂有含硅氧烷低聚物的水溶液的晶片60秒之外,用和例子1相同的方法在抗蚀剂图形上形成用于五个样品组的硅氧烷网状薄膜。对于五个样品组,通过硅氧烷网状薄膜露出的抗蚀剂图形的开口CD分别是83.0nm、91.5nm、96.8nm、103.6nm和111.7nm。与例子1的结果相比,该例子中的加热温度的增加,增加在抗蚀剂图形的表面上形成的硅氧烷网状薄膜的厚度,以便用增加的温度进一步减小开口的CD。
根据本发明的实施例,可以在抗蚀剂图形上形成有机-无机混合硅氧烷网状薄膜(其为通过抗蚀剂图形的酸引起的溶胶-凝胶反应产物),以提供具有微尺寸开口的掩模图形,超过光刻术的波长极限。根据本发明的实施例,由于可以在可控制的加热温度下执行用于形成硅氧烷网状薄膜的溶胶-凝胶反应,因此掩模图形的开口CD可以被减小至希望的级别。在减小开口的CD中,可以在抗蚀剂图形的表面发生溶胶-凝胶反应,因此可以仅仅在抗蚀剂图形的表面上有选择地形成硅氧烷网状薄膜。结果,掩模图形的垂直侧壁剖面可以相对地保持不变。此外,可以通过去离子水除去硅氧烷网状薄膜形成之后的残余反应剂,因此可以提供相对简单的和廉价的工艺。而且,因为可以使用硅氧烷网状薄膜作为掩模图形,刻蚀底层,对于干法刻蚀可以提供充分的抵抗性。
尽管参考其优选实施例已经具体展示和描述了本发明,但是本领域的技术人员应当明白,在不脱离附加权利要求所限定的本发明的精神和范围的条件下,可以在形式上和细节上进行各种改变。

Claims (31)

1.一种形成集成电路器件的方法,该方法包括:
在集成电路器件层上形成抗蚀剂图形,其中通过抗蚀剂图形的开口露出部分层;以及
在抗蚀剂图形上形成有机-无机混合硅氧烷网状薄膜。
2.根据权利要求1的方法,还包括:
刻蚀通过抗蚀剂图形和有机-无机混合硅氧烷网状薄膜露出的部分层。
3.根据权利要求1的方法,其中形成有机-无机混合硅氧烷网状薄膜,包括:
在抗蚀剂图形上和通过抗蚀剂图形的开口露出的部分层上形成硅氧烷低聚物;以及
在抗蚀剂图形上的部分硅氧烷低聚物处引起溶胶-凝胶反应。
4.根据权利要求3的方法,其中引起溶胶-凝胶反应包括使用来自抗蚀剂图形的酸引起溶胶-凝胶反应。
5.根据权利要求3的方法,其中引起溶胶-凝胶反应包括使酸从抗蚀剂图形扩散到硅氧烷低聚物。
6.根据权利要求5的方法,其中使酸从抗蚀剂图形扩散包括加热其上有硅氧烷低聚物的抗蚀剂图形。
7.根据权利要求6的方法,其中加热其上有硅氧烷低聚物的抗蚀剂图形包括,加热至约80℃至约160℃的温度范围。
8.根据权利要求3的方法,其中形成硅氧烷低聚物包括,通过四烷氧基硅烷交联剂和三烷氧基-单烷基硅烷偶联剂的水解和凝聚形成硅氧烷低聚物。
9.根据权利要求8的方法,其中四烷氧基硅烷交联剂选自由原硅酸四甲基酯、原硅酸四乙基酯、原硅酸四丙基酯和/或原硅酸四丁基酯构成的组。
10.根据权利要求8的方法,其中三烷氧基-单烷基硅烷偶联剂选自由氨丙基三烷氧基硅烷、氧代缩水甘油基丙基三烷氧基硅烷、异氰酸丙基三烷氧基硅烷和/或巯丙基三烷氧基硅烷构成的组。
11.根据权利要求3的方法,还包括:
在引起溶胶-凝胶反应之后,除去硅氧烷低聚物的未反应部分。
12.根据权利要求11的方法,其中除去硅氧烷低聚物的未反应部分包括,使用去离子水除去硅氧烷低聚物的未反应部分。
13.根据权利要求1的方法,其中抗蚀剂图形包括光刻胶材料。
14.根据权利要求13的方法,其中光刻胶材料包括Novolak树脂和基于重氮萘醌(DNQ)的化合物。
15.根据权利要求13的方法,其中光刻胶材料包括化学地放大的抗蚀剂组合物,该组合物包括光酸发生器(PAG)。
16.根据权利要求1的方法,其中形成抗蚀剂图形包括:
形成光敏抗蚀剂材料的连续层;
使用KrF准分子激光器(248nm)、ArF准分子激光器(193nm)和/或F2准分子激光器(157nm)的至少一种有选择地曝光光敏抗蚀剂材料的连续层;以及
显影光敏抗蚀剂材料的连续层。
17.根据权利要求1的方法,其中该层包括选自由介质材料、导电材料、半导体材料和/或抗蚀剂材料构成的材料层。
18.根据权利要求1的方法,其中在形成有机-无机混合硅氧烷网状薄膜之前通过抗蚀剂图形露出的部分层的宽度大于形成有机-无机混合硅氧烷网状薄膜之后露出的部分层的宽度。
19.根据权利要求1的方法,其中抗蚀剂图形的开口限定孔的图形。
20.根据权利要求1的方法,其中抗蚀剂图形的开口限定线和间隔的图形。
21.一种用于构图集成电路器件层的结构,该结构包括:
集成电路器件层上的抗蚀剂图形,其中通过抗蚀剂图形的开口露出部分层;以及
抗蚀剂图形上的有机-无机混合硅氧烷网状薄膜。
22.根据权利要求21的结构,其中硅氧烷网状薄膜包括,四烷氧基硅烷交联剂和三烷氧基-单烷基硅烷偶联剂之间反应的产物。
23.根据权利要求22的结构,其中四烷氧基硅烷是选自由原硅酸四甲基酯、原硅酸四乙基酯、原硅酸四丙基酯和/或原硅酸四丁基酯构成的组。
24.根据权利要求22的结构,其中三烷氧基-单烷基硅烷偶联剂选自由氨丙基三烷氧基硅烷、氧代缩水甘油基丙基三烷氧基硅烷、异氰酸丙基三烷氧基硅烷和/或巯丙基三烷氧基硅烷构成的组。
25.根据权利要求21的结构,其中抗蚀剂图形包括光刻胶材料。
26.根据权利要求25的结构,其中光刻胶材料包括Novolak树脂和基于重氮萘醌(DNQ)的化合物。
27.根据权利要求25的结构,其中光刻胶材料包括化学地放大的抗蚀剂组合物,该组合物包括光酸发生器(PAG)。
28.根据权利要求21的结构,其中抗蚀剂图形包括对KrF准分子激光器照射(248nm)、ArF准分子激光器照射(193nm)和/或F2准分子激光器照射(157nm)的至少一种敏感的光敏材料。
29.根据权利要求21的结构,其中有机-无机混合硅氧烷网状薄膜在抗蚀剂图形的侧壁上,以便在抗蚀剂图形的侧壁上在部分硅氧烷网状薄膜之间露出部分层。
30.根据权利要求21的结构,其中抗蚀剂图形的开口限定孔的图形。
31.根据权利要求21的结构,其中抗蚀剂图形的开口限定线和间隔的图形。
CN200510106920.2A 2004-09-23 2005-09-23 用于半导体器件制造的掩模图形及其相关方法和结构 Expired - Fee Related CN1752844B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040076349 2004-09-23
KR10-2004-0076349 2004-09-23
KR1020040076349A KR100640587B1 (ko) 2004-09-23 2004-09-23 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN1752844A true CN1752844A (zh) 2006-03-29
CN1752844B CN1752844B (zh) 2010-08-25

Family

ID=36074625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510106920.2A Expired - Fee Related CN1752844B (zh) 2004-09-23 2005-09-23 用于半导体器件制造的掩模图形及其相关方法和结构

Country Status (4)

Country Link
US (2) US7361609B2 (zh)
JP (1) JP4722646B2 (zh)
KR (1) KR100640587B1 (zh)
CN (1) CN1752844B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102239540A (zh) * 2008-12-04 2011-11-09 美光科技公司 制造衬底的方法
US9653315B2 (en) 2008-12-04 2017-05-16 Micron Technology, Inc. Methods of fabricating substrates
US9761457B2 (en) 2006-07-10 2017-09-12 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG135142A1 (en) * 2006-02-22 2007-09-28 Air Prod & Chem Top coat for lithography processes
US20070196773A1 (en) * 2006-02-22 2007-08-23 Weigel Scott J Top coat for lithography processes
JP4772618B2 (ja) * 2006-07-31 2011-09-14 東京応化工業株式会社 パターン形成方法、金属酸化物膜形成用材料およびその使用方法
US7790357B2 (en) * 2006-09-12 2010-09-07 Hynix Semiconductor Inc. Method of forming fine pattern of semiconductor device
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
JP4871783B2 (ja) * 2007-05-09 2012-02-08 東京応化工業株式会社 パターン形成方法
JP4871786B2 (ja) * 2007-05-11 2012-02-08 東京応化工業株式会社 パターン形成方法
JP5003279B2 (ja) * 2007-05-21 2012-08-15 Jsr株式会社 反転パターン形成方法
JP4840255B2 (ja) * 2007-05-29 2011-12-21 Jsr株式会社 パターン形成方法及びそれに用いる樹脂組成物
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
KR101654048B1 (ko) 2009-09-02 2016-09-05 삼성전자주식회사 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US8852848B2 (en) * 2010-07-28 2014-10-07 Z Electronic Materials USA Corp. Composition for coating over a photoresist pattern
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP5822986B2 (ja) * 2014-06-16 2015-11-25 ダウ コーニング コーポレーションDow Corning Corporation レジスト被覆膜形成用材料
JP6239466B2 (ja) * 2014-08-15 2017-11-29 東京エレクトロン株式会社 半導体装置の製造方法
CN104199252B (zh) * 2014-09-10 2017-10-27 中国科学院高能物理研究所 一种实现光刻胶微结构的方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10566194B2 (en) 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
JP7241486B2 (ja) * 2018-08-21 2023-03-17 東京エレクトロン株式会社 マスクの形成方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057396A (en) * 1988-09-22 1991-10-15 Tosoh Corporation Photosensitive material having a silicon-containing polymer
US5200051A (en) * 1988-11-14 1993-04-06 I-Stat Corporation Wholly microfabricated biosensors and process for the manufacture and use thereof
EP0494383B1 (de) * 1990-12-20 1996-08-14 Siemens Aktiengesellschaft Photoresist
JP3057879B2 (ja) * 1992-02-28 2000-07-04 株式会社日立製作所 半導体装置の製造方法
WO1997020004A1 (fr) 1995-11-28 1997-06-05 Dainippon Ink And Chemicals, Inc. Composition de resine solidifiable pour peintures a l'eau
TW329539B (en) 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
EP0919867B1 (de) * 1997-11-28 2003-05-21 Infineon Technologies AG Chemisch verstärkter Resist für die Elektronenstrahllithographie
JP3189773B2 (ja) 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP4198778B2 (ja) * 1998-03-30 2008-12-17 三菱電機株式会社 半導体装置の製造方法
JP3924910B2 (ja) * 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
KR100275736B1 (ko) 1998-07-23 2001-01-15 윤종용 패턴들 사이의 스페이스를 줄일 수 있는 반도체장치의 제조방법
US6379869B1 (en) * 1999-03-31 2002-04-30 Infineon Technologies Ag Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning
KR20010037049A (ko) 1999-10-13 2001-05-07 윤종용 실리레이션을 이용한 리소그라피 방법
JP2002134379A (ja) 2000-10-19 2002-05-10 Sony Corp パターン形成方法
JP2002131886A (ja) * 2000-10-27 2002-05-09 Hitachi Ltd 半導体装置の製造方法
DE10131667B4 (de) * 2001-06-29 2007-05-31 Infineon Technologies Ag Negativ Resistprozess mit simultaner Entwicklung und Silylierung
DE10137100B4 (de) 2001-07-30 2005-07-07 Infineon Technologies Ag Transparenzverbesserung von Resist-Copolymeren für die 157 nm-Fotolithografie durch Einsatz von fluorierten Zimtsäurederivaten
US7097882B2 (en) 2001-08-21 2006-08-29 Samsung Sdi Co., Ltd. Substrate for immobilizing physiological material, and method of fabricating same
JP4016765B2 (ja) * 2001-08-24 2007-12-05 Jsr株式会社 パターン形成方法およびパターン形成用多層膜
KR100843888B1 (ko) 2001-12-14 2008-07-03 주식회사 하이닉스반도체 Relacs 물질을 이용하여 식각 내성이 향상된포토레지스트 패턴을 형성하는 방법
JP3485182B1 (ja) 2002-06-28 2004-01-13 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Si-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
US20040018450A1 (en) * 2002-07-25 2004-01-29 United Microlectronics Corp. Method for transferring patterns
KR100480611B1 (ko) 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
JP2004093832A (ja) 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
US6818384B2 (en) 2002-10-08 2004-11-16 Samsung Electronics Co., Ltd. Methods of fabricating microelectronic features by forming intermixed layers of water-soluble resins and resist materials
JP4225765B2 (ja) 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
CN1526752A (zh) * 2003-03-05 2004-09-08 希普利公司 聚硅氧烷以及含有所述聚硅氧烷的光致抗蚀剂组合物的制备方法
JP2005003840A (ja) * 2003-06-11 2005-01-06 Clariant Internatl Ltd 微細パターン形成材料および微細パターン形成方法
US7314691B2 (en) * 2004-04-08 2008-01-01 Samsung Electronics Co., Ltd. Mask pattern for semiconductor device fabrication, method of forming the same, method for preparing coating composition for fine pattern formation, and method of fabricating semiconductor device
KR100618850B1 (ko) * 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
JP4328963B2 (ja) * 2004-08-27 2009-09-09 信越化学工業株式会社 パターン形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761457B2 (en) 2006-07-10 2017-09-12 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US10096483B2 (en) 2006-07-10 2018-10-09 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US10607844B2 (en) 2006-07-10 2020-03-31 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US11335563B2 (en) 2006-07-10 2022-05-17 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US11935756B2 (en) 2006-07-10 2024-03-19 Lodestar Licensing Group Llc Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
CN102239540A (zh) * 2008-12-04 2011-11-09 美光科技公司 制造衬底的方法
CN102239540B (zh) * 2008-12-04 2014-11-19 美光科技公司 制造衬底的方法
US9653315B2 (en) 2008-12-04 2017-05-16 Micron Technology, Inc. Methods of fabricating substrates

Also Published As

Publication number Publication date
CN1752844B (zh) 2010-08-25
KR100640587B1 (ko) 2006-11-01
JP4722646B2 (ja) 2011-07-13
US7361609B2 (en) 2008-04-22
US20060063384A1 (en) 2006-03-23
JP2006091888A (ja) 2006-04-06
US7855038B2 (en) 2010-12-21
KR20060027523A (ko) 2006-03-28
US20080176152A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
CN1752844B (zh) 用于半导体器件制造的掩模图形及其相关方法和结构
KR102121081B1 (ko) 유도된 자기-조립을 위한 실리콘 하드마스크 층
US8338083B2 (en) Methods of forming electronic devices
US8241837B2 (en) Mask pattern for semiconductor device fabrication, method of forming the same, and method of fabricating finely patterned semiconductor device
US8877430B2 (en) Methods of producing structures using a developer-soluble layer with multilayer technology
CN101335198B (zh) 形成半导体器件的精细图案的方法
US20110117490A1 (en) Methods of forming electronic devices
KR100585138B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
CN1484094A (zh) 可溶于光致抗蚀剂显影液的有机底部抗反射组合物及使用该组合物的光刻和蚀刻方法
US8753797B2 (en) Surface-modified middle layers
CN112368645A (zh) 用于euv光刻的粘附层
US10915027B2 (en) Post development treatment method and material for shrinking critical dimension of photoresist layer
TWI699821B (zh) 半導體裝置之製造方法
JP2008310334A (ja) フォトレジストパターン用保護膜の形成方法及びこれを用いた微細パターンの形成方法
US6605413B1 (en) Chemical treatment to strengthen photoresists to prevent pattern collapse
KR20180053309A (ko) 비닐기 또는 (메트)아크릴옥시기함유 폴리실록산을 포함하는 레지스트패턴 도포용 조성물
US10863630B2 (en) Material composition and methods thereof
KR20190059893A (ko) 용제치환법을 이용한 레지스트패턴 도포용 조성물의 제조방법
CN106168739B (zh) 图案化光致抗蚀剂的去除
KR20040048811A (ko) 화학적으로 증폭된 포토레지스트의 해상도를 향상시키는방법
CN115842033B (zh) 半导体制作方法
KR20180058125A (ko) 임프린트 공정을 이용한 패턴 형성 방법
TW202246894A (zh) 形成圖案的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100825

Termination date: 20140923

EXPY Termination of patent right or utility model