CN1755833A - 用于在低电源电压操作中产生电压参考的浮动栅极模拟电压电平移位电路和方法 - Google Patents

用于在低电源电压操作中产生电压参考的浮动栅极模拟电压电平移位电路和方法 Download PDF

Info

Publication number
CN1755833A
CN1755833A CN200510092242.9A CN200510092242A CN1755833A CN 1755833 A CN1755833 A CN 1755833A CN 200510092242 A CN200510092242 A CN 200510092242A CN 1755833 A CN1755833 A CN 1755833A
Authority
CN
China
Prior art keywords
voltage
floating grid
coupled
grid
level shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510092242.9A
Other languages
English (en)
Other versions
CN100468567C (zh
Inventor
W·H·欧文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Americas LLC
Original Assignee
Xicor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xicor LLC filed Critical Xicor LLC
Publication of CN1755833A publication Critical patent/CN1755833A/zh
Application granted granted Critical
Publication of CN100468567C publication Critical patent/CN100468567C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

公开了一种浮动栅极电压电平移位电路，通过提供一个电路使得在SET操作期间内浮动栅极精确地设定到正电压并且其后移位下降到用于READ操作的低电压，来产生一个在低电源电压Vcc下能够运行的电压参考。浮动栅极电压电平移位电路包括具有两个浮动栅极的差分放大器，第一浮动栅极和第二浮动栅极，其中第二浮动栅极电容性耦合到READ电压或Vshift电压中一个。浮动栅极电压电平移位电路以两种主要模式来操作，即SET操作和READ操作。在SET操作期间内，当浮动栅极精确地设定为正电压时，第二浮动栅极的Clp电容器连接的是Vshift电压，而不是地电压。当设定成所需电压时，差分放大器的输出典型地在第二浮动栅极电压(Vfgl)的上下摆动1V或更多的电压。在READ操作期间内，第二浮动栅极的Clp电容器连接到地电压，因此导致浮动栅极移位下降到低电压，使得电压参考工作在低电源电压上。

Description

用于在低电源电压操作中产生电压参考的浮动栅极 模拟电压电平移位电路和方法
相关申请的相互参考
本申请涉及共同未决美国专利申请，序列号为No.10/338,189，标题是“用于程序设计的差分双浮动栅极电路和方法”(“Differential Dual Floating GateCircuit and Method for Programming”)，它由William H.Owen在2003年1月7日申请并由本申请的受让人所拥有。序列号为No.10/338,189的专利申请在此结合作为参考。
发明的背景
发明的领域
本发明一般涉及电子学，尤其涉及一种用于产生电压参考的可编程浮动栅极电路。
相关技术的描述
可编程模拟浮动栅极电路自从八十年代初期开始使用以来，在应用中仅仅需要适度的绝对电压精确性超时，例如100-200mV的绝对电压精确性超时。传统上这种设备用于在浮动栅极上提供长时间的非易失性的电荷存储。浮动栅极是导电材料的绝缘区，它与衬底电隔离但是电容性耦合到该衬底。典型地，形成MOS(金属氧化物半导体)晶体管栅极的浮动栅极通常用来读取在浮动栅极上的电荷电平，而不会从中引起任何的电荷泄漏。
现有技术中用于将电荷引入到浮动栅极以及从浮动栅极移去电荷的各种装置都是已知的。一旦浮动栅极在特殊的电荷电平上被编程，它基本上永久地保持在这个电平上，这是因为浮动栅极被充当用于对浮动栅极放电的势垒的绝缘材料所包围。电荷典型地利用热电子注入或电子隧道效应耦合到浮动栅极。典型地通过暴露于辐射(紫外光，X-射线)、雪崩注入或Fowler-Nordheim电子隧道效应将电荷从浮动栅极上移去。对从冷导体发射出来的电子的利用在R.H.Fowler和Dr.L.Nordheim在Royal Soc.Proc.第119(1928)卷上发表的标题是“Electron Emission in Intense Electric Fields”的文章上第一次给出了描述。通过一个氧化层在电子隧道效应中对这种现象的使用在M.Lenzlinger和E.H.Snow在Journal of Applied Physics第1期第40卷(1969年1月)上发表的标题是“Fowler-Nordheim Tunneling into Thermally Grown Sio2”的文章上进行了描述，以上文章在此结合作为参考。这样的模拟浮动栅极电路例如被用在数字非易失性存储设备中以及包括电压参考、Vcc检测和启动复位电路的模拟非易失性电路中。
浮动栅极模拟电压(FGA)参考的输出电压Vo能典型地设定成0和8VDC之间的任何电压。例如，FGA参考能够按需要精确地设定成Vo＝100mV。然而，为了使该参考适当地工作在例如1V的非常低的电源电压Vcc上，内部的MOS栅极电压需要小于～1V，以便使MOS晶体管能够在高增益、低电流预阈值区域中操作。使用厚氧化物浮动栅极EEPROM(电可擦可编程只读存储器)构成的这些设备处理限制在芯片上可以产生多大的负电压，通过使用双传导电子隧道效应FGA参考设定运行，就难以在设定操作期间直接将浮动栅极的电压设为负的或接近0V，如序列号为No.10/338,189的专利申请中所描述的。因此，在设定操作之后，浮动栅极的电压电平的移位下降可用来使浮动栅极在设定操作期间被精确地设定到更多的正电压，然后移位下降到一个具有低电源电压Vcc的用于读操作的低电压。
浮动栅极电平移位众所周知地是用于编程和擦除EEPROM存储器单元的技术。直接写入EEPROM存储器单元使用位于位线和浮动栅极之间的耦合电容器以及位于字线和浮动栅极之间的聚2-聚1电容，在对单元编程之后耦合到浮动栅极负极。例如参考美国专利号No.4,752,912。当对直接写入EEPROM单元编程时，位线为大约14V，字线为+20V，聚1撤销选定线为-3V，并且浮动栅极设定为大约+8.5V。编程之后，浮动栅极电容性地耦合下降到位线上14V的大约70％(-9.8V)以及字线上20V的大约10％(-2V)，并且耦合上升到撤销选定线上的差7V的10％(+.7V)，以便使浮动栅极以大约-3.5V的电压电平结束。在读操作期间内，这种通过大电压关断浮动栅极晶体管是为了确保没有电流流过编程EEPROM单元。负编程浮动栅极的大电压余量帮助确保所有的编程单元甚至具有单元到单元的变量以及在许多写周期之后也能关断。
各种的浮动栅极电平移位电路已试图通过在操作期间内将等价的输入晶体管的阈值下移，以便允许数字和模拟电路在低Vcc下操作。在一种解决方案中，浮动栅极电平移位电路有一个具有2个耦合电容器输入的浮动栅极。浮动栅极上的电荷电平利用紫外线曝光最初设定成0V。然后，将正Vbias提供给输入到浮动栅极的第二电容器。该正Vbias将浮动栅极晶体管的电压提升到接近Vt(阈值电压)，这降低了第一耦合电容所需要的用来导通晶体管的DC电压。这样如所示地通过第一耦合电容器有效地“降低”浮动栅极晶体管的Vt，这就允许电路工作在低输入和电源电压上。
在另一个解决方案中，浮动栅极MOS设备称为FGUVMOS设备(浮动栅极紫外线金属氧化物半导体)，浮动栅极通过将电路暴露在紫外光下来设定，其具有提供给所有信号输入的～Vcc/2。一旦以这种方式设置，FGUVMOS设备有低的“有效Vt”并且可以在非常低的电源电压下运行。然而，FGUVMOS设备需要一个很长(许多分钟)的紫外曝光时间来设定每个产品，对于制造精确的电压参考和在低Vcc下运行的比较器是不实用的。
因此，需要提供一种浮动栅极电平移位电路和方法，用以产生一个能在低电源电压下运行的更为精确的电压参考。
发明内容
本发明描述了一种浮动栅极电压电平移位电路，通过提供一个电路使得在SET操作期间内浮动栅极精确地设定到高的正电压并且其后通过使用一个低Vcc移位下降到用于READ操作的低电压，来产生一个能够在低Vcc下运行的电压参考。浮动栅极电压电平移位电路包括具有两个浮动栅极的差分放大器(或差分级)，第一浮动栅极(fgr)和第二浮动栅极(fg1)，其中第二浮动栅极电容性耦合到READ电压或Vshift电压中一个。浮动栅极电压电平移位电路以两种主要状态来操作，即SET操作和READ操作。在SET操作期间内，当浮动栅极精确地设定为正电压时，第二浮动栅极的C1p电容器连接的是正Vshift电压，而不是地电压。当设定成所需电压时，差分放大器的输出典型地在第二浮动栅极电压(Vfg1)的上下摆动1V或更多的电压。在READ操作期间内，第二浮动栅极的C1p电容器连接到地电压，因此fg1上的电压移位下降到低电压。
在一个实施例中，浮动栅极电压电平移位电路产生一个能在低Vcc上运行的电压参考，通过在SET操作期间内将电压移位电容器(C1p)连接到电压Vshift和在READ操作期间内将C1p连接到地电压，由此来引起在第二浮动栅极上的电压Vfg1移位下降。在另外一个可以选择的实施例中，浮动栅极电压电平移位电路产生一个能在低Vcc上运行的电压参考，通过在SET操作期间内将电容器(C1和C1p)连接到电压Vshift电压并且其后在READ操作期间内将电容器连接到地电压，为了引起在第二浮动栅极上的电压移位下降。
概括地描述，浮动栅极电压电平移位电路，包括用于存储电荷的第一浮动栅极；用于存储电荷的第二浮动栅极；一个电压移位电容器，具有耦合到第二浮动栅极的第一端以及第二端；和一个差分放大器，耦合在第一浮动栅极和第二浮动栅极之间，用于在SET操作期间使第一浮动栅极上电荷电平调整作为第二浮动栅极上的电压函数；其中，在SET操作期间，电压移位电容器耦合到第一预定电压；其中，在READ操作期间，电压移位电容器的第二端耦合到第二预定电压。
关于本发明的其他结构和方法将在以下的详细描述中公开。这些内容的意义不是要定义本发明。本发明由权利要求来定义。本发明的这些和其他的实施例，特性，方面和优点将会利用以下的描述，附加的权利要求和相应的附图变得更好理解。
附图的主要说明
图1是示出依据本发明的浮动栅极电压电平移位电路的第一个实施例在SET模式下的简单原理图，该电路包括一个具有两个浮动栅极输入的差分放大器，用于产生一个电压参考。
图2是示出依据本发明的浮动栅极电压电平移位电路的第一个实施例在READ模式下的简单原理图，该电路包括一个具有两个浮动栅极输入的差分放大器，用于产生一个电压参考。
图3是示出依据本发明的浮动栅极电压电平移位电路的第二个实施例的简单原理图，该电路包括一个具有两个浮动栅极的差分放大器，用于产生一个电压参考。
图4A-4B是示出依据本发明执行浮动栅极电压电平移位的处理过程的流程图。
图5是示出依据本发明的一种差分双浮动栅极电路的典型实现方式的原理图。
图6是时序图，描述了与图4中所描述的方法实现方式相关的各种电压波形与时间的关系曲线。
图7是时序图，描述了与图4中所描述的方法实现方式相关的各种电压波形与时间的关系曲线。
图8是时序图，描述了与图4中所描述的方法实现方式相关的各种电压波形与时间的关系曲线。
其中在图中所使用的参考符号或名称用来表示某些元件，方面或其中的特征，其中在多个图中所采用的公共参考符号表示相同的元件，方面或特征。
具体实施方式
现在参考图1，显示了在SET模式中的简单原理图，描述了浮动栅极电压电平移位电路的第一个实施例，该电路包括一个具有两个浮动栅极输入，第一浮动栅极输入fgr 110和第二浮动栅极输入fg1 120的差分放大器，用于产生一个电压参考。起初，浮动栅极电压移位电路100用于在高电压SET模式期间内将浮动栅极精确地设定为模拟电压参考。接着，在设定模拟电压参考之后，在READ模式期间浮动栅极电压移位电路100移位下降该模拟电压参考，其中浮动栅极电压电平移位电路100被配置成具有嵌入电压参考或精密电压参考电路的精密电压比较器电路。差分放大器130包括一组增强模式晶体管，第一晶体管T10 131a，第二晶体管T11 131b，第三晶体管T8 132a和第四晶体管T9 132b。另外，该差分放大器130进一步耦合到Vcc 133、电流源晶体管T17 136和放大器140，其中T17的栅极连接镜像电压Vm 135，并且放大器140用于产生一个Vout信号150。
晶体管T8 132a和T9 132b优选地是NMOS晶体管，并且通过布线相当好地匹配，晶体管T10 131a和T11 131b优选地是PMOS晶体管，并且通过布线相当好地匹配。NMOS晶体管T8 132a和T9 132b的源极在节点20耦合到一起。NMOS晶体管T8 132a的漏极耦合到节点22，且它的栅极是浮动栅极fgr 110。NMOS晶体管T9 132b的漏极耦合到节点21，且它的栅极是浮动栅极fg1 120。PMOS晶体管T10 131a耦合公共漏极、公共栅极到节点22，它的源极耦合到节点23。PMOS晶体管T11 131b的栅极耦合到节点22。它的漏极耦合到节点21，并且它的源极耦合到节点23。电源电压Vcc 133耦合到节点23，并典型地是3到5伏。制造该浮动栅极电压移位电路100的适当的半导体制造过程是CMOSEEPROM(互补的金属氧化物半导体和电可擦除可编程只读存储器)过程。
在电平移位的双浮动栅极参考中，浮动栅极被初始设定成一个比读运行中所期望的低电源电压要高的电压。但是在SET操作期间内，DC偏压(也就是Vshift 123)被提供给耦合到fg1 120的电容器。于是在READ操作期间内通过将耦合电容器接地来降低在浮动栅极fg1 120上的电压Vfg1。在读操作期间内，差分放大器设定在Vfgr～Vfg1，由于Vfg1是较低的，这就引起Vfgr接着以及Vo低于初始设定。在精密模拟电压参考中，非常期望使电平移位耦合电容器接地，而不是连接到另外一个电压，其中该电压可能非常精确和稳定，因此它不会影响Vout 150的精确性和稳定性。不同于现有技术的地方是在程序设计期间Vbias是接地的并且在电路的正常运行期间内提供偏置电压来降低阈值。
在READ操作期间内参考的输出电压Vout 150与在第一浮动栅极输入fgr和第二浮动栅极输入fg1 120上的电荷电平差成正比例。浮动栅极fgr 110连接两个位于浮动栅极输入fgr 110和Kelvin Sense 155之间的电容器Cr 111和Crp112。Cr 111和Crp 112电容器的组合也可被称为控制电容器。浮动栅极fg1 120连接两个电容器C1 121和C1p 122。在这个实施例中，C1p 122电容器也可被称作电压移位电容器。电容器Cr 111和C1 121能够由N+/栅极氧化物/聚电容器组成。电容器Crp 112和C1p 122能够由聚2/聚氧化物/聚1电容器组成。每单位面积上聚1-N+栅极氧化物电容是远远大于每单位面积上聚1-聚2电容的，这是因为聚1-聚2氧化物是远远厚于聚1-N+栅极氧化物的。在一个示意性的厚氧化物隧道效应过程中，栅极氧化物大约是250，而聚1-聚2氧化物大约是1250。在这个过程中，栅极氧化物电容大约是1.4fF/u2，而聚1-聚2电容大约是0.28fF/u2。
如果利用由聚2覆盖着的聚1来布置浮动栅极，以便该栅极氧化物面积等于该聚1-聚2面积，那么C1p 122和Crp 112是全部浮动栅极电容的17％。然而，聚1-聚2电容的一个较高的百分比，例如25％，可通过在场效应区上布置附加的聚1-聚2重叠面积来获得，而不是布置在N+栅极区域上的聚1的顶部。
浮动栅极电压电平移位电路100用于产生一个电压参考，以便能在非常低的Vcc电压133下运行，例如1V或更小。在编程操作期间内，fg1 120能够被精确设定在2V到5V的电压范围内。在编程操作期间内，Vcc 133典型地是在6到8V的范围内而fg1 120被设定在2V到5V的范围内，这就允许差分放大器的输出在Vfg1的上下摆动1V或者更大，并同时设定在期望的最终电压。如果Vfg1太低了，放大器可以“降到最低点”并且不能够被设定到期望电压。这就是为什么期望使SET0＝Vfg1＞2V，以便允许该差分放大器有低于Vfg1的足够的电压余量用来在编程操作期间内适当地进行设定。在一个实施例中，在读操作期间内，Vfg1电压典型地小于1V以使Vcc 133在低压下运行。
用于该差分放大器的最小电源电压Vccmin是Vds+Vds+Vtp，其中Vds是N沟道浮动栅极晶体管132A和132b以及电流镜像晶体管T17的漏极饱和电压，而Vtp是P沟道负载晶体管131a和131b的阈值电压。使用典型的值Vt～0.5V和Vds～0.2V，Vccmin是0.9V。然而，如果Vfg1～Vds+Vtn，仅仅能获得这个最小的操作电压。使用Vt～0.5V和Vds～0.2V，这就意味着Vfg1需要被设定成～0.7V用于在Vccmin＝0.9V操作。例如，如果Vfg1较高，例如2V，在节点21的电压是2V-Vtn＝1.5V并且最小电源电压是1.5V+Vds+Vtp＝2.2V。在READ期间内，能够通过使用具有25％耦合率的C1p的电平移位电路来获得Vfg1＝0.7V，这是通过以Vshift＝Vcc＝8V设定Vfg1＝2.7V来实现的。在SET操作期间内，C1p电容器122连接Vshift 123而不是地124。在SET操作期间内Vsgift 123保持在8V。在SET操作之后，在READ操作期间内C1p电容器122连接地124，使耦合Vfg1的容性下降。在这个实施例中，Vfg1耦合降低25％×8V＝-2V以便在READ期间内使Vfg1＝0.7V，这使得差分放大器130在READ期间内在1V或更小的电压下操作。
这就使得在SET操作期间内将浮动栅极精确设在较高电压，然后移位下降到较低电压以便使放大器在READ操作期间内在低Vcc下操作。
下面在表1中示出了用于SET和READ模式的参数的一些示意性的值：
表1
  参数   SET模式   READ模式
  Vcc   8V   1V
  Vfg1   2.7V   0.7V
  Vshift   8V   0V
浮动栅极电压电平移位电路100还包括一个形成于浮动栅极fgr 110和在节点16处的编程电极Epr 116之间的编程隧道设备Tpr 114；一个形成于浮动栅极fgr 110和在节点17处的擦除电极Eer 115之间的擦除隧道设备Ter 113；和一个耦合在浮动栅极fgr和节点18之间的控制电容器Cfgr。该控制电容器Cfgr与图1-3所示的Cr 111和Crp 112电容器的组合相对应。该控制电容器Cfgr耦合到第一浮动栅极110，用于控制作为输入设定电压160的函数的第一浮动栅极上的电荷电平，其中在SET模式期间内该设定电压通过控制电容器Cfgr耦合到第一浮动栅极。
浮动栅极电压电平移位电路100还包括一个形成于浮动栅极fg1 120和在节点16处的编程电极Ep1 127之间的可编程隧道设备Tp1 126，和一个形成于浮动栅极fg1 120和在节点28处的擦除电极Ee1 128之间的擦除隧道设备Te1 125。优选地，在SET模式期间内编程电极Epr 116和Ep1 127接收负电压，并且在SET模式期间内擦除电极Eer 115和Ee1 128接收正电压。另外，隧道设备Tpr114，Tp1 126，Ter 113和Te1 125优选地是相当好地匹配的Fowler-Nordheim隧道设备，以作为它们的芯片布线的结果。
隧道设备Tp1 126和Te1 125在双传导下运行，通过允许电子穿过和关断浮动栅极fg1 120来改变浮动栅极fgl 120上的电荷电平，以便将节点28和16之间的电压除一半。当隧道电流流过隧道设备Te1 125和Tpl 126时，发生双传导，这发生在电压差分(Vx-Vp1)是至少两个隧道电压的时候。隧道设备Ter 113和Tpr 114在双传导下运行，通过允许电子穿过和关断浮动栅极fgr 110来改变浮动栅极fgr 110上的电荷电平，以便将节点17和16之间的电压除一半。当隧道电流流过隧道设备Ter 113和Tpr 114时，发生双传导，这发生在电压差分(Vefb-Vp1)是至少两个隧道电压的时候。编程电极Epr 116和Ep1 127都连接节点16，该节点连接电流源165。
为了设定fg1 120上的电压，电压Vx 180耦合在节点27并连接浮动栅极电压电平移位电路100中的晶体管T15 175的栅极，以便将Vfg1设定成Vx-1Vt-1TV，其中1Vt是晶体管T15 175的阈值电压并且1TV是擦除隧道设备Te1 125的隧道电压。
在SET模式期间内，电平移位190、晶体管T13 170和隧道设备Ter 113提供反馈路径。当Vout 150变高时，负反馈路径使得Vfgr变高。随着Vfgr的上升，晶体管132a(T8)中的电流上升直到与晶体管132b(T9)中的电流相匹配。在这点上差分电路130设定在这点上，其中在这一点上晶体管T8 132a，T9 132b，T10 131a和T11 131b的电流相匹配并且Vfgr＝Vfg1。
图2示出了一个在READ模式中描述浮动栅极电压电平移位电路100的第一实施例的简单方框图，其中该电路包括具有两个浮动栅极输入的差分放大器130，第一浮动栅极输入fgr 110和第二浮动栅极输入fg1 120。在READ操作期间内电容器C1p 122连接到接地端124，其处理过程在下面将参考图4A-B进行描述。
在图3中，显示了一个描述浮动栅极电压电平移位电路200的第二个实施例的方框图，该电路包括利用具有两个浮动栅极输入fgr 110和fg1 120的差分放大器130来实现的电压参考电路。在这个实施例中，在SET操作期间内电容器C1 210和C1p 211都连接Vshift 212。在这个实施例中，C1 210和C1p 211电容器的并联组合也可被称为一个电压移位电容器。接着电容器C1 210和C1p211连接接地端213或低电压电势以便在READ操作期间内移位下降Vfg1电压。在这种情况下，从Vshift 212到fg1 120的耦合接近100％因此这种移位下降可能几乎等于Vshift 212。例如，如果在SET操作期间内Vshift＝2V并且Vfg1设定成2.7V，那么在读期间内Vfg1可能约为2.7V-2V＝0.7V。使用具有17％到25％的比率的C1p的优势是Vshift 212电压电源为了达到与100％Vshift相同的电平移位精确性，其精度可以是低于4到5倍。除此之外，在SET操作期间内将Vshift 212与Vcc 133直接相连是很方便的，这样不需要额外的输入引脚或片装电压参考电路来实现一个精确且可重放的电平移位。
现在转向图4A，这里示出一个流程图400，描述了设定和读取浮动栅极的处理步骤，用于从一个浮动栅极电压移位电平电路，例如浮动栅极电压电平移位电路100，200或300中产生低电压参考。图5显示了浮动栅极电路100，200或300和处理过程400的一种硬件实现方式，接下来图6-8描述了时序图。虽然处理过程400参考浮动栅极电压电平移位电路100或浮动栅极电路500进行了描述，但是它也可用于浮动栅极电压电平移位电路100，200，300或500中的任何一个。处理过程400执行两个主要操作，SET操作310和READ操作350。在SET操作310期间内，电容器C1p 122连接到Vshift 123而不是接地端124。在SET操作310期间内Vshift 123保持在正电压上。在SET操作310之后，电容器C1p 122连接接地端124，使耦合的Vfg1电容性下降。在这个例子中，deltaVfg1＝25％*Vshift。例如，如果在SET操作期间内Vshift＝8V并且Vfg1＝2.7V，然后在READ操作期间内Vfg1＝2.7V-(0.25*8V)＝2V。这就可使在SET操作310期间内将浮动栅极精确地设定为高电压并且接着移位下降到低电压，以便使放大器能在低Vcc电压上运行。
在步骤315中，处理过程400在SET模式之初通过将Vcc设定为等于Vccset，在一个实例中例如是8V来启动浮动栅极电路500，在图6-8中被描述为时间t0。在某个点上的浮动栅极电路500之后接收输入设定电压，例如VsetΦ，并且来自浮动栅极电路500中的Vx信号在节点27接收并被输入晶体管T15的栅极。另外Vcc设定为+8V，HV+斜坡上升到一个大约为+22V的较高正电压，该电压导通电流源12和12r。最终，电荷泵Ipr导通使得这些电流源开始产生它们相应的电流。其后，依据该处理过程剩余的步骤330-347的优选实施方式，如图6-8所描述的，浮动栅极电路500能够在约30mSec中将Vfgr设定为约Vfg1的0.5mV。
在步骤320中，处理过程400将C1p电容器122与Vcc 133相连并且将Vshift123设定为Vcc 133。在步骤330中，处理过程400设定Set0＝2.7V，以及Vset＝2.5V。在步骤335中，浮动栅极电压电平移位电路100引起浮动栅极电路500中的隧道设备Ter 113，Tpr 114，Te1 124和Tp1 125或相应的部分在电压差分控制下以双传导模式运行，其中该电压差分在相应的浮动栅极擦除和编程电极之间用于改变浮动栅极fgr 110和fg1120上的电荷电平。当隧道电流流过Ter 113和Tpr 114或Te1 124和Tp1 125时，发生双传导。当电压差分(Vefb-Vp1)至少是两个隧道电压或大约22V时，隧道电流流过Ter 113和Tpr 114，并且当电压差分(Vx-Vp1)至少是两个隧道电压时，隧道电流流过Te1 124和Tp1 125。
在步骤340中，浮动栅极电路100中的处理过程400将Vfgr 110与Vfg1 120进行比较并且产生输出电压Vout 150，该输出电压是Vfgr 110和Vfg1 120之间的差的函数。处理过程400判断浮动栅极电压电平移位电路100是否设定到稳定状态条件下，即Vfgr 110大约等于Vfg1 120。如果判断结果是浮动栅极电压电平移位电路100没有达到稳定状态，浮动栅极电路100就使Vefb和Vp1之间电压差分的改变为Vout 150的函数，并且浮动栅极电路100重复步骤330至步骤345直到浮动栅极电路100设定到稳定状态条件下，即Vfgr 110大约等于Vfg1120。当浮动栅极电压电平移位电路100在步骤347中达到稳定状态时，浮动栅极电压电平移位电路100就被关断。作为处理过程400的结果，浮动栅极fgr 110和fgl 120的每一个都设置在超时上实质地保持相等的电荷电平上。
如图4B所描述的在READ操作350中，在步骤355中，处理过程400在浮动栅极电压电平移位电路中启动一个读电路，并且设定Vcc＝Vccread。在步骤360中，处理过程400将C1p 122与接地端124相连，其中Vfg1电压120和Vout电压150被移位下降25％×Vccset。在步骤365中对Vout电压150进行测量，由于在这个例子中是2V移位，因此这个电压应该是非常接近0.500V的数字。在步骤370中，处理过程400通过Vout(预期)减去Vout(测量)来计算Vdelta的值，其数学表达是Vdelta＝Vout(desired)-Vout(measured)。在步骤375中，处理过程将在步骤370中计算的Vdelta加上Vset的值。如果在步骤380中没有获得期望的Vout值，处理过程400就以新Vset电压回到SET操作310的步骤315，并且重复步骤315到380直到获得所预期的Vout精确性。
参数Vdelta是Vout精确性的测量，其依靠特殊应用中所允许的Vo精确性容限来选择。例如，所期望的Vout可以选择在0.5000V，其具有用于Vdelta的+/-0.0001V容限电平。
优选地，浮动栅极电路500用以下的方式引起双传导。电流源I2r导通并且分别开始拉升Vefb(节点25)。例如，Vefb在小于0.5mSec中斜坡上升到大约18V。负电流源Ipr导通并且将Vp1(节点16)拉至负的。分别地，在这个例子中，电荷泵Ipr在大约2mSec中逐渐的使Vp1斜坡下降到大概-11V。电流源Ipr控制流过浮动栅极电路500中的隧道效应设备Ter，Tpr，Te1和Tp1的隧道电流。
浮动栅极电路500接收一个Vx信号(节点27)，其中该信号是由另一个跟踪电路500的电路产生的高电压DC信号，以便将fg1设定成一个预定的电压。用于产生Vx信号的这种电路的一个适当实例在共同受让的申请序列号10/338,189中进行了描述。信号Vx导通晶体管T15，拉升Ve1(节点28)到低于Vx的1个Vt。当Vp1斜坡下降到Vp1和Ve1之间的差是2隧道电压的这一点时，隧道电流流过隧道效应设备Te1和Tp1。一旦隧道电流流过Te1和Tp1，在浮动栅极fg1(节点14)上的电压等于Vx-Vt-1TV，其中1Vt是晶体管T15的阈值电压并且1TV是穿越隧道设备Te1的隧道电压。在浮动栅极fg1上的电压由Vx直接控制。
浮动栅极电路500产生一个由来自电路430的反馈所控制的Vefb信号。Vefb(节点25)导通晶体管T13，拉升Ver(节点17)到低于Vefb的1Vt。当Vp1(节点16)斜坡下降到Vp1和Ver之间的差是2个隧道电压的这一点时，隧道电流流过隧道效应设备Ter和Tpr，并且fgr(节点15)上的电压由Vefb直接控制。I2r继续拉升Vefb直到Vefb达到Vout+1TV+1Vt，其中1TV是穿越隧道设备TF1的隧道电压并且1Vt是晶体管T14的阈值电压。当至少一个隧道电压穿越TF1时，隧道电流就流过TF1，并且TF1和晶体管T14起到电平移位设备的作用，以便Vefb由Vout(节点19)直接控制。
图6-8的电压波形描述了在步骤330到347期间内电路500是如何运行的。隧道设备Te1和Tpl的双传导发生在大约0.5mSec之后，最好如图6所示。这个时间之前，Vfg1是0V。然而，一旦隧道电流流过隧道设备Te1和Tp1，Vfg1由Vx所控制。另一方面，隧道设备Ter和Tpr的双传导发生在大约1.5mSec的些许延迟之后，如在图6-8中的t1所示。在时间t1之前Vout＝ΦV，Vefb由I2r拉升并且斜坡上升到大约18V，Vfgr不由Vebf控制。一旦隧道电流在时间t1上流过隧道设备Ter，Tpr和TF1：反馈电路430检测到Vfgr不等于Vfg1；Vout是Vfgr和Vfg1之差的函数；Vefb跟随Vout；Vfgr跟随Vefb。如图7和8中时间t1到时间t2所示的下一个大约2.0mSec的时间，Vfgr随着Vefb的上升和下降而振荡以作为负反馈环路的函数。其后，负反馈环路分别引起差分和增益级432和434来设定稳定状态条件，其中电路430除了在来自于电荷泵Ipr的大约30mV的噪声耦合到该电路430的情况之外都停止振荡，如图7和8所示，并开始于时间t2。
在时间t1之初，增益级434中的电流源Igr产生一个远远大于由电流源I2r所产生的电流。因此，增益级434能够通过下沉所有来自电流源I2r的电流来控制Vout，其中这些电流经由T14和TF1流到Vout。另外，增益级434中的补偿电容器C3足够大以便确保反馈回路稳定并且在小于大约1mSec的时间内进行设定。由穿越晶体管T14的Vt所引起的Vefb中的电平移位大约与T13中的压降相匹配。由穿越隧道设备TF1的隧道电压所引起的Vefb中的电平移位大约与穿越隧道设备Ter的电压相匹配，以便当设定差分和增益级时，Vfgr和Vfg1大致相同。在图8中可以看见，Vfgr，Vfg1和Vout在时间t2之初设定，但是除了来自电流源Ipr的大约30mV的噪声耦合浮动栅极fgr和fgl的情况之外。
再次参考图5，一旦浮动栅极电路500在步骤340中设定以便使Vfgr大约等于Vfg1，那么浮动栅极电路500在步骤347中关断。关断浮动栅极电路500使擦除和编程电极上的电压斜坡下降到地电位，如图7和8中时间t3之初所示。步骤347可在时间t3通过简单的同时切断在浮动栅极电路500中的电流和电压源来执行。然而，一旦Vefb和Vp1斜坡回到φV，可能对Vfgr有较大的冲击。正如以上所解释的，当产生Vp1的负电荷泵是ON时，来自电荷泵Tpr上的噪声限制了将Vfgr设定为等于Vfg1的精确性。这就意味着在Vefb和Vp1斜坡下降到地电位之初，Vfgr可能不等于Vfg1。当斜坡下降开始时，如果Vfgr不等于Vfg1，那么在Vp1和Verb 达到φV之后，Vfgr将不会等于Vfg1。此外，在斜坡下降期间内，连续的流过隧道设备Te1和Tp1以及Ter和Tpr的电流典型地不是相同的。这会进一步影响在浮动栅极fgr和fg1上的最终电荷电平。
为了克服这个限制并从而在Verb和Vp1斜坡下降到地的期间内保持浮动栅极fgr和fg1上的相同电荷电平，在这个时间期间内，在擦除和程序隧道设备中的电流必须是相同的。为了使在这些隧道设备中的电流保持相同，穿越每个隧道设备的电压必须是相同的，这意味着Vefb和Vx斜坡下降到φV的比率必须与Vp1斜坡上升到φV的比率相同。隧道设备的特性也必须匹配的相当好。
在步骤347中浮动栅极电路500用以下的优选方式关断。一旦浮动栅极电路500中的反馈电路430已稳定了一个时间，并且显然设定Vfgr和Vfg1的精确性主要由电荷泵噪声进一步的限制，如t2之初所示，Tpr在t3被切断以便消除电荷泵噪声。然而，将HV+以及电流源I2r开启着以便电路500中的反馈电路一直有源并且继续控制Vx，并且电路500中的反馈回路一直有源并且继续控制Vefb。在当负电荷泵关断的这一点上，随着电容器Cpr放电，隧道电流连续流过隧道设备Ter，Te1，Tpr和Tp1，它将Vp1拉升回到φV。这个隧道电流和电容由于Cpr来决定在Vp1上的斜坡率。
在浮动栅极电路500中的反馈驱动Vefb以便Vfgr进入第一级轨道，Vfg1。随着浮动栅极电路500斜坡上升到Vp1，浮动栅极fgr上的电压电容性地向上耦合。反馈电路430检测Vfg1的向上移动并且Vefb通过反馈回路斜坡下降到φV。当Vefb斜坡下降并且Vp1斜坡上升到φV时，隧道设备Ter和Tpr中的隧道电流由于Fowler-Nordheim隧道设备的陡坡特性快速地减少。因为反馈响应时间直接依赖于擦除隧道设备中的电流，因此当Vefb斜坡下降到地电位时，反馈电路响应慢下来。随着隧道电流的减少，斜坡率和反馈响应次数都降下来并且Vfgr逐渐地接近Vfg1。
例如，图8显示了Vfgr汇集到大约Vfg1的0.5mV的30mSec的设定模式时间，并且通过允许大于30mV的斜坡下降时间甚至可关于Vfg 1降Vfgr设定地更精确。在允许Vfgr汇集到Vfg1上一段通过所期望的精确性的电平来确定的时间之后，HV+电压电源以及I2r电流源，能够在例如时间t4上被关断，不会影响浮动栅极fgr和fgl上的电荷。另外，Vcc可以被关断。
反馈电路的响应应该充分缓慢以确保Vfgr总是稍高于Vfg1，因此反馈电路430继续使Vefb斜坡下降。如果Vfgr低于Vfg1并且反馈切换Vefb的方向是斜坡的，那么该反馈系统将缓慢的启动振荡并且Vfgr将从Vfg1发散而不是汇集到Vfg1。在Vefb和Vp1向接地端斜坡下降了少数伏之后，Vfgr非常接近Vfg1，Vefb和Vp1通过关断HV+可尽快地斜坡下降到φV，如图10中时间t4所示，这是因为在隧道设备Ter和Tpr中的电流是很低的，所以它不再影响在浮动栅极fgr上的电荷。电容器Cpr必须小心地设定以便确保当Vp1向地电位上升时，通过差分级432，增益级434，TF1电平移位和Ter设备到浮动栅极fgr的反馈路径能够斜坡下降Vefb并且使得Vfgr越来越接近Vfg1。如果电容器Cpr太小了，Vp1上升的非常快，通过反馈路径的延迟会引起Vefb斜坡下降得非常慢，并且Vfgr将会上升到Vfg1之上而不是汇集到Vfg1。如果Cpr太大了，反馈路径的响应太快并且Vefb斜坡下降的太多，以至于Vfgr可能产生引起电路缓慢地振荡的负尖峰。如果允许反馈电路430振荡，Vfgr将趋向发散而不是朝Vfg1汇集。因此，将Cpr设计为反馈响应时间比Cpr的放电率稍微慢些。优选地Cpr应该设定成大约2.4pf。
在设定模式的末端，在时间t4，浮动栅极fgr和fg1将连续无限期地存储在设定模式期间内对其编程的电荷电平，可能遭受电荷耗损，例如，由于非陷波电子或介电松弛超时，不需要将任何外部的电源提供给浮动栅极电路500。另外，虽然在这个实施例中描述的Vfgr被设定成大约等于Vfg1，但在本发明的另外一个实施例中本领域的普通技术人员可以理解，能够将浮动栅极电路500配置成使Vfgr设定成作为Vfg1的某些其他函数的电压。
正如以上所描述的，一旦在SET模式期间内设定浮动栅极fgr，浮动栅极电路500就可以在读模式期间内被配置成为电压参考电路或具有嵌入式电压参考的比较器电路。同样，一旦在SET模式期间内设定浮动栅极fg1和fgr，浮动栅极电路500就可以在读模式期间内被配置成为电压参考电路或具有嵌入式电压参考的比较器电路。当浮动栅极电路500被配置成为电压参考时，在节点19它提供一个精确的电压参考。这是因为在浮动栅极电路500中当高电压斜坡下降时，任何通过隧道设备到相应的浮动栅极fgr和fg1的偏移是公共模式并且不能改变在两个浮动栅极之间的电压差，因此不能改变在节点19处的电压参考。
在图6-8中，显示了Vout，Vp1，Vefb(电路500)，Vfgr和Vfg1的电压波形，方法340的特殊实现方式在以下相关的这些附图中讨论。图6-8所示的四个波形的每个都是相同的，仅仅这些波形的某些电压轴为了描述特殊的细节而被改变了。优选地，Vfg1设定成2.7V，以便在设定模式的结论上Vfg1＝Vfgr＝2.7V。然而，Vfg1可以设定成任何电压以在设定模式期间内设定Vfgr。在以下的实例中，在设定模式期间内Vfg1设定成2.7V。在图6-8所描述的电路的实现方式中：Vin＝2.50V，Vcc＝+8V，HV+大约是22V，I2r大约是6nA，Ipr大约是12nA，Itr大约是5nA；并且Igr大约是20nA。
电压移位电容器Cfg1耦合在浮动栅极fgl和节点32之间。电压移位电容器Cfg1与用作浮动栅极电压电平移位电路第一实施例的图1-2所示的C1p电容器122相一致，并且与用作浮动栅极电压电平移位电路第二实施例的图3所示的C1电容器210和C1p电容器211的组合相一致。在设定模式期间内电压移位电容器Cfg1的底板耦合到预定电压。晶体管T15使得它的漏极在节点26耦合到高电压电源HV+，它的源极耦合到节点28，并且它的栅极耦合到节点27的Vx。
在设定模式期间内通过将电极Epr取负和电极Eer取正来设定浮动栅极fgr上的电压，以便在节点17的电压减去节点16的电压是两个隧道电压或大约是22V。在22V上的双传导电流典型地为大约1到2毫微安培。一种可选方式是创建一个穿越电极Epr和电极Eer的足够的电压差分，以用来产生从节点16到节点17大约5nA的电流。在这两种情况的任一种中，隧道设备都是导电的，也就是，隧道设备是处于“双传导”。通过以双传导运行，浮动栅极fgr上的电压能够在一段所需的时间内稳定在DC电压电平上，以便使电路500以受控方式结束设定模式处理，以使浮动栅极fgr上的电压设定到一个非常精确的电平。以双传导运行是精确地设置浮动栅极fgr上的电压的关键，其中该双传导具有经过至少一个隧道设备所进行的反馈。
在双传导中，隧道设备Ter和Tpr与布线相当好地匹配，通过允许电子穿过和关断浮动栅极fgr来改变浮动栅极fgr上的电荷电平，以便将节点17和16之间的电压除一半。因此，浮动栅极电压，也就是节点15的电压，是Vfgr＝Vnode16+(Vnode17-Vnode16)/2，是在节点17的电压和节点16的电压之间的一半。在这些条件下，双传导电流典型地对节点15充电或放电，典型地在少于1mSec中，具有小于1.0pF电容。当这个产生时，浮动栅极电压直接地“追踪”节点17和16上的电压并且在几个mSec中设定在是这两个电压之间的一半的一个DC电压上。因此，依靠位于电极Eer和Epr的电压值，Vfgr可被设定成正或负电压或0V。例如，如果擦除和程序隧道设备Ter和Tpr的隧道电压大约是11V，并且电极Eer的电压设定成大约+16V以及电极Epr的电压设定成大约-6V，那么Vfgr设定为大约+5V，即两个电压之间的中点。如果Eer的电压设定为大约+11V并且Epr的电压设定为大约-11V，那么Vfgr将是大约φV。
如之前所描述的，在设定模式期间内电路40对浮动栅极fgr和fgl编程。相应地，隧道设备Tp1和Te1同样地在双传导中运行，通过允许电子穿过和关断浮动栅极fg1来改变在浮动栅极fg1上的电荷电平，以便将节点28和16之间的电压除一半。
分支电路430将在浮动栅极fgr上的电压Vfgr与在浮动栅极fg1上的电压Vfg1进行比较，在节点19产生一个输出电压Vout，这是在浮动栅极fgr和fg1上的电压之间的差的函数。电路430优选地包括差分放大器(或差分级)432，该差分放大器优选地配置成使得非反相输入耦合到浮动栅极fg1和反相输入耦合到浮动栅极fgr。分支电路430进一步包括具有耦合到节点20的一个输入的增益级434和在节点19的输出端436。差分级432比较在其输入端接收到的电压并且典型地通过50到100的放大因素来放大它们的差。然后该增益级434进一步通过另外一个50到100的因数放大它们的差。另外，在设定模式的结论上，电路430理论上设定到一个稳定状态条件，以便使Vfgr＝Vfg1。
本领域的技术人员从上述的描述中可以理解，本发明的实施例的主要技术可以用各种形式来实现。因此，虽然已经结合特殊的实例描述了本发明的实施例，但本发明实施例的真正范围不应该局限于此，其他的改变，不管是说明书明确给出的，还是说明书暗示的，有经验的专业人员在对附图、说明书和随后的权利要求进行研究的基础上都会理解。

Claims (17)

1.一种浮动栅极电压电平移位电路，包括：
用于存储电荷的第一浮动栅极；
用于存储电荷的第二浮动栅极；
电压移位电容器，具有耦合到第二浮动栅极的第一端以及第二端；和
差分放大器，耦合在第一浮动栅极和第二浮动栅极之间，用于在SET操作期间使第一浮动栅极上的电荷电平调整作为第二浮动栅极上的电压的函数；
其中，在SET操作期间，电压移位电容器的第二端耦合到第一预定电压；
其中，在READ操作期间，电压移位电容器的第二端耦合到第二预定电压。
2.如权利要求1所述的浮动栅极电压电平移位电路，其中第二预定电压包括地电压。
3.如权利要求1所述的浮动栅极电压电平移位电路，其中第二预定电压包括参考电压。
4.如权利要求1所述的浮动栅极电压电平移位电路，进一步包括耦合到第一浮动栅极的第一和第二隧道器件，在耦合到所述第一隧道器件的第一隧道电极和耦合到所述第二隧道器件的第二隧道电极之间的电压差控制下，以双传导模式来运行，在所述SET模式期间内用来调整在所述第一浮动栅极上的电荷电平。
5.一种浮动栅极电压电平移位电路，包括：
用于存储电荷的第一浮动栅极；
耦合到第一浮动栅极的控制电容器，用于控制在第一浮动栅极上的电荷电平以作为一个输入设定电压的函数，该输入设定电压在SET操作期间内通过控制电容器耦合到第一浮动栅极；
用于存储电荷的第二浮动栅极；以及
电压移位电容器(Clp)，具有耦合到第二浮动栅极的第一端和在SET操作期间内耦合到第一预定电压(Vfirst)，在READ操作期间内耦合到第二预定电压(Vsecond)的第二端。
6.如权利要求5所述的浮动栅极电压电平移位电路，进一步包括一个反馈电路，耦合在第一浮动栅极和第二浮动栅极之间，用于在SET操作期间内使第一浮动栅极上电荷电平得到调整直至第一浮动栅极上电压是第二浮动栅极上电压的预定函数。
7.如权利要求5所述的浮动栅极电压电平移位电路，其中，在READ模式期间内，电压移位电容器耦合到第二电压电位以便在第二浮动栅极上电压是电容性下移到一个低电压。
8.如权利要求5所述的浮动栅极电压电平移位电路，其中第二预定电压包括地电压。
9.如权利要求5所述的浮动栅极电压电平移位电路，其中第二预定电压包括参考电压。
10.如权利要求5所述的浮动栅极电压电平移位电路，进一步包括耦合到第一浮动栅极的第一和第二隧道器件，在耦合到所述第一隧道器件的第一隧道电极和耦合到所述第二隧道器件的第二隧道电极之间的电压差控制下，以双传导模式来运行，在所述SET模式期间内用来调整在所述第一浮动栅极上的电荷电平。
11.如权利要求5所述的浮动栅极电压电平移位电路，进一步包括第三电容器(C1)，连接在第一浮动栅极和地电位之间以便第一浮动栅极上的电压移位与(Vfrist-Vsecond)*{C1p/(C1+C1p)}成比例。
12.如权利要求6所述的浮动栅极电压电平电路，其中反馈电路包括：
一个差分级，包括第一，第二，第三和第四晶体管，所述的每个晶体管具有栅极以及第一和第二端，其中所述第一浮动栅极是所述第一晶体管的栅极，所述第二浮动栅极是所述第二晶体管的栅极，所述第一和第二晶体管的第一端耦合到一起，所述第一和第三晶体管的第二端耦合到一起并且进一步耦合到所述第三和第四晶体管的栅极，所述第二和第四晶体管的第二端耦合到一起，并且所述第三和第四晶体管的第一端耦合到一起并连接一个电流源；和
一个增益级，包括第五晶体管，具有栅极以及第一和第二端，一个增益级电流源，和一个补偿电容器，其中所述第五晶体管的栅极耦合到所述第二和第四晶体管的第二端，所述第五晶体管的第一端耦合到所述第三和第四晶体管的第一端，所述补偿电容器耦合在所述第五晶体管的栅极和第二端之间，并且所述第五晶体管的第二端耦合到所述增益级电流源和所述第二电路。
13.一种操作具有耦合到差分放大器的第一浮动栅极和第二浮动栅极的浮动栅极电压电平移位电路的方法，包括：
在SET操作期间内，将第一预定电压耦合到第二浮动栅极；
在SET操作期间内，使第一浮动栅极上的电压电平调整作为第二浮动栅极上电压的函数；以及
在READ操作期间内，将第二预定电压耦合到第二浮动栅极以便使第二浮动栅极上的电压电平得到调整。
14.如权利要求13所述的方法，其中第二预定电压包括地电压。
15.如权利要求13所述的方法，进一步包括在耦合到所述第一隧道器件的第一隧道电极和耦合到所述第二隧道器件的第二隧道电极之间的电压差控制下，使耦合到所述第一浮动栅极的第一和第二隧道器件以双传导模式来运行，用来在所述SET模式期间内调整在所述第一浮动栅极上的电荷电平。
16.如权利要求13所述的方法，进一步包括将Vset电压耦合到控制电容器，其中控制电容器耦合到所述第一浮动栅极。
17.如权利要求16所述的方法，还包括测量一个Vdelta电压，该电压施加到用于一个或多个重复SET操作的Vset电压上，以获得输出电压(Vout)期望的设定精确性，其中Vdelta的值等于Vout(测量的)减去Vout(期望的)。
CNB2005100922429A 2004-07-01 2005-07-01 用于在低电源电压操作中产生参考电压的浮动栅极模拟电压电平移位电路和方法 Expired - Fee Related CN100468567C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/884,234 US7113017B2 (en) 2004-07-01 2004-07-01 Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage
US10/884,234 2004-07-01

Publications (2)

Publication Number Publication Date
CN1755833A true CN1755833A (zh) 2006-04-05
CN100468567C CN100468567C (zh) 2009-03-11

Family

ID=35513238

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100922429A Expired - Fee Related CN100468567C (zh) 2004-07-01 2005-07-01 用于在低电源电压操作中产生参考电压的浮动栅极模拟电压电平移位电路和方法

Country Status (3)

Country Link
US (4) US7113017B2 (zh)
CN (1) CN100468567C (zh)
TW (1) TWI389117B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248323A (zh) * 2012-02-10 2013-08-14 立锜科技股份有限公司 浮置栅极驱动器电路及其改善抗噪声能力的电路与方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7113017B2 (en) * 2004-07-01 2006-09-26 Intersil Americas Inc. Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage
US7429888B2 (en) * 2004-01-05 2008-09-30 Intersil Americas, Inc. Temperature compensation for floating gate circuits
JP4241466B2 (ja) * 2004-03-29 2009-03-18 日本電気株式会社 差動増幅器とデジタル・アナログ変換器並びに表示装置
US7728713B2 (en) 2005-05-06 2010-06-01 Intelleflex Corporation Accurate persistent nodes
DE102005043201A1 (de) * 2005-09-09 2007-03-15 Degussa Ag Fällungskieselsäuren mit einer besonderen Porengrößenverteilung
US7352228B2 (en) * 2006-05-03 2008-04-01 Texas Instruments Incorporated Method and apparatus of a level shifter circuit with duty-cycle correction
US7576609B1 (en) * 2008-02-21 2009-08-18 Himax Technologies Limited Preamplifier for receiver and method thereof
US7750717B2 (en) * 2008-07-25 2010-07-06 Texas Instruments Incorporated Single supply level shifter circuit for multi-voltage designs, capable of up/down shifting
US8791418B2 (en) * 2008-12-08 2014-07-29 Micron Technology, Inc. Increasing the spatial resolution of dosimetry sensors
WO2010069046A1 (en) * 2008-12-17 2010-06-24 Fpinnovations A METHOD TO CONTROL THE DISPERSIBILITY AND BARRIER PROPERTIES OF DRIED NANOCRYSTALLINE CELLULOSE IN SOLUTIONS OF DIFFERENT pH AND IONIC STRENGTH
JP2010226703A (ja) * 2009-02-27 2010-10-07 Renesas Electronics Corp レベルシフト回路及びこれを備えたスイッチ回路
US8446188B2 (en) * 2009-05-15 2013-05-21 Qualcomm, Incorporated Systems and methods for producing a predetermined output in a sequential circuit during power on
JPWO2012157031A1 (ja) * 2011-05-13 2014-07-31 パナソニック株式会社 信号電位変換回路
US8818005B2 (en) 2011-05-17 2014-08-26 Fairchild Semiconductor Corporation Capacitor controlled switch system
CN102403902B (zh) * 2011-11-16 2014-02-05 无锡华润上华科技有限公司 一种应用于功率因数校正器中的高压大电流驱动电路
WO2013157915A1 (en) * 2012-04-16 2013-10-24 Intel Corporation Voltage level shift with charge pump assist
US9165644B2 (en) 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
US8953362B2 (en) 2012-05-11 2015-02-10 Adesto Technologies Corporation Resistive devices and methods of operation thereof
US9001553B1 (en) 2012-11-06 2015-04-07 Adesto Technologies Corporation Resistive devices and methods of operation thereof
FR3042876B1 (fr) 2015-10-27 2017-12-15 STMicroelectronics (Alps) SAS Detection de perturbations d'une alimentation
KR102367787B1 (ko) * 2016-06-30 2022-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 동작 방법
CN109308090B (zh) * 2017-07-26 2020-10-16 中芯国际集成电路制造(上海)有限公司 稳压电路和方法
US10782420B2 (en) 2017-12-18 2020-09-22 Thermo Eberline Llc Range-extended dosimeter
US10692570B2 (en) * 2018-07-11 2020-06-23 Sandisk Technologies Llc Neural network matrix multiplication in memory cells

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750115A (en) * 1972-04-28 1973-07-31 Gen Electric Read mostly associative memory cell for universal logic
US4752912A (en) 1985-05-14 1988-06-21 Xicor, Inc. Nonvolatile electrically alterable memory and method
US4935702A (en) 1988-12-09 1990-06-19 Synaptics, Inc. Subthreshold CMOS amplifier with offset adaptation
US5059920A (en) 1988-12-09 1991-10-22 Synaptics, Incorporated CMOS amplifier with offset adaptation
US4980859A (en) 1989-04-07 1990-12-25 Xicor, Inc. NOVRAM cell using two differential decouplable nonvolatile memory elements
US4953928A (en) 1989-06-09 1990-09-04 Synaptics Inc. MOS device for long-term learning
US5095284A (en) 1990-09-10 1992-03-10 Synaptics, Incorporated Subthreshold CMOS amplifier with wide input voltage range
US5166562A (en) 1991-05-09 1992-11-24 Synaptics, Incorporated Writable analog reference voltage storage device
US5875126A (en) 1995-09-29 1999-02-23 California Institute Of Technology Autozeroing floating gate amplifier
US5721702A (en) * 1995-08-01 1998-02-24 Micron Quantum Devices, Inc. Reference voltage generator using flash memory cells
US5903487A (en) 1997-11-25 1999-05-11 Windbond Electronics Corporation Memory device and method of operation
US6297689B1 (en) 1999-02-03 2001-10-02 National Semiconductor Corporation Low temperature coefficient low power programmable CMOS voltage reference
EP1058270B1 (en) * 1999-06-04 2007-03-21 STMicroelectronics S.r.l. Biasing stage for biasing the drain terminal of a nonvolatile memory cell during the read phase
JP3933817B2 (ja) * 1999-06-24 2007-06-20 富士通株式会社 不揮発性メモリ回路
US6515903B1 (en) 2002-01-16 2003-02-04 Advanced Micro Devices, Inc. Negative pump regulator using MOS capacitor
US7113017B2 (en) * 2004-07-01 2006-09-26 Intersil Americas Inc. Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage
US6898123B2 (en) * 2003-01-07 2005-05-24 Intersil Americas Inc. Differential dual floating gate circuit and method for programming
US6847551B2 (en) * 2003-01-28 2005-01-25 Xicor, Inc. Apparatus for feedback using a tunnel device
US6914812B2 (en) * 2003-01-28 2005-07-05 Intersil America Inc. Tunnel device level shift circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248323A (zh) * 2012-02-10 2013-08-14 立锜科技股份有限公司 浮置栅极驱动器电路及其改善抗噪声能力的电路与方法
CN103248323B (zh) * 2012-02-10 2016-06-08 立锜科技股份有限公司 浮置栅极驱动器电路及其改善抗噪声能力的电路与方法

Also Published As

Publication number Publication date
US7345523B2 (en) 2008-03-18
US20070013431A1 (en) 2007-01-18
US20060001470A1 (en) 2006-01-05
US7113017B2 (en) 2006-09-26
US20070013430A1 (en) 2007-01-18
CN100468567C (zh) 2009-03-11
US20070013415A1 (en) 2007-01-18
TW200615952A (en) 2006-05-16
TWI389117B (zh) 2013-03-11
US7432744B2 (en) 2008-10-07
US7345522B2 (en) 2008-03-18

Similar Documents

Publication Publication Date Title
CN100468567C (zh) 用于在低电源电压操作中产生参考电压的浮动栅极模拟电压电平移位电路和方法
CN100538584C (zh) 浮动栅参考电压生成器的输出电压补偿电路和方法
CN1754228B (zh) 差分双浮动栅电路和编程方法
US20110069563A1 (en) Voltage shifter for high voltage operations
JP6506968B2 (ja) 電圧検出器
US6914812B2 (en) Tunnel device level shift circuit
CN100407576C (zh) 双传导编程期间的模拟浮动栅电压检测
CN1739163B (zh) 浮动栅电路
CN100468778C (zh) 用于双传导模拟编程的方法和装置
US6847551B2 (en) Apparatus for feedback using a tunnel device
WO2004075260A2 (en) Differential floating gate circuit and method for programming
US7372308B2 (en) High-voltage generation circuits and nonvolatile semiconductor memory device with improved high-voltage efficiency and methods of operating
JP2002367388A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTERSIL AMERICA CO., LTD.

Free format text: FORMER OWNER: XICOR INC.

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140103

Address after: American California

Patentee after: Intersil Americas LLC

Address before: American California

Patentee before: Xicor Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20160701