CN1755943B - 具有半导体元件的显示器件及其制造方法 - Google Patents

具有半导体元件的显示器件及其制造方法 Download PDF

Info

Publication number
CN1755943B
CN1755943B CN2005100920813A CN200510092081A CN1755943B CN 1755943 B CN1755943 B CN 1755943B CN 2005100920813 A CN2005100920813 A CN 2005100920813A CN 200510092081 A CN200510092081 A CN 200510092081A CN 1755943 B CN1755943 B CN 1755943B
Authority
CN
China
Prior art keywords
film
fluid
semiconductor film
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100920813A
Other languages
English (en)
Other versions
CN1755943A (zh
Inventor
前川慎志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1755943A publication Critical patent/CN1755943A/zh
Application granted granted Critical
Publication of CN1755943B publication Critical patent/CN1755943B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes

Abstract

根据本发明的一个特征，用有机试剂涂覆至少被部分栅极或者布线叠盖的绝缘膜表面的区域；通过液滴排放方法，在绝缘膜表面中的从涂覆了有机试剂并残留的区域到没有涂覆有机试剂的区域的范围内，排放其中导体微粒分散在有机溶剂中的流体。涂覆有机试剂以改善绝缘膜表面中流体的湿润性，以及通过凹入弯曲形成通过在其间插入曲线的彼此相邻的源极和漏极的每端的其中一端，并且通过凸起弯曲形成另一端。

Description

具有半导体元件的显示器件及其制造方法
技术领域
在该说明书中公开的本发明涉及一种用于根据直接绘制工艺(direct drawing process)制造装配有半导体元件的显示器件的方法、通过该方法得到的显示器件和安装有该显示器件的电子器件。在该说明书中，半导体元件包括薄膜晶体管。
背景技术
为了制造用于液晶显示器和电致发光(EL)显示器件的非晶硅薄膜晶体管和多晶硅薄膜晶体管，使用多个光掩模并重复好几次光刻工艺。
在制造薄膜晶体管的地点中，强烈需要减少光掩模的数量和省略光刻工艺。由此，用于使用喷墨技术等通过排放液滴形成布线图形和薄膜图形的直接绘制工艺被认为是可替代如在参考文献1(美国专利NO.5132248)和参考文献2(日本专利公开NO.2003-80694)中所述的光刻工艺。由于可以使用根据直接绘制工艺的方法而不需要光刻工艺形成图形，所以可以减少光掩模的数量。
同时，公知的是，通过可以使沟道宽度(通常记为W)比沟道长度(通常记为L)大，也就是W/L更大来增加薄膜晶体管的导通状态电流和运行速度。换句话说，通过使得沟道宽度更大或者沟道长度更短可以增加薄膜晶体管的导通状态电流和运行速度。
例如，在根据光刻工艺制造薄膜晶体管的情况中，通过使用其掩模图形改变的光掩模使得沟道宽度W可能更大以及使沟道长度L可能更短。然而，在根据通过排放液滴的直接绘制工艺制造薄膜晶体管的情况中，仍然不能说形成了不用复杂的工艺使沟道长度更短或者沟道宽度更大的方法。
发明内容
在该说明书中公开的本发明的目的是在制造装配有半导体元件的显示器件的制造工艺中并通过使用直接绘制工艺省略光刻技术获得具有高导通状态电流和高运行速度的半导体元件。
通过使用喷墨技术等，排放均匀分散在包括没有被聚集的金属微粒的预定有机溶液的流体(液体或者浆料)来绘制两条直线以形成电极或者布线。此时，当绘制的两条直线没有彼此连接时，这产生了形成两条直线的每一流体彼此互相排斥的现象。根据发明人的经验发现了这种现象。
另外，用改善流体湿润性的试剂涂覆预定区域以及该流体排放到试剂涂覆的区域和试剂没有涂覆的区域。这种情况产生了排放的流体在涂覆试剂的区域比在没有涂覆试剂的区域扩散的更多的现象。这是因为在涂覆试剂的区域的流体的湿润性比在没有试剂涂覆的区域高。
通过流体关于固体表面的接触角度被评价为湿润性，接触角越小，流体的湿润性越高.在该说明书中，高的湿润性指的是流体关于固体表面的接触表面小于90°的情况.换句话说，在涂覆有试剂的区域中的流体的接触角小于90°.根据该说明书中公开的本发明，在涂覆试剂的区域中的流体的接触角小于没有涂覆试剂的区域中的接触角就足够了.
通过利用这些现象可以制造沟道宽度W更大和沟道长度L更短的半导体元件的其中一个的薄膜晶体管。
根据该说明书中公开的一个发明，装配有半导体元件的显示器件包括形成在衬底上的栅极或者布线；形成覆盖栅极或者布线上的绝缘膜；形成在绝缘膜上的源极和漏极；和形成与源极、漏极和夹在源极和漏极之间的曲线中的绝缘膜一起接触的半导体膜，其中通过在其间插入绝缘膜将该曲线在栅极或者布线上面，以及其中通过在其间插入曲线而彼此相邻的源极和漏极的每端的其中一端凹入地弯曲，以及另一端凸起地弯曲。
根据该说明书中公开的另一个发明，装配有半导体元件的显示器件包括形成在衬底上的栅极或者布线；形成用于覆盖栅极或者布线的绝缘膜；形成在栅绝缘膜上的岛状的第一半导体膜；形成在第一半导体膜上由包含n型杂质或者p型杂质的第二半导体膜构成的源/漏区；形成在源/漏区上到栅绝缘膜上的范围中的源极和漏极；以及夹在源极和漏极之间以及源/漏区之间的曲线，其中通过在其间插入绝缘膜和第一半导体膜该曲线在栅极或者布线上面；其中通过在其间插入曲线而彼此相邻的源极和漏极的每个端的其中一端凹入地弯曲，且另一端凸起地弯曲，以及其中通过在其间插入曲线而彼此相邻的源/漏区的每一端与源极和漏极具有相同的形状。
根据该说明书中公开的另一个发明，用于制造装配有半导体元件的显示器件的方法包括步骤：在衬底上形成栅极或者布线；形成绝缘膜以覆盖栅极或者布线；用有机试剂涂覆至少被部分栅极或者布线叠盖的绝缘膜表面的区域；通过液滴排放方法在涂覆并残留有机试剂的区域以及没有涂覆有机试剂的绝缘膜表面的区域中排放流体，其中在该流体中颗粒尺寸是大于等于1nm且小于等于100nm的导电微粒分散在有机溶剂中；通过焙烧和淬火该流体形成源极和漏极；以及形成与源极和漏极以及夹在源极和漏极之间的曲线中的绝缘膜一起接触半导体膜，其中没和有涂覆有机试剂的区域相比，涂覆有机试剂以改善绝缘膜表面中的流体的湿润性，以及其中凹入地弯曲形成通过在其间插入曲线而彼此相邻的源极和漏极的每个端子的其中一端，以及凸起地弯曲形成另一端。
根据该说明书中公开的另一个发明，用于制造装配有半导体元件的显示器件的方法包括步骤：在衬底上形成栅极或者布线；形成绝缘膜覆盖栅极或者布线；在栅绝缘膜上形成第一半导体膜；在第一半导体膜上形成包含n型杂质或者p型杂质的第二半导体膜；构图第一半导体膜和第二半导体膜使每个都成为岛状；用有机试剂涂覆至少被部分栅极或者布线叠盖的岛状半导体膜表面的区域；通过液滴排放方法在栅绝缘膜表面涂覆并残留有机试剂的区域以及没有涂覆有机试剂的区域排放流体，其中在该流体中颗粒尺寸是大于等于1nm且小于等于100nm的导电微粒分散在有机溶剂中；通过焙烧和淬火该流体形成源极和漏极；并使用源极和漏极作为掩模通过干法刻蚀第二半导体膜形成源/漏区，其中和没有涂覆有机试剂的区域相比，涂覆有机试剂以改善绝缘膜表面中的流体的湿润性，其中根据形成源极和漏极的步骤以及形成源/漏区的步骤形成夹在源极和漏极之间以及源/漏区之间的曲线，其中通过凹入地弯曲形成由在其间插入曲线而彼此相邻的源极和漏极的每个端子的其中一端，以及通过凸起地弯曲形成另一端，以及其中通过在其间插入曲线而彼此相邻的源/漏区的每一端与源极和漏极的每一端具有相同的形状。
根据该说明书中公开的发明，可以很容易地分别使半导体元件沟道宽度W和沟道长度L变大和变短.可以不用光刻工艺或者根据该说明书中公开的本发明的省略光刻工艺制造高导通状态电流和运行速度的半导体元件.
通过阅读下面的具体描述和附图本发明的这些和其它目的、特征和优点将变得更加明显。
附图说明
在附图中：
图1A到1E是分别表示根据实施例模式1的薄膜晶体管的制造过程的横截面图；
图2A到2C是分别表示根据实施例模式1的薄膜晶体管的制造过程的顶视图；
图3A和3B是分别表示根据实施例模式1和比较例的薄膜晶体管的顶视图照片；
图4是表示根据实施例模式1和比较例子的薄膜晶体管的VG-ID特性图；
图5A到5E是分别表示根据实施例模式2的薄膜晶体管的制造过程的横截面图；
图6A到6E是分别表示根据实施例模式3的薄膜晶体管的制造过程的横截面图；
图7A到7E是分别表示根据实施例模式4的薄膜晶体管的制造过程的横截面图；
图8A和8B是分别表示实施例1中所示的EL显示器件的像素部分的电路图；
图9A到9C是分别表示实施例1中所示的EL显示器的像素部分的横截面图；
图10A到10C分别表示实施例1中所示的显示器件的结构的顶视图；
图11是表示实施例1中所示的液晶显示器件的图；
图12是表示实施例2中所示的电子器件的图；
图13A和13B分别表示实施例2中所示的电子器件的图。
具体实施方式
下文中描述的实施例模式1到4将解释薄膜晶体管的制造方法，该薄膜晶体管是半导体元件和制造的薄膜晶体管。
(实施例模式1)
如图1A所示，在衬底101上形成栅极(布线)102。尽管图1A示出了凸起的栅极(布线)102的横截面形状，但是栅极(布线)102的横截面不局限于凸起的形状。衬底可以是玻璃衬底、石英衬底或者塑料衬底中的任一种衬底。在下文中将使用通过从微孔排放流体液滴(下文中，在该说明中称作为液滴排放方法)形成具有预定形状的图形的方法的例子，描述作为用于形成栅极(布线)102的方法。使用喷墨技术的方法是液滴排放方法的典型例子。在该说明书中描述的液滴排放方法不必局限于使用喷墨技术的方法。
例如从喷墨头在衬底上排放流体(液体或者浆料)形成预定的形状，在该流体中，包含颗粒尺寸是大于等于1nm且小于等于100nm的微粒且微粒分散在溶剂中。在该实施例中，以直线排放流体。其后，通过对排放的流体烘焙和淬火形成栅极。在淬火流体之后，尽管要形成的栅极的上表面向下凹陷以及横截面有时变成凹形，但是尤其没有问题。
为了充分淬火流体，超过150℃的烘焙温度是必需的。然而，在包含在流体中的导电微粒含有作为主要成分的银的情况中，微粒降低了密度并变成多孔，以及由此，当烘焙温度高于300℃时表面处于粗糙的状态。因此，烘焙温度必须低于300℃。尽管一个小时的烘焙时间是足够的，但是只要流体充分淬火即可，没必要将时间限定为一个小时。
对于流体的必要条件是，导电微粒均匀地分散在溶剂中而没有被聚集。例如，在日本专利公开NO.2002-299833或者日本专利公开NO.2002-324966中描述的导电金属浆料符合该条件。尽管给出包含银作为主要成分的微粒作为包含在流体中的导电微粒的例子，但是只要流体在烘焙后可以用作电极或者布线即可，导电微粒不局限于银。例如，还可以使用包含金、铜、金和银的合金、金和铜的合金、银和铜的合金或者金、银和铜的合金中的任何一种作为主要成分的微粒。可替换地，还可以使用包含例如氧化铟锡(ITO)的导电氧化物作为主要成分的微粒。
使用公知的溅射方法或者真空汽相淀积法还可以用作形成栅极(布线)102的方法。可替换地，可以通过丝网印刷方法代替液滴排放方法形成栅极(布线)102。
然后，如图1B所示，在栅极(布线)102和衬底101上形成栅绝缘层103。例如，可以将聚酰亚胺膜用作栅绝缘膜103。可以通过旋涂法形成聚酰亚胺膜，其是在进行旋涂之后在低于200℃优选在180℃的温度下进行烘焙一个小时形成的。还可以使用液滴排放方法代替旋涂方法形成聚酰亚胺膜。而且，还可以使用另一种有机树脂膜或者无机绝缘膜例如氧化硅或者氮化硅代替聚酰亚胺膜。
如图1C所示，用有机试剂涂覆栅绝缘膜103的表面区域104。区域104是至少被部分栅极(布线)102叠盖的区域和至少在栅极(布线)102上的栅绝缘膜103的表面的区域。图2A表示为了示出栅极(布线)102和区域104的关系的顶视图。液滴排放方法可以用作涂覆有机试剂的方法。
对于涂覆的有机试剂优选使用在室温下不容易挥发的、其沸点高于150℃的高沸点试剂，例如十四烷、癸醇或者辛醇。然而，涂覆有机试剂之后，所期望的是，当烘焙该流体并形成将在下文中描述的源极和漏极时，在后面尽可能地不残留有机试剂。期望用于涂覆的有机试剂是其沸点低于300℃的一种。另一方面，在涂覆之后迅速干了的低沸点试剂，例如其沸点低于100℃的丙酮或者乙醇不适用于该说明书中公开的本发明。
另外，和包含在用于形成漏极和源极的流体中的相同的有机溶液用作涂覆区域104的有机试剂。因此，一定可以改善流体的湿润性。
例如，在使用导电微粒分散在十四烷中的流体的情况中，用十四烷涂覆区域104，以及在使用导电微粒分散在癸醇中的流体的情况中，用癸醇涂覆区域104。然而，用于涂覆区域104的有机试剂是能够改善流体的湿润性的高沸点试剂就足够了；因此，有机试剂没必要必须和含在流体中的有机溶剂相同。
在涂覆了上述有机试剂之后，通过再次使用液滴排放方法排放流体(液体或者浆料)，再者用残留在区域104中的有机试剂画出预定的形状，在该流体中包含其颗粒尺寸是大于等于1nm且小于等于100nm的导电微粒且该微粒分散在有机溶剂中。对于流体使用与形成栅极(布线102)中所用的相同的流体就足够了。
图2B表示绘制之后的顶视图。图2B中的附图标记201和202分别表示通过烘焙和淬火成为源极和漏极的流体。流体201和202分别表示流体排放在涂覆并残留有机试剂的区域104和有机试剂没有涂覆的区域。由于在区域104的流体201和202具有比没有涂覆有机试剂的区域更高的湿润性，所以流体以沿着栅绝缘膜103的表面的方向延伸。
流体201和202以向前的方式在区域104中延伸。尽管这导致使得流体201和202彼此更接近，但是由于两个流体彼此排斥所以流体决不会连接。
下文中，流体201和202在高于150℃的温度下烘焙预定的时间以便被淬火。因此，形成图1D所示的源极和漏极105和106。烘焙后，期望的是涂覆到区域104的有机试剂不残留。
然后，如图1E所示，形成半导体膜107。例如，用金属掩模作为半导体膜107，汽相淀积具有五个苯环线性连接的形状的p型有机半导体的并五苯。如图1E所示，形成半导体膜107以与源极105和漏极106以及源极和漏极105和106之间的栅绝缘膜103一起接触。
代替汽相淀积，可以通过使用液滴排放方法或者丝网印刷方法形成并五苯。而且，可以使用另一种有机半导体代替并五苯。通过公知的CVD方法半导体膜107可以由硅膜构成，代替有机半导体如并五苯。对这种情况中的硅膜的结晶度没有特别限制。
图2C是表示源极和漏极105和106的形状的顶视图。用图2C所示的箭头表示沟道长度L和沟道宽度W。在栅极(布线)102上的源极105和漏极106之间夹有曲线(弯曲的形状)。沟道长度L对应于弯曲间隔的宽度(当宽度不均匀时宽度的平均值)，以及沟道宽度W对应于沿着曲线的弯曲间隔的长度。
通过在其间插入曲线(弯曲的间隔)而彼此相邻的源极和漏极105和106的每端203和204的其中一端凹入地弯曲，以及另一端凸起地弯曲。然后，为了跟随另一端的凹入弯曲，另一端凸起地弯曲。
图3A和3B分别表示示出薄膜晶体管的顶视图的照片。通过使用玻璃衬底作为衬底、通过液滴排放方法借助使用包含含有银作为主要成分的微粒且该微粒分散在十四烷中的流体形成的源极和漏极105和106以及栅极102、12nm厚的聚酰亚胺作为绝缘膜、以及50nm厚的并五苯作为半导体膜，形成薄膜晶体管。根据这些照片，可以分辨形成在其上的栅极102与源极和漏极105和106。
图3A表示根据该实施例模式形成的薄膜晶体管，其中在形成源极和漏极105和106之前通过使用液滴排放方法在至少被栅极102叠盖的聚酰亚胺膜表面的区域中进行排放十四烷的工艺。图3B是比较例子，其不同于图3A，因为薄膜晶体管是通过省略向聚酰亚胺膜表面排放十四烷的工艺形成的。
图3A所示的薄膜晶体管具有350μm的沟道宽度W和50μm的沟道长度L(W/L＝350/50)，以及图3B所示的薄膜晶体管具有100μm的沟道宽度W和300μm的沟道长度L(W/L＝100/300)。在图3A所示的薄膜晶体管中，显然沟道长度L较短，沟道宽度W较大；因此，薄膜晶体管的导通状态电流和运行速度都高于图3B所示的薄膜晶体管的导通状态电流和运行速度。
图4表示分别当薄膜晶体管的漏极电压VD分别为-3V和-5V时图3A和3B所示的薄膜晶体管的VG-ID特性的测量结果，用水平轴代表其栅极电压VG以及用垂直轴代表其漏极电流ID。因为检测其中并五苯用于半导体膜的p沟薄膜晶体，所以漏极电流ID实际上取负值；由此用-ID表示图4中的垂直轴。
注意VG≤-3V的范围，其W/L值为350/50的薄膜晶体管的-ID值大于W/L为100/300的薄膜晶体管的-ID值。该结果表明前面的薄膜晶体管比后面的薄膜晶体管具有更高的导通状态电流。
不局限于该实施例，在该说明书中公开的本发明适用于形成下述薄膜晶体管的情况：使用用于形成沟道区的非晶半导体、微晶半导体或者有机半导体形成具有低迁移率的薄膜晶体管.这是因为使用这些半导体材料的薄膜晶体管通常具有小于等于5cm2/Vsec的低迁移率；因此，薄膜晶体管不得不被设计成具有大的W/L值以增加导通状态电流。不仅在使用上面的半导体的薄膜晶体管的情况中，而且在使用用于形成沟道区的多晶硅的薄膜晶体管的情况中，该说明书中公开的本发明有助于增加薄膜晶体管的导通状态电流和运行速度。
而且，不局限于该实施例模式，该说明书中公开的本发明适用于将本发明应用于显示器件例如液晶显示器的情况中。例如，用改善流体湿润性的有机试剂涂覆栅绝缘膜，以便于不跨过用栅极(布线)叠盖的区域。因此，流体不在没有被栅极叠盖有机试剂的区域延伸。因此，通过淬火流体形成的源极和漏极决不在有机试剂没有涂覆和没被栅极叠盖的区域中的宽度发光。因此，可以使薄膜晶体管的沟道宽度W更大而不降低孔径比。这是因为孔径比不受影响，即使源极和漏极仅仅在被形成栅极的区域叠盖的区域中变得更宽，因为光不能被传输并被形成栅极的区域遮挡。
另外，根据该实施例模式，可以不用光刻工艺和在该工艺中使用的光掩模制造薄膜晶体管。
(实施例模式2)
在该实施例模式中，其不同于实施例模式1，可以使用半导体膜例如硅代替如作为半导体膜的并五苯的有机半导体。
如图5A所示，在玻璃衬底、石英衬底或者塑料衬底的任一衬底501上形成栅极(布线)502。如在实施例模式1中所示的，优选使用液滴排放方法作为用于形成栅极(布线)502的方法。当然，可以通过使用另一种方法形成栅极(布线)502。
然后，形成包括由硅和氧键形成的框架结构的薄膜(下文中，在该说明书中称为耐热平面膜)作为栅绝缘膜的第一层503。耐热平面膜具有比有机树脂膜更高的耐热性，并通过旋涂方法等涂覆和淬火硅氧烷基聚合物得到，以便于由此涂覆栅极(布线)502和衬底501。可以使用液滴排放方法代替旋涂方法涂覆硅氧烷基聚合物。例如，形成100nm厚的第一层503。另外，还可以通过CVD方法形成氮化硅膜、氧化硅膜或者氮氧化硅膜作为第一层503。
此外，通过CVD方法在第一层503上形成氮化硅膜作为栅绝缘膜的第二层504。例如，形成200nm厚的第二层504。用于形成第二层504的方法不局限于CVD方法，可以用其它的方法形成第二层504。而且第二层504不局限于氮化硅膜，以及例如第二层504还可以是氧化硅膜或者氮氧化硅膜。然而，第二层504和第一层503是由不同的材料构成的。注意。栅绝缘膜可以仅有一层构成，而不是前述方式中的两层。
如图5B所示，形成第一半导体膜505。通过CVD方法借助源气体例如硅烷(SiH4)在栅绝缘膜的第二层504上形成非晶半导体膜以获得第一半导体膜505。第一半导体膜505可以是通过结晶非晶半导体膜所形成的的结晶半导体膜。
示出用于结晶非晶半导体膜的方法的具体例子。首先，通过CVD方法形成非晶硅膜作为非晶半导体膜。之后，用含有促进硅膜结晶的金属元素，例如镍的溶液涂覆非晶硅膜，然后在550℃的熔炉中加热四个小时以进行固相生长。
由于形成的晶体硅膜包含金属元素，所以进行被称为吸气法的处理以去除金属元素.换句话说，在去除了形成的晶体硅膜的表面上的氧化膜之后，形成至少一层，例如两层含磷的非晶硅膜，并在熔炉中再加热；由此，金属元素从晶体硅膜向含磷的非晶硅膜扩散.加热条件和用于固相生长的条件相同就足够了.因此，得到了降低了其金属元素浓度的晶体硅膜.
除了组合了固相生长和吸气法的方法之外，可以使用用激光束照射非晶硅膜的方法，对非晶半导体膜进行快速热退火(称作为RTA)的方法或者三种方法的任意组合的任一种方法结晶非晶半导体膜。
第一半导体膜505还可以是所谓的微晶半导体膜。微晶半导体膜具有非晶结构和晶体结构(包括单晶结构和多晶结构)之间的中间结构并包括具有和晶格畸变一起的短程有序的结晶区。至少在薄膜中的部分区中可以观察从0.5nm到20nm的结晶区。在微晶半导体膜的情况中，拉曼光谱转变成小于520cm-1的较低的波数侧。以X射线衍射观察由硅的晶格导致的(111)或者(220)的衍射峰。通过用硅化物气体，例如SiH4、Si2H6、Si2H2Cl2、SiHCl3、SiCl4或者SiF4在沉积温度在300℃以下进行辉光放电分解(等离子体CVD)形成微晶半导体膜。F2或者GeF4可以混合成硅化物气体。
在第一半导体膜505上形成包含n型杂质(磷或者砷)的第二半导体膜506。第二半导体膜506可以包含p型杂质(硼)代替n型杂质，或者和n型杂质一起。第二半导体膜506的结晶度可以是非晶状态、微晶状态或者多晶状态中的任一种。而且，其中通过进行吸气处理扩散金属元素的含磷硅膜可以用作第二半导体膜506。因此，没有必要去除其中金属元素扩散的含磷硅膜。
如图5C所示，通过构图第一半导体膜505和第二半导体膜506得到岛状第一半导体膜505a和岛状第二半导体膜506a。通过公知的光刻方法可以进行构图以及还可以使用激光直接绘制装置不用光掩模进行进一步构图。
然后，用其沸点高于150℃的高沸点试剂，如十四烷、癸醇或者辛醇的有机试剂涂覆以岛状构图的第二半导体膜506的表面的区域507。涂覆有有机试剂的区域507是至少被部分栅极(布线)502叠盖的区域。涂覆到区域507的有机试剂必须是能够改善后面用于形成源极和漏极的流体的湿润性。
如图5D所示，通过使用和实施例模式1中相同的液滴排放方法形成源极和漏极508和509。实施例模式1中所示的流体用于要被排放的流体就足够了。例如，从喷墨头等排放流体之后，然后在要被淬火的预定条件下烘焙该流体，形成包含银作为主要成分的源极和漏极508和509，在该流体中包含其颗粒尺寸是大于等于1nm且小于等于100nm的含银作为主要成分的微粒并且该微粒分散在十四烷中。
在留下区域507中的流体的条件下，流体排放在区域507中和没有涂覆有机试剂的栅绝缘膜的第二层504的表面。排放的流体沿着第二半导体膜506的表面延伸；由此，得到和实施例模式1具有相同形状的源极和漏极508和509。换句话说，在栅极(布线)502上的源极和漏极508和509之间夹有曲线(弯曲的间隔)。通过在其间插入弯曲间隔而彼此相邻的源极和漏极508和509的每一端的其中一端以凹入地弯曲，以及另一端以凸起地弯曲。然后，为了跟随一端的凹入曲线，另一端以凸起地弯曲。
如图5E所示，使用源极和漏极508和509作为掩模，通过刻蚀以岛形状构图的第二半导体膜506形成源漏区510和511.在刻蚀的时候，使用能够各向异性刻蚀的干法刻蚀方法.另外，可以和第二半导体膜506一起部分地刻蚀第一半导体膜505的表面.因此，形成了所谓的沟道刻蚀薄膜晶体管.在这种情况中，必须在不曝光栅绝缘膜的第二层504的表面的条件下进行刻蚀.形成的源漏区510和511与源极和漏极508和509具有相同的曲线形状.
以和实施例模式1相同的模式，根据包括用有机试剂涂敷区域507的工艺的该实施例模式得到的薄膜晶体管具有更短的沟道长度L和更大的沟道宽度W。
(实施例模式3)
该实施例模式将示出以双栅极结构形成实施例模式1所示的薄膜晶体管的例子。
如图6A所示，例如，通过使用液滴排放方法，在玻璃衬底、石英衬底或者塑料衬底的任一种衬底601上形成栅极(布线)602和603。
如图6B所示，例如，通过旋涂方法，在栅极(布线)602和603以及衬底601上形成作为栅绝缘膜604的聚酰亚胺膜。以和实施例模式1相同的方式，栅绝缘膜604不局限于聚酰亚胺膜。
如图6C所示，例如，通过使用液滴排放方法用有机试剂涂覆栅绝缘膜604的表面中的区域605和606。区域605是至少被部分栅极(布线)602叠盖的区域，以及区域606是至少被部分栅极(布线)603叠盖的区域。被涂覆到区域605和606的有机试剂是实施例模式1中所示的高沸点试剂。
如图6D所示，通过液滴排放方法在栅绝缘膜604上形成源极和漏极607、608和609。在栅绝缘膜604上涂覆有机试剂的区域605和606中和没有涂覆有机试剂的区域中形成源极和漏极607、608和609的区域。
如图6E所示，借助于汽相淀积法、液滴排放方法或者丝网印刷方法通过形成有机半导体例如并五苯形成半导体膜610。半导体膜610不局限于有机半导体且可以通过使用CVD方法形成硅膜。对该情况中的硅膜的结晶度没有特别限制。形成半导体膜610以和源极和漏极607、608和609以及源极和漏极607和608之间的栅绝缘膜604和源极和漏极608和609之间的栅绝缘膜604一起接触。
在栅极(布线)602上面的源极和漏极607和608之间夹有曲线(弯曲的间隔)。另外，在栅极(布线)603上的源极和漏极608和609之间夹有曲线(弯曲的间隔)。通过在其间插入弯曲的间隔而彼此相邻的源极和漏极的每一端的其中一端凹入地弯曲，以及另一端凸起地弯曲。然后，为了跟随一端的凹入曲线，另一端凸起地弯曲。
通过使用该实施例模式中所示的双栅极结构可以比实施例模式1中所示的单栅极结构大大降低薄膜晶体管的关闭状态电流。
(实施例模式4)
该实施例将示出以双层栅结构形成实施例模式2中所示的薄膜晶体管的例子。
如图7A所示，例如，通过使用液滴排放方法在玻璃衬底、石英衬底或者塑料衬底的任一个衬底701上形成栅极(布线)702和703。
然后，例如，通过旋涂方法等用硅氧烷基聚合物涂覆并烘焙由硅和氧键形成的框架结构构成的薄膜作为栅绝缘膜的第一层704。而且，例如，氮化硅膜形成为栅绝缘膜的第二层705。以和实施例模式2的相同方式，通过使用另一种绝缘膜可以形成第一层704和第二层705。然而，第一层704和第二层703由不同材料构成。栅绝缘膜可以由仅一层构成，而不是前述方式中的两层。
例如，如图7B所示，通过CVD方法在栅绝缘膜的第二层705上形成非晶硅膜作为第一半导体膜706。第一半导体膜706的结晶度不局限于非晶态，还可以是微晶态或者多晶态。例如，在第一半导体膜707上形成含n型杂质的微晶硅膜作为第二半导体膜707。可替换地，第二半导体膜707还可以含p型杂质。另外，第二半导体膜707的结晶度不局限于微晶态，可以是非晶态或者多晶态的任意一种。
如图7C所示，通过构图第一半导体膜706和第二半导体膜707得到岛状第一半导体膜706a和706b以及岛状第二半导体膜707a和707b。通过使用激光直接绘制装置在不使用掩模的情况下可以构图第一半导体膜706和第二半导体膜707。
然后，用有机试剂涂覆岛状第二半导体膜707a和707b的各个表面中的区域708a和708b。区域708a是至少被部分栅极(布线)702叠盖的区域，以及区域708b是至少被部分栅极(布线)703叠盖的区域。要涂覆区域708a和708b的有机试剂必须是高沸点试剂，该试剂能够改善随后形成源极和漏极的流体的湿润性并且在涂覆之后不会迅速变干。
如图7D所示，通过使用喷墨技术形成源极和漏极709、710和711。这种流体可以用作被排放的流体，其中包含颗粒尺寸是大于等于1nm且小于等于100nm的含银作为主要成分的微粒并且该微粒分散在十四烷中。源极和漏极709、710和711形成在从区域708a和708b上到没有涂覆有机试剂的栅绝缘膜的第二层705上的范围内。
在栅极(布线)702上的源极和漏极709和710之间夹有曲线(弯曲的间隔)。而且，在栅极(布线)703上的源极和漏极710和711之间夹有曲线(弯曲的间隔)。通过在其间插入弯曲的间隔而彼此相邻的源极和漏极的每端的其中一端凹入弯曲，以及另一端凸起弯曲。然后，为了跟随一端的凹入弯线，另一端凸起弯曲。
如图7E所示，使用源极和漏极709、710和711作为掩模，通过刻蚀岛状第二半导体膜707a和707b形成源漏区712、713、714和715。在刻蚀的时候，使用能够各向异性刻蚀的干法刻蚀方法。形成的源漏区712、713、714和715具有和源极和漏极709、710和711相同的弯曲形状。
通过在该实施例模式中所示的双栅结构，可以比实施例模式2中所示的单栅结构大大降低薄膜晶体管的关闭状态电流。
在上述模式中解释的实施例模式1到4中，形成了底栅薄膜晶体管。然而，在该说明书中公开的本发明不局限于底栅薄膜晶体管，还可以应用于所谓的其中在沟道形成区上设置栅极的正向交错薄膜晶体管。
(实施例1)
将根据该说明书中公开的本发明形成的半导体元件的其中一种薄膜晶体管应用于多种显示器。例如，给出液晶显示器和电致发光(EL)显示器作为应用薄膜晶体管的显示器的例子；然而，显示器不局限于此，只要显示器是使用薄膜晶体管的显示器即可。
图8A和8B是分别示出电致发光(EL)显示器的像素部分的例子。注意，电致发光(EL)显示器的像素部分不局限于这两个例子。
图8A表示一种在每个像素具有两个薄膜晶体管的像素部分。附图标记801和802分别表示薄膜晶体管，且发光元件803连接到薄膜晶体管802的源漏极。附图标记804表示电容器元件。例如，薄膜晶体管801是n沟道型，薄膜晶体管802是p沟道型。在薄膜晶体管801中，栅极连接到扫描线，源/漏极连接到信号线。
图8B表示一种在每个像素具有三个薄膜晶体管的像素部分。附图标记805、806和807分别表示薄膜晶体管，且发光元件808连接到薄膜晶体管807的源漏极。附图标记809表示电容器元件。例如，薄膜晶体管805是n沟道型，薄膜晶体管806是n沟道型，薄膜晶体管807是p沟道型。在薄膜晶体管805中，栅极连接到扫描线，源/漏极连接到信号线。
该说明书中公开的本发明可以应用于图8A和8B分别示出的像素部分的薄膜晶体管。
图9A、9B和9C分别以横截面图表示电致发光(EL)显示器的像素部分的例子。图9A、9B和9C分别表示根据实施例模式2形成的薄膜晶体管和电连接到玻璃衬底、石英衬底或者塑料衬底的任一衬底上的薄膜晶体管的源/漏极的发光元件。
在图9A中，附图标记901表示衬底；902，薄膜晶体管；903，源/漏极；904，光透射第一电极；905，电致发光层；906，第二电极；和907，绝缘膜。图9A表示产生的光发射到衬底901侧(底侧)的所谓底发射型。
在图9B中，附图标记911表示衬底；912，薄膜晶体管；913，源/漏极；914，第一电极；915，电致发光层；916，光透射第二电极；以及917和918，绝缘膜。图9B表示产生的光发射到衬底911的相反侧(顶侧)的所谓顶发射型。
在图9C中，附图标记921表示衬底；922，薄膜晶体管；923，源/漏极；924，光透射第一电极；925，电致发光层；926，光传输第二电极；以及927，绝缘膜。图9C表示产生的光发射到衬底921的相反侧(顶侧)和衬底921侧(底侧)的所谓双发射型。
可以使用氧化铟锡(ITO)、含氧化硅的氧化铟锡或者含氧化锌和氧化铟的氧化铟锌(IZO)作为光透射第一电极或者第二电极，其可以用溅射方法或者液滴排放方法形成。
在图9A、9B和9C分别示出的绝缘膜907、918和927中，分别形成到达第一电极表面的开口。优选的是，为了改善电致发光层和第二电极的覆盖范围，每个开口的横截面具有其曲率半径连续变化成略圆的形状。无机绝缘膜例如氧化硅或者氮化硅，有机树脂膜例如聚酰亚胺或者通过涂覆和烘焙硅氧烷基聚合物得到的前述耐热平面膜可以用作绝缘膜907、917、918和927。
在图9A、9B和9C的每个图中，第一电极和第二电极的其中一个对应于阳极，另一个对应于阴极。当第一电极是阳极且第二电极是阴极时，空穴传输层、有机发光层和电子传输层依次叠积在电致发光层905、915和925上。另一方面，当第一电极是阴极且第二电极是阳极时，电子传输层、有机发光层和空穴传输层依次叠积在电致发光层905、915和925上。空穴注入层可以设置在阳极和空穴传输层之间，且电子注入层可以设置在阴极和电子传输层之间。可以使用液滴排放方法、印刷方法或者真空汽相淀积方法中的任一种方法形成有机发光层，以及或者还可以使用重分子量发光材料或者轻分子量发光材料。
该说明书中公开的本发明不仅可以应用于用于电致发光(EL)显示器的像素部分的薄膜晶体管，而且还可以应用在当扫描线驱动电路和信号线驱动电路的每一个与薄膜晶体管一起形成时。用于这些驱动电路的薄膜晶体管需要高速运行。因此，由于根据该说明书公开的本发明具有长沟道宽度W的薄膜晶体管具有高导通状态电流和高运行速度，所以该薄膜晶体管适用于驱动器的使用。
图10A、10B和10C是分别表示应用该说明书中公开的本发明的显示器，例如液晶显示器或者电致发光(EL)显示器的结构的顶视图。
在图10A中，其中以矩阵排列多个像素1002的像素部分1001、扫描线输入端子1003和信号线端子1004形成在衬底1000上。从扫描线输入端子1003延伸的扫描线和从信号线输入端子1004延伸的信号线彼此相交；因此，以矩阵排列像素1002。每个像素1002配备有开关元件和像素电极。开关元件的典型例子是薄膜晶体管。图10A例解了这样的显示器，其中由通过扫描输入端子1003和信号线输入端子1004连接到衬底外部的驱动电路控制输入到扫描线和信号线的信号。然而，还可以使用用于在衬底上形成驱动电路的COG方法。
图10B是在衬底1010上形成像素部分1011和扫描线驱动电路1012的例子。附图标记1014表示和图10A相同的信号线输入端子。另外，图10C是在衬底1020上形成像素部分1021、扫描线驱动电路1022和信号驱动线路1024的例子。
在图10B中所示的扫描线驱动电路1012以及在图10C中分别示出的扫描线驱动电路1022和信号线驱动电路1024的每一个和薄膜晶体管一起形成，其可以和设置在像素部分中薄膜晶体管同时形成。然而，扫描线驱动线路和信号线驱动电路需要高速运行。因此，使用具有比用于沟道形成区的非晶半导体膜更高迁移率的微晶半导体膜或者多晶半导体膜的薄膜晶体管必须被选为用于这些电路的薄膜晶体管。
根据该说明书公开的本发明制造的薄膜晶体管至少可以应用于图10A、10B和10C所示的像素部分，且还可以应用于图10B所示的扫描线驱动电路1012和图10C所示的扫描线驱动电路1022和信号线驱动线路1024。
根据该说明书公开的本发明制造的薄膜晶体管不仅可以应用于电致发光(EL)显示器，而且至少还可以应用于像素部分以及还应用于液晶显示器的驱动电路。
在该实施例中，图11表示应用了该说明书公开的本发明的液晶显示器的一个例子。液晶显示器不局限于图11所示的例子。
液晶层1104设置在第一衬底1101和第二衬底1102之间，用密封剂1100将该衬底彼此粘接。像素部分1103形成在第一衬底1101中，以及彩色层1105形成在第二衬底1102中。在进行色彩显示中所必需的彩色层1105配备有对应于红、绿和蓝的每种颜色的彩色层，红、绿和蓝的每种颜色对应于RGB方法的情况中的每个像素。起偏振片1106和1107分别设置在第一衬底1101和第二衬底1102的外侧。另外，保护膜1116形成在起偏振片1107的表面上以缓解来自外部的冲击。
薄膜晶体管形成在像素部分1103中，可以使用根据该说明书公开的本发明的薄膜晶体管。
接线板1110通过FPC 1109连接到为第一衬底1101提供的连接端子1108。FPC 1109或者连接线配备有驱动电路1111(IC芯片等)，以及接线板1110配备有外部电路1112，例如控制电路或者电源电路。
冷阴极极管1113、反射板1114和光膜1115分别是充当光源的背光。通过玻璃框(bezel)1117保持和保护第一衬底1101、第二衬底1102、光源、接线板1110和FPC 1109。
(实施例2)
该实施例将示出在其上安装实施例1所述的显示器的电子器件.下面可以给出显示器安装在电子器件上的例子：电视装置、照相机例如数码相机、个人计算机、蜂窝电话装置等.然而，应用该说明书中公开的本发明的显示器件不局限于显示器安装在这些电子器件上的情况.
图12示出电视装置的一个例子。附图标记1201表示壳体；1202，显示部分；1203，扬声器；1204，操作部分；以及1205，视频输入端子。应用该说明书中公开的本发明的显示器用于显示部分1202。
图13A和13B示出数码相机的一个例子。图13A是示出从正面的数码相机的图，以及附图标记1301表示释放按钮；1302，主开关；1303，取景窗口；1304，频闪观测器；1305，透镜；以及1306，壳体。图13B是示出从后面的数码相机的图，以及附图标记1307表示取景器目镜；1308，监视器；以及1308和1310，操作按钮。应用该说明书公开的本发明的显示器用于监控器1308。
该说明书公开的本发明不仅可以应用于电视装置和数码相机，而且可以应用于具有显示部分和监控器的电子装置。
本发明基于2004年8月20日在日本专利局提交的日本专利申请序列号2004-241119，其全部内容在此引作参考。

Claims (11)

1.一种制造显示器件的方法，包括步骤：
在衬底上形成栅极；
在所述栅极上形成绝缘膜；
用有机试剂涂覆所述绝缘膜表面中至少与部分所述栅极叠盖的区域；
通过液滴排放方法在涂覆并残留有机试剂的区域以及所述绝缘膜中没有涂覆有机试剂的区域中排放流体，在所述流体中颗粒尺寸是大于等于1nm且小于等于100nm的导电微粒分散在有机溶剂中；
焙烧和淬火所述流体以形成源极和漏极；以及
形成半导体膜以便和所述源极、所述漏极以及夹在所述源极和漏极之间的曲线中的所述绝缘膜接触，
其中，和所述没有涂覆有机试剂的区域相比，涂覆有机试剂以便改善所述绝缘膜表面中的流体的湿润性。
2.根据权利要求1的制造显示器件的方法，其中，通过使用有机半导体形成所述半导体膜。
3.根据权利要求1的制造显示器件的方法，其中，在其间插入曲线而彼此相邻的所述源极和漏极的每个端子中之一通过凹入地弯曲来形成，而另一端子通过凸起地弯曲来形成。
4.根据权利要求1的制造显示器件的方法，其中，所述曲线是弯曲的间隔。
5.一种制造显示器件的方法，包括步骤：
在衬底上形成栅极；
形成栅绝缘膜以覆盖所述栅极；
在所述栅绝缘膜上形成第一半导体膜；
在所述第一半导体膜上形成包含杂质元素的第二半导体膜；
构图所述第一半导体膜和所述第二半导体膜以使每个都成为岛状；
用有机试剂涂覆所述岛状半导体膜表面中至少被部分所述栅极叠盖的区域；
通过液滴排放方法在涂覆并残留有机试剂的区域以及没有涂覆有机试剂的区域排放流体，在所述流体中颗粒尺寸是大于等于1nm且小于等于100nm的导电微粒分散在有机溶剂中；
焙烧和淬火所述流体以形成源极和漏极；以及
借助于所述源极和所述漏极作为掩模，通过干法刻蚀所述第二半导体膜形成源区和漏区，
其中，和所述没有涂覆有机试剂的区域相比，涂覆有机试剂以改善所述第二半导体膜表面中的流体的湿润性。
6.根据权利要求5的制造显示器件的方法，其中，所述栅绝缘膜是由第一层和形成在所述第一层上由不同于所述第一层的材料构成的第二层形成的。
7.根据权利要求5的制造显示器件的方法，其中，所述杂质元素是p型杂质元素。
8.根据权利要求5的制造显示器件的方法，其中，所述杂质元素是n型杂质元素。
9.根据权利要求5的制造显示器件的方法，其中，根据所述形成所述源极和所述漏极的方法以及所述形成所述源区和所述漏区的方法，形成夹在所述源极和漏极之间以及所述源区和漏区之间的曲线，
其中，在其间插入曲线而彼此相对的所述源极和漏极的侧边中之一通过凹入地弯曲来形成，而另一侧边通过凸起地弯曲来形成，
其中，在其间插入部分所述绝缘膜而与所述漏区的侧边相对的所述源区的侧边和所述源极的侧边具有相同的形状，以及
其中，所述漏区的所述侧边和所述漏极的侧边具有相同的形状。
10.根据权利要求9的制造显示器件的方法，其中，所述曲线是弯曲的间隔。
11.根据权利要求1或5的制造显示器件的方法，其中，所述导电微粒包括作为主要成分的银、金、铜、金和银的合金、金和铜的合金、银和铜的合金及金、银和铜的合金中的任何一种。
CN2005100920813A 2004-08-20 2005-08-19 具有半导体元件的显示器件及其制造方法 Expired - Fee Related CN1755943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004241119A JP4628040B2 (ja) 2004-08-20 2004-08-20 半導体素子を備えた表示装置の製造方法
JP241119/04 2004-08-20

Publications (2)

Publication Number Publication Date
CN1755943A CN1755943A (zh) 2006-04-05
CN1755943B true CN1755943B (zh) 2010-05-12

Family

ID=35908810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100920813A Expired - Fee Related CN1755943B (zh) 2004-08-20 2005-08-19 具有半导体元件的显示器件及其制造方法

Country Status (5)

Country Link
US (2) US7759735B2 (zh)
JP (1) JP4628040B2 (zh)
KR (1) KR101191279B1 (zh)
CN (1) CN1755943B (zh)
TW (1) TWI430450B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182237A1 (en) * 2001-03-22 2002-12-05 The Procter & Gamble Company Skin care compositions containing a sugar amine
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7622338B2 (en) 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7470604B2 (en) * 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
WO2007142273A1 (ja) * 2006-06-08 2007-12-13 International Business Machines Corporation 高熱伝導で柔軟なシート
JP4565573B2 (ja) * 2006-09-07 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法
JP5181587B2 (ja) * 2006-09-29 2013-04-10 大日本印刷株式会社 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
JP2010541255A (ja) * 2007-10-01 2010-12-24 コヴィオ インコーポレイテッド 輪郭設計された薄膜デバイス及び構造体
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP2009119395A (ja) * 2007-11-16 2009-06-04 Dainippon Screen Mfg Co Ltd 塗布システムおよび塗布方法
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5651961B2 (ja) * 2010-02-03 2015-01-14 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器
JP5771417B2 (ja) * 2010-03-26 2015-08-26 株式会社半導体エネルギー研究所 リチウム二次電池の電極の作製方法及びリチウムイオンキャパシタの電極の作製方法
WO2012002236A1 (en) 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
JP5351343B2 (ja) * 2011-01-13 2013-11-27 シャープ株式会社 半導体装置
KR101835005B1 (ko) * 2011-04-08 2018-03-07 삼성전자주식회사 반도체소자 및 그 제조방법
KR101947166B1 (ko) * 2012-11-19 2019-02-13 삼성디스플레이 주식회사 기판 및 상기 기판을 포함하는 표시장치
US9425090B2 (en) * 2014-09-19 2016-08-23 Infineon Technologies Austria Ag Method of electrodepositing gold on a copper seed layer to form a gold metallization structure
CN104409509A (zh) * 2014-10-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管
TW202129783A (zh) * 2016-08-24 2021-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196803A (zh) * 1995-07-31 1998-10-21 图象探索技术公司 改进的薄膜晶体管,其制作方法及装有此薄膜晶体管的矩阵显示器

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62247569A (ja) * 1986-04-18 1987-10-28 Matsushita Electric Ind Co Ltd 半導体装置
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
JPH0820643B2 (ja) 1989-08-29 1996-03-04 シャープ株式会社 アクティブマトリクス表示装置
JPH03159174A (ja) 1989-11-16 1991-07-09 Sanyo Electric Co Ltd 液晶表示装置
JPH06163584A (ja) 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd 薄膜トランジスタの製造方法
JPH07333648A (ja) 1994-06-07 1995-12-22 Mitsubishi Electric Corp 液晶表示装置およびその製法
US5814834A (en) * 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
JPH10170960A (ja) 1996-12-16 1998-06-26 Casio Comput Co Ltd パターン形成方法
JPH10209463A (ja) 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
KR100255592B1 (ko) 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
JPH1056193A (ja) 1997-05-09 1998-02-24 Semiconductor Energy Lab Co Ltd 半導体装置
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JPH11251259A (ja) 1998-03-04 1999-09-17 Seiko Epson Corp 半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法
JP4087949B2 (ja) 1998-05-20 2008-05-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6416583B1 (en) 1998-06-19 2002-07-09 Tokyo Electron Limited Film forming apparatus and film forming method
US6555420B1 (en) 1998-08-31 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing semiconductor device
KR100439944B1 (ko) * 1998-12-10 2004-11-03 엘지.필립스 엘시디 주식회사 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법
US6630274B1 (en) 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
US6573964B1 (en) * 1998-12-25 2003-06-03 Fujitsu Display Technologies Corporation Multidomain vertically aligned liquid crystal display device
US6891236B1 (en) 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6426595B1 (en) 1999-02-08 2002-07-30 Sony Corporation Flat display apparatus
US6265243B1 (en) * 1999-03-29 2001-07-24 Lucent Technologies Inc. Process for fabricating organic circuits
TWI243432B (en) 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
TW473800B (en) 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3918412B2 (ja) 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
CN1171188C (zh) 2000-10-27 2004-10-13 友达光电股份有限公司 薄膜晶体管平面显示器及其制作方法
WO2002067335A1 (fr) 2001-02-19 2002-08-29 International Business Machines Corporation Structure de transistor en couches minces, procede de fabrication d'une structure de transistor en couches minces, et dispositif d'affichage utilisant une structure de transistor en couches minces
JP3900248B2 (ja) 2001-03-30 2007-04-04 ハリマ化成株式会社 多層配線板およびその形成方法
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
US6870180B2 (en) * 2001-06-08 2005-03-22 Lucent Technologies Inc. Organic polarizable gate transistor apparatus and method
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
WO2003016599A1 (fr) * 2001-08-09 2003-02-27 Asahi Kasei Kabushiki Kaisha Element a semi-conducteur organique
JP2003133691A (ja) 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
EP1306909A1 (en) * 2001-10-24 2003-05-02 Interuniversitair Micro-Elektronica Centrum Ambipolar organic transistors
US6911675B2 (en) 2001-11-30 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and manufacturing method thereof
JP2003317945A (ja) 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
JP2003318401A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
JP2003318193A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
JP3965562B2 (ja) 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
KR100640210B1 (ko) * 2002-12-31 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4586345B2 (ja) * 2003-09-17 2010-11-24 ソニー株式会社 電界効果型トランジスタ
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
US8742421B2 (en) 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196803A (zh) * 1995-07-31 1998-10-21 图象探索技术公司 改进的薄膜晶体管,其制作方法及装有此薄膜晶体管的矩阵显示器

Also Published As

Publication number Publication date
US20060038174A1 (en) 2006-02-23
US7759735B2 (en) 2010-07-20
KR101191279B1 (ko) 2012-10-16
JP4628040B2 (ja) 2011-02-09
JP2006060060A (ja) 2006-03-02
US8003420B2 (en) 2011-08-23
KR20060050514A (ko) 2006-05-19
CN1755943A (zh) 2006-04-05
US20100279449A1 (en) 2010-11-04
TW200618306A (en) 2006-06-01
TWI430450B (zh) 2014-03-11

Similar Documents

Publication Publication Date Title
CN1755943B (zh) 具有半导体元件的显示器件及其制造方法
JP7039742B2 (ja) トランジスタ
CN1278429C (zh) 晶体管、集成电路、电光装置、电子设备及其制造方法
JP2022084602A (ja) 表示装置
US6864133B2 (en) Device, method of manufacturing device, electro-optic device, and electronic equipment
TWI548054B (zh) 顯示裝置
US8183135B2 (en) Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film
KR100614074B1 (ko) 박막 디바이스의 제조 방법 및 트랜지스터의 제조 방법
CN1913146A (zh) 薄膜导体及其制造方法
US20090206342A1 (en) Display device
KR20090024092A (ko) 박막 트랜지스터의 제작 방법, 및 표시 장치의 제작 방법
WO2010029866A1 (en) Display device
CN101043047A (zh) 显示装置及其制造方法
CN103367455A (zh) 半导体器件和薄膜晶体管
KR20100029038A (ko) 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
US8378348B2 (en) Semiconductor element and method for manufacturing the same
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
TWI394281B (zh) 薄膜電晶體、薄膜電晶體面板及其製造方法
TW200539287A (en) Semiconductor device and manufacturing method thereof, integrated circuit, electro-optic device, and electronic equipment
US7777224B2 (en) Semiconductor device and method of manufacturing the same
EP1956656A2 (en) Thin film transistor array panel and method for manufacturing the same
US20200388709A1 (en) Thin film transistor, method for manufacturing same, and display apparatus
JP3197723B2 (ja) 液晶表示装置
KR20010003757A (ko) 박막 트랜지스터 액정 표시 소자의 오믹 콘택층 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20180819