CN1783457A - 集成电路结构及其制造方法与集成电路记忆体元件 - Google Patents

集成电路结构及其制造方法与集成电路记忆体元件 Download PDF

Info

Publication number
CN1783457A
CN1783457A CN200510051071.5A CN200510051071A CN1783457A CN 1783457 A CN1783457 A CN 1783457A CN 200510051071 A CN200510051071 A CN 200510051071A CN 1783457 A CN1783457 A CN 1783457A
Authority
CN
China
Prior art keywords
dielectric layer
top surface
band gap
basal surface
intermediate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510051071.5A
Other languages
English (en)
Other versions
CN100397619C (zh
Inventor
王嗣裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1783457A publication Critical patent/CN1783457A/zh
Application granted granted Critical
Publication of CN100397619C publication Critical patent/CN100397619C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation

Abstract

本发明是关于一种集成电路结构及其制造方法与集成电路记忆体元件。该集成电路结构，包括在基底上的底介电层、中间介电层、顶介电层。中间介电层带有底表面和顶表面，包括多种材料。在底表面和顶表面之间的多种材料中的至少两种组成元素其组成元素浓度曲线是不一致的，以引起底表面和顶表面之间能带间隙的变化。该能带间隙的变化在底表面和顶表面之间建立电场，而阻止电荷朝底表面和顶表面中的至少一个运动，从而避免造成电荷逸失。

Description

集成电路结构及其制造方法与集成电路记忆体元件
技术领域
本发明涉及一种集成电路结构，特别是涉及一种电荷捕捉介电结构和基于此结构的非挥发性记忆体。
背景技术
可电程序化以及可抹除的非挥发性记忆体技术是基于称为EEPROM和快闪式记忆体(flash memory)的电荷储存结构，它在各种现代应用中被广泛使用。许多记忆胞结构使用于EEPROM和快闪式记忆体中。随着集成电路的尺寸缩小，因为制程过程可微小化和可简单化，人们对基于电荷捕捉介电层的记忆胞结构表现出更大的兴趣。举例而言，基于电荷捕捉介电层的记忆胞结构包括业界所称的NROM、SONOS和PHINES结构。这些记忆胞结构透过将电荷捕捉在诸如氮化硅的电荷捕捉介电层里来储存资料。当捕捉到负电荷时，记忆胞的启始电压(threshold voltage)会增加。透过从电荷捕捉层移走负电荷可降低记忆胞的启始电压。
用于非挥发性记忆体中的电荷捕捉结构会有资料保存的问题。对于商业化产品来说，人们会期望这种元件能保持资料至少10年而不消失。但是，由于材料缺陷在长期使用后的积聚，或结构固有的缺陷，这种元件会出现已捕捉电荷逸失的问题。
因此，提供适用于非挥发性记忆体的电荷捕捉结构，且其具有已改善的电荷保持特性，是众人所期待的。
有鉴于上述现有的集成电路结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的集成电路结构，能够改进一般现有的集成电路结构，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的集成电路结构存在的缺陷，而提供一种新的集成电路结构，所要解决的技术问题是使其能带间隙的变化在底表面和顶表面之间建立电场，而阻止电荷朝底表面或顶表面中的至少一个运动，从而避免造成电荷的逸失，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路结构的制造方法，其包括以下步骤：在一基底上形成一底介电层；在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，而且在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的，以引起该底表面和该顶表面之间能带间隙的变化，而在该底表面和该顶表面之间建立电场，以阻止电荷朝该底表面和该顶表面中的至少一个运动；以及在该中间介电层上形成该顶介电层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路结构的制造方法，其中所述的底介电层和该顶介电层的特征在于，在该中间介电层的该底表面和该顶表面的界面各自具有一第一能带间隙和一第二能带间隙，其中该第一、该第二能带间隙大于该中间介电层的最大能带间隙。
前述的集成电路结构的制造方法，其中所述的能带间隙的变化包括一最小能带间隙，且其与该顶表面和该底表面的至少一个隔开，以及一最大能带间隙，其靠近该顶表面和该底表面的至少一个。
前述的集成电路结构的制造方法，其中所述的能带间隙的变化包括一最小能带间隙，且其与该顶表面和该底表面隔开，以及一第一最大能带间隙，其靠近该顶表面，以及一第二最大能带间隙其靠近该底表面。
前述的集成电路结构的制造方法，其中所述的中间介电层的该能带间隙变化从该顶表面与该底表面的一个单调地增加到另一个。
前述的集成电路结构的制造方法，其中所述的材料包括硅、氧和氮。
前述的集成电路结构的制造方法，其中所述的中间介电层包括氮氧化硅。
前述的集成电路结构的制造方法，其中所述的中间介电层的形成包括经由原子层沉积，沉积一个或多个膜层。
前述的集成电路结构的制造方法，其中所述的中间介电层的形成包括在该底介电层上形成一二氧化硅层，将该二氧化硅层的顶表面暴露在氮化源环境中，以在靠近该顶表面的引入氮浓度。
前述的集成电路结构的制造方法，其中所述的中间介电层的形成包括在该底介电层上形成一氮氧化硅层，将该氮氧化硅层的该顶表面暴露在氮化源环境中，以增加靠近该顶表面的氮浓度。
前述的集成电路结构的制造方法，其中所述的中间介电层的形成包括在该底介电层上形成一第一氮氧化硅膜，在该第一氮氧化硅膜上形成一氮化硅膜，并对第一、第二膜进行退火。
前述的集成电路结构的制造方法，其中所述的中间介电层的形成包括形成一系列具有该些材料而组成元素浓度不相同的膜。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构的制造方法，其包括以下步骤：在一基底上形成一底介电层；在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，且其包括多数种材料，在该底表面和该顶表面之间的该些材料中的至少两种组成元素在各自组成元素浓度曲线是不一致的；以及在该中间介电层上形成一顶介电层，其中该中间介电层包括氮氧化硅，且其中靠近该底介电层界面的氧的浓度高于靠近该顶介电层界面的浓度，靠近该顶介电层界面的氮的浓度高于靠近该底介电层界面的浓度。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构的制造方法，其包括以下步骤：在一基底上形成一底介电层；在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，其包括多数种材料，在该底表面和该顶表面之间的该些材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及在该中间介电层上形成一顶介电层，其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构的制造方法，其包括以下步骤：在一基底上形成一底介电层；在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，其包括多数种材料，在该底表面和该顶表面之间的该些材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及在该中间介电层上形成顶介电层，其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构的制造方法，其包括以下步骤：在一基底上形成一底介电层；在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，其包括多数种材料，在该底表面和该顶表面之间的该些材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及在该中间介电层上形成一顶介电层，其中具有趋向减少能带间隙的组成元素浓度曲线的组成元素浓度包括一最大浓度，其与该顶表面和该底表面隔开，以及一第一最小浓度，其靠近该顶表面，以及一第二最小浓度，其靠近该底表面。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构的制造方法，其包括以下步骤：在一基底上形成一底介电层；在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，其包括多数种材料，在该底表面和该顶表面之间的该些材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及在该中间介电层上形成一顶介电层，其中具有趋向增加能带间隙的组成元素浓度曲线的组成元素浓度包括一最小浓度，其与该顶表面和该底表面隔开，以及一第一最大浓度，其靠近该顶表面，以及一第二最大浓度，其靠近该底表面。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构，其包括：在一基底上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，而且在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的，以引起该底表面和该顶表面之间能带间隙的变化，而在该底表面和该顶表面之间建立电场，以阻止电荷朝该底表面和该顶表面中的至少一个运动；以及在该中间介电层上的一顶介电层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路结构，其中所述的底介电层和该顶介电层，在该中间介电层的该底表面和该顶表面的界面各自具有一第一能带间隙和一第二能带间隙，其中该第一、该第二能带间隙大于该中间介电层的最大能带间隙。
前述的集成电路结构，其中所述的能带间隙的变化包括一最小能带间隙，且其与该顶表面和该底表面的至少一个隔开，以及一最大能带间隙，其靠近该顶表面和该底表面的至少一个。
前述的集成电路结构，其中所述的能带间隙的变化包括一最小能带间隙，且其与该顶表面和该底表面隔开，以及一第一最大能带间隙，其靠近该顶表面，以及一第二最大能带间隙其靠近该底表面。
前述的集成电路结构，其中所述的穿过该中间介电层的该能带间隙变化从该顶表面与该底表面的一个单调地增加到另一个。
前述的集成电路结构，其中所述的材料包括硅、氧和氮。
前述的集成电路结构，其中所述的中间介电层包括氮氧化硅。
前述的集成电路结构，其中所述的中间介电层包括氮氧化硅，且其中靠近该底介电层界面的氧的浓度高于靠近该顶介电层界面的浓度，靠近该顶介电层界面的氮的浓度高于靠近该底介电层界面的浓度。
前述的集成电路结构，其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在该第二半部分中高于在该第一半部中。
前述的集成电路结构，其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在该第一半部分中高于在该第二半部中。
前述的集成电路结构，其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在该第一半部分中高于在该第二半部中。
前述的集成电路结构，其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在该第二半部分中高于在该第一半部中。
前述的集成电路结构，其中所述的中间介电层包括多数层膜层，且该些膜层具有该些材料的不同的组成元素浓度。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构，其包括：在一基底上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种组成元素中的至少两种其各自组成元素浓度曲线是不一致的；以及在该中间介电层上的一顶介电层，其中该中间介电层包括氮氧化硅，且其中靠近该底介电层界面的氧的浓度高于靠近该顶介电层界面的浓度，靠近该顶介电层界面的氮的浓度高于靠近该底介电层界面的浓度。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构，其包括：在一基底上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及在该中间介电层上的一顶介电层，其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构，其包括：在一基底上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及在该中间介电层上的一顶介电层，其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带量间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构，其包括：在一基底上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及在该中间介电层上的一顶介电层，其中具有趋向减少能带间隙的组成元素浓度曲线的组成元素浓度包括一最大浓度，其与该顶表面和该底表面隔开，以及一第一最小浓度，其靠近该顶表面，以及一第二最小浓度，其靠近该底表面。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路结构，其包括：在一基底上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及在该中间介电层上的一顶介电层，其中具有趋向增加能带间隙的组成元素浓度曲线的组成元素浓度包括一最大浓度，其与该顶表面和该底表面隔开，以及一第一最小浓度，其靠近该顶表面，以及一第二最小浓度，其靠近该底表面。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：一基底；位于该基底里，且被一通道区分开的一源极区和一汲极区；在该基底及该通道区上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，而且在该底表面和该顶表面之间的多种材料中的至少两种其各自组成元素浓度曲线是不一致的，以引起该底表面和该顶表面之间能带间隙的变化，而在该底表面和该顶表面之间建立电场，以阻止电荷朝该底表面和该顶表面中的至少一个运动；在该中间介电层上的一顶介电层；以及在该顶介电层上的一闸极。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路记忆体元件，其中所述的底介电层和该顶介电层的特征在于，在该中间介电层的该底表面和该顶表面的界面各自具有一第一能带间隙和一第二能带间隙，其中该第一、该第二能带间隙大于该中间介电层的最大能带间隙。
前述的集成电路记忆体元件，其中所述的能带间隙的变化包括一最小能带间隙，且其与该底表面隔开，以及一最大能带间隙，其靠近该顶表面。
前述的集成电路记忆体元件，其中所述的能带间隙的变化包括一最大能带间隙，且其与该底表面隔开，以及一最小能带间隙，其靠近该顶表面。
前述的集成电路记忆体元件，其中所述的能带间隙的变化包括一最小能带间隙，且其与该顶表面和该底表面隔开，以及一第一最大能带间隙，其靠近该顶表面，以及一第二最大能带间隙其靠近该底表面。
前述的集成电路记忆体元件，其中所述的穿过该中间介电层的该能带间隙变化从该顶表面与该底表面的一个单调地增加到另一个。
前述的集成电路记忆体元件，其中所述的材料包括硅、氧和氮。
前述的集成电路记忆体元件，其中所述的中间介电层包括氮氧化硅。
前述的集成电路记忆体元件，其中所述的中间介电层包括氮氧化硅，且其中靠近该底介电层界面的氧的浓度高于靠近该顶介电层界面的浓度，靠近该顶介电层界面的氮的浓度高于靠近该底介电层界面的浓度。
前述的集成电路记忆体元件，其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在该第二半部分中高于在该第一半部中。
前述的集成电路记忆体元件，其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在该第一半部分中高于在该第二半部中。
前述的集成电路记忆体元件，其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在该第一半部分中高于在该第二半部中。
前述的集成电路记忆体元件，其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在该第二半部分中高于在该第一半部中。
前述的集成电路记忆体元件，其中所述的中间介电层包括多数层膜层，且该些膜层具有该些组成元素的不同的组成元素浓度。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：一基底；位于该基底里，且被一通道区分开的一源极区和一汲极区；在该基底及该通道区上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；在该中间介电层上的一顶介电层；以及在该顶介电层上的一闸极基底，其中该中间介电层包括氮氧化硅，其中靠近该底介电层界面的氧的浓度高于靠近该顶介电层界面的浓度，靠近该顶介电层界面的氮的浓度高于靠近该底介电层界面的浓度。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：一基底；位于该基底里，且被一通道区分开的一源极区和一汲极区；在该基底及该通道区上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；在该中间介电层上的一顶介电层；以及在该顶介电层上的一闸极，其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：一基底；位于该基底里，且被一通道区分开的一源极区和一汲极区；在该基底及该通道区上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；在该中间介电层上的一顶介电层；以及在该顶介电层上的一闸极，
其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：一基底；位于该基底里，且被一通道区分开的一源极区和一汲极区；在该基底及该通道区上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；在该中间介电层上的一顶介电层；以及在该顶介电层上的一闸极，其中具有趋向减少能带间隙的组成元素浓度曲线的组成元素浓度包括一最大浓度，其与该顶表面和该底表面隔开，以及一第一最小浓度，其靠近该顶表面，以及一第二最小浓度，其靠近该底表面。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：位于该基底里，且被一通道区分开的一源极区和一汲极区；在该基底及该通道区上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；在该中间介电层上的一顶介电层；以及在该顶介电层上的一闸极，其中具有趋向增加能带间隙的组成元素浓度曲线的组成元素浓度包括一最小浓度，其与该顶表面和该底表面隔开，以及一第一最大浓度，其靠近该顶表面，以及一第二最大浓度，其靠近该底表面。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：一基底；位于该基底里，且被一通道区分开的一源极区和一汲极区；位于该通道区上的一穿隧介电层；位于该穿隧介电层上的一浮置闸极结构；在该基底及该浮置闸极结构上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，其中该中间介电层包括氮氧化硅，其中靠近该顶介电层界面的氧的浓度高于靠近该底介电层界面的浓度，靠近该底介电层界面的氮的浓度高于靠近该顶介电层界面的浓度。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：一基底；位于该基底里，且被一通道区分开的一源极区和一汲极区；位于该通道区上的一穿隧介电层；位于该穿隧介电层上的一浮置闸极结构；在该基底及该浮置闸极结构上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：一基底；位于该基底里，且被一通道区分开的一源极区和一汲极区；位于该通道区上的一穿隧介电层；位于该穿隧介电层上的一浮置闸极结构；在该基底及该浮置闸极结构上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；在该中间介电层上的一顶介电层；以及在该顶介电层上的一闸极，其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：一基底；位于该基底里，且被一通道区分开的一源极区和一汲极区；位于该通道区上的一穿隧介电层；位于该穿隧介电层上的一浮置闸极结构；在该基底及该浮置闸极结构上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；在该中间介电层上的一顶介电层；以及在该顶介电层上的一闸极，其中具有趋向减少能带间隙的组成元素浓度曲线的组成元素浓度包括一最大浓度，其与该顶表面和该底表面隔开，以及一第一最小浓度，其靠近该顶表面，以及一第二最小浓度，其靠近该底表面。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路记忆体元件，其包括：一基底；位于该基底里，且被一通道区分开的一源极区和一汲极区；位于该通道区上的一穿隧介电层；位于该穿隧介电层上的一浮置闸极结构；在该基底及该浮置闸极结构上的一底介电层；在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，其中具有趋向增加能带间隙的组成元素浓度曲线的组成元素浓度包括一最小浓度，其与该顶表面和该底表面隔开，以及一第一最大浓度，其靠近该顶表面，以及一第二最大浓度，其靠近该底表面。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
本发明提供了一种集成电路结构和集成电路结构的制造方法，该结构包括在基底上的底介电层、中间介电层、顶介电层。中间介电层带有底表面和顶表面，其包括多种材料。在底表面和顶表面之间的多种材料中，其中至少两种组成元素的组成元素浓度曲线是不一致的，以引起底表面和顶表面之间能带间隙的变化。该能带间隙的变化在底表面和顶表面之间建立电场，而阻止电荷朝底表面或顶表面中的至少一个运动，从而避免造成电荷的逸失。在此结构的实施例里，底介电层和顶介电层的特征在于，中间介电层的底表面和顶表面的界面其各自能带间隙大于中间介电层的最大能带间隙，在某些实施例里，则会大于中间介电层在这些界面处的能带间隙准位。在集成电路结构的不同实施例中，则提供了能带间隙的变化，包括最小能带间隙，其与底表面和顶表面隔开，例如在中间介电层的中心区；最大能带间隙靠近底表面和顶表面两者。在其他实施例中，则提供了能带间隙的变化，包括最小能带间隙，其靠近中间介电层的顶表面，以及最大能带间隙，其靠近底表面，反之亦然。在某些实施例里，能带间隙的变化是从底表面和顶表面的一个到另一个充分地单调增加的。
集成电路结构是用于非挥发性电荷储存快闪式记忆体元件里的实施例，其中中间介电层当作电荷储存层。另在其他实施例里，集成电路结构是用在浮动闸极记忆胞里的多晶硅间介电层。因此，技术描述的实施例包括由上述底介电层、中间介电层、顶介电层构成的单一的记忆胞。
适于中间介电层的材料包括硅、氧、氮的组合物，如氮氧化硅SiOxNy，其中x和y是可变的。举例而言，材料的安排是：中间介电层的前半部分靠近趋于减少能带间隙(如同氮氧化硅里的氮)的材料顶介电层，其组成元素浓度大于靠近底介电层的中间介电层的后半部分的组成元素浓度；从而，趋于增加能带间隙(如同氮氧化硅里的氧)的组成元素浓度低于靠近顶介电层的中间介电层的前半部分的组成元素浓度，高于靠近底介电层的中间介电层的后半部分的组成元素浓度。举例而言，对于包括硅、氧、氮组合物的实施例，氧的浓度从中间介电层的底表面到中间介电层的顶表面是减少的，氮的浓度从中间介电层的底表面到中间介电层的顶表面是增加的。这种结构阻止电荷向中间介电层的底表面运动。又在另一个实施例里，材料的安排是：最大能带间隙靠近中间介电层的顶表面，且最小能带间隙靠近中间介电层的底表面，从而阻止电荷向中间介电层的顶表面运动。材料也可以安排成：藉由在中间介电层的中心区建立最小能带间隙，其最大能带间隙靠近其顶表面和底表面，从而阻止电荷向顶表面和底表面运动。
此处描述的结构其中间介电层的制造方法包括：使用诸如原子层沉积、化学气相沉积等等的技术，沉积一系列具有不同组成元素浓度以及/或是不同材料组合物的的薄膜。在中间介电层包括氮氧化硅的实施例里，制造方法包括：用具有名义(nominal)上的组成元素浓度的硅、氧、氮形成氮氧化硅的第一膜层，接着把第一膜层暴露在氮中，而使氮合并进入到靠近中间介电层的顶表面的结构里去。所得的结构可以进行退火，以使组成元素浓度分布曲线平滑。在另一个实施例里，其中间介电层包括氮氧化硅，制造方法包括：在底介电层形成氮氧化硅的第一膜层，在第一膜层上形成氮化硅的膜层，接着进行第一、第二膜层的退火，以平滑氮氧化硅和氮化硅之间的过渡区域。
综上所述，本发明特殊结构的集成电路结构及其制造方法与集成电路记忆体元件，其具有已改善的电荷保持特性。其具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、制造方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的集成电路结构具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举出多个较佳实施例，并配合附图，详细说明如下。
附图说明
图1是包括电荷储存记忆胞的集成电路的方块简图，其中的记忆胞包括具有能带间隙梯度的介电层，以阻止电荷逸失。
图2是电荷储存记忆胞的简图，其包括具有能带间隙梯度的介电层，以阻止电荷逸失。
图3是习知电荷捕捉介电结构的能带间隙简图。
图4是电荷捕捉介电结构的能带间隙简图，其包括具有能带间隙梯度的中间介电层，以阻止电荷逸失。
图5是为了描述电荷捕捉介电结构的制造方法的简图，该结构包括具有能带间隙梯度的中间介电层，以阻止电荷逸失。
图6是另一个为了描述电荷捕捉介电结构的制造方法的简图，该结构包括具有能带间隙梯度的中间介电层，以阻止电荷逸失。
图7是在简化实施例里中，在电荷捕捉介电结构里中，从中间介电层的底表面到其顶表面的组成元素浓度图。
图8是电荷捕捉介电结构的简化能带间隙图，该结构包括中间介电层，其中心区能带间隙最小，其底表面和顶表面能带间隙最大，以阻止电荷逸失。
图9是浮动闸极记忆胞的简图，该记忆胞包括具有能带间隙梯度的介电层，以阻止电荷逸失。
100：记忆体阵列                101：页/列解码器
102：字元线                    103：行解码器
104：行解码器                  105：汇流排
106：区块                      107：资料汇流排
108：供应电压源                109：状态机
111：资料输入线                112：资料输出线
200、900：基底                 201、501、601、901：源极/汲极
202、502、602、902：汲极/源极  203：闸极
205、215：电荷捕捉             210、503、603、906：底介电层
211、907：中间介电层           212、505、605、908：顶介电层
300、302、304、306、400、402、404、805：传导带
301、303、305、307、401、403、405、803：价带
308、309、310、311、410、411、412、413：箭头
406、407、800、801：界面       500、600：通道区
504、504a、604a、604b：膜层    506、606：闸极
604：介电层                    700、701：组成元素浓度曲线
804、806：点               903：穿隧介电层
904：浮置闸极              909：控制闸极
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的集成电路结构及其制造方法与集成电路记忆体元件其具体实施方式、结构、制造方法、步骤、特征及其功效，详细说明如后。
请参阅图1所示，是包括电荷储存记忆胞的集成电路的方块简图。集成电路包括：记忆体阵列100其使用具有电荷捕捉介电结构的电荷捕捉记忆胞，且此结构具有能带间隙的梯度。另一种集成电路包括具有多晶硅间介电结构的浮动闸极记忆胞，且此结构包括具有能带间隙梯度的中间介电层。能带间隙梯度在平衡的情况下会建立一个弱电场，阻止电荷逸失，改进记忆体元件的电荷保持力和持久力。页/列解码器101藕合到多个字元线(Word line)102，字元线102沿着记忆体阵列100的列排列。行解码器103藕合到多个位元线104，位元线104沿着记忆体阵列100的行排列。位址提供于汇流排105上且提供至行解码器103和页/列解码器101。在区块106的结构中，感应放大器和资料输入结构透过资料汇流排107藕合到列解码器103。透过资料输入线111将资料从位于集成电路的输入/输出埠，提供至位于区块106中的资料输入结构。透过资料输出线112，将资料从位于区块106中的感应放大器供给至位于集成电路上的输入/输出埠。
控制阵列100里的记忆胞的读取、程序化、抹除的资源包含在晶片上。这些资源包括：由区块108代表的读取/抹除/程序化供应电压源、藕合到阵列100的状态机109、解码器101、103和在集成电路上参与元件操作的其他电路。
在不同实施例里，供应电压源(区块108)用电荷泵、电压调整器、电压分配器和此技艺里所知的同样物件来实现，用于提供不同电压，包括用在读取、程序化、抹除操作里的负电压。
状态机109支援读取、程序化、抹除操作。状态机109可以用此技艺里所知的特殊目的的逻辑电路来实现。在另外的实施例里，控制器包括一般目的的处理器，其可以在同样的集成电路上实现，其运行电脑程式来控制元件的操作。在其他实施例里，可以用特殊目的的逻辑电路和一般目的的处理器的组合来实现状态机。
请参阅图2所示，是具有电荷捕捉介电层的电荷捕捉记忆胞的简图，该介电层具有能带间隙梯度，且该电荷捕捉记忆胞适于用在图1所示的集成电路里。记忆胞配置在半导体基底200。记忆胞包括由各自扩散区形成的源极/汲极201和汲极/源极202，且彼此被基底200里的通道分开。闸极203置于在通道上面。在一代表性的实施例里，通道长度可以是0.25微米或更小，此尺寸可为集成电路制程中的最小的尺寸。电荷储存元件包括中间介电层211，其被底介电层210隔离，且底介电层210包括绝缘材料，例如氧化硅、氮氧化硅，且底介电层210位于包括有记忆胞的通道区的基底200区域以及中间介电层211之间。此外，中间介电层211，其被位于闸极203和中间介电层211之间的顶介电层212隔离。一般来说，顶和底介电层的厚度在30至120埃的范围，其取决于选择的操作安排，不过在有些记忆胞实施例中，可应用其他的绝缘体尺寸。
此实施例里的中间介电层包括含有硅、氮、氧的组合物，组成氮氧化硅结构，其中氧和氮的浓度在顶和底绝缘体210和212间的不同元件厚度里是不同。在其他实施例里，可以用其他电荷捕捉组合物，诸如Al2O3，HfOx、ZrOx或其他氧化金属，形成记忆胞，该记忆胞具有不同组成元素浓度建立能带间隙梯度。电荷捕捉层可以如所示的连续穿过通道的长度，或由多个隔离的电荷捕捉材料口袋组成。由电荷捕捉205、215代表的负电荷依不同程式过程里的热电子注射、F-N穿隧及直接穿隧，在电荷捕捉层被捕捉。
用于介电层210、211、212的材料可以在同位蒸汽生产ISSG方法里，由标准热二氧化硅生长方法形成，伴随着或接着将其暴露在NO或N2O，经过化学气相沉积CVD，透过电浆加强化学气相沉积PECVD，透过四乙氧基硅烷TEOS CVD，透过高密度电浆化学气相沉积HPCVD和其他方法。另外，材料可以透过应用溅镀法、脉冲气相沉积PVD、喷气气相沉积JVD和原子层沉积ALD形成。关于不同可能的沉积的背景资讯，见：
Rossnagel，S.M.等着：“从PVD到CVD到ALD用于内连线和相关应用”，内连线技术会议，2001。IEEE2001国际学报，2001年6月4至6号，第3至5页。
Jelinek M等着，“混合PLD技术用于富氮CN层”，镭射和电光，欧洲，2000年9月10至15号会议文摘，第1页。
Wang，X.W.等人，“藉由气相沉积于硅上生成的超薄氮化硅膜”，超大规模集成电路技术、系统和应用，1995，技术论文学报，1995年5月31号至6月2号国际论坛，第49至52页。
请参阅图3所示，是先前技术的电荷储存结构的简化能带图，该结构包括含有二氧化硅(顶氧)的顶层和含有二氧化硅(底氧)的基底。在绘示实施例里，电荷储存层是氮化硅或氮氧化硅，且沿着此层的宽度，其基本上具有一致的组合物。因此，顶氧化物层的传导带300和价带301被约9电子伏(下称eV)隔开。同样地，底氧化物层的传导带302和价带303被约9eV隔开。设计此电荷储存层以便其价带和传导带间的能带间隙少于顶氧化物层的，以及少于底氧化物层的。在一实施例中，电荷储存层包括纯氮化硅，则能带间隙约是5.3eV(传导带304和价带305)。氮化硅的传导带304的能阶比在实施例里，顶氧化物层和底氧化物层使用的纯二氧化硅的低约1eV。氮化硅的价带305的能阶比此实施例顶氧化物层和底氧化物层使用的纯二氧化硅的低约2.7eV(电洞具有相反极性)。在电荷储存层包括氮氧化硅SiOxNy的实施例里，能带间隙随着氧和氮的浓度而变，且其浓度处于第一标准(1evel)与第二标准之间，其中第一标准少于纯二氧化硅的能带间隙(9eV)，而第二标准高于纯氮化硅的能带间隙(5.3eV)的层之间。因此，氮氧化硅电荷捕捉层具有传导带306和价带307，其被诸如7eV的能带间隙隔开。电荷逸失的一个机制包括电子(负电)从阱(trap)中被激发到传导带306，沿着传导带的水平能阶(箭头308)运动到与底氧化物层的界面，在那里它们能跳到(箭头309)底氧化物层的较高位阶的传导带，传导到基底。电荷逸失的一个机制包括洞(正电)从阱中被激发到价带307，沿着价带的水平能阶(箭头310)运动到与底氧化物层的界面，在那里它们能跳到(箭头311)底氧化物层的较低位阶的传导带，传导到基底。
请参阅图4所示，是具有能带间隙梯度的电荷储存结构其平衡状态的能阶简图。尽管可使用其他绝缘体，绘示的实施例里的结构包括含有二氧化硅(顶氧化物层)的顶层和含有二氧化硅(底氧化物层)的底层。绘示的实施例里的电荷储存层包括氮氧化硅，其沿着宽度具有不同浓度的氮和氧。因此，顶氧化物层的传导带400和价带401被约9eV隔开。底氧化物层的传导带402和价带403也被约9eV隔开。电荷储存层的传导带404和价带405是倾斜的，靠近界面406与顶氧化物层的界面的能带间隙是5.3eV，或根据界面处的组成元素浓度而更高，靠近界面407与底氧化物层的界面的能带间隙低于9eV。电子(负电)被激发到传导带404，逆着弱电场传导(箭头410)，能带间隙在到达407与底氧化物层的界面前建立梯度，因此不可能逸失。同样地，电洞(正电)被激发到传导带405，逆着弱电场传导(箭头411)，能带间隙在到达407与底氧化物层的界面前建立梯度。因此，此机制下，电子和电洞都不大可能提供由点状箭头412和413代表的逸失电流。
请参阅图5所示，是带有电荷储存层的电荷储存记忆胞，该电荷储存层具有能带间隙梯度。一个记忆胞包括电荷储存层，该电荷储存层包括源极/汲极区501和汲极/源极区502，其被半导体基底里的通道区500分开。电荷储存结构包括第一介电层503(底介电层)，包含膜层504和504a(电荷储存层)的第二介电层，闸极506下的第三介电层505(顶介电层)。第一介电层503使用二氧化硅层较佳，由热氧化形成。其他实施例包括氮化的二氧化硅或氮氧化硅材料，其用于底介电层。膜层504a较佳是氮氧化硅，其藉由沉积形成，以使位于底介电层界面的能带间隙小于底介电层。膜层504a具有增加的氮浓度，其藉由用氮化处理已沉积的氮氧化硅材料而形成，诸如电浆氮化方法。第二介电层的膜层504顶表面的热处理，在氮的环境里导致氮并入的方法，也可用来在氮氧化硅膜504里提供膜层504a。在氮化处理后可以进行热退火过程以恢复由电浆所造成的损伤、并使得在电荷储存层的材料分布里产生更一致的斜率。热退火温度是从800℃到1100℃，用于快速热处理的时间范围从10秒到120秒，用于炉管热处理的为从10分钟到1小时，这两个是处理参数的示例。退火周围环境可以只包括惰性气体或氧气和惰性气体的混合物。第三介电层是二氧化硅层较佳，由热氧化形成。其他的实施例包括氮化的二氧化硅或氮氧化硅材料。选择此材料以使电荷储存层(第二介电层)里的能带间隙小于靠近与顶氧化物层界面的顶氧化物层的能带间隙，并且小于靠近与底氧化物层界面的底氧化物层的能带间隙。另外，组成元素浓度随着电荷储存层而变，建立倾斜的传导带或倾斜的价带，或两者兼备，而使建立的弱电场阻止电荷逸失。举例而言，膜层504a里的氮平均浓度大于最靠近所绘示的实施例里的底氧化物层的电荷储存层的膜层504里的氮平均浓度。
请参阅图6所示，是带有电荷储存层的电荷储存记忆胞，该电荷储存层具有能带间隙梯度。一个记忆胞包括电荷储存层，该电荷储存层包括源极/汲极区601和汲极/源极区602，其被半导体基底里的通道区600分开。电荷储存结构包括第一介电层603(底介电层)，包含层膜604a和604b(电荷储存层)的第二介电层604，闸极606下的第三介电层605(顶介电层)。第一介电层603是二氧化硅层较佳，由热氧化形成。其他实施例包括氮化的二氧化硅或氮氧化硅材料，其用于底介电层。此实施例里的第二介电层604包括两个膜：604a和604b，包括不同的化合物。第二介电层604包括氮氧沉积的第一膜层604a，其能带间隙在5.3eV到9eV之间，沉积的第二膜层604b包括薄的氮化硅，能带间隙约5.3eV。在另一个制程中，氮氧膜604a由第一介电层603的表面氮化处理形成，在另一个制程中，氮化硅膜604b包括一个或多个具有不同氧、氮浓度的氮氧膜。在其他实施例里，可以使用多个包括氮氧化硅的膜，且当其形成时，氮的浓度可成功地连续增加。在形成第二介电层的后，可进行热退火过程，而使氧和氮的分布产生更一致的斜率。热退火较佳温度是从800℃到1100℃，用于快速热处理的时间范围从10秒到120秒，用于炉管热处理的为从10分钟到1小时。退火周围环境只包括惰性气体或氧气添加到惰性气体。第三介电层605是二氧化硅层较佳，由热氧化形成。其他的实施例包括二氧化氮硅或氮氧化硅。选择此材料可使电荷储存层(第二介电层)里的能带间隙变化，并且使其小于顶氧化物层界面的顶氧化物层的能带间隙，以及小于底氧化物层界面的底氧化物层的能带间隙。
请参阅图7所示，是尝试地绘示组成元素浓度曲线对用于电荷储存结构的微量氧700和微量氮701随深度变化的关系图，此电荷储存结构是如图4至6所示，其包括氮氧化硅。尽管在实际实施例里，组成元素浓度曲线可能不那么直，可能不是单调的，较佳的是：氮的浓度从靠近介电层底表面的最小处增加到靠近顶表面的最大处，氧的浓度从靠近介电层底表面的最大处减少到靠近顶表面的最小处。一般所知的是，根据在介电层底部的电荷储存结构的制造方法，在底表面可能会有氮的累积。但是，可以控制氮和氧的浓度分布，克服该累积效应，以形成具有能带间隙梯度的结构，其足以阻止界面底氧化物层的电荷逸失。
请参阅图8所示，是另一个记忆胞实施例，包括一介电结构，其可阻止具有顶介电层的界面800和具有底介电层的界面801两者的电荷逸失。因此，在绘示的实施例里，电荷储存层的价带为803，在其靠近层中间的点804具有最小能带间隙；在最小能带间隙点的任一边，诸如在其与顶介电层的界面800或其附近，或在与底介电层的界面801及其附近，具有最大能带间隙。同样地，电荷储存层的传导带805在靠近层中间的点806具有最小能带间隙，在最小能带间隙点的任一边，诸如在与顶介电层的界面800或其附近，或在与底介电层的界面801及其附近，具有最大能带间隙。根据所使用的生制程技术和特殊目的的需求，此结构可以是各自最大能带间隙之间彼此几乎相同或非常不同。举例而言，此结构可以是：把富氮的氮氧化硅沉积在两个或多个富氧的氮氧化硅之间，形成电荷储存层。
请参阅图9所示，是浮动闸极记忆胞的简图，该记忆胞具有多晶硅间介电层，其包括在浮动闸极结构上的介电堆叠层，该堆叠层包括底介电层906、具有能带间隙梯度的中间介电层907、顶介电层908，其能带间隙梯度建立弱电场，可阻止电荷从浮动闸极904逸失到控制闸极909。记忆胞是建构在半导体基底900。记忆胞包括由各自扩散区形成的源极/汲极901和汲极/源极902，其被基底900里的通道区分开。控制闸极909置于通道区上面。浮动闸极904被穿隧介电层903从通道区隔开。多晶硅间介电层闸包括在浮动闸极904上的底介电层906、中间介电层907和顶介电层908。在基底上的底介电层906上，在本实施例里中，是浮动闸极多晶硅。顶和底介电层908和906包括诸如二氧化硅或氮氧化硅的材料。
本实施例中，中间介电层907含有硅、氮、氧材料的组合物，从而组成氮氧化硅结构，且氮和氧的浓度随着穿过顶和底介电层908和906之间的元件厚度而不同。藉由这些材料的配置，可以建立能带间隙梯度，以阻止在顶介电层908与控制闸极909之间界面的电荷逸失。当然，亦可用如上讨论的其他材料的组合物。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (59)

1、一种集成电路结构的制造方法，其特征在于其包括以下步骤：
在一基底上形成一底介电层；
在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，而且在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的，以引起该底表面和该顶表面之间能带间隙的变化，而在该底表面和该顶表面之间建立电场，以阻止电荷朝该底表面和该顶表面中的至少一个运动；以及
在该中间介电层上形成该顶介电层。
2、根据权利要求1所述的集成电路结构的制造方法，其中所述的底介电层和该顶介电层的特征在于，在该中间介电层的该底表面和该顶表面的界面各自具有一第一能带间隙和一第二能带间隙，其中该第一、该第二能带间隙大于该中间介电层的最大能带间隙。
3、根据权利要求1所述的集成电路结构的制造方法，其特征在于其中所述的能带间隙的变化包括一最小能带间隙，且其与该顶表面和该底表面的至少一个隔开，以及一最大能带间隙，其靠近该顶表面和该底表面的至少一个。
4、根据权利要求1所述的集成电路结构的制造方法，其特征在于其中所述的能带间隙的变化包括一最小能带间隙，且其与该顶表面和该底表面隔开，以及一第一最大能带间隙，其靠近该顶表面，以及一第二最大能带间隙其靠近该底表面。
5、根据权利要求1所述的集成电路结构的制造方法，其特征在于其中所述的中间介电层的该能带间隙变化从该顶表面与该底表面的一个单调地增加到另一个。
6、根据权利要求1所述的集成电路结构的制造方法，其特征在于其中所述的材料包括硅、氧和氮。
7、根据权利要求1所述的集成电路结构的制造方法，其特征在于其中所述的中间介电层包括氮氧化硅。
8、根据权利要求1所述的集成电路结构的制造方法，其特征在于其中所述的中间介电层的形成包括经由原子层沉积，沉积一个或多个膜层。
9、根据权利要求1所述的集成电路结构的制造方法，其特征在于其中所述的中间介电层的形成包括在该底介电层上形成一二氧化硅层，将该二氧化硅层的顶表面暴露在氮化源环境中，以在靠近该顶表面的引入氮浓度。
10、根据权利要求1所述的集成电路结构的制造方法，其特征在于其中所述的中间介电层的形成包括在该底介电层上形成一氮氧化硅层，将该氮氧化硅层的该顶表面暴露在氮化源环境中，以增加靠近该顶表面的氮浓度。
11、根据权利要求1所述的集成电路结构的制造方法，其特征在于其中所述的中间介电层的形成包括在该底介电层上形成一第一氮氧化硅膜，在该第一氮氧化硅膜上形成一氮化硅膜，并对第一、第二膜进行退火。
12、根据权利要求1所述的集成电路结构的制造方法，其特征在于其中所述的中间介电层的形成包括形成一系列具有该些材料而组成元素浓度不相同的膜。
13、一种集成电路结构的制造方法，其特征在于其包括以下步骤：
在一基底上形成一底介电层；
在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，且其包括多数种材料，在该底表面和该顶表面之间的该些材料中的至少两种组成元素在各自组成元素浓度曲线是不一致的；以及
在该中间介电层上形成一顶介电层，
其中该中间介电层包括氮氧化硅，且其中靠近该底介电层界面的氧的浓度高于靠近该顶介电层界面的浓度，靠近该顶介电层界面的氮的浓度高于靠近该底介电层界面的浓度。
14、一种集成电路结构的制造方法，其特征在于其包括以下步骤：
在一基底上形成一底介电层；
在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，其包括多数种材料，在该底表面和该顶表面之间的该些材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及
在该中间介电层上形成一顶介电层，
其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
15、一种集成电路结构的制造方法，其特征在于其包括以下步骤：
在一基底上形成一底介电层；
在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，其包括多数种材料，在该底表面和该顶表面之间的该些材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及
在该中间介电层上形成顶介电层，
其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
16、一种集成电路结构的制造方法，其特征在于其包括以下步骤：
在一基底上形成一底介电层；
在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，其包括多数种材料，在该底表面和该顶表面之间的该些材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及
在该中间介电层上形成一顶介电层，
其中具有趋向减少能带间隙的组成元素浓度曲线的组成元素浓度包括一最大浓度，其与该顶表面和该底表面隔开，以及一第一最小浓度，其靠近该顶表面，以及一第二最小浓度，其靠近该底表面。
17、一种集成电路结构的制造方法，其特征在于其包括以下步骤：
在一基底上形成一底介电层；
在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，其包括多数种材料，在该底表面和该顶表面之间的该些材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及
在该中间介电层上形成一顶介电层，
其中具有趋向增加能带间隙的组成元素浓度曲线的组成元素浓度包括一最小浓度，其与该顶表面和该底表面隔开，以及一第一最大浓度，其靠近该顶表面，以及一第二最大浓度，其靠近该底表面。
18、一种集成电路结构，其特征在于其包括：
在一基底上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，而且在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的，以引起该底表面和该顶表面之间能带间隙的变化，而在该底表面和该顶表面之间建立电场，以阻止电荷朝该底表面和该顶表面中的至少一个运动；以及
在该中间介电层上的一顶介电层。
19、根据权利要求18所述的集成电路结构，其中所述的底介电层和该顶介电层的特征在于，在该中间介电层的该底表面和该顶表面的界面各自具有一第一能带间隙和一第二能带间隙，其中该第一、该第二能带间隙大于该中间介电层的最大能带间隙。
20、根据权利要求18所述的集成电路结构，其特征在于其中所述的能带间隙的变化包括一最小能带间隙，且其与该顶表面和该底表面的至少一个隔开，以及一最大能带间隙，其靠近该顶表面和该底表面的至少一个。
21、根据权利要求18所述的集成电路结构，其特征在于其中所述的能带间隙的变化包括一最小能带间隙，且其与该顶表面和该底表面隔开，以及一第一最大能带间隙，其靠近该顶表面，以及一第二最大能带间隙其靠近该底表面。
22、根据权利要求18所述的集成电路结构，其特征在于其中所述的穿过该中间介电层的该能带间隙变化从该顶表面与该底表面的一个单调地增加到另一个。
23、根据权利要求18所述的集成电路结构，其特征在于其中所述的材料包括硅、氧和氮。
24、根据权利要求18所述的集成电路结构，其特征在于其中所述的中间介电层包括氮氧化硅。
25、根据权利要求18所述的集成电路结构，其特征在于其中所述的中间介电层包括氮氧化硅，且其中靠近该底介电层界面的氧的浓度高于靠近该顶介电层界面的浓度，靠近该顶介电层界面的氮的浓度高于靠近该底介电层界面的浓度。
26、根据权利要求18所述的集成电路结构，其特征在于其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在该第二半部分中高于在该第一半部中。
27、根据权利要求18所述的集成电路结构，其特征在于其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在该第一半部分中高于在该第二半部中。
28、根据权利要求18所述的集成电路结构，其特征在于其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在该第一半部分中高于在该第二半部中。
29、根据权利要求18所述的集成电路结构，其特征在于其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在该第二半部分中高于在该第一半部中。
30、根据权利要求18所述的集成电路结构，其特征在于其中所述的中间介电层包括多数层膜层，且该些膜层具有该些材料的不同的组成元素浓度。
31、一种集成电路结构，其特征在于其包括：
在一基底上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种组成元素中的至少两种其各自组成元素浓度曲线是不一致的；以及
在该中间介电层上的一顶介电层，
其中该中间介电层包括氮氧化硅，且其中靠近该底介电层界面的氧的浓度高于靠近该顶介电层界面的浓度，靠近该顶介电层界面的氮的浓度高于靠近该底介电层界面的浓度。
32、一种集成电路结构，其特征在于其包括：
在一基底上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及
在该中间介电层上的一顶介电层，
其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
33、一种集成电路结构，其特征在于其包括：
在一基底上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及
在该中间介电层上的一顶介电层，
其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带量间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
34、一种集成电路结构，其特征在于其包括：
在一基底上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及
在该中间介电层上的一顶介电层，
其中具有趋向减少能带间隙的组成元素浓度曲线的组成元素浓度包括一最大浓度，其与该顶表面和该底表面隔开，以及一第一最小浓度，其靠近该顶表面，以及一第二最小浓度，其靠近该底表面。
35、一种集成电路结构，其特征在于其包括：
在一基底上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；以及
在该中间介电层上的一顶介电层，
其中具有趋向增加能带间隙的组成元素浓度曲线的组成元素浓度包括一最大浓度，其与该顶表面和该底表面隔开，以及一第一最小浓度，其靠近该顶表面，以及一第二最小浓度，其靠近该底表面。
36、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
在该基底及该通道区上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，而且在该底表面和该顶表面之间的多种材料中的至少两种其各自组成元素浓度曲线是不一致的，以引起该底表面和该顶表面之间能带间隙的变化，而在该底表面和该顶表面之间建立电场，以阻止电荷朝该底表面和该顶表面中的至少一个运动；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极。
37、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的底介电层和该顶介电层的特征在于，在该中间介电层的该底表面和该顶表面的界面各自具有一第一能带间隙和一第二能带间隙，其中该第一、该第二能带间隙大于该中间介电层的最大能带间隙。
38、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的能带间隙的变化包括一最小能带间隙，且其与该底表面隔开，以及一最大能带间隙，其靠近该顶表面。
39、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的能带间隙的变化包括一最大能带间隙，且其与该底表面隔开，以及一最小能带间隙，其靠近该顶表面。
40、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的能带间隙的变化包括一最小能带间隙，且其与该顶表面和该底表面隔开，以及一第一最大能带间隙，其靠近该顶表面，以及一第二最大能带间隙其靠近该底表面。
41、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的穿过该中间介电层的该能带间隙变化从该顶表面与该底表面的一个单调地增加到另一个。
42、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的材料包括硅、氧和氮。
43、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的中间介电层包括氮氧化硅。
44、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的中间介电层包括氮氧化硅，且其中靠近该底介电层界面的氧的浓度高于靠近该顶介电层界面的浓度，靠近该顶介电层界面的氮的浓度高于靠近该底介电层界面的浓度。
45、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在该第二半部分中高于在该第一半部中。
46、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在该第一半部分中高于在该第二半部中。
47、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在该第一半部分中高于在该第二半部中。
48、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在该第二半部分中高于在该第一半部中。
49、根据权利要求36所述的集成电路记忆体元件，其特征在于其中所述的中间介电层包括多数层膜层，且该些膜层具有该些组成元素的不同的组成元素浓度。
50、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
在该基底及该通道区上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极基底，
其中该中间介电层包括氮氧化硅，其中靠近该底介电层界面的氧的浓度高于靠近该顶介电层界面的浓度，靠近该顶介电层界面的氮的浓度高于靠近该底介电层界面的浓度。
51、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
在该基底及该通道区上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，
其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
52、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
在该基底及该通道区上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，
其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
53、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
在该基底及该通道区上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，
其中具有趋向减少能带间隙的组成元素浓度曲线的组成元素浓度包括一最大浓度，其与该顶表面和该底表面隔开，以及一第一最小浓度，其靠近该顶表面，以及一第二最小浓度，其靠近该底表面。
54、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
在该基底及该通道区上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，
其中具有趋向增加能带间隙的组成元素浓度曲线的组成元素浓度包括一最小浓度，其与该顶表面和该底表面隔开，以及一第一最大浓度，其靠近该顶表面，以及一第二最大浓度，其靠近该底表面。
55、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
位于该通道区上的一穿隧介电层；
位于该穿隧介电层上的一浮置闸极结构；
在该基底及该浮置闸极结构上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，
其中该中间介电层包括氮氧化硅，其中靠近该顶介电层界面的氧的浓度高于靠近该底介电层界面的浓度，靠近该底介电层界面的氮的浓度高于靠近该顶介电层界面的浓度。
56、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
位于该通道区上的一穿隧介电层；
位于该穿隧介电层上的一浮置闸极结构；
在该基底及该浮置闸极结构上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，
其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向增加能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
57、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
位于该通道区上的一穿隧介电层；
位于该穿隧介电层上的一浮置闸极结构；
在该基底及该浮置闸极结构上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，
其中该中间介电层包括靠近该顶介电层的一第一半部分和靠近该底介电层的一第二半部分，且其中趋向减少能带间隙的一组成元素浓度，在其中一个半部分中高于在另一个半部分中。
58、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
位于该通道区上的一穿隧介电层；
位于该穿隧介电层上的一浮置闸极结构；
在该基底及该浮置闸极结构上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，
其中具有趋向减少能带间隙的组成元素浓度曲线的组成元素浓度包括一最大浓度，其与该顶表面和该底表面隔开，以及一第一最小浓度，其靠近该顶表面，以及一第二最小浓度，其靠近该底表面。
59、一种集成电路记忆体元件，其特征在于其包括：
一基底；
位于该基底里，且被一通道区分开的一源极区和一汲极区；
位于该通道区上的一穿隧介电层；
位于该穿隧介电层上的一浮置闸极结构；
在该基底及该浮置闸极结构上的一底介电层；
在该底介电层上的一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的；
在该中间介电层上的一顶介电层；以及
在该顶介电层上的一闸极，
其中具有趋向增加能带间隙的组成元素浓度曲线的组成元素浓度包括一最小浓度，其与该顶表面和该底表面隔开，以及一第一最大浓度，其靠近该顶表面，以及一第二最大浓度，其靠近该底表面。
CNB2005100510715A 2004-11-29 2005-03-01 集成电路结构及其制造方法与集成电路记忆体元件 Expired - Fee Related CN100397619C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/998,445 2004-11-29
US10/998,445 US20060113586A1 (en) 2004-11-29 2004-11-29 Charge trapping dielectric structure for non-volatile memory

Publications (2)

Publication Number Publication Date
CN1783457A true CN1783457A (zh) 2006-06-07
CN100397619C CN100397619C (zh) 2008-06-25

Family

ID=36566563

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100510715A Expired - Fee Related CN100397619C (zh) 2004-11-29 2005-03-01 集成电路结构及其制造方法与集成电路记忆体元件

Country Status (2)

Country Link
US (2) US20060113586A1 (zh)
CN (1) CN100397619C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294197B2 (en) 2006-09-22 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Program/erase schemes for floating gate memory cells
US8735963B2 (en) 2008-07-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory cells having leakage-inhibition layers
US8816422B2 (en) 2006-09-15 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-trapping layer flash memory cell

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005009937D1 (de) * 2005-06-03 2008-11-06 Imec Inter Uni Micro Electr Extraktionsverfahren für die Lastverteilung in einem Halbleiterbauelement
US20070010103A1 (en) * 2005-07-11 2007-01-11 Applied Materials, Inc. Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
JP4965948B2 (ja) * 2006-09-21 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置
KR100894098B1 (ko) * 2007-05-03 2009-04-20 주식회사 하이닉스반도체 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
US8093128B2 (en) * 2007-05-25 2012-01-10 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8614124B2 (en) * 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8871595B2 (en) 2007-05-25 2014-10-28 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US8283261B2 (en) 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US7772072B2 (en) * 2007-08-28 2010-08-10 Macronix International Co., Ltd. Method for manufacturing non-volatile memory
US20090152621A1 (en) * 2007-12-12 2009-06-18 Igor Polishchuk Nonvolatile charge trap memory device having a high dielectric constant blocking region
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
JP5238332B2 (ja) * 2008-04-17 2013-07-17 株式会社東芝 半導体装置の製造方法
US8222688B1 (en) 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US8710578B2 (en) 2009-04-24 2014-04-29 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
JP5499811B2 (ja) * 2010-03-19 2014-05-21 富士通株式会社 キャパシタ及び半導体装置
US8941171B2 (en) 2010-07-02 2015-01-27 Micron Technology, Inc. Flatband voltage adjustment in a semiconductor device
KR20190039345A (ko) 2011-06-17 2019-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
CN106571367A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 真空管闪存结构及其制造方法
US9537016B1 (en) * 2016-02-03 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Memory device, gate stack and method for manufacturing the same

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1188419A (en) * 1981-12-14 1985-06-04 Yung-Chau Yen Nonvolatile multilayer gate semiconductor memory device
US5448517A (en) * 1987-06-29 1995-09-05 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
US5270969A (en) * 1987-06-29 1993-12-14 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with nand cell structure
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
USRE35838E (en) * 1987-12-28 1998-07-07 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cell structure
US5355464A (en) 1991-02-11 1994-10-11 Intel Corporation Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory
US5602789A (en) 1991-03-12 1997-02-11 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile and multi-level memory systemn with write-verify controller
JPH0555596A (ja) * 1991-08-22 1993-03-05 Rohm Co Ltd 半導体不揮発性記憶装置
US5278439A (en) 1991-08-29 1994-01-11 Ma Yueh Y Self-aligned dual-bit split gate (DSG) flash EEPROM cell
US5428568A (en) 1991-10-30 1995-06-27 Mitsubishi Denki Kabushiki Kaisha Electrically erasable and programmable non-volatile memory device and a method of operating the same
US5644533A (en) * 1992-11-02 1997-07-01 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
EP0700570B1 (en) 1993-05-28 2001-07-11 Macronix International Co., Ltd. Flash eprom with block erase flags for over-erase protection
KR0167874B1 (ko) 1993-06-29 1999-01-15 사토 후미오 반도체 기억장치
US5509134A (en) 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
JP3512833B2 (ja) * 1993-09-17 2004-03-31 株式会社東芝 不揮発性半導体記憶装置
US5408115A (en) 1994-04-04 1995-04-18 Motorola Inc. Self-aligned, split-gate EEPROM device
US5387534A (en) * 1994-05-05 1995-02-07 Micron Semiconductor, Inc. Method of forming an array of non-volatile sonos memory cells and array of non-violatile sonos memory cells
US5485422A (en) 1994-06-02 1996-01-16 Intel Corporation Drain bias multiplexing for multiple bit flash cell
JP3600326B2 (ja) * 1994-09-29 2004-12-15 旺宏電子股▲ふん▼有限公司 不揮発性半導体メモリ装置およびその製造方法
US5483486A (en) 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
US5694356A (en) 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5602775A (en) 1995-03-15 1997-02-11 National Semiconductor Corporation Flash EEPROM Memory system for low voltage operation and method
WO1997002605A1 (en) * 1995-07-03 1997-01-23 Jeewika Chandanie Ranaweera Method of fabricating a fast programming flash e2prom cell
US5566120A (en) 1995-10-19 1996-10-15 Sun Microsystems, Inc. Apparatus and method for controlling transistor current leakage
US5745410A (en) * 1995-11-17 1998-04-28 Macronix International Co., Ltd. Method and system for soft programming algorithm
JPH09162313A (ja) 1995-12-12 1997-06-20 Rohm Co Ltd 不揮発性半導体記憶装置およびその使用方法
US6403975B1 (en) * 1996-04-09 2002-06-11 Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
JP3976839B2 (ja) 1996-07-09 2007-09-19 株式会社ルネサステクノロジ 不揮発性メモリシステムおよび不揮発性半導体メモリ
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JP3895816B2 (ja) 1996-12-25 2007-03-22 株式会社東芝 不揮発性半導体記憶装置とその制御方法、メモリカード、及び記憶システム
US6297096B1 (en) 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US5966603A (en) 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
TW346666B (en) * 1997-10-29 1998-12-01 United Microelectronics Corp Process for producing dielectric layer in an integrated circuit
JP3558510B2 (ja) 1997-10-30 2004-08-25 シャープ株式会社 不揮発性半導体記憶装置
JPH11233653A (ja) 1998-02-13 1999-08-27 Sony Corp 不揮発性半導体記憶装置の消去方法
TW365686B (en) 1998-02-16 1999-08-01 Taiwan Semiconductor Mfg Co Ltd Method of manufacture of fabricating flash memory split-gate
US6587903B2 (en) 1998-02-27 2003-07-01 Micron Technology, Inc. Soft programming for recovery of overerasure
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
US6614070B1 (en) 1998-04-16 2003-09-02 Cypress Semiconductor Corporation Semiconductor non-volatile memory device having a NAND cell structure
US6194272B1 (en) 1998-05-19 2001-02-27 Mosel Vitelic, Inc. Split gate flash cell with extremely small cell size
US6215148B1 (en) * 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6074917A (en) 1998-06-16 2000-06-13 Advanced Micro Devices, Inc. LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
US6075727A (en) 1998-07-29 2000-06-13 Motorola, Inc Method and apparatus for writing an erasable non-volatile memory
US6245616B1 (en) 1999-01-06 2001-06-12 International Business Machines Corporation Method of forming oxynitride gate dielectric
TW451427B (en) 1999-02-19 2001-08-21 Mitsubishi Electric Corp Non-volatile semiconductor memory device and the driving method, operation method and manufacturing method of the same
US6496417B1 (en) 1999-06-08 2002-12-17 Macronix International Co., Ltd. Method and integrated circuit for bit line soft programming (BLISP)
US6172907B1 (en) * 1999-10-22 2001-01-09 Cypress Semiconductor Corporation Silicon-oxide-nitride-oxide-semiconductor (SONOS) type memory cell and method for retaining data in the same
JP4562835B2 (ja) 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001177101A (ja) 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6219276B1 (en) 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
KR100833406B1 (ko) 2000-03-13 2008-05-28 다다히로 오미 플래시 메모리 소자 및 그 제조 방법, 유전체막의 형성 방법
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6479862B1 (en) * 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6363013B1 (en) * 2000-08-29 2002-03-26 Macronix International Co., Ltd. Auto-stopped page soft-programming method with voltage limited component
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6556481B1 (en) 2001-02-21 2003-04-29 Aplus Flash Technology, Inc. 3-step write operation nonvolatile semiconductor one-transistor, nor-type flash EEPROM memory cell
US6538923B1 (en) 2001-02-26 2003-03-25 Advanced Micro Devices, Inc. Staircase program verify for multi-level cell flash memory designs
US6487114B2 (en) * 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6731544B2 (en) 2001-05-14 2004-05-04 Nexflash Technologies, Inc. Method and apparatus for multiple byte or page mode programming of a flash memory array
KR20020092114A (ko) 2001-06-02 2002-12-11 김대만 드레인 턴온 현상과 과잉 소거 현상을 제거한 ｓｏｎｏｓ셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법
JP2002368144A (ja) 2001-06-13 2002-12-20 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US6436768B1 (en) * 2001-06-27 2002-08-20 Advanced Micro Devices, Inc. Source drain implant during ONO formation for improved isolation of SONOS devices
TW487978B (en) * 2001-06-28 2002-05-21 Macronix Int Co Ltd Method of fabricating a non-volatile memory device to eliminate charge loss
US20030017670A1 (en) * 2001-07-20 2003-01-23 Macronix International Co., Ltd. Method of manufacturing a semiconductor memory device with a gate dielectric stack
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
US6720614B2 (en) 2001-08-07 2004-04-13 Macronix International Co., Ltd. Operation method for programming and erasing a data in a P-channel sonos memory cell
JP2003163292A (ja) 2001-08-13 2003-06-06 Halo Lsi Inc ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法
US6714457B1 (en) 2001-09-19 2004-03-30 Aplus Flash Technology, Inc. Parallel channel programming scheme for MLC flash memory
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
TW503509B (en) * 2001-10-29 2002-09-21 Macronix Int Co Ltd Manufacture method of substrate/oxide nitride/oxide/silicon device
US6512696B1 (en) * 2001-11-13 2003-01-28 Macronix International Co., Ltd. Method of programming and erasing a SNNNS type non-volatile memory cell
CN1441498A (zh) * 2002-02-27 2003-09-10 旺宏电子股份有限公司 高抗辐射的电可擦去可编程只读存储器晶胞
US6657894B2 (en) 2002-03-29 2003-12-02 Macronix International Co., Ltd, Apparatus and method for programming virtual ground nonvolatile memory cell array without disturbing adjacent cells
US6690601B2 (en) * 2002-03-29 2004-02-10 Macronix International Co., Ltd. Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same
US6614694B1 (en) 2002-04-02 2003-09-02 Macronix International Co., Ltd. Erase scheme for non-volatile memory
JP3637332B2 (ja) 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US6646924B1 (en) 2002-08-02 2003-11-11 Macronix International Co, Ltd. Non-volatile memory and operating method thereof
US6643185B1 (en) 2002-08-07 2003-11-04 Advanced Micro Devices, Inc. Method for repairing over-erasure of fast bits on floating gate memory devices
TWI305046B (zh) 2002-09-09 2009-01-01 Macronix Int Co Ltd
KR100615975B1 (ko) 2002-09-24 2006-08-28 쌘디스크 코포레이션 비휘발성 메모리 및 그 감지 방법
US6552386B1 (en) 2002-09-30 2003-04-22 Silicon-Based Technology Corp. Scalable split-gate flash memory cell structure and its contactless flash memory arrays
JP2004152977A (ja) 2002-10-30 2004-05-27 Renesas Technology Corp 半導体記憶装置
US6727134B1 (en) 2002-11-05 2004-04-27 Taiwan Semiconductor Manufacturing Company Method of forming a nitride gate dielectric layer for advanced CMOS devices
US6836435B2 (en) 2002-12-13 2004-12-28 Freescale Semiconductor, Inc. Compaction scheme in NVM
US7233522B2 (en) 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
US6912163B2 (en) 2003-01-14 2005-06-28 Fasl, Llc Memory device having high work function gate and method of erasing same
JP2004303918A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6721204B1 (en) 2003-06-17 2004-04-13 Macronix International Co., Ltd. Memory erase method and device with optimal data retention for nonvolatile memory
US6979857B2 (en) 2003-07-01 2005-12-27 Micron Technology, Inc. Apparatus and method for split gate NROM memory
DE10345475B4 (de) * 2003-09-30 2008-04-17 Infineon Technologies Ag Nichtflüchtiger integrierter Halbleiterspeicher
US6937511B2 (en) 2004-01-27 2005-08-30 Macronix International Co., Ltd. Circuit and method for programming charge storage memory cells
US7209390B2 (en) 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7133313B2 (en) 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7164603B2 (en) 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US7187590B2 (en) 2004-04-26 2007-03-06 Macronix International Co., Ltd. Method and system for self-convergent erase in charge trapping memory cells
US7075828B2 (en) 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US7187595B2 (en) 2004-06-08 2007-03-06 Saifun Semiconductors Ltd. Replenishment for internal voltage
US6834012B1 (en) 2004-06-08 2004-12-21 Advanced Micro Devices, Inc. Memory device and methods of using negative gate stress to correct over-erased memory cells
US7190614B2 (en) 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US20060044934A1 (en) 2004-09-02 2006-03-02 Micron Technology, Inc. Cluster based non-volatile memory translation layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816422B2 (en) 2006-09-15 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-trapping layer flash memory cell
US8294197B2 (en) 2006-09-22 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Program/erase schemes for floating gate memory cells
US8735963B2 (en) 2008-07-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory cells having leakage-inhibition layers

Also Published As

Publication number Publication date
US20060281331A1 (en) 2006-12-14
CN100397619C (zh) 2008-06-25
US7879738B2 (en) 2011-02-01
US20060113586A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
CN1783457A (zh) 集成电路结构及其制造方法与集成电路记忆体元件
CN1571161A (zh) 非易失性半导体存储器件及其制造方法
CN1288759C (zh) 集成内存电路及形成集成内存电路的方法
CN1851903A (zh) 具有双栅的多位非易失性存储器及其制造方法，以及多位单元操作方法
CN1763930A (zh) 记忆体元件的电荷储存结构的制造方法及记忆体元件
CN1574361A (zh) Sonos存储装置及其制造方法
CN1713386A (zh) 非易失性半导体存储器件及其制造方法
CN1713389A (zh) 非易失性半导体存储器件及其制造方法
CN1663051A (zh) 半导体器件及其制造方法
CN1669153A (zh) 半导体器件及其制造方法和制造设备
CN1905160A (zh) 集成半导体结构的制造方法及相应的集成半导体结构
CN1716614A (zh) 电荷捕捉记忆元件的制造方法
CN1574298A (zh) 半导体器件的制造方法和半导体器件
CN1521811A (zh) 半导体器件的制造方法
CN101055893A (zh) 非易失性半导体存储器件及其制造方法
CN1427454A (zh) 半导体元件的制造方法
CN1663045A (zh) 半导体器件及其制造方法
CN1941418A (zh) 存储单元以及具有该存储单元的半导体非易失性存储器的结构
CN1571166A (zh) 半导体器件及其制造方法
CN1574362A (zh) 半导体器件及其制造方法
CN1095200C (zh) 非易失存储器的制造方法
US6991987B1 (en) Method for producing a low defect homogeneous oxynitride
CN1722444A (zh) 电荷捕捉非易失性存储器及其逐个栅极擦除的方法
CN1577807A (zh) 形成非挥发性记忆胞的方法及用这方法形成的半导体结构
CN1713391A (zh) 集成电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

Termination date: 20210301

CF01 Termination of patent right due to non-payment of annual fee