CN1797717B - 绝缘膜以及半导体器件的制造方法 - Google Patents

绝缘膜以及半导体器件的制造方法 Download PDF

Info

Publication number
CN1797717B
CN1797717B CN2005101290356A CN200510129035A CN1797717B CN 1797717 B CN1797717 B CN 1797717B CN 2005101290356 A CN2005101290356 A CN 2005101290356A CN 200510129035 A CN200510129035 A CN 200510129035A CN 1797717 B CN1797717 B CN 1797717B
Authority
CN
China
Prior art keywords
film
dielectric film
conducting film
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101290356A
Other languages
English (en)
Other versions
CN1797717A (zh
Inventor
山本裕子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1797717A publication Critical patent/CN1797717A/zh
Application granted granted Critical
Publication of CN1797717B publication Critical patent/CN1797717B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本发明提供具有多个空孔的绝缘膜的形成方法。此外，提供以高成品率制造被高集成化的半导体器件的方法。在本发明中，为了实现层间绝缘膜的低介电常数化，通过使用激光束在形成层间绝缘膜中形成多个空孔来形成多孔绝缘膜。另外，使用以喷墨法为代表的液滴喷射法向所述多孔绝缘膜中排放包含导电性粒子的组成物后，烘焙来形成布线。激光束优选使用超短脉冲激光束。

Description

绝缘膜以及半导体器件的制造方法
技术领域
本发明涉及用激光制造多孔绝缘膜的方法、以及用以喷墨法为代表的液滴喷射法制造具有布线衬底和半导体元件的半导体器件的方法。
背景技术
近年来，在LSI(大规模集成电路)的领域中，由于因高集成化的构成半导体元件的各个部分的膜的薄膜化，在多层布线之间的信号延迟成为高速化的障碍。由于该信号延迟依存于布线电阻值和布线之间的电容，所以，为了进一步提高LSI的性能，需要采用电阻更低的布线材料和介电常数更低的层间绝缘膜材料。
关于布线的低电阻化，对用实现更低电阻的铜(Cu)布线来代替常规的铝(Al)的研讨走向正轨。并且关于布线步骤，也从常规的Al隙填充方法过渡到使用Cu的金属镶嵌方法。在Cu金属镶嵌方法中使用CMP(化学机械抛光，Chemical Mechanical Polishing)步骤。CMP是在向衬底施加压力的情况下，用浆料和垫料来抛光并去除在Cu布线上形成的多余的Cu的方法。
另一方面，关于降低布线之间的电容，使用介电常数更低的有机材料和无机材料来代替常规的氧化硅(SiO2)膜的方案被频频提出，并被研讨。一般认为，为了降低层间绝缘膜的介电常数，将极化率和密度设定得很小。
由于有机材料的每容积的极化率比氧化硅膜小，因此介电常数也低。所以，有一种例子是通过使用有机材料、或混合硅氧烷和有机分子的材料，来降低层间绝缘膜的介电常数。此外，因为具有C-F键的全碳氟聚合体(聚四氟乙烯等)的极化率是最小的，所以有通过使用该材料形成层间绝缘膜来减低介电常数的例子。(参照诸如非专利文件1)
另外，为了降低介电常数，进行低密度化、即使膜的结构多孔化也在研讨之中。多孔化作为实现介电常数2或更低的方法引人注目。
上述介电常数低的层间绝缘膜通过等离子体CVD方法或旋涂法等来制造。
[非专利文件1]
“NIKKEI MICRO DEVICE”，日经BP公司，2004年11月号，58至65页
发明内容
然而，Cu金属镶嵌方法使用CMP步骤。所以，要向层间绝缘膜施加从上面的压力或剪应力等的压力。因此，层间绝缘膜是否能够承受CMP步骤的机器强度以及其与上下层的紧密度的降低将成为重要因素。
此外，Cu金属镶嵌方法包括抛光步骤。因此，在显示器件等的大面积衬底上制造半导体元件的步骤中，容易产生抛光的不均匀。从而，产生布线的短路或布线的膜厚的不均匀等的问题，就难以以高成品率制造半导体器件。
另一方面，因为具有多个空孔的绝缘膜(多孔绝缘膜)在膜中具有多个空孔，所以蚀刻或与不同种类的材料的界面状态是重要因素.具体来说，当形成接触孔时，蚀刻气体经由空孔扩散到绝缘膜中，然后在绝缘膜内部起反应，从而有可能促进杂质的粘附或绝缘膜中的蚀刻.结果，难以以高成品率制造半导体器件.
此外，多孔绝缘膜因为机器强度极为低，所以同时实现低介电常数化和对CMP步骤有耐性的强度极其困难。结果是导致了成品率的低下。
此外，通过将混合由热处理蒸发的分子的材料涂敷到衬底上并加热来制造多孔绝缘膜，空孔的形状以及大小分别不一致。另外，多个空孔结合而成为更大的空孔从而导致在微米领域中产生膜厚分布的不均匀等的问题。其结果，有个问题，即层间绝缘膜的介电常数部分地不同，而使半导体器件产生不均匀。
鉴于上述问题，本发明提出一种新的制造具有多个空孔的绝缘膜的方法。并且，提出以高成品率制作高集成化的半导体器件的制造方法。
本发明的目的是用激光束在绝缘膜中形成多个空孔来形成多孔绝缘膜。此外，实现用以喷墨法为代表的液滴喷射法排放包含导电性粒子的组成物，然后烘焙来形成布线。激光优选使用超短脉冲激光器(以下称为fs激光器)。
根据本发明，无论是有机还是无机材料都可以使绝缘膜实现低介电常数化。此外，可以控制多孔绝缘膜具有的多个空孔的大小、直径、密度和形状等。进一步地，因为可以管理多个空孔的形成位置，所以没有多个空孔结合的顾虑，结果可以形成密度均匀的绝缘膜。另外，在使用CMP步骤之后可以形成多个空孔，就解决了因多个空孔而使机器强度降低的问题。
此外，因为照射激光来形成空孔，所以可以规则性地配置或没有规则性地配置空孔。
进一步地，可以部分改变空孔的密度。因此，在形成于多层布线之间的绝缘膜中，可以提高空孔的密度并降低介电常数。此时，也可以部分地照射激光束来提高空孔的密度。此外，在第一条件下照射激光束来在整个绝缘膜中形成密度均匀的空孔之后，在第二条件下照射激光束来部分地提高空孔的密度。
另外，因为可以管理空孔的形状，所以可以形成球体的空孔或具有连接结合的结构的空孔。
本发明提供一种形成绝缘膜的方法，其中，在衬底上形成第一绝缘膜，然后通过将从超短脉冲激光器发射的激光束照射到上述第一绝缘膜来形成多个空孔，形成多孔绝缘膜。
另外，本发明提供一种半导体器件的制造方法，其中，在衬底上形成第一导电膜，形成第一绝缘膜以覆盖上述第一导电膜，通过将从超短脉冲激光器发射的第一激光束照射到上述第一绝缘膜形成多个空孔而形成多孔绝缘膜之后，由蚀刻上述多孔绝缘膜的一部分而暴露上述第一导电膜的同时，形成接触孔，通过液滴喷射法将具有导电性粒子的液状物体排放到上述接触孔，通过将第二激光束照射到上述具有导电性粒子的液状物体的一部分来形成由上述导电性粒子构成的第二导电膜。
另外，本发明提供一种半导体器件的制造方法，其中，在衬底上形成第一导电膜，形成第一绝缘膜以覆盖上述第一导电膜，由蚀刻上述第一绝缘膜的一部分而暴露上述第一导电膜的同时，形成接触孔之后，通过将从超短脉冲激光器发射的第一激光束照射到上述第一绝缘膜形成多个空孔而形成多孔绝缘膜之后，通过液滴喷射法将具有导电性粒子的液状物体排放到上述接触孔，通过将第二激光束照射到上述具有导电性粒子的液状物体的一部分来形成由上述导电性粒子构成的第二导电膜.
上述多个空孔的直径为1至2000nm。
此外，上述第一绝缘膜使用透过上述激光束的材料来形成。
此外，上述第二导电膜通过上述导电性粒子没有规则性地重叠来形成。
另外，作为具有本发明的绝缘膜的半导体元件可举出TFT、电场效应晶体管(FET)、MOS晶体管、双极晶体管、有机半导体晶体管、MIM元件、存储元件、二极管、光电转换元件、容量元件或电阻元件等。另外，作为TFT可举出正交错(forward staggered)TFT、反交错TFT(沟道蚀刻TFT或沟道保护TFT)、和共面TFT的底栅TFT、和共面TFT的顶栅TFT等。
在本发明中，作为半导体器件，可以举出集成电路、显示器件、无线标签、IC标签等的例子，其均由半导体元件组成。作为显示器件，可以典型地举出液晶显示器件、发光显示器件、DMD(数字微镜装置)、PDP(等离子体显示面板)、FED(场发射显示器)和电泳显示器件(电子纸)等的例子。
注意，在本发明中使用的术语“显示器件”指的是使用显示元件的器件，即图像显示器件。而且，显示面板贴附有连接器如柔性印刷电路(FPC：Flexible Printed Circuit)、TAB(载带自动焊接：TapeAutomated Bonding)带或TCP(载带封装：Tape Carrier Package)的模块；具有在其端部上装配印刷线路板的TAB带或TCP的模块；和直接通过COG(玻璃上芯片：Chip On Glass)安装IC(集成电路)或CPU的模块都包括在显示器件中。
根据本发明可以形成具有多个空孔的多孔绝缘膜，并且可以形成低介电常数的绝缘膜。在本发明中，多个空孔形成于非多孔绝缘膜中。所以，进行CMP步骤等的处理之后多个空孔形成于非多孔绝缘膜中，就可以形成多孔绝缘膜。因此，与常规的多孔绝缘膜不同，可以在被高集成化的半导体器件的制造步骤中，防止因CMP步骤引起的绝缘膜的破坏。
另外，可以使用形成于大面积衬底上的绝缘膜来形成多孔绝缘膜。因此，能够以高成品率制造显示器件。此外，多孔绝缘膜的介电常数低，所以可以缓和各个布线之间的寄生电容。因此，可以使层间绝缘膜的膜厚很薄，并且可以提高显示器件的生产率。
另外，在部分绝缘膜上形成接触孔之后，可以于绝缘膜中形成多个空孔来形成多孔绝缘膜。因此，可以防止蚀刻气体从接触孔的侧面侵入并扩散到绝缘膜中。其结果，能够以高成品率制造半导体器件。
另外，因为可以控制多孔绝缘膜具有的多个空孔的大小、位置、和密度，所以可以形成具有均匀介电常数的绝缘膜。此外，可以防止因形成于多个布线之间的空孔引起产生短路，所以可以以高成品率制造被高集成化的半导体器件。
附图说明
图1A至1E是描述本发明的半导体器件的制造步骤的截面图。
图2A至2C是描述本发明的半导体器件的制造步骤的截面图。
图3A和3B是描述本发明的空孔的制造步骤的截面图。
图4A和4B是描述本发明的导电膜的制造步骤的视图。
图5是描述可以适用于本发明的激光束直接描绘设备的视图。
图6A至6C是描述本发明的半导体器件的制造步骤的截面图。
图7A和7B是描述本发明的导电膜的制造步骤的视图。
图8A至8C是描述本发明的导电膜的制造步骤的视图。
图9A至9D是描述本发明的导电膜的制造步骤的视图。
图10A至10E是描述本发明的半导体器件的制造步骤的截面图。
图11A至11D是描述本发明的半导体器件的制造步骤的截面图。
图12A至12C是描述本发明的半导体器件的制造步骤的截面图。
图13是描述本发明的半导体器件的制造步骤的截面图。
图14是描述本发明的半导体器件的制造步骤的平视图。
图15是描述本发明的半导体器件的结构的截面图。
图16A和16D是描述本发明的半导体器件的制造步骤的截面图。
图17A至17C是描述本发明的半导体器件的制造步骤的截面图。
图18A至18C是描述本发明的半导体器件的制造步骤的截面图。
图19A和19B是描述本发明的半导体器件的制造步骤的截面图。
图20是描述本发明的半导体器件的制造步骤的俯视图。
图21A至21C是描述本发明的显示器件的驱动电路的安装方法的俯视图。
图22是描述本发明的发光显示模块的结构的视图。
图23A和23B是描述电子器件的一个实例的方框图以及斜视图。
图24A至24F是描述半导体器件的应用例的斜视图。
图25A和25D是本发明的绝缘膜的结构的截面图。
图26A和26B是本发明的绝缘膜的结构的截面图。
具体实施方式
下文中将参考附图详细地说明本发明的实施方式。注意，本发明不局限于以下描述，可以在不脱离本发明的宗旨及范围的情况下各种变化和修改都是可能的，这对于本领域的技术人员来说是显而易见的。因此，本发明不限于下文中描述的本发明的实施方式的内容。注意，在下文中描述的本发明的结构中，表示相同物体的符号是在每个附图中通用的。
实施方式1
在本实施方式中，说明形成具有空孔(也称为空隙、细孔(pore)等)的绝缘膜的方法以及不使用CMP步骤而形成金属布线的方法。也就是说，说明形成绝缘膜之后用fs激光器形成空孔的方法。另外，用液滴喷射法排放包含导电性材料的组成物来形成金属布线。
参考图1A描述本发明的实施方式。在本实施方式中，使用包括通过半导体器件的一般的制造步骤来形成的晶体管等的元件(未示出)的绝缘性衬底100。
接下来，在绝缘性衬底100上形成金属布线102。该金属布线102通过公知的方法，诸如印刷法、无电镀法、电镀法、PVD(物理气相沉淀法，Physical Vapor Deposition)法、CVD(化学气相沉淀法，Chemical Vapor Deposition)法、蒸发沉淀法等，来形成.然后，通过一般的光刻技术在金属布线所形成的区域的金属膜上形成抗蚀剂图案.接着，通过使用上述抗蚀剂图案作为掩模来蚀刻金属膜，而形成上述金属布线102.金属布线102可以适当地使用以下高熔点材料，诸如钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、铂(Pt)等的金属、这些金属的合金或金属氮化物.此外，也可以叠层这些金属的多个层来形成金属布线102.典型地，在衬底表面上形成氮化钽(TaN)膜，在其上叠层钨膜.另外，也可以使用低熔点材料诸如铝(Al)、银(Ag)、金(Au)和铜(Cu)来形成导电膜.此外，也可以使用将给予一种导电型的杂质元素添加到硅中的材料.例如，也可以使用非晶硅膜中包含给予n型的杂质元素诸如磷(P)等的n型硅膜.
然后，形成绝缘膜103以覆盖金属布线102(参照图1B)。绝缘膜103可以适当地使用氧化硅(SiOx)、氮化硅(SiNx)、氧化氮化硅(SiOxNy)(x＞y)、和氮化氧化硅(SiNxOy)(x＞y)等。注意，为了在成膜温度低的情况下形成漏电流少并致密的绝缘膜，而将氩等的稀有气体元素注入反应气体中，从而将稀有气体元素混合到所形成的绝缘膜中。
由这些材料形成的绝缘膜103可以通过CVD法、等离子体CVD法、以及溅射法等的公知方法来形成。之后，需要时，通过利用CMP或由进行热处理而使膜软化并流动来平坦化膜的回流步骤等的平坦化技术，而平坦化绝缘膜103的表面。
另外，作为绝缘膜103的材料也可以使用向二氧化硅中添加磷的PSG(磷硅酸盐玻璃)、向二氧化硅中添加磷以及硼的BPSG(硼磷硅酸盐玻璃)、向二氧化硅添加氟的SiOF、聚酰亚胺、以聚烯丙基醚和添加氟的聚氟烯丙基醚为代表的芳香醚、芳香碳化氢、以BCB(Benzocyclobutene)为代表的环丁烷衍生物等。此外，可以形成MSQ(甲基半硅氧烷)、HSQ(hydrosilsesquioxane)、MHSQ(methylhydrosilsesquioxane)等的包括硅氧烷键的绝缘膜。注意，包括硅氧烷键的绝缘膜的一般组成是SiOxCyHz。
由这些材料形成的绝缘膜103通过涂敷法涂敷或通过液滴喷射法排放材料之后，进行干燥、烘焙来形成。此外，也可以通过等离子体CVD法来形成。注意，在通过涂敷法或液滴喷射法来形成的情况下，优选适当地调整形成条件以便不使绝缘膜成为多孔状。
在本实施方式中，通过旋涂法涂敷有机硅氧烷聚合物并烘焙，而形成绝缘膜103。
接着，形成接触孔104(参照图1C)。使用图2A至C描述其形成方法。通过以旋涂法为代表的涂敷法向绝缘膜103上涂敷光抗蚀剂并烘焙之后，使用光刻步骤形成抗蚀剂掩膜201a和201b(参照图2A)。
掩模可以采用含有光敏剂的商业用抗蚀材料。例如，可以采用酚醛清漆树脂和作为光敏剂的萘酚醌亚胺二叠氮基化合物，或者二苯硅烷二醇和酸产生剂。无论采用任何材料，通过调整溶剂的浓度或者添加界面活性剂等适当调整其表面张力和粘性。
在本实施方式中，示出了具有锥形台形形状的截面的抗蚀剂掩模，但也可以使用具有掩模202a和202b所示那样的矩形形状的抗蚀剂掩模(参照图2B)。此时，矩形的接触孔203被形成(参照图2C)。
通过使用所如此细微加工的抗蚀剂掩模201a、201b来蚀刻绝缘膜103，以形成部分露出金属布线102的接触孔104(参照图1C)。
等离子蚀刻(干法蚀刻)或湿法蚀刻都可用于蚀刻程序。作为蚀刻气体，使用诸如CF4、NF3、SF6以及CHF3等氟气类、诸如Cl2、BCl3、SiCl4以及CCl4等氯气类、或O2气，并且可适当地加入诸如He和Ar等惰性气体。或者，如果使用大气压力放电下执行蚀刻程序的话可局部执行放电加工，因此，不需要在衬底的整个表面上形成掩模层。
接着，去除抗蚀剂掩模201a和201b之后，向绝缘膜103中照射激光束形成多个空孔，形成多孔绝缘膜105(参照图1D)。在此，作为激光束使用从超短光脉冲激光器发射的激光束。使用图3描述通过超短光脉冲激光器来形成空孔的方法。超短光脉冲激光器301使用脉冲宽度以飞秒(10-15秒)振荡的激光振荡器。可以作为该超短光脉冲激光器301使用的是掺杂有Nd、Yb、Cr、Ti、Ho、和Er等的杂质的蓝宝石、YAG、陶瓷YAG、陶瓷Y2O3、KGW(钾钆钨)、MG2SiO4、YLF、YVO4、和GdVO4等的结晶的激光器等。反射镜302反射从fs激光器发射的激光束之后，孔径数值大的物镜303将激光束聚光到绝缘膜103中(参照图3A)。其结果，可以在焦点附近的绝缘膜中形成空孔306。另外，通过使用XYZ轴平台305移动焦点，来形成多孔绝缘膜。在图3B中，区域103a表示没有形成空孔的绝缘膜，区域103b表示多孔绝缘膜。具有一般激光难以加工的波长以下的波长的fs激光器可以只用能源密度高的激光束的中央部分来加工，因此，可以进行微细加工。
多孔绝缘膜105的空孔率优选为20至90％的范围内。如果空孔率小于该范围，就不可以充分地降低介电常数。而如果空孔率大于该范围，则机器强度不够。
另外，根据激光束的聚光条件以及照射条件，可以形成如图25A所示那样的、空孔1100均匀排列的绝缘膜1101。这样的绝缘膜在整个膜中密度都均匀。
另外，如图25B所示，可以形成空孔1100不均匀排列的绝缘膜1102。
另外，通过选择照射激光束的区域，如图25C所示，可以形成具有空孔密度高的区域1103a以及空孔密度低的区域1103b的绝缘膜1103。结果，可以选择性地形成介电常数低的绝缘膜。
另外，通过选择激光束的焦点的深度，如图25D所示，可以向膜厚的方向形成具有空孔密度低的区域1104a以及空孔密度高的区域1104b的绝缘膜1104。
注意，虽在图25中以球形表示空孔形状，但空穴形状不局限于此，如图26A所示那样可以适当地使用具有连续结合结构的空孔1110的绝缘膜1111。这样形状的空孔通过一面照射激光束一面移动其照射位置来形成。进一步地，如图26B所示那样，可以适当地使用具有球形的空孔1100以及连续结合的空孔1110的绝缘膜1112。
此时，用于绝缘膜103的材料必需要对于fs激光的波长有透光性。也就是说，需要使用不吸收fs激光的波长的光的材料，更具体地说，能隙比fs激光的波长大的材料。通过在具有透光性的材料内部聚光fs激光，只在该fs激光所聚光的位置即焦点产生多光子吸收，可以形成空孔。注意，多光子吸收意味着同时吸收多个光子后迁移到相当于光子的能源的总和的固有状态。通过该迁移，可以吸收具有不被吸收的波长区域的光，并且可以在能源密度充分大的焦点形成空孔。
在本实施方式中，在多孔绝缘膜105表面，尤其是接触孔104的侧面没有形成凹部分。因此，可以防止蚀刻气体扩散到多孔绝缘膜105中。另外，可以防止在阻挡层金属或布线等的多个导电膜之间形成空孔。因此，可以防止在布线之间的短路。多孔绝缘膜105中的空孔107的大小为1至2000nm(优选为1000nm或更小)。因为可以在控制空孔107的大小、位置或密度等的情况下形成空孔，所以可以降低因空孔的大小不均匀引起的膜厚分布的不均匀或绝缘膜的介电常数的不均匀。
另外，可以在绝缘膜103上形成多个空孔107来形成多孔绝缘膜105之后，形成接触孔104.此时，有可能在接触孔的侧面暴露空孔的一部分并形成凹部分.此时优选形成之后将说明的阻挡膜605(参照图6).阻挡膜605可以防止杂质进入到绝缘膜105中.
接下来，通过液滴喷射法将含有导电性材料的组成物排放到接触孔104之上来形成导电膜106(参照图1E)。该导电膜106通过液滴喷射装置401来形成。应该注意的是，本说明书中的液滴喷射装置401是装有用于排放微滴的装置诸如具有组成物排出口的喷嘴或具有一个或多个喷嘴的头的设备的通用术语(参照图4A)。液滴喷射装置401具有的喷嘴的直径被设定为0.02到100μm(最好为不大于30μm)，并且从该喷嘴中排放的组成物的排放量被设定为0.001到100pl(最好的是不大于10pl)。排放量与喷嘴的直径成比例增加。另外，处理目标与喷嘴的排出口之间的距离最好被设定得尽可能紧密以便于将微滴排放到期望点，并且最好将其设定约为0.1到3mm(最好，不大于1mm)。
作为从排出口排放的组成物，使用溶解或分散到溶剂中的导电材料。适合作为导电材料的是诸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W和Al等金属、Cd或Zn的金属硫化物、Fe、Ti、Ge、Zr、Ba等的氧化物、卤化银的微粒、或分散的毫微粒。另外，适合作为导电材料的是氧化铟锡(ITO)、包含氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌、氮化钛等，所述导电材料被用作透明导电膜。然而，考虑到电阻系数，从排出口中排放的组成物优选是溶解或分散到溶剂中的金、银和铜中的一种，更优选的是，具有低电阻的银或铜。应该注意的是，当使用银或铜时，作为防御杂质的方法，最好同时提供阻挡膜。使用诸如醋酸丁酯、酯(例如，乙酸乙酯)、醇(例如，异丙醇或乙醇)、甲基乙基酮以及丙酮等有机溶剂作为溶剂。组成物的粘性最好不高于50cp，这可防止干燥或可使得组成物从排出口中平滑地排放。此外，组成物的表面张力最好不高于40mN/m。然而，可根据溶剂或使用目的适当地控制组成物的粘性等。
导电颗粒的直径尽管取决于每个喷嘴的直径或所期望的图案形状，但是为了防止喷嘴堵塞并产生精细图案，其最好小得不大于0.1μm。将为该大小的导电体的粒子称为豪微粒子。该组成物通过诸如电解法、雾化方法以及湿式还原法等已知方法形成。所述组成物的粒度通常约为0.01到10μm。注意，当通过在气体中蒸发方法形成所述组成物时，由分散剂保护的毫微粒子具有约7nm的较小尺寸。另外，当每个毫微粒子的表面被涂敷剂覆盖时，在溶剂中不会发生聚集，从而可在室温下稳定地分散所述毫微粒子，显示出与液体同样的举动。因此，最好使用涂敷剂。
另外，通过液滴喷射法来排放的组成物中的粒径需要充分地微小到比接触孔的直径小。因此，注入到接触孔的组成物被看作液体，不需要如CMP步骤那样施加压力来将组成物嵌到接触孔中，而是自己注入。如在减压下进行排放液体的步骤就不在导电体表面上形成氧化膜等，所以是优选的。另外，当排放到1μm或更小的微小接触孔时，如在减压下进行该步骤，可以更顺利地注入组成物，所以是优选的。
在此，将作为组成物使用含有Ag的液状物质(以下称为Ag膏)排放到接触孔104上。
在此使用图4A和4B以及图9A至9D描述通过液滴喷射法来形成的导电膜106的形成方法。注意，图9A表示导电膜106所形成的绝缘膜105的俯视图，具体来说，表示布线区域702和接触部分703。图9B表示图9A中的沿A2-B2线的截面图。另外，图4表示在形成导电膜106的步骤中图9A的沿A1-B1线的截面图。
图4A示出用液滴喷射装置401排放的组成物402在接触孔104上以凹形状形成的例子.当组成物以线状被排放时容易形成这样的形状.通过液滴喷射装置401排放的组成物402的宽度大于接触孔104而形成.另外，凹状的组成物402的平坦部分403的膜厚形成为烘焙组成物后形成的导电膜106的平坦部分409高于绝缘膜105的表面(参照图4B).更详细地说明，在图9B所示的布线区域702和接触部分703的两个区域中，形成为导电膜106的表面性均匀且导电膜106的表面高于绝缘膜105.
接着，向组成物402照射激光束406。在此，使用激光束直接描绘设备向组成物402照射激光束。通过向形成所希望形状的区域中扫描激光束，而挥发在激光束所照射的区域的组成物中的溶剂并去除该溶剂的同时，促进导电性粒子的熔融、烧结以及熔焊中的任何一个或多个的反应来形成如图4B所示那样的导电膜106。此时，激光束所没有照射的组成物408a和408b存留在导电膜106的两端。
这里的导电性粒子的熔融包括根据激光束的照射条件(特别是，激光束的能源密度、扫描速度以及激光束点的面积等)产生的完全熔融或部分熔融。此外，烧结意味着使用激光束的能源来结合导电性粒子。此外，熔焊意味着被分散的导电性粒子互相连接在一起。下面，将产生导电性粒子的熔融、烧结以及熔焊中的任何一个或多个反应代表性地表示为熔融。
在此，使用图5来对于激光束直接描绘设备进行说明。如图所示那样，激光束直接描绘设备1001包括进行照射激光束时的进行各种控制的个人计算机1002(以下称为PC)、输出激光束的激光振荡器1003、激光振荡器1003的电源1004、减弱激光束的光学系统1005(ND滤波器)、调制激光束的强度的音频光学调制器1006(AOM)、扩大或缩小激光束的截面的透镜、由变更光路的反射镜等构成的光学系统1007、具有X台以及Y台的衬底移动机构1009、将由PC输出的控制数据进行数字-模拟换转的D/A换转部1010、相应于D/A换转部1010输出的模拟电压控制音频光学调制器1006的驱动器1011、以及输出用于驱动衬底移动机构1009的驱动信号的驱动器1012。
作为激光振荡器1003，可以使用能够振荡紫外光、可见光或者红外光的激光振荡器。可以使用下列激光振荡器：诸如KrF、ArF、XeCl和Xe之类的受激准分子激光振荡器；诸如He、He-Cd、Ar、He-Ne和HF之类的气体激光振荡器；使用将Cr、Nd、Er、Ho、Ce、Co、Ti或Tm掺杂到诸如YAG、GdVO4、YVO4、YLF和YAlO3之类的晶体中的晶体的固态激光振荡器；以及诸如GaN、GaAs、GaAlAs和InGaAsP之类的半导体激光振荡器。在固态激光振荡器中，较佳的是，使用基波的二次至五次谐波。
接着，说明使用激光束直接描绘设备的激光束照射方法。在衬底移动机构1009上安装了衬底1008之后，PC 1002使用摄像机(未显示)来检测在衬底上标记的标记位置。然后，PC 1002根据所检测到的标记的位置数据以及已预先输入进PC的描绘图案数据来产生用于移动衬底移动机构1009的移动数据。当由PC 1002通过驱动器1011来控制音频光学调制器1006的输出光量时，激光振荡器1003所输出的激光束被光学系统1005衰减，从而可在音频光学调制器1006中将光量调整到预定的量。另一方面，在光学系统1007中，改变由音频光学调制器1006所输出的激光束的光路和光束形状，在用透镜来聚光之后，将聚焦的激光束照射在衬底上形成的液状物质(第一图案)上，来熔化液状物质中的金属粒子。这时，根据由PC 1002所产生的移动数据来控制衬底移动机构1009在X方向和Y方向上移动。因此，激光束照射到预定部分，从而熔化组成物中的导电性粒子。
激光束的部分能源在组成物中变换为热，从而使图案的一部分起反应来形成导电膜。另外，激光束的波长越短，激光束的直径可越短。因此，通过照射短波长的激光束可以形成具有微小宽度的导电膜。此外，当要形成微小图案时，由激光束照射的图案中的热扩散距离也是重要因素，并且制造小于1μm的图案时，激光照射的时间在使用Ag的情况下优选为小于10ns。因此，优选照射脉冲宽度低于微微秒(10-12秒)的激光。
另外，在图案表面上的激光束的射束点的形状可以通过光学系统加工为点状、圆形、椭圆、矩形或线状(严密地说是细长的长方形)。
注意，在此移动衬底来选择性地照射激光束，但当然不局限于此，可以通过朝X-Y轴方向扫描激光束进行照射。这种情况下，多角镜、检流镜、声-光调制器(AOD)等优选用作光学系统1007。而且，优选的是，通过朝X轴或Y轴方向扫描激光束并且朝另一X轴或Y轴方向移动衬底，以在衬底的预定区域中照射激光束。
在此，将Nd:YVO4振荡的激光束照射到通过液滴喷射法排放的Ag膏的一部分，适当地进行Ag粒子的熔融、烧结、以及熔焊的任何一种或多种的反应，而形成由银构成的导电膜106。在此，激光束所照射的区域为导电膜。因此，在扫描一次激光束的情况下，导电膜的宽度大致等于射束点的宽度。在此，由于向部分组成物照射激光束，所以组成物408a和408b存留在导电膜106的两端(参照图4B)。在组成物408a和408b中，导电性粒子被分散。在氧氛、氮氛或空气下进行照射激光束。
接着，去除存留的组成物408a和408b并露出导电膜106(参照图1E)。存留的组成物408a和408b通过适当地选择可以去除组成物中的溶剂的剥离液来去除。在此，使用碱性有机溶液去除溶剂。导电膜106由导电性粒子以三次元不规则地互相重叠来形成。就是说，由三次元聚集体粒子构成。因此，其表面具有微小的凹凸。
在此使用图7A和7B以及图9A至9D描述通过液滴喷射法排放的组成物701的整个表面具有平坦性的例子。图7表示在形成导电膜106的步骤中图9A的A1-B1线的截面图。当组成物以矩状或面状被排放时容易形成如此具有平坦性的组成物。此时，组成物701的膜厚形成为烘焙组成物后形成的导电膜106的平坦部分704高于绝缘膜105的表面。更详细地说明，在图9B所示的布线区域702和接触部分703的两个区域中，形成为导电膜106的膜厚均匀且导电膜106的表面高于绝缘膜105。在此，向部分组成物701照射激光束716形成导电膜106。
组成物701a和701b存留在导电膜106的两端(参照图7B)。在组成物701a和701b中导电性粒子被分散。接着，去除所存留的组成物701a和701b并露出导电膜106(参照图1E)。
另外，图1C所示的接触孔104的形状可以为达到金属布线102的接触孔718和连接到接触孔718的布线沟719的结构。使用图8A至8C以及图9A至9D描述导电膜被嵌入绝缘膜中的例子。注意，图9C示出导电膜714被嵌入的绝缘膜715的俯视图，具体来说示出布线区域702和接触孔703。图9D示出图9C的C2-D2线的截面图。此外，图8示出在形成导电膜714的步骤中的图9C的C1-D1线的截面图。
通过液滴喷射法排放的组成物711形成为具有比布线沟719的宽度更大的宽度(参照图8A).在此情况下，组成物711的平坦部分713的膜厚形成为烘焙组成物后形成的导电膜714的平坦部分720大致等于绝缘膜715的表面.更详细地说明，在图9C以及9D所示的布线区域702和接触部分703的双方中，导电膜714形成为膜厚均匀(参照图8B).在此，向部分组成物711照射激光束716来形成导电膜714.之后，通过去除存留的组成物717a和717b可以形成被嵌入绝缘膜715的导电膜714(参照图8C以及图9D).
注意，虽在本实施方式中没描述，但在绝缘膜103的接触孔和导电膜的接触部分中，可以在形成接触孔104后形成阻挡膜605，以便改善布线和绝缘膜的紧密性、或进行布线之间的低电阻化、或防止扩散导电膜物质或杂质(参照图6C)。为了形成阻挡膜605，首先形成阻挡膜601。阻挡膜601的金属膜通过公知方法诸如无电镀法、电镀法、PVD(Physical Vapor Deposition)法、CVD(Chemical VaporDeposition)法、蒸发沉淀法、ALD(Atomic Layer Deposition)等来形成(参照图6A)。
接下来，通过在适用于抛光金属的条件下使用CMP法，来抛光并去除形成于接触孔104内部之外的部分、即形成于绝缘膜103上面的阻挡层金属603a和603b(参照图6B)。此时，因为在绝缘膜103中没有形成低介电常数的空孔，所以绝缘膜103具有能够耐CMP法的机器强度。结果，如图6C所示那样，可以在接触孔104内部形成阻挡膜605。阻挡膜605可以适当地使用钨(W)、钼(Mo)、钽(Ta)、和钛(Ti)等的金属或其合金、或其金属氮化物、或与硅(Si)的合金。另外，可以层叠这些多个层来形成。典型地说，可以在衬底表面上顺序层叠氮化钽(TaN)膜、钨膜。
然后，如图1D以下所示那样，可以在绝缘膜103中形成多个空孔107，来形成多孔绝缘膜105。进一步地，在阻挡膜605上排放组成物，并烘焙来形成导电膜。
通过反复重复以上的步骤，可以形成多层结构的半导体器件。根据本实施方式可以形成的半导体器件由于具有包含多个空孔的绝缘膜，所以为低介电常数。因此，可以降低布线之间的寄生电容，而可以制造高集成化的半导体器件。
实施方式2
在本实施方式中，使用图10A至10E描述在单晶半导体衬底上形成多孔绝缘膜以及布线的步骤。
如图10A所示那样，在衬底500上形成元件分离区域503至505。衬底500是单晶半导体衬底或化合物半导体衬底，可以代表性地举出n型或p型的单晶硅衬底、GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、或ZnSe衬底等。此外，可以使用SOI(绝缘体上硅结构，Silicon On Insulator)衬底。在本实施方式中，使用单晶硅衬底作为衬底500。元件分离区域503至505可以适当地使用公知的选择氧化法(LOCOS法)或深沟分离法等。在此，作为元件分离区域503至505，通过深沟分离法形成作为元件分离区域的氧化硅膜。之后，通过离子井注入形成p井区域501和n井区域502。此外，适当地进行沟道停止离子注入或阈值调整离子注入。
接下来，洗涤衬底500的表面，并使其露出.然后，通过公知的方法形成第一绝缘膜.接着，在第一绝缘膜上形成第一导电膜.第一绝缘膜以及第一导电膜分别可以以与公知的栅绝缘膜以及栅电极相同的材料和方法而形成.接着，在第一导电膜上形成掩模图案，使用该掩模图案来蚀刻第一导电膜形成栅电极506和507.接下来，以掩模图案以及栅电极506、507作为掩膜，向衬底500以自对准地添加杂质元素.以掩模图案以及栅电极506、507作为掩膜，蚀刻第一绝缘膜并形成栅绝缘膜508、509.接着，去除掩模图案后，形成第二绝缘膜，并通过进行各向异性蚀刻形成侧壁510至513.接着，以栅电极506、507以及侧壁510至513作为掩模，添加杂质元素.接着，通过使用加热处理、GRTA法、LRTA法等，进行活化杂质元素后，形成源区以及漏区514至517、低浓度杂质区域518至521.注意，形成于p井区域501的源区以及漏区514和515是磷所添加的n+区域，低浓度杂质区域518和519是n-区域.此外，形成于n井区域502的源区以及漏区516和517是硼所添加的p+区域，低浓度杂质区域520和521是p-区域.注意，因为n-区域和p-区域可以适当地形成，所以也可以形成没有这些的晶体管.
接下来，如图10B所示那样，形成第三绝缘膜531。通过使用公知方法诸如CVD法、溅射法、涂敷法、以及加热处理等来形成第三绝缘膜531。在此，涂敷BPSG并加热而形成氧化硅膜。接着，蚀刻第三绝缘膜531的一部分，形成接触孔541至544的同时，露出每个源区以及漏区514至517的一部分。
接着，如图10C所示那样，向形成有接触孔的第三绝缘膜531照射从fs激光器射出的激光束，来形成空孔545并形成多孔绝缘膜546。
接着，如图10D所示那样，通过液滴喷射法向接触孔排放组成物，并将激光束照射到其一部分而烘焙来形成导电膜551至554。
之后，反复重复形成多孔绝缘膜561以及导电膜562至565，来可以形成多层布线。
通过以上步骤，可以形成具有介电常数低的绝缘膜的半导体器件。
另外，使用SOI衬底(绝缘体上硅结构，Silicon On Insulator)作为衬底500，通过公知的剥离方法进行在硅衬底和氧化绝缘膜中可以剥离的处理，可以剥离MOS晶体管。此外，将该被剥离的MOS晶体管粘合到柔性衬底，来可以薄化半导体器件。
除MOS晶体管之外，本实施方式所示的半导体器件可以适用于双极晶体管等的各种半导体器件。此外，可以适用于存储器、逻辑等的各种电路。
实施例1
接着，使用图11A至图14描述有源矩阵衬底以及具有此的显示面板的制造方法。在本实施例中，使用液晶显示面板作为显示面板来说明。图14是有源矩阵衬底的俯视图，图11至图13模式地示出对应于其连接端子部分的A-B线、像素部分的C-D线以及E-F线的纵方向截面结构。
如图11A所示那样，在衬底800的表面上形成膜厚100nm的第一绝缘膜801。在此，作为第一绝缘膜801，通过等离子体CVD方法形成氮化铝膜。接着，在第一绝缘膜801上形成第一导电膜，并在其上形成掩模。接着，使用掩模蚀刻第一导电膜，形成起到栅布线作用的第一导电膜802a、起到栅布线和栅电极的连接部分作用的第一导电膜802b、起到栅电极作用的802c。在此，使用热传导率高的氮化铝膜作为第一绝缘膜，所以可以在整个衬底上均匀后面要形成的TFT的发热。结果，可以降低TFT的不均匀，其特别优选于使用大面积衬底形成TFT的情况。
第一导电膜最好由高熔点材料形成.通过使用高熔点材料，能够进行之后的晶化处理、吸杂处理、活化处理等加热处理.高熔点材料可以随意使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)等金属或其合金，或者其金属氮化物.另外，可以叠层上述多个层来形成第一导电膜.代表性的是在衬底表面形成的氮化钽膜及其上面所形成的钨膜、氮化钽膜及其上面所形成的钼、氮化钛膜及其上面所形成的钨膜、氮化钛膜及其上面所形成的钼膜等叠层结构.另外，还可以使用含磷的硅膜(包含非晶半导体膜、结晶性半导体膜)、氧化铟锡、氧化锌、氧化铟锌、掺镓的氧化锌、或含有氧化硅的氧化铟锡.第一导电膜的制造方法可以适当地使用溅射法、蒸着法、CVD法和涂敷法等.
在此，使用旭玻璃公司制造的AN100玻璃衬底作为衬底800，通过溅射法形成膜厚110nm的钨膜作为第一导电膜。接着，在第一导电膜上排放聚酰亚胺作为第一掩模，进行干燥或烘焙之后，以聚酰亚胺层为掩模蚀刻第一导电膜，来形成第一导电膜802a、802b和802c。
接着，在第一导电膜802a、802b以及802c上形成起到栅绝缘膜作用的第二绝缘膜。在此，作为第二绝缘膜，从衬底800侧顺序形成膜厚110nm的氮化硅膜(氮化氧化硅膜)803、以及氧化硅膜(氧化氮化硅膜)804。进一步地，也可以在形成阳极氧化第一导电膜来形成的阳极氧化膜之后，形成如上的绝缘膜。
接着，在第二绝缘膜上形成膜厚10至100nm的非晶半导体膜805。在此，膜厚100nm的非晶硅膜805由CVD法形成。然后，在非晶半导体膜805表面上形成含有催化剂元素的层806。催化剂元素是金属元素、具有促进非晶半导体膜的晶化的作用。这里，由旋涂法涂敷含有50ppm的镍催化剂的溶液。接着，加热非晶半导体膜805形成图11(B)所示的结晶性半导体膜811。而且，结晶性半导体膜811中含有催化剂元素。这里，使用电炉，在500℃下加热一个小时，脱去半导体膜中的氢后，在550℃下加热四个小时形成含有镍的结晶性硅膜。然后，全面或选择性地进行在作为之后的TFT的沟道区域的区域中掺杂低浓度的p型或n型杂质元素的沟道掺杂处理。
然后，在含有催化剂元素的结晶性半导体膜811表面上形成膜厚100nm、含有施主型元素的半导体膜812。这里，使用硅烷气体和0.5％的磷化氢气体(流量比硅烷∶磷化氢为10∶17)，形成含磷的非晶硅膜。
接着，在加热结晶性半导体膜811及含有施主型元素的半导体膜812，对催化剂元素进行吸杂处理的同时，活化施主型元素。即，将含有催化剂元素的结晶性半导体膜811中的催化剂元素移动到含有施主型元素的半导体膜812中。这时，催化剂元素的浓度降低后的结晶性半导体膜如图11C的813所示。这里为结晶性硅膜。另外，催化剂元素移动到的、含有施主型元素的半导体膜经加热成为结晶性半导体膜。即，成为含有催化剂元素及施主型元素的结晶性半导体膜。这里，由图11C的814表示该膜。这里，为含有镍和磷的结晶性硅膜。
接着，在包含催化剂元素以及施主型元素的结晶性半导体膜814上形成第三掩模815。通过液滴喷射法向包含催化剂元素以及施主型元素的结晶性半导体膜814上排放聚酰亚胺，并以200℃加热30分钟来形成第三掩模815。向之后的第一半导体区域被形成的区域上排放第三掩模815。
接着，如图11D所示那样，使用第三掩模815蚀刻包含催化剂元素以及施主型元素的结晶性半导体膜814，来形成第一半导体区域(源区以及漏区、接触层)821。此外，蚀刻催化剂元素浓度被降低的结晶性半导体膜813，形成第二半导体区域822。使用CF4∶O2＝10∶9的流量比的混合气体而蚀刻包含催化剂元素以及施主型元素的结晶性半导体膜814以及催化剂元素浓度被降低的结晶性半导体膜813。之后，使用剥离液剥离第三掩模815。
接下来，如图12A所示那样，在第一半导体区域821以及第二绝缘膜上形成第二导电膜831至833.第二导电膜作为源布线、源电极以及漏电极的任何一种发挥作用.在此，通过排放并加热分散有Ag(银)粒子的液状物质，来形成第二导电膜831至833.
接着，以第二导电膜832和833作为掩模蚀刻第一半导体区域821，形成起到源区以及漏区作用的第三半导体区域834和835。此时，部分第二半导体区域822也被蚀刻。被蚀刻的第二半导体区域称为第四半导体区域836。第四半导体区域836作为沟道形成区域发挥作用。
接着，可以形成保护膜。作为保护膜，形成氧化硅膜作为连接到第四半导体区域836的绝缘膜，并在其上形成氮化硅膜即可。通过设置保护膜，可以防止外来污染物质侵入到半导体元件中。
接着，形成第三绝缘膜。在此，涂敷硅氧烷聚合物之后，烘焙而形成第三绝缘膜。用纯水洗涤衬底的表面，为了提高润湿性，在涂敷溶剂之后，通过旋转法等涂敷将硅氧烷聚合物的前体溶解到溶剂的溶液。之后，通过加热衬底和溶液促进溶剂的挥发(蒸发)以及硅氧烷聚合物的前体的交联反应，可以获得第三绝缘膜。
接着，向第三绝缘膜照射从fs激光器射出的激光束，在第三绝缘膜中形成多个空孔841，形成多孔质第四绝缘膜842。
接着，如图12C所示那样，蚀刻第二绝缘膜和第三绝缘膜，并露出第一导电膜802a和802b。
接着，形成第三导电膜851，并使其连接到第一导电膜802a和802b的露出部分。第三导电膜851可以用与第二导电膜831至833相同的方法来形成。第三导电膜851作为扫描线(栅布线)发挥作用。
接着，通过与第四绝缘膜842相同的方法形成多孔质第五绝缘膜843。然后，蚀刻多孔质第五绝缘膜843的一部分，露出第二导电膜833的一部分之后，形成膜厚100至300nm的第四导电膜853，并使其连接到第二导电膜833。第四导电膜853的材料可以举出具有透光性的导电膜或具有反射性的导电膜。具有透光性的导电膜的材料可以举出氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、添加镓的氧化锌(GZO)、包含氧化硅的氧化铟锡等。此外，具有反射性的导电膜的材料可以使用铝(Al)、钛(Ti)、银(Ag)、钽(Ta)等的金属、或者包含比该金属化学计量组成比更小的浓度氮的金属材料、或者该金属的氮化物，典型的是氮化钛(TiN)、氮化钽(TaN)、或者包含1至20％的镍的铝等。作为形成第三导电膜851的方法，适当地利用液滴喷射法、涂敷法、溅射法、蒸发淀积法、和CVD方法等。注意，当利用涂敷法、溅射法、蒸发淀积法、和CVD方法等时，通过使用液滴喷射法以及激光束直接描绘设备来进行曝光等形成掩模之后，蚀刻导电膜来形成导电膜851。在此，通过溅射法形成膜厚110nm的铝膜，蚀刻为所希望的形状来形成起到像素电极作用的第四导电膜853。
注意，参照相当于图12B的C-D线以及E-F线的俯视图的图14。
注意，虽然在本实施例中，形成第三导电膜851之后形成第四导电膜853，但，也可以代替此步骤地，在形成第四导电膜853之后形成第三导电膜851。
根据以上步骤，可以形成有源矩阵衬底。在本实施例中形成的有源矩阵衬底使用耐热性高的材料用作栅极。此外，进行活化处理、吸杂处理、晶化处理等加热处理后，使用低电阻材料，形成信号线、扫描线等的布线。因此，能够形成具有结晶性、杂质金属元素少、布线电阻低的TFT。
由结晶性半导体膜形成的TFT，与由非晶半导体膜形成的逆交错型的TFT相比，迁移率高10至50倍左右。另外，向源区及漏区掺杂了受主型元素或施主型元素，还含有催化剂元素。因此，能够形成与半导体区域的接触电阻低的源区及漏区。结果，能够制作具有高速运转所必需的发光元件的显示器件。
而且，由于吸杂处理也会对在成膜阶段中混入半导体膜的金属元素进行吸杂，所以能够降低关断电流。其代表性的是能够形成具有6位以上的开通/关断比的TFT。通过将这样的TFT设置在显示器件的开关元件中，能够提高对比度。
注意，在本实施例中说明了连接端子部分以及像素部分，然而可以与像素部分的TFT一起形成驱动电路的TFT。此时，在同一衬底上可以形成连接端子部分、像素部分、以及驱动电路部分。
接着，如图13所示那样，利用印刷法或旋转法来形成绝缘膜，进行研磨处理来形成定向膜862。注意，定向膜862也可以利用斜方蒸发沉淀法来形成。
接着，在定向膜833以及第二像素电极(相对电极)882所设置的相对衬底881上，通过液滴喷射法在像素部分周围的区域中形成闭环形状的密封剂871。
密封剂871可以包含填料，此外，在相对衬底881中可以形成彩色虑光器或遮蔽膜(黑色矩阵)。
接着，通过分散器(滴落式)在由密封剂871形成的闭环内侧滴落液晶材料之后，在真空中将提供有定向膜883和第二像素电极(相对电极)882的相对衬底881粘贴到有源矩阵衬底上，且通过紫外线固化形成填充有液晶材料的液晶层884。注意，在粘贴到相对衬底后利用毛细现象注入液晶材料的浸渍技术(抽吸技术)能够用作形成液晶层884的方法以代替分散器技术(滴落技术)。
接下来，在绝缘膜分别形成于第三导电膜844和源极布线层(未示图)的端部上的情况下，去除该绝缘膜。然后，中介连接导电膜885向连接端子粘贴布线衬底，布线衬底的典型为FPC(柔性印刷电路、(连接到用作扫描线的第三导电膜的布线衬底886))。而且，每个布线衬底和连接端子的连接部分优选通过密封树脂密封。该结构能够防止湿气从剖面部分渗入像素部分中导致面板劣化。
经上述步骤，能够制造液晶显示面板。注意为了防止静电放电破坏，可以在连接端子与源极布线(栅极布线)之间或在像素部分中设置保护电路，其典型为二极管等。在这种情况下，通过采用与上述TFT相同的步骤制造保护电路并将像素部分的栅极布线层连接到二极管的漏极或源极布线层可以防止静电放电破坏。
注意，实施方式1和2都可适用于本实施例。
实施例2
下面是用图16A至图20说明有源矩阵衬底及具有有源矩阵衬底的显示器件的制作方法。图20是像素部分的俯视图，图16A至图19B是有源矩阵衬底的纵剖面结构图，模式性地表示如图20所示的用于开关的TFT的栅电极和扫描线的连接部A-A’及用于开关的TFT的B-B’、用于驱动TFT的C-C’。
如图16A所示，在衬底900上形成膜厚100至200nm的第一导电膜.这里，衬底900使用了玻璃衬底，在其表面上由溅射法形成作为第一导电膜的、具有膜厚150nm的钨膜.然后在第一导电膜上排放或涂敷光敏性材料，使用激光束直接描绘设备将光敏性材料曝光、显影，形成第一掩模.然后，使用第一掩模蚀刻第一导电膜形成第一导电膜901至903.这里，由干蚀刻法蚀刻钨膜，形成第一导电膜901至903.而且，第一导电膜901作为栅极布线、第一导电膜902作为用于开关的TFT的栅电极、以及第一导电膜903作为用于驱动的TFT的栅电极分别发挥作用.
然后，在衬底900及第一导电膜901至903表面上形成第一绝缘膜。这里，第一绝缘膜由CVD法将膜厚50nm至100nm的氮化硅膜905和膜厚50至100nm的氧氮化硅膜SiON(含有量：O＞N)906叠层而形成。注意，第一绝缘膜作为栅绝缘膜发挥作用。这时，氮化硅膜和氧氮化硅膜最好不与大气接触，只通过转换原料气体来连续成膜。
接着，在第一绝缘膜上形成膜厚10至100nm的非晶半导体膜907。这里，膜厚100nm的非晶硅膜由CVD法形成。然后，在非晶半导体膜907表面上涂敷含有催化剂元素的溶液908。这里，由旋涂法涂敷含有20至30ppm的镍催化剂的溶液。接着，加热非晶半导体膜907形成图16B所示的结晶性半导体膜911。注意，结晶性半导体膜911中含有催化剂元素。这里，由与实施例1类似的步骤来形成含有镍的结晶性硅膜。然后，全面或选择性地进行在作为之后的TFT的沟道区域的区域中掺杂p型或n型杂质元素以使其为低浓度的沟道掺杂处理。
然后，在含有催化剂元素的结晶性半导体膜911表面上形成膜厚100nm、含有施主型元素的半导体膜912。这里，使用硅烷气体和0.5％的磷化氢气体(流量比硅烷∶磷化氢为10∶17)，形成含磷的非晶硅膜。
接着，加热结晶性半导体膜911及含有施主型元素的半导体膜912，对催化剂元素进行吸杂处理的同时，活化施主型元素。即，将含有催化剂元素的结晶性半导体膜911中的催化剂元素移动到含有施主型元素的半导体膜912上。这时，催化剂元素的浓度降低后的结晶性半导体膜如图16C的913所示。这里为结晶性硅膜。另外，催化剂元素移动到的、含有施主型元素的半导体膜经加热成为结晶性半导体膜。即，成为含有催化剂元素及施主型元素的结晶性半导体膜。这里，由图16C的914示出该膜。这里，为含有镍和磷的结晶性硅膜。
然后，如图16D所示，在含有催化剂元素及施主型元素的结晶性半导体膜914和913上形成第二掩模916、917后，使用第二掩模刻蚀为所期望的形状。第二掩模916和917能够利用液滴喷射法，滴落有机树脂干燥形成。另外，与第一掩模一样，将光敏性材料由激光束直接描绘设备曝光、显影而形成。这里，通过液滴喷射法，选择性地排放聚酰亚胺，干燥烘焙后形成第二掩模。蚀刻后的、含有催化剂元素及施主型元素的结晶性半导体膜成为图17A所示的第一半导体区域925和926，蚀刻后的结晶性半导体膜913成为第二半导体区域922和923。
接着，在之后作为n沟道型TFT的区域内形成第三掩模927。这里，利用液滴喷射法排放聚酰亚胺，干燥后，形成覆盖之后作为n沟道型TFT的第二半导体区域922及第一半导体区域925的第三掩模927。
然后，在之后作为p沟道型TFT的第一半导体区域926上掺杂受主型元素928，如图17B所示，形成p型半导体区域932。
接着，将未图示的、在作为用于驱动的TFT的栅电极发挥作用的第一导电膜903上形成的第一绝缘膜的一部分蚀刻，露出作为栅电极发挥作用的第一导电膜903的一部分。
接着，在第一半导体区域925、p型半导体区域932及第二半导体区域922和923表面形成膜厚500至1000nm的第二导电层933和934。这里，利用液滴喷射法排放Ag膏，烘焙后形成第三导电膜。
然后，涂敷或排放光敏性材料935，使用激光束直接描绘设备在该光敏性材料上照射激光束930，使光敏性材料曝光、显影形成如图17C所示的第四掩模936。
接着，利用第四掩模936将第三导电膜蚀刻，形成图18A所示的作为信号线、扫描线、电源线、源电极或漏电极发挥作用的第四导电膜942至945。
这里，同时参照图20所示的像素A-A’、B-B’及C-C’的俯视图。通过上述处理，形成设置在之后用于开关的TFT的源极区或漏极区上的、作为信号线发挥作用的第四导电层950、作为漏极电极发挥作用的第四导电膜943。另外，形成设置在之后用于驱动的TFT的源极区或漏极区上的、作为电源线发挥作用的第四导电膜951、作为漏极电极发挥作用的第四导电膜952。
注意，作为用于开关的TFT的漏电极发挥作用的第四导电膜943和作为用于驱动的TFT的栅电极发挥作用的第一导电膜902，在接触孔909上连接。
另外，在此过程中，将第三导电膜分开，形成各信号线、电源线和扫描线、漏电极的同时，通过蚀刻使漏极布线的宽度变细，能够提高之后形成的显示器件的开口率。
接着，保留第四掩模，将第一半导体区域925和p型半导体区域932蚀刻，形成源极区及漏极区949至952。这时，第二半导体区域922和923的一部分也被蚀刻。被蚀刻后的半导体区域成为第三半导体区域955和956，作为沟道形成区域发挥作用。
接着，除去第四掩模后，在第四导电膜及第三半导体区域表面上形成第二绝缘膜957及第三绝缘膜958。这里，由CVD法形成作为第二绝缘膜的、含氢的膜厚150nm的氧氮化硅膜(SiON，含有量O＞N)。另外，由CVD法形成作为第三绝缘膜的、膜厚200nm的氮化硅膜。氮化硅膜作为阻断来自外部的杂质的保护膜发挥作用。
接着，加热第三半导体区域955和956，而进行氢化。这里，通过在氮氛围下以410℃加热一个小时，将第三绝缘膜958所含的氢掺杂到第三半导体区域955和956，使第三半导体区域氢化。
然后，如图18B所示，在第三绝缘膜958上形成多孔质第四绝缘膜971。这里，涂敷硅氧烷烘焙形成绝缘膜后，通过照射从fs激光振荡器射出的激光束来形成多个空孔，从而形成多孔的第四绝缘膜971。接着，在第四绝缘膜971上形成第五掩模后，将第四绝缘膜971、第三绝缘膜958和第二绝缘膜957分别蚀刻，露出作为用于开关的TFT的栅电极发挥作用的第一导电膜901的一部分。然后，形成作为与第一导电膜901连接的扫描线发挥作用的第五导电膜972。这里，利用液滴喷射法排放Ag膏并烘焙后，使用由激光束直接描绘设备形成的掩模将Ag膏的一部分蚀刻，使布线宽度变细，形成第五导电膜972。
通过以上处理，能够形成具有由p沟道型TFT963构成的用于驱动的TFT与由n沟道型TFT962构成的用于开关的TFT的像素部分。注意，也可以由n沟道型TFT形成驱动TFT。
接下来，形成多孔质第五绝缘膜973。第五绝缘膜973也可以适当地使用与第四绝缘膜同样的材料。接着，在第五绝缘膜973之上形成第六掩模后，蚀刻第五至第二绝缘膜，并暴露第四导电膜952的一部分。
然后，如图19A所示那样，形成膜厚100至300nm的第六导电膜974使之与第四导电膜952连接。第六导电膜的材料包括具有透光性的导电膜或具有反射性的导电膜。另外，第六导电膜的形成方法适当使用液滴喷射法、涂敷法、溅射法、蒸发沉淀法、CVD法等。注意，使用涂敷法、溅射法、蒸发沉淀法、CVD法等时，通过使用液滴喷射法、激光束直接描绘设备的曝光等形成掩模后，将导电膜蚀刻以形成导电膜974。这里，将以反射率好的铝作为主要成分，并含有镍、钴、铁、碳及硅中至少一种的合金材料作为下层，在其上通过溅射法将含有氧化硅的铟锡氧化物(ITO)成膜，并蚀刻为所希望的形状形成作为像素电极发挥作用的第六导电膜974。
通过以上步骤能够制成有源矩阵衬底。注意，可以将用于防止静电破坏的保护电路、代表性的是二极管等设置在连接端子与源布线(扫描线)之间或像素部分中。这时，通过与上述TFT相同的步骤制作，并将像素部分的扫描线层与二极管的漏极或源布线层连接，能够防止静电破坏。
接着，如图19B所示，形成覆盖第六导电膜974的端部的第六绝缘膜981。这里，使用负型光敏性材料形成第六绝缘膜981。
然后，通过蒸发沉淀法、涂敷法和液滴喷射法等，在第六导电膜974表面及第六绝缘膜981的端部上形成含有发光物质的层982。然后，在含有发光物质的层982上，形成作为第二像素电极发挥作用的第七导电膜983。这里，由溅射法使含有氧化硅的ITO成膜。结果，能够由第六导电膜、含有发光物质的层及第七导电膜形成发光元件984。适当选择构成发光元件的导电膜及含有发光物质的层的各种材料，并且调整各膜厚。
注意，在形成含有发光物质的层982之前，在大气压中进行200至350℃的热处理，去除第六绝缘膜981中或吸附在其表面的水分。另外，在减压下进行200至400℃、最好是250至350℃的热处理，不暴露在大气中，由真空蒸发沉淀法、大气压下或减压下的液滴喷射法或涂敷法等形成含有发光物质的层982。
含有发光物质的层982由含有有机化合物或无机化合物的电荷注入输送物质及发光材料形成，从其分子序数来看，是含有低分子类有机化合物、中分子类有机化合物(代表性的是纳米树形分子、低聚物等)、高分子类有机化合物中选择出的一种或多种的层，也可以与电子注入输送性或空穴注入输送性的无机化合物组合。
电荷注入输送物质中，特别是电子输送性高的物质，包括例如：三(8-羟基喹啉)铝(简称：Alq3)、三(5-甲基-8-羟基喹啉)铝(简称：Almq3)、二(10-羟基苯[h]-羟基喹啉)铍(简称：BeBq2)、二(2-甲基-8-羟基喹啉)-4-苯基酚盐-铝(简称：BAlq)等，含有喹啉骨架或苯并喹啉骨架的金属络合物等。
另外，空穴输送性高的物质包括例如：4，4’-二[N-(1-萘基)-N-苯基-氨]-联二苯(简称：α-NPD)和4，4’-二[N-(3-甲基苯)-N-苯基-氨]-联二苯(简称：TPD)、4，4’，4”-三(N，N-联二苯-氨)-三苯胺(简称：TDATA)、4，4’，4”-三[N-(3-甲基苯)-N-苯基-氨]-三苯胺(简称：MTDATA)等的芳香族胺类(即含有苯环-氮的结合)的化合物。
另外，电荷注入输送物质中，特别是电子注入性高的物质包括氟化锂(LiF)、氟化铯(CsF)、氟化钙(CaF2)等的碱金属或碱土金属的化合物。另外还可以是Alq3等电子输送性高的物质与镁(Mg)等碱土金属的混合物。
电荷注入输送物质中，空穴注入性高的物质包括钼氧化物(MoOX)、钒氧化物(VOX)、钌氧化物(RuOX)、钨氧化物(WOX)、锰氧化物(MnOX)等金属氧化物。另外，还有酞菁(简称：H2Pc)和铜酞菁(简称：CuPc)等的酞菁类的化合物。
发光层可以在每个像素中形成发光波长带不同的发光层而用作进行彩色显示的结构。典型的是形成与R(红)、G(绿)、B(蓝)各色对应的发光层。这时，通过在像素的光发射侧设置透过其发光波长带的光的滤波器(着色层)的结构，能够提高彩色纯度和防止像素部的镜面化(映入)。通过设置滤波器(着色层)，能够省略以往必需的环状偏光板等，能够不损失发光层发出的光。而且，能够降低从倾斜方向看像素部(显示画面)时发生的色调变化。
形成发光层的发光材料有很多种类。低分子类的有机发光材料能够使用4-(二氰基甲烯基)2-甲基-6-[2-(1，1，7，7-四甲基久洛尼定-9-烯炔基)乙烯基]-4H-吡喃(简称：DCJT)、4-(二氰基甲烯基)-2-tert-丁基-6-[2-(1，1，7，7-四甲基久洛尼定-9-烯炔基)乙烯基]-4H-吡喃(简称：DCJTB)、贝力福兰亭、2，5-二氰基-1，4-二[2-(10-甲氧基-1，1，7，7-四甲基久洛尼定-9-烯炔基)乙烯基]苯、N，N’-二甲基喹吖啶酮(简称：DMQd)、香豆素6、香豆素545三(8-羟基喹啉)铝(简称：Alq3)、9，9’-二蒽基、9，10-二苯基蒽(简称：DPA)或9，10-二(2-萘基)蒽(简称：DNA)。另外，其他物质也可以。
另一方面，高分子类有机发光材料与低分子类相比，物理性强度大，元件的耐久性高。另外，由于能够通过涂敷成膜，所以元件的制作比较容易。使用了高分子类有机发光材料的发光元件的结构与使用低分子类有机发光材料时基本相同，在阴极之下形成含有发光物质的层，并在其下形成阳极。但是，形成使用了高分子类有机发光材料的、含有发光物质的层时，难以形成使用了低分子类有机发光材料时的叠层结构，大多数情况下为两层结构。具体来说，为从上面到下面按阴极、发光层、空穴输送层、以及阳极的顺序叠层的结构。
由于发光色由形成发光层的材料而决定，所以能够通过选择其材料来形成显示所期望的发光的发光元件。能够用于形成发光层的高分子类发光材料有聚对苯乙烯类、聚对苯类、聚噻吩类、聚芴类。
聚对苯乙烯类发光材料可以例举聚(对苯乙烯)[PPV]的衍生物、聚(2，5-二烷氧基-1，4-苯乙烯)[RO-PPV]、聚(2-(2’-乙基-己氧基)-5-甲氧基-1，4-苯乙烯)[MEH-PPV]、聚(2-(二烷氧基苯基)-1，4-苯乙烯)[ROPh-PPV]等。聚对苯类发光材料可以例举聚对苯[PPP]的衍生物、聚(2，5-二烷氧基-1，4-苯)[RO-PPP]、聚(2，5二己氧基-1，4-苯)等。聚硫苯类发光材料可以例举聚硫苯[PT]的衍生物、聚(3-烷基硫苯)[PAT]、聚(3-乙基硫苯)[PHT]、聚(3-环乙基硫苯)[PCHT]、聚(3-环乙基-4-甲基硫苯)[PCHMT]、聚(3，4-二环乙基硫苯)[PDCHT]、聚[3-(4-辛基苯基)-硫苯[POPT]、聚[3-(4-辛基苯基)-2，2二硫苯][PTOPT]等。聚芴类发光材料可以例举聚芴[PF]的衍生物、聚(9，9-二烷基芴)[PDAF]、聚(9，9-二辛基芴)[PDOF]等。
另外，发光层可以是呈现单色或白色发光的结构。使用白色发光材料时，在像素的光照射侧设置透过特定波长的光的滤波器(着色层)的结构，能够进行彩色显示。
为了形成白色发光的发光层，例如，通过将Alq3、掺杂了一部分为红色发光色素的尼罗红的Alq3、p-EtTAZ、TPD(芳香族二胺)由蒸发沉淀法依次叠层，能够得到白色.另外，通过使用了旋涂的涂敷法形成发光层时，最好在涂敷后由真空加热烘焙.例如，可以全面涂敷作为空穴注入层发挥作用的聚(乙烯二氧化硫笨)以及聚(苯乙烯磺酸)水溶液(PEDOT以及PSS)、烘焙后，全面涂敷掺杂了作为发光层发挥作用的发光中心色素[1，1，4，4-四苯-1，3-丁二烯(TPB)、4-二氰基乙撑-2-甲基-6-(p-二甲基氨-苯乙烯)-4H-吡喃(DCM1)、尼罗红和香豆素6等]的聚乙烯咔唑(PVK)溶液后烘焙.
发光层可以由单层形成，也可以将电子输送性的1，3，4-氧二氮茂的衍生物(PBD)分散在空穴输送性的聚乙烯咔唑(PVK)中。另外，通过将30wt％的PBD作为电子输送剂分散，且分散适当量的4种色素(TPB、香豆素6、DCM1、尼罗红)，能够得到白色发光。除了这里所示的可以得到白色发光的发光元件，通过适当选择发光层的材料，能够制作得到红色发光、绿色发光或蓝色发光的发光元件。
注意，如果在阳极和发光性的高分子系有机发光材料的中间形成空穴传送性的高分子系有机发光材料，就可以提高从阳极的空穴注入性。一般地说，使空穴传送性的高分子系有机发光材料与受主性材料一起溶于水，利用旋转法等涂敷此。另外，空穴传送性的高分子系有机发光材料不溶于有机溶剂，所以可以与上述的发光性的有机发光材料叠层。空穴传送性的高分子系有机发光材料可以举出PEDOT和作为受主型材料的樟脑磺酸(CSA)的混合物、聚苯胺(PANI)和作为受主型材料的聚苯乙烯磺酸(PSS)的混合物等。
而且，发光层除了单态受激发光材料，还可以使用包含金属络合物等的三重态受激发光材料。例如，红色发光性的像素、绿色发光性的像素及蓝色发光性的像素中，由三重态受激发光材料形成亮度减半时间较短的红色发光性像素，其他发光性的像素由单态受激发光材料形成。由于三重态受激发光材料的发光效率高，所以具有得到相同亮度时耗电少的特征。即，由于将三重态受激发光材料应用于红色像素时，在发光元件里流动的电流量少，所以能够提高可靠性。要实现低耗电，也可以由三重态受激发光材料形成红色发光性的像素和绿色发光性的像素，由单态受激发光材料形成蓝色发光性的像素。通过由三重态受激发光材料形成人类视度高的绿色发光性的像素，能够实现低耗电。
作为三重态受激发光材料的一个例子是将金属络合物作为掺杂物使用，例如，将第三过渡系列元素的铂作为中心金属的金属络合物、将铱作为中心金属的金属络合物等。三重态受激发光材料不限于这些化合物，还可以使用具有上述结构且中心金属中具有属于周期表的8至10族的元素的化合物。
上述为形成含有上述发光物质的层的物质的一个例子，能够通过适当叠层具有空穴注入输送层、空穴输送层、电子注入输送层、电子输送层、发光层、电子块层、空穴块层等的功能性的各层来形成发光元件。另外，也可以形成将这些各层混合的混合层或混合结合。发光层的层结构可以变化，只要在不脱离本发明的要旨的范围内，可以允许一些变形，例如代替不具有特定的电子注入区域和发光区域，可以具有专门用于此目的的电极或将发光性材料分散等。
由上述材料形成的发光元件，通过顺向偏压来发光。使用发光元件形成的显示器件的像素，可以由单纯矩阵方式或有源矩阵方式驱动。无论是哪一个，每个像素都是由某个特定的定时，外加顺向偏压来发光，某个规定时间段为非发光状态。通过在该非发光时间段内外加逆向的偏压，能够提高发光元件的可靠性。发光元件中有在一定驱动条件下发光强度降低的恶化和像素内非发光区域扩大、表观上亮度降低的恶化模式，通过顺向及逆向外加偏压，进行交流驱动，能够延迟恶化的进行，提高发光元件的可靠性。
接着，形成覆盖发光元件、防止水分侵入的透明保护层.透明保护层可以使用由溅射法或CVD法得到的氮化硅膜、氧化硅膜、氧氮化硅膜(SiNO膜(组成比N＞O)或SiON膜(组成比N＜O))、以碳为主要成分的薄膜(例如DLC膜、CN膜)等.
通过以上处理，能够制成具有发光元件的有源矩阵衬底。注意，实施方式1和实施方式2的任一个都可以适用于本实施例。
实施例3
本实施例中，用图21说明在上述实施例所示的显示板上安装驱动电路。
如图21A所示，在像素部1401的周围安装信号线驱动电路1402及扫描线驱动电路1403a和1403b。图21A中，作为信号线驱动电路1402及扫描线驱动电路1403a、1403b等，通过使用了公知的各向异性导电粘合剂及各向异性导电胶片的安装方法、COG方式、引线键合方法及利用焊接凸块的回流处理等，在衬底1400上安装IC芯片1405。这里使用COG方式。然后，通过FPC(柔性印刷电路板)1406将IC芯片与外部电路连接。
注意，可以将信号线驱动电路1402的一部分，例如模拟开关在衬底上形成为一体，其他部分用IC芯片另外安装在衬底上。
另外，如图21B所示，由SAS或结晶性半导体形成TFT时，有可能将像素部1401和扫描线驱动电路1403a、1403b等在衬底上形成为一体，另外将信号线驱动电路1402等作为IC芯片安装。图21B中，作为信号线驱动电路1402，由COG方式将IC芯片1405安装在衬底1400上。然后通过FPC 1406，将IC芯片和外部电路连接。
注意，可以将信号线驱动电路1402的一部分，例如模拟开关在衬底上形成为一体，其他部分用IC芯片另外安装在衬底上。
而且，如图21C所示，有可能代替COG方式，由TAB方式安装信号线驱动电路1402等。然后，通过FPC 1406，将IC芯片与外部电路连接。图21C中，由TAB方式安装信号线驱动电路1402，也可以由TAB方式安装扫描线驱动电路1403a、1403b。
注意，可以将信号线驱动电路1402的一部分，例如模拟开关在衬底上形成为一体，其他部分用IC芯片另外安装在衬底上。
由TAB方式安装IC芯片时，能够对衬底设置大的像素部，能够实现更窄的框架。
IC芯片使用硅晶片形成，也可以取代IC芯片，在玻璃衬底上设置形成电路的IC(以下，表示为驱动器IC)。由于IC芯片从圆形的硅晶片中得到IC芯片，所以受到母体衬底形状的限制。另一方面，由于驱动器IC中母体衬底为玻璃，不受形状的限制，所以能够提高生产性。因此，驱动器IC的形状尺寸能够自由设定。例如，驱动器IC的长边的长度为15至80mm时，与安装IC芯片相比，能够减少必要的数量。其结果，能够降低连接端子的数量，能够提高制造上的成品率。
驱动器IC能够使用形成在衬底上的结晶性半导体来形成，结晶性半导体可以由照射连续振荡型激光束来形成。照射连续振荡型激光束形成的半导体膜，具有很少结晶缺陷、且具有大粒径的晶粒。其结果，具有这样的半导体膜的晶体管，迁移率和反应速度好，能够高速驱动，适用于驱动器IC。
实施例4
在本实施例中使用图22来描述具有如上述实施例中所示的显示面板的模块.图22表示组合了显示面板9501和电路衬底9502的模块，在电路衬底9502上形成例如控制电路9504、信号分割电路9505等.此外，显示面板9501由连接布线9503连接到电路衬底9502.可以适当地使用如实施例1或2所示那样的液晶显示面板和发光显示面板作为显示面板9501.
该显示面板9501具有发光元件设置在每个像素的像素部分9506、扫描线驱动电路9507和将视频信号供给到被选择的像素中的信号线驱动电路9508。像素部分9506的结构是与实施例1或2相同的。另外，扫描线驱动电路9507和信号线驱动电路9508通过使用公知的各向异性导电粘合剂以及各向异性导电薄膜的安装方法、COG方法、引线键合方法以及用焊接凸块的回流处理等，在衬底上安装由IC芯片形成的扫描线驱动电路9507和信号线驱动电路9508。
根据本实施例，可以以低成本形成显示模块。
实施例5
在上述实施例中，作为显示模块示出了液晶显示模块以及发光显示模块的例子，但，当然不局限于此，也可以将本发明适当地适用于DMD(Digital Micromirror Device；数字微透镜器件)、PDP(PlasmaDisplay Panel；等离子显示板)、FED(Field Emission Display；场致发射显示器)、电泳显示器件(电子纸)等显示模块。
实施例6
具有在上述实施方式或实施例所示的半导体器件的电子设备有电视机(简称为电视或电视接收机)、数码照相机和数码摄像机等相机、便携式电话机(简称为移动电话机、手机)、PDA等便携信息终端、便携游戏机、用于计算机的监视器、计算机、汽车音响等的放音装置、家用游戏机等具有记录媒体的图像再现装置等。在此，参照图23A和23B具体说明电视机。
图23A和23B分别示出电视机的方框图和斜视图。通过使用上述实施例所示的液晶模块或EL模块可以完成液晶电视机或EL电视机。
图23A是表示电视机的主要结构的方框图。调谐器9511接收图像信号和音频信号。图像信号被图像检波电路9512、将从该图像检波电路9512输出的信号转换成对应于红、绿、蓝的各个颜色的颜色信号的图像信号处理电路9513、以及将该图像信号转换成满足驱动器IC的输入规范的控制电路9514处理。控制电路9514向显示面板9515的扫描线驱动电路9516和信号线驱动电路9517两者分别输出信号。当采用数字式驱动时，可以为以下结构，即，信号分割电路9518可被设置在信号线侧，输入数字信号被分割为m个信号来供应。
调谐器9511处所接收的信号中的音频信号被传输到音频检波电路9521，并且其输出通过音频信号处理电路9522被供应到扬声器9523。控制电路9524从输入部分9525中接收关于接收站(接收频率)或音量的控制数据，并且将信号传输到调谐器9511和音频信号处理电路9522。
在图23B所示那样，可以通过将模块装入到外壳9531中而制造出电视机。由以液晶模块或EL模块为代表的模块来构成显示屏9532。并且还适当地提供诸如扬声器9533和操作开关9534等。
由该电视机含有显示面板9515从而可以减少电视机的成本。此外，可以制造进行高清晰度显示的电视机。
不用说，本发明不局限于电视机，并且可用于各种目的，诸如个人电脑的监视器、或者大面积显示媒介，诸如火车站或机场的信息显示板，以及街道上的广告显示板.
实施例8
根据本发明可以制造用作无线芯片(也称为无线处理器、无线存储器和无线标签)的半导体器件。无线芯片的用途广泛，例如可以应用于纸币、硬币、有价证券、无记名债券、证书(图24D所示的驾驶执照或居民证等)、用于包装的容器(图24C所示的包装纸或瓶子等)、存储媒体(图24B所示的DVD软件或录像带等)、交通工具(图24D所示的自行车等)、身边带的物品(包或眼镜等)、食品、植物、动物、人体、衣服、日用品、电子器件等的商品以及货物的货签(参照图24E和24F)等的物品。电子器件指的是液晶显示器件、EL显示器件、电视器件(也称为电视、电视机、或电视接收机)以及手机等。
无线芯片通过贴在物品的表面上或嵌入物品来固定到物品。例如，可以嵌入书的纸中或由有机树脂形成的包装的该有机树脂中。通过将无线芯片设置在纸币、硬币、有价证券、无记名债券和证书等可以防止伪造。通过将无线芯片设置在包装容器、存储媒体、身边带的物品、食品、衣服、日用品和电子器件等，可以提高检查物品系统或租赁商店的系统的效率。因为在通过公知的剥离步骤来剥离形成于衬底上的薄膜集成电路之后，在覆盖材料中提供根据本发明形成的无线芯片，所以该无线芯片又小又薄又轻。因此，即使安装到物品中，也不损失物品的设计性。进一步地，因为该无线芯片具有柔性，所以可以适用于瓶子或管子等的具有曲面的物品。
另外，通过将根据本发明形成的无线芯片应用于物品的管理或流通系统，可以提高其系统的机能。例如，通过在传送带的旁边设置的阅读记录器读出设置在货签的无线芯片所存储的数据，可以读出流通过程以及搬运目的地等的数据从而简单地进行商品的检查或货物的分配。
使用图15来描述根据本发明形成的无线芯片的结构。无线芯片由薄膜集成电路9303以及与此连接的天线9304来形成。薄膜集成电路和天线夹在覆盖材料9301和9302之中。薄膜集成电路9303可以用粘合剂粘合到覆盖材料。在图15中，薄膜集成电路9303的一方由粘合剂9305粘合到覆盖材料9301。
使用具有实施方式1或2所示的绝缘膜的TFT来形成薄膜集成电路9303之后，通过公知的剥离步骤来剥离该薄膜集成电路并将其设置于覆盖材料。此外，用于薄膜集成电路9303的半导体元件不局限于此。例如，TFT之外，可以使用存储元件、二极管、光电换转元件、电阻元件、线圈、电容元件、电感器等。
如图15所示，在薄膜集成电路9303的TFT上形成层间绝缘膜9311，并且，中间夹该层间绝缘膜9311形成连接到TFT的天线9304。此外，在层间绝缘膜9311以及天线9304上形成由氮化硅膜等构成的保护膜9312。
天线9304通过液滴喷射法排放具有导电体的液滴诸如金、银、铜等，然后进行干燥并烘焙来形成。通过液滴喷射法形成天线，可以减少步骤数以及伴随其的成本。
覆盖材料9301和9302优选使用薄膜(聚丙烯、聚酯、乙烯、聚乙烯基氟、氯乙烯等)、由纤维材料构成的纸、基材薄膜(聚酯、聚酰胺、无机蒸发薄膜、纸类等)与粘合性合成树脂薄膜(丙烯酸合成树脂、环氧合成树脂等)层叠而形成的层叠薄膜等。薄膜是通过热按压来进行被处理目标的密封处理的薄膜。当进行密封处理时，用加热处理熔化设置在薄膜的最上边的粘合层或最外层(与粘合层不同)，并且通过加压来实现接合。
通过使用纸、纤维、碳化石墨等的即使焚烧也无公害的材料作为覆盖材料，可以焚烧或切断使用过的无线芯片。此外，使用这些材料的无线芯片即使焚烧也不产生有毒气体，所以没有公害。
注意，在图15中，用粘合剂9305在覆盖材料9301设置无线芯片，但当然可以在不用该覆盖材料9301的情况下，将无线芯片贴在物品中而使用。
本说明书根据2004年11月30日在日本专利局受理的日本专利申请编号2004-347738而制作，所述申请内容包括在本说明书中。

Claims (13)

1.一种绝缘膜的制造方法，包括以下步骤：
在衬底上形成第一绝缘膜；以及
通过向所述第一绝缘膜照射由光学透镜聚光的超短脉冲激光束来在聚光的位置附近形成空孔，其中通过移动所述聚光的位置来形成多孔绝缘膜，
其中所述第一绝缘膜用透过所述激光束的材料来形成。
2.根据权利要求1的绝缘膜的制造方法，
其中，所述空孔的直径是1至2000nm。
3.根据权利要求1的绝缘膜的制造方法，
其中，所述多孔绝缘膜具有第一区域和第二区域；
并且，所述第一区域和所述第二区域的空孔密度不同。
4.一种半导体器件的制造方法，包括以下步骤：
在衬底上形成第一导电膜；
形成第一绝缘膜，并使其覆盖所述第一导电膜；
通过向所述第一绝缘膜照射由光学透镜聚光的超短脉冲激光束来在聚光的位置附近形成空孔，其中通过移动所述聚光的位置来形成多孔绝缘膜；
蚀刻所述多孔绝缘膜的一部分使所述第一导电膜露出来的同时，形成接触孔；
通过使用液滴喷射法向所述接触孔排放具有导电性粒子的液状物质；以及
向所述具有导电性粒子的液状物质的一部分照射第二激光束来形成由所述导电性粒子构成的第二导电膜，
其中所述第一绝缘膜用透过所述超短脉冲激光束的材料来形成。
5.根据权利要求4的半导体器件的制造方法，
其中，所述空孔的直径是1至2000nm。
6.根据权利要求4的半导体器件的制造方法，
其中，所述第二导电膜由所述导电性粒子不规则地互相重叠而形成。
7.根据权利要求4的半导体器件的制造方法，
其中，所述多孔绝缘膜具有第一区域和第二区域；
并且，所述第一区域和所述第二区域的空孔密度不同。
8.一种半导体器件的制造方法，包括以下步骤：
在衬底上形成第一导电膜；
形成第一绝缘膜，并使其覆盖所述第一导电膜；
蚀刻所述第一绝缘膜的一部分使所述第一导电膜露出来的同时，形成接触孔；
通过向所述第一绝缘膜照射由光学透镜聚光的超短脉冲激光束来在聚光的位置附近形成空孔，其中通过移动所述聚光的位置来形成多孔绝缘膜；
通过使用液滴喷射法向所述接触孔排放具有导电性粒子的液状物质；以及
向所述具有导电性粒子的液状物质的一部分照射第二激光束来形成由所述导电性粒子构成的第二导电膜，
其中所述第一绝缘膜用透过所述超短脉冲激光束的材料来形成。
9.根据权利要求8的半导体器件的制造方法，
其中，在所述第一绝缘膜中形成空孔来形成多孔绝缘膜之后，在所述接触孔的侧壁形成第三导电膜.
10.根据权利要求9的半导体器件的制造方法，
其中，所述第三导电膜是阻挡膜。
11.根据权利要求8的半导体器件的制造方法，
其中，所述空孔的直径是1至2000nm。
12.根据权利要求8的半导体器件的制造方法，
其中，所述第二导电膜由所述导电性粒子不规则地重叠而形成。
13.根据权利要求8的半导体器件的制造方法，
其中，所述多孔绝缘膜具有第一区域和第二区域；
并且，所述第一区域和所述第二区域的空孔密度不同。
CN2005101290356A 2004-11-30 2005-11-30 绝缘膜以及半导体器件的制造方法 Expired - Fee Related CN1797717B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004347738 2004-11-30
JP2004347738 2004-11-30
JP2004-347738 2004-11-30

Publications (2)

Publication Number Publication Date
CN1797717A CN1797717A (zh) 2006-07-05
CN1797717B true CN1797717B (zh) 2010-05-05

Family

ID=36567918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101290356A Expired - Fee Related CN1797717B (zh) 2004-11-30 2005-11-30 绝缘膜以及半导体器件的制造方法

Country Status (2)

Country Link
US (1) US7732349B2 (zh)
CN (1) CN1797717B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10260149A1 (de) 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7517791B2 (en) * 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7674671B2 (en) * 2004-12-13 2010-03-09 Optomec Design Company Aerodynamic jetting of aerosolized fluids for fabrication of passive structures
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100583520B1 (ko) * 2004-12-30 2006-05-25 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
TWI427702B (zh) * 2006-07-28 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2008073711A (ja) * 2006-09-20 2008-04-03 Disco Abrasive Syst Ltd ビアホールの加工方法
US20080216926A1 (en) * 2006-09-29 2008-09-11 Chunlei Guo Ultra-short duration laser methods for the nanostructuring of materials
US10876193B2 (en) 2006-09-29 2020-12-29 University Of Rochester Nanostructured materials, methods, and applications
US20080299408A1 (en) 2006-09-29 2008-12-04 University Of Rochester Femtosecond Laser Pulse Surface Structuring Methods and Materials Resulting Therefrom
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US8286342B2 (en) * 2007-11-26 2012-10-16 S.D. Warren Company Methods for manufacturing electronic devices
US7977240B1 (en) * 2008-02-13 2011-07-12 Kovio, Inc. Metal inks for improved contact resistance
JP5365063B2 (ja) * 2008-05-07 2013-12-11 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
JP5497347B2 (ja) * 2008-06-24 2014-05-21 パナソニック株式会社 配線基板
JP5129077B2 (ja) * 2008-09-30 2013-01-23 富士フイルム株式会社 配線形成方法
JP5173863B2 (ja) * 2009-01-20 2013-04-03 パナソニック株式会社 半導体装置およびその製造方法
KR101735710B1 (ko) 2009-03-27 2017-05-15 어플라이드 나노테크 홀딩스, 인크. 광 및／또는 레이저 소결을 향상시키기 위한 버퍼층
US8551386B2 (en) * 2009-08-03 2013-10-08 S.D. Warren Company Imparting texture to cured powder coatings
KR101243837B1 (ko) 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
KR20120123114A (ko) * 2010-01-28 2012-11-07 오스람 실바니아 인코포레이티드 발광 세라믹 컨버터 및 이의 제조 방법
JP5604887B2 (ja) * 2010-02-08 2014-10-15 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法および電子機器
JP5170144B2 (ja) * 2010-03-29 2013-03-27 ブラザー工業株式会社 眼鏡型の画像表示装置
JP5567926B2 (ja) * 2010-07-29 2014-08-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8486284B2 (en) * 2010-11-17 2013-07-16 Kai-Ti Yang Method for forming a touch sensing pattern and signal wires
KR20120072201A (ko) * 2010-12-23 2012-07-03 한국전자통신연구원 편광소자의 제조방법
US20120186080A1 (en) * 2011-01-26 2012-07-26 S.D. Warren Company Creating conductivized traces for use in electronic devices
US8569167B2 (en) 2011-03-29 2013-10-29 Micron Technology, Inc. Methods for forming a semiconductor structure
US9598776B2 (en) 2012-07-09 2017-03-21 Pen Inc. Photosintering of micron-sized copper particles
KR20140091203A (ko) * 2013-01-10 2014-07-21 삼성전자주식회사 반도체의 잔류 응력 제거장치 및 잔류 응력 제거방법
CN104051675B (zh) * 2014-06-06 2016-04-13 昆山工研院新型平板显示技术中心有限公司 显示器件及其邦定方法
CN104313690B (zh) * 2014-10-10 2016-08-03 北京工业大学 一种生长GZO(ZnO:Ga)晶体的方法
KR102444204B1 (ko) 2015-02-10 2022-09-19 옵토멕 인코포레이티드 에어로졸의 비행 중 경화에 의해 3차원 구조를 제조하는 방법
WO2016151429A1 (en) 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
CN107408479A (zh) * 2015-04-07 2017-11-28 Soc株式会社 保险丝的制造方法、保险丝、电路基板的制造方法及电路基板
JP6266040B2 (ja) * 2016-05-19 2018-01-24 株式会社ソディック 積層造形装置
US10632746B2 (en) 2017-11-13 2020-04-28 Optomec, Inc. Shuttering of aerosol streams
JP7047415B2 (ja) * 2018-01-31 2022-04-05 富士フイルムビジネスイノベーション株式会社 多孔質ポリイミド成形体及び多孔質ポリイミド成形体の製造方法
KR20210041663A (ko) * 2019-10-07 2021-04-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조방법
US11454837B2 (en) * 2019-11-22 2022-09-27 Eagle Technology, Llc AOM system with interface board and signal vias and related methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452213A (zh) * 2002-04-15 2003-10-29 精工爱普生株式会社 导电膜图案及其形成方法、配线基片、电子器件、电子机器及非接触型卡片介质
EP1420439A2 (en) * 2002-11-14 2004-05-19 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399486B1 (en) 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
JP3365554B2 (ja) 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
US6309957B1 (en) 2000-04-03 2001-10-30 Taiwan Semiconductor Maufacturing Company Method of low-K/copper dual damascene
JP3868713B2 (ja) 2000-05-18 2007-01-17 独立行政法人科学技術振興機構 超短光パルスによりガラス中に作製した三次元光メモリー素子のデータの書き換え方法
US6376353B1 (en) 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US6429118B1 (en) 2000-09-18 2002-08-06 Taiwan Semiconductor Manufacturing Company Elimination of electrochemical deposition copper line damage for damascene processing
US6753249B1 (en) 2001-01-16 2004-06-22 Taiwan Semiconductor Manufacturing Company Multilayer interface in copper CMP for low K dielectric
US6492708B2 (en) 2001-03-14 2002-12-10 International Business Machines Corporation Integrated coil inductors for IC devices
US7404990B2 (en) 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US7041748B2 (en) * 2003-01-08 2006-05-09 International Business Machines Corporation Patternable low dielectric constant materials and their use in ULSI interconnection
JP3886459B2 (ja) * 2003-01-28 2007-02-28 株式会社神戸製鋼所 誘電体線路の製造方法
CA2517216A1 (en) * 2003-02-28 2004-10-07 Brown University Nanopores, methods for using same, methods for making same and methods for characterizing biomolecules using same
KR100510915B1 (ko) 2003-07-18 2005-08-26 매그나칩 반도체 유한회사 반도체 소자의 절연막 형성 방법
JP4194508B2 (ja) 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7696625B2 (en) 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452213A (zh) * 2002-04-15 2003-10-29 精工爱普生株式会社 导电膜图案及其形成方法、配线基片、电子器件、电子机器及非接触型卡片介质
EP1420439A2 (en) * 2002-11-14 2004-05-19 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films

Also Published As

Publication number Publication date
US20060116000A1 (en) 2006-06-01
CN1797717A (zh) 2006-07-05
US7732349B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
CN1797717B (zh) 绝缘膜以及半导体器件的制造方法
US8324018B2 (en) Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4777078B2 (ja) 半導体装置の作製方法
US7687326B2 (en) Semiconductor device and manufacturing method thereof
US7985677B2 (en) Method of manufacturing semiconductor device
US9356152B2 (en) Semiconductor device, electronic device, and method of manufacturing semiconductor device
CN101442106B (zh) 半导体装置及其制造方法、液晶电视和el电视
US7462514B2 (en) Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
CN1734736B (zh) 电视机和电子设备以及半导体器件的制造方法
JP4700484B2 (ja) 半導体装置の作製方法
JP5110785B2 (ja) 表示装置の作製方法
US20080012076A1 (en) Display device, method for manufacturing thereof, and television device
JP4969041B2 (ja) 表示装置の作製方法
JP4777203B2 (ja) 半導体装置
JP4749133B2 (ja) 半導体装置の作製方法
JP2006186332A (ja) 半導体装置の作製方法
JP2005286320A (ja) パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
CN100499170C (zh) 半导体器件、电视机及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20171130