CN1813453B - 用于块编码的数字通信的改进的分割器输入和反馈滤波器内容 - Google Patents

用于块编码的数字通信的改进的分割器输入和反馈滤波器内容 Download PDF

Info

Publication number
CN1813453B
CN1813453B CN200480017800.9A CN200480017800A CN1813453B CN 1813453 B CN1813453 B CN 1813453B CN 200480017800 A CN200480017800 A CN 200480017800A CN 1813453 B CN1813453 B CN 1813453B
Authority
CN
China
Prior art keywords
chip
dispenser
feedback filter
partitioned
code symbols
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480017800.9A
Other languages
English (en)
Other versions
CN1813453A (zh
Inventor
J·E·斯密
张海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN1813453A publication Critical patent/CN1813453A/zh
Application granted granted Critical
Publication of CN1813453B publication Critical patent/CN1813453B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H04L25/03063Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure using fractionally spaced delay lines or combinations of fractionally and integrally spaced taps
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03171Arrangements involving maximum a posteriori probability [MAP] detection

Abstract

在块编码的数字通信系统中提供了一种改进的有向判决自适应和判决反馈均衡器。通过允许判决反馈均衡器在帧的数据部分中实现时追踪以及残留频率偏移补偿,显著地提高了接收机的性能。这是通过利用块编码的数字通信系统中的码字的码片之间的内在相关得到的,以识别某些实例,其中更可靠的码元估计可以从分割的码片中得到而不会引入译码中的固有延迟。由于更可靠的码元估计被反馈至码片分割器,提高了判决反馈均衡器的总效率,且更可靠的码元估计可用于替换反馈滤波器中较旧的内容以进一步提高改进的分割器输入的精度并进一步降低由判决反馈均衡器引起的误差传递的效果。

Description

用于块编码的数字通信的改进的分割器输入和反馈滤波器内容
技术领域
本发明一般涉及无线通信领域,更具体地,涉及块编码的数字通信系统。 
背景技术
传统的块编码的数字通信系统一般将一帧拆分成已知的训练码元和已知的数据码元。虽然码元是已知的,即码元被包含在一张预定义的有限的码元表中,但在任意的给定帧中的具体的数据码元对于接收机是未知的。 
在一帧的训练部分,已知的是运用基于由训练数据生成的误差信号的追踪环。例如,可使用时追踪环路或锁相环。可选择的或以组合形式,还可使用最小均方(“LMS”)均衡器更新程序。这些环路或程序有助于向无线通信设备的接收机提供重要信息。 
在这些传统的块编码的数字通信系统中,通常需要在帧的数据部分持续自适应环路,例如对衰减信号或定时误差进行补偿。这种持续自适应的常用做法是使用判决引导(“DD”)自适应。这种方案需要接收机估计在数据流中接收的是什么码元。通常,使用分割器来获得传输的数据码元的暂定判决并确定与分割器判决相关联的噪声。传输的数据码元的最终判决基于译码器输出。 
与该方案相关联的问题是信道译码中固有的延迟。因为符号是编码的,过程的效率或者由于对符号译码而降低,或者由于分割器判决不同于译码器输出的判决而产生的固有的高误差率而降低。 
另外,在接收机实施判决反馈均衡器(“DFE”)以消除码元间干扰(”ISI”)加剧了这一问题,因为至反馈滤波器(“FBF”)的输入包含具有较高误码率的分割器判决。因此,当送入FBF的经分割的码元是错误的(这在它们被编码时很有可能发生),则DFE传递该错误并随后增加了分割器 误差的可能性,因此削弱了性能。图1是示出传统分割器使用未修正的码元估计作为分割器输入时的误差的示意图。 
因此,需要一种在块编码的通信中改进分割器输入以及相应的反馈滤波器内容的方法,以克服如上所述的这些在传统系统中发现的重要问题。 
发明内容
这里将提出一种改进的判决引导自适应以及判决反馈均衡器的方法。在块编码的数字通信系统中通过采用判决反馈均衡器允许判决引导自适应以在帧的数据部分中实现时追踪以及残留频率偏移补偿,显著地提高了接收机的性能。另外,通过修正反馈滤波器的内容降低了DFE误差传递以包含更多可靠的码元估计。 
当块编码的数字通信系统中接收到一列经编码的符号,判决反馈均衡器使用分割器将编码的(数据)流分割成码字码片并将它们传输给反馈滤波器。根据码字码片之间的内在相关,从分割的码片中得到一些更可靠的码元估计的实例。 
由于这些更可靠的码元估计被反馈至码片分割器,就改进了判决反馈均衡器的总效率。另外,这些更可靠的码元估计被用于替换反馈滤波器中的旧内容以进一步改进经修正的分割器输入的准确性并降低DFE误差传递的效果。 
附图说明
通过对附图的研究可搜集到本发明的细节,包括本发明的结构以及操作,在附图中相同的附图标记代表相同的元件,其中: 
图1是示出传统分割器使用未修正的码元估计作为分割器输入时的误差的示意图。 
图2是示出根据本发明的实施例的示例性的判决反馈均衡器的方框图。 
图3是示出根据本发明的实施例的基于经修正的码元估计的分割器误差数量减少的示意图。 
图4是示出根据本发明的实施例的示例性的判决反馈滤波器中的码片分割器以及反馈滤波器内容的方框图。 
图5是示出根据本发明的实施例的改进的反馈滤波器内容的图表。 
图6A是根据本发明的实施例而列出的伪代码,用于生成最小均方和反馈滤波器追踪的更准确的分割的码片。 
图6B是根据本发明的实施例而列出的伪代码,其将更准确的分割的码片用于反馈均衡器、前馈滤波器和反馈滤波器的更好的最小均方更新。 
图6C是根据本发明的实施例而列出的伪代码,其将更准确的分割的码片用于改进的反馈滤波器内容。 
具体实施方式
如本文所公开的某些实施例提供了在块编码的数字通信系统中接收机使用的改进的判决引导自适应。例如,如本文所述的一种方法允许利用码字码片之间的内在相关来得到更可靠的码元估计。这些更可靠的码元估计随即通过反馈滤波器,以改进之后的码片分割器输入的准确性。另外,更可靠的码元估计替换反馈滤波器中较早的码元估计以进一步改进判决反馈均衡器的总效率。 
在阅读本说明之后,以各种可选择的实施例和可选择的应用来实现本发明对于本领域的技术人员而言将是显而易见的。然而,虽然本文将描述本发明的各种实施例,但可以理解的是这些实施例的提出是仅仅为了举例,而并非限制。因此,对于各种可选择的实施例的详细描述不应理解为对附加的权利要求书中提出的本发明范围或广度的限制。 
图2是示出根据本发明的实施例的示例性的判决反馈均衡器(“DFE”)10的方框图。在示出的实施例中,DFE10包括天线20、预处理器30、前馈滤波器40、码片组合器50、码片分割器60、以及反馈滤波器70。 
天线20可以是任何一种为块编码的数字通信系统中的无线通信而配置的天线,正如本领域的技术人员所理解的。类似的,预处理器30较佳的执行处理任务并向前馈滤波器40提供基带采样(即,数字输入),这也如本 领域的技术人员所理解的。前馈滤波器40较佳的处理基带采样并将数字数据流结合由码片组合器50所添加或减少的信号发送至码片分割器60。在一个实施例中,反馈滤波器70可以是有限冲激响应(“FIR”)滤波器,它处理先前的分割器60的输出以从当前的分割器60的输入中减出标后(postcursor)码元间干扰(“ISI”)。 
在一个实施例中,反馈滤波器的长度与码字的长度无关。例如,前馈滤波器40和反馈滤波器70的系数可以根据最小均方误差(“MMSE”)标准使用任何一种自适应技术来选择,或者根据包含信道估计的计算来选择。 
码片分割器60较佳的配置为提取对应于码字的单码片的一部分数据流。每个分割的码片较佳的提供至反馈滤波器70,其中处理分割的码片以确定任何与分割器判决相关联的噪声。反馈滤波器70有利地将噪声分量通过码片组合器50反馈至码片分割器60。在这种方式中,在下一个输入信号馈入码片分割器60之前,此噪声分量可以从来自前馈滤波器40的下一个输入信号中予以减去。 
例如,在块编码的数字通信中,一列数字数据通过无线电波以模拟形式发送并被天线20接收。模拟电波由预处理器30解译并转换为数字形式。数字信号包括帧,帧可以分为两部分,训练部分和数据部分。在帧的数据部分中,有一列二进制数字(即1和0)被编码成代表数据有效负载的码元。这些码元可以拆分成多个码字且每个码字可以进一步拆分成多个码片。例如,如IEEE80211b5.5Mb/s数据率所规定的,补码键控(“CCK”)的码字为8码片长。 
当编码码元送至码片分割器60时,码片分割器60较佳的识别码元中代表单个码片的子集。码片的正确识别是非常重要的,因为如果码片没有被正确的识别,那么会导致DFE误差的传递,其中反馈至反馈滤波器70的不正确的分割的码片可导致反馈滤波器70的输出没有正确地解决干扰,并因此导致进一步的有码片分割器60作出的分割器判决中的误差。 
因此,在帧的训练部分,众所周知,它提供关于码片的识别的信息。然而,例如当信号强度衰减时,帧的训练部分中所提供的信息可能在帧的 数据部分的处理过程中变得陈旧。为了解决在帧的数据部分中的信号的这种变化,码片分割器60将分割的码片发送至反馈滤波器70以更准确的分割下个输入码片。 
有利地是,码字的结构引入了构成码字的各种码片之间的某种相关。例如,一个CCK码字8码片长并包括以下结构: 
CCKchip(3)=CCKchip(1) 
CCKchip(4)=-CCKchip(2) 
CCKchip(5)=-CCKchip(7) 
CCKchip(6)=CCKchip(8) 
对这种结构的了解允许在帧的数据部分使用判决引导自适应,以持续地校准码片分割器60对码片的分割。因此,由码片分割器60生产的码元估计可以在百分之五十(50%)的估计中被改进,根据: 
Improved_Estimate(3)=Estimate(3)+Estimate(1) 
Improved_Estimate(4)=Estimate(4)-Estimate(2) 
Improved_Estimate(7)=Estimate(7)-Estimate(5) 
Improved_Estimate(8)=Estimate(8)+Estimate(6) 
由于分割器60的改进的估计,可以百分之五十(50%)的时间将改进的噪声分量反馈给分割器60,导致显著改进的结果和减少的DFE误差传递。相应的,图3是示出根据本发明的实施例的基于经修正的码元估计的数量减少的分割器误差的示意图。 
图4是示出根据本发明的实施例的示例性的判决反馈滤波器12中的码片分割器62以及反馈滤波器内容72的方框图。在示出的实施例中,DFE12包括信号组合器52、码片分割器62、以及反馈滤波器72。反馈滤波器72包括一列抽头内容,每个包含来自于分割器62的判决。在图4中每个抽头内容显示为“Tc”。有利地是,DFE12可以开关使得反馈滤波器72中的抽头内容只有在帧的数据部分才可以被更新。 
对某些块编码数字通信系统,如使用CCK码字的IEEE802.11b5.5Mb/s的数据速率的系统,通过提高分割器判决的可靠性而降低DFE误差传递的 效果,该分割器判决储存在反馈滤波器72的抽头内容中。在一个实施例中,已知每个CCK码字的码片3、4、7、和8包含更可靠的信息。因此,可选择地将这些分割器判决反馈入分割器62以提高未来的分割器判决的可靠性。 
另外,一旦分割器62提供了更可靠的信息,这个信息可以存储在反馈滤波器72的抽头内容中,并且已知的码字中的码片之间的相关可用于根据该更可靠的信息修正反馈滤波器72中的较旧的抽头内容。例如,在分割出码片3、4、7以及8并将它们放入反馈滤波器72的第一抽头内容中之后,两码片前的反馈滤波器72的抽头内容可以通过修正反馈滤波器72的第三抽头内容用更可靠的值代替。适当地混合和组合抽头内容以产生新的估计用以反馈给码片分割器62。有利的是,在启动后这确保了反馈滤波器72抽头3或更高(的抽头)的内容会反映经修正的分割器输入的提高的准确性,并藉此减少DFE误差的传递。 
例如,当k从1至8循环表示帧索引n的CCK的码片索引,DFE可实现: 
If k=3,y~[n-3]=y~[n-1]. 
If k=4,y~[n-3]=-y~[n-1]. 
If k=7,y~[n-3]=-y~[n-1]. 
If k=8,y~[n-3]=y~[n-1]. 
因此,当k从1至8循环,两码片前的采样根据CCK的码字的相关属性来修正,如之前CCK码片的方程中所述的。当数个码片已被处理过,反馈滤波器72中的大多数抽头内容将有利地基于所述的更准确的分割器输入。 
相应地,图5是示出根据本发明的实施例的改进的反馈滤波器内容的图表。在示出的实施例中,第三或更高的反馈滤波器内容反映了如先前所述的根据8码片CCK码字之间的相关的改进的码片估计的准确性。另外,在示出的表格中,每行对应于具体的时间从顶部移动到底部的时间索引。因此,反馈滤波器抽头9的内容直到第九行之后才被修正。 
图6A-6C是示例性的代码码片,以伪代码的形式示出了改进分割器输出、在各个滤波器中使用改进的分割器输出、以及在反馈滤波器中储存改进的分割器输出以减少DFE误差传递的效果的方法。具体地,图6A是根据本发明的实施例而列出的伪代码,其生成用于最小均方和反馈滤波器追踪的更准确的分割的码片。另外,图6B是根据本发明的实施例而列出的伪代码,其将更准确的分割的码片用于反馈均衡器、前馈滤波器和反馈滤波器的更好的最小均方更新。更有,图6C是根据本发明的实施例而列出的伪代码,其将更准确的分割的码片用于改进的反馈滤波器内容。 
虽然本文显示并详细描述了具体的完全能够获得本发明上述目的的实施例,可以理解的是本文的说明书和附图代表目前较佳的本发明的实施例并且代表可以被本发明所宽泛地预期的主题。另外可以理解的是本发明的范围充分包括了其它可能对本领域的技术人员变得显而易见的实施例,并且本发明的实施例仅仅相应地限制于附加的权利要求书。 

Claims (19)

1.一种用于改进的数字通信的方法,所述方法包括下述步骤:
接收数字通信流中的帧,所述帧具有训练部分和数据部分,其中所述数据部分包括编码码元,所述编码码元具有多个码字,每个码字具有多个码片;
从所述编码码元中分割出码片;
处理所分割出的码片以确定相关联的噪声;以及
反馈所述噪声以从下一编码码元中减去;所述方法进一步包括:
基于码字中的码片之间的相关性来获得对于分割出的码片更准确的估计,以修正先前的码片分割判决。
2.如权利要求1所述的方法,其特征在于,用于接收的所述步骤进一步包括:在帧的数据部分期间,接收所述编码码元。
3.如权利要求1所述的方法,其特征在于,还包括对所述码字中的所述多个码片推导出更准确的分割码片估计,其中至少百分之五十的更准确的分割码片估计基于所述码字中的码片间的相关性。
4.如权利要求1所述的方法,反馈所述噪声包括下述步骤:
向反馈滤波器提供对所述分割出的码片所述更准确的估计;以及
在反馈滤波器中存储对所述分割出的码片所述更准确的估计。
5.如权利要求4所述的方法,其特征在于,反馈所述噪声以从下一编码码元中减去进一步包括:将所述反馈滤波器的输出与所述下一编码码元相组合,以改进分割下一编码码元的性能。
6.如权利要求4所述的方法,其特征在于,至少百分之五十的存储在所述反馈滤波器中的估计包括对从所述编码码元分割出的码片更准确的估计。
7.一种用于改进的数字通信的系统,包括:
码片分割器,用于从码字中提取码片,其中所述码字是作为数字通信流中的编码码元的一部分而被接收的;
反馈滤波器,其配置为部分地基于从所述码片分割器输出的一个或多个码片分割器判决来确定噪声分量,所述反馈滤波器具有多个内容寄存器,每个内容寄存器配置成存储码片分割器判决,其中存储先前码片分割器判决的内容寄存器根据基于所述码字中的码片的相关性所获得的对于分割出的码片更准确的估计而被修正;以及
码片组合器,其配置为从要被分割的下一编码码元中减去来自所述反馈滤波器的噪声分量以向所述码片分割器提供经改进的输入。
8.如权利要求7所述的系统,其特征在于,在判决引导更新期间,用更准确的码片分割器判决更新一个或多个内容寄存器。
9.如权利要求8所述的系统,其特征在于,所述多个内容寄存器中的大部分包含基于所述码字中的码片间的相关性确定的码片分割器判决。
10.如权利要求7所述的系统,其特征在于,所述反馈滤波器包括有限冲激响应滤波器,即FIR滤波器,并且所述FIR滤波器从当前码片分割器输入信号中减去标后码元间干扰。
11.如权利要求7所述的系统,其特征在于,所述噪声分量根据码字中的码片之间的相关性获得改进。
12.一种在块编码的数字通信系统中使用的接收机,包括:
预处理器,用于实现信号处理任务,并将基带采样提供给前馈滤波器;
前馈滤波器,用于处理所述基带采样,并将数字数据流结合任何由码片组合器添加或减少的信号,发送至码片分割器,所述码片分割器配置成基于码片组合器输出来确定码片分割器输出;以及
反馈滤波器,用于处理先前的码片分割器输出并推导噪声分量,并将所述噪声分量提供给码片组合器,以从所述码片分割器的当前输入中减去干扰,其中所述反馈滤波器中存储先前码片分割器判决的内容寄存器根据基于所述码字中的码片的相关性所获得的对于分割出的码片更准确的估计而被修正。
13.如权利要求12所述的接收机,其特征在于,所述前馈滤波器和所述反馈滤波器的系数是根据最小均方误差(MMSE)标准使用自适应技术或者根据包含信道估计的计算来选择的。
14.如权利要求12所述的接收机,其特征在于,码片分割器配置为提取对应于单码片的一部分数据流。
15.如权利要求12所述的接收机,其特征在于,所述反馈滤波器将噪声分量通过码片组合器反馈至所述码片分割器,使得所述噪声分量在来自于所述前馈滤波器的下一个输入信号馈送至所述码片分割器之前从所述下一个输入信号中减去。
16.一种在块编码的数字通信系统使用的接收机,包括:
用于接收数字通信流中的帧的装置,所述帧具有训练部分和数据部分,其中所述数据部分包括编码码元,所述编码码元具有多个码字,每个码字具有多个码片;
用于从所述编码码元中分割出码片的装置;
用于处理所分割出的码片以确定相关联的噪声的装置;以及
用于反馈所述噪声以从要被分割的下一编码码元中减去的装置;所述接收机进一步包括:
用于基于码字中的码片之间的相关性来获得对于分割出的码片更准确的估计,以修正先前的码片分割判决的装置。
17.如权利要求16所述的接收机,其特征在于,用于从所述编码码元中分割出码片的所述装置包括:码片分割器,用于从所述码字中提取所述码片。
18.如权利要求17所述的接收机,其特征在于,用于反馈所述噪声以从下一编码码元中减去的所述装置包括:反馈滤波器,其被配置为部分地基于一个或多个分割出的码片来确定噪声分量,所述反馈滤波器具有多个内容寄存器。
19.如权利要求18所述的接收机,其特征在于,还包括:
码片组合器,其被配置为用于从所述下一编码码元中减去来自所述反馈滤波器的噪声分量,且所述码片组合器向所述用于分割出码片的装置提供经改进的输入。
CN200480017800.9A 2003-06-24 2004-06-23 用于块编码的数字通信的改进的分割器输入和反馈滤波器内容 Expired - Fee Related CN1813453B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/602,508 2003-06-24
US10/602,508 US7342952B2 (en) 2003-06-24 2003-06-24 Slicer input and feedback filter contents for block coded digital communications
PCT/US2004/020360 WO2005002163A2 (en) 2003-06-24 2004-06-23 Method and apparatus for improving the equalisation of block coded signals

Publications (2)

Publication Number Publication Date
CN1813453A CN1813453A (zh) 2006-08-02
CN1813453B true CN1813453B (zh) 2013-12-25

Family

ID=33539562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480017800.9A Expired - Fee Related CN1813453B (zh) 2003-06-24 2004-06-23 用于块编码的数字通信的改进的分割器输入和反馈滤波器内容

Country Status (4)

Country Link
US (2) US7342952B2 (zh)
CN (1) CN1813453B (zh)
MX (1) MXPA05013707A (zh)
WO (1) WO2005002163A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8761321B2 (en) 2005-04-07 2014-06-24 Iii Holdings 1, Llc Optimal feedback weighting for soft-decision cancellers
US7808937B2 (en) 2005-04-07 2010-10-05 Rambus, Inc. Variable interference cancellation technology for CDMA systems
US7876810B2 (en) 2005-04-07 2011-01-25 Rambus Inc. Soft weighted interference cancellation for CDMA systems
US8005128B1 (en) 2003-09-23 2011-08-23 Rambus Inc. Methods for estimation and interference cancellation for signal processing
US7715508B2 (en) 2005-11-15 2010-05-11 Tensorcomm, Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US7324590B2 (en) * 2003-05-28 2008-01-29 Qualcomm Incoporated Equalizer with combined CCK encoding-decoding in feedback filtering of decision feedback equalizer
US7463681B2 (en) * 2004-05-13 2008-12-09 Ittiam Systems (P) Ltd. Architecture for feedback loops in decision feedback equalizers
US7457357B2 (en) * 2004-05-13 2008-11-25 Ittiam Systems (P) Ltd. Decision feedback equalizer design with interference removal and reduced error propagation
US7826516B2 (en) 2005-11-15 2010-11-02 Rambus Inc. Iterative interference canceller for wireless multiple-access systems with multiple receive antennas
US7991088B2 (en) 2005-11-15 2011-08-02 Tommy Guess Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US7711075B2 (en) 2005-11-15 2010-05-04 Tensorcomm Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US7702048B2 (en) * 2005-11-15 2010-04-20 Tensorcomm, Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US20070110135A1 (en) 2005-11-15 2007-05-17 Tommy Guess Iterative interference cancellation for MIMO-OFDM receivers
US20090296803A1 (en) * 2008-06-03 2009-12-03 Mediatek Inc. Block-based equalizer and method thereof
CN102437978B (zh) * 2010-09-29 2015-03-25 中兴通讯股份有限公司 数字微波均衡方法和装置
CN103326980B (zh) * 2012-03-23 2016-04-20 联芯科技有限公司 Ofdm系统残留频偏跟踪方法及装置
US9621445B2 (en) 2015-01-25 2017-04-11 Valens Semiconductor Ltd. Utilizing known data for status signaling
US10256920B2 (en) 2015-01-25 2019-04-09 Valens Semiconductor Ltd. Mode-conversion digital canceller for high bandwidth differential signaling
CN107210980B (zh) 2015-01-25 2020-06-02 瓦伦斯半导体有限责任公司 收发器、以及从收发器的操作点的质量劣化恢复的方法
US9685991B2 (en) 2015-01-25 2017-06-20 Valens Semiconductor Ltd. Reducing transmission rate to support fast convergence
US10171182B2 (en) 2015-01-25 2019-01-01 Valens Semiconductor Ltd. Sending known data to support fast convergence
TWI748326B (zh) * 2020-01-16 2021-12-01 瑞昱半導體股份有限公司 信號處理裝置與信號處理方法
US11212143B1 (en) * 2020-06-29 2021-12-28 Huawei Technologies Co., Ltd. Sliding block decision equalizer
US11133963B1 (en) 2020-09-03 2021-09-28 Xilinx, Inc. Dsp cancellation of track-and-hold induced ISI in ADC-based serial links

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287413A (zh) * 1999-06-29 2001-03-14 英特赛尔公司 具有嵌入式判决反馈均衡器的瑞克接收器
US6426972B1 (en) * 1998-06-19 2002-07-30 Nxtwave Communications Reduced complexity equalizer for multi mode signaling

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790537A (en) * 1996-05-15 1998-08-04 Mcgill University Interference suppression in DS-CDMA systems
US6012161A (en) * 1997-11-26 2000-01-04 At&T Corp. System and method for joint coding and decision feedback equalization
US6678310B1 (en) * 1998-01-16 2004-01-13 Intersil Americas Inc Wireless local area network spread spectrum transceiver with multipath mitigation
US6603801B1 (en) * 1998-01-16 2003-08-05 Intersil Americas Inc. Spread spectrum transceiver for use in wireless local area network and having multipath mitigation
US6337878B1 (en) * 1999-03-03 2002-01-08 Nxt Wave Communications Adaptive equalizer with decision directed constant modulus algorithm
AU5024300A (en) * 1999-05-21 2000-12-12 Lake Communications Limited Equalization techniques for communication systems using orthogonal signaling
US6690715B2 (en) * 1999-06-29 2004-02-10 Intersil Americas Inc. Rake receiver with embedded decision feedback equalizer
US6614836B1 (en) * 2000-01-28 2003-09-02 Intersil Americas Inc. Biased-corrected rake receiver for direct sequence spread spectrum waveform
US6661857B1 (en) * 2000-07-10 2003-12-09 Intersil Americas Inc. Rapid estimation of wireless channel impulse response
US6700929B1 (en) * 2000-07-31 2004-03-02 Rf Micro Devices, Inc. Method and apparatus for multipath parameter estimation in spread-spectrum communications systems
US6647077B1 (en) * 2000-07-31 2003-11-11 Rf Micro Devices, Inc. Multipath parameter estimation in spread-spectrum communications systems
US6728324B1 (en) * 2000-07-31 2004-04-27 Rf Micro Devices, Inc. Method and apparatus for multipath signal compensation in spread-spectrum communications systems
US7190710B2 (en) * 2001-06-08 2007-03-13 Broadcom Corporation Successive interference canceling for CMDA
DE60107407T2 (de) * 2001-07-05 2005-05-19 Mitsubishi Electric Information Technology Centre Europe B.V. Mehrbenutzerdetektion in einem MC-CDMA Telekommunikationssystem
US7088673B2 (en) * 2001-11-02 2006-08-08 Intel Corporation Dynamically-scalable system and method for multiple user access utilzing multi-bit and multi-code orthogonal multiplexing
US7263119B1 (en) * 2001-11-29 2007-08-28 Marvell International Ltd. Decoding method and apparatus
US7027538B2 (en) * 2002-02-14 2006-04-11 Koninklijke Philips Electronics N.V. Method and system for joint decision feedback equalization and complementary code key decoding using a trellis
US7054396B2 (en) * 2002-08-20 2006-05-30 Rf Micro Devices, Inc. Method and apparatus for multipath signal compensation in spread-spectrum communications systems
US7606293B2 (en) * 2002-10-25 2009-10-20 Gct Semiconductor, Inc. Bidirectional turbo ISI canceller-based DSSS receiver for high-speed wireless LAN
US7180963B2 (en) * 2002-11-25 2007-02-20 Ali Corporation Digital receiver capable of processing modulated signals at various data rates
US7206365B2 (en) * 2003-01-24 2007-04-17 Via Technologies Inc Decision sequence generating method and associated receiver with a decision feedback equalizer
US7324590B2 (en) * 2003-05-28 2008-01-29 Qualcomm Incoporated Equalizer with combined CCK encoding-decoding in feedback filtering of decision feedback equalizer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426972B1 (en) * 1998-06-19 2002-07-30 Nxtwave Communications Reduced complexity equalizer for multi mode signaling
CN1287413A (zh) * 1999-06-29 2001-03-14 英特赛尔公司 具有嵌入式判决反馈均衡器的瑞克接收器

Also Published As

Publication number Publication date
US20040264552A1 (en) 2004-12-30
US20080285641A1 (en) 2008-11-20
WO2005002163A3 (en) 2005-03-24
CN1813453A (zh) 2006-08-02
US8290025B2 (en) 2012-10-16
WO2005002163A2 (en) 2005-01-06
MXPA05013707A (es) 2006-03-13
US7342952B2 (en) 2008-03-11

Similar Documents

Publication Publication Date Title
CN1813453B (zh) 用于块编码的数字通信的改进的分割器输入和反馈滤波器内容
CN100426806C (zh) 用于白化通信信号中的信号扰动的方法、接收机设备和系统
US7006564B2 (en) Adaptive equalizer
US7130344B2 (en) Adaptive equalizer having a variable step size influenced by output from a trellis decoder
JP2952316B2 (ja) データ信号伝送システム
US7177352B1 (en) Pre-cursor inter-symbol interference cancellation
US20110033009A1 (en) System and Method for Adapting a Change in Constellation Density While Receiving a Signal
JP2005531989A (ja) 通信路を等化する方法および装置
US20080080610A1 (en) Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data in the presence of an adverse pattern
US7697642B2 (en) Reducing equalizer error propagation with a low complexity soft output Viterbi decoder
WO1999016222A2 (en) Method and arrangement for demodulating data symbols
US20210306187A1 (en) Multi-Stage Equalizer for Inter-Symbol Interference Cancellation
JP2019220956A5 (zh)
US8369396B2 (en) Communication signal receiver and signal processing method thereof
US20150063474A1 (en) Slicer for dynamically modulated symbols
US8005136B2 (en) Dual PDFE system with forward-backward Viterbi
US9112661B1 (en) Method and apparatus for data reception in high-speed applications
US8671128B1 (en) Method and apparatus for a finite impulse response filter
US7206365B2 (en) Decision sequence generating method and associated receiver with a decision feedback equalizer
US7321642B2 (en) Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US20080123782A1 (en) Maximum likelihood channel estimator
JP2003304178A (ja) 多入力多出力ターボ受信方法及びその受信機
Panda et al. A Reduced Complexity Quasi-1D Viterbi Detector

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1090483

Country of ref document: HK

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1090483

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131225

Termination date: 20190623