CN1829420A - 其中具有嵌入式电容器的印刷电路板及其制造方法 - Google Patents

其中具有嵌入式电容器的印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1829420A
CN1829420A CNA2006100586263A CN200610058626A CN1829420A CN 1829420 A CN1829420 A CN 1829420A CN A2006100586263 A CNA2006100586263 A CN A2006100586263A CN 200610058626 A CN200610058626 A CN 200610058626A CN 1829420 A CN1829420 A CN 1829420A
Authority
CN
China
Prior art keywords
layer
forming
circuit
dielectric
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100586263A
Other languages
English (en)
Other versions
CN100531529C (zh
Inventor
安镇庸
黄哲盛
金成根
柳彰燮
曹硕铉
全皓植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1829420A publication Critical patent/CN1829420A/zh
Application granted granted Critical
Publication of CN100531529C publication Critical patent/CN100531529C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00—Independent underground or underwater structures; Retaining walls
    • E02D29/02—Retaining or protecting walls
    • E02D29/0258—Retaining or protecting walls characterised by constructional features
    • E02D29/0266—Retaining or protecting walls characterised by constructional features made up of preformed elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00—Independent underground or underwater structures; Retaining walls
    • E02D29/02—Retaining or protecting walls
    • E02D29/0225—Retaining or protecting walls comprising retention means in the backfill
    • E02D29/0241—Retaining or protecting walls comprising retention means in the backfill the retention means being reinforced earth elements
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/20—Miscellaneous comprising details of connection between elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

所公开的是一种其中具有嵌入式电容器的印刷电路板，包括：双面覆铜叠层，包括形成在其外层中的第一电路层，所述第一电路层包括底电极以及电路图案；电介质层，通过借助原子层沉积在所述第一电路层上沉积氧化铝膜而形成；第二电路层，形成在所述电介质层上并且包括顶电极以及电路图案；一面覆铜叠层，形成在所述第二电路层上；盲过孔和通孔，形成在一面覆铜叠层的预定部分中；以及形成在所述盲过孔和通孔中的镀层。也公开了所述印刷电路板的制造方法。

Description

其中具有嵌入式电容器的印刷电路板及其制造方法
技术领域
本发明涉及其中具有嵌入式电容器的印刷电路板及其制造方法。更具体地，本发明涉及用于制造其中具有嵌入式电容器的印刷电路板的方法以及由所述方法制造的印刷电路板，其中电介质层是使用具有高介电常数的陶瓷材料通过原子层沉积(ALD)形成的，以形成具有对应于去耦片式电容器的电容的高介电常数的电容器。
背景技术
普通的分立片式电阻器或者分立片式电容器已安装在大多数印刷电路板(PCB)的表面上。最近，已经开发了具有嵌入式无源器件如电阻器、电容器等的印刷电路板。
其中具有嵌入式无源器件的这种印刷电路板是通过一种工艺制造的，所述工艺包括使用新材料(物质)和工艺将诸如电阻器、电容器等的无源器件插入基板的内层或外层，从而取代传统片式电阻器或者片式电容器的功能。即，其中具有嵌入式无源器件的印刷电路板包括埋置于基板的内层或外层中的无源器件例如电容器。如在此使用的术语“嵌入式电容器”是指作为印刷电路板的部分安装的作为无源器件的电容器，而不管基板的大小。所述基板被称作“嵌入式电容器PCB”。所述嵌入式电容器PCB的最重要优点是：由于电容器被集成为印刷电路板的部分，不需要将电容器安装在印刷电路板的表面上。
同时，近来用于制造电容器嵌入式印刷电路板的技术大体上被分成下列三种技术：
第一种技术是一种用于制造聚合物厚膜型电容器的方法，包括施加聚合物电容器糊以及使所述糊热固化(即，干燥)。具体地，根据此方法，嵌入式电容器是通过以下形成的：在印刷电路板内层上施加聚合物电容器糊，干燥所述聚合物电容器糊，在所得到的印刷电路板上印刷铜糊以形成电极以及干燥所述铜糊。
第二种技术是一种用于制造嵌入式分立型电容器的方法，包括在印刷电路板上涂敷陶瓷填充的光-电介质树脂(photo-dielectric resin)。相关的专利由Motorola公司持有(见USP No.6,349,456)。特别地，根据此方法，所述分立电容器通过以下形成：在基板的两个表面上施加包含陶瓷粉末的光-电介质树脂，将铜箔层压到其以形成各个顶电极和底电极，在其上形成电路图案，以及蚀刻所述光-电介质树脂。
第三种技术是一种用于制造电容器的方法，包括将具有电容特性的电介质层插入到印刷电路板内层，从而取代已安装在传统印刷电路板表面上的去耦电容器。相关专利由Sanmina公司拥有(见USP No.5,079,069、5,261,153以及5,800,575)。特别地，根据此方法，功率分配的去耦电容器通过一工艺形成的，所述工艺包括将由功率电极和地电极组成的电介质层插入到印刷电路板的内层中。
基于上述三项技术，已开发了各种工艺。用于执行所述工艺的过程彼此不同。由于其中具有嵌入式电容器的印刷电路板的市场小，这些技术尚未标准化，并且开发商业可用的工艺的尝试还在继续。
上述嵌入式电容器的优点在于，由于电容器被插入在板中，它们可减少由片式电容器所占用的面积，导致芯片安装密度的增加。另一优点在于嵌入式电容器消除了在表面上安装片式电容器的需要。在现有技术中，器件之间的连接距离太长使电寄生以高水平发生，从而降低了产品的电性能。另外，通过焊接等的电连接数量的增加导致产品可靠性的问题。但是，嵌入式电容器的使用可缩短器件之间的连接长度并减少电寄生，从而改进产品的电性能。
在根据现有技术的嵌入式电容器PCB中的嵌入式电容器的材料是适合用在印刷电路板工艺中的聚合物材料或者陶瓷填充的光敏树脂。但是，有一问题在于所述材料的介电常数太低以至于不能执行片式电容器的角色。
为了获得高容量的电容器，需要使用具有高介电常数的电介质材料。电介质材料的厚度越小且表面面积越大，电容器的电容越高。
例如，授予3M公司的美国专利No.6,274,224公开了一种嵌入式电容器，其通过在充当功率和地电极的铜箔之间形成具有0.5-10um厚度的厚膜型电介质层来制造，所述电容器由BaTiO3陶瓷粉末以及诸如环氧或聚酰亚胺(polyimide)的热固性树脂的复合物形成。根据所述专利的嵌入式电容器具有下列属性：铜箔的表面粗糙度：10-300nm；电介质层的每单位面积的电容：10nF/in2或更大；以及粘附力：3lb/inch或更大。如上所述，根据现有技术的所述嵌入式电容器的每单位面积的电容是约5-1nF/in2or 10nF/in2，其显著地低于用于通常使用的去耦分立的片式电容器的100nF/in2。这表明在形成具有高电容的嵌入式电容器中存在很多限制。
根据现有技术用于形成嵌入式电容器中的高电介质材料以及工艺条件汇总于下面的表1中。
(表1)
  电介质材料  电介质薄膜的厚度(μm)   电介质薄膜的形成温度(℃)   介电常数(nF/in2)   形成嵌入式电容器的方法
  Ta2O5  0.3   500   425   通过阳极氧化工艺在Si基板(50μm厚)上形成0.3μm厚的Ta2O5膜，在其上形成顶电极(Cr/Cu)以及通过增层工艺(build-up process)制造多层PCB。
 BaTiO3   10   350   650   通过溶胶-凝胶工艺在铜箔上形成0.5μm厚的BaTiO3陶瓷薄膜，以及通过在350℃的热处理形成顶电极(Ni/Cu)。
 SrTiO3   0.6   ＞500   300   在FR4基板中形成底电极(0.2μm厚)，通过溅射在其上沉积0.3μm厚的SrTiO3膜，以及在所述膜上形成顶电极(Ni/Cu)。
 (Ba，Sr)TiO3   0.1   260   2400   在260℃通过溅射在Si基板上形成100nm的电介质膜，以及在其上形成Pt膜作为顶和顶电极。
 陶瓷膜(Dk＝400)   3   R.T.   2580   通过气溶胶沉积工艺(aerosoldeposition process)在FR4基板上形成电介质薄膜。
 BaTiO3   25   900   15-700   通过丝网印刷在铜箔上形成陶瓷糊，在氮气氛中在900℃烧结所述糊，以及使用导电糊形成顶电极。
 (Pb，Zr)TiO3   0.2   650   1290-1935   通过溶胶-凝胶工艺在铜箔上形成(Pb，Zr)TiO3膜，在氮气氛中在650℃使所述膜结晶化，以及使用Cu/Ni形成顶和底电极。
如表1中所示，具有高介电常数的电介质陶瓷材料难以实际施加到印刷电路板上，因为它必需涉及高温的结晶化工艺，而在所述温度将发生树脂板的变形。另外，如果电介质材料可在低温形成膜，则所述材料将难于施加到具有大面积的印刷电路板上。
因此，迫切地需要用于制造包括嵌入式电容器的印刷电路板的技术，所述电容器不仅具有高于嵌入现有印刷电路板中的片型电容器的介电常数，而且可在相对低的工艺温度形成为具有大面积。
发明内容
因此，本发明已经紧记现有技术中发生的上述问题，本发明的一个目的是提供一种用于制造其中具有嵌入式电容器的印刷电路板的方法以及一种通过所述方法制造的印刷电路板，其中所述嵌入式电容器是通过控制原子单层的化学反应使用电介质陶瓷材料而不是陶瓷材料和聚合物或树脂的复合材料而形成的，从而使能高介电常数值。
本发明的另一个目的是提供一种用于处理其中具有嵌入式电容器的印刷电路板的方法以及一种通过所述方法制造的印刷电路板，所述方法允许电介质材料在低温形成膜，在所述低温不发生树脂板的变形。
为了达到上述目的，在一方面，本发明提供了一种用于制造其中具有嵌入式电容器的印刷电路板的方法，所述方法包括以下步骤：(a)在双面覆铜叠层(laminate)的外层中形成包括底电极及电路图案的第一电路层；(b)通过原子层沉积(ALD)在所述第一电路层上沉积氧化铝(Al2O3)膜以在其上形成电介质层；(c)在所述电介质层上形成包括顶电极以及电路图案的第二电路层；(d)在所述第二电路层上沉积一面覆铜叠层；(e)在一面覆铜叠层的预定部分中形成盲过孔和通孔；以及(f)镀所述盲过孔和所述通孔以形成层间连接。
另一方面，本发明提供了一种其中具有嵌入式电容器的印刷电路板，包括：(a)双面覆铜叠层，具有形成在其外层中的第一电路层，所述第一电路层包括底电极以及电路图案；(b)电介质层，通过使用原子层沉积在所述覆铜叠层的第一电路层上沉积氧化铝膜而形成；(c)第二电路层，形成在所述电介质层上，所述第二电路层包括顶电极以及电路图案；(d)一面覆铜层，沉积在所述第二电路层上；(e)盲过孔和通孔，形成在所述一面覆铜层的预定部分中；以及(f)形成在所述盲过孔和通孔中的镀层。
附图说明
本发明的以上和其他目的、特征以及优点将从以下结合附图的详细描述中得到更清楚的理解，其中：
图1是一照片，示出了一个印刷电路板的铜箔的表面粗糙度的测量结果；
图2是根据本发明通过原子层沉积在铜箔的表面上形成的氧化铝薄膜的示意图；
图3是示出针对本发明的氧化铝薄膜的作为频率的函数的温度的曲线图；
图4是示出根据本发明通过原子层沉积在覆铜叠层上沉积氧化铝膜的原理的示意图；
图5是示出针对根据本发明沉积在覆铜叠层的铜箔上的Al2O3薄膜的作为施加电压的函数的电容的曲线图；
图6是示出针对根据本发明沉积在覆铜叠层的铜箔上的Al2O3薄膜的作为施加电压的函数的介电损失系数的曲线图；
图7是示出针对根据本发明沉积在覆铜叠层的铜箔上的Al2O3薄膜的作为施加电压的函数的泄漏电流的曲线图；
图8A到8I是解释根据本发明的一个优选实施例用于制造其中具有嵌入式电容器的印刷电路板的方法的截面图。
具体实施方式
将通过实例的方式参考附图更详细地描述本发明。
如上所述，本发明涉及用于在形成嵌入式电容器中使用的电介质层材料，及用于制造其中具有嵌入式电容器的印刷电路板的工艺，以及通过所述方法制造的印刷电路板，所述工艺改进了将电介质材料形成膜的工艺。
在现有技术中，作为嵌入式电容器的电介质层材料，环氧和高介电填料的复合材料被用于形成电介质层。但是在本发明中，电介质陶瓷材料被单独使用以通过原子层沉积形成电介质层。
通常，电介质陶瓷材料必然需要大于500℃的特别高的温度用于其结晶化。因此，不同于半导体基板的情况，在树脂制成的印刷电路板上，不可能使用此电介质材料形成膜。
在传统印刷电路板的情形中，如图1中所示，具有大于0.4μm的表面粗糙度(Ra)的覆铜叠层(CCL)被用于防止分层(delamination)。为了克服这些印刷电路板的表面阶梯高度特征，形成在所述表面上的膜的厚度需要是大的，导致介电常数值下降的问题。
特别对于如信号匹配电容器的应用的问题，COG值(温度特性)需要具有温度范围-55℃到+125℃上的0±30ppm/℃的电容改变。
但是，当前较厚的膜型嵌入式电容器不满足COG的需求，因为它们具有归因于用作电介质材料的环氧及陶瓷填料的属性的温度特性的±15％的高容差。
同时，在半导体工艺中广泛使用的原子层沉积的优点在于阶梯覆盖优异并且工艺温度相对低，因为它是使用源材料的强表面反应在热分解温度以下执行的。另外，原子层沉积具有小于±1％的小厚度变化，导致高电容容差，因为其是控制原子单层的工艺。
以此背景，申请人已经发现，当从具有高介电常数的电介质陶瓷材料中选择的氧化铝(Al2O3)被用于通过原子层沉积来形成电介质膜时，氧化铝的高介电常数属性可通过甚至在低工艺温度的源材料的极度表面反应(extreme surface reaction)而得到保证，所述低温(25-250℃)取代现有传统电介质陶瓷材料所需的高工艺温度，使得用于嵌入式电容器的电介质层可形成为具有大面积，所述嵌入式电容器的电介质层不仅在不发生板的基本变形的温度范围中具有高电容属性，而且具有优异的阶梯覆盖属性。
根据本发明，有可能通过以下形成具有几百到几千nF/inch2的电容值的电介质层：通过厚度为几十到几百的原子层沉积在具有形成在其中的底电极的覆铜叠层上形成高电介质氧化铝膜，以及随后，在所述电介质层上形成顶电极，跟着通过执行用于制造多层印刷电路板的增层工艺(build-up process)。
图2示出根据该创新性方法通过原子层沉积形成为具有依赖于印刷电路板的铜箔层的表面粗糙度的优异阶梯覆盖的氧化铝沉积膜的示意图。如上所述，通过借助原子层沉积来沉积具有优异阶梯覆盖的氧化铝膜，所述氧化铝膜沉积之前的铜箔层的表面粗糙度(约0.3-0.5μm)，甚至在氧化铝膜沉积之后可保持不变，使大的表面面积能够得到保证。因此，即使当形成具有相同厚度的电介质层时，可得到相对高的电容。
根据本发明，具有约0.3-0.5μm的表面粗糙度(Ra)的覆铜叠层可通过例如化学蚀刻被给予约1-5μm的附加的表面粗糙度，以使表面面积更大，从而增加电容值。
如文献中所报告的，针对通过原子层沉积在Si基板上沉积的Al2O3薄膜的COG测试结果显示在1MHz为41ppm/℃，而在100KHz为100ppm/℃。此报告表明使用频率越高，COG值越低，暗示信号匹配电容器可充分应用在高频率范围中。
通过原子层沉积形成的氧化铝薄膜的这些特性允许根据该创新性方法形成的嵌入式电容器不仅被应用为去耦电容器而且被应用为信号匹配电容器。
另外，本发明的大改进之一是有可能在大面积(405×510)中沉积电介质膜。换句话说，通过施加可控制原子单层并且利用气体的化学反应的原子层沉积，有可能沉积具有印刷电路板工艺中使用的板尺寸的电介质膜。
在本发明中，三甲基铝(TMA；Al(CH3)3)气体被用作氧化铝的原始材料，使得覆铜叠层的两面通过TMA的化学反应可被同时沉积以氧化铝膜。因此，本发明具有的优点在于有可能执行印刷电路板的建立(build-up)以展示高的生产率。
更特别地，所述氧化铝膜在维持在25-250℃的板温度使用三甲基铝作为源气体通过原子层沉积而形成，所述板温度优选地为100-200℃而更优选地为120-150℃。如果板温度小于5℃，氧化铝膜的介电特性不可得到充分保证使得不可获取所需的高介电常数值。另一方面，大于250℃的板温度可导致树脂板的变形，并且就效率比对经济来说，对获取高介电常数值是不利的。
另外，氧化铝膜是使用被顺序引入的(i)三甲基铝的源气体以及(ii)H2O、H2O等离子体、O2等离子体或O3氧化剂的源气体通过重复执行原子层沉积以沉积具有所需厚度的氧化铝膜而形成的。基于这个考虑，在引入每个源气体之后，引入用于净化的常规惰性气体如Ar。
如上所述形成的每个氧化铝膜的厚度是50-5000，并且就效率与经济之比来说，优选的为100-750，以获得高介电常数值。
同时，如上所述沉积在整个该板上的氧化铝膜如果必要可利用传统的蚀刻剂或通过干蚀刻被选择性地蚀刻，使得待应用为电容器的氧化铝膜的部分将保持在该底电极上。这可导致接合可靠性的增加。
在这点上，蚀刻可通过湿或干蚀刻工艺执行。如在传统印刷电路板工艺中那样通过以下来执行湿蚀刻工艺：通过以给定图案在氧化铝膜上施加光致抗蚀剂(photoresist)干膜以及开放仅想要蚀刻的部分，通过曝光和显影工艺，接下来以氧化铝蚀刻剂蚀刻该氧化铝膜。干蚀刻工艺通过以离子束或者等离子体蚀刻氧化铝膜而执行。特别地，干蚀刻工艺有利之处在于其可在真空压力主要使用RIE设备来执行。
图4示意性地示出了根据本发明通过原子层沉积在覆铜叠层上沉积氧化铝膜的原理。该原理现在将参照图4被示意性地描述。
(1)所引入的Al(CH3)3气体根据下面的化学反应(1)被化学地吸收到印刷电路板上：
         (1)
(2)通过以气体例如Ar气来净化，一层Al前体(precursor)保留在该板上。
(3)通过引入氧化剂例如O3气，根据下面的化学反应(2)，由该前体与O3气的化学反应产生的Al2O3被化学地吸收到该板上：
                  (2)
(4)不想要的2C2H6通过利用Ar气的净化被去除，使一层Al2O3保留在该板上。
(5)循环：重复步骤(1)-(4)以达到所需的厚度。
为了参考，根据该创新性的方法，Al2O3薄膜通过原子层沉积实际形成在覆铜层上，而Pt作为顶电极的材料被沉积在该氧化铝膜上。该氧化铝膜针对电特性被测量，并且结果显示在图5-7中。
图5是示出沉积在覆铜叠层的铜箔上的Al2O3薄膜的电容相对于施加电压的曲线图；图6是示出沉积在覆铜叠层的铜箔上的Al2O3薄膜的介电损失系数相对施加电压的曲线图；图7是示出沉积在覆铜叠层上的铜箔上的Al2O3薄膜的泄漏电流相对施加电压的曲线图。
如图5和6中所见，不管施加电压的变化，形成在该铜箔上的Al2O3薄膜的电容保持为几乎恒定。另外，该膜的介电损失系数的值比通过溅射或溶胶-凝胶形成的膜低(＞0.1)，并且根据施加电压的变化被保持恒定。该Al2O3薄膜的介电常数是大约7，其类似于体(bulk)Al2O3的介电常数。如图7中所示，该膜的击穿电压是约+20-30V，表明当施加约4-5MV/cm的高电场时发生该膜的电介质击穿。这些属性表明，当电介质膜通过原子层沉积被沉积在覆铜叠层上时，该电介质膜被成功地沉积而没有Cu电极的严重变形或者Cu电极界面层的恶化。另外，Al2O3薄膜的所测介电常数类似于体Al2O3的介电常数的事实意味着该薄膜均匀地形成在粗糙的Cu基板上。
上面的测试结果表明使用原子层沉积作为在Cu电极上形成氧化铝电介质薄膜的方法具有很大优点，并且原子层沉积高度可应用于其中具有嵌入式电容器的印刷电路板的制造中。
根据本发明，在形成该电介质层的步骤之前，也可形成由从Pt、Ir、Au、Ru、Ni、Al、W、Mo、Ta和Ti选择的至少一种金属或者其导电氧化物或者氮化物制成的抗氧化剂层，以防止铜层的氧化。该抗氧化剂层的厚度典型地是10-500nm。
在如上述形成的创新性电介质层上，与底电极相对定位的顶电极可根据从例如下面五种方法选择的一种方法而形成。
在第一方法中，为了改进电介质层和金属层之间的粘附力以及界面属性，由Ni、Cr、Mo或其组合制成的金属种子层通过薄的无电镀(例如100-5000)形成在该电介质层上。随后，在该金属种子层上，通过电镀形成铜镀层(例如10-30μm)以形成金属层。随后，在该金属层上，形成给定的光致抗蚀剂干膜图案，并且通过曝光和显影来蚀刻该金属层以形成顶电极和电路图案。
在第二方法中，在电介质层上，Ru、Cu、Ni、Cr、Mo或者其组合的导电糊通过丝网印刷或者喷墨印刷被形成，并且随后在给定的温度被干燥以形成金属层(例如10-50μm)。接下来，被干燥的膜使用掩模被图案化以形成顶电极以及电路图案。此方法有利之处在于其与第一种方法相比减小了工艺时间和成本，因为其可没有曝光、蚀刻以及显影步骤而执行。
在第三方法中，在电介质层上，Ru、Cu、Ni、Cr、Mo或者其组合制成的金属种子层(例如100-5000)通过溅射或者蒸发形成。在该金属种子层上，铜镀层(例如10-30μm)通过电镀形成以增强电介质层和金属层之间的粘附力。在该铜镀层上，形成给定的光致抗蚀剂干膜图案，并且通过曝光和显影蚀刻该铜镀层以形成顶电极以及电路图案。
在第四方法中，在电介质层上，Ru、Cu、Ni、Cr、Mo或者其组合的金属层(例如100-5000)通过原子层沉积而形成。在该金属层上，形成给定的干膜图案，并且该金属层通过曝光和显影被蚀刻至顶电极以及电路图案。特别地，使用此方法的优点在于可能进一步增加具有优异阶梯覆盖的氧化铝薄膜的电容值以及接合强度，所述薄膜是通过前面步骤中的原子层沉积形成的。
在第五方法中，在电介质层上，ITO or RuO2制成的金属氧化物种子层(例如100-5000)通过溅射或者蒸发而形成。在该金属种子层上，铜镀层(例如10-30μm)通过电镀形成。这防止镀溶液的渗透以增加电介质层和金属层之间的粘附力。随后在该铜镀层上，形成给定的干膜图案，并且该金属层通过曝光和显影被蚀刻以形成顶电极以及电路图案。
在下文中，将参考图8A到8I描述一种根据本发明的一个优选实施例制造其中具有嵌入式电容器的印刷电路板的工艺。
首先，在具有夹在铜箔之间的电介质树脂101的双面覆铜叠层的外层上，沉积了光致抗蚀剂干膜，接着曝光和显影。蚀刻铜箔的预定部分“F”以形成包括电容器底电极102a-102d和电路图案的第一电路层(见图8A)。
在形成第一电路层的步骤之前，覆铜叠层的外层也被给予1-5μm的附加的粗糙度(Ra)以扩大其表面面积，由此增大电容值。粗糙度的形成可使用从软蚀刻、黑色氧化物、棕色氧化物、ABC(酸碱化学品)、陶瓷抛光(ceramic buff)、Z型擦(Z-scrubbing)及其组合中选择的任何一种来执行。
然后，在被蚀刻部分“F”中，填充并平坦化绝缘材料104a-104c(见图8B)。绝缘材料104a-104c的填充和平坦化可通过真空印刷来执行。例如，在真空室中，被蚀刻部分“F”使用以丝制成的掩模通过丝网印刷(screening)被填充并利用陶瓷抛光器平坦化。
然后，在第一电路层上，氧化铝膜通过原子层沉积来沉积以形成电介质层105a和105b(见图8C)。
在第一电路层上形成电介质层105a和105b的步骤之前，可以可选地形成由从包括Pt、Ir、Au、Ru、Ni、Al、W、Mo、Ta和Ti的组中选择的至少一种金属或者其导电氧化物或氮化物制成的抗氧化剂层以防止铜层102a-102d和103的氧化。
同时，电介质层105a和105b在25-250℃的板温度、通过原子层沉积、使用三甲基铝(TMA)作为源气体来沉积氧化铝膜而形成，所述板温度优选地为100-200℃、且更优选地为120-150℃。如果板温度小于25℃，则将不确保氧化铝膜作为电介质材料的属性。另一方面，大于250℃的板温度将引起树脂板的变形并且在效率和经济方面是不利的。
而且，电介质层105a和105b使用顺序引入的(i)三甲基铝的源气体和(ii)H2O、H2O等离子体、O2等离子体或O3氧化剂的源气体通过重复执行原子层沉积以便将氧化铝膜沉积至所需厚度而形成。在这点上，在每个源气体被引入之后，惰性气体被引入用于净化。
电介质层105a和105b中的每个的厚度为50-5000，且考虑效率和经济优选地为100-750，以获得高介电常数值。
如果必要，可通过蚀刻去除被形成用作创新性的电容器的电材料的氧化铝膜105a和105b的预定部分，使得该膜将仅形成在底电极102a-102d的部分上。
可通过湿或干蚀刻工艺来执行蚀刻。正如在传统的印刷电路板工艺中的，湿蚀刻工艺通过以下来执行：通过以给定图案在氧化铝膜上施加光致抗蚀剂干膜并只对期望蚀刻的部分曝光、通过曝光和显影工艺、接着利用氧化铝蚀刻剂蚀刻氧化铝膜。干蚀刻工艺通过利用离子束或等离子体蚀刻氧化铝膜来执行。特别地，干蚀刻工艺的有利之处在于其可主要使用RIE设备利用真空压力来执行。
在氧化铝膜的被蚀刻部分中，如上所述地绝缘材料被填充和平坦化用于第一电路层。
然后，在电介质层105a和105b上，形成金属层106(见图8D)。在金属层106上，形成给定的光致抗蚀剂干膜图案107a-107d使得顶电极将相对底电极102a和102d而形成，同时将电介质层105a和106b插入其之间(见图8E)。然后，通过曝光和显影执行蚀刻以形成包括与底电极102a-102d相对的顶电极106a-106d及电路图案(未示出)的第二电路层(见图8F)。
尽管用于形成包括顶电极106a和106d及电路图案的第二电路层的方法不具体地受到限制，但其可根据下面五种方法中的任一种来执行。
在第一方法中，为了改进每个电介质层和金属层之间的粘附力和界面属性，由Ni、Cr、Mo或其组合制成的金属种子层通过薄的无电镀形成在电介质层上。然后，在金属种子层上，铜镀层通过电镀形成以形成金属层。然后，在金属层上，形成给定的干膜图案，并且通过曝光和显影蚀刻金属层以形成顶电极和电路图案。
在第二方法中，在电介质层的每个上，通过丝网印刷或喷墨印刷来施加包含从Ru、Cu、Ni、Cr、Mo或其组合中选择的导电纳米金属的导电糊，并然后以给定非温度使其干燥以形成金属层。接着，使用掩模来图案化经干燥的糊以形成顶电极和电路图案。
在第三方法中，在电介质层上，通过溅射或蒸发来形成由Ru、Cu、Ni、Cr、Mo或其组合制成的金属种子层。在金属种子层上，通过电镀来形成铜镀层以增强电介质层和金属层之间的粘附力。在铜镀层上，形成给定的干膜图案，并通过曝光和显影来蚀刻铜镀层以形成顶电极和电路图案。
在第四方法中，在电介质层上，通过原子层沉积来形成由Ru、Cu、Ni、Cr、Mo或其组合制成的金属层。在金属层上，形成给定的干膜图案，并通过曝光或显影来蚀刻金属层至顶电极和电路图案。
在第五方法中，在电介质层上，通过溅射或蒸发来形成由ITO或RuO2制成的金属种子层。在金属种子层上，通过电镀来形成铜镀层。这防止了镀溶液的渗透以增加电介质层和金属层之间的粘附力。然后，在铜镀层上，形成给定的干膜图案，并通过曝光和显影蚀刻金属层以形成顶电极和电路图案。
其后，在具有形成在其上的顶电极106a-106d的电容器上，一面覆铜叠层，例如，树脂涂覆的铜(RCC)箔108a+109a和108b+109b通过增层工艺被层压(见图8G)。
接着，利用激光钻来钻一面覆铜叠层108a+109a和108b+109b以形成盲过孔111，并利用机械钻来钻以形成通孔110。通过无电镀工艺来镀盲过孔111和通孔110。在这点上，过孔111连接到相应的顶电极106a-106d，而通孔110连接到相应的底电极102a-102d(见图8H)。
最终，信号电路图案117形成在一面覆铜叠层108a+109a和108b+109b上。此后，依赖于分开的顶电极106a到106d和底电极102a到102d，具有不同工作电压的IC芯片112到116分别连接到共同连接到地电极102a到102d的功率分配去耦电容器(第二、第三和第四电容器)以及单独地连接到地电极的信号匹配电容器(第一电容器)。由此，制造了其中有嵌入的信号匹配电容器和功率分配去耦电容器的多层印刷电路板(见图8I)。参考数字118指定用于将IC芯片112到116连接到电容器的线绑定。
如上所述制造的电容器嵌入的印刷电路板的电介质层将充当用于IC芯片的信号匹配电容器和去耦电容器。
如上所述，根据本发明，使用从具有高介电常数的陶瓷电介质材料中选择的氧化铝通过原子层沉积来形成电介质层。因此，甚至在低工艺温度(25-250℃)而不是传统陶瓷材料所需的高工艺温度，也可保证氧化铝的高介电属性。因此，不仅具有数十到数千nF/inch2或更大的高电容、而且具有优异的阶梯覆盖属性的用于嵌入式电容器的电介质层可在不发生基板的基本变形的温度范围中形成在大的面积之上。
而且，归因于印刷电路板铜箔层的表面粗糙度，可保证大的表面面积使得可实现具有高电容值、特别是每单位基板面积高电容的嵌入式电容器。
而且，有可能通过以下步骤来形成具有高电容值的电介质层：通过到数十到数千的厚度的原子层沉积在具有形成在其中的底电极的覆铜叠层上形成高介电的氧化铝膜，然后在电介质层上形成顶电极，接着执行用于制造多层印刷电路板的增层工艺。
如上所述，根据本发明，嵌入式电容器通过沉积陶瓷电介质氧化铝、而不是根据现有技术的片型嵌入式电容器的复合材料来形成，由此保证了高介电值。而且，有可能以不发生由树脂制成的印刷电路板的变形的低温来形成电介质层。而且，电介质层可通过使用控制原子单层的化学反应形成在大面积之上(405×510)。
此外，归因于印刷电路板铜箔层的表面粗糙度，可保证大的表面面积使得可实现具有高电容值、特别是每单位基板面积的高电容的嵌入式电容器。
而且，适用于印刷电路板工艺的同时的双面沉积是可能的，导致订货至交货时间和成本的减少以及生产率的增加。另外，根据本发明通过原子层沉积形成的氧化铝电介质薄膜具有良好的均匀性，使得它们不仅可作为去耦电容器应用、而且可作为其中温度特性(COG)很重要的信号匹配电容器来应用。
尽管已为了说明的目的描述了本发明的优选实施例，本领域的技术人员应当理解，在不背离如所附权利要求所公开的本发明的范围和精神的情况下，可进行各种修改、添加和替换。

Claims (32)

1.一种用于制造其中具有嵌入式电容器的印刷电路板的方法，所述方法包括以下步骤：
(a)在双面覆铜叠层的外层中形成包括底电极及电路图案的第一电路层；
(b)通过原子层沉积(ALD)在所述第一电路层上沉积氧化铝(Al2O3)膜以在其上形成电介质层；
(c)在所述电介质层上形成包括顶电极及电路图案的第二电路层；
(d)在所述第二电路层上沉积一面覆铜叠层；
(e)在所述一面覆铜叠层的预定部分中形成盲过孔和通孔；以及
(f)镀所述盲过孔和所述通孔以在所述层之间形成连接。
2.如权利要求1所述的方法，在形成所述第一电路层的步骤之前，其进一步包括给予所述双面覆铜叠层的外层1-5的粗糙度的步骤。
3.如权利要求2所述的方法，其中给予所述粗糙度的步骤通过从从软蚀刻、黑色氧化物、棕色氧化物、ABC(酸碱化学品)、陶瓷抛光、Z型擦或其组合中选择的任何一种来执行。
4.如权利要求1所述的方法，其中形成所述第一电路层的步骤包括以下步骤：
(i)在所述双面覆铜叠层的每个外层上形成光致抗蚀剂干膜图案，以及蚀刻所述干膜图案形式的所述外层以形成底电极和电路图案；以及
(ii)以绝缘材料填充所蚀刻的区域及平坦化所填充的材料。
5.如权利要求1所述的方法，在形成所述电介质层的步骤之前，其进一步包括在所述第一电路层上形成抗氧化剂层的步骤，所述抗氧化剂层是从由Pt、Ir、Au、Ru、Ni、Al、W、Mo、Ta和Ti构成的组中选择的至少一种金属或者其导电氧化物或氮化物制成的。
6.如权利要求1所述的方法，其中形成所述电介质层的步骤通过使用三甲基铝(TMA)作为源气体在维持在25-250℃内的基板温度通过原子层沉积来沉积氧化铝膜而执行。
7.如权利要求6所述的方法，其中所述基板温度被维持在100-200℃内。
8.如权利要求7所述的方法，其中所述基板温度被维持在120-150℃内。
9.如权利要求1所述的方法，其中形成所述电介质层的步骤是使用顺序引入的(i)三甲基铝源气体和(ii)H2O、H2O等离子体、O2等离子体或O3氧化剂的源气体通过重复执行原子层沉积以便将氧化铝膜沉积到所需厚度而执行的，其中，在引入每个所述源气体之后，引入用于净化的惰性气体。
10.如权利要求1所述的方法，其中形成所述电介质层的步骤进一步包括以下步骤：
(i)蚀刻所沉积的氧化铝膜的预定部分，以去除除了所述底电极上的部分之外的所述氧化铝薄膜的剩余部分；以及
(ii)以绝缘材料填充所蚀刻的部分并且平坦化所填充的材料。
11.如权利要求10所述的方法，其中所述蚀刻是通过以下执行的：
(i)在所述氧化铝膜上形成光致抗蚀剂干膜图案，以及随后通过暴露于光并通过显影来蚀刻所述氧化铝膜，或者(ii)使用离子束或者等离子体蚀刻所述氧化铝膜。
12.如权利要求4或10所述的方法，其中所述绝缘材料的填充和平坦化通过真空印刷来执行。
13.如权利要求1所述的方法，其中所述电介质层的每个形成为50-5000的厚度。
14.如权利要求1所述的方法，其中形成所述第二电路层的步骤包括：
(i)通过无电镀在所述电介质层上形成由Ni、Cr、Mo或其组合制成的金属种子层；
(ii)通过电镀在所述金属种子层上形成铜镀层；以及
(iii)在所述铜镀层上形成光致抗蚀剂干膜，以及通过暴露于光和通过显影来蚀刻所述铜镀层以形成顶电极和电路图案。
15.如权利要求1所述的方法，其中形成所述第二电路层的步骤包括以下步骤：
(i)通过丝网印刷或喷墨印刷将由Ru、Cu、Ni、Cr、Mo或者其组合制成的导电糊施加到所述电介质层；
(ii)使所施加的糊干燥；
(iii)使用掩模来图案化干燥的糊以形成顶电极和电路图案。
16.如权利要求1所述的方法，其中形成所述第二电路层的步骤包括以下步骤：
(i)通过溅射或蒸发在所述电介质层上形成由Ru、Cu、Ni、Cr、Mo或其组合制成的金属种子层；
(ii)通过电镀在所述金属种子层上形成铜镀层；以及
(iii)在所述铜镀层上形成光致抗蚀剂干膜图案，以及随后通过暴露于光和通过显影来蚀刻所述铜镀层以形成顶电极和电路图案。
17.如权利要求1所述的方法，其中形成所述第二电路层的步骤包括以下步骤：
(i)通过原子层沉积在所述电介质层上形成由Ru、Cu、Ni、Cr、Mo或其组合制成的金属层；以及
(ii)在所述金属层上通过形成光致抗蚀剂干膜图案，以及随后通过暴露于光和通过显影来蚀刻所述金属层以形成顶电极和电路图案。
18.如权利要求1所述的方法，其中形成所述第二电路层的步骤包括以下步骤：
(i)通过溅射或者蒸发在所述电介质层上形成ITO或RuO2的金属氧化物种子层；
(ii)通过电镀在所述金属氧化物种子层上形成铜镀层；以及
(iii)在所述铜镀层上形成光致抗蚀剂干膜图案，以及随后通过暴露于光和通过显影来蚀刻所述铜镀层以形成顶电极和电路图案。
19.如权利要求1所述的方法，其中所述一面覆铜叠层是通过增层工艺层压的。
20.一种其中具有嵌入式电容器的印刷电路板，包括：
(a)双面覆铜叠层，包括形成在其外层中的第一电路层，所述第一电路层包括底电极以及电路图案；
(b)电介质层，通过使用原子层沉积在所述第一电路层上沉积氧化铝膜而形成；
(c)第二电路层，形成在所述电介质层上，所述第二电路层包括顶电极以及电路图案；
(d)一面覆铜叠层，形成在所述第二电路层上；
(e)盲过孔和通孔，形成在所述一面覆铜叠层的预定部分中；以及
(f)镀层，形成在所述盲过孔和通孔中。
21.如权利要求20所述的印刷电路板，其中所述第一电路层包括底电极、电路图案以及绝缘材料，所述绝缘材料在位于所述底电极和所述电路图案之间的所蚀刻的部分中被填充和平坦化。
22.如权利要求20所述的印刷电路板，其中所述电介质层是通过使用三甲基铝(TMA)作为源气体在维持在25-250℃内的板温度通过原子层沉积来沉积氧化铝膜而形成的。
23.如权利要求20所述的印刷电路板，其中所述氧化铝膜形成在整个所述第一电路层上或者通过蚀刻所沉积的氧化铝膜的预定部分而仅形成在所述第一电路层的底电极的部分上，以及如果所述氧化铝膜仅形成在所述底电极的部分上，所述电介质层进一步包括在所述氧化铝膜的蚀刻部分中填充和平坦化的绝缘材料。
24.如权利要求20所述的印刷电路板，其中所述电介质层的每个的厚度是50-5000。
25.如权利要求20所述的印刷电路板，其中所述第二电路层是通过以下形成的：通过在所述电介质层上通过无电镀形成由Ni、Cr、Mo或其组合制成的金属种子层，通过电镀在所述金属种子层上形成铜镀层，在所述铜镀层上形成光致抗蚀剂干膜图案，以及通过暴露于光和通过显影来蚀刻所述铜镀膜以形成所述顶电极和电路图案。
26.如权利要求20所述的印刷电路板，其中所述第二电路层是通过以下形成的：通过在所述电介质层上通过丝网印刷或喷墨印刷施加Ru、Cu、Ni、Cr、Mo或者其组合的导电糊，使所施加的糊干燥以及使用掩模来图案化干燥的糊以形成所述顶电极和电路图案。
27.如权利要求20所述的印刷电路板，其中所述第二电路层是通过以下形成的：通过在所述电介质层上通过溅射或蒸发形成由Ru、Cu、Ni、Cr、Mo或其组合制成的金属种子层，通过电镀在所述金属种子层上形成铜镀层，以及在所述铜镀层上形成光致抗蚀剂干膜图案，以及通过暴露于光和通过显影来蚀刻所述铜镀层以形成所述顶电极和电路图案。
28.如权利要求20所述的印刷电路板，其中所述第二电路层是通过以下形成的：在所述电介质层上通过原子层沉积形成由Ru、Cu、Ni、Cr、Mo或其组合制成的金属层，在所述金属层上形成光致抗蚀剂干膜图案，以及通过暴露于光和通过显影来蚀刻所述金属层以形成所述顶电极和电路图案。
29.如权利要求20所述的印刷电路板，其中所述第二电路层是通过以下形成的：在所述电介质层上通过溅射或者蒸发而形成ITO或RuO2的金属氧化物种子层，通过电镀在所述金属氧化物种子层上形成铜镀层，在所述铜镀层上形成光致抗蚀剂干膜图案，以及通过暴露于光和通过显影来蚀刻所述铜镀层以形成所述顶电极和电路图案。
30.如权利要求20所述的印刷电路板，其中所述覆铜叠层的外层具有附加形成的1-5μm的粗糙度(Ra)。
31.如权利要求20所述的印刷电路板，其中在所述第一电路层上，附加地形成了从由Pt、Ir、Au、Ru、Ni、Al、W、Mo、Ta和Ti构成的组中选择的至少一种金属或者其导电氧化物或氮化物制成的抗氧化剂层。
32.如权利要求20所述的印刷电路板，其中具有形成在其中的所述电介质层的所述层充当用于IC芯片的信号匹配电容器或者去耦电容器。
CNB2006100586263A 2005-03-02 2006-03-02 其中具有嵌入式电容器的印刷电路板及其制造方法 Expired - Fee Related CN100531529C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050017333 2005-03-02
KR1020050017333A KR100867038B1 (ko) 2005-03-02 2005-03-02 커패시터 내장형 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1829420A true CN1829420A (zh) 2006-09-06
CN100531529C CN100531529C (zh) 2009-08-19

Family

ID=36588858

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100586263A Expired - Fee Related CN100531529C (zh) 2005-03-02 2006-03-02 其中具有嵌入式电容器的印刷电路板及其制造方法

Country Status (5)

Country Link
US (2) US7378326B2 (zh)
EP (1) EP1699275A3 (zh)
JP (1) JP4332533B2 (zh)
KR (1) KR100867038B1 (zh)
CN (1) CN100531529C (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682989A (zh) * 2007-03-10 2010-03-24 新美亚通讯设备有限公司 嵌入式电容叠层
CN102543426A (zh) * 2010-12-29 2012-07-04 深南电路有限公司 一种内置电容及其制造方法
CN102568820A (zh) * 2010-12-31 2012-07-11 深南电路有限公司 一种共面式内置电容及其制造方法
CN102821545A (zh) * 2011-06-02 2012-12-12 索尼公司 多层布线板、其制造方法以及半导体装置
CN102905465A (zh) * 2011-07-26 2013-01-30 鸿富锦精密工业（深圳）有限公司 双面电路板结构
CN103189976A (zh) * 2010-06-03 2013-07-03 Ddi环球有限公司 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法
CN101563963B (zh) * 2006-12-13 2013-07-10 英特尔公司 包括与无源嵌入式结构的顶部导电层的桥接互连的微电子器件及其制造方法
CN104715921A (zh) * 2013-12-17 2015-06-17 三星电机株式会社 电容器内嵌基板及其制造方法
TWI493671B (zh) * 2011-09-30 2015-07-21 Unimicron Technology Corp 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
CN105196726A (zh) * 2015-10-28 2015-12-30 上海科闵电子科技有限公司 电阻印刷方法
CN106449605A (zh) * 2015-08-12 2017-02-22 中芯国际集成电路制造(上海)有限公司 Mim电容结构
CN107665878A (zh) * 2016-07-29 2018-02-06 奥特斯奥地利科技与系统技术有限公司 箔、具有箔的器件载体和具有器件载体的电子系统
CN107665879A (zh) * 2016-07-29 2018-02-06 奥特斯奥地利科技与系统技术有限公司 器件载体及包括所述器件载体的电子系统
CN109321892A (zh) * 2018-10-10 2019-02-12 西安近代化学研究所 一种电阻层及其制备方法
TWI656815B (zh) * 2016-06-21 2019-04-11 中華精測科技股份有限公司 具有過孔電容結構的電路板及其製造方法
CN112312654A (zh) * 2020-08-14 2021-02-02 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
WO2021142879A1 (zh) * 2020-01-16 2021-07-22 惠州Tcl移动通信有限公司 一种印刷电路板加工方法及印刷电路板
CN113161738A (zh) * 2021-05-25 2021-07-23 中国电子科技集团公司第二十九研究所 一种低频宽带曲面电路的制备方法
CN113764377A (zh) * 2020-06-04 2021-12-07 联发科技（新加坡）私人有限公司 半导体装置
CN113853069A (zh) * 2020-06-28 2021-12-28 庆鼎精密电子（淮安）有限公司 电路板中间体的制造方法、电路板及其制造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649755B1 (ko) * 2005-11-07 2006-11-27 삼성전기주식회사 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
KR100793916B1 (ko) * 2006-04-05 2008-01-15 삼성전기주식회사 인쇄회로기판 내장형 커패시터의 제조방법
KR100790694B1 (ko) * 2006-06-30 2008-01-02 삼성전기주식회사 캐패시터 내장형 ｌｔｃｃ 기판 제조방법
TWI343116B (en) * 2006-12-22 2011-06-01 Unimicron Technology Corp A capacitance element embedded in semiconductor package substrate structure and method for fabricating tme same
KR100851067B1 (ko) * 2007-04-18 2008-08-12 삼성전기주식회사 캐패시터 및 그 제조방법
US7923645B1 (en) * 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
JP4912992B2 (ja) * 2007-09-12 2012-04-11 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法
KR100882608B1 (ko) * 2007-09-28 2009-02-12 삼성전기주식회사 캐비티 캐패시터의 제작 방법 및 캐비티 캐패시터가 내장된인쇄회로기판
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
TW200919676A (en) * 2007-10-17 2009-05-01 Phoenix Prec Technology Corp Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
KR101397839B1 (ko) * 2008-04-22 2014-05-20 삼성전기주식회사 절연층의 제조방법 및 그에 의하여 제조된 절연층을포함하는 내장형 커패시터
JP4846067B2 (ja) * 2010-03-24 2011-12-28 積水化学工業株式会社 半導体ウエハの処理方法及びｔｓｖウエハの製造方法
KR101078665B1 (ko) 2010-04-01 2011-11-01 주식회사 심텍 초박형 인쇄회로기판 및 제조방법
CN102256440A (zh) * 2010-05-20 2011-11-23 姚富翔 铝基电路板、其制备方法与供该方法使用的电镀液
KR101067055B1 (ko) * 2010-06-28 2011-09-22 삼성전기주식회사 미세 회로를 갖는 인쇄회로기판 및 이의 제조방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US20120055706A1 (en) * 2010-09-03 2012-03-08 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP6649770B2 (ja) * 2014-02-21 2020-02-19 三井金属鉱業株式会社 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
CN105592624B (zh) * 2015-12-17 2018-11-13 广东顺德中山大学卡内基梅隆大学国际联合研究院 高效抑制边沿辐射的高密度pcb板及边沿辐射抑制方法
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
WO2018021001A1 (ja) * 2016-07-29 2018-02-01 株式会社村田製作所 薄膜キャパシタ、及び電子装置
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
KR102595293B1 (ko) 2018-02-12 2023-10-30 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
WO2019191350A1 (en) 2018-03-28 2019-10-03 Corning Incorporated Boron phosphate glass-ceramics with low dielectric loss
US11688604B2 (en) * 2019-07-26 2023-06-27 Tokyo Electron Limited Method for using ultra thin ruthenium metal hard mask for etching profile control
CN111337471A (zh) * 2020-02-25 2020-06-26 有研工程技术研究院有限公司 一种基于纳米压印和电化学沉积技术的sers基底的制备方法
CN114040565A (zh) * 2021-11-15 2022-02-11 广东世运电路科技股份有限公司 Pcb板加工方法、设备及计算机可读存储介质
CN114613724B (zh) * 2022-03-02 2023-06-02 业成科技（成都）有限公司 导电结构及其制造方法
WO2023243903A1 (ko) * 2022-06-17 2023-12-21 삼성전자주식회사 복합필름, 리지드 플렉서블 인쇄 회로 기판 및 이를 포함하는 전자 장치

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6279610A (ja) * 1985-10-03 1987-04-13 日通工株式会社 電解コンデンサ用陽極体
JPH0652695B2 (ja) * 1988-05-20 1994-07-06 三菱化成株式会社 固体電解コンデンサ
US5079069A (en) 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5800575A (en) 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US5261153A (en) 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB
JP3086332B2 (ja) * 1992-06-08 2000-09-11 日本シイエムケイ株式会社 多層プリント配線板の製造方法
JPH0722399A (ja) * 1993-06-28 1995-01-24 Kawasaki Steel Corp 埋込プラグの形成方法およびその装置
JP3361903B2 (ja) * 1994-01-06 2003-01-07 凸版印刷株式会社 プリント配線板の製造方法
JP3821868B2 (ja) * 1994-08-23 2006-09-13 ローム・アンド・ハース電子材料株式会社 絶縁基材上にめっきする方法及びその方法にて得られるめっき付与物
JPH11126977A (ja) * 1997-10-22 1999-05-11 Sony Corp 配線板の製造方法
JPH11340427A (ja) * 1998-05-22 1999-12-10 Mitsubishi Materials Corp 強誘導体不揮発性メモリ及びその製造方法
US6349456B1 (en) 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
JP3585796B2 (ja) * 1999-12-17 2004-11-04 新光電気工業株式会社 多層配線基板の製造方法、及び半導体装置
KR100376267B1 (ko) * 1999-12-22 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
AU2001271638A1 (en) * 2000-06-30 2002-01-14 Microcoating Technologies, Inc. Polymer coatings
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
FI118014B (fi) * 2000-10-23 2007-05-31 Asm Int Menetelmä alumiinioksidiohutkalvojen valmistamiseksi matalissa lämpötiloissa
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
US6759081B2 (en) * 2001-05-11 2004-07-06 Asm International, N.V. Method of depositing thin films for magnetic heads
JP2002367858A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd コンデンサ内蔵回路基板およびその製造方法
WO2002101770A1 (fr) * 2001-06-08 2002-12-19 Matsushita Electric Industrial Co., Ltd. Condensateur de fil metallise
JP3941099B2 (ja) * 2001-12-19 2007-07-04 ソニー株式会社 薄膜形成方法
US20030129446A1 (en) * 2001-12-31 2003-07-10 Memscap Le Parc Technologique Des Fontaines Multilayer structure used especially as a material of high relative permittivity
JP4270792B2 (ja) * 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
JP4089273B2 (ja) * 2002-04-18 2008-05-28 ソニー株式会社 部品内蔵基板の製造方法
JP3881286B2 (ja) * 2002-05-31 2007-02-14 横浜抵抗器株式会社 プリント配線基板およびその製造方法
JP4248827B2 (ja) * 2002-07-18 2009-04-02 日立化成工業株式会社 多層配線板およびその製造方法
US20050240028A1 (en) * 2002-08-09 2005-10-27 Vladimir Grushin Pyrrolyl complexes of copper for copper metal deposition
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100455890B1 (ko) 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100469158B1 (ko) * 2002-12-30 2005-02-02 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100493040B1 (ko) * 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
US7067407B2 (en) * 2003-08-04 2006-06-27 Asm International, N.V. Method of growing electrical conductors
TWI220260B (en) * 2003-10-17 2004-08-11 Phoenix Prec Technology Corp Embedded capacitor structure of semiconductor package substrate and method for fabricating the same
US7285321B2 (en) * 2003-11-12 2007-10-23 E.I. Du Pont De Nemours And Company Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto
EP1825528B1 (en) * 2004-12-09 2015-07-08 Wispry, Inc. Tunable LC duplexer with multiple pole-zero elements
US9572258B2 (en) * 2004-12-30 2017-02-14 Intel Corporation Method of forming a substrate core with embedded capacitor and structures formed thereby
US7361568B2 (en) * 2005-12-21 2008-04-22 Motorola, Inc. Embedded capacitors and methods for their fabrication and connection

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563963B (zh) * 2006-12-13 2013-07-10 英特尔公司 包括与无源嵌入式结构的顶部导电层的桥接互连的微电子器件及其制造方法
CN101682989A (zh) * 2007-03-10 2010-03-24 新美亚通讯设备有限公司 嵌入式电容叠层
CN101682989B (zh) * 2007-03-10 2016-10-26 新美亚通讯设备有限公司 用于制造电容叠层和电子互联平台的方法
CN103189976B (zh) * 2010-06-03 2016-08-24 Ddi环球有限公司 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法
CN103189976A (zh) * 2010-06-03 2013-07-03 Ddi环球有限公司 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法
CN102543426A (zh) * 2010-12-29 2012-07-04 深南电路有限公司 一种内置电容及其制造方法
CN102568820A (zh) * 2010-12-31 2012-07-11 深南电路有限公司 一种共面式内置电容及其制造方法
CN102821545A (zh) * 2011-06-02 2012-12-12 索尼公司 多层布线板、其制造方法以及半导体装置
CN102821545B (zh) * 2011-06-02 2018-02-02 索尼公司 多层布线板、其制造方法以及半导体装置
CN102905465A (zh) * 2011-07-26 2013-01-30 鸿富锦精密工业（深圳）有限公司 双面电路板结构
TWI493671B (zh) * 2011-09-30 2015-07-21 Unimicron Technology Corp 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
CN104715921A (zh) * 2013-12-17 2015-06-17 三星电机株式会社 电容器内嵌基板及其制造方法
CN106449605A (zh) * 2015-08-12 2017-02-22 中芯国际集成电路制造(上海)有限公司 Mim电容结构
CN106449605B (zh) * 2015-08-12 2018-12-21 中芯国际集成电路制造(上海)有限公司 Mim电容结构
CN105196726A (zh) * 2015-10-28 2015-12-30 上海科闵电子科技有限公司 电阻印刷方法
TWI656815B (zh) * 2016-06-21 2019-04-11 中華精測科技股份有限公司 具有過孔電容結構的電路板及其製造方法
CN107665878A (zh) * 2016-07-29 2018-02-06 奥特斯奥地利科技与系统技术有限公司 箔、具有箔的器件载体和具有器件载体的电子系统
CN107665879A (zh) * 2016-07-29 2018-02-06 奥特斯奥地利科技与系统技术有限公司 器件载体及包括所述器件载体的电子系统
US10568208B2 (en) 2016-07-29 2020-02-18 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a bypass capacitance comprising dielectric film structure
CN109321892A (zh) * 2018-10-10 2019-02-12 西安近代化学研究所 一种电阻层及其制备方法
CN109321892B (zh) * 2018-10-10 2021-05-18 西安近代化学研究所 一种电阻层及其制备方法
WO2021142879A1 (zh) * 2020-01-16 2021-07-22 惠州Tcl移动通信有限公司 一种印刷电路板加工方法及印刷电路板
US11538748B2 (en) 2020-06-04 2022-12-27 Mediatek Singapore Pte. Ltd. Semiconductor device with capacitor element
US11798878B2 (en) 2020-06-04 2023-10-24 Mediatek Singapore Pte. Ltd. Semiconductor device with capacitor element
TWI806059B (zh) * 2020-06-04 2023-06-21 新加坡商聯發科技（新加坡）私人有限公司 半導體裝置
CN113764377A (zh) * 2020-06-04 2021-12-07 联发科技（新加坡）私人有限公司 半导体装置
CN113853069A (zh) * 2020-06-28 2021-12-28 庆鼎精密电子（淮安）有限公司 电路板中间体的制造方法、电路板及其制造方法
CN112312654A (zh) * 2020-08-14 2021-02-02 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
CN113161738B (zh) * 2021-05-25 2021-08-31 中国电子科技集团公司第二十九研究所 一种低频宽带曲面电路的制备方法
CN113161738A (zh) * 2021-05-25 2021-07-23 中国电子科技集团公司第二十九研究所 一种低频宽带曲面电路的制备方法

Also Published As

Publication number Publication date
EP1699275A3 (en) 2008-10-29
KR20060096653A (ko) 2006-09-13
JP2006245588A (ja) 2006-09-14
KR100867038B1 (ko) 2008-11-04
US20080110667A1 (en) 2008-05-15
US20060196691A1 (en) 2006-09-07
US7378326B2 (en) 2008-05-27
JP4332533B2 (ja) 2009-09-16
EP1699275A2 (en) 2006-09-06
US7564116B2 (en) 2009-07-21
CN100531529C (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
CN1829420A (zh) 其中具有嵌入式电容器的印刷电路板及其制造方法
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1201642C (zh) 印刷电路板及其制造方法
CN1194588C (zh) 毫微叠层薄膜电路材料
EP2157842B1 (en) Laminated wiring board and method for manufacturing the same
CN1189068C (zh) 多层印刷电路板及其制造方法
US20080248596A1 (en) Method of making a circuitized substrate having at least one capacitor therein
CN1832664A (zh) 具有嵌入式多层无源器件的印刷电路板的制造方法
US7485411B2 (en) Method for manufacturing printed circuit board with thin film capacitor embedded therein
US20100181285A1 (en) Method of manufacturing capacitor device
US8756803B2 (en) Method for manufacturing printed wiring board
CN101052276A (zh) 用于制造嵌入印刷电路板的电容器的方法
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
JP2006222216A (ja) 配線基板及びその製造方法
CN1812696A (zh) 制造印刷电路板的方法
CN1610491A (zh) 具有改进互连的平行多层印刷电路板及其制造方法
CN1933697A (zh) 多层配线基板及其制造方法
WO2004010751A1 (ja) 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置
CN101032194A (zh) 多层布线板及其制造方法
US8581104B2 (en) Wiring board and method for manufacturing the same
CN1751547A (zh) 多层基板及其制造方法
JP2010232418A (ja) 多層配線板及びその製造方法
US8607445B1 (en) Substrate having internal capacitor and method of making same
JP2010073809A (ja) プリント配線板の製造方法
CN1198494C (zh) 用于制作增层电路板的薄核心板的制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20150302

EXPY Termination of patent right or utility model