CN1830095B - 背面入射型光检测部件及其制造方法 - Google Patents

背面入射型光检测部件及其制造方法 Download PDF

Info

Publication number
CN1830095B
CN1830095B CN2004800220862A CN200480022086A CN1830095B CN 1830095 B CN1830095 B CN 1830095B CN 2004800220862 A CN2004800220862 A CN 2004800220862A CN 200480022086 A CN200480022086 A CN 200480022086A CN 1830095 B CN1830095 B CN 1830095B
Authority
CN
China
Prior art keywords
luffer boards
type
back surface
semiconductor substrate
impurity semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800220862A
Other languages
English (en)
Other versions
CN1830095A (zh
Inventor
柴山胜己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN1830095A publication Critical patent/CN1830095A/zh
Application granted granted Critical
Publication of CN1830095B publication Critical patent/CN1830095B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

本发明提供一种背面入射型光检测部件及其制造方法，能够充分缩小安装，并且能够抑制被检测光的散乱。背面入射型光电二极管(1)包括：N型半导体基板(10)、P+型不纯物半导体区域(11)、凹部(12)与窗板(13)。在N型半导体基板(10)上面(S1)侧的表层中，形成P+型不纯物半导体区域(11)。在面向N型半导体基板(10)背面(S2)的P+型不纯物半导体区域(11)的区域中，形成成为被检测光的入射部的凹部(12)。此外，在凹部(12)的外缘部(14)接合于窗板(13)。该窗板(13)接合于凹部(12)的外缘部(14)。该窗板(13)覆盖凹部12，并密封N型半导体基板(10)的背面(S2)。

Description

背面入射型光检测部件及其制造方法
技术领域
本发明涉及一种背面入射型光检测部件及其制造方法。
背景技术
在图69所示的现有技术的背面入射型光电二极管100中，在N型硅基板101的表面侧的表层形成有P+型高浓度不纯物半导体区域102以及N+型高浓度不纯物半导体区域103。在P+型高浓度不纯物半导体区域102和N+型高浓度不纯物半导体区域103中，分别连接有阳极电极104以及阴极电极105。在两电极104、105上形成有由焊料制成的凸块电极106。此外，N型硅基板101是从背面侧将对应于P+型高浓度不纯物半导体区域102的部分予以薄板化。该被薄板化的部分成为被检测光的入射部。
如图69所示，背面入射型光电二极管100是通过倒装芯片接合(flip chip bonding)而安装于陶瓷封装体107。即，背面入射型光电二极管100的凸块电极106与设置于陶瓷封装体107的底面配线108上的焊料垫109相连接。底面配线108利用引线接合(wire bonding)而连接于输出终端插头110。此外，窗框111利用焊料112而接缝焊接在陶瓷封装体107的表面。在窗框111上，在对应于背面入射型光电二极管100的已薄板化的位置上形成开口，在该开口部分设置使被检测光透过的钴玻璃等的透过窗材113。
【专利文献1】日本特开平9-219421号公报
发明内容
(发明所要解决的技术问题)
然而，在背面入射型光电二极管中，对于使用陶瓷封装体的上述构造，有其封装体变大的问题。
另一方面，在专利文献1中揭示有一种对于半导体电子零件的CSP(芯片尺寸安装)技术。在该技术中，利用树脂等有机材料密将已安装有半导体电子部件的晶片的两面予以密封，同时，在设置于晶片的一面侧的有机材料上，通过光刻法(photolithography)技术而形成开口，在该开口形成电极。
将上述CSP技术应用于背面入射型光电二极管中，虽然认为将缩小其封装体，但是在该情形下将发生以下的问题，即，在以树脂密封背面的背面入射型光电二极管中，其树脂表面将成为被检测光的入射面。然而，往往利用被检测光的波长等级(level)而将树脂表面充分予以平坦化是困难的。若树脂表面未被充分地平坦化，则被检测光的入射面将变粗糙，因此，在入射面将有被检测光受到散乱的问题。而且，被检测光受到散乱将导致背面入射型光电二极管的灵敏度降低。
本发明是为了解决该问题而提出的，其目的在于提供一种背面入射型光检测部件及其制造方法，能够充分缩小封装体，并且能够抑制被检测光的散乱。
(解决问题的技术手段)
根据本发明的背面入射型光检测部件，其特征在于，包括：第一导电型的半导体基板；第二导电型的不纯物半导体区域，设置于半导体基板的第一面侧的表层；凹部，形成于面向半导体基板第二面的不纯物半导体区域的区域上，被检测光进行入射；和窗板，以覆盖凹部的方式与该凹部的外缘部相接合，使被检测光予以透过。
在该背面入射型光检测部件中，窗板与半导体基板的外缘部相接合。因此，由于不需要陶瓷封装体等的外部封装，而能够得到芯片尺寸的背面入射型光检测部件。因此，实现安装充分小的背面入射型光检测部件。
而且，在该背面入射型光检测部件中，窗板的表面成为被检测光的入射面。因为相比于树脂，窗板表面的平坦化更为容易，所以抑制入射面的被检测光的散乱。
背面入射型光检测部件优选包括支撑膜，设置于半导体基板的第一面上，支撑半导体基板。在该情形下，背面入射型光检测部件的机械强度将得到提高。
背面入射型光检测部件优选包括充填电极，其贯穿支撑膜，同时，一端电气连接于不纯物层。在该情形下，能够容易地将检测信号予以取出而传送至背面入射型光检测部件的外部。
窗板优选由光透过性部件形成，通过阳极接合而与外缘部相接合。在该情形下，在窗板与外缘部的界面，能够将两者予以牢固地接合。
该光透过性部件为石英，窗板优选通过含有形成在该窗板上的碱金属的玻璃而与外缘部相接合。在该情形下，由于石英对可见光或者UV光的透过率特别高，所以背面入射型光检测部件的灵敏度也将得到提高。此外，含有碱金属的玻璃例如为派热克斯(注册商标)玻璃，保证由石英形成的窗板与外缘部之间牢固的阳极接合。
窗板优选通过金属层与外缘部相接合。在该此情形下，通过金属接合，窗板与外缘部进行牢固接合。
背面入射型光检测部件的特征也可以在半导体基板的侧面或者窗板的侧面，形成高低差部。该高低差部是将切割分成多个阶段而进行的，同时，通过在各阶段使用不同厚度的刀片而予以形成。若将切割分成多个阶段进行，则能够使用分别适合于硬度不同的半导体基板与窗板而进行切割。因此，在切割时，能够防止在半导体基板与窗板的界面发生碎裂。
在半导体基板外缘部的第二面侧的表层，优选设置已高浓度添加第一导电型不纯物的高浓度不纯物半导体层。在该情形下，即使在外缘部的第二面侧的表面附近发生结晶缺陷的情形，也可以通过设置高浓度不纯物半导体层，来抑制发生起因于结晶缺陷的不需要的载体所造成的暗电流或者干扰。
优选在半导体基板的第二面侧的表层内的凹部的底面部分，设置已高浓度添加第一导电型不纯物的高浓度不纯物半导体层。该高浓度不纯物半导体层发挥聚集层的机能。因此，能够将因被检测光的入射所发生载体，通过其电场分布，而有效地导入PN接合部以提高灵敏度。
优选在整个半导体基板侧面，露出已高浓度添加第一导电型不纯物的高浓度不纯物半导体区域。在该情形下，半导体基板的侧面即使因切割等而受到机械损坏的情形，也能够通过设置高浓度不纯物半导体区域，而抑制因发生在半导体基板侧面附近的不需要的载体所造成的暗电流或者干扰。
窗板优选在其厚度方向的垂直面的截面形状是至少一个角为被切除的四角形。在该情形下，能够抑制背面入射型光检测部件的切割时的碎裂的发生。
根据本发明的背面入射型光检测部件的制造方法，其特征在于，包括：不纯物半导体区域形成步骤，在第一导电型半导体基板的第一面侧的表层，形成第二导电型不纯物半导体区域；凹部形成步骤，在面对半导体基板第二面的不纯物半导体区域的区域上，形成被检测光进行射入的凹部；和窗板接合步骤，使被检测光予以透过的窗板，以覆盖凹部的方式与该凹部的外缘部相接合。
根据此制造方法，则在窗板接合步骤中，将窗板接合于半导体基板的外缘部。因此，由于陶瓷封装体等的外部安装变得不需要，能够得到芯片尺寸的背面入射型光检测部件。因而，根据本制造方法，能够实现了安装充分小的背面入射型光检测部件。
窗板优选由光透过性部件形成，在窗板接合步骤中，通过阳极接合而将窗板接合于外缘部。在该情形下，能够在窗板与外缘部的界面，将两者予以牢固地接合。
在窗板接合步骤，优选通过金属层将窗板与外缘部相接合。在该情形下，通过金属接合，窗板与外缘部进行牢固地接合。
优选在不纯物半导体区域形成步骤中，形成多个不纯物半导体区域；在凹部形成步骤，分别相对于多个不纯物半导体区域形成凹部；在窗板接合步骤，以覆盖多个凹部的方式将窗板与外缘部相接合；和包括切割步骤，以将由不纯物半导体区域与面向该不纯物半导体区域的凹部形成的数对的各自一对予以分割的方式，从半导体基板的第一面起、直到窗板的表面为止，分成多个阶段而进行切割。
在该情形下，能够将半导体基板与窗板分成个别阶段进行切割。因此，利用适合于硬度不同的各个半导体基板与窗板而进行切割将变得可能。因此，在切割时，能够防止碎裂发生于半导体基板与窗板的界面。其中，所谓“从半导体基板的第一面直到窗板表面进行切割”，并非限定切割的方向。即，在切割步骤中，也可以从半导体基板的第一面侧向第二面侧进行切割，也可以从第二面侧向第一面侧进行切割。
(发明的效果)
根据本发明，实现了一种背面入射型光检测部件及其制造方法，能够充分地缩小安装，并且能够抑制被检测光的散乱。
附图说明
图1是表示根据本发明的背面入射型光检测部件的第一实施方式的截面图。
图2是表示图1的背面入射型光电二极管1的立体图。
图3是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图4是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图5是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图6是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图7是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图8是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图9是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图10是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图11是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图12是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图13是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图14是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图15是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图16是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图17是表示制造图1的背面入射型光电二极管1的方法的步骤图。
图18是用以说明在图16中所示的切割步骤的变形例的图形。
图19是表示通过图18所说明的切割步骤所得到的背面入射型光电二极管的构造例的截面图。
图20是表示通过图18说明的切割步骤所得到的背面入射型光电二极管的构造例的截面图。
图21是表示通过图18所说明的切割步骤所得到的背面入射型光电二极管的构造例的截面图。
图22是表示通过图18所说明的切割步骤所得到的背面入射型光电二极管的构造例的截面图。
图23是表示图1的背面入射型光电二极管1的第一变形例的截面图。
图24是表示图1的背面入射型光电二极管1的第二变形例的截面图。
图25是表示图1的背面入射型光电二极管1的第三变形例的立体图。
图26是针对图1的背面入射型光电二极管1，表示从窗板13侧观察晶片切割前的时的模样的平面图。
图27是针对图1的背面入射型光电二极管1，表示从窗板13侧观察晶片切割前的时的模样的平面图。
图28是表示根据本发明的背面入射型光检测部件的第二实施方式的截面图。
图29是为了说明形成图28的N+型高浓度不纯物半导体区域28的方法的一实施例的图。
图30是为了说明形成图28的N+型高浓度不纯物半导体区域28的方法的一实施例的图。
图31是为了说明形成图28的N+型高浓度不纯物半导体区域28的方法的一实施例的图。
图32是表示根据本发明的背面入射型光检测部件的第三实施方式的平面图。
图33是沿着在图32中所示的背面入射型光电二极管阵列3的XX-XX线的截面图。
图34是表示图33的背面入射型光电二极管阵列3的变形例的截面图。
图35是表示根据本发明的背面入射型光检测部件的第四实施方式的截面图。
图36是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图37是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图38是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图39是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图40是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图41是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图42是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图43是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图44是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图45是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图46是表示制造图35的背面入射型光电二极管4的方法的步骤图。
图47是表示根据本发明的背面入射型光检测部件的第五实施方式的截面图。
图48是表示制造图47的背面入射型光电二极管5的方法的步骤图。
图49是表示制造图47的背面入射型光电二极管5的方法的步骤图。
图50是表示制造图47的背面入射型光电二极管5的方法的步骤图。
图51是表示制造图47的背面入射型光电二极管5的方法的步骤图。
图52是表示制造图47的背面入射型光电二极管5的方法的步骤图。
图53是表示制造图47的背面入射型光电二极管5的方法的步骤图。
图54是表示制造图47的背面入射型光电二极管5的方法的步骤图。
图55是表示制造图47的背面入射型光电二极管5的方法的步骤图。
图56是表示制造图47的背面入射型光电二极管5的方法的步骤图。
图57是表示制造图47的背面入射型光电二极管5的方法的步骤图。
图58是表示根据本发明的背面入射型光检测部件的第六实施方式的截面图。
图59是表示制造图58的背面入射型光电二极管6的方法的步骤图。
图60是表示制造图58的背面入射型光电二极管6的方法的步骤图。
图61是表示制造图58的背面入射型光电二极管6的方法的步骤图。
图62是表示制造图58的背面入射型光电二极管6的方法的步骤图。
图63是表示制造图58的背面入射型光电二极管6的方法的步骤图。
图64是表示制造图58的背面入射型光电二极管6的方法的步骤图。
图65是表示制造图58的背面入射型光电二极管6的方法的步骤图。
图66是表示制造图58的背面入射型光电二极管6的方法的步骤图。
图67是表示制造图58的背面入射型光电二极管6的方法的步骤图。
图68是表示制造图58的背面入射型光电二极管6的方法的步骤图。
图69是表示现有技术的背面入射型光电二极管的截面图。
符号说明：
1、1a、1b、1c、2、4、5、6背面入射型光电二极管
3、3a                    背面入射型光电二极管阵列
10、20、50               N型半导体基板
11、51                   P+型不纯物半导体区域
12、52                   凹部
13、53                   窗板
13a                      切除部
13b                      孔部
14、54                   外缘部
15、55                   树脂层
16                       耐热玻璃(Pyrex glass：派热克斯玻璃(商标名称))
17a、17b                 金属层
18                       媒介(intermediation)金属层
21、61                   N+型高浓度不纯物半导体层
22、28、62               N+型高浓度不纯物半导体区域
23、24、63、64           绝缘膜
25、65                   阳极
26、66                   阴极
31、71                   钝化(passivation)膜
32、72                   支撑膜
33a、33b、73a、73b       充填电极
34a、34b、74a、74b       UBM
35a、35b、75a、75b       凸块
S1                       上面
S2                       背面
S3                       凹部底面
S4                       N型半导体基板20的侧面
具体实施方式
以下，参照附图的同时，对根据本发明的背面入射型光检测部件及其制造方法的优选实施方式进行详细说明。其中，在附图的说明中，对于相同的部件标注相同的符号，并省略重复的说明。此外，附图的尺寸比例不一定与说明的内容一致。
图1是表示根据本发明的背面入射型光检测部件的第一实施方式的截面图。背面入射型光电二极管1，从背面侧入射被检测光，通过被检测光的入射而生成载体，将所生成的载体作为检测信号而从上面侧输出。背面入射型光电二极管1包括：N型半导体基板10、P+型不纯物半导体区域11、凹部12和窗板13。例如，可以使用已添加磷等N型不纯物的硅基板作为N型半导体基板10。N型半导体基板10的不纯物浓度例如为1012～1015/cm3。此外，N型半导体基板10的厚度t1例如为200～500μm。
在N型半导体基板10的上面(第一面)S1侧的表层一部分中形成P+型不纯物半导体区域11。P+型不纯物半导体区域11是添加硼等的P型不纯物，构成N型半导体基板10与PN接合。P+型不纯物半导体区域11的不纯物浓度例如为1015～1020/cm3。此外，P+型不纯物半导体区域11的深度例如为0.1～20μm。
在面向N型半导体基板10背面(第二面)S2的P+型不纯物半导体区域11的区域上形成凹部12。凹部12成为被检测光的入射部。凹部12是从背面S2向上面S1而形成宽度逐渐变窄的形状。具体地说，例如凹部12的形成能够从背面S2向上面S1、形成宽度逐渐变窄的四角锥状或者圆锥状。凹部12的深度例如为2～400μm。此外，通过形成凹部12，以N型半导体基板10内的凹部底面S3以及P+型不纯物半导体区域11所夹的区域，通过从背面S2侧的被检测光入射所发生的载体便能够容易地到达设置于上面S1侧表层的P+型不纯物半导体区域11附近，较其它区域更为薄板化。此外，该被薄板化的区域的厚度例如为10～200μm。
在N型半导体基板10的背面S2上设置有窗板13。窗板13与凹部12的外缘部14相接合。该接合是通过设置于窗板13与外缘部14之间的树脂层15而进行地的。此外，窗板13被作成平板状，由相对于被检测光的波长具有充分透过率的材料而制成。该窗板13覆盖凹部12，将N型半导体基板10的背面S2予以密封。作为窗板13的材料可以使用例如玻璃或者光学结晶。作为窗板13的材料的具体例，可列举有石英、蓝宝石、钴玻璃等。此外，窗板13的厚度例如为0.2mm～1mm。此外，也可以在窗板13上进行AR(抗反射：Anti Reflection)涂布。其中，所谓外缘部14是指从侧面包围N型半导体基板10内的凹部12的部分。此外，作为树脂层15的树脂可以使用例如环氧系、硅系、丙烯系或者聚酰亚胺系树脂，或者是使用由这些复合材料而形成的树脂。
此外，背面入射型光电二极管1包括：N+型高浓度不纯物半导体层21、N+型高浓度不纯物半导体区域22、绝缘膜23、24、阳极25、和阴极26。N+型高浓度不纯物半导体层21形成于整个N型半导体基板10的背面S2侧的表层。与N型半导体基板10相比，N+型高浓度不纯物半导体层21添加有更高浓度的N型不纯物。N+型高浓度不纯物半导体层21的不纯物浓度例如为1015～1020/cm3。此外，N+型高浓度不纯物半导体层21的深度例如为0.1～20μm。
N+型高浓度不纯物半导体区域22是在N型半导体基板10的上面S1侧的表层，与P+型不纯物半导体区域11隔开规定的距离而形成的。与N+型高浓度不纯物半导体层21相同，N+型高浓度不纯物半导体区域22是已高浓度添加N型不纯物，是与后述阴极26的接触层。N+型高浓度不纯物半导体区域22的不纯物浓度例如为1015～1020/cm3。此外，N+型高浓度不纯物半导体区域22的深度例如为0.1～30μm。
绝缘膜23以及绝缘膜24分别形成于N型半导体基板10的上面S1以及背面S2上。绝缘膜23、24例如由SiO2而形成。绝缘膜23的厚度例如为0.1～2μm。另一方面，绝缘膜24的厚度例如为0.05～1μm。此外，在绝缘膜23内形成开口(接触孔)23a、23b，一侧的开口23a设置于P+型不纯物半导体区域11的一部分，另一侧的开口23b设置于N+型高浓度不纯物半导体区域22的一部分。
在包含绝缘膜23上的开口23a、23b的区域，分别形成有阳极25与阴极26。这些电极25、26的厚度例如为1μm。此外，这些电极25、26被设置成分别充填开口23a、23b。因此，分别通过开口23a，阳极25直接连接于P+型不纯物半导体区域11；通过开口23b，阴极26直接连接于N+型高浓度不纯物半导体区域22。可以使用例如Al作为阳极25与阴极26。
而且，背面入射型光电二极管1包括：钝化膜31、支撑膜32、充填电极33a、33b、UBM(Under Bump Metal：凸块下金属)34a、34b与凸块35a、35b。钝化膜31被设置在N型半导体基板10的上面S1上，覆盖绝缘膜23、阳极25和阴极26。此外，设置于钝化膜31内的阳极25与阴极26上的部分，形成充填后述充填电极33a、33b的贯通孔31a。钝化膜31例如由SiN而成的，用以保护N型半导体基板10的上面S1。钝化膜31能够通过例如等离子体CVD法予以形成。此外，钝化膜31的厚度例如为1μm。
在钝化膜31上形成支撑膜32。支撑膜32支撑N型半导体基板10。此外，对应于支撑膜32内的钝化膜31的贯通孔31a的部分形成贯通孔31a，同时也形成进行充填电极33a、33b的充填的贯通孔32a。支撑膜32的材料，例如，可以使用树脂，或是可通过等离子体CVD等而形成的SiO2等。此外，支撑膜32的厚度例如为2～100μm优选大约为50μm。
充填电极33a、33b充填于贯通孔31a、32a，同时，通过一端分别连接阳极25与阴极26，而与P+型不纯物半导体区域11和N+型高浓度不纯物半导体区域22电气连接。此外，充填电极33a、33b的另一端均露出支撑膜32的表面。即，充填电极33a、33b贯穿钝化膜31与支撑膜32，分别从阳极25和阴极26延伸至支撑膜32表面。此外，充填电极33a、33b大约作成为圆柱状。这些充填电极33a、33b是将电极25、26与后述凸块35a、35b予以电性连接。充填电极33a、33b例如由Cu而形成。此外，贯通孔31a、32a的直径例如为10～200μm，优选大约为100μm。
在露出于充填电极33a、33b的支撑膜32表面的部分上形成UBM34a、34b。UBM34a、34b例如由Ni与Au的层积膜而形成。此外，UBM34a、34b的厚度例如为0.1～10μm。
在与UBM34a、34b的充填电极33a、33b相反侧的面上形成凸块35a、35b。因而，凸块35a、35b分别电气连接于阳极25和阴极26。除了与UBM34a、34b的接触面之外，凸块35a、35b大约形成为球状。能够将例如包含焊料、金、Ni-Au、Cu或者金属填料的树脂等作为凸块35a、35b来使用。
在图2中，表示该构造的背面入射型光电二极管1的立体图。由该图可知，除了UBM34a、34b以及凸块35a、35b之外，背面入射型光电二极管1的整体形状约略成为长方体般地被切割。还有，在图2中，省略了在N型半导体基板10侧面所露出的N+型高浓度不纯物半导体层21、和N+型高浓度不纯物半导体区域22的图标。
对背面入射型光电二极管1的动作进行说明。此处，将反向偏压施加于背面入射型光电二极管1，在N型半导体基板10中，作成以已薄板化的区域为中心而生成空乏层。透过窗板13而从凹部12射入N型半导体基板10的被检测光，主要被已薄板化的区域所吸收，在该区域发生载体(空穴(positive hole)与电子)。所发生的空穴与电子随着反向偏压电场，而分别向P+型不纯物半导体区域11与N+型高浓度不纯物半导体区域22进行移动。到达P+型不纯物半导体区域11与N+型高浓度不纯物半导体区域22的空穴与电子通过充填电极33a、33b以及UBM34a、34b而向凸块35a、35b进行移动，从凸块35a、35b输出检测信号。
对背面入射型光电二极管1的效果进行说明。在背面入射型光电二极管1中，窗板13与N型半导体基板10的外缘部14相接合。因此，因为不需要陶瓷封装体等的外部封装，而能够得到芯片尺寸的背面入射型光电二极管1。因此，实现了封装充分小的背面入射型光电二极管1。此外，不需要陶瓷封装体等，而能够减低背面入射型光电二极管1的制造成本。而且，窗板13通过将N型半导体基板10的背面S2予以封止，来使背面入射型光电二极管1的信赖性得以提高。如上所述，实现了廉价、信赖性高且小型的背面入射型光电二极管1。
而且，在背面入射型光电二极管1中，窗板13的表面成为被检测光的入射面。因为相较于树脂，窗板13的表面的平坦化更为容易，因此，也抑制入射面上的被检测光的散乱。因此，实现了可以高灵敏度地光检测的背面入射型光电二极管1。
此外，设置窗板13以使背面入射型光电二极管1的机械强度得以提高。
此外，在N型半导体基板10的背面S2上，被检测光的入射部成为凹部12。因而，相对于凹部12底面S3且具有突出的构造的外缘部14相接合的窗板13，并不与成为对于N型半导体基板10的被检测光入射面的底面S3相接触。因此，为了防止由于与窗板13的接触，底面S3受到损坏而造成灵敏度降低，并且，能够抑制暗电流与干扰的增多。
通过设置支撑膜32，来进一步提高背面入射型光电二极管1的机械强度。基板一部分已被薄板化的背面入射型光电二极管，一般要求该薄板化的部分以不被破损的方式小心处理。对此，背面入射型光电二极管1由于机械强度的提高而难以破损，因而处理上变得容易。此外，背面入射型光电二极管1由于难以破损，切割上也容易。
通过设置充填电极33a、33b，而能够容易地将检测信号从电极25、26予以取出并送至外部。其中，充填电极33a、33b形成于贯通孔31a、32a的侧壁，也可以电气连接于阳极25与阴极26。
在整个N型半导体基板10的背面S2侧的表层上形成N+型高浓度不纯物半导体层21。设置于背面S2表层内的凹部12的底面S3所露出的部分的N+型高浓度不纯物半导体层21，发挥聚集(accumulation)层的机能。因此，能够将在N型半导体基板10所发生的载体，通过此电场分布而有效地导向上面S1侧的PN接合部。因此，实现了更高灵敏度的背面入射型光电二极管1。此时，N+型高浓度不纯物半导体层21的不纯物浓度优选为1015/cm3以上。在该情形下，N+型高浓度不纯物半导体层21能够适宜地发挥聚集层的机能。
此外，设置于N型半导体基板10的外缘部14的背面S2侧表层的N+型高浓度不纯物半导体层21，即使在外缘部14产生结晶缺陷的情形，也能够抑制起因于结晶缺陷所发生的暗电流或干扰(noise)。因此，若根据背面入射型光电二极管1，则可以得到高S/N比的检测信号。此时，N+型高浓度不纯物半导体层21的不纯物浓度优选为1015/cm3以上。在该情形下，N+型高浓度不纯物半导体层21能够充分抑制起因于结晶缺陷的干扰。
在参照图3～17的同时，对在图1所示的背面入射型光电二极管1的制造方法的一实施例进行说明。首先，准备由上面S1与背面S2为(100)面的N型硅晶片而形成的N型半导体基板10。通过对该N型半导体基板10进行热氧化，而在N型半导体基板10的上面S1，形成由SiO2形成的绝缘膜。此外，在绝缘膜的规定部分形成开口，通过从开口将磷掺入N型半导体基板10，而形成N+型高浓度不纯物半导体区域22。之后，使N型半导体基板10予以氧化，在上面S1形成绝缘膜。同样地，在绝缘膜的规定部分形成开口，通过从开口而将硼掺入N型半导体基板10，形成P+型不纯物半导体区域11(不纯物半导体区域形成步骤)。之后，使N型半导体基板10予以氧化，在上面S1形成绝缘膜23。接着，进行N型半导体基板10的背面S2的研磨(图3)。
接着，通过LP-CVD，使SiN84堆积在N型半导体基板10的背面S2上(图4)。此外，为了形成凹部12，在背面S2上的SiN84形成开口85(图5)。然后，通过从开口85利用KOH等进行蚀刻而形成凹部12(凹部形成步骤)(图6)。
接着，在去除背面S2上的SiN84之后，通过相对于形成凹部12的N型半导体基板10的背面S2，利用离子注入等而进行N型不纯物的掺杂，而在整个背面S2侧的表层形成N+型高浓度不纯物半导体层21(图7)。之后，通过进行热氧化而在背面S2上形成绝缘膜24(图8)。通过在上面S1的绝缘膜23形成用于电极的接触孔，而使铝堆积在上面S1之后，进行规定的图案形成，形成阳极25和阴极26(图9)。
接着，利用等离子体CVD法，使由SiN形成的钝化膜31堆积于形成有阳极25和阴极26的N型半导体基板10的上面S1上。此外，对应于钝化膜31上的凸块35a、35b的部分而形成贯通孔31a(图10)。进一步在上面S1上形成由树脂或者无机绝缘膜构成的较厚的支撑膜32，同时，对应于钝化膜31的贯通孔31a的部分形成贯通孔32a。此时，只要是树脂即可作为支撑膜32，可以使用例如环氧系、丙烯基系或者聚酰亚胺系树脂，若为无机绝缘膜，则可以使用可通过例如CVD或者SOG(Spin On Glass；旋涂式玻璃)等形成的SiO2等。此外，支撑膜32的贯通孔32a，可以使用例如感光性树脂而利用光刻法形成，h或者是利用因蚀刻等所造成的图案而形成(图11)。此外，进行贯通孔31a与贯通孔32a的充填，使由Cu形成的导电性部件33堆积于上面S1上。其可以利用溅镀等使Cu粒层等堆积于从贯通孔31a与贯通孔32a所露出的阳极25与阴极26的表面之后，再利用电镀，使Cu等堆积在该Cu粒层上来进行。其中，在阳极25与阴极26上(图12)，设置用于与导电性部件33的接合良好的媒介金属(未以图标)。
接着，通过进行导电性部件33表面的研磨，去除堆积于支撑膜32上的导电性部件33。因此，形成充填电极33a、33b(图13)。此外，将凹部12的外缘部14作为接合部，在N型半导体基板10的背面S2上与窗板13相接合(窗板接合步骤)。该贴合是在对应于窗板13的外缘部14的位置，利用印刷等预先形成树脂层15，通过该树脂层15来进行的。因此，将N型半导体基板10的背面S2予以密封。其中，对于树脂层15，优选使用B阶段树脂或者热可塑性树脂。此外，在树脂于液相状态下进行窗板13与外缘部14的接合的情形，优选使用粘性高的树脂。而且，窗板13与外缘部14的接合，优选在干燥N2气体环境中进行(图14)。此外，在上面S1上的充填电极33a、33b上，通过无电解电镀而形成分别由Ni和Au等的层积膜形成的UBM34a、34b。进一步在UBM34a、34b上，利用印刷或者球搭载法等形成由焊料等形成的凸块35a、35b(图15)。
最后，为了得到单片化的背面入射型光电二极管1而进行切割(切割步骤)。如图16以点划线L1所示，在N型半导体基板10的背面S2的各外缘部14的中央进行切断。切断是从N型半导体基板10的上面S1侧向背面S2侧而进行的。具体而言，图16所示的晶片是按照支撑膜32、钝化膜31、绝缘膜23、N型半导体基板10、绝缘膜24、树脂层15以及窗板13的顺序进行切割。因此，显示于图16中的晶片被单片化，得到具有由P+型不纯物半导体区域11与凹部12成对的一对背面入射型光电二极管1(图17)。
在图3～图17的制造方法中，在窗板接合步骤(参照图14)中，将窗板13接合于N型半导体基板10的外缘部14。因此，由于不需要陶瓷封装体等的外部封装，而能够得到芯片尺寸的背面入射型光电二极管1。因而，根据本制造方法，实现安装充分小的背面入射型光电二极管1。此外，由于不需要将背面入射型光电二极管1安装于陶瓷封装体等的步骤，所以简化了整个背面入射型光电二极管1的制造步骤。
此外，在窗板接合步骤中，在干燥N2气体环境中进行窗板13与外缘部14的接合的情形，由于被凹部12与窗板13所夹住的区域将被N2所密封，所以，特别是使信赖性高的密封成为可能。
图18是用以说明显示于图16中的切割步骤的变形例的图。在图16的切割步骤中，可以分成多个阶段进行切割。例如，作为第一阶段，进行从支撑膜32直到窗板13的一部分为止的切割。在图18中刚结束第一阶段之后的晶片状态。在被切割的部分形成刻痕C。然后，窗板13的残留部分的切割是在第二阶段中进行的。在第二阶段的切割中，显示利用较第一阶段的宽度更薄的刀片的情形。
这样一来，通过分成多个阶段进行切割，而能够分成个别的阶段来进行N型半导体基板10与窗板13的切割。因此，可利用分别适合于硬度不同的N型半导体基板10与窗板13的刀片进行切割。即，可利用分别适合于硬度不同材质的刀片，进行N型半导体基板10与窗板13的切割。因此，在切割时，能够防止在N型半导体基板10与窗板13的界面发生碎裂(破裂)。其中，从分成个别阶段而进行N型半导体基板10与窗板13的切割的观点出发，结束第一阶段切割的位置(换言的，开始进行第二阶段切割的位置)，优选在N型半导体基板10以及窗板13的界面附近。
在图9～图22中，显示通过图18所说明的切割步骤所得到的背面入射型光电二极管的构造例。起因于在第一阶段与第二阶段利用不同厚度的刀片而进行切割，如图19所示，在窗板13的侧面，对应于结束第一阶段切割的位置，在与N型半导体基板10的界面附近的规定位置形成高低差部ST。此外，在N型半导体基板10中，结束第一阶段切割的情形，如图20所示，在与N型半导体基板10侧面的窗板13的界面附近，形成高低差部ST。在图19和图20中，将此高低差部ST作为边界，窗板13侧相对于N型半导体基板10侧而变高。
其中，切割也可以从N型半导体基板10的背面S2侧向上面S1侧进行。将从窗板13直到N型半导体基板10的一部分为止的切割作为第一阶段来进行，从N型半导体基板10剩余的一部分直到支撑膜32为止的切割作为第二阶段进行的情形，如图21所示，在N型半导体基板10的侧面形成高低差部ST。另一方面，在窗板13的中途结束第一阶段切割的情形，如图22所示，在窗板13的侧面形成高低差部ST。在图21以及图22中，将高低差部ST作为边界，N型半导体基板10侧相对于窗板13侧而变高。
图23是显示图1的背面入射型光电二极管1的第一变形例的截面图。背面入射型光电二极管1a的N+型高浓度不纯物半导体层21的形状不同于图1的背面入射型光电二极管1。对于背面入射型光电二极管1a的其它构造则相同于背面入射型光电二极管1。即，在图1的背面入射型光电二极管1的N+型高浓度不纯物半导体层21，相对于整个N型半导体基板10的背面S2侧的表层形成大约相同的厚度，背面入射型光电二极管1a的N+型高浓度不纯物半导体层21，设置于外缘部14背面S2侧的表层的部分，与其它部分相比形成为较厚。
在背面入射型光电二极管1a中，设置于凹部12底面S3部分的N+型高浓度不纯物半导体层21能够发挥聚集层的机能。此外，设置于外缘部14的背面S2侧的表层的N+型高浓度不纯物半导体层21，即使在外缘部14发生结晶缺陷的情形，也能够抑制起因于结晶缺陷而发生的暗电流或者干扰。
图24是表示图1的背面入射型光电二极管1的第二变形例的截面图。背面入射型光电二极管1b的N+型高浓度不纯物半导体层21的形状不同于图1的背面入射型光电二极管1。相对于背面入射型光电二极管1a的其它构造则相同于背面入射型光电二极管1。即，相对于图1的背面入射型光电二极管1中的N+型高浓度不纯物半导体层21形成于整个N型半导体基板10背面S2侧的表层，在背面入射型光电二极管1b中，N+型高浓度不纯物半导体层21仅形成于N型半导体基板10背面S2侧的表层内的凹部12一部分。在该背面入射型光电二极管1b内，设置于凹部12底面S3部分的N+型高浓度不纯物半导体层21发挥聚集层的机能。
图25是表示图1的背面入射型光电二极管1的第三变形例的立体图。从在窗板13上形成切除部13a的观点出发，背面入射型光电二极管1c不同于图1的背面入射型光电二极管1。对背于面入射型光电二极管1c的其余构造则相同于背面入射型光电二极管1。由图25可知，窗板13在厚度方向垂直面的截面为四角形，分别在其四角形的四个角形成切除部13a。切除部13a的形状是在上述截面、以四角形的角为中心的中心角90°的扇形。其中，切除部13a的该截面形状并不局限于扇形，也可以为角状。
从而，在背面入射型光电二极管1c中，由于窗板13的角、即切割时在两条切割线交叉的位置上形成切除部13a，而抑制切割时发生碎裂。
利用图26，对窗板13与切割线的位置关系进行说明。图26是针对图1的背面入射型光电二极管1，表示从窗板13侧观察晶片切割前的(例如，显示于图16的状态的晶片)的时的模样的平面图。在该平面图中，以虚线L2表示形成凹部12的部分。得知凹部12在切割前的晶片上，以等间隔而排列成格子状。此外，以点划线L3表示切割时的切割线。切割线分别设定在图中的上下方向与左右方向，切割线通过互相邻接的凹部12间的正中央。利用切割线所包围的各个区域是对应于切割后的背面入射型光电二极管1。从图26可知，切割后的背面入射型光电二极管1上的窗板13的角是位于二条切割线交叉的位置P。对应于N型半导体基板10的位置P的位置、即背面S2的四个角，由于在切割时受到集中应力，而有产生碎裂的可能性。
对此，在图25的背面入射型光电二极管1c中，通过在窗板13的角上形成切除部13a，而避免在切割线交叉的位置P上的窗板13的切割。因此，由于缓和施加于N型半导体基板10背面S2的四个角的应力，而能够抑制在背面入射型光电二极管1c中的切割时发生碎裂。
图27是针对图25的背面入射型光电二极管1c，表示从窗板13侧观察晶片切割前的时的模样的平面图。如该平面图所示，在切割线交叉的位置P形成圆柱状的孔部13b。因为该孔部13b形成于窗板13，所以贯穿窗板13。切除部13a源自于该孔部13b。即，孔部13b通过切割线而被四等分，成为背面入射型光电二极管1c的切除部13a。其中，在背面入射型光电二极管1c的制造步骤中，优选使切割交叉的位置P与孔部13b一致而将在规定位置上已预先形成孔部13b的窗板13，贴合于N型半导体基板10的表面S2。其中，孔部13b并不局限于圆柱状，也可以为角柱状等。
图28是表示根据本发明的背面入射型光检测部件的第二实施方式的截面图。背面入射型光电二极管2包括：N型半导体基板20、P+型不纯物半导体区域11、凹部12、以及窗板13。
在N型半导体基板20的上面S1侧的表层一部分，形成P+型不纯物半导体区域11。在面向N型半导体基板20背面S2上的P+型不纯物半导体区域11的区域上形成凹部12。其中，在凹部12的外缘部14，通过树脂层15而与窗板13相接合。
此外，背面入射型光电二极管2包括：N+型高浓度不纯物半导体区域28、绝缘膜23、24、阳极25、以及阴极26。N+型高浓度不纯物半导体区域28是露出整个N型半导体基板20的侧面S4而形成的。此外，N+型高浓度不纯物半导体区域28也到达整个N型半导体基板20的背面S2。因而，在N型半导体基板20中，P+型不纯物半导体区域11以及N+型高浓度不纯物半导体区域28均未形成的部分20a，从N型半导体基板20的侧面S4以及背面S2侧，而完全被N+型高浓度不纯物半导体区域28所包围。
在参照图29～图31的同时，对表示形成N+型高浓度不纯物半导体区域28方法的一实施例进行说明。首先，准备N型半导体基板20。在N型半导体基板20中，N+型高浓度不纯物层41残留上面S1侧的一部分而从背面S2进行扩散。相比于N+型高浓度不纯物层41，所残留的上面S1侧的一部分为不纯物浓度低的N型不纯物层42(图29)。接着，通过从上面S1侧高浓度地使N型不纯物予以扩散，形成N+型高浓度不纯物半导体区域43(图30)。然后，通过使N型不纯物得以更深入地扩散，而使该N+型高浓度不纯物半导体区域43得以到达N+型高浓度不纯物层41为止(图31)。因而，形成由N+型高浓度不纯物层41以及N+型高浓度不纯物半导体区域43构成的N+型高浓度不纯物半导体区域28。其中，在图31中，分别通过虚线L4、L5表示形成P+型不纯物半导体区域11与凹部12。在该方法中，简化了N+型高浓度不纯物半导体层28的制造步骤，进而简化了整个背面入射型光电二极管2的制造步骤。
回到图28，在N型半导体基板20的上面S1与背面S2中，分别形成绝缘膜23与绝缘膜24。此外，在绝缘膜23中形成开口23a、23b，一侧的开口23a是设置于P+型不纯物半导体区域11的部分，另一侧的开口23b则设置于N+型高浓度不纯物半导体区域28的部分。
在包含绝缘膜23上的开口23a、23b的区域，分别形成阳极25以及阴极26。这些电极25、26被设置成分别进行开口23a、23b的填充。因此，通过开口23a而直接连接于P+型不纯物半导体区域11，通过开口23b而直接连接于N+型高浓度不纯物半导体区域28。
而且，背面入射型光电二极管2包括：钝化膜31、支撑膜32、充填电极33a、33b、UBM34a、34b以及凸块35a、35b。钝化膜31设置在N型半导体基板20的上面S1上，使其覆盖绝缘膜23、阳极25、以及阴极26。在钝化膜31上形成支撑膜32。此外，充填电极33a、33b贯穿钝化膜31与支撑膜32，分别从阳极25与阴极26而延伸至支撑膜32的表面。在充填电极33a、33b的支撑膜32表面所露出的部分形成UBM34a、34b。在与UBM34a、34b的充填电极33a、33b相反侧的面上形成凸块35a、35b。
对背面入射型光电二极管2的效果进行说明。在背面入射型光电二极管2中，窗板13与N型半导体基板20的外缘部14相接合。因此，由于不需要陶瓷封装体等的外部封装，而能够得到芯片尺寸的背面入射型光检测部件2。因此，实现了安装充分小的背面入射型光电二极管2。
而且，在该背面入射型光电二极管2上，窗板13的表面成为被检测光的入射面。因为相比较于树脂，窗板13的表面的平坦化更为容易，所以抑制了入射面上的被检测光的散乱。因此，实现了可高灵敏度地光检测的背面入射型光电二极管2。
此外，在背面入射型光电二极管2中，N+型高浓度不纯物半导体区域28露出于整个N型半导体基板20的侧面S4而形成。因此，通过N+型高浓度不纯物半导体区域28，而能够抑制在N型半导体基板20的侧面S4附近所发生的暗电流或者干扰。由于侧面S4接触切割线，在切割时将有生成结晶缺陷的可能性，但是，通过N+型高浓度不纯物半导体区域28，可抑制起因于这种结晶缺陷所发生的暗电流或者干扰。因此，根据背面入射型光电二极管2，可以得到更高的SN比的检测信号。
此外，N型半导体基板20的一部分20a，从N型半导体基板20的侧面S4与背面S2侧，完全被N+型高浓度不纯物半导体区域28所包围。因此，实现了将所包围的部分20a作为I层的PIN构造。因此，背面入射型光电二极管2利用这种PIN构造，通过增加空乏层厚度而增加光进行吸收的长度来实现灵敏度的增加，并通过厚的空乏层而导致电性双层的间隔增大，使电容降低而高速响应将成为可能。
图32是表示根据本发明的背面入射型光检测部件的第三实施方式的平面图。背面入射型光电二极管阵列3被配置排列成纵横各为八列的格子状，且全部为64个的背面入射型光电二极管。这些光电二极管的配置间距例如设置为1mm。图32是表示从背面侧观察背面入射型光电二极管阵列3时的模样。在各光电二极管中，相同于图1的背面入射型光电二极管1，背面为窗板所覆盖。其中，在图32中，以虚线L6表示形成凹部的部分。
图33是沿着图32所示的背面入射型光电二极管阵列3的XX-XX线的截面图。在该截面图中，表示在图32的64个光电二极管内的二个光电二极管P1、P2。如图33所示，背面入射型光电二极管阵列3包括：N型半导体基板50、P+型不纯物半导体区域51、凹部52以及窗板53。
在N型半导体基板50的上面S1侧的表层，形成多个P+型不纯物半导体区域51。这些P+型不纯物半导体区域51分别相对于光电二极管P1、P2所设置。各P+型不纯物半导体区域51的面积例如为0.75×0.75mm2。在面对N型半导体基板50背面S2的P+型不纯物半导体区域51的区域中形成凹部52。此处，随着设置多个P+型不纯物半导体区域51，也形成多个凹部52。P+型不纯物半导体区域51与凹部52各一组分别设置在光电二极管P1、P2中。此外，在凹部52的外缘部54，通过树脂层55而与窗板53相接合。
此外，背面入射型光电二极管阵列3包括：N+型高浓度不纯物半导体层61、N+型高浓度不纯物半导体区域62、绝缘膜63、64、阳极65、以及阴极66。N+型高浓度不纯物半导体层61形成于整个N型半导体基板50的背面S2侧的表层。N+型高浓度不纯物半导体区域62形成于N型半导体基板50的上面S1侧的表层。该N+型高浓度不纯物半导体区域62优选设置成包围构成各光电二极管的P+型不纯物半导体区域51。
绝缘膜63与绝缘膜64分别形成在N型半导体基板50的上面S1与背面S2上。在绝缘膜63形成开口63a、63b，一侧的开口63a设置于P+型不纯物半导体区域51的部分，另一侧的开口63b设置于N+型高浓度不纯物半导体区域62的部分。
在包含绝缘膜63上的开口63a、63b的区域，分别形成阳极65与阴极66。阳极65与阴极66各一组分别设置于各光电二极管P1、P2中。此外，这些电极65、66被设置成分别进行开口63a、63b的充填。因此，分别通过开口63a而直接连接于P+型不纯物半导体区域51，以及通过开口63b而直接连接于N+型高浓度不纯物半导体区域62。
而且，背面入射型光电二极管阵列3包括：钝化膜71、支撑膜72、充填电极73a、73b、UBM74a、74b、以及凸块75a、75b。钝化膜71设置于N型半导体基板50的上面S1上，覆盖绝缘膜63、阳极65以及阴极66。在钝化膜71上形成支撑膜72。此外，充填电极73a、73b贯穿钝化膜71与支撑膜72，分别从阳极65与阴极66延伸至支撑膜72表面。在露出于充填电极73a、73b的支撑膜72表面的部分上形成UBM74a、74b。在与UBM74a、74b的充填电极73a、73b相反侧的面上形成凸块75a、75b。
对背面入射型光电二极管阵列3的效果进行说明。在背面入射型光电二极管阵列3中，窗板53与N型半导体基板50的外缘部54相接合。因此，由于不需要陶瓷封装体等的外部封装，而能够得到周围无多余部分的恰如阵列尺寸的背面入射型光电二极管阵列3。因此，实现了安装充分小的背面入射型光电二极管阵列3。
而且，在背面入射型光电二极管阵列3中，窗板53的表面成为被检测光的入射面。因为相比于树脂，窗板53的表面的平坦化更为容易，因此可以抑制入射面的被检测光的散乱。因此，实现了可高灵敏度地光检测的背面入射型光电二极管阵列3。
此外，通过在N型半导体基板50的上面S1侧的表层上的多个区域内形成P+型不纯物半导体区域51，同时，在面对背面S2的个别的P+型不纯物半导体区域51的区域内形成凹部52，而构成多个光电二极管。因此，背面入射型光电二极管阵列3能够适用于对应各光电二极管为一像素的影像传感器等。
图34是图33所示的背面入射型光电二极管阵列3的变形例的截面图。从仅外缘部54的一部分设置树脂层55的观点出发，背面入射型光电二极管阵列3a不同于图33的背面入射型光电二极管阵列3。对于背面入射型光电二极管阵列3a的其它构造则相同于背面入射型光电二极管阵列3。即，在图34的截面图中，仅在两端的外缘部54与窗板53之间设置树脂层55，在中央外缘部54与窗板53之间则不设置树脂层55。这是认为在图32的平面图中，将以虚线L6所示的64个凹部分成由相互最邻接的四个(纵横各两个)凹部而成的组，仅在各组周围的外缘部54与窗板53之间设置树脂层55。这样，通过仅在外缘部54的一部分设置树脂层55，而能够简化将窗板53与外缘部54予以接合的步骤，进而能够简化整个背面入射型光电二极管阵列3的制造步骤。
图35是表示根据本发明的背面入射型光检测部件的第四实施方式的截面图。背面入射型光电二极管4包括：N型半导体基板10、P+型不纯物半导体区域11、凹部12、以及窗板13。在N型半导体基板10上面S1侧的表层的一部分形成P+型不纯物半导体区域11。在面对N型半导体基板20的背面S2的P+型不纯物半导体区域11的区域形成凹部12。此外，窗板13与凹部12的外缘部14相接合。在本实施方式，窗板13是由光透过性部件形成的，同时，窗板13与外缘部14的接合是通过阳极接合而进行的。优选使用派热克斯(注册商标)玻璃(耐热玻璃)或者钴玻璃等的含碱金属的玻璃作为窗板13的光透过性部件。例如，Coming公司的#7740等的含碱金属的硼硅酸玻璃优选作为窗板13的材料。该Coming公司的#7740的热膨胀系数为3.4×10-6/℃，大约一致于硅的热膨胀系数(3×10-6/℃)。此外，窗板13的厚度优选为0.5mm以上且1mm以下。
此外，背面入射型光电二极管4包括：N+型高浓度不纯物半导体层21、N+型高浓度不纯物半导体区域22、绝缘膜23、24、阳极25、以及阴极26。N+型高浓度不纯物半导体层21形成于整个N型半导体基板10背面S2侧的表层。N+型高浓度不纯物半导体区域22是与P+型不纯物半导体区域11隔开规定距离而形成在N型半导体基板10上面S1侧的表层。绝缘膜23与绝缘膜24分别形成于N型半导体基板10的上面S1与背面S2上。在绝缘膜23形成开口23a、23b。在本实施方式中，绝缘膜24仅形成于凹部12上，未形成于成为与窗板13的接合部的外缘部14上。
在含有绝缘膜23上的开口23a、23b的区域，分别形成阳极25与阴极26。这些电极25、26被设置成充填开口23a、23b。因此，分别贯穿开口23a而阳极25直接连接于P+型不纯物半导体区域11；贯穿开口23b而阴极26直接连接于N+型高浓度不纯物半导体区域28。
而且，背面入射型光电二极管4包括：钝化膜31、支撑膜32、充填电极33a、33b、UBM34a、34b、以及凸块35a、35b。钝化膜31设置于N型半导体基板20的上面S1上，使其被设置成覆盖绝缘膜23、阳极25、以及阴极26。在钝化膜上形成支撑膜32。此外，充填电极33a、33b贯穿钝化膜31与支撑膜32，分别从阳极25与阴极26而延伸至支撑膜32表面。在充填电极33a、33b的支撑膜32表面露出的部分形成UBM34a、34b。与UBM34a、34b的充填电极33a、33b相反侧的面上形成凸块35a、35b。
针对背面入射型光电二极管4的效果进行说明。在背面入射型光电二极管4中，窗板13与半导体基板10的外缘部14相接合。因此，由于不需要陶瓷封装体等的外部封装，而能够得到芯片尺寸的背面入射型光电二极管4。因此，实现了安装充分小的背面入射型光电二极管4。
而且，在该背面入射型光电二极管4中，窗板13的表面成为被检测光的入射面。因为相比于树脂，窗板13的表面的平坦化更为容易，所以抑制入射面上的被检测光的散乱。因此，实现了可高灵敏度地光检测的背面入射型光电二极管4。
而且，通过阳极接合而进行由玻璃形成的窗板13与外缘部14的接合。因此，在窗板13与外缘部14的界面，能够牢固地接合两者。此外，根据阳极接合，因为能够将N型半导体基板10的背面S2予以气密密封(不透气密封)，所以能够进一步提高背面入射型光电二极管4的信赖性。而且，通过在干燥氮气等的干燥惰性气体中或者真空环境气体中进行阳极接合，而能够使信赖性进一步提高。
此外，由于背面入射型光电二极管4是通过阳极接合而进行窗板13与外缘部14的接合，所以也能够适用于被检测光为UV光的情形。即，能够在使用树脂进行窗板13与外缘部14的接合的情形下，通过UV光的照射而从树脂发生气体(脱气反应)。在此情形下，通过气体附着于窗板13或者凹部12而予以固化，阻碍被检测光的入射，担心导致背面入射型光电二极管4的灵敏度劣化。对于，在背面入射型光电二极管4中，由于通过阳极接合而将窗板13与外缘部14予以接合，所以即使被检测光为UV光的情形，也并无因脱气反应而造成灵敏度劣化的可能性。
此外，使用耐热玻璃或者钴玻璃等的含有碱金属作为窗板13的光透过性部件的情形，进一步提高窗板13与外缘部14的接合强度。
在参照图36～图46地同时，对图35所示的背面入射型光电二极管4的制造方法的一实施例进行说明。准备N型半导体基板10，在该N型半导体基板10形成N+型高浓度不纯物半导体区域22、P+型不纯物半导体区域11、以及凹部12，同时，在上面S1与背面S2上，分别形成绝缘膜23、24。至此的步骤是相同于图3～图6、图7以及图8(图36)。在本制造方法中，进一步通过蚀刻去除外缘部14上的绝缘膜24(图37)。接着，在使由玻璃制成的窗板13接触外缘部14的状态下，通过阳极接合而将窗板13与外缘部14予以接合(窗板接合步骤)。阳极接合的处理条件例如为：在大气压环境、N2气体环境、或者是真空环境下，温度大约为150～500℃、电压大约为200～1000V(图38)。
接着，在绝缘膜23形成接触孔，通过使铝堆积于上面S1之后而进行规定的图案形成，而形成阳极25与阴极26(图39)。在形成阳极25与阴极26的N型半导体基板10的上面S1上，通过等离子体CVD法等堆积钝化膜31。此外，在对应于钝化膜31的凸块35a、35b的部分形成贯通孔31a(图40)。而且，在上面S1上形成支撑膜32，同时，在对应于钝化膜31的贯通孔31a的部分形成贯通孔32a(图41)。
接着，以使贯通孔31a与贯通孔32a被充填的方式而将导电性部件33堆积于上面S1上。在阳极25与阴极26上(图42)，设置用于使与导电性部件33的接合成为良好的媒介金属(未以图标)。而且，通过进行导电性部件33表面的研磨，去除堆积于支撑膜32上的导电性部件33。因此，形成充填电极33a、33b(图43)。其中，虽然未有图标，但是也可以取代充填而形成覆盖贯通孔31a与贯通孔32a侧壁的薄膜电极(膜厚例如大约为0.5～10μm，优选大约为1μm)。在该情形下，能够省略研磨步骤。此外，在上面S1上的充填电极33a、33b上，分别通过无电解电镀形成UBM34a、34b。而且，在UBM34a、34b上，通过印刷或者球搭载法、转印法等而形成凸块35a、35b(图44)。
最后，为了得到单片化的背面入射型光电二极管4，沿着图45中的点划线L1所示的线进行切割(切割步骤)。因此，图45所示的晶片将被单片化，得到背面入射型光电二极管4(图46)。
根据图36～图46所示的制造方法，在窗板接合步骤(参照图38)中，将窗板13接合于N型半导体基板10的外缘部14。因此，由于不需要陶瓷封装体等的外部封装，而能够得到芯片尺寸的背面入射型光电二极管4。因而，根据本制造方法，实现安装充分小的背面入射型光电二极管4。此外，由于不需要将背面入射型光电二极管4安装于陶瓷封装体等的步骤，所以简化了整个背面入射型光电二极管4的制造步骤。
而且，通过阳极接合而进行窗板13与外缘部14的接合。因此，在窗板13与外缘部14的界面，能够牢固地接合两者。此外，根据阳极接合，因为能够将N型半导体基板20的背面S2予以气密密封，所以进一步提高了背面入射型光电二极管4的信赖性。
此外，在图37所示的步骤中，通过去除外缘部14上的绝缘膜24，来提高因阳极接合而造成的窗板13与外缘部14的接合强度。其中，不必去除外缘部14上的绝缘膜24，即使在外缘部14上形成绝缘膜24，也能够通过阳极接合而将窗板13与外缘部14予以接合。但是，在该情形下，期望外缘部14上的绝缘膜24的厚度较薄(例如，为0.1μm以下)。
此外，在窗板接合步骤中，在干燥N2气体环境等的干燥惰性气体或者真空环境中进行阳极接合的情形，被凹部12与窗板13夹住的区域将被N2密封或者真空密封，因而，在该情形下，能够更进一步提高背面入射型光电二极管4的信赖性。
图47是表示根据本发明的背面入射型光检测部件的第五实施方式的截面图。背面入射型光电二极管5包括：N型半导体基板10、P+型不纯物半导体区域11、凹部12、以及窗板13。在N型半导体基板10的上面S1侧的表层的一部分形成P+型不纯物半导体区域11。在面对N型半导体基板10的背面S2的P+型不纯物半导体区域11的区域形成凹部12。此外，窗板13与凹部12的外缘部14相接合。在本实施方式中，窗板13是由石英形成的，同时，窗板13与外缘部14的接合是通过阳极接合而进行的。此外，窗板13与外缘部14是通过设置于两者之间的耐热玻璃16而进行接合的。耐热玻璃16是包含碱金属的玻璃而形成于窗板13上。具体而言，耐热玻璃16是预先形成于对应于窗板13的外缘部14的位置。耐热玻璃16的厚度例如大约为0.1～10μm。其中，窗板13与外缘部14之间的玻璃，并非局限于耐热玻璃，也可以是含有碱金属的玻璃。
此外，背面入射型光电二极管5包括：N+型高浓度不纯物半导体层21、N+型高浓度不纯物半导体区域22、绝缘膜23、24、阳极25、以及阴极26。N+型高浓度不纯物半导体层21是形成于整个N型半导体基板10背面S2侧的表层。N+型高浓度不纯物半导体区域22是与P+型不纯物半导体区域11隔开规定距离而形成于N型半导体基板10上面S1侧的表层。绝缘膜23与绝缘膜24分别形成于N型半导体基板10上面S1与背面S2上。在绝缘膜23中形成开口23a、23b。在含有绝缘膜23上的开口23a、23b的区域，分别形成阳极25与阴极26。
而且，背面入射型光电二极管5包括：钝化膜31、支撑膜32、充填电极33a、33b、UBM34a、34b、以及凸块35a、35b。钝化膜31设置于N型半导体基板10的上面S1上，被设置成覆盖绝缘膜23、阳极25、以及阴极26。在钝化膜31上形成支撑膜32。此外，充填电极33a、33b贯穿钝化膜31与支撑膜32，而分别从阳极25与阴极26延伸至支撑膜32表面。在充填电极33a、33b的支撑膜32表面所露出的部分形成UBM34a、34b。在与UBM34a、34b的充填电极33a、33b相反侧的面上形成凸块35a、35b。
对背面入射型光电二极管5的效果进行说明。在背面入射型光电二极管5中，窗板13与N型半导体基板20的外缘部14相接合。因此，由于不需要陶瓷封装体等的外部封装，而能够得到芯片尺寸的背面入射型光电二极管5。因此，实现了安装充分小的背面入射型光电二极管5。
而且，在背面入射型光电二极管5中，窗板13的表面成为被检测光的入射面。因为相比于树脂，窗板13的表面的平坦化更为容易，所以抑制入射面的被检测光的散乱。因此，实现了可高灵敏度地光检测的背面入射型光电二极管5。
此外，使用石英作为窗板13的玻璃。由于相比于钴玻璃或者耐热玻璃等，石英相对于可见光的透过率特别高，对于背面入射型光电二极管5的灵敏度提高贡献较大。而且，由于对于UV光具有非常高的透过率，所以，被检测光为UV光的情形，背面入射型光电二极管5也可能进行高灵敏度的光检测。
此外，在窗板13与外缘部14之间设置含有碱金属的玻璃，而能够进行由不含碱金属的石英形成的窗板13与外缘部14之间的良好阳极接合。此外，根据阳极接合，因为能够将N型半导体基板10的背面S2予以气密密封(不透气密封)，所以，能够进一步提高背面入射型光电二极管5的信赖性。而且，通过在干燥氮气等的干燥惰性气体中或者真空环境气体中进行阳极接合，而能够使信赖性得到进一步提高。
在参照图48～图57的同时，对在图47所示的背面入射型光电二极管5的制造方法的一实施例进行说明。准备N型半导体基板10，在该N型半导体基板10上形成N+型高浓度不纯物半导体区域22、P+型不纯物半导体区域11、以及凹部12，同时，在上面S1与背面S2上，分别形成绝缘膜23、24。至此的步骤是相同于图3～图6、图7以及图8(图48)。
接着，在使由石英形成的窗板13接触外缘部14的状态下，通过阳极接合而将窗板13与外缘部14予以接合(窗板接合步骤)。该接合是通过于对应于窗板13的外缘部14的位置，利用蒸镀或者溅镀等预先形成耐热玻璃16，通过该耐热玻璃16而进行的。对于仅对应于窗板13的外缘部14的位置形成耐热玻璃16，例如，可以在窗板13的整面形成耐热玻璃16之后，通过进行图案的形成，而对应于窗板13的外缘部14的位置仅残留所形成的耐热玻璃16(图49)。其中，除了蒸镀或者溅镀膜之外，也可以预先制备加工成对应于外缘部14的板状，而使连接窗板13与外缘部14的耐热玻璃16介于窗板13与外缘部14之间。此外，通过使铝堆积于上面S1之后，进行规定的图案形成，而形成阳极25与阴极26(图50)。
接着，在形成阳极25与阴极26的N型半导体基板10的上面S1上，通过等离子体CVD法等堆积钝化膜31。此外，在对应于钝化膜的凸块35a、35b的部分形成贯通孔31a(图51)。而且，在上面S1上形成支撑膜32，同时，在对应于钝化膜31的贯通孔31a的部分形成贯通孔32a(图52)。此外，以填充贯通孔31a与贯通孔32a的方式使导电性部件33堆积于上面S1上。在阳极25与阴极26上(图53)，设置用于使与导电性部件33的接合成为良好的媒介金属(未以图标)。
接着，通过进行导电性部件33表面的研磨，而去除堆积于支撑膜32上的导电性部件33。因此，形成充填电极33a、33b(图54)。其中，虽然未图示，但是，也可以取代充填而形成覆盖贯通孔31a与贯通孔32a侧壁的薄膜电极(膜厚例如大约为0.5～10μm，优选大约为1μm)。在该情形下，能够省略研磨步骤。此外，在上面S1上的充填电极33a、33b上，分别通过无电解电镀形成UBM34a、34b。而且，在UBM34a、34b上，通过印刷或者球搭载法形成凸块35a、35b(图55)。
最后，为了得到已单片化的背面入射型光电二极管5，沿着图56中的点划线L1所示的线而进行切割(切割步骤)。因此，图56所示的晶片被单片化，得到背面入射型光电二极管5(图57)。
在根据图48～图57所示的制造方法中，在窗板接合步骤(参照图49)中，将窗板13接合于N型半导体基板10的外缘部14。因此，由于不需要陶瓷封装体等的外部封装，而能够得到芯片尺寸的背面入射型光检测部件5。因而，在本制造方法中，实现安装充分小的背面入射型光电二极管5。此外，由于不需要将背面入射型光电二极管5安装于陶瓷封装体等的步骤，而简化了整个背面入射型光电二极管5的制造步骤。
而且，使用石英作为窗板13的玻璃。由于相比于钴玻璃或者耐热玻璃等，石英对于可见光的透过率特别高，对于背面入射型光电二极管5的灵敏度提高贡献较大。而且，由于对于UV光的波长具有非常高的透过率，所以，在本制造方法中，即使被检测光为UV光的情形，也能够得到高灵敏度地进行光检测的背面入射型光电二极管5。
此外，通过含有碱金属的玻璃来进行窗板13与外缘部14的接合，而能够进行由例如不含碱金属的石英形成的窗板13与外缘部14之间的良好阳极接合。此外，在窗板13与外缘部14的接合中，通过设置金属层取代含有碱金属的玻璃，往往可以得到相同的效果。
图58是表示根据本发明的背面入射型光检测部件的第六实施方式的截面图。背面入射型光电二极管6包括：N型半导体基板10、P+型不纯物半导体区域11、凹部12、以及窗板13。在N型半导体基板10上面S1侧的表层的一部分形成P+型不纯物半导体区域11。在面对N型半导体基板10背面S2的P+型不纯物半导体区域11的区域中形成凹部12。此外，窗板13与凹部12的外缘部14相接合。在本实施方式，窗板13与外缘部14的接合是通过金属层17a、17b与媒介金属层18而进行的。即，在窗板13与外缘部14之间，从外缘部14起依序设置金属层17a、媒介金属层18、以及金属层17b。例如，可以使用Al、Cu、Au、Ni、Ti、Pt、W、In或者Sn等，或是这些的金属的层积膜或者合金作为金属层17a、17b的金属。此外，例如可以使用Sn、SnPb、SnAg、AuSn、Al、In等形成的金属焊料作为媒介金属层18的金属。
此外，背面入射型光电二极管6包括：N+型高浓度不纯物半导体层21、N+型高浓度不纯物半导体区域22、绝缘膜23、24、阳极25、以及阴极26。N+型高浓度不纯物半导体层21是形成于整个N型半导体基板10背面S2侧的表层。N+型高浓度不纯物半导体区域22是与P+型不纯物半导体区域11隔开规定距离而形成于N型半导体基板10上面S1侧的表层。绝缘膜23与绝缘膜24分别形成于N型半导体基板10上面S1与背面S2上。在绝缘膜23中形成开口23a、23b。在含有绝缘膜23上的开口23a、23b的区域，分别形成阳极25与阴极26。
而且，背面入射型光电二极管6包括：钝化膜31、支撑膜32、充填电极33a、33b、UBM34a、34b、以及凸块35a、35b。钝化膜31设置于N型半导体基板10的上面S1上，被设置成覆盖绝缘膜23、阳极25以及阴极26。在钝化膜上形成支撑膜32。此外，充填电极33a、33b贯穿钝化膜31与支撑膜32，而分别从阳极25与阴极26延伸至支撑膜32表面。在充填电极33a、33b的支撑膜32表面所露出的部分形成UBM34a、34b。在与UBM34a、34b的充填电极33a、33b相反侧的面上形成凸块35a、35b。
对背面入射型光电二极管6的效果进行说明。在背面入射型光电二极管6中，窗板13与N型半导体基板20的外缘部14相接合。因此，由于不需要陶瓷封装体等的外部封装，而能够得到芯片尺寸的背面入射型光电二极管6。因此，实现了安装充分小的背面入射型光电二极管6。
而且，在背面入射型光电二极管6中，窗板13的表面成为被检测光的入射面。因为相比于树脂，窗板13的表面的平坦化更为容易，所以抑制入射面上的被检测光的散乱。因此，实现了可高灵敏度地光检测的背面入射型光电二极管6。
而且，在窗板13与外缘部14之间设置金属层17a、17b以及媒介金属层18。因此，窗板13与外缘部14通过金属接合而予以牢固地接合。此外，根据阳极接合，因为能够将N型半导体基板20的背面S2予以气密密封(不透气密封)，所以能够进一步提高背面入射型光电二极管6的信赖性。而且，通过在干燥氮气等的干燥惰性气体中或者真空环境中进行阳极接合，而能够进一步提高信赖性。其中，也可以不设置媒介金属层18，而是直接进行金属层17a与金属层17b的接合。
此外，由于背面入射型光电二极管6的窗板13与外缘部14的接合是通过金属接合而进行的，所以能够适用于被检测光为UV光的情形。
在参照图59～图68的同时，对图58所示的背面入射型光电二极管6的制造方法的一实施例进行说明。准备N型半导体基板10，在该N型半导体基板10形成N+型高浓度不纯物半导体区域22、P+型不纯物半导体区域11、以及凹部12，同时，在上面S1与背面S2上，分别形成绝缘膜23、24。至此的步骤是相同于图3～图6、图7、以及图8。此外，在绝缘膜23形成用于电极的接触孔(图59)。接着，通过使铝堆积于上面S1之后而进行规定的图案形成，而形成阳极25与阴极26(图60)。此外，在形成阳极25与阴极26的N型半导体基板10的上面S1上，通过等离子体CVD法等堆积钝化膜31。此外，在对应于钝化膜31的凸块35a、35b的部分形成贯通孔31a(图61)。其中，也可以在形成钝化膜之后形成金属层17a。
而且，在上面S1上形成支撑膜32，同时，在对应于钝化膜的贯通孔31a的部分形成贯通孔32a(图62)。此外，以填充贯通孔31a与贯通孔32a的方式使导电性部件33堆积于上面S1上。在阳极25与阴极26上(图63)，设置用于使与导电性部件33的接合成为良好的媒介金属(未以图标)。而且，通过进行导电性部件33表面的研磨，而去除堆积于支撑膜32上的导电性部件33。因此，形成充填电极33a、33b(图64)。其中，虽然未图示，但是也可以取代充填而形成覆盖贯通孔31a与贯通孔32a侧壁的薄膜电极(膜厚例如大约为0.5～10μm，优选大约为1μm)。在该情形下，能够省略研磨步骤。
接着，在使窗板13接触于形成金属层17a的外缘部14的状态下，使窗板13与外缘部14予以接合(窗板接合步骤)。此接合是在对应于窗板13的外缘部14的位置预先形成金属层17b，通过媒介金属层18而使外缘部14的金属层17a与窗板13的金属层17b予以金属接合来进行的。其中，该金属接合优选在干燥N2气体环境等的干燥惰性气体环境或者真空环境中进行(图65)。而且，在上面S1上的充填电极33a、33b上，分别通过无电解电镀形成UBM34a、34b。而且，在UBM34a、34b上，通过印刷或者球搭载法等形成凸块35a、35b(图66)。
最后，为了得到已单片化的背面入射型光电二极管6，沿着图67中的点划线L1所示的线来进行切割(切割步骤)。因此，图67所示的晶片将被单片化，得到背面入射型光电二极管6(图68)。
根据图59～图68所示的制造方法，在窗板接合步骤(参照图65)中，将窗板13接合于N型半导体基板10的外缘部14。因此，由于不需要陶瓷封装体等的外部封装，而能够得到芯片尺寸的背面入射型光检测部件6。因而，根据本制造方法，能够实现安装充分小的背面入射型光电二极管6。此外，由于不需要将背面入射型光电二极管6安装于陶瓷封装体等的步骤，所以简化了整个背面入射型光电二极管6的制造步骤。
而且，分别在外缘部14与窗板13之间形成金属层17a、17b，通过这些金属层17a、17b来进行窗板13与外缘部14的接合。因此，窗板13与外缘部14是通过金属接合而予以牢固地接合。此外，若根据金属接合，则因为能够将N型半导体基板20的背面S2予以气密密封(不透气密封)，所以能够进一步提高背面入射型光电二极管6的信赖性。
在本发明的背面入射型光检测部件，并不受该实施方式所限定，可以为各种变形。例如，在图1的背面入射型光电二极管1中可以使用P型半导体基板取代N型半导体基板10。在该情形下，使不纯物半导体区域11成为具有N型、使高浓度不纯物半导体层21与高浓度不纯物半导体区域22成为具有P型的导电型。
此外，虽然如图12中所示使由Cu形成的导电性部件33予以堆积的实施例，但是，也可以使用Ni取代Cu，直接于从贯穿孔31a与32a所露出的阳极25与阴极26的表面，进行Ni的无电解电镀。在该情形下，能够省略进行在图13中所说明的导电性部件33表面的研磨步骤。
此外，虽然在图15中显示在充填电极33a、33b上形成UBM34a、34b以及凸块35a、35b的实施例，但是，也有将充填电极33a、33b本身作为凸块的方法。即，将在贯穿孔32a已进行充填电极33a、33b的充填的状态下的支撑膜32(参照图14)表面，利用O2等进行干蚀刻，因此，因为充填电极33a、33b的一部分从支撑膜32表面突起，所以也可以将该突出的部分作为凸块使用。在该情形下，并无形成UBM34a、34b的必要。或者，也可以使用导电性树脂作为形成充填电极33a、33b的导电性部件来使用。在该方式中，能够利用印刷等而使向贯通孔的电极充填作业在短时间内完成。
此外，虽然在图25中表示分别在窗板13的四个角形成切除部13a的构造，但是，也可以在窗板13的四个角内的至少一个角形成切除部13a。在该情形下，相比于完全不设置切除部13a的情形，也能够减低碎裂的发生机率。
此外，在图29中，也可以使N+型高浓度不纯物半导体区域与比N+型高浓度不纯物半导体区域的不纯物浓度低的N型不纯物半导体区域予以相贴合的贴合芯片，来作为N型半导体基板20而使用。在该情形下，在N型半导体基板20上面S 1侧的N型不纯物半导体层，被设置于背面S2侧的N+型高浓度不纯物半导体区域。
此外，图38所示的窗板接合步骤，也可以在形成钝化膜的步骤(参照图40)之后进行。或者，该窗板接合步骤也可以在研磨导电性部件33的表面的步骤(参照图43)之后进行。在该情形下，由于可以通过支撑膜32而在保护N型半导体基板10上已薄型化的部分的状态下进行阳极接合，所以能够防止在阳极接合时，对于N型半导体基板10所造成的物理上的损坏。
此外，虽然在图49中所示的窗板接合步骤是在整个N型半导体基板10的背面S2形成绝缘膜24的状态下进行阳极接合，但是也可以通过去除外缘部14上的绝缘膜24，而在使N型半导体基板10的外缘部14予以露出的状态下进行阳极接合。在该情形下，窗板13与外缘部14的接合强度将进一步得到提高。
此外，在图49中所示的窗板接合步骤也可以在形成钝化膜31的步骤(参照图51)之后进行。或者，该窗板接合步骤也可以在研磨导电性部件33表面的步骤(参照图54)之后进行。在该情形下，由于可以通过支撑膜32而在保护N型半导体基板10上已薄型化的部分的状态下进行阳极接合，而能够防止在阳极接合时，对于N型半导体基板10所造成的物理上的损坏。
此外，虽然在图49中仅在对应于窗板13的外缘部14的位置形成耐热玻璃16，但是，由于薄的耐热玻璃不妨碍光透过性，也可以在窗板13的整面上形成耐热玻璃16。
此外，在图65中所示的窗板接合步骤，也可以是在外缘部14上形成金属层17a的步骤(参照图60)后立即进行。
产业上利用的可能性：
根据本发明，实现了一种背面入射型光检测部件及其制造方法，能够充分地缩小封装，并且能够抑制被检测光的散乱。

Claims (3)

1.一种背面入射型光检测部件的制造方法，其特征在于，包括：
不纯物半导体区域形成步骤，在第一导电型半导体基板的第一面侧的表层，形成第二导电型不纯物半导体区域；
凹部形成步骤，在面对所述半导体基板第二面的所述不纯物半导体区域的区域上，形成被检测光进行射入的凹部；
窗板接合步骤，使所述被检测光予以透过的窗板，以覆盖所述凹部的方式与该凹部的外缘部相接合；和
切割步骤，以将由所述不纯物半导体区域和面向所述不纯物半导体区域的所述凹部形成的多对中的各自一对予以分割的方式，而从所述半导体基板的所述第一面起、直到所述窗板的表面为止，分成多个阶段来进行切割，
其中，
在所述不纯物半导体区域形成步骤中，形成多个所述不纯物半导体区域，
在所述凹部形成步骤中，分别相对于多个所述不纯物半导体区域形成所述凹部，
在所述窗板接合步骤中，以覆盖多个所述凹部的方式将所述窗板与该外缘部相接合。
2.如权利要求1所述的背面入射型光检测部件的制造方法，其特征在于：
所述窗板是由光透过性部件形成的，
在所述窗板接合步骤中，通过阳极接合而将所述窗板接合于所述外缘部。
3.如权利要求1所述的背面入射型光检测部件的制造方法，其特征在于：
在该窗板接合步骤中，通过金属层而将所述窗板与所述外缘部相接合。
CN2004800220862A 2003-07-29 2004-07-23 背面入射型光检测部件及其制造方法 Expired - Fee Related CN1830095B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003282164A JP4499386B2 (ja) 2003-07-29 2003-07-29 裏面入射型光検出素子の製造方法
JP282164/2003 2003-07-29
PCT/JP2004/010503 WO2005011005A1 (ja) 2003-07-29 2004-07-23 裏面入射型光検出素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN1830095A CN1830095A (zh) 2006-09-06
CN1830095B true CN1830095B (zh) 2010-08-25

Family

ID=34100998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800220862A Expired - Fee Related CN1830095B (zh) 2003-07-29 2004-07-23 背面入射型光检测部件及其制造方法

Country Status (8)

Country Link
US (2) US7560790B2 (zh)
EP (2) EP1653521A4 (zh)
JP (1) JP4499386B2 (zh)
KR (1) KR20060086258A (zh)
CN (1) CN1830095B (zh)
IL (1) IL173375A0 (zh)
TW (1) TWI345304B (zh)
WO (1) WO2005011005A1 (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279731B1 (en) * 2006-05-15 2007-10-09 Udt Sensors, Inc. Edge illuminated photodiodes
US8120023B2 (en) 2006-06-05 2012-02-21 Udt Sensors, Inc. Low crosstalk, front-side illuminated, back-side contact photodiode array
US7655999B2 (en) 2006-09-15 2010-02-02 Udt Sensors, Inc. High density photodiodes
US8519503B2 (en) 2006-06-05 2013-08-27 Osi Optoelectronics, Inc. High speed backside illuminated, front side contact photodiode array
US7057254B2 (en) 2003-05-05 2006-06-06 Udt Sensors, Inc. Front illuminated back side contact thin wafer detectors
US7709921B2 (en) 2008-08-27 2010-05-04 Udt Sensors, Inc. Photodiode and photodiode array with improved performance characteristics
US7656001B2 (en) 2006-11-01 2010-02-02 Udt Sensors, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US8035183B2 (en) * 2003-05-05 2011-10-11 Udt Sensors, Inc. Photodiodes with PN junction on both front and back sides
US7880258B2 (en) * 2003-05-05 2011-02-01 Udt Sensors, Inc. Thin wafer detectors with improved radiation damage and crosstalk characteristics
US7576369B2 (en) 2005-10-25 2009-08-18 Udt Sensors, Inc. Deep diffused thin photodiodes
US7256470B2 (en) * 2005-03-16 2007-08-14 Udt Sensors, Inc. Photodiode with controlled current leakage
US8686529B2 (en) 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8119065B2 (en) 2004-04-01 2012-02-21 Enigma Science, Llc Active sampler for detecting contaminants in liquids
DE102004060798A1 (de) * 2004-12-17 2006-06-29 Bayer Materialscience Ag Wässrige Beschichtungen für Nahrungsmittelbehälter
JP4641820B2 (ja) * 2005-02-17 2011-03-02 三洋電機株式会社 半導体装置の製造方法
JP2007059755A (ja) * 2005-08-26 2007-03-08 Sony Corp 固体撮像装置及びその製造方法
US20080217715A1 (en) * 2005-10-11 2008-09-11 Park Tae-Seok Wafer Level Package Using Silicon Via Contacts for Cmos Image Sensor and Method of Fabricating the Same
KR100660714B1 (ko) * 2005-12-29 2006-12-21 매그나칩 반도체 유한회사 백사이드 조명 구조의 씨모스 이미지 센서 및 그의 제조방법
KR100800949B1 (ko) 2006-07-05 2008-02-04 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
JP4451864B2 (ja) * 2006-07-11 2010-04-14 浜松ホトニクス株式会社 配線基板及び固体撮像装置
US9178092B2 (en) 2006-11-01 2015-11-03 Osi Optoelectronics, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US8405196B2 (en) * 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US20100053802A1 (en) * 2008-08-27 2010-03-04 Masaki Yamashita Low Power Disk-Drive Motor Driver
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
JP5198150B2 (ja) * 2008-05-29 2013-05-15 株式会社東芝 固体撮像装置
GB2476019B (en) 2008-09-15 2013-03-13 Osi Optoelectronics Inc Thin active layer fishbone photodiode with a shallow N+ layer and method of manufacturing the same
US8634005B2 (en) * 2008-09-30 2014-01-21 Drs Rsta, Inc. Very small pixel pitch focal plane array and method for manufacturing thereof
US20100108893A1 (en) * 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
US8618458B2 (en) 2008-11-07 2013-12-31 Omnivision Technologies, Inc. Back-illuminated CMOS image sensors
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP5185157B2 (ja) * 2009-02-25 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
US8399909B2 (en) * 2009-05-12 2013-03-19 Osi Optoelectronics, Inc. Tetra-lateral position sensing detector
JP2010283223A (ja) * 2009-06-05 2010-12-16 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法
EP2261977A1 (en) * 2009-06-08 2010-12-15 STMicroelectronics (Grenoble) SAS Camera module and its method of manufacturing
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2012151200A (ja) * 2011-01-18 2012-08-09 Nikon Corp 裏面照射型固体撮像素子及びその製造方法、並びに固体撮像装置
JP6041120B2 (ja) * 2012-03-22 2016-12-07 住友電工デバイス・イノベーション株式会社 半導体受光素子の製造方法
US8912615B2 (en) 2013-01-24 2014-12-16 Osi Optoelectronics, Inc. Shallow junction photodiode for detecting short wavelength light
US9281687B2 (en) * 2013-08-26 2016-03-08 Ryan Allan Holder Control system for electrical outlets
US20150116576A1 (en) * 2013-10-30 2015-04-30 Blackberry Limited Image capture assembly, digital camera and a mobile device having an improved construction
US9876127B2 (en) 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
US9481572B2 (en) 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
JP6314070B2 (ja) * 2014-10-07 2018-04-18 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
WO2017169220A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 受光装置、撮像装置および電子機器
CN107369737B (zh) * 2017-06-30 2019-01-18 上海集成电路研发中心有限公司 一种光敏器件及其制备方法
US10351417B2 (en) * 2017-08-28 2019-07-16 Taiwan Semiconductor Manufacturing Company Ltd. MEMS device with viewer window and manufacturing method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5136261A (en) 1975-07-29 1976-03-27 Asahi Chemical Ind Tainetsuhenshokusei oyobi taikoseiojusurunannenseimetakurirujushisoseibutsu
JPS5565448A (en) * 1978-11-13 1980-05-16 Hitachi Ltd Ceramic package for semiconductor device
JPS60211858A (ja) * 1984-04-05 1985-10-24 Nec Corp シリコン・オン・サフアイアウエ−ハのダイシング方法
JP2650389B2 (ja) * 1989-01-12 1997-09-03 松下電器産業株式会社 受光素子とその製造方法
JPH05136261A (ja) * 1991-11-15 1993-06-01 Kawasaki Steel Corp 半導体チツプ及びウエハのダイシング方法
JPH06310043A (ja) * 1992-08-25 1994-11-04 Sharp Corp 電子放出デバイス
JPH06204336A (ja) * 1992-10-28 1994-07-22 Victor Co Of Japan Ltd 半導体基板の分割方法
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
JP3091903B2 (ja) * 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
JPH08293476A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
EP0771475B1 (de) * 1995-05-19 2005-12-21 Dr. Johannes Heidenhain GmbH Strahlungsempfindliches detektorelement
JPH09172029A (ja) * 1995-12-19 1997-06-30 Hitachi Ltd 半導体チップ及びその製造方法並びに半導体装置
DE19549228A1 (de) * 1995-12-21 1997-06-26 Heidenhain Gmbh Dr Johannes Optoelektronisches Sensor-Bauelement
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH1083974A (ja) 1996-09-09 1998-03-31 Sanyo Electric Co Ltd 半導体基板の分割方法
JP2000100980A (ja) * 1998-09-21 2000-04-07 Mitsubishi Electric Corp 半導体素子
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US7012315B1 (en) * 2000-11-01 2006-03-14 Micron Technology, Inc. Frame scale package using contact lines through the elements
US6686588B1 (en) * 2001-01-16 2004-02-03 Amkor Technology, Inc. Optical module with lens integral holder
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ
DE60321694D1 (de) * 2002-08-09 2008-07-31 Hamamatsu Photonics Kk Fotodiodenarray und strahlungsdetektor
JP2005045073A (ja) * 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
JP平2-185070A 1990.07.19
JP特开2000-100980A 2000.04.07
JP特开2000-299489A 2000.10.24
JP特开2002-319669A 2002.10.31
JP特开平5-136261A 1993.06.01
JP特开平6-310043A 1994.11.04
JP特开平8-111542A 1996.04.30
JP特开平8-293476A 1996.11.05

Also Published As

Publication number Publication date
EP1653521A4 (en) 2009-07-22
EP2141749B8 (en) 2016-12-07
EP1653521A1 (en) 2006-05-03
TWI345304B (en) 2011-07-11
US7560790B2 (en) 2009-07-14
WO2005011005A1 (ja) 2005-02-03
JP4499386B2 (ja) 2010-07-07
IL173375A0 (en) 2006-06-11
JP2005051080A (ja) 2005-02-24
CN1830095A (zh) 2006-09-06
TW200511568A (en) 2005-03-16
US20100019340A1 (en) 2010-01-28
EP2141749B1 (en) 2016-08-17
KR20060086258A (ko) 2006-07-31
US7964898B2 (en) 2011-06-21
US20060278898A1 (en) 2006-12-14
EP2141749A1 (en) 2010-01-06

Similar Documents

Publication Publication Date Title
CN1830095B (zh) 背面入射型光检测部件及其制造方法
CN100576575C (zh) 背面入射型光检测元件
CN100502058C (zh) 背面入射型光检测元件
JP5255246B2 (ja) チップスケールパッケージ、ｃｍｏｓイメージスケールパッケージおよびｃｍｏｓイメージスケールパッケージの製造方法
US8497534B2 (en) Chip package with heavily doped regions and fabrication method thereof
US6313529B1 (en) Bump bonding and sealing a semiconductor device with solder
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
CN102856336B (zh) 晶片封装体及其形成方法
US8722463B2 (en) Chip package and fabrication method thereof
US20080102604A1 (en) Electrical die contact structure and fabrication method
US20050095750A1 (en) Wafer level transparent packaging
US20120008934A1 (en) Camera module and method of manufacturing the same
CN108982973B (zh) 通过薄层转移封装的电磁辐射探测器
EP1369929A1 (en) A process for manufacturing encapsulated optical sensors, and an encapsulated optical sensor manufactured using this process
CN102832180B (zh) 晶片封装体及其形成方法
US9714166B2 (en) Thin film structure for hermetic sealing
KR20020010439A (ko) 반도체 웨이퍼로부터 반도체 모듈을 분리하기 위한 장치
WO2009141952A1 (ja) 半導体装置及びその製造方法
US8624342B2 (en) Rear-face illuminated solid state image sensors
JP2008053287A (ja) 半導体装置及び半導体装置の製造方法
US20220028699A1 (en) Chip-substrate composite semiconductor device
JP4883077B2 (ja) 半導体装置およびその製造方法
JPH05198786A (ja) クリアモールドｃｃｄ固体撮像素子
US20060289982A1 (en) Semiconductor device and method for producing same
CN220569663U (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100825

Termination date: 20210723

CF01 Termination of patent right due to non-payment of annual fee