CN1832182A - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN1832182A
CN1832182A CNA2006100567760A CN200610056776A CN1832182A CN 1832182 A CN1832182 A CN 1832182A CN A2006100567760 A CNA2006100567760 A CN A2006100567760A CN 200610056776 A CN200610056776 A CN 200610056776A CN 1832182 A CN1832182 A CN 1832182A
Authority
CN
China
Prior art keywords
layer
data arrange
grid wiring
data
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100567760A
Other languages
English (en)
Other versions
CN100561741C (zh
Inventor
裵良浩
郑敞午
吴旼锡
李制勋
赵范锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1832182A publication Critical patent/CN1832182A/zh
Application granted granted Critical
Publication of CN100561741C publication Critical patent/CN100561741C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F6/00—Air-humidification, e.g. cooling by humidification
    • F24F6/12—Air-humidification, e.g. cooling by humidification by forming water dispersions in the air
    • F24F6/14—Air-humidification, e.g. cooling by humidification by forming water dispersions in the air using nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Abstract

本发明提供一种TFT基板，其包括底部基板、形成在底部基板之上的栅极布线、栅极绝缘层、活性层、氧化抑制层、数据布线、保护层以及像素电极。栅极布线包括栅极线和栅电极。栅极绝缘层形成在底部基板之上以覆盖栅极布线。活性层形成在栅极绝缘层之上。氧化抑制层形成在活性层之上。数据布线包括数据线、源电极和漏电极。源电极和漏电极设置在氧化抑制层之上，由于氧化抑制层的存在，降低了用于开启TFT的开电流(“Ion”)并增大了用于关闭TFT的闭电流(“Ioff”)。

Description

薄膜晶体管基板及其制造方法
本申请要求2005年3月9日提交的韩国专利申请第2005-19678号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种薄膜晶体管基板以及具有该薄膜晶体管基板的显示装置。更具体地，本发明涉及一种具有相对较低阻抗的布线结构的薄膜晶体管基板以及一种具有该薄膜晶体管基板的显示装置。
背景技术
通常，薄膜晶体管(“TFT”)基板用于控制液晶显示装置(“LCD”)或有机发光显示装置(“OLED”)中的像素。
TFT基板包括用于传输扫描信号的扫描线(或栅极线)以及用于传输图像信号的数据线(或有源线)。TFT基板进一步包括：TFT，电连接至扫描线和数据线；像素电极，电连接至TFT；栅极绝缘层，使栅极线电绝缘；以及保护层，使TFT和数据线电绝缘。
TFT包括栅电极、活性层(activation layer)、源电极、数据电极、栅极绝缘层和保护层。栅电极自扫描线处延伸。活性层对应于通道(channel)。源电极和漏电极经由形成数据线的金属层而形成。TFT对应于开关元件，其向像素电极施加图像信号，该图像信号基于由扫描线提供的扫描信号。
随着显示装置体积的增大和分辨能力的提高，扫描线和数据线变得越来越长、越来越窄，从而电阻率和寄生电容增大，由此分别导致扫描信号和图像信号的失真。
结果，用于传统显示装置的铝(AL)被与铝相比电阻率更低的银(Ag)所替代。但是，银与玻璃基板或硅层之间的粘附度相对较弱，所以银质布线会轻易与玻璃基板或硅层相脱离，由此导致故障发生。此外，用于蚀刻栅极绝缘层的腐蚀性溶液会轻易将银损坏。
为了解决上述难题，最近开发出具有三层结构(包括设置在两层铟氧化物之间的银层)的布线。但是，铟氧化物层中的氧与TFT的活性层中的硅会发生反应形成氧化硅(“SiO2”)。氧化硅的形成增加了开启TFT所需的开电流(on-current，导通电流)(“Ion”)，降低了关闭TFT所需的闭电流(off-current，关闭电流)(“Loff”)。因此，氧化硅的形成使得驱动TFT变得更加困难。
发明内容
本发明提供了一种具有相对较低电阻的布线结构的TFT基板。
本发明还提供了用于制造上述TFT基板的方法。
在根据本发明的示例性实施例中，TFT基板包括底部基板、栅极布线、栅极绝缘层、活性层、氧化抑制层(oxidation-blocking layer)、数据布线、保护层以及像素电极。栅极布线形成在底部基板上。栅极布线包括沿第一方向延伸的栅极线和电连接至栅极线的栅电极。栅极绝缘层形成在底部基板之上以覆盖栅极布线。活性层形成在栅极绝缘层上。氧化抑制层形成在活性层之上。数据布线包括：数据线，沿与第一方向基本垂直的第二方向延伸；源电极，电连接至数据线；以及漏电极，其与源电极相分离。源电极和漏电极设置在氧化抑制层之上。保护层覆盖数据布线并且具有接触孔以露出部分漏电极。形成在保护层之上的像素电极通过接触孔被电连接至漏电极。
在根据本发明的另一示例性实施例中，TFT基板包括底部基板、栅极布线、栅极绝缘层、活性层、硅化物层、数据布线、保护层以及像素电极。栅极布线形成在底部基板上。栅极布线包括沿第一方向延伸的栅极线和电连接至栅极线的栅电极。栅极绝缘层形成在底部基板之上以覆盖栅极布线。活性层形成在栅极绝缘层上。硅化物层形成在活性层之上。数据布线包括：数据线，沿与第一方向基本垂直的第二方向延伸；源电极，电连接至数据线；以及漏电极，其与源电极相分离。源电极和漏电极设置在氧化抑制层之上。数据布线包括：第一数据布线层，其具有铟氧化物；第二数据布线层，形成在第一数据布线层之上；第三数据布线层，形成在第二数据布线层之上。例如，第二数据布线层可由银制成，而第三数据布线层可由铟氧化物制成。保护层覆盖数据布线并且具有露出部分漏电极的接触孔。像素电极形成在保护层之上并通过接触孔电连接至漏电极。
根据另外的示例性实施例，用于制造薄膜晶体管基板的方法包括在底部基板之上形成栅极布线。栅极布线包括沿第一方向延伸的栅极线和电连接至栅极线的栅电极。在底部基板之上形成栅极绝缘层以覆盖栅极布线。在栅极绝缘层之上形成活性层。在活性层之上形成氧化抑制层。然后形成包括数据线、源电极和漏电极的数据布线。数据布线沿与第一方向基本垂直的第二方向延伸，源电极电连接至数据线，并且漏电极与源电极相分离。源电极和漏电极置于氧化抑制层之上。
根据本发明，栅极布线和数据布线具有三层结构，该三层结构具有第一氧化铟锡层，形成在第一氧化铟锡层之上的银层，形成在银层之上的第二氧化铟锡层，由此降低了栅极布线和数据布线的电阻抗。
因此，在欧姆接触层与数据布线之间形成了包含硅化物的氧化抑制层，以致用于开启TFT的开电流(Ion)被减小，而用于关闭TFT的闭电流(Ioff)被增大。
附图说明
参照附图及下面的详细描述，本发明的上述优点和其他优点将变得更加显而易见。附图中：
图1是说明根据本发明的TFT基板的示例性实施例的平面布局图。
图2是沿图1中所示I-I’线截取的横截面图；以及
图3至图10是说明图2所示的示例性TFT基板制造工艺的各种平面图和横截面图，其中，图3是底部基板上栅极布线的平面图，栅极布线包括栅极线和栅电极；
图4是图3所示的在底部基板上的栅极布线的部分横截面图。
图5是在图4上形成栅极绝缘层的横截面图；
图6是在图3上形成活性层的平面图；
图7是图6的横截面图；
图8是图7的横截面图，在活性层和栅极绝缘层上形成初始金属层(primitive metal layer)；
图9是图6的平面图，在栅极绝缘层和氧化抑制层上形成数据布线；以及
图10是图9中所示的四个TFT其中一个的横截面图。
具体实施方式
应该理解，在不违背本发明的原则的前提下，以下所描述的本发明的示例性实施例可以有各种变化和更改，并且本发明的保护范围并不限于以下这些特定的示例性实施例。提供这些实施例，是为了使披露内容更加彻底和完整，并且通过非限定性的实施例可以向本领域的技术人员充分地传递本发明的思想。
所有附图中，相同的附图标号指相同的元件。附图中，为了清楚起见，可以扩大特定的线、层、组件、元件或结构元件的厚度。文中所用的术语仅出于描述特定实施例的目的，并非意在限定本发明。文中所用的单数形式，例如“一个”和“所述”也包括复数形式，除非上下文明确指出其它意思。可以更进一步理解，当在本说明书中使用了词语“包括”和/或“包括了”时，其指明所陈述的元件结构、标号(integers)、步骤、操作方法、元件和/或组成部分的存在，但并不排除出现或附加一个或多个其它的元件结构、标号、步骤、操作方法、元件、组成部分和/或其组合。文中所用的词语“和/或”包括一个或者多个相关列出项的任何以及全部组合。
除非另外规定，文中所用的所有词语(包括技术性的和科学性的词语)的意义均与本发明所属领域的普通技术人员通常所理解的意义相同。可以更进一步地理解的是，诸如在日常词典中有定义的词语的含义应该被解释为与其在本说明书的上下文和相关领域中的含义一致的意思，并且除非本文中有明确规定，不应给以想当然地或者过于严格的解释。为了简洁和/或清楚起见，众所周知的功能和结构将不再给以详细描述。
需要理解的是，当提到一个元件“位于”、“附着至”、“连接至”、“耦合”、“接触”另一元件时，其可直接位于、附着至、连接至、耦合、接触另一元件，或者也可存在其他元件或中间元件。相反，当提到一个元件“直接位于”、“直接附着至”、“直接连接至”、“直接耦合”或“直接接触”另一元件时，则不存在任何中间元件。同样，本发明领域的技术人员将会明了，“相邻”另一结构元件设置的一个结构或结构元件可具有重叠于相邻结构元件或位于其下的部分。
如图中所示，相关的空间方位词汇，例如“正下方”、“在…下面”、“下部的”、“正上方”、“上部的”等可以在本文中用于容易地描述附图中所示的一个元件或结构元件与另外的元件或结构元件之间的关系。可以理解的是，相关的空间方位词汇意在涵盖除了图中所描述的方位还有在使用和操作中装置的的不同方位。例如，如果附图中的一个装置被翻转，所述的位于其他元件“正下方”或“下面”的元件或元件结构将改变方位，变为位于其他元件或元件结构“正上方”。因此，“正下方”这个示例性词语既涵盖了“正上方”的方位，也涵盖了“正下方”的方位。该装置也可以是其他方位(旋转90度或者其他方位)，并且本文中所用的空间相对描述符也据此解释。同样的，除非给以明确说明，本文中所用的诸如“向上”、“向下”、“水平”、“垂直”以及类似词语仅出于说明的目的。
可以理解的是，虽然本文中会使用“第一”、“第二”这样的词语来描述各种元件、组成部分、区域、层和/或部分，但是这些元件、组成部分、区域、层和/或部分不应受到这些词语的限定。这些词语仅用于区别一个元件、组成部分、区域、层、或部分与另一个区域、层、或部分。因此，以下讨论的“第一”元件、组成部分、区域、层和/或部分在不违背本发明教导的前提下也可以被称为“第二”元件、组成部分、区域、层和/或部分。除非给以明确说明，权利要求或附图中所示的顺序并不限定本发明的操作顺序(或步骤)。
以下将参照附图对本发明的示例性实施例进行详细地描述。
图1是说明根据本发明的TFT基板的示例性实施例的平面布局图，图2是沿图1中所示I-I’线截取的横截面图。
参照图1和2，根据本发明示例性实施例的薄膜晶体管(TFT)基板包括：底部基板(base substrate)110；栅极布线120；栅极绝缘层130；活性层140；氧化抑制层(或防氧化层)150；以及数据布线160。
底部基板110可包含透光材料。例如，玻璃基板可用于底部基板110。
在底部基板110上形成栅极布线120。栅极布线120包括栅极线122以及电连接至栅极线122的栅电极124。栅极线122沿第一方向延伸，栅电极124自栅极线122沿与第一方向基本垂直的第二方向延伸。栅电极124对应于TFT的电极的其中一个。
包括栅极线122和栅电极124的栅极布线120具有三层结构。参照图2可以清楚地看到，栅极布线120包括第一栅极布线层120a、第二栅极布线层120b和第三栅极布线层120c。第二栅极布线层120b形成在第一栅极布线层120a之上，第三栅极布线层120c形成在第二栅极布线层120b之上。
第一栅极布线层120a包括含铟(“In”)的氧化物。例如，第一栅极布线层120a包括氧化铟锡(ITO)或氧化铟锌(IZO)等。第一栅极布线层120a增强了栅极布线120与底部基板110的粘附度。第一栅极布线层120a的厚度为大致不超过约500埃(“”)。
第二栅极布线层120b包含银(“Ag”)或银合金。第二栅极布线层120b对应于电信号通道(electric signal path)。
第三栅极布线层120c包括含铟(“In”)的氧化物。例如，第三栅极布线层120c包括氧化铟锡(ITO)或氧化铟锌(IZO)等。第三栅极布线层120c防止第二栅极布线层120b被制造TFT基板的随后工艺中用到的腐蚀性溶液所腐蚀。第三栅极布线层120c的厚度为大致不超过约100埃(“”)。
在形成有栅极布线120的底部基板110之上形成栅极绝缘层130。栅极绝缘层130包括例如氮化硅(SiNX)或氧化硅(SiOX)。
活性层140形成在栅极绝缘层130的一个区域上并被置于栅电极124附近。活性层140包括半导体层142和欧姆接触层144。欧姆接触层144形成在半导体层142之上。半导体层142包括例如非晶硅(“a-Si”)。欧姆接触层144包括诸如重掺杂n型杂质的非晶硅(“n+a-Si”)。
氧化抑制层(oxidation-blocking layer)150形成在活性层140之上，更具体地，形成在活性层140的欧姆接触层144之上。氧化抑制层150防止数据布线160中的氧与活性层140发生化学反应。特别是，氧化抑制层150防止分别位于数据布线160的源电极164和漏电极166中的氧与活性层140中的硅之间发生化学反应，以提高TFT的特性。氧化抑制层150包含例如硅化物。也就是说，可以使用硅化物层作为氧化抑制层。为了形成硅化物层，在欧姆接触层144上形成初始金属层(primitive layer)。当初始金属层中的金属与欧姆接触层144中的硅发生反应形成硅化物层后，除硅化物层外的其他初始金属层通过诸如蚀刻工艺被去除。
初始金属层包括，例如，钛(“Ti”)、铬(“Cr”)、钼(“Mo”)、镍(“Ni”)、钽(“Ta”)、钴(“Co”)、镁(“Mg”)、钒(“V”)、钨(“W”)或者其混合物。除硅化物层之外的金属层通过诸如干蚀刻工艺或湿蚀刻工艺被去除。氧化抑制层150的厚度在约10埃至约5000埃(“”)。
在栅极绝缘层130和氧化抑制层150之上形成数据布线160。数据布线160包括数据线162、源电极164和漏电极166。参照图1可以清楚地看见，数据线162沿第二方向延伸。也就是说，数据线162大致上垂直于栅极线122。源电极164自数据线162沿第一方向延伸，以致源电极164被电连接至数据线162。漏电极166与源电极162相分离，并且漏电极166面向源电极164。源电极164与漏电极166相对于它们之间的栅电极124被互相对置。这些栅电极124、源电极164和漏电极166分别与活性层140形成TFT。
包括数据线162、源电极164和漏电极166的数据布线160具有三层结构，即第一数据布线层160a、第二数据布线层160b和第三数据布线层160c。第二数据布线层160b形成在第一数据布线层160a之上，第三数据布线层160c形成在第二数据布线层160b之上。
第一数据布线层160a包括含铟(“In”)的氧化物。例如，第一数据布线层160a包括氧化铟锡(ITO)或氧化铟锌(IZO)等。第一数据布线层160a增强了数据布线160与栅极绝缘层130和氧化抑制层150的粘附度。第一数据布线层160a的厚度为不超过约500埃(“”)。
第二数据布线层160b包含银(“Ag”)或银合金。第二数据布线层160b对应于电信号通道(electric signal path)。
第三数据布线层160c包括含铟(“In”)的氧化物。例如，第三数据布线层160c包括氧化铟锡(ITO)或氧化铟锌(IZO)等。第三数据布线层160c防止第二数据布线层160b被制造TFT基板的随后工艺中用到的腐蚀性溶液所腐蚀。第三数据布线层160c的厚度为约100埃(“”)。
TFT基板可进一步包括保护层170和像素电极180。保护层170形成在形成有数据布线160的栅极绝缘层130之上，以覆盖数据布线160。保护层170包括接触孔172，其露出漏电极166的一部分。
像素电极180形成在保护层170之上。像素电极180通过接触孔172被电连接至漏电极166。像素电极180包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)等的透光导电材料。
接下来将说明用于制造根据本发明的示例性实施例的TFT基板的方法。图3至图10是说明图2所示的TFT基板的制造工艺的平面图和横截面图。
参照图3和图4，在底部基板110上形成第一栅极布线层120a，在第一栅极布线层120a上形成第二栅极布线层120b，并且在第二栅极布线层120b之上形成第三栅极布线层120c。第一栅极布线层120a、第二栅极布线层120b和第三栅极布线层120c通过诸如光刻法被图样化，以形成具有栅极线122和栅电极124的栅极布线120。
第一栅极布线层120a包括含铟(“In”)的氧化物。例如，第一栅极布线层120a包括氧化铟锡(“ITO”)或氧化铟锌(“IZO”)等。第一栅极布线层120a的厚度为不超过约500埃(“”)。
第二栅极布线层120b包含银(“Ag”)或银合金。第二栅极布线层120b对应于电信号通道。
第三栅极布线层120c包括含铟(“In”)的氧化物。”例如，第三栅极布线层120c包括氧化铟锡(“ITO”)或氧化铟锌(“IZO”)等。第三栅极布线层120c的厚度为不超过约100埃(“”)。
参照图5，在其上形成有栅极布线120的底部基板110之上形成包括诸如氮化硅(SiNX)或氧化硅(SiOX)的栅极绝缘层130。
参照图6和图7，在栅极绝缘层130之上形成半导体层142，并且在半导体层142之上形成欧姆接触层144。半导体层142和欧姆接触层144通过诸如光刻法被图样化，以形成活性层140。半导体层142包括例如非晶硅(“a-Si”)。欧姆接触层144包括诸如重掺杂n型杂质的非晶硅(“n+a-Si”)。
参照图8，通过诸如溅射的方法在活性层140和栅极绝缘层130之上形成初始金属层152。初始金属层152与活性层140中的硅发生反应。初始金属层152包括，例如，钛(“Ti”)、铬(“Cr”)、钼(“Mo”)、镍(“Ni”)、钽(“Ta”)、钴(“Co”)、镁(“Mg”)、钒(“V”)、钨(“W”)或者其混合物。”
初始金属层152中的金属与欧姆接触层144中的硅发生反应形成氧化抑制层150。氧化抑制层150防止分别位于源电极164和漏电极166中的氧与欧姆接触层144中的硅之间发生化学反应，以提高TFT的特性。
在形成氧化抑制层150的过程中，可以进行加热处理。加热处理在约500℃的温度下进行，时间不超过约1小时，然后形成厚度为约10埃至约5000埃(“”)的氧化抑制层150。
氧化抑制层150形成后，去除初始金属层152。可通过干蚀刻工艺或湿蚀刻工艺去除初始金属层152。当初始金属层152被去除后，欧姆接触层144上仅保留氧化抑制层150。
参照图9和图10，在栅极绝缘层130和氧化抑制层150之上形成第一数据布线160a。在第一数据布线层160a之上形成第二数据布线层160b，并且在第二数据布线层160b之上形成第三数据布线层160c。第一数据布线层160a、第二数据布线层160b和第三数据布线层160c被蚀刻以形成包括数据线162、源电极164和漏电极166的数据布线160。数据线162沿与第一方向基本垂直的第二方向延伸。也就是说，数据线162基本垂直于沿第一方向延伸的栅极线122。参照图9可以清楚看到，源电极164从数据线162沿与第一方向基本垂直的第二方向延伸。漏电极166与源电极164相分离。源电极164面向漏电极166，并且源电极164与漏电极166相对于它们之间的栅电极124被互相对置。
第一数据布线层160a包含含铟(“In”)的氧化物。第一数据布线层160a包括诸如氧化铟锡(“ITO”)或氧化铟锌(“IZO”)等。第一数据布线层160a增强数据布线160与栅极绝缘层130和氧化抑制层150的粘附度。第一数据布线层160a的厚度为不超过约500埃(“”)。
第二数据布线层160b包含银(“Ag”)或银合金。第二数据布线层160b对应于电信号通道。
第三数据布线层160c包含含铟(“In”)的氧化物。例如，第三数据布线层160c包括氧化铟锡(ITO)或氧化铟锌(IZO)等。第三数据布线层160c防止第二数据布线层160b被制造TFT基板的随后工艺中用到的腐蚀性溶液所腐蚀。第三数据布线层160c的厚度为约100埃(“”)。
氧化抑制层150以及未被数据布线160覆盖的欧姆接触层144被蚀刻，以分离欧姆接触层144并露出半导体层142。
再次参照图1和图2，在数据布线160和栅极绝缘层130之上形成保护层170。保护层170包含无机材料。随后保护层170被图样化，以形成接触孔172。接触孔172可具有多边形的横截面形状。可选地，接触孔172可以具有圆形的横截面形状。
随后，在保护层170之上形成透光导电层(未示出)。透光导电层包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)等。形成在保护层170之上的透光导电层被图样化，以形成像素电极180。像素电极180通过接触孔172被电连接至漏电极166。
在本示例性实施例中，栅极布线120和数据布线160分别具有包括ITO/Ag/ITO的三层结构。可选地，栅极布线120和数据布线160中只有一个可具有三层的结构。
实验实施例
根据图3至图10中所述的示例性方法，制备TFT基板。更具体地，该TFT基板分别包括氧化抑制层150、栅极布线120和数据布线160，其均具有包含ITO/Ag/ITO的三层结构。
比较实施例1
根据传统方法，制备TFT基板。具体的说，该TFT基板不包括氧化抑制层，但是分别包括栅极布线120和数据布线160，其均具有包含ITO/Ag/ITO的三层结构。
比较实施例2
根据本领域的另一种传统方法，制备TFT基板。更具体地，该TFT基板不包括氧化抑制层，但是分别包括栅极布线120和数据布线160，其均具有包含Mo/Al/Mo的三层结构。
如下表1所示，实验实例的结果为更高的开电流(“Ion”)、更低的闭电流(“Ioff”)以及电阻(“Rd”)：
表1
  实施实施例   比较实施例1   比较实施例2
  Ion(μA)   4.38   3.83   5.18
  Ioff(pA)   0.55   277.4   0.51
  Vth(V)   2.30   1.57   2.51
  Rd(kΩ)   0.89   1.03   1.07
参照表1，实验实施例的TFT基板具有与比较实施例1相比更高的开电流(“Ion”)和更低的闭电流(“Ioff”)。实验实施例的TFT基板具有与比较实施例2的TFT基板大致相同的开电流(“Ion”)和闭电流(“Ioff”)。
但是，实验实施例的TFT基板具有比比较实施例2的传统TFT基板更低的电阻(“Rd”)。
根据本发明，栅极布线和数据布线具有三层结构，包括第一氧化铟锡层(“ITO”)，形成在第一氧化铟锡层之上的银层(“Ag”)，形成在银层之上的第二氧化铟锡层(“ITO”)，这样就降低了电阻抗。
因此，在欧姆接触层与数据布线之间形成包括硅化物的氧化抑制层，以致开启TFT的开电流(Ion)被降低，而用于关闭TFT的闭电流(Ioff)被增大。
虽然已经描述了根据本发明的示例性实施例及其优点，需要指出的是，对于本领域的技术人员来说，在不违反所附的权利要求书所述的本发明的精神和保护范围的前提下，本发明可以有各种修改、等同替换和改进。

Claims (23)

1.一种薄膜晶体管(TFT)基板，其包括：
底部基板；
栅极布线，形成在所述底部基板之上，所述栅极布线包括沿第一方向延伸的栅极线以及电连接至所述栅极线的栅电极；
栅极绝缘层，形成在所述底部基板之上，以覆盖所述栅极布线；
活性层，形成在所述栅极绝缘层之上；
氧化抑制层，形成在所述活性层之上；
数据布线，其包括：数据线，沿与所述第一方向基本垂直的第二方向延伸；源电极，电连接至所述数据线；以及漏电极，与所述源电极分离，所述源电极和所述漏电极设置在所述氧化抑制层之上；
保护层，覆盖所述数据布线，所述保护层具有露出部分所述漏电极的接触孔；以及
像素电极，形成在所述保护层之上，并通过所述接触孔电连接至所述漏电极。
2.根据权利要求1所述的TFT基板，其中所述氧化抑制层包含金属硅化物。
3.根据权利要求2所述的TFT基板，其中所述金属硅化物选自由以下材料组成的组：硅化钛、硅化铬、硅化钼、硅化镍、硅化钽、硅化钴、硅化镁、硅化钒和硅化钨。
4.根据权利要求2所述的TFT基板，其中所述氧化抑制层的厚度在约10埃至约5000埃(“”)。
5.根据权利要求1所述的TFT基板，其中所述数据布线包括：
第一数据布线层，其包含铟氧化物；
第二数据布线层，形成在所述第一数据布线层之上，所述第二数据布线层包含银；以及
第三数据布线层，形成在所述第二数据布线层之上，所述第三数据布线层包含铟氧化物。
6.根据权利要求5所述的TFT基板，其中所述第一数据布线层和所述第三数据布线层包含氧化铟锡(ITO)。
7.根据权利要求5所述的TFT基板，其中所述第一数据布线层和所述第三数据布线层包含氧化铟锌(IZO)。
8.根据权利要求1所述的TFT基板，其中所述栅极布线包括：
第一栅极布线层，其包含铟氧化物；
第二栅极布线层，形成在所述第一栅极布线层上，所述第二栅极布线层包含银；以及
第三栅极布线层，形成在所述第二栅极布线层之上，所述第三栅极布线层包含铟氧化物。
9.根据权利要求8所述的TFT基板，其中所述第一栅极布线层和所述第三数据布线层包含氧化铟锡(ITO)或者氧化铟锌(IZO)。
10.根据权利要求1所述的TFT基板，其中所述活性层包括：
半导体层，其包含非晶硅(a-Si)；以及欧姆接触层，其包含重掺杂n型杂质的非晶硅(n+a-Si)。
11.一种薄膜晶体管(TFT)基板，其包括：
底部基板；
栅极布线，形成在所述底部基板之上，所述栅极布线包括沿第一方向延伸的栅极线和电连接至所述栅极线的栅电极；
栅极绝缘层，形成在所述底部基板之上，以覆盖所述栅极布线；
活性层，形成在所述栅极绝缘层之上；
硅化物层，形成在所述活性层之上；
数据布线，其包括：沿与所述第一方向基本垂直的第二方向延伸的数据线、电连接至所述数据线的源电极以及与所述源电极相分离的漏电极，所述源电极和所述漏电极置于所述氧化抑制层之上，所述数据布线具有：包含铟氧化物的第一数据布线层、在所述第一数据布线层之上形成并包含银的第二数据布线层、以及在所述第二数据布线层之上形成并包含铟氧化物的第三数据布线层；
保护层，覆盖所述数据布线，所述保护层具有露出部分所述漏电极的接触孔；以及
像素电极，形成在所述保护层之上，并通过所述接触孔电连接至所述漏电极。
12.一种用于制造薄膜晶体管基板的方法，其包括：
在底部基板上形成栅极布线，所述栅极布线包括沿第一方向延伸的栅极线和电连接至所述栅极线的栅电极；
在所述底部基板之上形成栅极绝缘层，以覆盖所述栅极布线；
在所述栅极绝缘层之上形成活性层；
在所述活性层之上形成氧化抑制层；以及
形成数据布线，其包括：沿与所述第一方向基本垂直的第二方向延伸的数据线、电连接至所述数据线的源电极、以及与所述源电极分离的漏电极，所述源电极和所述漏电极置于所述氧化抑制层之上。
13.根据权利要求12所述的制造方法，其中所述氧化抑制层通过以下方式形成：
在所述活性层上涂布初始金属层，以形成金属硅化物层；以及
去除所述金属硅化物层以外的所述初始金属层。
14.根据权利要求13所述的方法，其中所述金属层包括从由钛(Ti)、铬(Cr)、钼(Mo)、镍(Ni)、钽(Ta)、钴(Co)、镁(Mg)、钒(V)、钨(W)以及任何以上金属的混合物组成的组中选择的至少任何一种。
15.根据权利要求13所述的方法，其中形成的所述氧化抑制层的厚度在约10埃至约5000埃。
16.根据权利要求13所述的方法，其中所述氧化抑制层包含硅化物。
17.根据权利要求13所述的方法，进一步包括加热所述初始金属层。
18.根据权利要求13所述的方法，其中所述数据布线通过以下方式形成：形成第一数据布线层，其包含铟氧化物；
在所述第一数据布线层之上形成第二数据布线层，所述第二数据布线层包含银；以及
在所述第二数据布线层之上形成第三数据布线层，所述第三数据布线层包含铟氧化物。
19.根据权利要求18所述的方法，其中所述第一数据布线层和所述第三数据布线层包含氧化铟锡(ITO)或者氧化铟锌(IZO)。
20.根据权利要求18所述的方法，其中所述栅极布线通过以下方式形成：
形成第一栅极布线层，其包含铟氧化物；
在所述第一栅极布线层之上形成第二栅极布线层，所述第二栅极布线层包含银；以及
在所述第二栅极布线层之上形成第三栅极布线层，所述第三栅极布线层包含铟氧化物。
21.根据权利要求20所述的方法，其中所述第一栅极布线层和所述第三栅极布线层包含氧化铟锡(ITO)或者氧化铟锌(IZO)。
22.根据权利要求12所述的方法，其中所述活性层通过以下方式形成：
形成半导体层，其包含非晶硅(a-Si)；以及
在所述半导体层之上形成欧姆接触层，其包含重掺杂n型杂质的非晶硅(n+a-Si)。
23.根据权利要求12所述的方法，进一步包括：
形成保护层以覆盖所述数据布线；
对所述保护层进行图样化，以形成露出部分所述漏电极的接触孔；以及
在所述保护层之上形成像素电极，所述像素电极通过所述接触孔电连接至所述漏电极。
CNB2006100567760A 2005-03-09 2006-03-06 薄膜晶体管基板及其制造方法 Expired - Fee Related CN100561741C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050019678A KR20060097381A (ko) 2005-03-09 2005-03-09 박막 트랜지스터 기판 및 이의 제조 방법
KR1020050019678 2005-03-09

Publications (2)

Publication Number Publication Date
CN1832182A true CN1832182A (zh) 2006-09-13
CN100561741C CN100561741C (zh) 2009-11-18

Family

ID=36971534

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100567760A Expired - Fee Related CN100561741C (zh) 2005-03-09 2006-03-06 薄膜晶体管基板及其制造方法

Country Status (4)

Country Link
US (1) US7741641B2 (zh)
KR (1) KR20060097381A (zh)
CN (1) CN100561741C (zh)
TW (1) TW200640015A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148000A (zh) * 2011-04-20 2011-08-10 上海大学 全透明式立体显示屏的制造工艺
CN103339714A (zh) * 2010-11-29 2013-10-02 株式会社理光 用于形成金属氧化物薄膜的涂布液、金属氧化物薄膜、场效应晶体管和制造场效应晶体管的方法
CN104637952A (zh) * 2013-11-07 2015-05-20 乐金显示有限公司 阵列基板及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101915754B1 (ko) 2012-05-08 2018-11-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 표시 장치
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103413782B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
CN104409418B (zh) * 2014-11-13 2018-02-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN104867941B (zh) * 2015-04-24 2018-05-11 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置
CN104779202B (zh) * 2015-04-24 2018-11-06 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2018087631A1 (en) 2016-11-09 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248568A (ja) * 1990-02-27 1991-11-06 Fuji Xerox Co Ltd 薄膜半導体装置
US5943559A (en) * 1997-06-23 1999-08-24 Nec Corporation Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process
US5998229A (en) * 1998-01-30 1999-12-07 Samsung Electronics Co., Ltd. Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon
US5976902A (en) * 1998-08-03 1999-11-02 Industrial Technology Research Institute Method of fabricating a fully self-aligned TFT-LCD
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR100853220B1 (ko) * 2002-04-04 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR20060018121A (ko) * 2004-08-23 2006-02-28 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101142999B1 (ko) * 2005-02-03 2012-05-08 주식회사 삼양이엠에스 포토레지스트 조성물, 상기 포토레지스트 조성물을 이용한패턴의 형성 방법 및 상기 포토레지스트 조성물을 이용한박막 트랜지스터 표시판의 제조 방법
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR101189271B1 (ko) * 2005-07-12 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103339714A (zh) * 2010-11-29 2013-10-02 株式会社理光 用于形成金属氧化物薄膜的涂布液、金属氧化物薄膜、场效应晶体管和制造场效应晶体管的方法
CN102148000A (zh) * 2011-04-20 2011-08-10 上海大学 全透明式立体显示屏的制造工艺
CN104637952A (zh) * 2013-11-07 2015-05-20 乐金显示有限公司 阵列基板及其制造方法
CN104637952B (zh) * 2013-11-07 2017-11-28 乐金显示有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
KR20060097381A (ko) 2006-09-14
TW200640015A (en) 2006-11-16
US7741641B2 (en) 2010-06-22
US20060205125A1 (en) 2006-09-14
CN100561741C (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
CN1832182A (zh) 薄膜晶体管基板及其制造方法
CN108288621B (zh) 阵列基板的制造方法、阵列基板及显示面板
CN1280665C (zh) 液晶显示装置的阵列衬底及其制造方法
CN104733543B (zh) 薄膜晶体管阵列面板及其制造方法
US9240485B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
US7649583B2 (en) Semiconductor structure and fabricating method thereof for liquid crystal display device
CN1845341A (zh) 薄膜晶体管及其制造方法
US20110183463A1 (en) Thin film transitor substrate and method of manufacturing the same
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN101043047A (zh) 显示装置及其制造方法
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN1845340A (zh) 薄膜晶体管及其制造方法
CN1913146A (zh) 薄膜导体及其制造方法
CN102820319A (zh) 氧化物薄膜晶体管及其制造方法
CN1375733A (zh) 具有双金属层源极和漏极的液晶显示器及其制造方法
CN102543754A (zh) 氧化物薄膜晶体管及其制造方法
CN101059631A (zh) 使用有机半导体材料的液晶显示器阵列基板及其制造方法
CN1893092A (zh) 薄膜晶体管衬底及其制造方法
CN1591144A (zh) 薄膜晶体管阵列面板及其制造方法
CN1812109A (zh) Tft阵列面板及其制造方法
JP2007250804A (ja) 薄膜トランジスタ基板及びその製造方法
CN1841779A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN1945813A (zh) 薄膜晶体管阵列面板的制造方法
CN1905232A (zh) 薄膜晶体管基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121224

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121224

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20200306