CN1836336A - 具有单层多晶硅的镜像非易失性存储器单元晶体管对 - Google Patents

具有单层多晶硅的镜像非易失性存储器单元晶体管对 Download PDF

Info

Publication number
CN1836336A
CN1836336A CNA2004800234634A CN200480023463A CN1836336A CN 1836336 A CN1836336 A CN 1836336A CN A2004800234634 A CNA2004800234634 A CN A2004800234634A CN 200480023463 A CN200480023463 A CN 200480023463A CN 1836336 A CN1836336 A CN 1836336A
Authority
CN
China
Prior art keywords
transistor
line
word line
array
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800234634A
Other languages
English (en)
Other versions
CN100454574C (zh
Inventor
B·洛耶克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1836336A publication Critical patent/CN1836336A/zh
Application granted granted Critical
Publication of CN100454574C publication Critical patent/CN100454574C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Abstract

一种非易失性存储器晶体管(11，13，21，23，25，31，33，35等等)在存储器阵列的相交的字线对(WL；22，24)及位线对(BL；10，20)所形成的分离空间内制作成对称的对(14，30)。各个晶体管都具有分离开的源极电极(32)及漏极电极(34)且由沟道分隔开，并且在沟道上还具有悬浮栅极(28，40，42)，具备了电可擦除可编程只读存储器晶体管的基本特征。所不同的是，它没有第二多晶硅栅极，只用了一层单一的多晶硅栅极作为悬浮电荷存储栅极。它与器件的源极或漏极都非常靠近，因此容易产生能带间的隧道效应。该单层多晶硅为T形，具有可用作悬浮栅极的T形底部(42)，以及在字线上延伸且与之具有电容性关系的T形顶部(40)。字线用于与源极或漏极电极一起进行编程及擦除悬浮栅极。可以使用块(字组)擦除模式，以便晶体管的结构用于闪存。

Description

具有单层多晶硅的镜像非易失性存储器单元晶体管对
技术领域
本发明涉及非易失性存储器晶体管，尤其涉及将此存储器单元排列成紧凑型阵列及其制造的方法。
背景技术
在申请序列号为10/423,637的现有技术中，题为“具有多晶硅悬浮隔离层的镜像存储器单元晶体管对”(此申请已转让给本发明的受让人)一文中，B.Lojek叙述了非易失性MOS存储器晶体管的一种存储器阵列的排列方法，其中，在存储器阵列中安置了对称晶体管对。诸晶体管对在一共享阱中共用一个漏极，而其余部分则是完全独立的。该晶体管对在一组隔离区之间制造，从而使之共享同一个基底区域，几乎完全如同一单个的晶体管在隔离区制造。
在现有技术中，实现紧凑性的方法是设计能存储两个数据位的单一MOS栅极晶体管。由于时常将海量数据位存储在非易失性存储器阵列中，因此即使在阵列中节省少量地空间也是十分显著的。在申请序列序号为10/327,336的现有技术中，题为“具有横向悬浮隔离层的多层存储器单元”(此申请已转让给本发明的受让人)一文中，B.Lojek叙述了在一导电栅极两侧的两个隔离层，该隔离层作为电荷存储区域用于分离二进制数据，从而可以让一个非易失性MOS晶体管存储两个二进制位。每个存储器单元都连接着两条位线和一条字线。位线是分相的，因而在一个时钟周期内，首先是一条位线开始运行，然后是另一条位线开始运行，而字线则在整个时钟周期内运行。以这种方式，在一个时钟周期中，两个存储区域都可以进行“读”或“写”的访问操作。
在授予M.Chang的美国专利6,043,530中，MOS存储器晶体管结构是使用能带间隧道效应。在授予F.Gonzalez等人的美国专利6,323,088中，使用了具有分相位线的多位电荷存储器晶体管的寻址方案。
总的说来，现有技术的多位电荷存储器结构的目的是实现在存储器阵列中较高的数据密度，而不丢弃有用的芯片空间。在此现有技术中所遇到的一个问题是，存储点之间的串扰量。由于电荷存储器结构非常小，一个电荷的存储位置有时会影响到另一个电荷的存储位置。另一方面，电荷存储点的分离会丢弃一些芯片空间。极限分离是使每一数据位专用一个晶体管。据此，本发明的一个目的是通过专用晶体管来提供数据位的极限分离，并且还能实现非易失性存储器阵列的多位电荷存储器结构的紧凑性。
发明的概述
本发明的上述目的可使用一个MOS非易失性存储器晶体管结构而得以实现。在此结构中，一对晶体管共用半导体基底中的共享阱以在存储器阵列中形成表面下电极，据此，在大部分现有技术阵列中的两个紧凑的晶体管可以形成于一点。这是通过制作彼此相面对的成对的悬浮多晶硅栅极晶体管而实现的，同时为每一悬浮栅极晶体管提供了底层沟道以及横向相邻的表面下源极和漏极。所述悬浮栅极向后延伸以便于形成与字线的电容性关系，向前延伸以便于形成与表面下电极的能带间隧道效应关系。
通过正交线条俯视投影所表示的非易失性存储器阵列在一个方向具有平行线条对，它们是字线，在垂直方向的线条对则是位线。它们彼此相交成一个类似井字的图形。在此图形的中心，仅用一层单一多晶硅层来制作悬浮栅极以便于形成一对MOS存储器晶体管，每一悬浮栅极从一各自与之电耦合的字线延伸。源极和漏极对称形成在半导体基底之内的多晶硅层的前向部分的横向两侧。源极和漏极与两条平行的位线相接触。诸位线可以分相以提供一高电极和一低电极，晶体管沟道则在它们之间，然后极性反转。在写模式时，源极和漏极之间的电压是低电压，但足以产生可驱动到悬浮栅极的热电子。当源极和漏极是横向两侧对称时，存储器晶体管对相对于一穿过井字图形中心的虚构线而对称。此阵列适于闪存存储器使用。
附图说明
图1是本发明存储器阵列的电路图；
图2是图1所示存储器阵列中的非易失性存储器单元的俯视投影，示意性地示出了阵列中的存储器晶体管的布局；
图3是一对相面对的存储器晶体管的俯视投影，示出了图2所示存储器阵列中的两个相邻对称的存储器单元结构；
图4～图11是沿图3所示A-A线截取的侧截面示意图，示出了制作两个相邻对称存储器单元的后续步骤；
图12是沿图3所示B-B线截取的侧截面示意图，示出了制作两个相邻对称存储器单元的步骤；以及，
图13是沿图3所示C-C线截取的侧截面示意图，示出了具有一层单一多晶硅的单个存储器晶体管的结构。
较佳实施例的详细描述
现请参阅图1，图1示出了MOS存储器阵列，其特点是具有多个存储器晶体管11，13，15，21，23，25，31，33，35等等。存储器晶体管11，13，15在第一列102中排成列，存储器晶体管21，23，25在第二列104中排成列，存储器晶体管31，33，35在第三列106中排成列。存储器晶体管11，21，31在第一行中对齐，存储器晶体管13，23，33在第二行中对齐。存储器晶体管15，25，35在第三行中对齐等等。每一个存储器晶体管，例如存储器晶体管11，都包括与悬浮栅极晶体管14相关联的电容器12。一列中的各个悬浮栅极晶体管都连接在两条位线之间，两条位线包括：具有存储器晶体管11，13，15的第一列中的第一位线10和第二位线20。类似地，两条位线16和18都与具有存储器晶体管21，23及25的下一行相关联，其中，位线16在存储器晶体管的左侧，位线18在存储器晶体管的右侧。
在制造时，两个存储器晶体管11和13对称地制造在一起，如下所述，在由虚线100所示的晶体管区域中。在存储器阵列中，这两个存储器晶体管11和13是独立的，但在制造过程中，这两个存储器晶体管基本上如一个单一晶体管那样制作，这将在下文加以叙述。
第一字线22与第一行的存储器晶体管11，21，31等等相关联。第二条字线24与第二行存储器晶体管13，23，33相关联。每条字线，例如零级字线22，都与电容器12相连接，后者与存储器晶体管14相关联。电容器12可以晶体管的方式来表示，因为它像晶体管一样制作，但使用延伸形成晶体管14的栅极28以形成电容板26的工艺(这将在下面进一步解释)，使得基底块或者基底主体与源极和漏极相连接。栅极28是一悬浮栅极，即，它是一种电荷存储器结构，其中，电荷的多少表示晶体管的状态。可使用与每条字线相关联的读出放大器(图中未示出)来读出悬浮栅极的状态。每一电荷存储器晶体管可以分别采用与读出放大器晶体管相连的行或列的解码器(图中未示出)来寻址。晶体管14的源极32以相位1，10与零级位线相连接，而漏极34以相位2，20与零级位线相连接。位线的分相是可选择的。其它的电压应用模式是本技术领域中的普通技术人员所熟知的。
在图2和图3中，示出了器件的有源区域，图2示出了一个阵列，图3示出了图2和图1在虚线100内的俯视投影。有源区域以外的区域可用隔离技术加以分离，如浅沟槽隔离技术(STI)，LOCOS氧化技术或类似的技术。
在晶片P-基底中，第一n+注入基底中以建立所有的字线(平行条)，被向前的对角线所遮蔽，字线中包括第一字线22WL(1)及第二字线24WL(2)。字线沿着阵列的宽度方向一起延伸。在线L1及L2之间，形成n阱的注入，以确定区域30，此区域被一规则的点所遮蔽，其中将制作两个对称的存储器晶体管。此注入几乎是正方形的，其长度接近于两个存储器晶体管中的各个存储器晶体管的长度的两倍。此两存储器晶体管是相对于一假象的线M镜像对称的，在图中以波形线示出，连接着触点36和38。此正方形的近似尺寸是2×2微米，具体尺寸取决于所用的设备及技术。触点区域36及38，在虚线100所形成的制作区域内的位线的中间，是金属触点将接触基底表面的地方，以便于注入表面下的源极和漏极区32和34得以进行电连通，正如图的水平实线所遮蔽的。这些都是与字线22和24相垂直，并与位线10和20相连接，具有一段沿着存储器阵列的诸列一起延伸的长度。在这里重复一下，每一条位线10和20都与注入的源极电极及漏极电极区相关联，分别形成晶体管14的源极和漏极的电极32及34。与它的镜像伙伴晶体管的具有类似注入的诸电极。至此，除了在基底上生长了一层氧化物之外，在基底上没有任何结构。各个存储器单元都有一层覆盖着基底的氧化物上的T形多晶硅沉积，这在图2可以清楚地看出。在图3中，该T形被短的平行线条所遮蔽，在图2和图3中，各个多晶硅沉积都具有T形底部42，以及有T形顶部40叠加在字线上。此T形顶部40是一条线条沉积，它平行于字线22并且通常叠加在垂直于位线10及20的字线22上。正如图2所示，在图的右侧，一层单一的多晶硅T形层81具有T形顶部83和T形底部85，如上所述，T形底部42下面有一层氧化物层，它将T形底部42和基底隔开，源极32和漏极34则位于T形底部横向的相对两侧。该T形顶部与下面的字线形成电容性关系，在正向偏置期间导通。
两对称的存储器晶体管制作在N阱区域30中，即，在图1中所看到晶体管11和13。该两晶体管在图3中的一条假象的线M两侧成镜像对，此假象的线M平行于两相邻字线并位于它们的中间。现在，再次参阅图1。两个晶体管具有源极电极32和漏极电极34，它们是在T形底部制作之后注入N阱中的，以便于源极和漏极与多晶硅T形底部自对准。两晶体管相对于一条假象的线M互相对称，此假象的线M以一条穿过触点36和38的线的方向经过两面对的T形底部之间的中点。几何对称并不一定要非常正确，但在设计时最好是非常对称的，因为它有利于掩模的设计及制造工艺。
现请参阅图4，在基底10上可以看到有用于两相对存储器单元的浅沟槽隔离区域(STI区域)51～55，包括接近图3所示T形底部42和T形底部44的晶体管，以及支持的字线及位线。这些STI区域是形成有源区域例如，在STI边界之间的有源区域的边界或壁，并且是在基底掺杂之后形成的。其余的图示出了在形成器件过程中的一系列重要步骤。图中未示出重要性较低的步骤或者为本技术领域的人士所熟知的步骤。
在图5中，N阱光掩模部分56和57设置在两相面对的存储器单元的左右两侧区域之上，留出一标记之间的中心敞开区域，以便离子束I可以发送注入区域58和59所注入的负离子。在图6中，所注入的负离子可驱进基底之中，以使N阱61的深度至少延伸到沟槽53的深度并且延伸至隔离区域52和54之间。在此深度，N阱3可以被两个对称的存储器晶体管所共有，且在隔离区53的每一侧上各制造一个。与此同时，去除光掩模56和57。
在图7中，光掩模63可置于N阱上，离子束J和K将具有一定浓度的负离子发送注入区域65和67以建立图3中的字线24和22。在图8中，驱入所注入的区域，以使字线24和22可以在P基底10中被看到。字线是线性的，它们可穿越存储器阵列的宽度，如图2所示。基底的有源区域被覆盖了一层栅极氧化物69，其厚度约为50-80埃，如图9所示。栅极氧化物层69将n阱67和内涵物与图10所示的多晶硅层71隔绝，其厚度约为1500～2000埃。该多晶硅层71起电容器极板的作用，如前所述。电容器的另一块极板与字线相关联。这是多晶硅的T形顶部区域。离开字线最远的多晶硅区域是T形底部区域。形成晶体管的悬浮栅极，而附近的源极和漏极在基底之中。此后，多晶硅层71可被掩模遮蔽，如图11所示，在那里掩模区域73和75保护多晶硅(除了中心隔离区53以及晶体管被分开的地方以外如区域70)。在中心隔离区的多晶硅被蚀刻掉，以便可以形成共用N阱的两个分离开的对称存储器晶体管。
现请参阅图12的截面示意图(沿着图3所示B-B线的截面示意图)，图中可以看出，该单层多晶硅层又被蚀刻到隔离沟52和54的区域。于是可以第一次看到形成了存储器晶体管的源极和漏极的P+掺杂区域77(在N阱中)，其中存储器晶体管在图3中与位线10相连接。中间层电介质材料79(ILD)的沉积可以通过中心开口81设置在多晶硅71上。此开口将用于金属触点与位线相接触。在图3中，金属填充可用作触点36。
在图13的横向截面示意图中，多晶硅区域(悬浮栅极)是图3中的T形底部42。该悬浮栅极分开在N阱61中的两个P+扩散或者注入83和85之间。请注意，T形底部区域是被栅极氧化物与基底隔开的，所以是电性能悬浮的。源极及漏极区域83和85从T形底部区域沿着位线10和20横向延伸，如图3所示。因此，位线偏压可通过设定阈值电压来控制沟道的导通。源极电极和漏极电极上的电压可以偏置结，从而引发相对于悬浮栅极的能带间隧道效应。在悬浮栅极上的电荷积累可表示存储器的状态。位线用于检测悬浮栅极的电荷状态，局部发生能带间的隧道效应是因为存储单位的尺寸小以及区域83，85及61中具有适宜的掺杂剂浓度。沟道的长度约在0.25～0.35微米之间。而STI区域54之间的距离取决于所使用技术的最小设计规范。在这种紧凑型的环境中，在源极或漏极中的孔都足以从浮栅极中拉出电子。或者，热电子可以相反的偏置电压被置于悬浮栅极上。
在此申请中，本发明是按照具有N阱的P基底加以叙述的。这些极性也可以反过来。
在工作中，可以用相对较低的电压对存储器晶体管进行编程，例如，只使用2.5伏的电压。诸如5V的高电压可以用于芯片的内部。请注意，对于编程和擦除而言，左右位线可以不在相同的电压下工作，而是相对于地电位相位交替的。相位交替使得两个镜像晶体管可以共用同一个源极和漏极。电压的实例如下所示：
  编程   读出(行)   块擦除
  BLO(L)BLO(R)WLON-阱P-SUBSBL1(L)BL1(R)WL1N-阱   +5V悬浮+5V+5V0V+5V悬浮0V+5V   +2.5V0V0V+3V～+5V0V   -5V-5V+2.5V～+5V0V0V-5V-5V+2.5V～+5V0V
  P-SUBSBLN(L)BLN(R)WLNN-阱P-SUBS   0V0V0V0V0V +2.5V0V+3V～+5V+3V   0V-5V-5V+2.5V～+5V0V0V
请注意，块擦除和擦除电压是相同的，不过，在块擦除中，N阱及P-基底是地电位。块擦除模式可以使得阵列工作模式与闪存EEPROM存储器类似。

Claims (19)

1.一种非易失性MOS存储器阵列，包括：存储器单元阵列，每个单元都有一对存储器晶体管，每对存储器晶体管在基底上都具有布局，在俯视投影中显示出该对共用分离的、平行的第一和第二位线，它们与源极和漏极电极相互电连通，该对中的每一晶体管都有一导电的悬浮栅极，其第一部分在基底上的源极和漏极电极之间，其第二部分从第一部分开始延伸，各个第二部分都连接于与位线相垂直的不同字线，且还具有一个中心正方形，存储器晶体管对设置在此中心正方形之中。
2.如权利要求1所述的器件，其特征在于，还包括可以通过施加一相位电压使位线充电的装置，从而可以提升一条位线，同时又可降低另一条位线，反之亦然，所述电压可以是使热电子从源极和漏极电极注入悬浮栅极的最小电压。
3.如权利要求1所述的器件，其特征在于，还包括每一次只为一条字线进行充电的器件。
4.如权利要求1所述的器件，其特征在于，所述各个悬浮栅极部分形成相对于源极和漏极电极的电容器极板与字线的电连通。
5.在一种非易失性存储器阵列中，各个器件的排列如下：
半导体基底，
在基底内以第一方向延伸且彼此分开的字线，
在基底内沿着与第一方向相垂直的第二方向延伸并与字线相交的彼此分开的相位线，形成具有中心区的井字图形，
在所述中心区内的一对镜像MOS晶体管，所述晶体管具有被基底内的沟道所隔开分开的源极电极和漏极电极，以及隔离在基底上方的悬浮栅极，在沟道之上，至少源极及漏极之一可通过能带间隧道效应将电荷连通到悬浮栅极之一，所述悬浮栅极可与字线电容性耦合。
6.如权利要求5所述的阵列，其特征在于，悬浮栅极是具有一层T形多晶硅的一部分。
7.如权利要求6所述的阵列，其特征在于，所述阵列只有一层多晶硅层。
8.如权利要求7所述的阵列，其特征在于，所述T形具有T形顶部和T形底部，且其中，所述单一多晶硅层是所述T形底部的一部分。
9.如权利要求5所述的阵列，其特征在于，所述一对镜像晶体管沿着平行于字线及在它们中间的假象线互成镜像。
10.如权利要求9所述的阵列，其特征在于，所述各个晶体管都具有源极、栅极和漏极的截面部分，且所述截面平行于上述假象线。
11.一种在半导体基底中制造存储器件以形成非易失性存储器阵列的方法，所述方法包括：
在基底内建立彼此相隔开且以第一方向延伸的平行字线，
在基底内建立沿着与第一方向垂直的第二方向延伸并与字线相交叉的彼此平行隔开的位线，从而形成具有一中心区的井字图形，
在所述中心区域内形成镜像MOS电荷存储器晶体管对，所述各个晶体管都具有与位线电连通的第一电极以及与字线电连通的第二电极。
12.如权利要求11所述的方法，其特征在于，还包括横跨假象的线且平行于字线所形成的所述镜像晶体管对。
13.如权利要求12所述的方法，其特征在于，所述假象线是在各个字线之间的。
14.如权利要求12所述的方法，其特征在于，还包括形成所述晶体管对的各个晶体管，并且所述各个晶体管都具有截面平行于所述假象线的电极。
15.如权利要求11所述的方法，其特征在于，还包括形成各个晶体管，并且各个晶体管都只有一层多晶硅层。
16.如权利要求15所述的方法，其特征在于，还包括将所述多晶硅层分离开并与基底形成电容性关系。
17.如权利要求16所述的方法，还包括，将所述多晶硅层与所述各个电极相分离，以便引发能带间隧道效应。
18.如权利要求11所述的方法，还包括，将电压以时钟周期中的一定相位施加于各个位线。
19.如权利要求11所述的方法，还包括，在井字图形内制作具有行和列结构的镜像MOS存储器晶体管阵列对的存储器阵列，所述井字图形可由字线和位线的彼此相交叉形成。
CNB2004800234634A 2003-06-18 2004-05-18 具有单层多晶硅的镜像非易失性存储器单元晶体管对 Expired - Fee Related CN100454574C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/465,718 US6888192B2 (en) 2003-04-25 2003-06-18 Mirror image non-volatile memory cell transistor pairs with single poly layer
US10/465,718 2003-06-18

Publications (2)

Publication Number Publication Date
CN1836336A true CN1836336A (zh) 2006-09-20
CN100454574C CN100454574C (zh) 2009-01-21

Family

ID=33551401

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800234634A Expired - Fee Related CN100454574C (zh) 2003-06-18 2004-05-18 具有单层多晶硅的镜像非易失性存储器单元晶体管对

Country Status (5)

Country Link
US (2) US6888192B2 (zh)
EP (1) EP1636849A2 (zh)
CN (1) CN100454574C (zh)
TW (1) TW200511319A (zh)
WO (1) WO2005001840A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293582A (zh) * 2017-07-10 2017-10-24 东南大学 面向物联网的硅基具有热电转换功能的bjt器件
CN109390350A (zh) * 2017-08-07 2019-02-26 爱思开海力士有限公司 三维结构的半导体存储装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998670B2 (en) * 2003-04-25 2006-02-14 Atmel Corporation Twin EEPROM memory transistors with subsurface stepped floating gates
US6888192B2 (en) * 2003-04-25 2005-05-03 Atmel Corporation Mirror image non-volatile memory cell transistor pairs with single poly layer
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US7688627B2 (en) * 2007-04-24 2010-03-30 Intersil Americas Inc. Flash memory array of floating gate-based non-volatile memory cells
US7903465B2 (en) * 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
US7773423B1 (en) * 2007-09-27 2010-08-10 National Semiconductor Corporation Low power, CMOS compatible non-volatile memory cell and related method and memory array
KR101087830B1 (ko) * 2009-01-05 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 레이아웃

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814594A (en) * 1982-11-22 1989-03-21 Drexler Technology Corporation Updatable micrographic pocket data card
IT1191566B (it) * 1986-06-27 1988-03-23 Sgs Microelettronica Spa Dispositivo di memoria non labile a semiconduttore del tipo a porta non connessa (floating gate) alterabile elettricamente con area di tunnel ridotta e procedimento di fabbricazione
US5108939A (en) * 1990-10-16 1992-04-28 National Semiconductor Corp. Method of making a non-volatile memory cell utilizing polycrystalline silicon spacer tunnel region
JP2541087B2 (ja) * 1992-10-30 1996-10-09 日本電気株式会社 不揮発性半導体記憶装置のデ―タ消去方法
JP2725564B2 (ja) * 1993-09-27 1998-03-11 日本電気株式会社 半導体記憶装置及びそのデータ書込み方法
US5808338A (en) * 1994-11-11 1998-09-15 Nkk Corporation Nonvolatile semiconductor memory
DE69521203T2 (de) * 1995-07-31 2006-01-12 Stmicroelectronics S.R.L., Agrate Brianza Flash-EEPROM mit gesteuerter Entladungszeit der Wortleitungs- und Sourcespannungen nach der Löschung
US6674470B1 (en) * 1996-09-19 2004-01-06 Kabushiki Kaisha Toshiba MOS-type solid state imaging device with high sensitivity
US5761126A (en) * 1997-02-07 1998-06-02 National Semiconductor Corporation Single-poly EPROM cell that utilizes a reduced programming voltage to program the cell
JP3183396B2 (ja) 1997-11-20 2001-07-09 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
US6385689B1 (en) * 1998-02-06 2002-05-07 Analog Devices, Inc. Memory and a data processor including a memory
JP3474758B2 (ja) * 1998-02-16 2003-12-08 株式会社東芝 不揮発性半導体記憶装置
US6243289B1 (en) * 1998-04-08 2001-06-05 Micron Technology Inc. Dual floating gate programmable read only memory cell structure and method for its fabrication and operation
US6043530A (en) * 1998-04-15 2000-03-28 Chang; Ming-Bing Flash EEPROM device employing polysilicon sidewall spacer as an erase gate
US6180461B1 (en) * 1998-08-03 2001-01-30 Halo Lsi Design & Device Technology, Inc. Double sidewall short channel split gate flash memory
US6160287A (en) * 1998-12-08 2000-12-12 United Microelectronics Corp. Flash memory
EP1703520B1 (en) * 1999-02-01 2011-07-27 Renesas Electronics Corporation Semiconductor integrated circuit and nonvolatile memory element
US6597047B2 (en) * 2000-03-22 2003-07-22 Matsushita Electric Industrial Co., Ltd. Method for fabricating a nonvolatile semiconductor device
JP3699886B2 (ja) * 2000-07-14 2005-09-28 沖電気工業株式会社 半導体記憶回路
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
US6479351B1 (en) * 2000-11-30 2002-11-12 Atmel Corporation Method of fabricating a self-aligned non-volatile memory cell
US6468863B2 (en) * 2001-01-16 2002-10-22 Taiwan Semiconductor Manufacturing Co., Ltd Split gate field effect transistor (FET) device employing dielectric barrier layer and method for fabrication thereof
US6563733B2 (en) * 2001-05-24 2003-05-13 Winbond Electronics Corporation Memory array architectures based on a triple-polysilicon source-side injection non-volatile memory cell
TW513759B (en) * 2001-12-28 2002-12-11 Nanya Technology Corp Manufacturing method of floating gate and control gate of flash memory
TWI267980B (en) * 2002-04-16 2006-12-01 Macronix Int Co Ltd Method for fabricating non-volatile memory having P-type floating gate
US6831325B2 (en) * 2002-12-20 2004-12-14 Atmel Corporation Multi-level memory cell with lateral floating spacers
US6919242B2 (en) * 2003-04-25 2005-07-19 Atmel Corporation Mirror image memory cell transistor pairs featuring poly floating spacers
US6888192B2 (en) * 2003-04-25 2005-05-03 Atmel Corporation Mirror image non-volatile memory cell transistor pairs with single poly layer
US6998670B2 (en) * 2003-04-25 2006-02-14 Atmel Corporation Twin EEPROM memory transistors with subsurface stepped floating gates
US7098106B2 (en) * 2004-07-01 2006-08-29 Atmel Corporation Method of making mirror image memory cell transistor pairs featuring poly floating spacers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293582A (zh) * 2017-07-10 2017-10-24 东南大学 面向物联网的硅基具有热电转换功能的bjt器件
CN107293582B (zh) * 2017-07-10 2020-04-24 东南大学 面向物联网的硅基具有热电转换功能的bjt器件
CN109390350A (zh) * 2017-08-07 2019-02-26 爱思开海力士有限公司 三维结构的半导体存储装置
CN109390350B (zh) * 2017-08-07 2023-08-22 爱思开海力士有限公司 三维结构的半导体存储装置

Also Published As

Publication number Publication date
CN100454574C (zh) 2009-01-21
WO2005001840A3 (en) 2005-11-24
US20050164452A1 (en) 2005-07-28
US20040212004A1 (en) 2004-10-28
WO2005001840A2 (en) 2005-01-06
TW200511319A (en) 2005-03-16
US6888192B2 (en) 2005-05-03
EP1636849A2 (en) 2006-03-22

Similar Documents

Publication Publication Date Title
US11664463B2 (en) NAND flash memory with vertical cell stack structure and method for manufacturing same
CN102037557B (zh) 非易失性半导体存储器件及其制造方法
EP0051158B1 (en) Electrically alterable double dense memory
KR100632953B1 (ko) 메모리 소자, 상기 메모리 소자를 위한 메모리 배열 및 상기 메모리 배열의 구동 방법
US8314455B2 (en) Non-volatile semiconductor storage device
US9130038B2 (en) Three-dimensional semiconductor memory device, memory system including the same, method of manufacturing the same and method of operating the same
KR100191395B1 (ko) 반도체 집적회로장치
KR100247228B1 (ko) 워드라인과 자기정렬된 부우스팅 라인을 가지는불휘발성 반도체 메모리
US20060071265A1 (en) Nonvolatile memory devices and methods of forming the same
JP2007299975A (ja) 半導体装置およびその製造方法
KR20180096877A (ko) 3차원 반도체 메모리 장치 및 그 동작 방법
US20030193827A1 (en) Two-bit programmable nonvolatile memory device and methods of operating and fabricating the same
CN1947251A (zh) 具有表面下台阶式浮栅的双电可擦可编程只读存储器型存储晶体管
US20050164452A1 (en) Mirror image non-volatile memory cell transistor pairs with single poly layer
CN110176460A (zh) 3d存储器件及其制造方法
CA2508810A1 (en) Multi-level memory cell with lateral floating spacers
KR100495892B1 (ko) 비휘발성 반도체 기억장치, 그의 제조 방법 및 그의 동작방법
US7388253B2 (en) Nonvolatile memory
KR101024079B1 (ko) 실리콘 질화물 전하 포획 메모리 장치
CN1971918A (zh) 非易失性半导体存储器及其制造方法
US7733694B2 (en) Nonvolatile semiconductor memory having a floating gate electrode formed within a trench

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121