CN1843026A - 用于自动曝光控制和相关二重抽样的cmos成像 - Google Patents

用于自动曝光控制和相关二重抽样的cmos成像 Download PDF

Info

Publication number
CN1843026A
CN1843026A CNA2004800246148A CN200480024614A CN1843026A CN 1843026 A CN1843026 A CN 1843026A CN A2004800246148 A CNA2004800246148 A CN A2004800246148A CN 200480024614 A CN200480024614 A CN 200480024614A CN 1843026 A CN1843026 A CN 1843026A
Authority
CN
China
Prior art keywords
electrooptical device
electric charge
pixel cell
transistor
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800246148A
Other languages
English (en)
Other versions
CN1843026B (zh
Inventor
H·E·罗德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1843026A publication Critical patent/CN1843026A/zh
Application granted granted Critical
Publication of CN1843026B publication Critical patent/CN1843026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression

Abstract

本发明实施例提供了允许自动照明控制和相关二重抽样操作的像素单元。像素单元包括可被独立读出的第一和第二光电转换器件。例如，第二光电转换器件可以是像素单元的浮动扩散区，带有适用于光电转换的区域和掺杂分布图。图像传感器可包括像素单元阵列，其中的一些或所有的像素单元带有两个光电转换器件；并且可包括用于从像素单元读出信号的外围电路。图像传感器的读出电路可监控由第二光电转换器件生成的电荷，以此确定什么时候读出来自第一光电转换器件的信号。

Description

用于自动曝光控制和相关二重抽样的CMOS成像 与其它申请的交叉引用
[0001]本专利申请要求获得2003年7月2日提出的、序列号为60/483,906、题目为“用于ALC和CDS的CMOS成像”的美国临时专利申请的权益。通过引用将序列号为60/483,906的美国临时专利申请的内容全部结合在此。
技术领域
[0002]本发明涉及成像装置领域，具体地说，本发明涉及能够支持自动照明控制和相关二重抽样操作的改进的像素单元。
技术背景
[0003]典型的传统CMOS成像器电路包括像素单元的焦平面阵列。每个单元包括了用于在阵列衬底的一部分上生成和累积光生电荷的光电转换器件(例如光电栅、光电导体、光电二极管)。与每个像素单元相连的读出电路至少包括输出晶体管，所述输出晶体管接收来自掺杂扩散区的光生电荷并产生通过像素存取晶体管被读出的输出信号。
[0004]一种典型的CMOS成像器像素电路(三-晶体管(3T)像素)包含了将光生电荷提供给扩散区的光电转换器件；使扩散区复位的复位晶体管；栅极连接到扩散区的源极跟随器晶体管，用于产生输出信号；以及选择性地将源极跟随器晶体管与像素阵列的列线相连的行选晶体管。三-晶体管像素单元曾经被用于支持自动照明控制(ALC)操作。ALC被用来控制由像素单元累积的光的量。在3T像素单元中，由光电转换器件累积的电荷可以在光电转换器件复位至预定电压之前被读出。因此，ALC操作可以根据由光电转换器件生成的电荷量确定读出时间，并且响应在特定时刻存在于光电转换器件上的电荷调节由光电转换器件进一步生成的电荷量。
[0005]另一种典型的CMOS成像器像素采用四-晶体管(4T)配置，该配置与3T配置相似，但是利用了转移晶体管，所述的转移晶体管利用门控制从光电转换器件至读出节点(一般指浮动扩散区)的载流子的流动；在4T配置中，源极跟随器晶体管栅极与浮动扩散区相连。
[0006]例如，在给予Rhodes的美国专利No.6,140,630、给予Rhodes的美国专利No.6,376,868、给予Rhodes等人的美国专利No.6,310,366、给予Rhodes的美国专利No.6,326,652、给予Rhodes的美国专利No.6,204,524、以及给予Rhodes的美国专利No.6,333,205中对示范性的CMOS成像电路、及其处理步骤和成像电路的各种CMOS元件的功能的详细说明进行了描述。在这里，通过引用将每个前述所公开的内容全部结合于此。
[0007]图1显示的是包含一个示范性的CMOS 4T像素单元100的半导体晶片片段一部分的示意性的俯视图。CMOS像素单元100通常包括根据入射到像素上的外部的光而生成电荷的光电转换器件120和将光电电荷从器件120转移至读出节点(一般指浮动扩散区110)的转移栅极106。浮动扩散区110电连接到输出源极跟随器晶体管的栅极108。像素单元100还包括带有栅极107、用于在读出信号之前使浮动扩散区110复位至预定电压的复位晶体管；以及带有栅极109、用于根据行选信号将来自源极跟随器晶体管的信号输出至输出端的行选晶体管。像素单元100还包括复位、源极跟随器和行选晶体管的源极/漏极区115。
[0008]图2是沿着线条2-2′得到的图1所示像素单元100的概略的侧面剖视图。如图2所示，示范性的CMOS像素单元100具有作为光电转换器件120的钉扎光电二极管。钉扎光电二极管120与转移晶体管的栅极106相邻并且具有p-n-p构造，该p-n-p构造包含p-型衬底101内的p-型表面层123和n-型光电二极管区122。
[0009]在图1和图2所描述的CMOS像素单元100中，由入射光生成自由电子并使之在n-型光电二极管区122内累积。当栅极106接收到开启转移晶体管的信号时，这种光生电荷被转移至浮动扩散区110。根据栅极108所接收的电压电平，源极跟随器晶体管产生来自转移电荷的输出信号。
[0010]一般，如图2所示，钉扎光电二极管120被暴露于外部光(用箭头187表示)下。像素单元100的其它部分通过比如金属层186而被遮蔽。在钉扎光电二极管120上方形成的结构一般是透明的并且可以包括滤色片185和微透镜180。传统的像素单元100还可以包括在衬底101和光电二极管120上方形成的其它层，比如绝缘和钝化层(图中未显示)。
[0011]图1和2的4T配置优于3T配置。例如，像素单元100能够支持相关二重抽样(CDS)，以此减小噪声并获得更精确的像素信号。对于CDS来说，浮动扩散区110达到的预定电压控制栅极108读出像素复位信号Vrst。然后，通过操作转移栅极106，来自钉扎光电二极管120的光生电荷被转移至浮动扩散区110，并且通过源极跟随器的栅极106读出像素图像信号Vpc1。由此，将Vrst和Vpc1两个值减去，以此减少噪声。另外，4T像素单元100提供了更低的暗电流，这也可以减少噪声。因此，在传统像素单元100中，因为转移栅极106用门控制从钉扎光电二极管120到浮动扩散区110并因此到读出电路的光生电荷的流动，所以不改变钉扎光电二极管120上的电荷是不可能读出光生电荷的。因此，ALC不容易和传统的4T像素单元一起使用。
[0012]拥有测量像素光强级的改进技术、尤其是针对4T像素单元和其它多于四个晶体管的像素单元的测量像素光强级的改进技术是大有益处的。
发明内容
[0013]本发明实施例提供了像素单元和构成包括有两个光电转换器件的像素单元的方法。针对这两个器件，可读出单独的输出信号，使得能够从一个器件读出信号以此确定什么时候从另一个器件读出信号。
[0014]本发明实施例还提供了包含像素单元阵列的图像传感器以及阵列的像素单元。阵列中至少两个像素单元各包含了生成电荷的第一光电转换器件、生成电荷的第二光电转换器件、以及用于读出表示是由第一光电转换器件生成的电荷的信号与表示是由第二光电转换器件生成的电荷的信号的读出电路。还存在有用于监控由第二光电转换器件生成的电荷的电路，该电路可以是或者不是图像传感器的一部分。按照本发明实施例，通过对第二光电转换器件上的电压进行取样，来监控由第二光电转换器件生成的电荷。阵列的像素单元被读出的时间是以第二光电转换器件的取样电压为基础的。
[0015]像素单元内的第二光电转换器件允许自动照明控制(ALC)和相关二重抽样(CDS)操作。另外，按照本发明实施例，采用多个像素单元的图像传感器可执行ALC和CDS操作。
附图说明
[0016]通过下面结合附图对本发明的详细描述，可以更好地理解本发明前述的内容以及其它的方面，其中：
[0017]图1是示范性的传统CMOS像素单元的俯视平面图；
[0018]图2是沿着线2-2′得到的图1所示像素单元的概略的侧面剖视图；
[0019]图3是按照本发明示范实施例的一个像素单元的俯视平面图；
[0020]图4A是按照本发明示范实施例的图3所示像素单元的概略的侧面剖视图；
[0021]图4B是按照本发明示范实施例的图3所示像素单元的概略的侧面剖视图；
[0022]图4C是按照本发明示范实施例的图3所示像素单元的概略的侧面剖视图；
[0023]图5是图3所示像素单元的示意图；
[0024]图6A是在制作的初始阶段、图3所示像素单元的横截面视图；
[0025]图6B-6H是在制作的中间阶段、图3所示像素单元的横截面视图；
[0026]图7是按照本发明实施例的像素单元阵列的框图；
[0027]图8是按照本发明实施例的图像传感器的框图；
[0028]图9A是按照本发明实施例的、在t＝0时刻、图像传感器监控操作的示范性的时序图；
[0029]图9B是按照本发明实施例的、在t＝1时刻、图像传感器监控操作的示范性的时序图；
[0030]图9C是按照本发明实施例的、在t＝2时刻、图像传感器监控操作的示范性的时序图；
[0031]图10A是与图9A所示监控操作相对应的像素单元的势阱图；
[0032]图10B是与图9B所示监控操作相对应的像素单元的势阱图；
[0033]图10C是与图9C所示监控操作相对应的像素单元的势阱图；
[0034]图11是图像传感器读出操作的示范性的时序图；
[0035]图12A是在读出的初始阶段、像素单元的势阱图；
[0036]图12B是在读出的中间阶段、像素单元的势阱图；
[0037]图12C是在读出的中间阶段、像素单元的势阱图；以及
[0038]图13是按照本发明实施例的处理系统的框图。
具体实施方式
[0039]在下面的详细描述中，参考了附图，附图构成其中的一部分并说明了实施本发明的特定实施例。在附图中，相同的附图标记在全部若干视图中描述的是基本相似的部件。这些实施例被充分详细地描述，以此使得本领域那些技术人员能够实施本发明，并且可以了解到：可以利用其它的实施例，并且不背离本发明的精神和范围可进行结构的、逻辑的和电的改变。
[0040]术语“晶片”和“衬底”将被理解为包括硅、绝缘体上的硅(SOI)、或蓝宝石上的硅(SOS)技术、掺杂或无掺杂半导体、由底部半导体基础支撑的硅外延层和其它半导体结构、以及绝缘衬底(如玻璃或石英)。此外，当下面的描述提到“晶片”或“衬底”时，先前的处理步骤可能已经被用来形成底部半导体结构或基础内的区域或结。另外，半导体不必是基于硅的，但是可以是基于硅-锗、锗或砷化镓。
[0041]术语“像素”指包含光电转换器件的像元单元和将电磁辐射转换成电信号的相关晶体管或其它电路。为了说明起见，在这里的图和描述中说明了代表性的像素，并且一般图像传感器中所有像素的制作将以同样的方式同时进行。
[0042]在本发明提供的实施例中，像素单元包括至少两个可被独立地读出的光电转换器件。实施例的像素单元对在具有不止三个晶体管(例如，四-晶体管(4T)像素单元)的像素单元内实现自动照明控制(ALC)尤其有用，该像素单元包括位于第一光电转换器件和浮动扩散区之间的转移栅极。因为第一光电转换器件未直接与源极跟随器晶体管的栅极相连，所以在未改变由第一光电转换器件(如图1和2中的钉扎光电二极管120)存储的电荷的情形下要读出第一器件上的光生电荷是不可能的。尽管4T和其它相似配置的像素单元使得执行相关二重抽样(CDS)成为可能，但是它们也可以干扰ALC。
[0043]现在参看附图，图3是按照本发明示范实施例的CMOS像素单元300的俯视平面图。图4A-4C描述的是按照本发明示范实施例沿线4-4′得到的像素单元300的横截面视图。图5是像素单元300的示意图。
[0044]像素单元300包括根据入射到像素单元300上的外部光生成电荷的第一光电转换器件，示出为钉扎光电二极管320。与钉扎光电二极管320相邻的是第一晶体管的栅极306。在图示中，第一晶体管是用于在每次读出光生电荷时将光生电荷转移至读出节点的转移晶体管。
[0045]读出节点被配置成包括第二光电转换器件，在图示中，它是浮动扩散区330。与传统像素单元的浮动扩散区相比，浮动扩散区330具有被扩大的面积A330。面积A330足够大，以使浮动扩散区330起到了第二光电转换器件的作用。当浮动扩散区330生成电荷时，浮动扩散区330的电压电平可以被监控。正如这里所详细描述的，通过提供第二光电转换器件，像素单元300可支持自动照明控制(ALC)操作以及相关二重抽样(CDS)。
[0046]像素单元300还包括复位、源极跟随器和行选晶体管的各自对应的栅极307、308和309、以及这些晶体管的源极/漏极区315。
[0047]如图4A-4C所示，衬底301可以是p-型衬底。衬底301上有绝缘区，在图中绝缘区被示为浅沟绝缘(STI)区302。与STI区302相邻的是钉扎光电二极管320。钉扎光电二极管320包括位于衬底301表面下的电荷累积区321，在图示中该电荷累积区321是n-型区域。在电荷累积区321的上方为p+表面层323。与钉扎光电二极管320相邻的是转移栅极306。
[0048]在图4A和4B描述的示范实施例中，浮动扩散区330可以是位于衬底301表面下的n-型区域。或者，如图4C所描述的，浮动扩散区330可以是第二钉扎光电二极管335，并且包括位于衬底表面下的n-型区331和位于下面的p+表面层333。在这样的情形中，第二钉扎光电二极管335具有比钉扎光电二极管320的钉扎电压Vpin1更高的钉扎电压Vpin2。为简化起见，在这里，像素单元300的第二光电转换器件主要是指浮动扩散区330。应当了解：提到浮动扩散区330也是指第二光电转换器件，并且更具体地说，是指第二钉扎光电二极管335，除非这样的器件之间的差异在这里被明确地指出。
[0049]如上所述，浮动扩散区330起第二光电转换器件的作用。因此，通过比如像传统像素单元100(图1和2)中的金属层，并未完全与光隔绝。尽管在图4A中未显示金属层，但是应当注意的是：金属层可遮蔽像素单元300的其它部分。如图4A所示，用箭头387表示的光可穿过在衬底301上方形成的像素单元300的部件(如微透镜380和滤色片385)到达浮动扩散区330。在衬底301上方还存在像素单元300的附加层(图中未显示)，所述附加层包括(但不限于)可使光到达浮动扩散区330的绝缘和钝化层。为简化起见，只在图4A中显示了光入口通路；然而，在图4B和4C所示的实施例中，光同样能够分别到达浮动扩散区330或第二钉扎光电二极管335。
[0050]浮动扩散区330与复位晶体管的栅极307相邻，该复位晶体管的源极/漏极区315位于与浮动扩散区330相对的复位栅极307一侧。在图示中，电介质层342位于钉扎光电二极管320、转移栅极306和浮动扩散区330上方；部分位于与浮动扩散区330相邻那一侧的复位栅极307的上方；以及在复位栅极307侧壁的隔片上。
[0051]还存在一个或多个在衬底301内形成的、属于第一导电型(示为p-型)的阱。图4A和4C显示了从衬底301的表面延伸至表面下一定深度、并在复位栅极307、与复位源极/漏极区315相邻的STI区302和转移栅极306的一部分下面延伸的p-阱303。浮动扩散区330(或第二钉扎光电二极管335(图4C))和复位源极/漏极区315位于p-阱303内。
[0052]或者，像素单元300可包括两个或多个p-阱区，例如图4B中所示的区域304a、304b。在图4B的实施例中，p-阱304a位于转移栅极306下面，并从衬底301表面延伸至表面下一定深度。p-阱304b也从衬底301表面延伸至表面下一定深度，并在与复位源极/漏极区315相邻的STI区302和复位栅极307的一部分下面伸展。复位源极/漏极区315在p-阱304b内形成。然而，浮动扩散区330并不在p-阱内形成，因此，浮动扩散区330对红光的响应得到了改进。P-阱304a、304b还可被用来代替图4C的实施例中的p-阱303，以使第二光电二极管335不在p-阱内形成。
[0053]尽管上述示范实施例是结合四-晶体管(4T)像素单元描述的，但是本发明还可具体表现在其它的像素单元设计，包括具有不同数目晶体管的那些像素单元设计。在不受限制的情形下，这样的设计可包括五-晶体管(5T)像素单元或六-晶体管(6T)像素单元。五-晶体管和六-晶体管像素单元与4T像素单元不同之处在于增加了一个或多个晶体管，比如光闸晶体管和/或抗晕光晶体管。另外，本发明不限于具有与第二光电转换器件相连的源极跟随器晶体管栅极的像素单元。因此，可以在像素单元内使用可选的读出电路。
[0054]下面将参考图6A至6H对制作像素单元300的示范实施例进行描述。对这里所描述的任何行为来说，无需按特定的顺序进行，除非是前一种行为的结果在逻辑上需要如此。因此，当按照执行的一般顺序描述下面的行为时，该顺序仅仅是示范性的并且是可以改变的。
[0055]图6A说明的是在制作的初始阶段的像素单元300。说明的衬底301是第一导电型(即p-型)。绝缘区302在衬底301内形成并且被电介质材料所填充。电介质材料可以是氧化物材料，如SiO或SiO2这样的氧化硅；氮氧化物；氮化物材料，如氮化硅；碳化硅；高温聚合物；或者其它适当的电介质材料。如图6A所示，绝缘区302可以是浅沟绝缘(STI)区，并且电介质材料最好是高密度等离子体(HDP)氧化物，具备很高的有效填充狭窄沟道的能力的材料。
[0056]如图6A所示，在衬底301上生长或淀积比如由氧化硅制成的第一绝缘层340a。第一绝缘层340a充当了随后形成的晶体管栅极306和307的栅极氧化物层。接下来，在氧化物层340a的上方淀积导电材料层340b。导电层340b充当了随后形成的晶体管的栅电极。导电层340b可以是被掺杂成第二导电型(如n-型)的多晶硅层。在多晶硅层340b上方淀积第二绝缘层340c。第二绝缘层340c可以由比如氧化物(SiO2)、氮化物(氮化硅)、氮氧化物(氮氧化硅)、ON(氧化物-氮化物)、NO(氮化物-氧化物)、或ONO(氧化物-氮化物-氧化物)构成。
[0057]可以利用传统的淀积方法(其中包括比如化学汽相淀积(CVD)或等离子体化学汽相淀积(PECVD))形成层340a、340b和340c。接着，在层340a、340b和340c上形成图案并进行蚀刻，以此形成图6A所示的多层栅极叠层结构306和307。栅极叠层306是转移晶体管的栅极结构，而栅极叠层307是复位晶体管的栅极结构。
[0058]本发明不限于上述的栅极306和307的结构。可以添加附加层或者可以按照本领域已知的和所期望的那样来改变栅极306和307。例如，硅化物层(图中未显示)可以在栅电极340b和第二绝缘层340c之间形成。硅化物层可以被包括在栅极306和307内或者是图像传感器电路中所有晶体管栅极结构内，并且它可以是硅化钛、硅化钨、硅化钴、硅化钼或硅化钽。这个附加的导电层还可以是阻挡层/折射器金属(例如TiN/W或W/Nx/W)，或者它可以全部由WNx构成。
[0059]如图6B所示，第一导电型的阱(图示中为p-阱303)被植入衬底301。P-阱303在衬底301内形成，并且从转移栅极306下面的一点延伸至位于与转移栅极306相对的复位栅极307一侧的STI区302下面的一点。或者，如图6C所示，两个p-阱304a和304b可以在衬底301内形成：第一p-阱304a可以在转移栅极306下面形成，第二p-阱304b可在复位栅极307下形成并且在位于与转移栅极306相对的复位栅极307一侧的STI区302的下面延伸。可以利用已知的方法形成P-阱303、304a、304b。例如，可在衬底301上方将光刻胶层(图中未显示)形成图案，该光刻胶层在要形成P-阱303、304a、304b的区域上方具有开口。通过光刻胶层的开口可将p-型掺杂剂(如硼)植入衬底。所示的P-阱303、304a、304b被形成为，它们具有的p-型掺杂剂的浓度高于衬底301的邻近部分。
[0060]如图6D所示，为了制作钉扎光电二极管320，第二导电型的掺杂区321被植入衬底301内。所示的掺杂区321为轻掺杂n-型区。可以利用本领域已知的方法形成掺杂区321。例如，可在衬底301上方将光刻胶层(图中未显示)形成图案，该光刻胶层在要形成钉扎光电二极管320的衬底301表面上方有开口。通过开口可将n-型掺杂剂(如磷、砷或锑)植入衬底301。可利用多重植入对区域321的分布图进行剪裁。如果期望的话，可进行倾斜植入以此形成掺杂区321，以便不是以相对于衬底301表面90度的角度实施植入。
[0061]钉扎光电二极管区321位于与复位栅极307相对的转移栅极306一侧并且近似地与转移栅极306的边缘对齐，以此形成用于聚集光生电荷的光敏电荷累积区。
[0062]参看图6B，浮动扩散区330在转移栅极306和复位栅极307之间构成。在衬底301内，可以利用已知的方法将浮动扩散区330形成为第二导电型的掺杂区，图中所示的第二导电型是n-型。如上所述，形成的浮动扩散区具有表面区域，以使浮动扩散区330充当了根据外部入射光生成和累积电荷的第二光电转换器件。
[0063]另一方面，如上所述，浮动扩散区330可替代为第二钉扎光电二极管335，其可按照图6D和6G所述来形成。在这样的情形下，可以在形成钉扎光电二极管320的同时以同样的方式形成第二钉扎光电二极管335。
[0064]图6F描述了氧化层342的形成。图示中，层342是氧化层，但是层342可替代为任何适当的电介质材料，其中包括比如二氧化硅、氮化硅、氮氧化物、ON、NO、ONO或TEOS，可利用本领域已知的方法形成氧化层342。
[0065]如图6G所示，钉扎光电二极管320的掺杂表面层323被植入。掺杂表面层323被掺杂成第一导电型，为示范起见，将其掺杂成p-型。在图示中，掺杂表面层323是高度掺杂的p+表面层。p-型掺杂剂(如硼、铟或任何其它适当的p-型掺杂剂)可用来形成p+表面层323。
[0066]可利用已知的技术形成p+表面层323。例如，可通过光刻胶层上的开口植入p-型离子来形成层323。另一方面，可利用气体源等离子体掺杂处理来形成层323，或者通过从原处的掺杂层或在要形成层323的区域上方淀积的掺杂氧化层将p-型掺杂剂扩散进衬底301来形成层323。
[0067]如图6G所示，干法蚀刻步骤是为了蚀刻部分氧化层342而进行的。氧化层342可被蚀刻，以使剩余部分形成了与浮动扩散区330相对的复位栅极307侧壁上的侧壁隔片，并且形成转移栅极306、光电二极管320、浮动扩散区330和邻近浮动扩散区330的复位栅极307的一部分上方的保护层342。另一方面，氧化层342可以被蚀刻，以使只保留栅极306和307上的侧壁隔片。
[0068]利用已知的方法可以植入复位源极/漏极区315，以此获得图6H所示的结构。源极/漏极区315按第二导电型的区域形成，为示范起见，这个第二导电型为n-型。可使用任何适当的n-型掺杂剂(如磷、砷或锑)来形成源极/漏极区315。
[0069]可使用传统的处理方法完善像素单元300。例如，可形成连接栅极线的绝缘、遮蔽和涂敷金属层以及其它与像素单元300的连接。如上所述，浮动扩散区330充当了第二光电转换器件，因此，像素单元300的结构未能完全遮蔽住光。同样地，整个表面可被比如二氧化硅、BSG、PSG或BPSG构成的钝化层(图中未显示)所覆盖，该钝化层经过CMP被磨平并被蚀刻以此提供接触孔，然后该钝化层被喷涂上金属以此提供触点。传统的导体层和绝缘体层还可被用来使结构互相连接以及将像素单元300连接到外围电路，并且还可构成滤色片385和微透镜380(图4A)。
[0070]虽然上述实施例是和pnp-型光电二极管的形成一起被描述时，但是本发明不限于这些实施例。本发明还适用于其它类型的光电转换器件，如由衬底内np或npn区域形成的光电二极管、光电栅、或光电导体。如果形成的是npn-型光电二极管，则掺杂剂和所有结构的导电型将因此而改变，使得转移和光闸栅极成为PMOS晶体管的一部分而非上述实施例中的NMOS晶体管的一部分。
[0071]如图7所示，像素单元300可以是像素单元阵列777的一部分。在图示中，阵列777的像素单元按行和列来排列。在图7的示例中，像素单元300被显示为行x和列y的一部分。阵列777可具有任何数目的行和列。为简化起见，只有行Rx、Rn、Rw和列Cy、Cz、Cq被明确地描述。x、w、n、y、z和q的值可以如所期望的来选择并且依赖于特定阵列的行和列的总数。
[0072]行Rx、Rn和Rw上的所有像素单元可按照上面连同图6A-6H一起描述的方法来形成。尽管图7中显示了像素单元300的三个非相邻行，但是本发明并不限于像素单元300的具体行的数目或者这样的行的具体配置。因此，像素单元300的行可以是彼此相邻的；并且阵列777的行的任意数目可包括像素单元300，或者阵列的所有像素单元可以是像素单元300。
[0073]图8是按照本发明实施例的一个示范性的CMOS图像传感器888的框图。图像传感器包括上面和图7一起所描述的像素阵列777。
[0074]图像传感器888还包括用于为了读出或监控而选择阵列777的行和列的行选线和列选线。作为对行地址解码器892的响应，行选线可被行驱动器891选择性地激活。作为对列地址解码器897的响应，列选线可被列驱动器893选择性地激活。
[0075]通过定时和控制电路895可操作像素阵列777，该定时控制电路895控制用于为了像素信号读出或监控而选择适当的行和列选线的地址解码器892、897。通过与列驱动器893相关的取样和保持电路(S/H)896可读出像素信号，该取样和保持电路包括一个用于存储像素图像信号(Vpc1)的S/H单元和另一个用于存储与浮动扩散区内光电转换生成的电荷相对应的像素信号(Vpc2)的S/H单元。在按以下描述所操作的像素单元300中，Vpc1代表了在光电二极管320上累积的电荷。
[0076]图像传感器888还包括用于执行ALC操作的ALC电路883。在定时和控制电路895的控制下，ALC电路883监控来自像素单元的Vpc2。为了这个说明，术语“监控”的意思是获得信号Vpc2直至判据被满足。当ALC电路883确定判据已经被满足时，电路883促使读出处理开始。
[0077]ALC电路883可包括峰值(PV)监控电路885和平均值(AV)监控电路884，根据对定时和控制电路895的响应，通过开关886可以选择峰值监控电路885和平均值监控电路884。在根据已经在其浮动扩散区330积累了最大电荷量的监控像素单元确定读出处理(包括Vpc1的读出)的时间的地方，使用峰值监控电路885。可以利用本领域已知的方法来配置电路885。当任何一个监控的像素单元的Vpc2近似等于基准触发电压Vtrigger时，ALC电路883促使定时和控制电路895开始阵列777中所有像素单元的读出处理，包括Vpc1的读出。
[0078]在读出处理的时间是以所有监控的像素单元上的平均累积电荷为基础的地方，使用平均值监控电路884。可以利用本领域已知的方法来配置电路884。在这种情形中，ALC电路883监控来自预定像素单元的信号Vpc2并确定监控的信号的平均值Vavg。当Vavg近似等于Vtrigger时，ALC电路883促使定时和控制电路895开始对阵列777所有像素单元的读出处理。
[0079]尽管ALC电路883是作为图像传感器888的一部分被描述的，但是ALC电路883还可以独立于图像传感器888。在不受限制的情形下，例如ALC电路可以硬件或等效的软件形式被包括在与图像传感器888进行通信的处理器(如CPU)中。
[0080]可以如所期望的来选择Vtrigger的值。例如，可以选择Vtrigger的值，以使得只有当阵列777的像素单元累积的电荷足以生成使成像题材的特征可见的图像时，读出才会发生。换句话说，可以选择Vtrigger，以使得由此生成的图像不是太暗。
[0081]图9A-9C是监控按照本发明示范实施例的图像传感器888的操作的时序图。按照本发明的示范实施例，由行Rx、Rn和Rw上的像素单元300的浮动扩散区330累积的电荷被监控。为简化起见，将关于单个像素单元300来描述监控操作，然而，阵列777的所有被监控的像素单元300都可以按照下面连同图9A-9C一起所描述的方法来操作。
[0082]在监控处理开始之前，用光将待成像的题材照亮。如图9A所示，在时间t＝0时，浮动扩散区330被复位至预定电压(图中用Vdd说明)。为了实现这一点，定时和控制电路895使行选信号(RS)为高脉冲，以此开启行选栅极309；并且还使复位信号为高脉冲，以此开启复位栅极307，这样使得浮动扩散区复位至Vdd。然后，复位信号降低。在几乎同一时间，复位信号升高，定时和控制电路895使取样和保持复位(SHR)信号为高脉冲，以此使取样和保持(S/H)电路896读出表示浮动扩散区330上的电压的电压Vpc2。ALC电路883监控Vpc2。在图9A的示例中，在电荷聚集之前，在时间t＝0处，Vpc2＝Vdd。图10A是t＝0时像素单元300的势阱图示。因为没有电荷生成，钉扎光电二极管320的势阱被描述为空。如图10A所示，当复位栅极处于导通状态时，没有与浮动扩散区330相对应的势阱。
[0083]如图10B所示，在时间t＝1时，复位栅极处于关闭状态，钉扎光电二极管320已经生成电荷量1070，并且浮动扩散区330也已经生成电荷量1071。分别由钉扎光电二极管320和浮动扩散区330生成的电荷量1070、1071依赖于入射到像素单元300上的外部光的量。根据来自定时和控制电路895的信号，如图9B所示，对浮动扩散区330上的电荷1071进行监控。当RS信号和SHR信号为高时，Vpc2被取样并且其大小依赖于电荷1071。
[0084]在峰值监控电路885被使用并且被监控的像素单元的Vpc2没有近似达到Vtrigger值的地方，监控继续并且钉扎光电二极管320上的电荷1070未被读出。在平均值监控电路884被使用并且Vpc2没有近似达到Vtrigger的值的地方，监控继续并且钉扎光电二极管320上的电荷1070未被读出。在图9B和10B的示例中，平均值监控电路884被使用并且Vavg没有近似达到Vtrigger的值，所以监控处理继续。
[0085]如图10C所示，在时间t＝2时，钉扎光电二极管320已经生成电荷量1072，并且浮动扩散区330也已经生成电荷量1073，其中电荷量1072和1073分别大于t＝1时生成的电荷量1070和1071。图9C说明了在时间t＝2时继续的监控处理，该处理与时间t＝1时的相似，除非因为浮动扩散区330上的电荷量1073更大，Vpc2被改变。在图9C和10C的示例中，Vavg近似等于Vtrigger。因此，监控电路884向定时和控制电路895提供信号，表明钉扎光电二极管320上的电荷1072被读出的判据已经满足。作为响应，定时和控制电路895提供用于读出阵列777的所有像素单元的信号。
[0086]阵列777的所有像素单元以相同的方式被逐行读出。为简化起见，下面描述的是单个像素单元的读出，而阵列777中所有像素单元的读出都以相同的方式发生。图11描述的是用于读出像素单元300的示范性的时序图。图12A-12C是说明读出钉扎光电二极管320上的电荷1072的势阱图示。如图11所示，RS信号开启行选晶体管的栅极309。当RS信号为高时，复位信号为高脉冲，从而使得复位晶体管的栅极307开启，以将浮动扩散区330复位至Vdd。如图12A所示，当复位栅极处于导通状态时，没有与浮动扩散区330相对应的势阱。浮动扩散区330上的复位电压被施加到源极跟随器晶体管的栅极上，从而提供了穿过行选晶体管至读出电路的电流。读出电路将电流连接到S/H 896输入端的电压电平Vpc2。使SHR信号也为高脉冲，以此促使S/H 896存储Vpc2。当Vpc2的读出完成后，复位和SHR信号转变为低。
[0087]图12B显示的是浮动扩散区330被复位之后、复位栅极处于关闭状态并且光电二极管320上的光生电荷1072被读出之前的浮动扩散区330的势阱。在光电二极管320上有光生电荷1072，而在浮动扩散区330上无光生电荷。
[0088]在Vpc2被读出后以及在RS信号为高时，使TX信号为高脉冲，以此促使转移栅极306开启转移晶体管，从而使光生电荷1072从光电二极管320流至浮动扩散区330。图12C显示的是光生电荷从钉扎光电二极管320转移至浮动扩散区330时的势阱图示。当转移栅极306处于导通状态时，钉扎光电二极管320和浮动扩散区330之间的势垒降低，并且光生电荷1072移至浮动扩散区330。一旦电荷被移至浮动扩散区330，则TX信号变化到低。
[0089]在RS信号为高时，浮动扩散区330上的光生电荷1072被施加于源极跟随器晶体管的栅极308，以此控制穿过行选晶体管到达读出电路的电流。读出电路将电流连接到S/H 896输入端的电压电平Vpc1。使取样和保持信号(SHS)也为高脉冲，以此促使S/H 896存储Vpc1，从而表明来自光电二极管320的光生电荷1072的量。当Vpc1的读出完成后，RS和SHS信号降低。
[0090]参看图8，针对读出，执行CDS，并且通过差动放大器(AMP)887为每个像素生成差分信号(Vpc2-Vpc1)。应当注意的是：对于CDS操作来说，Vpc2代表的是浮动扩散区330上的复位电压Vdd，而不是光生电荷的电压。差分信号被放大并且通过模拟-数字转换器(ADC)898而被数字化。模拟-数字转换器898将数字化的像素信号提供给能够形成数字图像的图像处理器889。
[0091]图13一般性地说明了按照本发明实施例的、包括有图8所示CMOS图像传感器888的基于处理器的系统1313。基于处理器的系统1313是一个带有数字电路的系统的示范，其中的数字电路可包括CMOS成像器装置。在不受限制的情形下，这样的系统可包括计算机系统、摄像系统、扫描仪、机器视觉、汽车导航、视频电话、监视系统、自动对焦系统、星体跟踪定位器系统、运动检测系统、图像稳定系统和数据压缩系统。值得注意的是，基于处理器的系统1313在用于医疗装置(如内窥镜或药丸摄影机)的摄像系统中尤其有用。
[0092]基于处理器的系统(如计算机系统)一般包括通过总线1312与输入/输出(I/O)装置1310进行通信的中央处理单元(CPU)1314(如微处理器)。从像素阵列生成图像输出的CMOS成像器888也通过总线1312与CPU1314进行通信。基于处理器的系统1313还包括随机存取存储器(RAM)1311，并且可包括通过总线1352与CPU1314进行通信的外围设备(如软盘驱动器1315和压缩光盘(CD)ROM驱动器1316)。CMOS成像器888可以与处理器结合，所述的处理器可以是比如CPU、数字信号处理器或微处理器，并且在单个集成电路或不同于处理器的芯片上可带有或不带存储器。
[0093]虽然已经连同当时已知的优选实施例一起对本发明进行了详细的描述，但是应当很容易地了解到：本发明不受限于所公开的实施例。相反，可以结合迄今为止尚未被描述的、任意数量的变化、变更、置换或等同设置对本发明进行修改，但是所作的修改与本发明的精神和范围相称。

Claims (72)

1.一种像素单元，包含：
第一光电转换器件，其生成电荷；
第二光电转换器件，其生成电荷；以及
读出电路，其提供表示是由所述第一器件生成的电荷的第一读出信号和表示是由所述第二器件生成的电荷的第二读出信号。
2.如权利要求1所述的像素单元，其中所述第一光电转换器件是钉扎光电二极管。
3.如权利要求1所述的像素单元，其中所述第一光电转换器件是np光电二极管、pnp光电二极管、npn光电二极管、光电栅和光电导体中的一个。
4.如权利要求1所述的像素单元，其中所述第二光电转换器件是浮动扩散区。
5.如权利要求1所述的像素单元，其中所述第二光电转换器件是钉扎光电二极管。
6.如权利要求5所述的像素单元，其中所述第一光电转换器件是钉扎光电二极管，并且其中所述第二光电转换器件的钉扎电压比所述第一光电转换器件的钉扎电压高。
7.如权利要求1所述的像素单元，其中所述第二光电转换器件是np光电二极管、pnp光电二极管、npn光电二极管、光电栅和光电导体中的一个。
8.如权利要求1所述的像素单元，还包含具有与所述第一光电转换器件相邻的栅极的晶体管，其中所述第一晶体管是用于确定聚集时间的光闸晶体管或用于将光生电荷转移至所述第二光电转换器件的转移晶体管中的一个。
9.如权利要求8所述的像素单元，其中所述第二光电转换器件与所述晶体管栅极相邻并位于与所述第一光电转换器件相对的所述晶体管栅极的一侧。
10.如权利要求8所述的像素单元，还包含位于所述晶体管栅极下面、所述衬底内的掺杂阱。
11.如权利要求1所述的像素单元，还包含在所述衬底内的至少一个掺杂阱。
12.如权利要求11所述的像素单元，其中所述第二光电转换器件位于所述掺杂阱内。
13.如权利要求11所述的像素单元，其中所述第一光电转换器件不位于所述掺杂阱内。
14.如权利要求11所述的像素单元，其中所述第二光电转换器件不位于所述掺杂阱内。
15.如权利要求14所述的像素单元，其中在所述第一和第二光电转换器件之间存在有掺杂阱。
16.如权利要求1所述的像素单元，还包含与所述第二光电转换器件电连接的晶体管的栅极，其中所述晶体管为输出源极跟随器晶体管。
17.一种像素单元，包含：
第一栅极结构，其控制输出信号；
衬底的第一区域，其被掺杂成根据对光的响应而生成电荷，其中所述第一区域与所述第一栅极结构电连接；
所述衬底的第二区域，其被掺杂成根据对光的响应而生成电荷；
第二栅极结构，其控制电荷在所述第一和第二区域之间转移。
18.如权利要求17所述的像素单元，其中所述第一和第二区域中的至少一个是钉扎光电二极管。
19.如权利要求17所述的像素单元，其中所述第一区域是第二导电型的掺杂区。
20.如权利要求17所述的像素单元，其中所述第二栅极结构是用于确定聚集时间的光闸晶体管或用于将光生电荷转移至所述第一区域的转移晶体管中的一个。
21.如权利要求17所述的像素单元，还包含在所述衬底内的第一导电型的掺杂阱，其中所述第一区域在所述掺杂阱内形成。
22.如权利要求17所述的像素单元，其中所述第一区域与所述第二栅极结构相邻并位于与所述第一区域相对的所述第二栅极结构的一侧。
23.一种像素单元，包含：
钉扎光电二极管，其根据对光的响应而生成电荷；
衬底掺杂区，其根据对光的响应而生成电荷并接收从所述钉扎光电二极管转移的电荷；以及
第二晶体管的第二栅极，其与所述掺杂区电连接。
24.一种像素单元，包含：
第一钉扎光电二极管，其根据对光的响应而生成电荷；
第一晶体管的第一栅极，其与所述第一钉扎光电二极管相邻；
第二钉扎光电二极管，其根据对光的响应而生成电荷并接收从所述第一钉扎光电二极管转移的电荷；以及
第二晶体管的第二栅极，其与所述第二钉扎光电二极管电连接。
25.一种图像传感器，包含：
像素单元阵列，其中至少两个像素单元各包含：
用于生成电荷的第一光电转换器件；
用于生成电荷的第二光电转换器件；以及
读出电路，其提供表示是由所述第一光电转换器件生成的电荷的第一读出信号和表示是由所述第二光电转换器件生成的电荷的第二读出信号。
26.如权利要求25所述的图像传感器，其中所述第一光电转换器件是np光电二极管、pnp光电二极管、npn光电二极管、光电栅和光电导体中的一个。
27.如权利要求25所述的图像传感器，其中所述第二光电转换器件是np光电二极管、pnp光电二极管、npn光电二极管、光电栅和光电导体中的一个。
28.如权利要求25所述的图像传感器，其中所述第一光电转换器件是钉扎光电二极管。
29.如权利要求25所述的图像传感器，其中所述第二光电转换器件是浮动扩散区。
30.如权利要求25所述的图像传感器，其中所述第二光电转换器件是钉扎光电二极管。
31.如权利要求30所述的图像传感器，其中所述第一光电转换器件是钉扎光电二极管，并且其中所述第二光电转换器件的钉扎电压比所述第一光电转换器件的钉扎电压高。
32.如权利要求25所述的图像传感器，还包含与所述第一光电转换器件相邻的晶体管的栅极，其中所述晶体管是用于确定聚集时间的光闸晶体管或用于将光生电荷转移至所述第二光电转换器件的转移晶体管中的一个。
33.如权利要求32所述的图像传感器，其中所述第二光电转换器件与所述晶体管栅极相邻并位于与所述第一光电转换器件相对的所述晶体管栅极的一侧。
34.如权利要求32所述的图像传感器，还包含位于所述晶体管栅极下面、在所述衬底内的掺杂阱。
35.如权利要求25所述的图像传感器，还包含所述衬底内的至少一个掺杂阱。
36.如权利要求35所述的图像传感器，其中所述第二光电转换器件位于所述掺杂阱内。
37.如权利要求35所述的图像传感器，其中所述第一光电转换器件不位于所述掺杂阱内。
38.如权利要求35所述的图像传感器，其中所述第二光电转换器件不位于所述掺杂阱内。
39.如权利要求38所述的图像传感器，其中在所述第一和第二光电转换器件之间存在有掺杂阱。
40.如权利要求25所述的图像传感器，其中所述至少两个像素单元还包含与所述第二光电转换器件电连接的晶体管的栅极，其中所述晶体管为输出源极跟随器晶体管。
41.如权利要求25所述的图像传感器，还包含控制电路，所述控制电路将判据应用于来自所述第二光电转换器件的读出信号直至所述判据被满足，并且在所述判据被满足时促使所述读出电路提供表示是由所述第一光电转换器件生成的电荷的信号。
42.如权利要求25所述的图像传感器，还包含执行相关二重抽样(CDS)操作的CDS电路。
43.一种像素单元阵列，包含：
多个像素单元，其中至少两个像素单元各包含：
第一栅极结构，其控制输出信号；
衬底的第一区域，其被掺杂成根据对光的响应而生成电荷，其中所述第一区域与所述第一栅极结构电连接；
衬底的第二区域，被掺杂成根据对光的响应而生成电荷；
第二栅极结构，其控制电荷在所述第一和第二区域之间转移。
44.一种处理器系统，包含：
处理器；
与所述处理器耦合的图像传感器，所述图像传感器包含像素单元阵列，其中至少两个所述像素单元各包含：
生成电荷的第一光电转换器件；
生成电荷的第二光电转换器件；以及
读出电路，其提供表示是由所述第一光电转换器件生成的电荷的第一读出信号和表示是由所述第二光电转换器件生成的电荷的第二读出信号；以及
控制电路，所述控制电路将判据应用于来自所述第二光电转换器件的读出信号直至所述判据被满足，并且在所述判据被满足时促使所述读出电路提供表示是由所述第一光电转换器件生成的电荷的信号。
45.如权利要求44所述的处理器系统，其中所述图像传感器还包含执行相关二重抽样(CDS)操作的CDS电路。
46.一种集成电路，包含：
衬底；
在所述衬底的表面的像素单元阵列，其中至少一个所述像素单元包含生成电荷的第一光电转换器件，生成电荷的第二光电转换器件，以及提供表示是由所述第一光电转换器件生成的电荷的第一读出信号和表示是由所述第二光电转换器件生成的电荷的第二读出信号的读出电路；以及
控制电路，所述控制电路将判据应用于来自所述第二光电转换器件的读出信号直至所述判据被满足，并且在所述判据被满足时促使所述读出电路提供表示是由所述第一光电转换器件生成的电荷的信号。
47.如权利要求46所述的集成电路，所述集成电路还包含执行相关二重抽样(CDS)操作的CDS电路。
48.一种构成像素单元的方法，所述方法包含：
构成可生成电荷的第一光电转换器件；
构成可生成电荷的第二光电转换器件；以及
构成可提供表示是由所述第一器件生成的电荷的第一读出信号和表示是由所述第二器件生成的电荷的第二读出信号的读出电路。
49.如权利要求48所述的方法，其中所述构成所述第一光电转换器件的行为包含构成np光电二极管、pnp光电二极管、npn光电二极管、光电栅和光电导体中的一个。
50.如权利要求48所述的方法，其中所述构成所述第二光电转换器件的行为包含构成np光电二极管、pnp光电二极管、npn光电二极管、光电栅和光电导体中的一个。
51.如权利要求48所述的方法，其中所述构成所述第一光电转换器件的行为包含构成钉扎光电二极管。
52.如权利要求48所述的方法，其中所述构成所述第二光电转换器件的行为包含构成浮动扩散区。
53.如权利要求48所述的方法，其中所述构成所述第二光电转换器件的行为包含构成钉扎光电二极管。
54.如权利要求53所述的方法，其中所述构成所述第一光电转换器件的行为包含构成钉扎光电二极管，并且还包含将所述第二光电转换器件的钉扎电压设置成比所述第一光电转换器件的钉扎电压高。
55.如权利要求48所述的方法，还包含构成与所述第一光电转换器件相邻的晶体管的栅极，其中所述构成所述晶体管栅极的行为包含构成用于确定聚集时间的光闸晶体管或用于将光生电荷转移至所述第二光电转换器件的转移晶体管其中之一的栅极。
56.如权利要求55所述的方法，其中所述构成所述第二光电转换器件的行为包含构成与所述晶体管栅极相邻并位于与所述第一光电转换器件相对的所述晶体管栅极一侧的所述第二光电转换器件。
57.如权利要求55所述的方法，还包含构成位于所述晶体管栅极下面、在所述衬底内的第一导电型的掺杂阱。
58.如权利要求48所述的方法，还包含在所述衬底内构成至少一个第一导电型的掺杂阱。
59.如权利要求58所述的方法，其中构成所述第二光电转换器件的行为包含在所述掺杂阱内构成所述第二光电转换器件。
60.如权利要求58所述的方法，其中构成所述第一光电转换器件的行为包含在所述掺杂阱外构成所述第一光电转换器件。
61.如权利要求58所述的方法，其中构成所述第二光电转换器件的行为包含在所述掺杂阱外构成所述第二光电转换器件。
62.如权利要求58所述的方法，其中构成至少一个掺杂阱的行为包含在所述第一和第二光电转换器件之间构成所述掺杂阱。
63.如权利要求48所述的方法，还包含构成晶体管栅极，构成所述晶体管栅极的行为包含构成与所述第二光电转换器件电连接的输出源极跟随器晶体管的栅极。
64.一种操作包括有第一和第二光电转换器件的像素单元的方法，所述方法包含：
根据对光的响应，由第一和第二光电转换器件生成电荷；
在所述第一光电转换器件生成电荷的同时，获得表示由所述第二光电转换器件生成的电荷量的读出信号。
65.如权利要求64所述的方法，其中获得表示由所述第二光电转换器件生成的电荷量的读出信号的行为包含监控由所述第二光电转换器件生成的电荷量。
66.如权利要求64所述的方法，还包含：
在读出由所述第一光电转换器件生成的电荷时，将所述第二光电转换器件复位至预定的电压；
读出所述预定电压；
通过操作晶体管的栅极，将所述第一光电转换器件生成的电荷转移至所述第二光电转换器件；以及
从所述第二光电转换器件读出由所述第一光电转换器件生成的电荷。
67.一种操作包括有第一和第二光电转换器件的像素单元的方法，所述方法包括：
将来自所述第一光电转换器件的第一读出信号与基准电压比较；以及
以所述比较行为为基础，获得表示被所述第二光电转换器件接收的光的第二读出信号。
68.一种操作图像传感器的方法，所述方法包含：
根据对像素单元阵列内光的响应而生成电荷，至少两个所述像素单元各包含第一和第二光电转换器件；
获得表示由所述第二光电转换器件生成的电荷的信号；
将判据应用于所述信号；
确定什么时候所述判据被满足；以及
当所述判据被满足时，读出由所述第一光电转换器件生成的电荷。
69.如权利要求68所述的方法，其中应用所述判据的行为包含将所述信号与基准电压相比；以及其中所述确定什么时候所述判据被满足的行为包含确定什么时候任一个所述信号近似等于所述基准电压。
70.如权利要求68所述的方法，其中应用所述判据的行为包含将所述信号与基准电压相比，以及其中确定什么时候所述判据被满足的行为包含确定什么时候所述信号的平均值近似等于所述基准电压。
71.如权利要求68所述方法，其中多个像素单元为阵列的一部分，其中所述像素单元被布置在多个行和多列上，其中生成电荷的行为包含在至少两行上的每个像素单元内通过第一和第二光电转换器件生成电荷，以及其中监控由所述第二光电转换器件累积的电荷的行为包含监控由至少两行内所有像素单元的所述第二光电转换器件累积的电荷。
72.如权利要求68所述的方法，其中读出由所述多个像素单元生成的电荷的行为包含：
将所有第二光电转换器件复位至预定的电压；
从每个第二光电转换器件读出所述预定的电压；
通过操作晶体管的栅极，在同一像素单元内将每个第一光电转换器件累积的电荷转移至所述第二光电转换器件；以及
从每个第二光电转换器件读出由每个第一光电转换器件累积的电荷。
CN2004800246148A 2003-07-02 2004-06-30 用于自动曝光控制和相关二重抽样的cmos成像 Active CN1843026B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US48390603P 2003-07-02 2003-07-02
US60/483,906 2003-07-02
US10/689,635 2003-10-02
US10/689,635 US7105793B2 (en) 2003-07-02 2003-10-22 CMOS pixels for ALC and CDS and methods of forming the same
PCT/US2004/020930 WO2005006738A1 (en) 2003-07-02 2004-06-30 Cmos imaging for automatic exposure control and correlated double sampling

Publications (2)

Publication Number Publication Date
CN1843026A true CN1843026A (zh) 2006-10-04
CN1843026B CN1843026B (zh) 2010-12-22

Family

ID=33555638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800246148A Active CN1843026B (zh) 2003-07-02 2004-06-30 用于自动曝光控制和相关二重抽样的cmos成像

Country Status (6)

Country Link
US (3) US7105793B2 (zh)
EP (1) EP1649685B1 (zh)
JP (1) JP2007529145A (zh)
KR (1) KR100762614B1 (zh)
CN (1) CN1843026B (zh)
WO (1) WO2005006738A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330577B (zh) * 2008-08-01 2010-04-07 李斌桥 可变换工作模式的cmos图像传感器
CN101615621B (zh) * 2008-06-27 2012-06-27 索尼株式会社 固体摄像装置和电子装置
CN109819184A (zh) * 2017-12-21 2019-05-28 思特威(上海)电子科技有限公司 图像传感器及减少图像传感器固定图像噪声的方法
CN112291490A (zh) * 2019-07-24 2021-01-29 半导体元件工业有限责任公司 成像系统及生成具有降低的暗电流噪声的图像信号的方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879340B1 (en) * 1998-08-19 2005-04-12 Micron Technology Inc. CMOS imager with integrated non-volatile memory
JP3965049B2 (ja) * 2001-12-21 2007-08-22 浜松ホトニクス株式会社 撮像装置
US7105793B2 (en) * 2003-07-02 2006-09-12 Micron Technology, Inc. CMOS pixels for ALC and CDS and methods of forming the same
US7115855B2 (en) * 2003-09-05 2006-10-03 Micron Technology, Inc. Image sensor having pinned floating diffusion diode
KR100855957B1 (ko) * 2004-02-09 2008-09-02 삼성전자주식회사 화면 주변부의 밝기를 보상하는 고체 촬상 소자 및 그구동 방법
US7332703B2 (en) * 2004-03-22 2008-02-19 Micron Technology, Inc. Imaging structure including a pixel with multiple signal readout circuits and methods of operation for imaging structure
KR100649019B1 (ko) * 2004-08-11 2006-11-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조 방법
US8072520B2 (en) * 2004-08-30 2011-12-06 Micron Technology, Inc. Dual pinned diode pixel with shutter
JP4703163B2 (ja) * 2004-10-19 2011-06-15 株式会社東芝 固体撮像装置
KR100621561B1 (ko) * 2004-11-05 2006-09-19 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US7432543B2 (en) * 2004-12-03 2008-10-07 Omnivision Technologies, Inc. Image sensor pixel having photodiode with indium pinning layer
US7348651B2 (en) * 2004-12-09 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pinned photodiode fabricated with shallow trench isolation
JP4674894B2 (ja) * 2004-12-28 2011-04-20 パナソニック株式会社 固体撮像装置及びその製造方法
US7518645B2 (en) * 2005-01-06 2009-04-14 Goodrich Corp. CMOS active pixel sensor with improved dynamic range and method of operation
US7551059B2 (en) * 2005-01-06 2009-06-23 Goodrich Corporation Hybrid infrared detector array and CMOS readout integrated circuit with improved dynamic range
US7616231B2 (en) * 2005-01-06 2009-11-10 Goodrich Corporation CMOS active pixel sensor with improved dynamic range and method of operation for object motion detection
KR100674957B1 (ko) * 2005-02-23 2007-01-26 삼성전자주식회사 임의의 서브-샘플링 레이트로 아날로그 신호를 평균화하여서브-샘플링하는 고체 촬상 소자 및 그 구동 방법
US20070035649A1 (en) * 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
US7636115B2 (en) * 2005-08-11 2009-12-22 Aptina Imaging Corporation High dynamic range imaging device using multiple pixel cells
GB2429864B (en) 2005-09-01 2008-09-24 Micron Technology Inc Method and apparatus providing pixel array having automatic light control pixels and image capture pixels
US7427734B2 (en) * 2005-10-18 2008-09-23 Digital Imaging Systems Gmbh Multiple photosensor pixel
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
US20080117317A1 (en) * 2006-11-17 2008-05-22 Ray Alan Mentzer Dim row suppression system and method for active pixel sensor arrays
AT504582B1 (de) * 2006-11-23 2008-12-15 Arc Austrian Res Centers Gmbh Verfahren zur generierung eines bildes in elektronischer form, bildelement für einen bildsensor zur generierung eines bildes sowie bildsensor
US8184190B2 (en) * 2006-11-28 2012-05-22 Youliza, Gehts B.V. Limited Liability Company Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels
US7675093B2 (en) * 2006-11-28 2010-03-09 Micron Technology, Inc. Antiblooming imaging apparatus, system, and methods
US8013920B2 (en) * 2006-12-01 2011-09-06 Youliza, Gehts B.V. Limited Liability Company Imaging system for creating an image of an object
KR100853793B1 (ko) * 2006-12-29 2008-08-25 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP5584982B2 (ja) * 2009-02-09 2014-09-10 ソニー株式会社 固体撮像素子およびカメラシステム
US7879639B2 (en) * 2007-04-13 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device to reduce dark current in image sensors
US8045028B1 (en) * 2007-04-23 2011-10-25 On Semiconductor Trading Ltd. Six transistor (6T) pixel architecture
US7755121B2 (en) * 2007-08-23 2010-07-13 Aptina Imaging Corp. Imagers, apparatuses and systems utilizing pixels with improved optical resolution and methods of operating the same
US8253810B2 (en) * 2007-12-05 2012-08-28 Aptina Imaging Corporation Method, apparatus and system for image stabilization using a single pixel array
US20090224343A1 (en) * 2008-03-06 2009-09-10 Micron Technology, Inc. Methods of forming imager devices, imager devices configured for back side illumination, and systems including the same
US8048708B2 (en) * 2008-06-25 2011-11-01 Micron Technology, Inc. Method and apparatus providing an imager module with a permanent carrier
US8389319B2 (en) * 2009-07-31 2013-03-05 Sri International SOI-based CMOS imagers employing flash gate/chemisorption processing
JP2011242261A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 放射線検出器
JP2014013852A (ja) * 2012-07-05 2014-01-23 Sony Corp リニアセンサ、撮像素子、および電子機器
US9438826B2 (en) * 2012-12-20 2016-09-06 Rambus Inc. Pixel structure and reset scheme
US10128296B2 (en) * 2013-07-08 2018-11-13 BAE Systems Imaging Solutions Inc. Imaging array with improved dynamic range utilizing parasitic photodiodes
US9412782B2 (en) 2013-07-08 2016-08-09 BAE Systems Imaging Solutions Inc. Imaging array with improved dynamic range utilizing parasitic photodiodes within floating diffusion nodes of pixels
US9319613B2 (en) * 2013-12-05 2016-04-19 Omnivision Technologies, Inc. Image sensor having NMOS source follower with P-type doping in polysilicon gate
KR102426677B1 (ko) * 2015-03-09 2022-07-28 삼성전자주식회사 오프셋 및 잡음이 감소되는 차분 증폭기 및 이벤트에 기반한 비전 센서
JP6623594B2 (ja) * 2015-07-22 2019-12-25 セイコーエプソン株式会社 固体撮像素子及びその製造方法
EP3466053A4 (en) * 2016-05-31 2020-01-22 BAE Systems Imaging Solutions Inc. PHOTODETECTOR DESIGNED TO PROVIDE ADDITIONAL COLOR INFORMATION
US10939046B2 (en) * 2017-11-30 2021-03-02 BAE Systems Imaging Solutions Inc. LED flicker mitigation for motion pictures

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119279A (ja) 1982-01-07 1983-07-15 Canon Inc 蓄積型光電変換装置
JP2514314B2 (ja) * 1983-04-22 1996-07-10 旭光学工業株式会社 蓄積型光電変換器の蓄積時間制御方法および装置
JPS6074878A (ja) * 1983-09-30 1985-04-27 Canon Inc 光電変換器の蓄積時間補正装置
JPS62230269A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 電子スチルカメラ
JP2977060B2 (ja) * 1992-01-29 1999-11-10 オリンパス光学工業株式会社 固体撮像装置及びその制御方法
US5814803A (en) * 1994-12-23 1998-09-29 Spectra-Physics Scanning Systems, Inc. Image reader with multi-focus lens
JP3031606B2 (ja) * 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
JP4356121B2 (ja) 1998-03-18 2009-11-04 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
US6459077B1 (en) * 1998-09-15 2002-10-01 Dalsa, Inc. Bucket brigade TDI photodiode sensor
US6140630A (en) 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
WO2000078034A2 (en) 1999-06-15 2000-12-21 Photobit Corporation Dual sensitivity image sensor
US6376868B1 (en) 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
US6710804B1 (en) * 2000-01-18 2004-03-23 Eastman Kodak Company CMOS active pixel image sensor with extended dynamic range and sensitivity
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
JP3658278B2 (ja) * 2000-05-16 2005-06-08 キヤノン株式会社 固体撮像装置およびそれを用いた固体撮像システム
US6759641B1 (en) * 2000-09-27 2004-07-06 Rockwell Scientific Licensing, Llc Imager with adjustable resolution
JP4204210B2 (ja) * 2001-08-29 2009-01-07 株式会社リコー Ｐｌｌ回路
US6777661B2 (en) * 2002-03-15 2004-08-17 Eastman Kodak Company Interlined charge-coupled device having an extended dynamic range
US7105793B2 (en) * 2003-07-02 2006-09-12 Micron Technology, Inc. CMOS pixels for ALC and CDS and methods of forming the same
US7115855B2 (en) * 2003-09-05 2006-10-03 Micron Technology, Inc. Image sensor having pinned floating diffusion diode
US7238977B2 (en) * 2004-08-19 2007-07-03 Micron Technology, Inc. Wide dynamic range sensor having a pinned diode with multiple pinned voltages

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615621B (zh) * 2008-06-27 2012-06-27 索尼株式会社 固体摄像装置和电子装置
CN101330577B (zh) * 2008-08-01 2010-04-07 李斌桥 可变换工作模式的cmos图像传感器
CN109819184A (zh) * 2017-12-21 2019-05-28 思特威(上海)电子科技有限公司 图像传感器及减少图像传感器固定图像噪声的方法
CN109819184B (zh) * 2017-12-21 2021-08-17 思特威(上海)电子科技股份有限公司 图像传感器及减少图像传感器固定图像噪声的方法
CN112291490A (zh) * 2019-07-24 2021-01-29 半导体元件工业有限责任公司 成像系统及生成具有降低的暗电流噪声的图像信号的方法
CN112291490B (zh) * 2019-07-24 2024-04-05 半导体元件工业有限责任公司 成像系统及使用图像像素生成具有降低的暗电流噪声的图像信号的方法

Also Published As

Publication number Publication date
US7105793B2 (en) 2006-09-12
WO2005006738A1 (en) 2005-01-20
US7312431B2 (en) 2007-12-25
JP2007529145A (ja) 2007-10-18
US20070029469A1 (en) 2007-02-08
KR20060030890A (ko) 2006-04-11
US20060060753A1 (en) 2006-03-23
EP1649685B1 (en) 2014-01-22
EP1649685A1 (en) 2006-04-26
US20050001143A1 (en) 2005-01-06
US7642497B2 (en) 2010-01-05
KR100762614B1 (ko) 2007-10-01
CN1843026B (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
CN1843026B (zh) 用于自动曝光控制和相关二重抽样的cmos成像
US7238544B2 (en) Imaging with gate controlled charge storage
US6858460B2 (en) Retrograde well structure for a CMOS imager
US7842523B2 (en) Buried conductor for imagers
US6967121B2 (en) Buried channel CMOS imager and method of forming same
US7723140B2 (en) Pixel cell with a controlled output signal knee characteristic response
KR20070051306A (ko) 어레이 트랜지스터에 대하여 에피택셜 ＳｉＣ 및/또는카보네이트 채널을 갖는 저 암전류 이미지 센서
KR20080019231A (ko) 안티-블루밍 절연을 가진 컬러 픽셀 및 형성 방법
JP2008543057A (ja) Ｃｍｏｓイメージャのための分離プロセス及び構造
JP2009534836A (ja) ブルーミングおよびクロストークからのダーク基準列とダーク基準行の保護を改良するｎウェル障壁画素
US6686220B2 (en) Retrograde well structure for a CMOS imager

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: APTINA DIGITAL IMAGING HOLDINGS INC.

Free format text: FORMER OWNER: MICROMETER TECHNOLOGY CO., LTD.

Effective date: 20100525

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: IDAHO, U.S.A. TO: CAYMAN ISLANDS

TA01 Transfer of patent application right

Effective date of registration: 20100525

Address after: Cayman Islands

Applicant after: Micron Technology Inc.

Address before: Idaho

Applicant before: Micron Technology, INC.

C14 Grant of patent or utility model
GR01 Patent grant