CN1855309A - 非易失性存储装置的编程校验方法 - Google Patents

Abstract

一种用于编程非易失性存储装置的方法，该方法包括将第一编程校验电压应用到第一字线上以便确定与第一字线相关的存储单元是否已经编程成功。第二编程校验电压被应用到第二字线上以便确定与第二字线相关的存储单元是否已经编程成功。第二编程校验电压不同于第一编程校验电压。第一和第二字线与同一字线开关单元相关。

Description

非易失性存储装置的编程校验方法

技术领域

本发明涉及一种编程非易失性存储装置的方法。更特别地，本发明涉及一种编程校验方法。

背景技术

通常，对能够电可编程和电可擦除并且不需要每隔一定时间重写数据的更新功能的非易失性存储装置的需求日益增加。术语“编程(program)”指的是将数据写入存储单元的操作。

为了提升存储装置的集成度，已开发了一种NAND闪存装置，在该装置中多个存储单元串行连接(即，一种邻近的单元共享漏极或源极的结构)以形成列串(string)。与NOR闪存装置不同，NAND闪存装置是顺序读取信息的存储器。

传统的NAND闪存装置中被编程单元(或编程单元)的阈值电压(Vt)分布至少部分地决定该装置的性能，例如，读取边距(read margin)。编程单元的阈值电压(Vt)由特定NAND闪存装置的递增步阶脉冲编程(ISPP)控制。更特别地，在具有多级单元的NAND闪存装置中，编程单元的阈值电压(Vt)分布是决定该装置性能的重要因素之一。

图1示出常规NAND闪存装置的存储单元阵列。在这样的NAND闪存装置中，如果使用ISPP，则由于背景图像相关性(BPD)效应和干扰效应，列串中的单元MC0到MC31可具有稍有差异的阈值电压(Vt)。这会引起存储单元阈值电压(即，阈值电压差异)分布的加宽。增加存储器单元之间的阈值电压差异可以降低单级单元或多级单元中的读取边距，并且也可以对边距周期(margin in-cycling)和保持特性(retention characteristics)产生不利影响。

图2示出使用ISSP的编程单元的阈值电压分布的曲线图。

参考图2，最后被编程的字线WL31的编程单元MC31不受干扰单元阈值电压的影响(存取单元的阈值电压根据邻近单元的阈值电压畸变的状态)。因此，可以理解的是，字线WL31的编程单元MC31具有与那些剩余编程单元MC0到MC30不同的区域上的阈值电压分布。因此，较大地改变了列串中的编程单元MC0到MC31的阈值电压；即，这些单元具有大约1.4V的阈值电压分布。

发明内容

本发明涉及一种编程非易失性存储装置的方法。本发明的实施例涉及通过将不同的编程校验电压应用到不同的字线组而减少编程单元之间的阈值电压分布。在一个实施例中，最后被编程的字线(第一组)应用一不同于应用到其他字线(第二组)上的编程校验电压。

根据本发明的典型实施例，提供一种非易失性存储装置的编程校验方法，该存储装置包括与N(N是自然数)条字线分别相连的存储单元，该编程校验方法包括以下步骤：(a)通过将第一电压应用到N条字线的第一字线上将数据编写入与相应字线相连的存储单元中，以便编程与第一字线相关的存储单元；(b)确定第一字线是否是与最后的字线对应的第N字线；(c)如果确定第一字线不是第N字线，通过将第一编程校验电压应用到第一字线上来确定编程是成功还是失败；(d)如果在步骤(c)确定编程已经成功，选择第二字线以便将数据编写入与第二字线相关的存储单元中；以及(e)如果在步骤(b)确定第一字线是第N字线，通过将第二编程校验电压应用到步骤(b)中的第一字线上来确定该编程是成功还是失败。

在一个实施例中，用于编程非易失性存储装置的方法包括将第一编程校验电压应用到第一字线上以便确定与第一字线相关的存储单元是否已被编程成功。第二编程校验电压被应用到第二字线上以便确定与第二字线相关的存储单元是否已被编程成功。第二编程校验电压不同于第一编程校验电压。第一和第二字线与同一字线开关装置相关。

附图说明

利用附图说明本发明的实施例，附图中相同的标记表示相同或类似的部件，其中：

图1示出常规NAND闪存装置的存储单元块；

图2是显示图1所示的NAND闪存装置的编程单元阈值电压分布的曲线图；

图3是根据本发明的一个实施例显示NAND闪存装置的框图，在该装置中能够缩小存储单元的阈值电压分布；

图4是根据本发明的一个实施例说明NAND闪存装置的编程校验方法的流程图；以及

图5是根据一个实施例显示NAND闪存装置的编程单元阈值电压分布的曲线图。

具体实施方式

在下文的详细说明中，为了说明的目的仅显示和描述本发明的某一典型实施例。如本领域普通技术人员了解的那样，在不脱离本发明的精神或范围的情况下，可以各种不同的方式修改所描述的实施例。因此，附图和说明书实际上被看作是说明性的而不是限制性的。同样的附图标记指明同样的元件。

图3是根据本发明的一个实施例显示NAND闪存装置的框图，在该装置中能够缩小存储单元的阈值电压分布。

参考图3，NAND闪存装置包括存储单元块110，字线开关单元120，行译码器130，编程校验电压选择单元140，编程校验电压发生器150，地址译码器160以及页缓冲器170。

参考图3，存储单元块110包括存储单元MC，源极选择晶体管SST以及漏极选择晶体管DST。每个用作漏极的位线BL1到BLn连接到漏极选择晶体管DST上。漏极选择线DSL连接到用于选择所给的存储单元列串的多个漏极选择晶体管上。用作源极的公共源极线CSL连接到源极选择晶体管SST上。选择这些源极选择晶体管以便选择所希望的存储单元列串。

根据实施例，在漏极选择晶体管DST与源极选择晶体管SST之间串联的存储单元MC的数量可以是16、32或64个。图3示出具有32个存储单元的列串，并且N为32。存储单元(例如，MC1)可由字线WL1控制并形成一个页面。在图3中示出了32个页面。

编程校验电压发生器150使用微分放大器(未示出)和电阻器(未示出)产生多个不同的编程校验电压(例如，0.8V、1.0V以及1.2V)。将这些不同的电压应用到不同的字线组上。每组可具有一个或多个字线。

1.2V的编程校验电压被应用到最后编程的字线WL31上。也就是说，在单元块中的所有其他存储单元被编程之后编程与字线WL31相连的存储单元。0.8V或1.0V的编程校验电压被应用到其他的字线WL0到WL30上。

编程校验电压选择单元140从地址译码器160接收字线地址并将编程校验电压传递到字线开关单元120以将该电压应用到选中的字线上。

响应行译码器130的输出信号，字线开关单元120将编程校验电压应用到选中的字线上。

在本实施例中，为了保证编程速度，使用ISPP通过将编程电压应用到字线WL0到WL31上而将数据编写到存储单元MC0到MC31中。为了消除留在字线WL31上的干扰效应，该字线WL31被应用一与应用到字线WL0到WL30上的电平不同的编程校验电压。结果，大大消除了单元MC31的干扰效应，并且单元MC31被提供与其他单元MC0到MC30实质相同的阈值电压。因此，缩小了单元块中存储单元的阈值电压分布。

图4是根据一个实施例说明编程校验方法的流程图。该方法可利用图3示出的NAND闪存装置实现。

参考图4，通过将编程电压应用到32条字线的第一条字线上(例如，WL0)将数据编写到与对应字线WL0相连的存储单元中(步骤S11)。通常编程电压比编程校验电压大得多。例如，本实施例中编程电压为18伏特，但在其他的实施例中可以是不同的。

然后确定第一字线WL0是否是最后被编程的字线(步骤S12)。在本实施例中，每个列串具有32个存储单元，因此最后的字线是单元MC31。如果确定第一字线WL0不是最后的字线，那么通过将第一编程校验电压(例如，0.8V或1.0V)应用到第一字线上来确定编程是否已经成功(步骤S13)。

如果已确定编程没有成功，那么返回到步骤S11通过应用编程电压来重新编程与第一字线WL0相关的存储单元。这一次稍微增加编程电压，例如，比先前应用的编程电压多0.5伏特。也就是说，第二次尝试中18.5伏特被用作编程电压。在其他实施例中编程电压的增加可以不同。例如，在多级单元装置中编程电压的增加大约可以是0.2伏特。

此后，通过将第一编程校验电压(例如，0.8V或1.0V)应用到第一字线上再次确定编程是否已经成功(步骤S13)。如果确定没有成功，那么重复上述步骤直到确定该编程已经成功，也就是，每次尝试后编程电压增加一给定量(例如，0.5V)。

一旦在步骤S13中确定编程成功，下一个或第二字线WL1的地址被选中(步骤S14)。在本实施例中，这是通过将第一字线的地址加1而实现的。一旦第二字线被选中则过程返回到步骤S11，以致第二字线WL1被应用编程电压，并且与第二字线WL1相关的存储单元可以被编程。

过程进入步骤S12，在该步骤中确定字线WL1是否是最后的字线(例如，WL31)。重复步骤S11到S14直到选中的字线是最后的字线WL31。在步骤S12，如果所选中的字线被确定是最后的字线，那么通过将第二编程校验电压(例如，1.2V)应用到字线上来确定编程是否已经成功(步骤S15)。

如果在步骤S15中确定编程已经成功，那么过程返回到步骤S11。字线WL31被应用增加的编程电压，例如，18.5。然后通过将第二编程校验电压应用到字线WL31上来再次确定编程是否已经成功。重复这些步骤直到确定编程已经成功。每一次编程尝试后编程电压增加一给定值。

一旦在步骤S15中确定编程已经成功，终止该操作。

在一个实施例中，1伏特编程校验电压被应用到字线WL0到WL30上，1.2伏特的编程校验电压被应用到字线WL31上。

在另一个实施例中，0.8伏特的编程校验电压被应用到字线WL0到WL30上，而1.2伏特的编程校验电压被应用到字线WL31上。

通过向最后的字线WL31应用具有不同于应用到字线WL0到WL30的编程校验电压的编程校验电压而获得图5所示的编程单元的阈值电压分布。

从图5能够看到，当使用传统的编程校验电压方法时，存储单元的阈值电压分布范围是1.4V，相反当使用根据本发明实施例的编程校验电压方法时，存储单元的阈值电压分布范围缩小到1.2V。当使用根据本发明的另一个实施例的编程校验电压方法时，阈值电压分布的范围缩小到约1V。

如上所述，根据本发明的实施例，编程单元的阈值电压分布范围能够变窄。因此，由于能保证芯片的读取边距，能增加产量并且同样能提升健壮性和可靠性。

利用典型实施例已在上文描述了该发明。本领域的普通技术人员能够理解的是，本发明不限定到所公开的实施例。在不脱离本发明范围的情况下可以修改或改变上面公开的实施例。本发明的范围将由附加的权利要求解释。

Claims (18)

1、一种用于编程包括多个存储单元的非易失性存储装置的方法，该方法包括：

(a)将第一电压应用到第一字线上以便编程与第一字线相关的多个存储单元，第一字线是与存储单元块连接的字线开关单元中的字线之一，该字线开关单元具有N条字线，每条字线与多个存储单元相关；

(b)确定第一字线是否是字线开关单元中的第N字线，第N字线是提供的最靠近漏极选择线的字线；

(c)如果确定第一字线不是第N字线，将第一编程校验电压应用到第一字线上以便确定该编程是否已经成功；

(d)如果在步骤(c)中确定该编程已经成功，将第一电压应用到字线开关单元中的第二字线上以便编程与第二字线相关的多个存储单元；以及

(e)如果在步骤(b)中确定第一字线是第N字线，将第二编程校验电压应用到第一字线上以便确定该编程是否已经成功。

2、如权利要求1所要求的方法，进一步包括：

(f)确定第二字线是否是字线开关单元中的第N字线；以及

(g)如果确定第二字线是第N字线，将第二编程校验电压应用到第二字线上以便确定该编程是否已经成功。

3、如权利要求1所要求的方法，进一步包括：

如果确定第一字线未被成功编程，将第二电压应用到第一字线上以便重新编程与第一字线相关的存储单元，第二电压高于第一电压。

4、如权利要求1所要求的方法，进一步包括：

如果在步骤(e)中确定编程未成功，将第二电压应用到第一字线以便重新编程与第二字线相关的存储单元，第二电压高于第一电压。

5、如权利要求1所要求的方法，其中第二编程校验电压高于第一编程校验电压。

6、如权利要求1所要求的方法，其中第二编程校验电压约为1.2V，而第一编程校验电压约为1V或更少。

7、如权利要求6所要求的方法，其中第一编程校验电压是1.0V、0.8V、或更少。

8、如权利要求1所要求的方法，其中与第一字线相关的存储单元是多级单元或单级单元。

9、如权利要求1所要求的方法，其中该非易失性装置是NAND闪存装置。

10、一种用于编程非易失性存储装置的方法，该方法包括：

将第一编程校验电压应用到第一字线上以便确定与第一字线相关的存储单元是否已经编程成功；以及

将第二编程校验电压应用到第二字线上以便确定与第二字线相关的存储单元是否已经编程成功，第二编程校验电压不同于第一编程校验电压，

其中第一和第二字线与同一字线开关单元相关。

11、权利要求10的方法，其中该非易失性存储装置是NAND闪存装置，第一和第二字线被提供在源极选择线和漏极选择线之间。

12、权利要求11的方法，其中N条字线与字线开关单元相关并且第二字线是第N字线。

13、权利要求11的方法，其中该字线开关单元与至少16条字线相关并且第二字线是与该漏极选择线最接近的字线。

14、权利要求13的方法，其中第一编程校验电压低于第二编程校验电压。

15、权利要求11的方法，其中第一和第二字线与该非易失性存储装置中的给定单元块相关，其中至少两个不同的编程校验电压被应用到与该给定单元块相关的多条字线上以便确定该给定单元块的存储单元是否已被成功编程。

16、权利要求15的方法，其中第一编程校验电压为1V、0.8V，或更少，而第二编程校验电压为1.2V。

17、权利要求15的方法，其中使用至少两个不同的编程校验电压来降低给定单元块中存储单元的阈值电压差异。

18、权利要求15的方法，其中通过使用递增步阶脉冲编程(ISPP)技术来控制存储单元的阈值电压(Vt)。

Images