CN1855311A - 移位寄存器,显示器件和电子设备 - Google Patents

移位寄存器,显示器件和电子设备 Download PDF

Info

Publication number
CN1855311A
CN1855311A CNA2006100752028A CN200610075202A CN1855311A CN 1855311 A CN1855311 A CN 1855311A CN A2006100752028 A CNA2006100752028 A CN A2006100752028A CN 200610075202 A CN200610075202 A CN 200610075202A CN 1855311 A CN1855311 A CN 1855311A
Authority
CN
China
Prior art keywords
phase inverter
control phase
level
clock control
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100752028A
Other languages
English (en)
Other versions
CN1855311B (zh
Inventor
纳光明
安西彩
佐藤瑞季
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1855311A publication Critical patent/CN1855311A/zh
Application granted granted Critical
Publication of CN1855311B publication Critical patent/CN1855311B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Abstract

本发明提供一种移位寄存器，该移位寄存器能够在没有提供电平移位部分的情况下顺利地工作。在第(2n－1)级的第一时钟控制反相器根据前一级的第一输出、在前一级的第二时钟控制反相器的输出、以及第一CK信号来工作；在第(2n－1)级的第二时钟控制反相器根据前一级的第二输出、在第(2n－1)级的第一时钟控制反相器的输出、以及第一CK信号来工作；第一输出和第二输出的其中一个等于VDD的电势，并且另一个等于VSS的电势；在第2n级的第一CK信号工作，第(2n－1)级的第三输出、第二时钟控制反相器的输出以及第二CK信号；在第2n级的第二时钟控制反相器根据第(2n－1)级的第四输出、在第2n级的第一时钟控制反相器的输出、以及第二CK信号来工作；第三输出和第四输出的其中一个等于VDD的电势，以及另一个等于VSS的电势，并且第二CK信号是第一CK信号的反相信号，以及CK信号的幅度小于电源电势。

Description

移位寄存器，显示器件和电子设备
技术领域
本发明涉及移位寄存器，其每一个移位寄存器包括作为单元电路的时钟控制反相器。
背景技术
近年来，由于对便携式设备的要求的增长，诸如液晶显示器件或发光器件之类的显示器件已被积极研究。特别是，使用晶体管的像素和驱动电路(下文称为内电路)由绝缘体上多晶半导体形成的集成技术已被积极研究，因为该技术非常有利于微型化和低功耗。形成在绝缘体上方的内电路通过FPC等连接到控制器IC(下文称为外电路)等，并且该操作是可控的。
内电路的电源电势通常为大约10V，而构成外电路的IC准备了具有约3V幅度的信号，因为与内电路相比该IC在更低的电源电势下工作。存在移位寄存器，其中电平移位部分设置在每一级中以便使用这种具有约3V幅度的信号正确地操作内电路(例如，参考1：日本专利公开物No.2000-339985公报(pp.3-6))。
在如图9A和9B所示的常规寄存器的时钟控制反相器中，在具有比高电势电源(VDD)和低电势电源(VSS)之间的电势差小的幅度的信号输入到n沟道晶体管(其源极连接到VSS)的栅极以及p沟道晶体管(其源极连接到VDD)的栅极的情况下，当n沟道晶体管导通时，需要关断的p沟道晶体管由于该晶体管的阈值而不能完全关断，并且直通电流从VDD流到VSS，这会导致错误操作。
发明内容
当电平移位在内电路中执行时，产生一些问题，例如由于延迟或减弱的波形，驱动电路的占用面积增加、频率特性降低。而且，如参考1所描述的，当使用电流驱动型移位寄存器时，有必要抑制相邻TFT之间的TFT特性波动。相反，当电平移位器设置在外电路中时，产生一些问题，例如由于诸如IC的部件数目、移位寄存器的制造成本和功耗的增加，器件铸造的总尺寸增加。因此，优选的是使用具有小幅度而没有电平移位的信号。
本发明是鉴于上述问题产生的。本发明的目的是通过提供移位寄存器实现器件铸造的微型化并降低制造成本和功耗，该移位寄存器能够在没有在外电路中设置任何电平移位器的情况下顺利地工作。另外，根据本发明，能够顺利工作的该移位寄存器能够在没有在内电路中设置任何电平移位器的情况下获得以解决这类问题，即时钟信号的波形被延迟和减弱以及设置在内电路中的电源线的电压下降。并且，本发明的另一目的是实现内电路中驱动电路所占用的面积的减小、功耗降低、以及高频操作。
另外，晶体管的阈值电压由于由所用衬底或制造工艺的不同引起的栅绝缘膜的膜厚度、栅极长度和栅极宽度等的波动而波动，由此有时阈值电压值可能与预期值不同。在这种情况下，当具有小幅度的信号用于使用两个逻辑电平1和0的数字电路中时，存在晶体管由于阈值电压的波动影响而不正确工作的情况。
因此，本发明的目的是提供能够通过降低变化对晶体管特性的影响来正确工作的移位寄存器。鉴于上述问题，本发明提供能够在没有提供电平移位部分的情况下使用小幅度信号顺利地工作的移位寄存器。
本发明的一个特征是包括在m个级(m是任意整数，m≥2)的寄存器的移位寄存器，每个寄存器包括第一时钟控制反相器和第二时钟控制反相器；其中在第(2n-1)级(n是任意整数，m≥2n≥2)的第一时钟控制反相器根据在第(2n-2)级的寄存器的第一输出、在第(2n-1)级的第二时钟控制反相器的输出、以及第一时钟信号来工作；其中在第(2n-1)级的第二时钟控制反相器根据在第(2n-2)级的寄存器的第二输出、在第(2n-1)级的第一时钟控制反相器的输出、以及第一时钟信号来工作；其中第一输出和第二输出中的一个等于高电势电源的电势，并且另一个等于低电势电源的电势；其中在第2n级(n是任意整数，m≥2n≥2)的第一时钟控制反相器根据在第(2n-1)级的寄存器的第三输出、在第2n级的第二时钟控制反相器的输出、以及第二时钟信号来工作；其中在第2n级(n是任意整数，m≥2n≥2)的第二时钟控制反相器根据在第(2n-1)级的寄存器的第四输出、在第2n级的第一时钟控制反相器的输出、以及第二时钟信号来工作；其中第三输出和第四输出中的一个等于高电势电源的电势，并且另一个等于低电势电源的电势；其中第二时钟信号是第一时钟信号的反相信号；以及其中第一时钟信号和第二信号的幅度都小于高电势电源和低电势电源之间的电势差。
本发明的一个特征是包括在m个级(m是任意整数，m≥2)的寄存器的移位寄存器，每个寄存器包括第一时钟控制反相器和第二时钟控制反相器，其中第一时钟信号从第一时钟信号线输入到第(2n-1)级(n是任意整数，m≥2n≥2)的第二时钟控制反相器和第一时钟控制反相器中；第一输出被输入到第(2n-1)级的第一时钟控制反相器中；第二输出被输入到第(2n-1)级的第二时钟控制反相器中；第一输出和第二输出中的一个是第(2n-2)级的第一时钟控制反相器的输出，另一个是第(2n-2)级的第二时钟控制反相器的输出，一个设置在高电平，并且另一个设置在低电平；根据第一输出、第(2n-1)级的第二时钟控制反相器的输出和第一时钟信号，高电势电源或低电势电源的电势从第(2n-1)级的第一时钟控制反相器输出；根据第二输出、第(2n-1)级的第一时钟控制反相器的输出和第一时钟信号，高电势电源或低电势电源的电势从第(2n-1)级的第二时钟控制反相器输出；第二时钟信号从第二时钟信号线输入到第2n级(n是任意整数，m≥2n≥2)的第一时钟控制反相器和第2n级的第二时钟控制反相器中；第三输出被输入到第2n级的第一时钟控制反相器中，第四输出被输入到第2n级的第二时钟控制反相器中；第三输出和第四输出中的一个是第(2n-1)级的第一时钟控制反相器的输出，并且另一个是第(2n-1)级的第二时钟控制反相器的输出；根据第三输出、第2n级的第二时钟控制反相器的输出和第二时钟信号，高电势电源或低电势电源的电势从第2n级的第一时钟控制反相器输出；根据第四输出、第2n级的第一时钟控制反相器的输出和第二时钟信号，高电势电源或低电势电源的电势从第2n级的第二时钟控制反相器输出；以及第二时钟信号是第一时钟信号的反相信号。
本发明的一个特征是包括在m个级(m是任意整数，m≥2)的寄存器的移位寄存器，每个寄存器包括第一时钟控制反相器和第二时钟控制反相器，其中第一时钟控制反相器具有第一输入端子、第二输入端子、第三输入端子和第一输出端子；第二时钟控制反相器具有第四输入端子、第五输入端子、第六输入端子和第二输出端子；第一时钟控制反相器和第二时钟控制反相器都连接到高电势电源和低电势电源；第一输出端子根据第二输入端子的电势输出高电势电源的电势或低电势电源的电势；第二输出端子根据第五输入端子的电势输出高电势电源的电势或低电势电源的电势；在第(2n-1)级(n是任意整数，m≥2n≥2)的第一时钟控制反相器的第一输出端子连接到在第(2n-1)级的第二时钟控制反相器的第五输入端子和第2n级中的第二时钟控制反相器的第四输入端子；在第(2n-1)级的第二时钟控制反相器的第二输出端子连接到在第(2n-1)级的第一时钟控制反相器的第二输入端子和在第2n级的第一时钟控制反相器的第一输入端子；在第(2n-1)级的第一时钟控制反相器的第三输入端子和在第(2n-1)级的第二时钟控制反相器的第六输入端子连接到第一时钟信号线上；在第2n级的第一时钟控制反相器的第三输入端子和在第2n级的第二时钟控制反相器的第六输入端子连接到第二时钟信号线上；第一时钟信号线的电势和第二时钟信号线的电势周期性地波动；同时一个时钟信号线具有高电平电势，另一个时钟信号线具有低电平电势；在第(2n-1)级，当第一输入端子的电势是高电平并且第四输入端子的电势是低电平时，第一时钟信号线的电势从高电平变成低电平；低电势电源的电势从第一输出端子输出，并且高电势电源的电势从第二输出端子输出；当第一输入端子的电势是低电平并且第四输入端子的电势是高电平时，第一时钟信号线的电势从高电平转换成低电平，高电势电源的电势从第一输出端子输出，并且与低电势电源的电势相等的电势从第二输出端子输出；在第2n级，在第一输入端子具有高电平电势并且第四输入端子具有低电平电势的情况下，当第二时钟信号线的电势从高电平变成低电平时，低电势电源的电势从第一输出端子输出，并且高电势电源的电势从第二输出端子输出。在第一输入端子的电势处于低电平并且第四输入端子的电势处于高电平的情况下，当第二时钟信号线的电势从高电平转换成低电平时，高电势电源的电势从第一输出端子输出，同时，低电势电源的电势从第二输出端子输出。
本发明的一个特征是包括在m个级(m是任意整数，m≥2)的寄存器的移位寄存器，每个寄存器包括第一时钟控制反相器和第二时钟控制反相器，其中第一时钟控制反相器具有第一输入端子、第二输入端子、第三输入端子和第一输出端子；第二时钟控制反相器具有第四输入端子、第五输入端子、第六输入端子和第二输出端子；第一时钟控制反相器和第二时钟控制反相器都连接到高电势电源和低电势电源；第一输出端子根据第二输入端子的电势输出高电势电源的电势或低电势电源的电势；第二输出端子根据第五输入端子的电势输出高电势电源的电势或低电势电源的电势；在第(2n-1)级(n是任意整数，m≥2n≥2)的第一时钟控制反相器的第一输出端子连接到在第(2n-1)级的第二时钟控制反相器的第五输入端子和第2n级中的第一时钟控制反相器的第一输入端子；在第(2n-1)级的第二时钟控制反相器的第二输出端子连接到在第(2n-1)级的第一时钟控制反相器的第二输入端子和在第2n级的第二时钟控制反相器的第四输入端子；在第(2n-1)级的第一时钟控制反相器的第三输入端子和在第(2n-1)级的第二时钟控制反相器的第六输入端子连接到第一时钟信号线上；在第2n级的第一时钟控制反相器的第三输入端子和在第2n级的第二时钟控制反相器的第六输入端子连接到第二时钟信号线上；第一时钟信号线的电势和第二时钟信号线的电势周期性地波动；同时一个时钟信号线具有高电平电势，另一个时钟信号线具有低电平电势；在第(2n-1)级，当第一输入端子的电势是高电平并且第四输入端子的电势是低电平时，第一时钟信号线的电势从高电平变成低电平；与低电势电源的电势相等的电势从第一输出端子输出，并且与高电势电源的电势相等的电势从第二输出端子输出；当第一输入端子的电势是低电平并且第四输入端子的电势是高电平时，第一时钟信号线的电势从高电平变成低电平，高电势电源的电势从第一输出端子输出，并且与低电势电源的电势相等的电势从第二输出端子输出；在第2n级，在第一输入端子具有高电平电势并且第四输入端子具有低电平电势的情况下，当第二时钟信号线的电势从高电平变成低电平时，与低电势电源的电势相等的电势从第一输出端子输出，并且高电势电源的电势从第二输出端子输出。在第一输入端子的电势处于低电平并且第四输入端子的电势处于高电平的情况下，当第二时钟信号线的电势从高电平转换成低电平时，高电势电源的电势从第一输出端子输出，同时，低电势电源的电势从第二输出端子输出。
除此之外，一个晶体管中所包括的两个电极的每一个用作源极或漏极。就这两个电极来说，其中哪一个用作源极或漏极根据在这两个电极之间产生的电势差来确定。因此，在这两个电极之间产生的电势关系(哪个电势较高或较低)通过驱动该晶体管来改变，任一个电极都可用作源极或漏极。
通过实施本发明，可以提供能够在没有提供特定电平移位部分的情况下工作的移位寄存器，移位寄存器在衬底上的占用面积可以减小。通过实施本发明，可以提供移位寄存器，该移位寄存器能够通过使用经由设置在寄存器中的两个时钟控制反相器中的一个输出的高电势电源的电势来关断另一个时钟控制反相器中所包含的p沟道晶体管。除此之外，本发明的移位寄存器能够通过每一个在输入具有比高电势电源和低电势电源之间的电势差更小的幅度的时钟信号的情况下，将时钟信号的低电平上的电势和低电势电源的电势设置为相等来关断n沟道晶体管。通过这种方式关断晶体管，能够减少每个晶体管中的非预期的直通电流。通过实施本发明，经由设置在寄存器中的两个时钟控制反相器中的一个输出的低电势电源的电势用于关断另一个时钟控制反相器中所包括的n沟道晶体管。除此之外，本发明的移位寄存器能够通过在输入具有比高电势电源和低电势电源之间的电势差更小的幅度的时钟信号的情况下，将时钟信号的高电平上的电势和高电势电源的电势设置为相等来关断p沟道晶体管。通过这种方式关断晶体管，能够减少每个晶体管中的非预期的直通电流。
附图说明
图1示出根据本发明的一个方面的移位寄存器；
图2示出根据本发明的一个方面的移位寄存器；
图3A和3B示出根据本发明的一个方面的移位寄存器；
图4示出根据本发明的一个方面的移位寄存器；
图5A和5B示出根据本发明的一个方面的移位寄存器；
图6示出根据本发明的一个方面的移位寄存器；
图7A～7C示出包括根据本发明的一个方面的移位寄存器的显示器；
图8A～8H每一个示出能够借助包括根据本发明的一个方面的移位寄存器的电路来工作的电子设备；以及
图9A和9B每一个示出常规技术。
具体实施方式
实施例模式1
图1是示出本发明的移位寄存器的一种模式的电路图。在图1中，示出第(2n-1)级(n是任意整数，m是移位寄存器中所设置的总级数，m≥2n≥2)的寄存器101和第2n级的寄存器102。寄存器101包括第一时钟控制反相器111和第二时钟控制反相器112，以及寄存器102包括第一时钟控制反相器113和第二时钟控制反相器114。这些时钟控制反相器每一个都连接到高电势电源VDD和低电势电源VSS。
第一时钟控制反相器111具有输入端子A1、输出端子B1、输入端子C1、和输入端子D1；第二时钟控制反相器112具有输入端子A2、输出端子B2、输入端子C2、和输入端子D2；第一时钟控制反相器113具有输入端子A3、输出端子B3、输入端子C3、和输入端子D3；以及第二时钟控制反相器114具有输入端子A4、输出端子B4、输入端子C4、和输入端子D4。在寄存器101中，输入端子D1和D2连接到第一时钟信号线121上，而在寄存器102中，输入端子D3和D4连接到第二时钟信号线122上。寄存器101和寄存器102在这一点上是互不相同的；然而，除了这一点之外它们具有相同的结构。寄存器101的各个端子A1、A2、B1、B2、C1、C2、D1、和D2分别对应于寄存器102的各个端子A3、A4、B3、B4、C3、C4、D3、和D4。
在第一时钟控制反相器111中，输入端子A1电连接到在第(2n-2)级的寄存器中所包括的第二时钟控制反相器的输出端子，并且输出端子B1电连接到在第2n级的寄存器中所包括的第二时钟控制反相器114的输入端子A4。除此之外，在第一时钟控制反相器113中，输出端子B3电连接到在第(2n+1)级的寄存器中所包括的第二时钟控制反相器的输入端子。
除此之外，在第二时钟控制反相器112中，输入端子A2电连接到在第(2n-2)级的寄存器中所包括的第一时钟控制反相器的输出端子，并且输出端子B2电连接到在第2n级的寄存器中所包括的第一时钟控制反相器113的输入端子A3。除此之外，在第二时钟控制反相器114中，输出端子B4电连接到在第(2n+1)级的寄存器中所包括的第一时钟控制反相器的输入端子。
此外，在寄存器101中，第一时钟控制反相器111的输出端子B1电连接到第二时钟控制反相器112的输入端子C2，并且第二时钟控制反相器112的输出端子B2电连接到第一时钟控制反相器111的输入端子C1。
在寄存器102中，第一时钟控制反相器113的输出端子B3电连接到第二时钟控制反相器114的输入端子C4，并且第二时钟控制反相器114的输出端子B4电连接到第一时钟控制反相器113的输入端子C3。
应当注意，从第一和第二时钟信号线121和122输入的时钟信号的电平在每个信号线中交替转换，并且处于高电平的信号从这些时钟信号线中的一个输入，而处于低电平的信号从另一个时钟信号线输入。
这里描述了寄存器101和102的驱动。在寄存器101中，当第一时钟控制反相器111的输入端子A1的电势是高电平并且第二时钟控制反相器112的输入端子A2的电势是低电平时，将要通过输入端子D1和D2从第一时钟信号线121输入到第一时钟控制反相器111和第二时钟控制反相器112中的每一个的第一时钟信号从低电平转换成高电平。此时，低电势电源VSS的电势通过输出端子B1从第一时钟控制反相器111输出，同时，高电势电源VDD的电势通过输出端子B2从第二时钟控制反相器112输出。换句话说，第二时钟控制反相器112的输入端子C2的电势和第二时钟控制反相器114的输入端子A4的电势的每一个都是低电平，并且第一时钟控制反相器111的输入端子C1的电势和第一时钟控制反相器113的输入端子A3的电势的每一个都是高电平。
这样，在第一时钟控制反相器111的输出端子B1的电势和第二时钟控制反相器112的输出端子B2的电势的电平改变之后，输出端子B1和输入端子A4的电势保持在低电平，并且输出端子B2和输入端子A3的电势保持在高电平。当输出端子B1、输入端子A4、输出端子B2、和输入端子A3的电势以这种方式保持时，输入端子A1的电势从高电平变成低电平，输入端子A2的电势从低电平变成高电平，以及第一时钟信号从高电平变成低电平。
当输入端子A1具有低电平电势并且输入端子A2具有高电平电势时，第一时钟信号从低电平转换成高电平。然后，高电势电源VDD的电势通过输出端子B1从第一时钟控制反相器111输出，同时，低电势电源VSS的电势通过输出端子B2从第二时钟控制反相器112输出。换句话说，第二时钟控制反相器112的输入端子C2和第二时钟控制反相器114的输入端子A4的电势的每一个都是高电平，并且第一时钟控制反相器111的输入端子C1和第一时钟控制反相器113的输入端子A3的电势的每一个都是低电平。这样，第一时钟控制反相器111的输出端子B1和第二时钟控制反相器112的输出端子B2的电势电平再次改变。
寄存器102根据输入端子A3和A4的电势、以及第二时钟信号来工作，该第二时钟信号将通过输入端子D3和D4从第二时钟信号线122输入到第一时钟控制反相器113和第二时钟控制反相器114中。而且，如同在寄存器101中的那样，在寄存器102中，在第二时钟信号(在寄存器102中，第二信号代替第一信号被输入)从低电平变成高电平的同时，输出端子B3和B4的电势电平改变。这里，第二时钟信号比第一时钟信号延迟了半个周期，由此寄存器102在半个周期延迟的情况下以与寄存器101相同的方式工作。
移位寄存器根据上述每个寄存器的操作来工作。注意，对寄存器101、102、以及在寄存器101和102中所包括的第一时钟控制反相器111、113和第二时钟控制反相器112、114的电路不存在特别限定，只要它们可以按照上述来工作即可。
上述移位寄存器在没有提供电平移位部分的情况下顺利地工作。因此，可以减小驱动电路在衬底上的占用面积并能够有效地利用衬底的表面。除此之外，上述移位寄存器能够在几乎不受阈值变化等影响的情况下顺利地工作，即使当时钟信号的幅度小于电源电压的电势时。
实施例模式2
图2示出显示本发明的移位寄存器的一种模式的电路图。图2的电路图与图1的电路图的不同之处在于输入端子A1、A2、A3、A4和输出端子B1、B2、B3、B4的连接。在图2中，示出在第(2n-1)级(n是任意整数，m是移位寄存器中所设置的总级数，m≥2n≥2)的寄存器201和在第2n级的寄存器202。寄存器201包括第一时钟控制反相器211和第二时钟控制反相器212，以及寄存器202包括第一时钟控制反相器213和第二时钟控制反相器214。这些时钟控制反相器的每一个都连接到高电势电源VDD和低电势电源VSS。
第一时钟控制反相器211具有输入端子A1、输出端子B1、输入端子C1、和输入端子D1；第二时钟控制反相器212具有输入端子A2、输出端子B2、输入端子C2、和输入端子D2；第一时钟控制反相器213具有输入端子A3、输出端子B3、输入端子C3、和输入端子D3；以及第二时钟控制反相器214具有输入端子A4、输出端子B4、输入端子C4、和输入端子D4。在寄存器201中，输入端子D1和D2连接到第一时钟信号线221上，而在寄存器202中，输入端子D3和D4连接到第二时钟信号线222上。寄存器201和寄存器202在这一点上是互不相同的；然而，除了这一点之外它们具有相同的结构。寄存器201的各个端子A1、A2、B1、B2、C1、C2、D1、D2分别对应于寄存器202的各个端子A3、A4、B3、B4、C3、C4、D3、D4。
在第一时钟控制反相器211中，输入端子A1电连接到在第(2n-2)级的寄存器中所包括的第一时钟控制反相器的输出端子，并且输出端子B1电连接到在第2n级的寄存器中所包括的第一时钟控制反相器213的输入端子A3。除此之外，在第一时钟控制反相器213中，输出端子B3电连接到在第(2n+1)级的寄存器中所包括的第一时钟控制反相器的输入端子。这样，在每一级中所包括的第一时钟控制反相器电连接到在相邻级所包括的第一时钟控制反相器。
除此之外，在第二时钟控制反相器212中，输入端子A2电连接到在第(2n-2)级的寄存器中所包括的第二时钟控制反相器的输出端子，并且输出端子B2电连接到在第2n级的寄存器中所包括的第二时钟控制反相器214的输入端子A4。另外，在第二时钟控制反相器214中，输出端子B4电连接到在第(2n+1)级的寄存器中所包括的第二时钟控制反相器的输入端子。这样，在每一级中所包括的第二时钟控制反相器电连接到在相邻级所包括的第二时钟控制反相器。
此外，在寄存器201中，第一时钟控制反相器211的输出端子B1电连接到第二时钟控制反相器212的输入端子C2，并且第二时钟控制反相器212的输出端子B2电连接到第一时钟控制反相器211的输入端子C1。
在寄存器202中，第一时钟控制反相器213的输出端子B3电连接到第二时钟控制反相器214的输入端子C4，并且第二时钟控制反相器214的输出端子B4电连接到第一时钟控制反相器213的输入端子C3。
应当注意，从第一和第二时钟信号线221和222输入的时钟信号的电平在每个信号线中交替转换，并且处于高电平的信号从这些时钟信号线中的一个输入，而处于低电平的信号从另一个时钟信号线输入。
这里描述了寄存器201和202的驱动。在寄存器201中，当第一时钟控制反相器211的输入端子A1的电势是高电平并且第二时钟控制反相器212的输入端子A2的电势是低电平时，将通过输入端子D1和D2从第一时钟信号线221输入到第一时钟控制反相器211和第二时钟控制反相器212中的每一个的第一时钟信号从低电平转换成高电平。此时，低电势电源VSS的电势通过输出端子B1从第一时钟控制反相器211输出，同时，高电势电源VDD的电势通过输出端子B2从第二时钟控制反相器212输出。换句话说，第二时钟控制反相器212的输入端子C2的电势和第一时钟控制反相器213的输入端子A3的电势的每一个都是低电平，并且第一时钟控制反相器211的输入端子C1的电势和第二时钟控制反相器214的输入端子A4的电势的每一个都是高电平。
这样，在第一时钟控制反相器211的输出端子B1的电势和第二时钟控制反相器212的输出端子B2的电势的电平改变之后，输出端子B1和输入端子A3的电势保持在低电平，并且输出端子B2和输入端子A4的电势保持在高电平。当输出端子B1、输入端子A3、输出端子B2、和输入端子A4的电势这样保持时，输入端子A1的电势从高电平变成低电平，输入端子A2的电势从低电平变成高电平，以及第一时钟信号从高电平变成低电平。
当输入端子A1具有低电平电势并且输入端子A2具有高电平电势时，第一时钟信号从低电平转换成高电平。然后，高电势电源VDD的电势通过输出端子B1从第一时钟控制反相器211输出，同时，低电势电源VSS的电势通过输出端子B2从第二时钟控制反相器212输出。换句话说，第二时钟控制反相器212的输入端子C2和第一时钟控制反相器213的输入端子A3的电势的每一个都是高电平，并且第一时钟控制反相器211的输入端子C1和第二时钟控制反相器214的输入端子A4的电势的每一个都是低电平。这样，第一时钟控制反相器211的输出端子B1和第二时钟控制反相器212的输出端子B2的电势电平再次改变。
寄存器202根据输入端子A3和A4的电势、以及第二时钟信号来工作，该第二时钟信号将通过输入端子D3和D4从第二时钟信号线222输入到第一时钟控制反相器213和第二时钟控制反相器214中。而且，如同在寄存器201中的那样，在寄存器202中，在第二时钟信号(在寄存器202中，第二信号代替第一信号被输入)从低电平变成高电平的同时，输出端子B3和B4的电势电平改变。这里，第二时钟信号比第一时钟信号延迟了半个周期，由此寄存器202在半个周期延迟的情况下以与寄存器201相同的方式工作。
移位寄存器根据上述每个寄存器的操作来工作。注意，对寄存器201、202、以及在寄存器201和202中所包括的第一时钟控制反相器211、213和第二时钟控制反相器212、214的电路不存在特别限定，只要它们可以按照上述来工作即可。
上述移位寄存器能够在没有提供电平移位部分的情况下顺利地工作。因此，可以减小驱动电路在衬底上的占用面积并能够有效地利用衬底的表面。除此之外，上述移位寄存器能够在几乎不受阈值变化等影响的情况下顺利地工作，即使当时钟信号的幅度小于电源电压的电势时。
实施例模式3
在实施例模式3中，参考图5A和5B描述了实施例模式1中描述的移位寄存器中所包括的每个寄存器的具体结构，举例说明了时钟控制反相器的结构。对第一时钟信号、高电势电源VDD、和低电势电源VSS不存在特别限定；然而，为了清楚地描述起见，这里第一时钟信号的处于高电平的信号是例如3V且处于低电平的信号是例如0V。除此之外，高电势电源(VDD)是例如7V且低电势电源(VSS)是例如0V。在图5A和5B中，虚线所围绕的第一时钟控制反相器50对应于实施例模式1的第一时钟控制反相器111，并且虚线所围绕的第二时钟控制反相器60对应于实施例模式1的第二时钟控制反相器112。
第一时钟控制反相器50包括串联连接的晶体管51～54，以及第二时钟控制反相器60包括串联连接的晶体管61～64。晶体管51、52、61、和62是p沟道晶体管，而晶体管53、54、63、和64是n沟道晶体管。这样，在该实施例模式中，第一时钟控制反相器50和第二时钟控制反相器60的每一个包括其中两个是p沟道晶体管以及两个是n沟道晶体管的四个晶体管。
晶体管51的栅极电连接到第二时钟控制反相器60的输出端子B2，第一时钟控制反相器50的输出端子B1电连接到晶体管61的栅极，晶体管52的栅极和晶体管53的栅极的每一个都电连接到输入端子A1，以及晶体管62和63的栅极的每一个都电连接到输入端子A2。另外，时钟信号线连接到晶体管54和64的栅极，并且第一时钟信号CK输入到此处(注意，在第2n级的寄存器的情况下，这些栅极连接到具有不同于第一时钟信号线的电势电平的第二时钟信号线上，而不是连接到第一时钟信号线上)。高电势电源(在下文为VDD)输入到晶体管51和61的源极，并且低电势电源(在下文为VSS)输入到晶体管54和64的源极。
参考图5B的时序图来描述具有如图5A所示的结构的寄存器的操作。在图5B中，时钟信号的半周期用T表示，并解释了周期T1～T4的操作。在图5B中，A1表示输入端子A1处的电势，并且A2表示输入端子A2处的电势。除此之外，CK表示第一时钟信号，且CKB表示第二时钟信号。OUT表示输出端子B2处的电势，且OUTB表示输出端子B1处的电势。应当注意，在图5A所示的电路图中，CKB不是输入，但图5B所示是这样的，以至于能够阐明输入到在其它级的寄存器的各时钟信号的电势关系。
在周期T1中，输入端子A1的电势等于VDD的电势(例如7V)，以及输入端子A2的电势等于VSS的电势(例如0V)。由于第一时钟信号CK是低电平(例如0V)，因此晶体管52关断，晶体管54关断，并且在第一时钟控制反相器50中，VDD的电势或VSS的电势没有输出到输出端子B1。此时，输出端子B1保持周期T1的前一周期中的电势，并且与VDD的电势相等的电势输入到晶体管61的栅极。由于晶体管62导通，而晶体管61、63和64关断，因此没有电势从VSS和VDD输出到第二时钟控制反相器60的输出端子B2，并且在周期T1的前一周期中的电势保持在输出端子B1。
周期从周期T1移到周期T2，输入端子A1的电势等于VDD的电势，并且输入端子A2的电势等于VSS的电势，在这种状态下，第一时钟信号CK变成高电平(3V)。然后，晶体管54由关断变成导通，并且输出端子B1的电势等于VSS的电势。另外，当与VSS的电势相等的电势输入到晶体管61的栅极时，晶体管61和62导通，由此，输出端子B2的电势变成等于VDD的电势。
在周期T3中，输入端子A1的电势等于VSS的电势，输入端子A2的电势等于VDD的电势，并且CK是低电平。如同在周期T1中的那样，VDD和VSS的电势并没有输出到第一时钟控制反相器50的输出端子B1和第二时钟控制反相器60的输出端子B2。由此，在周期T2中的电势保持在输出端子B2中，并变成等于VDD的电势。
周期从周期T3移到周期T4，并且第一时钟信号CK变成高电平。然后，晶体管64由关断变成导通，并且输出端子B2的电势等于VSS的电势。
这样，当第一时钟信号CK是高电平时，确定第一时钟控制反相器50和第二时钟控制反相器60的输出。除此之外，当VDD和VSS的电势没有输出到第一和第二时钟控制反相器的输出端子时，第一和第二时钟控制反相器的输出端子保持前一周期中的电势。如刚才所描述的，可以保持每一个输出端子的电势；然而，还可以另外提供保持电路以保持电势。
即使当时钟信号的幅度小于高电势电源和低电势电源之间的电势差(在下文为电源电压)时，具有这样的结构的移位寄存器也能够顺利地工作。
关于上述移位寄存器，描述了第一时钟信号的低电平电势与低电势电源的电势相等情况的操作；然而，寄存器可以通过使第一时钟信号的高电平电势与高电势电源的电势相等来工作。在那种情况下，如图6所示，寄存器可以具有这样的电路构造，其中第一时钟信号输入到p沟道晶体管51和61的栅极，n沟道晶体管54的栅极连接到输出端子B2，并且n沟道晶体管64的栅极连接到输出端子B1。
实施例模式4
参考图3A和3B描述了包括具有不同于实施例模式3中所解释的结构的结构的时钟控制反相器的本发明的移位寄存器模式。对第二时钟信号、高电势电源VDD、和低电势电源VSS不存在特别限定；然而，为了清楚地描述起见，这里第二时钟信号的处于高电平的信号是3V且低电平信号是0V。除此之外，高电势电源(VDD)是7V且低电势电源(VSS)是0V。在图3A和3B中，虚线所围绕的第一时钟控制反相器10对应实施例模式2的第一时钟控制反相器213，和虚线所围绕的第二时钟控制反相器20对应实施例模式2的第二时钟控制反相器214。
该实施例模式的移位寄存器包括图3A的电路图所示的多个寄存器。第一时钟控制反相器10包括晶体管11、12、13a、14a、15a、和16a，以及第二时钟控制反相器20包括晶体管21、22、13b、14b、15b、和16b。这里，晶体管11、13a、16a、21、13b、和16b是p沟道晶体管，而晶体管12、14a、15a、22、14b、和15b是n沟道晶体管。晶体管13a和晶体管14a串联连接，并且这两个晶体管的栅极都连接到输入端子A3。除此之外，晶体管13a的源极电连接到高电势电源VDD。晶体管13a的漏极除了电连接到晶体管14a之外还电连接到晶体管11的栅极。晶体管15a和晶体管16a串联连接，并且这两个晶体管的栅极都连接到输入端子A3。除此之外，晶体管15a的源极电连接到低电势电源VSS。除此之外，晶体管15a的漏极除了电连接到晶体管16a之外还电连接到晶体管12的栅极。晶体管13b和晶体管14b串联连接，并且这两个晶体管的栅极都连接到输入端子A4。除此之外，晶体管13b的源极电连接到高电势电源VDD。晶体管13b的漏极除了电连接到晶体管14b之外还电连接到晶体管21的栅极。晶体管15b和晶体管16b串联连接，并且这两个晶体管的栅极都连接到输入端子A4。另外，晶体管15b的源极电连接到低电势电源VSS。此外，晶体管15b的漏极除了电连接到晶体管16b之外还电连接到晶体管22的栅极。
通过采用这样的结构，在第一时钟控制反相器10中，在高电势电源VDD和输出端子B3之间串联设置的晶体管数目以及在低电势电源VSS和输出端子B3之间串联设置的晶体管数目可以每一个都是1。除此之外，在第二时钟控制反相器20中，在高电势电源VDD和输出端子B4之间串联设置的晶体管数目以及在低电势电源VSS和输出端子B4之间串联设置的晶体管数目可以每一个都是1。因此，设置在电源和输出端子之间的每个晶体管的栅极宽度可以小于串联连接并具有相同的电导率的多个晶体管设置在电源和输出端子之间的情况。结果，可以降低整个移位寄存器的负载，并且可以高频操作。
除此之外，串联连接并具有相同的电导率的两个晶体管具有低电流能力。然而，根据本发明，可以代替双栅晶体管而使用单栅晶体管，由此所用晶体管的电流能力可以很高。例如，通过采用图3A的结构，p沟道晶体管11和n沟道晶体管12的电流能力可以很高。
注意，电流能力被定义为K＝μ×CoX×W/2L(K：电流能力，μ：载流子迁移率，CoX：每单位面积的栅氧化膜的电容，W：沟道宽度，以及L：沟道长度)。
参考图3B的时序图来解释在第n级的移位寄存器的一级的操作。在图3B中，时钟信号的半周期用T表示，并且解释了周期T1～T4的操作。
在周期T1中，信号S设在VDD(7V)，信号SB设在VSS(0V)，以及CKB设在低电平(0V)，由此，晶体管14a关断，晶体管15a关断，晶体管11关断，以及晶体管12关断。此时，时钟控制反相器10变成高阻抗，并且在OUTB中，保持先前电势。此外，OUTB被输入到晶体管14b的源极，并且晶体管21关断，晶体管13b关断，晶体管16b关断，以及晶体管22关断，并且时钟控制反相器20变成高阻抗(换句话说，没有信号从VDD和VSS输出的状态)。因此，在周期T1中，时钟控制反相器10和时钟控制反相器20变成高阻抗，并且在OUTB和OUT中保持先前电势。
周期从周期T1移到周期T2，并且CKB变成高电平(3V)。信号S是VDD，且信号SB是VSS。此时，高电平通过晶体管16a输入到晶体管12的栅极，并且晶体管12由关断变成导通，以及OUTB变成VSS。另外，VSS输入到晶体管14b的源极，使得晶体管21由关断变成导通，且OUT变成VDD。在本发明中，信号从VSS变到VDD的操作被称为上升。
在周期T3中，信号S设在VSS，信号SB设在VDD，以及CKB设在高电平，并且如同在周期T1中的那样，时钟控制反相器10和时钟控制反相器20变成高阻抗，以及OUT保持先前电势并变成VDD。
周期从周期T3移到周期T4，并且CKB变成高电平。此时，高电平通过晶体管16b输入到晶体管22的栅极，并且晶体管22由关断变成导通，以及OUT变成VSS。在本发明中，信号从VDD变到VSS的操作被称为下降。
这样，在晶体管16a和16b都导通的情况下，当CKB是低电平时，时钟控制反相器变成高阻抗，并且在时钟控制反相器的输出中保持先前电势。当CKB是高电平时，确定时钟控制反相器的输出。
在本发明的第一结构中，OUT的上升与CKB的上升同步确定。换句话说，OUTB和OUT通过n沟道晶体管12和22的导通-关断来确定。
如图4所示，可以采用这样的移位寄存器，其中时钟控制反相器10的晶体管16a用时钟控制反相器27a的模拟开关23a代替，以及时钟控制反相器20的晶体管16b用时钟控制反相器27b的模拟开关23b代替。在这种情况下，可以获得与具有图3A结构的移位寄存器的作用相同的作用，并且获得与图3B相同的时序图。
实施例模式5
参考图7A～7C描述了本发明的一种模式。
图7A示出显示器件的外观，并且该显示器件具有像素部分1102，其中(x×y)像素1101在衬底1107上以矩阵排列。信号线驱动电路1103、第一扫描线驱动电路1104和第二扫描线驱动电路1105设置在像素部分1102的周围。信号通过FPC1106从外面提供给信号线驱动电路1103、第一扫描线驱动电路1104、和第二扫描线驱动电路1105。此外，信号线驱动电路1103、第一扫描线驱动电路1104和第二扫描线驱动电路1105可以设置在衬底1107的外面，其中形成像素部分1102。在图7A中，提供了一个信号线驱动电路和两个扫描驱动电路，然而信号线驱动电路和扫描线驱动电路的数目并不局限于此。它们的数目可以相应于像素1101的结构被任意设置。注意，在本发明中，显示器件的类目包括像素部分和驱动电路被密封在衬底和覆盖材料之间的面板、IC等安装在该面板上的模块、显示器等等。
图7B示出信号线驱动电路1103的结构的实例。信号线驱动电路1103具有移位寄存器1111、第一锁存电路1112、和第二锁存电路1113。图7C示出第一扫描线驱动电路1104的结构的实例。第一扫描线驱动电路1104具有移位寄存器1114和缓冲器1115。移位寄存器1111和1114具有实施例模式1～4中所解释的结构中的任何一种。
实施例模式6
下面是应用本发明的电子设备的实例：诸如摄像机或数字照相机之类的照相机、护目镜式显示器(头戴显示器)、导航系统、音频再现设备(汽车音频、音频部件等)、笔记本型个人计算机、游戏机、便携式信息终端(移动计算机、蜂窝式电话、移动型游戏机、电子书等)、设有记录媒体的图像再现设备(特别是配备有能够再现诸如数字通用光盘(DVD)之类的记录媒体的内容并且显示其图像的显示器的设备)等等。这些电子设备的具体实例在图8A～8H中示出。
图8A示出一种显示器(发光器件)，其包括外壳2001、支撑底座2002、显示部分2003、扬声器部分2004、视频输入端子2005等。本发明可以应用于显示部分2003的驱动电路。图8A所示的发光器件可以根据本发明来实现。与液晶显示器件相比该发光器件具有更薄的显示部分，因为该发光器件是自发光的而不需要背光。注意，用于显示信息的所有显示器件，例如个人计算机、用于接收TV广播的设备、以及用于显示广告的设备也包括在本发明中的发光器件的类目中。
图8B示出数字静物照相机，其包括主体2101、显示部分2102、图像接收部分2103、操作键2104、外部连接端口2105、快门2106等。本发明可以应用于显示部分2102的驱动电路。图8B所示的数字静物照相机根据本发明来实现。
图8C示出笔记本型个人计算机，其包括主体2201、外壳2202、显示部分2203、键盘2204、外部连接端口2205、指示鼠标2206等。本发明可以应用于显示部分2203的驱动电路。图8C所示的计算机根据本发明来实现。
图8D示出移动计算机，其包括主体2301、显示部分2302、开关2303、操作键2304、红外端口2305等。本发明可以应用于显示部分2302的驱动电路。图8D所示的移动计算机根据本发明来实现。
图8E示出设有记录媒体的便携式图像再现设备(特别是DVD播放器)，其包括主体2401、外壳2402、显示部分A 2403、显示部分B 2404、记录媒体(例如DVD)读入部分2405、操作键2406、扬声器部分2407等。显示部分A 2403主要显示图像信息，而显示部分B 2404主要显示字符信息。本发明可以应用于显示部分A 2403和B 2404的驱动电路。注意，设有记录媒体的图像再现设备的类目包括家用游戏机等。图8E所示的图像再现设备根据本发明来实现。
图8F示出护目镜式显示器(头戴显示器)，其包括主体2501、显示部分2502、臂部分2503等。本发明可以应用于显示部分2502的驱动电路。图8F所示的护目镜式显示器根据本发明来实现。
图8G示出摄像机，其包括主体2601、显示部分2602、外壳2603、外部连接端口2604、遥控接收部分2605、图像接收部分2606、电池2607、音频输入部分2608、操作键2609、目镜2610等。本发明可以应用于显示部分2602的驱动电路。图8G所示的摄像机根据本发明来实现。
图8H示出蜂窝式电话，其包括主体2701、外壳2702、显示部分2703、音频输入部分2704、音频输出部分2705、操作键2706、外部连接端口2707、天线2708等。本发明可以应用于显示部分2703的驱动电路。注意，通过在显示部分2703中在黑色背景上显示白色字符，可以降低蜂窝式电话的功耗。图8H所示的蜂窝式电话根据本发明来实现。
注意，本发明能够实现外壳微型化、内电路中驱动电路的占用面积减小、制造成本降低、功耗降低、高频操作，本发明提供了所有上述具有极好协同作用的电子设备，特别是提供具有极好协同作用的移动终端。
如上所述，本发明可以广泛地应用于多种领域中的电子设备并在其中使用。
本申请基于在2005年4月19日在日本专利局提交的日本专利申请No.2005-121756，在此引入其全部内容作为参考。

Claims (36)

1.一种移位寄存器，包括：
在m个级(m是任意整数，m≥2)的寄存器，每一个寄存器包括第一时钟控制反相器和第二时钟控制反相器；
其中在第(2n-1)级(n是任意整数，m≥2n≥2)的第一时钟控制反相器根据在第(2n-2)级的寄存器的第一输出、在第(2n-1)级的第二时钟控制反相器的输出、以及第一时钟信号来工作；
其中在第(2n-1)级的第二时钟控制反相器根据在第(2n-2)级的寄存器的第二输出、在第(2n-1)级的第一时钟控制反相器的输出、以及第一时钟信号来工作；
其中第一输出和第二输出的其中一个等于高电势电源的电势，并且另一个等于低电势电源的电势；
其中在第2n级(n是任意整数，m≥2n≥2)的第一时钟控制反相器根据在第(2n-1)级的寄存器的第三输出、在第2n级的第二时钟控制反相器的输出、以及第二时钟信号来工作；
其中在第2n级的第二时钟控制反相器根据在第(2n-1)级的寄存器的第四输出、在第2n级的第一时钟控制反相器的输出、以及第二时钟信号来工作；
其中第三输出和第四输出的其中一个等于高电势电源的电势，并且另一个等于低电势电源的电势；
其中第二时钟信号是第一时钟信号的反相信号。
2.根据权利要求1的移位寄存器，其中第一时钟控制反相器和第二时钟控制反相器是使用多个薄膜晶体管形成的。
3.根据权利要求1的移位寄存器，其中第一和第二时钟控制反相器的每一个都包括三个p沟道晶体管和三个n沟道晶体管。
4.根据权利要求1的移位寄存器，其中第一时钟控制反相器和第二时钟控制反相器的每一个都包括模拟开关。
5.一种具有根据权利要求1的移位寄存器的显示器件。
6.一种具有根据权利要求5的显示器件的电子设备。
7.一种移位寄存器，包括：
在m个级(m是任意整数，m≥2)的寄存器，每一个寄存器包括第一时钟控制反相器和第二时钟控制反相器；
其中在第(2n-1)级(n是任意整数，m≥2n≥2)的第一时钟控制反相器根据在第(2n-2)级的第一输出、在第(2n-1)级的第二时钟控制反相器的输出、以及第一时钟信号来工作；
其中在第(2n-1)级的第二时钟控制反相器根据在第(2n-2)级的第二输出、在第(2n-1)级的第一时钟控制反相器的输出、以及第一时钟信号来工作；
其中第一输出和第二输出的其中一个等于高电势电源的电势，并且另一个等于低电势电源的电势；
其中在第2n级(n是任意整数，m≥2n≥2)的第一时钟控制反相器根据在第(2n-1)级的第二时钟控制反相器的第三输出、在第2n级的第二时钟控制反相器的输出、以及第二时钟信号来工作；
其中在第2n级的第二时钟控制反相器根据在第(2n-1)级的第一时钟控制反相器的第四输出、在第2n级的第一时钟控制反相器的输出、以及第二时钟信号来工作；
其中第三输出和第四输出的其中一个等于高电势电源的电势，并且另一个等于低电势电源的电势；
其中第二时钟信号是第一时钟信号的反相信号；以及
其中第一时钟信号和第二时钟信号的电势都小于高电势电源和低电势电源之间的电势差。
8.根据权利要求7的移位寄存器，其中第一时钟控制反相器和第二时钟控制反相器是使用多个薄膜晶体管形成的。
9.根据权利要求7的移位寄存器，其中第一和第二时钟控制反相器的每一个都包括三个p沟道晶体管和三个n沟道晶体管。
10.根据权利要求7的移位寄存器，其中第一时钟控制反相器和第二时钟控制反相器的每一个都包括模拟开关。
11.一种具有根据权利要求7的移位寄存器的显示器件。
12.一种具有根据权利要求11的显示器件的电子设备。
13.一种移位寄存器，包括：
在m个级(m是任意整数，m≥2)的寄存器，每一个的寄存器包括第一时钟控制反相器和第二时钟控制反相器；
其中在第(2n-1)级(n是任意整数，m≥2n≥2)的第一时钟控制反相器根据在第(2n-2)级的第二时钟控制反相器的第一输出、在第(2n-1)级的第二时钟控制反相器的输出、以及第一时钟信号来工作；
其中在第(2n-1)级的第二时钟控制反相器根据在第(2n-2)级的第一时钟控制反相器的第二输出、在第(2n-1)级的第一时钟控制反相器的输出、以及第一时钟信号来工作；
其中第一输出和第二输出的其中一个等于高电势电源的电势，并且另一个等于低电势电源的电势；
其中在第2n级(n是任意整数，m≥2n≥2)的第一时钟控制反相器根据在第(2n-1)级的第二时钟控制反相器的第三输出、在第2n级的第二时钟控制反相器的输出、以及第二时钟信号来工作；
其中在第2n级的第二时钟控制反相器根据在第(2n-1)级的第一时钟控制反相器的第四输出、在第2n级的第一时钟控制反相器的输出、以及第二时钟信号来工作；
其中第三输出和第四输出的其中一个等于高电势电源的电势，并且另一个等于低电势电源的电势；
其中第二时钟信号是第一时钟信号的反相信号；以及
其中第一时钟信号和第二时钟信号的电势都小于高电势电源和低电势电源之间的电势差。
14.根据权利要求13的移位寄存器，其中第一时钟控制反相器和第二时钟控制反相器是使用多个薄膜晶体管形成的。
15.根据权利要求13的移位寄存器，其中第一和第二时钟控制反相器的每一个都包括三个p沟道晶体管和三个n沟道晶体管。
16.根据权利要求13的移位寄存器，其中第一时钟控制反相器和第二时钟控制反相器的每一个都包括模拟开关。
17.一种具有根据权利要求13的移位寄存器的显示器件。
18.一种具有根据权利要求17的显示器件的电子设备。
19.一种包括移位寄存器的半导体器件，该移位寄存器包括：
在m个级(m是任意整数，m≥2)的寄存器，每一个寄存器包括第一时钟控制反相器和第二时钟控制反相器；
其中在第(2n-1)级(n是任意整数，m≥2n≥2)的第一时钟控制反相器电连接到在第(2n-2)级的寄存器、在第(2n-1)级的第二时钟控制反相器的输出端子、以及第一时钟信号；
其中在第(2n-1)级的第二时钟控制反相器电连接到第(2n-2)级、在第(2n-1)级的第一时钟控制反相器的输出端子、以及第一时钟信号；
其中在第2n级(n是任意整数，m≥2n≥2)的第一时钟控制反相器电连接到在第(2n-1)级的寄存器、在第2n级的第二时钟控制反相器的输出端子、以及第二时钟信号；
其中在第2n级的第二时钟控制反相器电连接到在第(2n-1)级的寄存器、在第2n级的第一时钟控制反相器的输出端子、以及第二时钟信号；以及
其中第二时钟信号是第一时钟信号的反相信号。
20.根据权利要求19的包括移位寄存器的半导体器件，其中第一时钟控制反相器和第二时钟控制反相器是使用多个薄膜晶体管形成的。
21.根据权利要求19的包括移位寄存器的半导体器件，其中第一和第二时钟控制反相器的每一个都包括三个p沟道晶体管和三个n沟道晶体管。
22.根据权利要求19的包括移位寄存器的半导体器件，其中第一时钟控制反相器和第二时钟控制反相器的每一个都包括模拟开关。
23.一种具有根据权利要求19的包括移位寄存器的半导体器件的显示器件。
24.一种具有根据权利要求23的显示器件的电子设备。
25.一种包括移位寄存器的半导体器件，该移位寄存器包括：
在m个级(m是任意整数，m≥2)的寄存器，每一个寄存器都包括第一时钟控制反相器和第二时钟控制反相器；
其中在第(2n-1)级(n是任意整数，m≥2n≥2)的第一时钟控制反相器电连接到在第(2n-2)级的寄存器、在第(2n-1)级的第二时钟控制反相器的输出端子、以及第一时钟信号；
其中在第(2n-1)级的第二时钟控制反相器电连接到第(2n-2)级、在第(2n-1)级的第一时钟控制反相器的输出端子、以及第一时钟信号；
其中在第2n级(n是任意整数，m≥2n≥2)的第一时钟控制反相器电连接到在第(2n-1)级的寄存器、在第2n级的第二时钟控制反相器的输出端子、以及第二时钟信号；
其中在第2n级的第二时钟控制反相器电连接到在第(2n-1)级的寄存器、在第2n级的第一时钟控制反相器的输出端子、以及第二时钟信号；
其中第二时钟信号是第一时钟信号的反相信号；以及
其中第一时钟信号和第二时钟信号的电势都小于高电势电源和低电势电源之间的电势差。
26.根据权利要求25的包括移位寄存器的半导体器件，其中第一时钟控制反相器和第二时钟控制反相器是使用多个薄膜晶体管形成的。
27.根据权利要求25的包括移位寄存器的半导体器件，其中第一和第二时钟控制反相器的每一个都包括三个p沟道晶体管和三个n沟道晶体管。
28.根据权利要求25的包括移位寄存器的半导体器件，其中第一时钟控制反相器和第二时钟控制反相器的每一个都包括模拟开关。
29.一种具有根据权利要求25的包括移位寄存器的半导体器件的显示器件。
30.一种具有根据权利要求29的显示器件的电子设备。
31.一种包括移位寄存器的半导体器件，该移位寄存器包括：
在m个级(m是任意整数，m≥2)的寄存器，每一个寄存器包括第一时钟控制反相器和第二时钟控制反相器；
其中在第(2n-1)级(n是任意整数，m≥2n≥2)的第一时钟控制反相器电连接到在第(2n-2)级的第二时钟控制反相器的输出端子、在第(2n-1)级的第二时钟控制反相器的输出端子、以及第一时钟信号；
其中在第(2n-1)级的第二时钟控制反相器电连接到在第(2n-2)级的第一时钟控制反相器的输出端子、在第(2n-1)级的第一时钟控制反相器的输出端子、以及第一时钟信号；
其中在第2n级(n是任意整数，m≥2n≥2)的第一时钟控制反相器电连接到在第(2n-1)级的第二时钟控制反相器的输出端子、在第2n级的第二时钟控制反相器的输出端子、以及第二时钟信号；
其中在第2n级的第二时钟控制反相器电连接到在第(2n-1)级的第一时钟控制反相器的输出端子、在第2n级的第一时钟控制反相器的输出端子、以及第二时钟信号；
其中第二时钟信号是第一时钟信号的反相信号；以及
其中第一时钟信号和第二时钟信号的电势都小于高电势电源和低电势电源之间的电势差。
32.根据权利要求31的包括移位寄存器的半导体器件，其中第一时钟控制反相器和第二时钟控制反相器是使用多个薄膜晶体管形成的。
33.根据权利要求31的包括移位寄存器的半导体器件，其中第一和第二时钟控制反相器的每一个都包括三个p沟道晶体管和三个n沟道晶体管。
34.根据权利要求31的包括移位寄存器的半导体器件，其中第一时钟控制反相器和第二时钟控制反相器的每一个都包括模拟开关。
35.一种具有根据权利要求31的包括移位寄存器的半导体器件的显示器件。
36.一种具有根据权利要求35的显示器件的电子设备。
CN2006100752028A 2005-04-19 2006-04-19 移位寄存器,显示器件和电子设备 Expired - Fee Related CN1855311B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005121756 2005-04-19
JP2005-121756 2005-04-19
JP2005121756 2005-04-19

Publications (2)

Publication Number Publication Date
CN1855311A true CN1855311A (zh) 2006-11-01
CN1855311B CN1855311B (zh) 2011-05-18

Family

ID=37108452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100752028A Expired - Fee Related CN1855311B (zh) 2005-04-19 2006-04-19 移位寄存器,显示器件和电子设备

Country Status (2)

Country Link
US (1) US7688107B2 (zh)
CN (1) CN1855311B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8630110B2 (en) 2011-05-06 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483013B2 (en) * 2005-05-20 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, and electronic appliance therewith
KR102462043B1 (ko) * 2009-10-16 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11387819B2 (en) * 2020-12-10 2022-07-12 Qualcomm Incorporated Fault resilient flip-flop with balanced topology and negative feedback

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081377A (en) * 1990-09-21 1992-01-14 At&T Bell Laboratories Latch circuit with reduced metastability
US5136622A (en) * 1991-02-28 1992-08-04 Thomson, S.A. Shift register, particularly for a liquid crystal display
JPH05196659A (ja) * 1991-11-08 1993-08-06 Yamaha Corp チョッパ型比較器
JP3285442B2 (ja) * 1993-12-13 2002-05-27 株式会社日立製作所 メモリ装置
JPH07183771A (ja) * 1993-12-22 1995-07-21 Fujitsu Ltd フリップフロップ回路
US5949397A (en) * 1994-08-16 1999-09-07 Semiconductor Energy Laboratory Co., Ltd. Peripheral driver circuit of Liquid crystal electro-optical device
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
JP2806335B2 (ja) * 1996-01-17 1998-09-30 日本電気株式会社 論理回路及びこれを用いた半導体集積回路
JP3998278B2 (ja) * 1996-02-27 2007-10-24 株式会社ルネサステクノロジ 内部電位発生回路
TW325608B (en) * 1996-04-17 1998-01-21 Toshiba Co Ltd Timing signal generation circuit and a display device using such a circuit
JP2891297B2 (ja) * 1996-09-30 1999-05-17 日本電気株式会社 電圧電流変換回路
US5982211A (en) * 1997-03-31 1999-11-09 Texas Instruments Incorporated Hybrid dual threshold transistor registers
JPH1155089A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 半導体ゲート回路
JPH11184440A (ja) * 1997-12-25 1999-07-09 Sony Corp 液晶表示装置の駆動回路
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
TW522354B (en) 1998-08-31 2003-03-01 Semiconductor Energy Lab Display device and method of driving the same
JP3166740B2 (ja) * 1998-11-30 2001-05-14 日本電気株式会社 論理回路
US6114907A (en) * 1998-12-08 2000-09-05 National Semiconductor Corporation Amplifier with dynamic compensation and method
US6879313B1 (en) * 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
JP3705985B2 (ja) 1999-05-28 2005-10-12 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP3589926B2 (ja) * 2000-02-02 2004-11-17 シャープ株式会社 シフトレジスタ回路および画像表示装置
JP3734664B2 (ja) * 2000-02-24 2006-01-11 株式会社日立製作所 表示デバイス
US6380780B1 (en) * 2000-06-01 2002-04-30 Agilent Technologies, Inc Integrated circuit with scan flip-flop
JP4366858B2 (ja) * 2000-09-18 2009-11-18 ソニー株式会社 Ｍｏｓトランジスタ回路
JP2002202347A (ja) * 2000-12-28 2002-07-19 Nec Corp スキャンフリップフロップ回路
JP2002298582A (ja) * 2001-03-29 2002-10-11 Oki Electric Ind Co Ltd 半導体記憶装置
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) * 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
SG153651A1 (en) * 2001-07-16 2009-07-29 Semiconductor Energy Lab Shift register and method of driving the same
US6538471B1 (en) * 2001-10-10 2003-03-25 International Business Machines Corporation Multi-threshold flip-flop circuit having an outside feedback
US7109961B2 (en) * 2002-03-13 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Electric circuit, latch circuit, display apparatus and electronic equipment
TWI309831B (en) * 2002-09-25 2009-05-11 Semiconductor Energy Lab Clocked inverter, nand, nor and shift register
KR100478974B1 (ko) * 2002-12-03 2005-03-25 한국전자통신연구원 직렬 유한체 승산기
CN100380811C (zh) * 2002-12-13 2008-04-09 株式会社半导体能源研究所 半导体器件和使用该半导体器件的显示器件
JP3958322B2 (ja) * 2004-01-28 2007-08-15 シャープ株式会社 シフトレジスタ、およびアクティブマトリクス型表示装置
US7183825B2 (en) * 2004-04-06 2007-02-27 Freescale Semiconductor, Inc. State retention within a data processing system
US7164293B2 (en) * 2004-07-29 2007-01-16 Freescale Semiconductor, Inc. Dynamic latch having integral logic function and method therefor
JP2006164477A (ja) * 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
JP2007183373A (ja) * 2006-01-05 2007-07-19 Nec Electronics Corp 表示制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8630110B2 (en) 2011-05-06 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
CN1855311B (zh) 2011-05-18
US20060233293A1 (en) 2006-10-19
US7688107B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
CN101615430B (zh) 移位寄存器及半导体显示装置
CN1320760C (zh) 钟控反相器、“与非”门、“或非”门和移位寄存器
CN1913356A (zh) 电平位移器和具有电平位移器的显示装置
CN1340918A (zh) 一种电路的驱动方法
CN1286078C (zh) 显示装置及使用该装置的便携式终端装置
CN1862650A (zh) 移位寄存器电路与改善稳定的方法及栅极线驱动电路
JP2011239411A (ja) アクティブマトリクス型表示装置
CN102509560A (zh) 半导体器件、显示器件、和电子器件
CN1577622A (zh) 存储器电路及包含其的显示装置和电子设备
CN1497516A (zh) 显示装置
CN1941064A (zh) 显示装置
CN1748366A (zh) 半导体器件和使用该半导体器件的显示器件
CN1855311A (zh) 移位寄存器,显示器件和电子设备
KR101452645B1 (ko) 디코딩 및 스캔 드라이버
CN1732498A (zh) 半导体装置、发光显示装置以及它们的驱动方法
JP4741293B2 (ja) シフトレジスタ及び半導体表示装置
JP4260589B2 (ja) クロックドインバータ、ｎａｎｄ、ｎｏｒ、シフトレジスタ及び表示装置
JP4890078B2 (ja) シフトレジスタ、表示装置、電子機器
CN1518232A (zh) 电路，显示设备以及电子装置
JP2010049791A (ja) 半導体装置、シフトレジスタ、電子機器
CN1517970A (zh) 电路、显示装置和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110518