CN1855547A - 半导体器件及其制造的方法 - Google Patents

半导体器件及其制造的方法 Download PDF

Info

Publication number
CN1855547A
CN1855547A CNA2006100792631A CN200610079263A CN1855547A CN 1855547 A CN1855547 A CN 1855547A CN A2006100792631 A CNA2006100792631 A CN A2006100792631A CN 200610079263 A CN200610079263 A CN 200610079263A CN 1855547 A CN1855547 A CN 1855547A
Authority
CN
China
Prior art keywords
semiconductor region
film
semiconductor
region
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100792631A
Other languages
English (en)
Other versions
CN100470843C (zh
Inventor
山崎舜平
竹村保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1855547A publication Critical patent/CN1855547A/zh
Application granted granted Critical
Publication of CN100470843C publication Critical patent/CN100470843C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate

Abstract

制造无沿台阶型薄膜晶体管(TFT)的方法，有效地减少寄生电容和使晶体管彼此隔离。把催化剂元素，例如是镍，加入对应TFT的源极/漏极区的区域中，或者形成催化剂元素的层或者催化剂元素的化合物的层。本征非晶硅膜形成在该区或者是催化剂元素或它的化合物的层上。该叠层结构高温退火，以向非晶硅扩散催化剂元素。在源极/漏极区的周围非晶硅膜选择性地结晶。结果，在其他的区产生了高电阻区。不产生沟道。该TFT可以彼此隔离。

Description

半导体器件及其制造的方法
本申请是于1995年10月20日提交、申请号为03106049.8发明名称为“半导体器件及其制造方法”的分案申请。
本发明涉及结晶半导体，更具体地说是涉及以薄膜硅半导体和使用该种硅半导体制造的半导体器件。本发明还涉及制造它们的方法。
用作薄膜器件的薄膜晶体管大致划分为两类：平面型和台阶型。正如公知的那样，台阶TFT具有如图5(A)-5(E)和6(A)-6(C)的形状。
这种无沿(edgeless)型TFT具有和栅电极的形状相同的岛形的有源层。结果，不存在任何超越栅电极的台阶。由于没有上面所说的台阶，所以取名为无沿型。
由于上述的不存在超越栅电极的台阶，这将有利于TFT的特性和提高产量。可以观察到，由于超越栅极电极(相对它们大致为直角)的台阶的存在使得栅电极破损。在无沿型的TFT中所不同的是没有由于上面所说的台阶所引起的相互连接的破损。
由于等离子体的损伤或其他的原因，使得岛形的有源层的边沿处的半导体特性变坏。因此存在流过该边沿的漏电流。当我们所关心的栅电极是未选择的(即在N型沟道的情况下，零电压或负电压加到栅电极上)，有大量的电流流过(也称之为截止(OFF)电流)。因此集成电路的特性变坏。
严格地说，即使是无沿型的TFT在有源层也有边沿。源极和漏极沿着栅电极通过很长的回路使之内部电连接。在现有技术的结构中，源极和漏极几乎是通过最短的距离实现互连的。因此，比起现有技术的类型的TFT，在减小截止电流方向无沿型就更有效。
在无沿型中，存在有平行于栅电极的台阶。这些台阶主要归纳于源极或漏极的台阶。由于与栅电极平行的台阶几乎与栅电极的损伤或截止电流没关系，所以TFT的特性几乎不受这些平行的台阶的影响。
因此，用图5(A)-5(E)的工艺顺序已经生产出无沿型TFT。图6(A)-6(C)是图5(A)-5(E)中所示的无沿型TFT的顶视图。首先，一对N型或P型的非结晶的或者结晶的半导体区53直接地或者通过由适当的绝缘材料构成的缓冲层52形成在玻璃衬底51上。形成非结晶或结晶本征(N型或P型杂质不是有意注入的)半导体层54，以致覆盖半导体区53。由于半导体层54是由与源极/漏极相同的材料制成，半导体层54最好是比源极/漏极53要充分地薄，所以以后不会发生过蚀刻(见图5(A)和图6(A))。
然后形成介质膜55和导电膜55(图5(B))。刻蚀导电膜56，介质膜55和半导体层54以形成栅电极/内部连接62，63，栅绝缘膜60，61和半导体层58，59。为了完成刻蚀只有一个光刻的步骤，于是栅电极/内部连接，栅绝缘膜和半导体层基本上有相同的形状(图5(C)和6(C))。
此后，淀积内部绝缘层64。在绝缘体64上形成接触孔。形成源极/漏极电极/互连65，66(图5(D))。按照图5(E)所示的状态获得叠层的TFT的结构。
正如图5(E)所示，半导体层具有与栅电极和互连基本相同的形状。因此，如果栅电极是长的，半导体层相应按比例延长。仅仅通过栅绝缘膜这样一层薄膜使半导体层与栅极互接相隔离。因此在栅电极存在很大的寄生电容。这就导致了电路工作速度的降低。还有损耗功率将增加。更具体地说由结晶硅构成的半导体层比起非结晶硅更容易感应出沟道，所以这是个严重的问题。在诸如有源矩阵电路的大面积电路的情况下，问题严重到竟不可能实际上驱动该电路。
另外，器件的隔离提出了问题。如果每一个TFT有一个栅电极就不会出现问题。如果如图6(C)所示，在2个或多个TFT上形成一个栅极互连，于是问题就出现了。用这种结构，如果栅电极接通，在位于栅电极下面的整个半导体层就形成沟道。结合图7(A)进一步详细描述之。
在图7(A)和7(B)中，用一个栅极互连76形成图6(C)中所示结构的两个TFT的栅电极。当栅极互连被接通，接通信号加到第1个TFT的源极72，截止信号加到第2个TFT的源极73。在图7(A)和7(B)中示出了第1个TFT的漏极74的输出信号和第2个TFT的漏极75的输出信号。
由于栅极电极/互连76被接通，在半导体层77中产生了沟道。从第1个TFT的源极72到漏极74有电流78流通。由于在半导体层77的整个表面形成沟道，同时干扰电流流入第2个TFT的漏极75。在图8(A)和8(B)中表示出等效电路。在图8(A)中，栅电极是截止的。在这时，没有形成沟道，所以不产生漏极电流。当然也就不产生干扰电流了。在图8(B)中，栅电极被接通。在这时就产生漏极电流，沟道就产生了通往邻近的TFT的导通通路(由电阻的符号表示)。
由于如图8(B)所示沟道具有有限的电阻，由于第1和第2 TFT间的间隔的增加，干扰电流79减小了。为了提供足够的器件隔离，每个器件的尺寸被大大增加了，例如，如果第1源极和第1漏极间的距离是10μm(微米)，为了减小干扰电流为百分之一或更小，必须使相邻的TFT间的距离设定大于1mm(毫米)。
为了避开这个问题，以前必须为每个TFT仅提供一个栅电极/互连。如果必须作为一个单元来驱动栅电极/互连，栅电极必须通过顶端的金属化层连接在一起。用这种结构，相邻的金属化层间的联接将增加。这样将降低产量。在有源矩阵电路中必须使用顶部的金属化层作为数据线。因此需要另外的导电的内部连接。另外，还必须形成这样一些部分，它们不是横穿作为数据线的相同的金属化层的数据线的部分。在前面的结构中，金属化层的数量增加了。这样又增加了生产的步骤。这就使生产率下降。在后一种结构中，相邻的金属化层间的联系进一步增加了。从而对产量有不好的影响。的确，这些结构中没有一种能用于实际。
从前面的问题可以看出，本发明的目的在于提供一种半导体器件，在这些器件中使用公共的栅极互连的TFT彼此间有充分地隔离。
本发明的发明者通过增加含有诸如镍的催化剂元素的层来解决前面所述的问题，这是为了加快非晶硅膜的非晶硅的结晶，以致在短的时间内在比通常的非结晶硅结晶所需温度要低的温度下通过高温退火使结晶的半导体薄膜形成。本发明的发明者发现在非晶硅的膜中引进少量的镍可以加速结晶过程。该发明者发现非晶硅容易与镍结合，从而产生镍的硅化物，与邻近的非晶硅的反应可以由下式给出
非晶硅(硅A)+镍的硅化物(硅B)→
镍的硅化物(硅A)+结晶的硅(硅B)
(硅A和硅B表示硅的位置)
这个反应公式表示出镍的扩散，同时使非结晶硅变为结晶硅。在实际中大家知道反应起始于580℃以下，甚至是在450℃观察该反应。该反应的结晶是在硅中保持的镍超过1×1016/cm3。
这也意味着沿一个方向的结晶的进程。这也就是结晶的方向是可以控制的。具体地讲，这里的镍是横向运动的，结晶进程也是横向的。这也称之为加镍低温结晶工艺的横向生长过程。象镍(Ni)一样能用以加快非晶硅的结晶的元素包括属于元素周期表的第8族(即铁(Fe)，钴(Co)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)或者3d元素(即钪(Sc)，钒(V)，锰(Mn)，铜(Cu)和锌(Zn)，金(Au)和银(Ag)。
本发明的发明者发现如果加入那样的一种元素，甚至是非结晶硅膜象300-1000那样薄也能结晶。如果这种膜应用于TFT中，这种有源层可以变薄。结果，其特性能得以改善。应当注意上面所列的很多元素对硅半导体不是更可取的。已经揭示出在TFT的有源层中的该种元素的浓度最好小于1×1019原子/cm3。
那种加快非结晶硅的结晶的元素以后称这为催化剂元素。在本发明中，催化剂元素的添加加快了结晶，借此使得无沿TFT彼此间隔离。在这种现有技术的方法中，这种隔离表现出问题。
在本发明中，包含在源极/漏极区的催化剂元素，或者催化剂元素或它的化合物的层与将要变成源极/漏极区的顶或底表面形成紧密接触。用催化剂元素相当少的掺杂的基本上的本征非晶硅膜形成在催化剂元素或它的化合物的层上。非晶硅层在适当的温度下高温退火适当的时间。结果是催化剂元素扩散出源极/漏极区。该结晶集中在源极/漏极区附近。这时，结晶的进程平行于源极和漏极间的漏极电流。这有效地加强了TFT的特性。
参照图1(A)-1(E)和2(A)-2(C)，现在将描述本发明基本方法的理论。如图1(B)所示，在衬底1或过渡层2上形成包含催化剂元素和变为源极/漏极区的区域6和7以后，形成了基本上的本征非结晶硅膜8。在适当的条件下对该薄层进行高温退火。如图2(A)所示，结果，仅围绕在源极/漏极区附近的已经结晶的区域9形成了。其它的部分保留为非结晶态。
这种选择的结晶已观察到，这里的非晶硅的膜的厚度超过1000，而且退火是在580℃以下完成的。然而，如果退火温度超过600℃，不管催化剂的存在与否，在整个硅膜内开始结晶。另外，为了选择地结晶，过长的退火是不可取的。用这种方法，对半导体层8进行选择的结晶(图1(B)和图2(A))。
然后，介质膜10和导电涂覆被淀积而成(图1(C)。
然后对导电涂覆11，介质膜10和半导体层8和9刻蚀以形成栅电极/互连16，17，栅绝缘膜13，15和半导体层12，14。结果是栅电极/互连，栅绝缘膜和半导体层具有基本相同的形状，这是使用与现有技术相同的工艺方法实现的。
然而，半导体层12或14具有不同于至今所获得的结构。结合图2(C)所示的TFT的分层结构在下面予以描述。该半导体层12包含结晶区9和非晶区8。以后将描述其作用。
然后淀积层间的绝缘层18。在该绝缘层18上形成接触孔。形成了源极/漏极电极/互连19-20(图1(E))。
本发明的第1实施例是一种半导体器件，它包括：一对半导体区，每个半导体区包含N或P型杂质和为加快非晶硅的结晶的催化剂元素；在所说的半导体区间形成的栅电极；与栅电极具有基本相同的形状的栅极绝缘膜；和与所说的栅电极具有基本相同形状的基本上的本征半导体层，所说的半导体层具有结晶硅区和非结晶硅区。
本发明的第2实施例的半导体器件包括：一对半导体区，每个半导体区包含N或P型杂质；在半导体区间形成的栅电极；与栅电极的形状基本相同的栅绝缘膜；和与栅电极的形状基本相同的基本上的本征半导体层，所说的半导体层具有位于半导体区间的第1部分，所说的第1部分包含加快在1×1016至1×1019原子/cm3浓度下的非结晶硅的结晶的催化剂元素。
本发明的第3实施例的半导体器件包括：一对半导体区，每个半导体区包含N或P型杂质；在半导体区间形成的栅电极；与栅电极的形状基本相同的栅绝缘膜；和与栅电极的形状基本相同的基本上的本征半导体层，所说的半导体区具有位于所说的半导体区间的第1区，所说的第1区沿着连接所说的半导体区的线结晶。
本发明的第4实施例的半导体器件包括：至少两对半导体区，每个半导体区包含N或P型杂质和用以加快非结晶硅的结晶的催化剂元素；栅电极和用以连接所说的半导体区的栅的互连；与栅电极的形状基本相同的栅绝缘膜；与栅电极的形状基本相同的基本上的本征半导体层，所说半导体层具有至少两个结晶硅区；和位于结晶硅区间的非结晶硅区。
本发明的第5实施例是制造半导体器件的方法，该方法包括如下步骤：在介质的表面形成N或P型硅膜；形成包含加快非晶硅的结晶的催化剂元素的层，所说的层是基本上与顶或底的硅膜紧密接触；刻蚀所说的N或P型硅膜和包含催化剂元素的所说的层以形成变为源极/漏极区的一对半导体区；形成基本上的本征非晶硅膜；通过高温退火选择地使非晶硅膜结晶；形成介质膜；形成导电涂层；刻蚀所说的导电涂层，介电膜，和硅膜以形成栅电极，栅绝缘膜和半导体层。
本发明的第6实施例是制造半导体器件的方法，该方法包括如下步骤：在介质表面上形成N或P型硅以外的半导体区，所说的半导体区包含加快非晶硅的结晶的催化剂元素，所说的半导体区变为源极/漏极区；形成基本上的本征非结晶硅膜；通过高温退火有选择地对非晶硅膜结晶；形成介质膜；形成导电涂层；刻蚀所说的导电涂层，所说的介质膜和所说的硅膜以形成栅电极，栅绝缘膜和半导体层。
本发明第7实施例是生产半导体器件的方法，该方法包括如下步骤：在介质的表面形成N或P型硅膜；形成包含加快非晶硅的结晶的催化剂元素的膜，所说的层与硅膜的上或下表面基本上紧密接触；刻蚀N或P型硅膜和包含所说催化剂元素的层以形成变为源极/漏极区的半导体区；形成基本上的本征非晶硅膜；形成介质膜和用高温退火选择地结晶非晶硅膜；形成导电的涂层；和刻蚀所说的导电涂层，所说的介质膜和所说的硅膜以形成栅电极，栅绝缘膜和半导体层。
本发明第8实施例是生产半导体器件的方法，该方法包括如下的步骤：在介质表面上在N或P型硅以外形成一对半导体区，所说的半导体区包含加快非晶硅的结晶的催化剂元素，所说的半导体区变为源极/漏极区；形成基本上的本征非晶硅膜；形成介质膜；用高温退火对非结晶硅膜选择地结晶；形成导电涂层；刻蚀所说的导电涂层，介质膜和硅膜以形成栅电极，栅绝缘膜和半导体层。
在前面所述的第5或第7实施例中，为了形成包含催化剂元素的层，可以利用各种方法。在一种方法中，通过旋转涂覆或浸渍将含有催化剂元素的溶液加在其上，然后对该层烘干。在另外一种方法中，催化剂元素或它的化合物用溅射的方法形成膜。还有一种方法，使用加热，光照或等离子体分解气态的有机镍和用化学气相淀积实现淀积。在任何一种方法中可以根据所需催化剂元素的量来确定层的厚度。一般地说可能含在硅膜中的镍的浓度少于1×1019原子/cm3，以致催化剂元素或它的化合物的层是非常的薄。因此，这一层可以不采用实际中的膜的形式。
用溅射的方法淀积成为一层催化剂元素或它的化合物时，该溅射的靶可以只由催化剂元素构成。另外溅射的靶可以由催化剂元素的硅化物构成。
在施加和烘干溶液的方法中为了形成催化剂或它的化合物的层，该溶液可以是水溶液或者是有机溶剂的溶液。该催化剂元素含在该层之中，这就意味着这种元素作为化合物包含在其中或这种元素被简单地扩散。
从由水、乙醇、酸和氨构成的一组中选定的极化溶剂用作溶剂，用作溶质的催化剂元素的化合物具体地由溴化物，乙酸盐，乙二酸盐，碳酸盐，碘化物，硝酸盐，硫酸盐，甲酸盐的乙酰丙酮化合物，和由催化剂元素，4-环己基丁酸盐，氧化物和氢氧化物的乙酰丙酮的化合物中选择。
这里的非极化溶剂可以从苯、甲苯、二甲苯、四氯化碳、二氯甲烷和醚中选择，其中任一种都可以使用，催化剂元素的化合物具体地从催化剂元素的乙酰丙铜和2-乙基己酸盐中选择。当然其他的溶剂的溶解物也可以使用。
至此所作的说明中催化剂元素已经完全地溶解在溶液中，不需要催化剂元素完全溶解。在这种情况下，通过单独地均匀扩散催化剂元素或粉状的催化剂元素的化合物于扩散介质中以获得乳状的材料。
溶液中含催化剂元素的数量可以根据溶液种类的不同而变化。催化剂元素与溶液的重量比是1至200ppm，最好是1至50ppm。这个数值的确定是考虑到完成结晶和抵制氢氟酸以后所得到膜中的催化剂元素的浓度。
如果使用水作极化溶液将催化剂元素直接加入非结晶硅膜，然后排掉该溶液。因此不可能均匀地加入该元素。在这种情况下，薄的氧化物膜(其厚度为100)首先形成。然后，含有催化剂元素的溶液加到该薄的氧化膜上。用这种方法，溶液可以均匀地加入。严格地说，在这种情况下，氧化膜存在于非结晶硅膜和含有催化剂元素的膜之间。然而，氧化膜是很薄的，所以催化剂元素向硅中的扩散是无法阻止的。这种状态在此表达如下：含有催化剂元素的层与硅膜基本上是紧密接触。
将表面活性剂添加到含有催化剂元素的溶液中是有利的。这就改善了施加表面的附着力和吸附特性。该表面活性剂可预先加到表面上。
通过使用诸如2-乙基己酸镍的甲苯溶液的非极化溶剂作溶液，可以使催化剂元素直接加到非晶硅上。在这种情况下，当施加了抗蚀剂时，如果要使用密切接触剂就可以预先施加，催化剂元素的用途就可以有效地发挥。然而，如果施加的材料过量，在非结晶硅中引入催化剂元素将受阻止。因此必须要注意。
如在图7(B)中所示，所制造的分层结构是这样的，用这种方法获得的两个TFT(图6(C))的栅电极分享一个栅极互连。具体地说，半导体层80具有由76表示的栅极互连的相同的结构，而且它是连续的延伸的。更具体地说，非结晶区82存在于结晶区81和83之间。在这个结构中，如果栅电极76接通，第1 TFT的源极72也接通，第2 TFT的源极73断开，在半导体体层80的结晶区81和83中产生沟道。然而，在非结晶区82没有建立比较大的沟道。结果，非晶硅区82防止漏极电流流出第1 TFT达到第2 TFT。结晶，各个TFT彼此分离。总的说非结晶硅呈现的电阻率比起结晶硅(多晶硅)的电阻率要大一万倍。因此，如果两个TFT间的间隔接近每个TFT的源极和漏极之间的间隔，于是干扰电流将减少10,000倍。
这就是在本发明中，如图8(B)所示，通过增加电阻来阻止干扰电流。关于首先叙及的问题(即在栅极内部连接处的寄生电容)，仅在接近源极/漏极区的结晶部分基本上产生电容，从前面的说明中可以理解之。因此，寄生电容可以大大地减少。
本发明的其他的目的和特征可在描述它们的过程中看出。
图1(A)-1(E)剖面示出了本发明生产TFT方法的实例1的生产顺序；
图2(A)-2(B)是图1(A)-1(E)所示的TFT的顶视图；
图2(C)是图1(A)-1(E)所示TFT的分层结构的透射图；
图3是根据本发明的方法的实例1制造的TFT的剖面图；
图4(A)-4(D)是本发明生产TFT方法的实例2的制造顺序的剖面图；
图5(A)-5(D)是按现有技术工艺制造的TFT的顶视图；
图5(E)是图5(A)-5(D)所示的TFT的分层结构的透视图；
图6(A)-6(C)是图5(A)-5(E)中所示TFT的顶视图；
图7(A)说明现有技术工艺制造TFT电路的工作机理的透视图；
图7(B)说明本发明的TFT电路的工作机理透视图；
图8(A)和8(B)分别是图7(A)和7(B)所示TFT电路的等效电路图；和
图9(A)-9(D)是本发明的制造TFT方法的实例3的制造顺序的剖面图。
实例1
参照图1(A)-1(E)，2(A)-2(C)和3描述本发明的一个实例。在图1(A)-1(E)和2(A)-2(C)示出了根据本发明的基本制造方法。
Corning 7059玻璃，NH Techno玻璃(Technoglass)NA35，NH Techono玻璃NA45或其他的非碱硼硅酸盐玻璃优选用作衬底1。首先，用溅射，等离子-辅助CVD，常压CVD或其他的公知的膜形成工艺在玻璃衬底1上淀积硅的氧化物1000至5000作为缓冲层2，最好是1500至3000。
然后用等离子-辅助CVD，低压CVD(LPCVD)或其他公知的膜形成工艺淀积厚度为1000至5000的基本上的本征非晶硅膜。这个膜可以是多晶或者微晶。接着用离子掺杂工艺引入N型杂质和P型杂质，以形成N型区4和P型区3。磷用作N型杂质。硼用作B型杂质。具体地讲，包含磷或硼的气体(如磷化氢PH3)或乙硼烷(B2H6)用氢来稀释。在这种气体里引发等离子体。用高压吸引等离子体以加速杂质，以形成等离子体。该加速的粒子指向被掺杂的样品。
在本实例中，首先使用磷化氢。在加速电压为10至30KV条件下将杂质注入整个表面。然后形成N型区的区由光刻胶所覆盖。使用乙硼烷，硼原子是在5至30KV的加速电压下被射入的。这时，磷原子的剂量是1×1015原子/cm2。硼原子的剂量是4×1015原子/cm2。用磷和硼掺杂P型区3。由于P型区3用磷掺杂轻于硼的掺杂，所以区域3是P型掺杂。
此后，该叠层结构浸渍在含水的过氧化氢中或含水的过氧化氢与氨的混合物溶液中。薄的氧化物膜形成在硅膜的表面上。当氧化物膜的厚度是100时，可以导致满意的结果。因此，这一步骤可以由500至600℃的较低温下进行的热氧化或使用UV照射的光致氧化所替代。
然后用旋转涂覆的方法形成相当薄(可能是10至20厚)的镍的化合物(醋酸镍)膜。在本实例中，用如下描述的方法形成。首先，把镍加入醋酸溶液中，浓度为10至1000ppm，例如25ppm。然后将2毫升的这种醋酸溶液滴入衬底上，同时旋转之。这种状态保持5分钟以使醋酸镍溶液均匀地散布在衬底表面上。接着，在增加衬底的旋转速度(2000rpm(每分钟转))下持续60秒钟完成甩干。
在醋酸溶液中的镍的实际浓度超过1ppm。这种镍溶液的涂覆可以重复几次。用这种方法，醋酸镍的层可以形成在经甩干的非晶硅膜上。使用其他镍的化合物，可以类似形成这一层(图1(A))。
该叠层结构在450℃条件下脱水1小时。随后，该叠层结构在450至580℃下，例如550℃高温退火下4小时。结果，镍原子扩散进入N型区4和进入P型区3，因此使之结晶。
可以使用KrF准分子激光器发出的激光照射代替高温退火。这也就是用光致退火引发结晶。另外，在如上描述的相同状态下完成高温退火后可以使用准分子激光等等实行光致退火。相反地，在实现光致退火以后，在如上所述的相同状态下可以完成高温退火。此外，在与前面相同状态下完成高温退火后可以完成光致退火，然后在相同条件下可以再次执行高温退火。在任何情况下，完成光致退火以增强结晶。然而光致退火往往引起应力和变形。而高温退火有效地纾缓这些应力和变形。
在用这种方法对N型区4和P型区3进行结晶后，对它们进行刻蚀以形成变为源极/漏极区的N型区6和P型区7。刻蚀步骤这样进行以致截面采取锥形状态。具体地说这里的N型区6和P型区7是厚的(大于3000)，它必须形成锥状剖面以防止由各步骤通常引起的损坏。干法刻蚀优选用于形成锥状剖面。
然后，将变为沟道形成区的基本的本征非晶硅层8由等离子体-辅助CVD或LPCVD形成300至1000的厚度。当以后完成刻蚀步骤时在非晶硅层8的厚度与每一个N型区6和P型区7的厚度间几乎不存在选择性比率，更准确地说，由于它们含有镍，N型区6和P型区7将更容易刻蚀。考虑到这种现实，非晶硅层8的厚度将安排小于一半，最好是小于N型区6和P型区7的厚度的1/5。在本实例中，非晶硅层8用等离子体-辅助CVD形成500的厚度。在这种情况下，N型区6和P型区7将由非晶硅层(图1(B))全部覆盖。
此后，叠层结构在450-580℃，例如550℃下高温退火4小时。结果，镍从N型区6以及P型区7向非晶硅层8扩散。位于区6和区7、附近的非晶硅的这些部分被结晶(图2(A)中的区9)。具体地说，在位于源极和漏极间的非晶硅层8的该部分中结晶横向进行。另一方面，远离区6和区7的这些部分保持非晶态。然而，镍也充分地扩散到这些未结晶的部分。结果，在N型区6和P型区7中的镍的浓度和在结晶的硅区9中的镍的浓度低于开始状态(图2(A))中的N型区6和P型区7中的镍的浓度。
在这个高温退火期间，N型和P型杂质从N型区6和P型区7向基本的本征硅层扩散200至500。如图3所示，形成了轻微掺杂的N型区(n-)和轻微掺杂的P型区(p-)。从而获得了类似于所谓轻微掺杂的漏极(LDD)结构的结构(图3)。
这个步骤以后，通过溅射或等离子体辅助CVD形成厚度为500至5000的栅绝缘膜。在本实例中，用单硅烷(SiH4)和一氧化氮(N2O)作原料，用等离子体辅助CVD形成厚度为1200的氧化硅的膜。替代氧化硅膜，可以形成硅的氮化物或硅的氮氧化物的膜。随后，用溅射形成厚度为3000至8000，例如5000的铝膜11。这里的铝包含0.1至0.5％重量的钪(Sc)或钇(Y)或者0.5至3％重量的硅，使热阻得以改善。可以用铬，钽，钨，钼或其他的材料替代铝(图1(C))。
然后，前面所述的铝膜11，氧化硅膜10，和硅层被刻蚀以形成栅电极16，17，栅绝缘膜13，15和有源硅层12及14(图1(D)和2(B))。
此后，用等离子体辅助CVD或其他的方法淀积3000至8000，例如5000厚的氧化硅的中间绝缘层18。在源极/漏极区6和7内形成接触孔。用溅射形成的厚度3000至8000，例如是5000厚度的铝膜，然后刻蚀形成电极/互连19，20和21。用这种方法制造了TFT电路(图1(E))。
从图1(A)-1(E)和2(A)-2(C)可以看到，在本电路中，N沟道和P沟道TFT分享一个栅电极。该电路采用CMOS反相器的结构，该TFT的漏极是互连的。
实例2
结合图4(A)-4(D)描述本实例。Corning 7059玻璃用作衬底。在玻璃衬底31上淀积厚度为2000的氧化硅作为过渡层32。然后使用磷化氢(PH3)单硅烷(SiH4)和氢的混合物气体，用等离子体辅助CVD形成厚度为3000的N型非结晶的膜。
接着，用溅射形成约为20厚度的镍层(未示出)。该镍层如此之薄以致不能采用实际中的膜的形式。
然后，用等离子体辅助CVD将要变成沟道形成区的本征非晶硅层34形成厚度为800。在550℃下将叠层结晶高温退火4小时。结果，镍扩散进入非晶硅层34和进入N型源极/漏极区33，因而使之结晶。具体地说，这些接近N型区的硅层部分被结晶。因而导致本征结晶硅层35。然而，远离N型区33的这些部分未被结晶，仍保持非晶态(图4(A))。
这个步骤以后，具有1200厚度的氧化硅膜和具有5000的铝膜被淀积。该铝膜含有0.1至0.5重量的钪(Sc)。这些膜被刻蚀，正象硅层34和35刻蚀一样，从而形成栅电极40，栅互连41，栅绝缘膜38，39和硅层36，37。由于结晶的选择性，硅层36被结晶，但硅层37是非晶的。和栅内部连接41相比较，硅层37实际上是绝缘层(图4(B))。
然后，在电解溶液里，电流流过栅电极和流过栅极互连以阳极氧化它们的表面。结果，产生阳极氧化覆盖物(氧化铝)42和43。在本实例中，将氨滴入3-10％酒石酸，直到获得6.9至7.1的pH值。产生的溶液用作前述的电解液。施加的电压逐渐增加到120V，在这上面的电压维持恒定。该分层结构然后允许承受1小时，因此完成了阳极氧化。在本实例中，从而获得了厚度约为2000的阳投氧化覆盖物。在阳极氧化步骤(图4(C))中耐压超过最大电压值(在本实例中是120V)的50％。
此后，用等离子体辅助CVD或其他的方法淀积作为具有3000至8000，例如是5000厚度的中间绝缘层44的氧化硅。在源极/漏极区33中产生接触孔。用溅射形成厚度为3000至8000，例如是5000的铝膜。刻蚀铝膜以形成电极和内部连接45和46。用这种方法完成了TFT电路的制造。
在本实例中从图4(D)可以看到，阳极氧化物覆盖物43象通常的中间绝缘层44一样存在于金属化合物46和栅极互连之间。
实例3
本实例涉及用相同的工艺在相同的衬底上通过形成有源矩阵电路和驱动有源矩阵电路的周围的驱动器电路的制造单片有源矩阵电路的方法。本实例的制造顺序示于图9(A)-9(D)。Corning7059玻璃用作衬底。在由91表示的玻璃衬底上淀积氧化硅作为具有2000厚度的过渡层92。
用等离子体辅助CVD形成厚度为3000的本征非晶硅膜。用实例1中使用的相同的方法在非晶硅膜中形成N型区93和95以及P型区94。
选择性地形成具有厚度为500的氧化硅膜。在本实例中，在淀积氧化硅膜后，将其从形成的周围的驱动器电路的区除掉。
然后，该分层结构浸渍在含水的过氧化氢和氨的混合物溶液中，以在没有覆盖氧化硅膜的周围的驱动器电路区中的硅膜的表面形成薄的氧化硅。随后，用在与实例1(图9(A)中使用的相同状态下的旋转涂覆法形成醋酸镍层97。
分层结构在550℃下高温退火4小时以使硅膜结晶。然而，由于在这些部分不存在有镍，不使变为有源矩阵电路的部分结晶。在这种状态下，刻蚀分层结构以形成将变为源极/漏极区的N型区98，99，102，103和P型区100，101。
接着，用等离子体辅助CVD形成厚度800的变为沟道形成区的本征非晶硅层。该分层结构在550℃下高温退火4小时。结果，在靠近区动器电路周围的N和P型区98-101的区中镍扩散进入非结晶硅。这些区被晶化，因此形成结晶硅层104。该镍不存在有源矩阵电路区，所以非晶硅层105保持不变(图9(B))。
这个步骤以后，淀积具有1200厚度的氧化硅膜和具有5000厚度的铝膜。刻蚀这些膜和硅层104，105以形成栅电极114，115，116，栅极互连117，栅绝缘膜110，111，112，113和硅层106，107，108，109。由于结晶的选择性，硅层106和107是结晶硅，但硅层108和109是非结晶硅。
然后，将分层结构浸渍在电解液中。电流仅流过有源矩阵电路的栅极的互连和栅电极，以在实例2中使用的相同状态下阳极氧化它们的表面。结果，形成阳极氧化覆盖层(氧化铝)118和119。在本实例中，阳极氧化覆盖层约为2000厚度(图9(C))。
此后，用等离子体辅助CVD或其他的方法形成厚度为5000的氧化硅的中间绝缘层120。在源极/漏极区98-103中形成接触孔。用溅射工艺淀积厚度为5000的铝膜。刻蚀铝膜形成电极和内部连接121，122，123，124和125。随后，用等离子体辅助CVD淀积氮化硅2000的厚度作为钝化膜126。形成了ITO(铟、锡的氧化物)的象素电极。因此，制造完成该TFT电路(图9(D))。
在本实例中，周围驱动器电路的TFT是结晶硅TFT，相反，有源矩阵电路是非晶硅电路。用实例2的相同方法仅在有源矩阵电路的栅极互连上形成阳极氧化覆盖层。由于在这里存在有源矩阵电路中的互连的许多交叉点，这就有效地防止了邻近层间的短路。
至些所述，本发明能大大改善无沿TFT的特性。然而，仅仅需要相当普通的装备，设备和方法。此外，本发明的方法适于大批量生产。因此，本发明对于工业生产提供了很多的优点。
在示意的实例中，镍用作催化剂元素。很明显，如果使用诸如铁(Fe)，钴(Co)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，钪(Sc)，钛(Ti)，钒(V)，铬(Cr)，锰(Mn)，铜(Cu)，锌(Zn)，金(Au)和银(Ag)其他催化剂元素具有类似的优点，尽管根据选择的材料种类的不同，其优点的程度有所变化。用这种方法，本发明在工业上有很多优点。

Claims (10)

1.一种半导体器件，包括：
形成于基板上的象素薄膜晶体管；
所述象素薄膜晶体管包括：
一对半导体区，所述一对半导体区的杂质类型选自N型或P型之一；
本征半导体层，其具有位于所述一对半导体区之间的第一部分以及与所述一对半导体区中的一个半导体区接触的第二部分；
栅绝缘膜，其邻近所述本征半导体层形成；和
栅电极，其邻近所述栅绝缘膜形成；
其中所述半导体层的所述第一部分包括非晶硅区，而所述第二部分包括晶硅区。
2.根据权利要求1的的半导体器件，其特征在于：
所述栅绝缘膜与所述本征半导体层形状基本相同，
所述栅电极与所述栅绝缘膜形状基本相同，
位于所述一对半导体区之间的所述第一部分包括可以促进所述本征半导体层晶化的催化剂元素。
3.根据权利要求2的半导体器件，其特征在于：
所述第一部分中所述催化剂元素的浓度为从1×1016至1×1019原子/cm3。
4.一种半导体器件，包括：
形成于基板上的象素薄膜晶体管；
所述象素薄膜晶体管包括：
包含硅且具有某种导电类型的源半导体区和漏半导体区；
包含本征硅的半导体薄膜，所述半导体薄膜具有位于所述源半导体区和漏半导体区之间、作为沟道区的第一部分以及与所述源半导体区和漏半导体区之一接触的第二部分；
绝缘膜，其邻近所述半导体薄膜形成，其中所述绝缘膜与所述半导体薄膜形状基本相同；以及
栅电极，其邻近所述绝缘膜形成，其中所述栅电极与所述绝缘薄膜形状基本相同，
其中所述第一部分和所述第二部分包括晶硅区，而所述半导体薄膜中除所述第一部分和所述第二部分以外的部分包括非晶硅区。
5.根据权利要求4的半导体器件，其特征在于：
所述源半导体区和漏半导体区是晶态的。
6.根据权利要求4的半导体器件，其特征在于：
所述半导体薄膜只在所述第二部分中选择性地掺杂催化剂元素。
7.根据权利要求6的半导体器件，其特征在于：
所述催化剂元素是从包括Ni、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Sc、V、Mn、Cu、Zn、Au和Ag的组中选择的。
8.一种半导体器件，包括：
形成于基板上的象素薄膜晶体管；和
形成于所述基板上的驱动薄膜晶体管，
所述象素薄膜晶体管包括：
一对半导体区，所述一对半导体区的杂质类型选自N型或P型之一；
本征半导体层，其具有位于所述一对半导体区之间的第一部分以及与所述一对半导体区中的一个半导体区接触的第二部分；
栅绝缘膜，其邻近所述本征半导体层形成；和
栅电极，其邻近所述栅绝缘膜形成；
其中所述半导体层的所述第一部分包括非晶硅区，而所述第二部分包括晶硅区。
9.根据权利要求8的的半导体器件，其特征在于：
所述栅绝缘膜与所述本征半导体层形状基本相同，
所述栅电极与所述栅绝缘膜形状基本相同，
位于所述一对半导体区之间的所述第一部分包括可以促进所述本征半导体层晶化的催化剂元素。
10.根据权利要求9的半导体器件，其特征在于：
所述第一部分中所述催化剂元素的浓度为从1×1016至1×1019原子/cm3。
CNB2006100792631A 1994-10-20 1995-10-20 半导体器件及其制造的方法 Expired - Fee Related CN100470843C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28140994A JP3486240B2 (ja) 1994-10-20 1994-10-20 半導体装置
JP281409/1994 1994-10-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031060498A Division CN1260828C (zh) 1994-10-20 2003-02-20 半导体器件及其制造的方法

Publications (2)

Publication Number Publication Date
CN1855547A true CN1855547A (zh) 2006-11-01
CN100470843C CN100470843C (zh) 2009-03-18

Family

ID=17638757

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB2006100792631A Expired - Fee Related CN100470843C (zh) 1994-10-20 1995-10-20 半导体器件及其制造的方法
CN95120287A Expired - Fee Related CN1106694C (zh) 1994-10-20 1995-10-20 半导体器件
CNB031060498A Expired - Fee Related CN1260828C (zh) 1994-10-20 2003-02-20 半导体器件及其制造的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN95120287A Expired - Fee Related CN1106694C (zh) 1994-10-20 1995-10-20 半导体器件
CNB031060498A Expired - Fee Related CN1260828C (zh) 1994-10-20 2003-02-20 半导体器件及其制造的方法

Country Status (5)

Country Link
US (1) US5606179A (zh)
JP (1) JP3486240B2 (zh)
KR (1) KR100288040B1 (zh)
CN (3) CN100470843C (zh)
TW (1) TW344141B (zh)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052569C (zh) * 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN1328761C (zh) 1993-12-02 2007-07-25 株式会社半导体能源研究所 半导体器件的制造方法
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6798023B1 (en) * 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
TW297950B (zh) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6077752A (en) * 1995-11-20 2000-06-20 Telefonaktiebolaget Lm Ericsson Method in the manufacturing of a semiconductor device
US5814834A (en) * 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW319912B (zh) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW317643B (zh) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
US6326226B1 (en) * 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6140160A (en) 1997-07-28 2000-10-31 Micron Technology, Inc. Method for fabricating a simplified CMOS polysilicon thin film transistor and resulting structure
KR100482460B1 (ko) * 1998-10-28 2005-09-02 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 폴리실리콘-박막 트랜지스터 형성방법
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6291364B1 (en) 1999-08-31 2001-09-18 Micron Technology, Inc. Method and apparatus for stabilizing high pressure oxidation of a semiconductor device
US7232742B1 (en) 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
US6472232B1 (en) 2000-02-22 2002-10-29 International Business Machines Corporation Semiconductor temperature monitor
TW456048B (en) * 2000-06-30 2001-09-21 Hannstar Display Corp Manufacturing method for polysilicon thin film transistor liquid crystal display panel
JP4968982B2 (ja) * 2000-12-15 2012-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
JP2005108930A (ja) * 2003-09-29 2005-04-21 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4610285B2 (ja) * 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
DE102006009280B4 (de) * 2006-03-01 2007-11-29 Universität Stuttgart Verfahren zur Herstellung von komplementären Transistoren und entsprechend hergestellte Transistoranordnung
TW200802858A (en) * 2006-06-26 2008-01-01 Tatung Co Ltd Structure of semiconductor with low heat carrier effect
CN100461432C (zh) * 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
KR100884204B1 (ko) * 2007-07-19 2009-02-18 주식회사 동부하이텍 이미지 센서 및 그 제조방법
CN101572272B (zh) * 2008-04-30 2011-10-26 深超光电（深圳）有限公司 薄膜晶体管之化学气相沉积制作流程及其预沉积层构造
JP5384088B2 (ja) * 2008-11-28 2014-01-08 株式会社ジャパンディスプレイ 表示装置
US8704083B2 (en) * 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
WO2016199093A1 (en) * 2015-06-10 2016-12-15 King Abdullah University Of Science And Technology Method of fabricating patterned crystal structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation

Also Published As

Publication number Publication date
CN1132414A (zh) 1996-10-02
US5606179A (en) 1997-02-25
TW344141B (en) 1998-11-01
CN1440081A (zh) 2003-09-03
CN1260828C (zh) 2006-06-21
KR100288040B1 (ko) 2001-10-24
JP3486240B2 (ja) 2004-01-13
JPH08125194A (ja) 1996-05-17
CN1106694C (zh) 2003-04-23
CN100470843C (zh) 2009-03-18

Similar Documents

Publication Publication Date Title
CN1260828C (zh) 半导体器件及其制造的方法
EP0651431B1 (en) Method of crystallizing a silicon layer
CN1051877C (zh) 半导体器件及其制造方法
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1039464C (zh) 半导体器件及其制造方法
JP4404881B2 (ja) 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
CN1078014C (zh) 半导体器件及其制造方法
CN1208257A (zh) Mis半导体器件及其制造方法
CN1198596A (zh) 薄膜晶体管及其制造方法和使用它的液晶显示装置
CN1702532A (zh) 薄膜晶体管、具有该晶体管的平板显示器及其制造方法
CN1109211A (zh) 一种制造半导体器件的方法
CN1656618A (zh) 晶体管结构和制造该晶体管结构的方法
CN1913146A (zh) 薄膜导体及其制造方法
CN1081832C (zh) 制造金属氧化物半导体场效应晶体管的方法
CN1131342A (zh) 制造结晶硅半导体和薄膜晶体管的方法
CN1716552A (zh) 半导体器件的制造方法及通过该方法制造的半导体
CN1652349A (zh) 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器
CN1248318C (zh) 有非发光型显示器的电子装置
CN1666347A (zh) 薄膜晶体管电子器件及其制造
CN1126154C (zh) 有源矩阵型显示装置
CN1285107C (zh) 低温多晶硅薄膜晶体管的制造方法
CN1241816A (zh) Mis半导体器件及其制造方法
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
JPH088181A (ja) 半導体装置及びその製造方法
CN1932599A (zh) 液晶显示器用基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20131020