CN1860603A - 用于制作由半导体材料制成的多层结构的方法 - Google Patents

Abstract

本发明涉及一种用于制作多层结构的方法，该多层结构由半导体材料制成，且包括有源层、支撑层以及在有源层和支撑层之间的绝缘层，特征在于该方法包括对载流子陷阱的密度和/或电绝缘层内的电荷的改变，以便于最小化结构支撑层中的电损耗。

Description

用于制作由半导体材料制成的多层结构的方法

本发明涉及一种用于制作多层结构的方法，该多层结构由半导体材料制成，并包括有源层、支撑层以及在有源层和支撑层之间的电绝缘层。

本发明还涉及使用这种方法获得的结构。

注意，本发明可应用在用于微电子学、光学、光电子学应用类型的以晶片形式的薄结构。

在本文的余下部分中，通用表达“本发明相关的结构”将用来表示类似上述的结构，该结构是半导体材料制成的多层结构类型，并包括有源层、支撑层以及在有源层和支撑层之间的电绝缘层。

多层结构组合了若干层，其中一些由不同的材料制成。

因此，本发明的一个应用是制作SOI(绝缘体上硅)型结构。

因此，这种类型的SOI通常包括：

·有源层，由具有低电阻率(为几个Ohm.cm级)的单晶硅制成，

·支撑层，可由具有明显较高电阻率、典型为大于1000Ohm.cm的硅制成，

·以及在上述两层之间的电绝缘层，例如SiO₂层。

将所谓“有源”层以此方式命名的原因在于，典型为电子或光电部件的部件将布置在其上。

期望本发明相关的多层结构同尽可能最低的电损耗相关联。

注意，在本文中，“损耗”指结构支撑层中的电损耗，所述损耗由在有源层上进行的部件的极化操作引起。

这些损耗是不利的，以至于它们影响该结构的电效率并能在有源层中产生影响信号质量的噪声(具体地是对非常高的频率的应用—即典型地对于高于10GHz的频率)

由此，可应用本发明的结构通常具有：

·在其有源层处的低电阻率(为5至30Ω.cm级)，使得能和安装在该层上的部件有较好的相互作用，

·以及在支撑该有源层的层处的更高电阻率，以避免结构中的电损耗。为实现这点，本发明相关的结构(典型地，但并非必须地是SOI层)中的支撑层将典型地具有比有源层更高的电阻率(例如大于1000Ω.cm)

因此，设计了支撑这些结构的有源层的层的高电阻率，以减小和结构相关的损耗。

本发明的一个目的是制作在本文开始提到类型的结构，在该结构中损耗尽可能得低。

还要注意，在非常高频率的应用中，尽管有绝缘层的电绝缘效应，在结构的有源层中产生的电信号仍能穿过结构的绝缘层。如上所述，这对应于不希望的损耗。

由此，比以上所述甚至更为精确地，本发明的另一个目的是能制造和上述那些类似的结构，其中损耗得到最小化，且该结构还能用于非常高频率的应用。

为实现这些目的，本发明提出一种制造多层结构的方法，该多层结构由半导体材料制成，且包括有源层、支撑层以及在有源层和支撑层之间的电绝缘层，特征在于所述方法包括改变载流子陷阱的密度和/或电绝缘层内的电荷，以便于最小化结构支撑层中的电损耗。

这种方法的其他优选但非限定性的方面如下：

·所述改变意在增加结构绝缘层和结构支撑层之间的界面处的载流子陷阱密度，

所述改变设计为减少结构的电绝缘层内的电荷，

·选择有源层以便于具有远小于支撑层的电阻率，

·所述方法包括，键合(bond)包括结构有源层的第一衬底和包括结构支撑层的第二衬底，

·所述第一衬底包括绝缘层，

·所述第一衬底的绝缘层对应于所述结构的绝缘层，

·为最小化结构支撑层中的电损耗，在所述第一衬底和所述第二衬底键合前对载流子陷阱的密度进行改变，

·为最小化结构支撑层中的电损耗，通过在待键合的所述两个衬底之间插入中间层而对载流子陷阱的密度进行改变，所述中间层将与第二衬底的支撑层接触，由于所述中间层的材料与所述支撑层中的材料相关，对所述中间层的材料进行选择以便于而增加载流子陷阱的密度，

·在第一衬底和第二衬底的所述键合前，将所述中间层沉积在所述第二衬底上，

·所述支撑层由硅制成，在所述中间层中使用的材料是氮氧化物，

·使用用于键合所述第一和第二衬底的至少一种材料对载流子陷阱的密度进行改变，以最小化结构支撑层中的电损耗，所述材料由于其与所述支撑层中的材料相关而易于增加载流子陷的阱密度，

·在所述第一和所述第二衬底键合前，通过对第二衬底的表面区域施加处理而对载流子陷阱的密度进行改变，以便于最小化结构支撑层中的电损耗，

·对第二衬底的表面区域的所述处理包括第二衬底的表面条件的受控退化，

·为最小化结构支撑层内的电损耗，在所述第一和第二衬底键合前，通过调整在所述第一衬底中进行的注入的特性，在电绝缘层中对电荷进行改变，

·对所述注入的剂量进行调整以改变电绝缘层中的电荷，

·所述注入对应于SMARTCUT型方法的弱化注入，

·为了最小化结构支撑层中的电损耗，通过调整热氧化参数而对电绝缘层内的电荷进行改变，所述热氧化在所述第一衬底上进行以在其表面上产生结构绝缘层，

·所述参数包括温度和/或温度变化、气体组分、退火时间等，

·一旦结构已经形成、通过调整施加到所述结构的热处理的参数而对电绝缘层内的电荷进行改变，以便于最小化结构支撑层中的电损耗，

·对所述热处理的热预算进行调整，以便于减少结构的电绝缘层内的电荷，

·所述结构为SOI，

·所述方法使用SMARTCUT型方法中的步骤。

在阅读以下参考附图对本发明的描述后，本发明的其他方面、目的和优势将变得清楚，所述附图中：

·图1是由仿真得到的曲线图，对于与本发明相关的不同结构，说明了表示与结构相关的损耗的、作为绝缘层的电荷的不同对应值的函数的参数G_EFF的变化；

·图2是与图1中所说明的类型相同的曲线图，也由仿真得到，对于与本发明相关的不同结构，说明了表示与结构相关的损耗的、作为在绝缘层和支撑层间界面处的载流子陷阱的密度的不同对应值的函数的同样参数G_EFF的变化；

·图3是说明用于测量在诸如涉及本发明的结构中的电损耗的主要方法的图，所述结构以截面图形式表示，且该图的右部分包含等效电路的表示，

·图4是由实验性测量得到的曲线图，说明了在本发明相关的绝缘层和结构支撑层之间的界面处的载流子陷阱密度的减少对针对与本发明相关的结构所测量的电损耗的影响，

图5是与图4中所示的类型相同的曲线图，也由实验性测量得到，说明了在本发明相关的结构的电绝缘层内的电荷改变对针对该结构所测量的电损耗的影响，

·图6图解地说明两个衬底的键合以构成本发明相关的结构，两个衬底中的至少一个已经根据本发明的一个实施例进行了特定处理，以便于最小化与将获得的结构相关的损耗，

·图7表示对于具有参数Q_BOX和D_it的不同值的不同结构，作为频率函数的所测量的损耗。

对象在本文介绍中提到的多层结构，我们将描述本发明的若干实施例。

注意，本结构可以具体为SOI型结构(但不限于此)。

通常，本发明相关的结构是其中有源层的电阻率明显低于结构支撑层电阻率的典型结构。

还要注意，以下将描述的方法可以在用于制作多层结构的SMARTCUT型方法的更通用的实施环境中使用。

但是，根据本发明的方法也有非常可能在和SMARTCUT型方法不同的、用于制作多层结构的方法的通用环境中实施。

具体地，本方法能在用于制作多层结构、实施键合两个衬底的步骤且不同于SMARTCUT型方法(例如，ELTRAN型方法等)的方法的一般环境中使用。

使用SOI型结构为例来说明，本发明改变：

·结构的电绝缘层内的电荷，

·和/或载流子陷阱的密度(典型地在绝缘层和结构支撑层之间的界面处)，

以便于最小化与该结构相关的损耗。

申请人在执行仿真和实验观测后，实际上确定了有可能通过以下减少与结构相关的损耗：

·减少结构的电绝缘层内的电荷。为此，申请人使用损耗如何受参数Q_BOX的值影响的论证，该参数对应于与结构的绝缘层(即，在SOI情形中的埋入氧化物层)相关的电荷。

·和/或增加更为具体地是在结构的绝缘层和支撑层之间的界面处载流子陷阱的密度。为此，申请人使用损耗如何受与载流子陷阱密度对应的参数D_it的值影响的论证。

为避免任何困惑，指定所称的“载流子陷阱”(或“载流子”)是为了俘获通过结构中出现的固定电荷开始运动的电荷的电陷阱。为此，载流子陷阱特别地和吸气装置不同，吸气装置是针对诸如物理杂质的吸气元件(这些杂质可以是例如金属离子、例如来自重金属等)。

本发明使用上述两个影响、即参数D_it和Q_BOX的值的论证。

且作为论证后的继续，申请人执行对与本发明相关的上述类型的不同结构的一系列观测。

因此，这些观测涉及不同的结构，参数D_it和Q_BOX的不同值与这些不同的结构相关，并针对所述不同的结构测量损耗。

更为精确地，对这些结构的每一个，申请人选择性地对以下进行改变：

·首先，在结构的绝缘层中的电荷，

·其次，在绝缘层和结构支撑层之间的界面处的载流子密度。

我们将更为具体地讨论进行这些改变的方式。

在呈现由申请人执行的数值仿真和实验的结果之前，我们将简要地概括在这些仿真和实验的环境中使用的测量损耗的方法中涉及的原理。

这种损耗测量方法通常称作通过共面线的损耗测量。

其提供了根据支撑层中电磁场的传播来测量达到一定深度的损耗的方式。该深度依赖于导体之间的间隔、频率以及支撑层电阻率以及氧化厚度。

因此，对每个待被特征化的结构，这种测量方法使用以下步骤：

·结构准备，通过：

选择性的蚀刻结构的有源层，在埋入氧化绝缘层停止蚀刻深度(记住，在此描述中讨论的例子涉及到SOI)，

以导电金属在埋入氧化物之上的结构上沉积固体盘(solid plate)金属。由此可沉积一微米厚的铝，

干法并选择性的蚀刻沉积的金属以形成测试图案，实际上是平行传导金属化线(其形成波导)；

·将电信号施加于金属化线之一。该信号V_A包括DC电压V_DC和低振幅AC电压V_AC的叠加。将其施加到所述线，并且可对以下进行改变：

DC部分V_DC的振幅，

AC部分V_AC的频率，

·利用在波导端部的发射、传输和反射的功率来计算损耗(α＝导体中的损耗α_COND+在有源层通过蚀刻被消除之前位于其下的层中的损耗α_SUB)。

α_SUB从α的值和α_COND的估计中提取，所述α_COND被认为是对于所施加信号的给定频率是固定的。

在图3中说明了此方法的原理，所述图3具体地说明了要针对其特征化损耗的结构的不同区域中产生的波导(电压V_A被施加到每个共面线的中心导体)。

在测量期间在AC部分上叠加DC部分的优势在于，对与本发明相关的结构中的在绝缘/支撑层界面下的具有低电阻的层的损耗显示了可观的效果。

如本文的剩余部分中将更详细解释的，该低电阻层通过在波导的中心导体下应用DC部分而产生。

其还受到参数Q_BOX和D_it的强烈影响。因此，在该低电阻层中的载流子的浓度及其总量(具体地受其厚度控制)是为何Q_BOX和D_it对损耗有影响的原因。

在此方法实施期间所测量的损耗用来提取此结构的有效电阻率(该有效电阻率直接涉及损耗)。

如上所述，并如将详细说明的，申请人使用了在本发明的环境中以下对结构损耗的已经论证的影响：

·埋入氧化物绝缘层(即，在其内)的电荷Q_BOX，

·载流子陷阱的密度D_it。

由此，针对其的结果在图1和图2中说明的仿真论证了参数Q_BOX(图1)和D_it(图2)对与本发明相关的结构相关联的损耗的对应影响。

这两个图的曲线从仿真模型中获得，所述仿真模型计算了在结构上制造的共面波导的平行线性电导(G_EFF)。

图3表示在结构上制造的共面波导及等效分布电路(在图的右部分中)。

与共面波导相关的传播指数γ为这种形式： $\mathrm{\γ}=({\mathrm{\α}}_{\mathrm{cond}}+{\mathrm{\α}}_{\mathrm{sub}})+\mathrm{J\β}=$ $\sqrt{(\mathrm{Reff}+\mathrm{j\ωLeff})\·(\mathrm{Geff}+\mathrm{J\ωCeff})}.$

在结构中与支撑层相关的损耗α_SUB在高频直接与G_EFF成比例。

损耗α_SUB等于[0.5*G_EFF(L_eff/C_eff)^0.5]，其中L_eff和C_eff分别表示图3中所示的共面结构的线性电感和电容。

因此对给定的结构，与结构相关的损耗随着参数G_EFF的值增加(反之亦然)。

所使用的模型通过Silvaco公司的Atlas软件(注册商标)实施。考虑共面波导的不同尺度参数，此模型是有效的，所述参数如下：

·形成在用于损耗测量的结构上的金属化线的几何图形，

·结构的埋入氧化物层(绝缘层)的厚度，

·施加在金属化线上的电压V_A(考虑极化电压和频率)。

此外，此模型在G_EFF的计算中考虑了参数D_it和Q_BOX。

图1表示对应与参数Q_BOX四个不同值相关的四个不同结构的4曲线11、12、13和14。

作为将在上述损耗测量方法的环境中施加到结构的导体的电压V_A的函数，这些曲线中的每一个说明了结构损耗关于参考点的相对变化(如上所述，通过直接涉及损耗的参数G_EFF)。

参考点固定到V_DC＝Q_BOX＝D_it＝0所获得的G_EFF的值。

曲线11对应值Q_BOX对于其为零的结构。

曲线12、13和14对应三种结构，对于所述结构绝缘层具有非零的Q_BOX值，该值从曲线12的结构增加到曲线14的结构(对于其绝缘层的电荷等于10¹¹cm^-2)。

此图中的箭头表示在不同曲线中的结构之间的Q_BOX的增加。

此图说明Q_BOX值的增加引起结构损耗的增加。

参数Q_BOX和因此的电绝缘层的电荷的该影响可如下来解释。

该电荷是正电荷，因此其易于将移动的负电荷(电子)吸引到在绝缘层和支撑层之间的界面(非常有阻抗性的)。

过量的这些电子在所述界面处聚集，然后形成具有低电阻的表面层，因此增加了在支撑层中的总损耗。

在实施上述的损耗测量方法期间，稍微负的电压V_A可施加到中心导体，以仅临时地将这些电子推到中心导体下，然后它们从界面移走；然后界面的这部分的变得更有阻抗性，且测量的损耗减小。

如果现在V_A的值进一步减小，正的移动电荷又将被吸引向界面，并由此局部地减小了其电阻率。

由此对于负电压V_OPT，损耗最小。最小损耗的这种偏移在图1中示出。

由此，随着Q_BOX的值增加，V_OPT的值朝着负电压偏移。

类似地，对较大的Q_BOX的值，在埋入氧化物绝缘层和支撑层之间的界面处的电子的出现将增大损耗(即使是在V_OPT，在该电压处上述被吸引到绝缘/支撑层的电子没有出现在施加了电压V_A的中心导体下，而是出现在界面的其他位置)。

因此，在两个相同结构间的值Q_BOX的增加引起损耗的增加以及向着V_A的值V_OPT的负电势偏移，如可图1中所见。

类似地，图2表示对应于三个不同结构的三条曲线21、22、23。

每个结构与在其电绝缘层及其支撑层之间的界面处的不同的D_it值相关。

这三条曲线中的每一个具有在零电压横轴附近的最小值(因此对应几乎相等的值V_OPT)

曲线21对应于和零D_it值相关的结构。

曲线22至24对应于具有非零且增加(从曲线22到曲线24)的D_it值的结构，和曲线24的结构相关的D_it为10¹²#/cm²/eV。

在三条曲线的最小值的每侧的箭头表示在三种结构间的D_it的增加。

能看出D_it的增加减少了与结构相关的损耗。

还能看出，D_it的增加减少了施加到结构的中心金属化线的常数电压V_DC的DC部分的影响。

参数D_it对损耗的这种影响可解释为如下：

此参数特征化了陷阱的密度，所述陷阱诸如锐边、污染或任何其他能在结构的绝缘层和支撑层之间的界面处俘获正或负的移动电荷(电子或空穴—其是在材料的晶格点阵中的未占用空间)的陷阱。

在此界面处的高密度将易于抵制涉及绝缘层电荷增加趋势的上述影响。

高密度引起对一些到达所述界面并形成表面层的电子的吸收，且这具有减小结构电阻率(并因此增加损耗)的效果。

此效果随着密度增加而增加(因此易于减小损耗)。

此外，电压V_A将电子或正电荷吸引到所述界面(根据该电压的符号)的效果受到更高的载流子陷阱密度的削弱；在这种情形中，由电压VA吸引向界面的一些移动电荷被俘获，并因此得到中和，使得它们对损耗没有影响。

注意，由此，载流子陷阱密度的增加可以相同的方式施加于正或负电压V_A。

图4中的曲线图说明参数D_it的变化对损耗α的作用。

此曲线图包含两条曲线，对应于两个不同结构：

·由申请人获得的没有任何特殊处理(遵循SMARTCUT方法)的SOI结构，(以实线表示，曲线41)

·经受特定处理的类似结构(虚线，曲线42)，所述特定处理旨在减少在结构的埋入氧化物绝缘层和支撑层之间的界面处的参数D_it的值。这种处理可以是在由5％的氢和95％的氮组成的混合中、在432℃级的温度进行30分钟的退火。

在本文的剩余部分，我们将回到用来获得这种参数D_it的减小的特殊处理。

由此，图4说明在结构的绝缘层和支撑层之间的界面处的D_it的减少增加了通过结构的损耗。

对应地，图5说明Q_BOX值的改变对损耗α的影响。

由此，图5表示对两个不同结构，作为在这些损耗的特征化期间施加的常数电压的函数的损耗的变化。

·具有例如在1.5×10¹⁰cm^-2级的低Q_BOX的结构，(曲线51对应于与本身以通过SMARTCUT方法公知的方式获得的SOI)；

·具有例如在6×10¹⁰cm^-2级的较高Q_BOX的结构，(曲线52对应于与包含污染—例如金属污染的炉中的氧化的高电阻率Si晶片)。

注意，如以上已提及的，参数Q_BOX的增加将增大损耗。

注意，D_it的水平在分别对应曲线51和52的结构间没有进行改变。

图7中的曲线表示对于通过SMARTCUT方法获得的、具有不同Q_BOX和D_it值的三个SOI结构，作为频率函数的损耗在V_DC＝0V时的变化。

对于这三个结构SL1、SL2、SH1的每个，以下表格给出Q_BOX和D_it的值。

晶片名	QBOX[#/cm2]	Dit[#/cm2/eV]
			SL1	～1e10	可忽略
SL2	～1e10	～1e11
			SH1	～1e10，其中QBOX.SH1＞QBOX.SL1	可忽略

除了从100Ω.cm(顶部曲线)变化到5000Ω.cm(底部曲线，支撑层的电阻率值在箭头方向中增加)的这些对应结构的支撑层的电阻率ρ_eff之外，虚线曲线对应于在相同结构上制造的共面波导的仿真损耗。

该图表示理论上损耗随着电阻率ρ_eff增加而减小。

注意，这些理论损耗包含与线的金属导体相关的损耗(对应于图7中的最低曲线，以连续线表示)和在支撑层中的损耗。

图7表示具有最高D_it值的结构是具有最小损耗的结构。在此结构中的损耗对应于4000Ω.cm级的有效电阻率，这使得与支撑层相关的损耗和与金属导体相关的损耗相比，可以忽略(由于全部损耗α等于损耗α_COND和α_SUB的和，且当α_SOB趋向零时，α变得等于α_COND)。

具有低Q_BOX值、但D_it值可忽略的结构具有对应于等于仅300和500Ω.cm的支撑层电阻率值的损耗。

在本发明的情形中，载流子陷阱的密度的值和/或与本发明相关的结构的电绝缘层内的电荷的值由此得到改变，以便于最大化此结构的电阻率。

如在本文中将进一步解释的，载流子陷阱的密度在埋入层(如SOI的埋入氧化物)和下支撑层之间的界面处得到改变。

如上所述，本发明可在键合第一衬底(包括结构的有源层)和第二衬底(包括结构的支撑层)的环境中实施。

在这种情形中，包括结构的有源层的第一衬底也可以包括结构的绝缘层。

在执行这种类型的键合前，有可能改变载流子陷阱的密度以增加此密度，如从以上所见这将减少与结构相关的损耗。

从而，可以想象到一些变化(单独实施或者结合)：

·通过在两个待键合衬底之间插入中间层对载流子陷阱密度的改变，该中间层设计为与第二衬底的支撑层进行接触，由于所述中间层的材料与制造支撑层的材料相关，选择所述中间层的材料以便于促进载流子陷阱密度的增加；

>在这种情形中，所述中间层能在键合前沉积在第二衬底上；

>并且在本发明的一个应用中，支撑层可以由硅制成，且中间层材料可以是氮氧化物；

·使用用于键合所述第一和第二衬底的至少一种材料，对载流子陷阱密度的改变，作为所述材料与制造支撑层的材料相关的结果，这促进了载流子陷阱密度的增加。

·在所述第一和第二衬底键合前，通过在第二衬底的表面区域中施加处理，对载流子陷阱密度的改变；

>对第二衬底的表面区域的此类处理可具体地包括该第二衬底的表面条件的受控退化(通过蚀刻对其粗糙度的退化)。

在以上出现的所有变化中，载流子陷阱的密度在所得到的结构中在氧化物层和下支撑层之间的界面处得到改变。

此外，还在本发明的环境中，当与如上述的键合结合使用时，根据不同的变化(再次单独施加或结合)，在结构的电绝缘层内的电荷可得到改变，以便于减少所述电荷，所述变化如下：

·在键合前通过调整在所述第一衬底中进行的注入的特征而对电荷的改变；

>在这种情形中，注入的剂量优选地调整为改变在电绝缘层中的电荷值；

>这种注入还可对应于这种步骤，其中使用SMARTCUT型方法进行弱化注入。在这种情形中，第一衬底可以是具有在注入前被氧化的表面的单晶硅衬底，所述注入通过该氧化的表面进行，而第二衬底对应于将键合到所述第一衬底的支撑或加强物，该第一衬底然后在弱化区域被分开，具有在注入步骤中限定的厚度，以产生期望的多层结构。

·通过在键合前调整热氧化的参数而对电绝缘层中的电荷的改变，所述热氧化在第一衬底上进行以便在其表面产生结构的绝缘层；

>对其采取动作的参数具体包括温度(绝对值)和/或其变化(具体地，温度上升剃度的特征)、气体成分和退火时间；

>再次地，所述热氧化可对应于其中使用SMARTCUT型方法产生氧化物层的步骤。

最后，一旦结构已形成，通过调整施加到所述结构的热处理的参数，有可能改变结构的电绝缘层内的电荷。在这种情形中，两个衬底是否已经提前键合无关紧要。

且在对结构的电绝缘层中的电荷的这种类型的变化调整中，对所述热处理的热预算进行调整，以便于最小化在该绝缘层中的电荷。

应注意，改变结构的电绝缘层内的电荷完全不同于影响在结构的各层之间的一些界面处的电荷的再分配(后一技术例如通过US 6091112公开)。

此外，关于US 6091112，该文件无论如何不是为了最小化支撑层中的损耗—如该发明所做的—而其是为了避免有源层中的耗尽。为此，该现有技术文件提出影响有源层的特征，而不是埋入绝缘层的特征(此为本发明的情形)。

图6表示在所述情形中对上述两个衬底A和B的键合步骤，其中衬底A已被氧化(具体地为了产生表面氧化物层A1)和注入(为了产生在衬底A的厚度内限定有源区A3的弱化区域A2)。

衬底B对应于所需最后结构的支撑层。

此情形具体对应与在SMARTCUT型方法的环境中使用本发明。

Claims (23)

1.一种用于制作多层结构的方法，该多层结构由半导体材料制成，且包括有源层、支撑层和在所述有源层和所述支撑层之间的绝缘层，特征在于所述方法包括对载流子陷阱的密度和/或在所述电绝缘层内的电荷的改变，以便于最小化在所述结构支撑层中的损耗。

2.根据前一权利要求的方法，特征在于所述改变意在增加在所述结构绝缘层和所述下结构支撑层之间界面处的载流子陷阱的密度。

3.根据之前权利要求中之一的方法，特征在于所述改变意在减少所述结构的电绝缘层中的电荷。

4.根据之前权利要求中之一的方法，特征在于对所述有源层进行选择，以便于具有明显低于所述支撑层电阻率的电阻率。

5.根据之前权利要求中之一的方法，特征在于所述方法包括，键合包括所述结构有源层的第一衬底和包括所述结构支撑层的第二衬底。

6.根据前一权利要求的方法，特征在于所述第一衬底包括绝缘层。

7.根据前一权利要求的方法，特征在于所述第一衬底的绝缘层对应所述结构的绝缘层。

8.根据前三个权利要求中之一的方法，特征在于为最小化所述结构支撑层中的电损耗，在所述第一衬底和所述第二衬底键合前，对所述载流子陷阱的密度进行改变。

9.根据前一权利要求的方法，特征在于为最小化所述结构支撑层中的电损耗，通过在所述待键合的两个衬底之间插入中间层而对所述载流子陷阱的密度进行改变，所述中间层将与所述第二衬底的支撑层接触，由于所述中间层的材料与所述支撑层中的材料相关，对所述中间层的材料进行选择以便而增加所述载流子陷阱的密度。

10.根据前一权利要求的方法，特征在于在所述第一和第二衬底的键合前，将所述中间层沉积在所述第二衬底上。

11.根据前一权利要求的方法，特征在于所述支撑层由硅制成，并且在所述中间层中使用的材料是氮氧化物。

12.根据前四个权利要求中之一的方法，特征在于使用用于键合所述第一和第二衬底的至少一种材料对所述载流子陷阱的密度进行改变，以最小化所述结构支撑层中的电损耗，所述材料由于其与所述支撑层中的材料相关而易于增加载流子陷阱的密度。

13.根据前五个权利要求中之一的方法，特征在于在所述第一和第二衬底键合前，通过对所述第二衬底的表面区域施加处理来对载流子陷阱的密度进行改变，以便于最小化结构支撑层中的电损耗。

14.根据前一权利要求的方法，特征在于对所述第二衬底的表面区域的所述处理包括所述第二衬底的表面条件的受控退化。

15.根据前七个权利要求中之一的方法，特征在于为最小化所述结构支撑层中的电损耗，在所述第一和第二衬底键合前，通过调整在所述第一衬底中进行的注入的特征，在所述电绝缘层内对所述电荷进行改变。

16.根据前一权利要求的方法，特征在于对所述注入的剂量进行调整以改变所述电绝缘层中的电荷。

17.根据前两个权利要求中之一的方法，特征在于所述注入对应于SMARTCUT型方法的弱化注入。

18.根据前十个权利要求中之一的方法，特征在于为最小化所述结构支撑层中的电损耗，通过调整热氧化的参数而对所述电绝缘层内的电荷进行改变，所述热氧化在所述第一衬底上进行以在其表面上产生所述结构绝缘层。

19.根据前一权利要求的方法，特征在于所述参数包括温度和/或温度变化、气体组分、退火时间。

20.根据之前权利要求中之一的方法，特征在于一旦所述结构已经形成，通过调整施加到所述结构的热处理的参数而对所述电绝缘层内的电荷进行改变，以便于最小化所述结构支撑层中的电损耗。

21.根据前一权利要求的方法，特征在于对所述热处理的热预算进行调整，以便于减少所述结构的电绝缘层中的电荷。

22.根据之前权利要求中之一的方法，特征在于所述结构为SOI。

23.根据之前权利要求中之一的方法，特征在于所述方法使用在SMARTCUT型方法中的步骤。

Images