CN1864231B - 内存装置以及使用正栅极应力以恢复过度擦除存储单元的方法 - Google Patents

内存装置以及使用正栅极应力以恢复过度擦除存储单元的方法 Download PDF

Info

Publication number
CN1864231B
CN1864231B CN2004800289529A CN200480028952A CN1864231B CN 1864231 B CN1864231 B CN 1864231B CN 2004800289529 A CN2004800289529 A CN 2004800289529A CN 200480028952 A CN200480028952 A CN 200480028952A CN 1864231 B CN1864231 B CN 1864231B
Authority
CN
China
Prior art keywords
storage unit
dielectric layer
electric charge
volts
apply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2004800289529A
Other languages
English (en)
Other versions
CN1864231A (zh
Inventor
D·汉密尔顿
Z·刘
M·W·伦道夫
Y·何
E·夏
K·坦派罗
M·李
A·马达哈尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN1864231A publication Critical patent/CN1864231A/zh
Application granted granted Critical
Publication of CN1864231B publication Critical patent/CN1864231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification

Abstract

一种擦除由多个存储单元(10)所组成的快闪电可擦除只读存储器(EEPROM)装置的方法，包括预编程(100)多个存储单元(10)、施加擦除脉冲(110)至所述的多个存储单元(10)、接着进行擦除检验(120)。擦除检验(120)后接着软编程(135)任何具有阈值电压低于预定最小电位(VTMIN)的存储单元，并施加正栅极应力(130)至所述的多个存储单元(10)。本擦除方法可防止过度擦除并提供严格的阈值电压分布。

Description

内存装置以及使用正栅极应力以恢复过度擦除存储单元的方法
技术领域
本发明大体上系关于非挥发性内存装置的领域，详言的，系关于譬如电荷陷捕电介质快闪电可擦除可程序只读存储器(EEPROM)装置的闪存装置，以及擦除所述的EEPROM装置的方法。
背景技术
于现代集成电路制造的普遍趋势是增加储存于集成电路内存单元(memory unit)，譬如电可擦除可程序只读存储器(EEPROM)单元上每单位面积的资料位的数目。内存单元时常包括相当大数量的核心内存装置(有时称的为存储单元(cell))。例如，习知的电荷陷捕电介质闪存装置能够储存二位的资料于“双位(double-bit)”格式。也就是说，能使用存储单元储存一个位于所述的内存装置的第一侧，和使用存储单元储存第二位于所述的内存装置的第二侧。
各内存装置以可操作方式配置成藉由施加适当的电压电位而予编程、读取和擦除。一般而言，各装置的栅电极能够连接至字线(wordline)，而源极和漏极各能够连接至位线(bitline)，用来施加各种电压电位至内存装置的对应组件。
例如，能藉由热电子注入而完成此装置的编程。热电子注入包括于特定的期间施加适当的电压电位至内存装置的各栅电极、源极、和漏极，直到电荷储存层累积电荷为止。此种制程，关于NOR架构内存装置揭示于共同所拥有的美国专利No.6,215,702中，由参考所述的美国专利的整个内容而结合于本发明。
例如，能够藉由热电洞注入而完成此装置的擦除。热电洞注入包括施加适当的电压电位至栅电极和漏极，而同时浮置或接地源极，以擦除其中一个存储单元(一般为正常位(normal bit))。反的，藉由浮置漏极和施加适当的电压电位至源极和栅极，而擦除互补位(complementarybit)。或者，可同时擦除正常位和互补位。
于闪存数组(array)中，一般同时擦除大量的存储单元。能藉由如上述的重复施加短擦除脉冲，而完成存储单元的擦除。于各擦除脉冲后，能施行擦除检验，以判定于数组中的各存储单元是否为“欠擦除(undererased)”(亦即，是否存储单元有高于预定限度的阈值电压)的状况。若侦测到有欠擦除存储单元，则可施加额外的擦除脉冲至整个数组。用此种擦除过程，则非为欠擦除的存储单元亦将被重复擦除，而导致了某些存储单元在其它的存储单元被充分擦除之前变成“过度擦除(overerased)”。具有低于预定限度的擦除阈值电压的存储单元一般称的为过度擦除。于此情况，过度擦除存储单元的电荷储存层空乏(depleted)电子并变成荷正电。
有许多原因并不希望过度擦除状况。例如，过度擦除存储单元的编程特性会更快速地退化，而影响能再编程存储单元的次数，以及影响其它事项。亦不希望过度擦除存储单元因为他们于编程和/或读取过程期间会引起位线漏电流。
有鉴于上述的原因，因此需要有一种擦除多位存储单元数组的装置和方法，能够减少过度擦除并提供严格的阈值电压分布。
WO 03/063167揭露擦除包括多个陷捕电介质存储单元的双位(dual bit)的内存数组的方法，所述的方法包括施加擦除脉冲至所述的多个存储单元以及擦除验证所述的多个存储单元以判定是否有任何欠擦除的存储单元。
US 5,680,350揭露应用正栅极应力至浮置栅极的内存装置，其中各个装置储存电荷在导电层。
US 5,400,286亦揭露应用正字线(栅极)应力至浮置栅极内存装置，其中，各个装置储存电荷在导电层。
发明内容
依照本发明之一个目的，本发明系关于擦除快闪电可擦除可程序只读存储器(EEPROM)装置的方法。内存装置可包括多个存储单元，各存储单元具有包含至少第一电荷储存单元(charge storing cell)和第二电荷储存单元的电荷储存层，所述的电荷储存层能配置于上电介质层和下电介质层之间。栅电极能配置于上电介质层的上，而下电介质层能配置于衬底的上。衬底能包括邻接所述的第一电荷储存单元的第一导电区和邻接所述的第二电荷储存单元的第二导电区。所述的方法包括施加擦除脉冲至多个存储单元，并擦除检验所述的多个存储单元，以判定于多个存储单元中是否有任何欠擦除存储单元。同时施加正栅极应力于所述的多个存储单元。
附图说明
由参照下列图式和上述说明，将很清楚本发明的上述和其它特征，其中：
图1为显示可使用依照本发明的擦除内存装置的方法的过度擦除双位内存装置的范例的示意横剖面图；
图2为可使用依照本发明的擦除数组的方法的范例记忆包数组的部分上示意图；
图3为显示依照本发明之一个实施例，擦除内存装置的方法的流程图；
图4为显示依照本发明的另一个实施例，擦除内存装置的方法的流程图；
图5为显示依照本发明的又另一个实施例，擦除内存装置的方法的流程图；
图6为显示依照本发明的又另一个实施例，擦除内存装置的方法的流程图；以及
图7为显示依照本发明于擦除操作后阈值电压的分布。
具体实施方式
于下列的详细说明中，相同的组件具有相同的参考号码，而不管他们是否显示于本发明的不同实施例中。为了能够清楚而简明地说明本发明，各图式可不须按尺寸绘制，而且某些特征可稍为以示意的形式显示。
参照图1，说明非挥发性、双位电荷陷捕电介质快闪电可擦除可程序只读存储器(EEPROM)装置10，于所述的内存装置10可施行本发明各种态样的其中一个或多个态样。内存装置10包括P型半导体衬底12。在此衬底12内，形成N型源极14和N型漏极16。主体18设于源极14和漏极16之间。源极14和漏极16能选择性地包括延伸区域(有时称的为轻度掺杂浅植入)和深度掺杂区域。例如能从譬如适当掺杂硅的半导体形成衬底12、源极14、漏极16、和主体18。
在主体18的上的是电介质层26(亦称的为隧道氧化物层(tunneling oxide layer)或下电介质层(bottom dielectric layer))，系由例如氧化硅(SiO2)、其它标准K材料或高K材料(例如，具有相对介电常数(permittivety)于一个实施例中高于10而于另一个实施例中高于20)所制成。
设在下电介质层26上方的是电荷陷捕层(亦称的为电荷储存层28)。电荷储存层28能够由例如包括氮化硅(Si3N4)、氧化硅(具有变化的多晶硅岛状形、植入的氧化物)和类似物质的非导电材料所制成。
在电荷储存层28的上的是由例如氧化硅、其它标准K材料或高K材料所制成的另一电介质层30(亦称的为上电介质层(top dielectric layer))。
在上电介质层30的上的是栅电极32。栅电极32能够由例如多晶硅(poly)或其它的适当材料，譬如金属或金属氧化物制成。栅电极32、上电介质层30、电荷储存层28、和下电介质层26形成堆栈栅极。侧壁间隔件35能够设置邻接堆栈栅极的横向侧壁，用来控制掺杂植入、装置性能、等等。堆栈栅极的工作函数控制主体18内的信道20。信道20从源极14延伸至漏极16。
如熟悉此项技艺者所了解的，能够对堆栈栅极和源极14、漏极16、和主体18的形成作修饰。此等修饰可包括改变内存装置10的实际配置、使用材料、掺杂参数以及类似方面。然而，可使用此处所说明的编程和擦除技术，结合修正装置而不会偏离本发明的范围。
内存装置10配置成藉由施加适当的电压电位至各栅电极32、源极14、和漏极16，而以可操作方式予以编程、检验、读取、以及擦除。详言的，栅电极32能连接至字线(WL1)或由字线(WL1)所形成，源极14能连接至第一位线(BL1)或由第一位线(BL1)所形成，以及漏极16能连接至第二位线(BL2)或由第二位线(BL2)所形成，用来施加各种电压电位至内存装置10的对应组件。
如图2中所示，存储单元或记忆装置10组构于列(row)或行(column)的数组80中，其中各列为连接于或形成各存储单元的栅电极的字线(WL0、WL1、…、WLm)，而各行为连接于或形成各存储单元的源极和漏极的位线(BL0、BL1、…、BLn)。电压电位亦应用于各内存装置的对应组件，譬如使用周边电路90的位线(BL0、BL1、…、BLn)和字线(WL0、WL1、…、WLm)，包括(但不限于)电源、位线驱动器和/或控制器、以及字线驱动器和/或控制器。
于一个实施例中，内存装置10能配置为虚拟接地装置。也就是说，于内存装置10的各种操作期间，源极14和漏极16其中任一能作用为电子的来源，以及源极14和漏极16其中任一能接地或连接至偏压电位。此外，内存装置10能与至少一个邻接的内存装置串联连接(如图2中所示)，而使得源极14能由导电区域形成，所述的导电区域亦形成邻接内存装置的漏极。
于一个实施例中，导电区域能施行为埋置的位线。因此，邻接内存装置的漏极亦连接至第二位线BL2。邻接内存装置的源极能连接至第三位线BL3，或由第三位线BL3所形成。邻接内存装置的栅电极亦能连接至第一字线WL1或由第一字线WL1所形成。同样，漏极16能由导电区域形成，所述的导电区域亦形成设置邻接内存装置10的漏极16侧的另一内存装置的源极。值得注意的是，邻接内存装置的源极和漏极不须由单一导电区域形成，而是能由电连接在一起的分离的结构形成(例如，由沟渠隔离区所间隔开之一对导电区域，并由譬如硅化物的导电层所连接)。
又于另一个实施例中，下电介质层26、电荷储存层28、和上电介层30能形成连续的叠置层(或氧化物-氮化物-氧化物(ONO)层)，在此连续叠置层的下实施位线(这些“埋置”的位线亦用作为源极14和漏极16)。亦用作为栅电极的字线能实施于ONO层上。此实施例的例子更详细显示和说明于共同所拥有的美国专利No.6,307,784和6,442,074中，参考这些美国专利所揭示的整个内容而结合于本发明。
回头参照图1，由下述的讨论中将变得更清楚，在电荷储存层28内存储器装置10包括邻接漏极16的第一电荷储存区或储存单元36(此处亦称的为第一储存单元或正常位)，和邻接源极14的第二电荷储存区或储存单元38(此处亦称的为第二储存单元或互补位)。于所例示的实施例中，内存装置10为结构上对称的装置，可藉由于此等操作期间分别交换源极14和漏极16的作用而允许第一电荷储存单元36和第二电荷储存单元38的编程、检验、读取、和擦除。因此，可依于正常位36或互补位38的其中那一个将编程、检验、读取、或擦除，而将源极和漏极项互换。
继续参照图1，可用习知的技术而施行电荷储存单元36和38编程从空置状态(例如，表示2进位值“1”)成为荷电状态(例如，表示2进位值“0”)。应注意的是，空置状态对应于由电荷储存单元36和38所储存的电荷量，所述的电荷量于读取操作期间将设定存储单元10的阈值电压(VT)，所述的阈值电压(VT)等于或小于擦除阈值电压并在擦除状态阈值电压分布内。编程状态对应于由电荷储存单元36和38所储存的电荷量，所述的电荷量于读取操作期间将设置存储单元10于阈值电压分布内的阈值电压，所述的阈值电压要高于擦除阈值电压并在编程状态临限分布内。于一个实施例中，存储单元10能使用多电位单元(multi-level cell；MLC)编程而予编程。能藉由使用选自多个不同的电荷量(称的为编程电位)的其中一个电荷量，来编程各电荷储存单元36、38而完成MLC编程。于一个实施例中，有四个编程电位(或不同的电荷量)用于各电荷储存单元36、38，包括未编程状态(亦称的为“空置(blank)”)、最低或第一电荷量(亦称的为“第一电位”)、中间或第二电荷量(亦称的为“第二电位”)、最高或第三电荷量(亦称的为“第三电位”)。
于一个实施例中，编程技术包含热电子注入，亦称的为信道热电子注入(CHE)。然而，应了解到，能对编程技术作修正，以适应使用的特定内存装置中的变化。
使用热电子注入，能藉由施加电压至漏极16和至栅电极32，而编程第一电荷储存单元36。源极14作用为电子的来源，用来CHE编程第一电荷储存单元36。于一个实施例中，施加电压电位至源极14(而不似习知电荷陷捕电介质快闪装置所示的接地或浮置源极14)。
施加于栅电极32、源极14和漏极16的电压产生穿过电介质层26、30和电荷储存层28的垂直电场，和沿着从源极14至漏极16的信道20长度的横向电场。于给定的阈值电压，信道20反向而使得电子吸离源极14并开始加速朝向漏极16。当电子沿着信道20的长度移动，电子增加能量，并依于获得的足够能量，电子跳过下电介质层26的位能障壁并进入所述的电荷储存层28，并陷捕于所述的电荷储存层28中。
电子跳越位能障壁的或然率于邻接漏极16的第一电荷储存单元36的区域为最大，电子于此处获得最多的能量。这些加速电子称的为热电子，而热电子一旦注入电荷储存层之后，停留在电荷储存层28的第一电荷储存单元36中。陷捕的电子由于此处所述的层的低导电性和低横向电场，而倾向于不会横向分布通过电荷储存层28。因此，陷捕的电荷保留于局部邻接所述的漏极16的第一电荷储存单元36的电荷陷捕区。
上述编程第一电荷储存单元36的技术能用来编程第二电荷储存单元38，但是反向源极14和漏极16的功能。详言的，适当的电压施加到源极14、漏极16、和/或栅电极32，而使得漏极16作用为行经沿着信道20从漏极16朝向源极14的电子的来源。因此，源极和漏极二词能交换使用。然而，为了说明的目的，将使用术语表(nomenclature)来描述电荷储存单元36、38其中任一个的编程，而使得源极14作用为电子的来源，如习知技术使用方式。
表1包括范例电压电位和能施加到栅电极32、源极14、和漏极16的脉冲持续时间，来编程电荷储存单元36、38。应注意的是表1中所表示的值将依于被编程的内存装置10的特定特性而改变。
表1
  栅极电压   源极电压   漏极电压   脉冲宽度
  第一储存单元   8至12伏特   0伏特   4至6伏特   1微秒
  第二储存单元   8至12伏特   4至6伏特   0伏特   1微秒
能使用习知技术来施行内存装置10的检验编程，并读取内存装置10。举例而言，能相关于编程方向的相反方向而读取电荷储存单元36、38。
为了简化说明的目的，用一系列的步骤显示和说明图3至图6的方法，应了解到本发明并不限于各步骤的次序。依照本发明，一些步骤可发生于不同的次序，和/或与此处所显示和说明的步骤同时发生。然而，并非所有显示的步骤必须依照本发明的态样的方法施行。
另外参照图3，将说明擦除快闪EEPROM存储单元的数组的方法。用预编程步骤100开始擦除方法，其中编程于内存装置的数组或区段(sector)中各存储单元10的正常位36和互补位38的其中之一或二者至大约相同的电荷电位。电荷储存单元36、38的预编程能包括将电荷经由信道热电子注入或另外适当技术而注入到存储单元10。详言的，足够的电荷能注入或否则编程成电荷储存单元36、38，以用所有的“0”来预编程装置(亦即，编程状态)。预编程的目的是要将所有的存储单元带至相同的电位，以尽量避免于正常操作期间实质过度擦除，而具有既未编程，或也许已丧失电荷的相同的存储单元。
于步骤110，能藉由施加一个或多个适当的擦除脉冲，而擦除于步骤100已预编程的各电荷储存单元36、38。能使用热电洞注入而完成擦除电荷储存单元36、38。然而，应了解到亦可使用其它适当的擦除操作。于一个实施例中，例如，各存储单元10的各电荷储存单元(正常位36和互补位38)能藉由施加负擦除电压(例如，大约-5伏特至大约-10伏特)经由字线(WL0、WL1、…、WLm)至栅电极，并施加正擦除电压(例如，大约+4伏特至大约+8伏特)经由位线(BL0、BL1、□□□、BLn)至漏极16源极14而同时擦除。或可取而代的，所有的正常位和所有的互补位能藉由施加适当的电压电位以分别完成漏极侧热电洞注入和源极侧热电洞注入而分别擦除。最好，能同时擦除在数组或区段内所有或多数的存储单元。
于施加擦除脉冲110至各电荷储存单元后，于步骤120施行擦除检验。详言的，使用擦除检验120以判定在各存储单元10内的任何电荷储存单元36、38是否已为欠擦除。判定任何储存单元是否已为欠擦除包括读取各电荷储存单元36、38(例如，于反方向读取)以判定阈值电压(VT)是否为用于擦除状态的大约预定最大值。若阈值电压是在用于擦除状态的预定最大值的上，则于步骤110判定所述的储存单元为欠擦除并施加另一擦除脉冲至数组内的所有的存储单元。应用步骤110和120直到于步骤120区段内的所有存储单元10的所有位36、38已通过擦除检验为止，而因此判定为已擦除。
回头参照图1，于擦除和检验步骤110和120以后，可能过度擦除于数组或区段内之一些存储单元。也就是说，某些存储单元可能有过量的正电荷或电洞40陷捕于电荷储存层28内。于此情况，过度擦除存储单元的电荷储存层28空乏电子并充正电荷。正电荷40也许陷捕于信道区域20上的电荷储存层28内(如所示)，也许陷捕于各电荷储存单元的端部(例如，各电荷储存单元36、38的横向外侧)或在整个栅极堆栈的外侧。于一个实施例中，过度擦除存储单元具有低于0伏特的阈值电压。或者，过度擦除存储单元可具有仍低于所希望和预定最小阈值电压的正阈值电压。
于一个实施例中，如图3中所示，于步骤130中正栅极应力操作同时施加于数组或区段内的所有存储单元。例如，于一个实施例中，正栅极应力操作130包括同时施加例如大约8伏特至大约12伏特的正栅极电压至所有的字线(栅电极)，而接地所有的位线(源极和漏极)。例如，能应用正栅极应力持续大约1毫秒(ms)至大约5秒时间。然而，可使用其它持续时间的正栅极应力脉冲。
正栅极应力操作130提供同时更正或否则补偿过度擦除双位存储单元的数组的方法。此外，如以下的更充分讨论，使用正栅极应力操作而得到更严格的阈值电压分布。
于一个替代实施例中，如图4和图5中所示，正栅极应力130配合软编程操作135而增强性能和效率。于一个实施例中(图4)，软编程操作135先于正栅极应力130施行。而于另一个实施例中，如图5中所示，首先实施正栅极应力130，接着再适当地施行软编程操作135。软编程操作135能以一个存储单元接着一个存储单元的方式操作，或以一行接着一行的方式操作。可选择使用，藉由软编程检验操作而完成软编程操作135，以判定是否任何的存储单元具有低于预定最小值VTMIN的阈值电压，所述的预定最小值VTMIN可低于或不低于0电压。正栅极应力130结合软编程操作135对于更正具有极端低阈值电压(例如，正于或低于预定VTMIN)的存储单元特别有效。
于一个实施例中，藉由施加电压电位(例如，大约+4伏特至大约+8伏特)至栅电极，以及施加电压电位(例如，大约+3伏特至大约+5伏特)至漏极，同时接地或浮置源极，而执行正常位36的软编程。于一个实施例中，软编程应用具有大约0.5微秒至大约0.5秒之间的脉冲。应了解到这些电压电位和所持续的时间长度可以改变，以选择沿着信道20于某一点电荷注入到电荷储存层28内。再者，如先前技术所知，能调整电压电位。
或可取而代的，如图6中所示，于擦除步骤110后接着进行软编程步骤135和正栅极应力步骤130。于此实施例中，于过度擦除补偿步骤(亦即软编程135和正栅极应力130)后，施行擦除检验操作120，以判定是否任何的存储单元为欠擦除。若判定有一个或多个存储单元是在欠擦除状况，则重复步骤110、135、130、和120，直到在数组内的所有的存储单元既非欠擦除且亦非过度擦除为止。
于图3至图6所示的所有实施例中，正栅极应力130和软编程135最好制作成嵌入的擦除序列演算之一部分。
兹参照图7，提供存储单元数对于阈值电压VT的范例图。实曲线710表示于擦除操作后(譬如显示及说明于图3至图6的步骤120)存储单元的阈值电压。虚线部分715表示正栅极应力如何选择使用软编程而更正最过度擦除的存储单元，以及典型地成功增加最过度擦除的存储单元的阈值电压至0。虚线720表示依照本发明的方法后存储单元的阈值电压分布。并不受到理论上的限制，于本发明中所使用的正栅极应力有效提供了较习知使用擦除序列(由VTMIN和V′TMIN间的差所表示)所完成的阈值电压分布要严格约30％。
虽然已详细说明了本发明的特定实施例，但应了解到本发明并不受限于这些实施例所对应的范围，而是包括了来自所附权利要求书的精神和所述内容范围内的所有的改变、修饰和均等事项。

Claims (11)

1.一种擦除快闪电可擦除可编程只读存储器(EEPROM)装置的方法，所述的EEPROM装置包括多个电荷陷捕电介质存储单元(10)，各存储单元(10)具有包含至少第一电荷储存单元(36)和第二电荷储存单元(38)的电荷陷捕电介层(28)，所述的电荷陷捕电介层(28)配置于上电介质层(30)和下电介质层(26)之间，以及配置于所述的上电介质层上的栅电极(32)，所述的下电介质层(26)配置于衬底(12)上，所述的衬底(12)具有邻接所述的第一电荷储存单元(36)的第一导电区(16)和邻接所述的第二电荷储存单元(38)的第二导电区(14)，所述的方法包括：
(a)施加擦除脉冲(110)至所述的多个存储单元(10)；
(b)擦除检验(120)所述的多个存储单元(10)，以判定于所述的多个存储单元(10)中是否有任何欠擦除的存储单元；以及
(c)施加正栅极应力(130)于所述的多个存储单元(10)，以减少在所述的电荷陷捕电介层(28)内的正电荷(40)的数量，其中在施加正栅极应力(130)之前或之后可配合软编程操作。
2.如权利要求1所述的方法，还包括：
重复步骤(a)和(b)直到检验所有的存储单元(10)都不是欠擦除为止。
3.如权利要求1或2所述的方法，还包括：
预编程(100)所述的多个存储单元(10)至预定的电位。
4.如权利要求1所述的方法，其中施加正栅极应力(130)有效地更正其为过度擦除的任何存储单元(10)。
5.如权利要求1所述的方法，其中步骤(c)包括：
接地所有的位线(BL0、BL1、…、BLn)，这些位线(BL0、BL1、…、BLn)连接至所述的多个存储单元(10)的各存储单元的所述的第一和第二导电区(14、16)的至少其中之一；
施加正电压至所有的字线(WL0、WL1、…、WLm)，这些字线(WL0、WL1、…、WLm)连接至所述的多个存储单元(10)的各存储单元的所述的栅电极(32)。
6.如权利要求5所述的方法，其中施加至所有字线(WL0、WL1、…、WLm)的正电压在大约+9伏特至大约+11伏特之间。
7.如权利要求1所述的方法，还包括：
施加软编程脉冲(135)至所述的多个存储单元(10)中的任何存储单元，这些存储单元(10)具有低于预先定义最小值(VTMIN)的阈值电压。
8.如权利要求7所述的方法，其中施加软编程脉冲(135)包括：
施加大约+4伏特至大约+8伏特的电压电位至所述的栅电极(32)；以及
施加大约+3伏特至大约+5伏特的电压电位至所述的第一和第二导电区(14、16)的至少其中之一。
9.如权利要求7所述的方法，还包括：
在施加软编程脉冲(135)步骤之前，软编程检验所述的多个存储单元(10)，以判定是否任何的存储单元(10)具有低于预先定义最小值(VTMIN)的阈值电压。
10.如权利要求1所述的方法，其中步骤(a)包括：
施加大约-5伏特至大约-10伏特的负栅极擦除电位至所述的多个存储单元(10)的所述的栅电极(32)；以及
施加大约+4伏特至大约+8伏特的电压电位至所述的多个存储单元(10)的所述的第一和第二导电区(14、16)的至少其中之一。
11.如权利要求1所述的方法，其中，步骤(c)包括施加正栅极应力至所述的多个存储单元，以减少在所述的电荷陷捕电介层内的正电荷的数量，在所述的电荷陷捕电介层内的正电荷邻接一个或两个在所述的电荷陷捕电介层内的电荷储存单元。
CN2004800289529A 2003-10-02 2004-09-16 内存装置以及使用正栅极应力以恢复过度擦除存储单元的方法 Active CN1864231B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/677,790 2003-10-02
US10/677,790 US6967873B2 (en) 2003-10-02 2003-10-02 Memory device and method using positive gate stress to recover overerased cell
PCT/US2004/030694 WO2005038815A1 (en) 2003-10-02 2004-09-16 Memory device and method using positive gate stress to recover overerased cell

Publications (2)

Publication Number Publication Date
CN1864231A CN1864231A (zh) 2006-11-15
CN1864231B true CN1864231B (zh) 2010-10-27

Family

ID=34393805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800289529A Active CN1864231B (zh) 2003-10-02 2004-09-16 内存装置以及使用正栅极应力以恢复过度擦除存储单元的方法

Country Status (8)

Country Link
US (1) US6967873B2 (zh)
JP (1) JP5160787B2 (zh)
KR (1) KR101099772B1 (zh)
CN (1) CN1864231B (zh)
DE (1) DE112004001862T5 (zh)
GB (1) GB2425201B (zh)
TW (1) TWI363349B (zh)
WO (1) WO2005038815A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164177B2 (en) * 2004-01-02 2007-01-16 Powerchip Semiconductor Corp. Multi-level memory cell
WO2006025089A1 (ja) * 2004-08-30 2006-03-09 Spansion Llc 不揮発性記憶装置の消去方法、および不揮発性記憶装置
JP4521243B2 (ja) * 2004-09-30 2010-08-11 株式会社東芝 不揮発性半導体記憶装置及びそのデータ消去方法
US7535771B2 (en) * 2004-11-04 2009-05-19 Macronix International Co., Ltd. Devices and methods to improve erase uniformity and to screen for marginal cells for NROM memories
US7224619B2 (en) * 2005-09-09 2007-05-29 Macronix International Co., Ltd. Method and apparatus for protection from over-erasing nonvolatile memory cells
KR100705220B1 (ko) 2005-09-15 2007-04-06 주식회사 하이닉스반도체 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법
KR100841980B1 (ko) * 2006-12-19 2008-06-27 삼성전자주식회사 소거된 셀의 산포를 개선할 수 있는 플래시 메모리 장치의소거 방법
US7821838B2 (en) * 2007-11-19 2010-10-26 Macronix International Co., Ltd. Method for erasing/programming/correcting a multi-level cell (MLC)
US7944746B2 (en) * 2007-11-27 2011-05-17 Spansion Llc Room temperature drift suppression via soft program after erase
US7924610B2 (en) * 2009-01-08 2011-04-12 Elite Semiconductor Memory Technology Inc. Method for conducting over-erase correction
CN101923899B (zh) * 2009-06-09 2013-09-18 北京兆易创新科技股份有限公司 一种非易失存储器的擦除方法及装置
CN101923900B (zh) * 2009-06-09 2014-06-11 北京兆易创新科技股份有限公司 一种非易失存储器的擦除方法及装置
US20110002169A1 (en) 2009-07-06 2011-01-06 Yan Li Bad Column Management with Bit Information in Non-Volatile Memory Systems
US8468294B2 (en) 2009-12-18 2013-06-18 Sandisk Technologies Inc. Non-volatile memory with multi-gear control using on-chip folding of data
US20110153912A1 (en) * 2009-12-18 2011-06-23 Sergey Anatolievich Gorobets Maintaining Updates of Multi-Level Non-Volatile Memory in Binary Non-Volatile Memory
US8725935B2 (en) 2009-12-18 2014-05-13 Sandisk Technologies Inc. Balanced performance for on-chip folding of non-volatile memories
US8416624B2 (en) * 2010-05-21 2013-04-09 SanDisk Technologies, Inc. Erase and programming techniques to reduce the widening of state distributions in non-volatile memories
KR20120030818A (ko) 2010-09-20 2012-03-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 소거 방법
US8289773B2 (en) 2010-11-09 2012-10-16 Freescale Semiconductor, Inc. Non-volatile memory (NVM) erase operation with brownout recovery technique
US9342446B2 (en) 2011-03-29 2016-05-17 SanDisk Technologies, Inc. Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache
US8743622B2 (en) 2012-01-13 2014-06-03 Micron Technology, Inc. Memory devices and programming methods that program a memory cell with a data value, read the data value from the memory cell and reprogram the memory cell with the read data value
US8713406B2 (en) 2012-04-30 2014-04-29 Freescale Semiconductor, Inc. Erasing a non-volatile memory (NVM) system having error correction code (ECC)
US8681548B2 (en) 2012-05-03 2014-03-25 Sandisk Technologies Inc. Column redundancy circuitry for non-volatile memory
CN103426473B (zh) * 2012-05-16 2016-07-06 北京兆易创新科技股份有限公司 收敛存储器擦除单元阈值范围的方法及装置
US8995202B2 (en) 2012-05-21 2015-03-31 Freescale Semiconductor, Inc. Test flow to detect a latent leaky bit of a non-volatile memory
US9076506B2 (en) 2012-09-28 2015-07-07 Sandisk Technologies Inc. Variable rate parallel to serial shift register
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
US8897080B2 (en) 2012-09-28 2014-11-25 Sandisk Technologies Inc. Variable rate serial to parallel shift register
US8947958B2 (en) 2012-10-09 2015-02-03 Freescale Semiconductor, Inc. Latent slow bit detection for non-volatile memory
US9225356B2 (en) 2012-11-12 2015-12-29 Freescale Semiconductor, Inc. Programming a non-volatile memory (NVM) system having error correction code (ECC)
US8830756B2 (en) 2013-01-23 2014-09-09 Freescale Semiconductor, Inc. Dynamic detection method for latent slow-to-erase bit for high performance and high reliability flash memory
KR20160043999A (ko) * 2013-08-15 2016-04-22 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
EP3128517A4 (en) * 2014-03-31 2018-03-14 Renesas Electronics Corporation Semiconductor device, pre-write program, and restoration program
US9257191B1 (en) 2014-08-29 2016-02-09 Sandisk Technologies Inc. Charge redistribution during erase in charge trapping memory
KR102358463B1 (ko) 2014-10-20 2022-02-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
US9224502B1 (en) 2015-01-14 2015-12-29 Sandisk Technologies Inc. Techniques for detection and treating memory hole to local interconnect marginality defects
US10032524B2 (en) 2015-02-09 2018-07-24 Sandisk Technologies Llc Techniques for determining local interconnect defects
US9564219B2 (en) 2015-04-08 2017-02-07 Sandisk Technologies Llc Current based detection and recording of memory hole-interconnect spacing defects
US9269446B1 (en) 2015-04-08 2016-02-23 Sandisk Technologies Inc. Methods to improve programming of slow cells
KR102274280B1 (ko) 2015-06-22 2021-07-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
US10510406B1 (en) * 2018-10-23 2019-12-17 National Tsing Hua University Soft-verify write assist circuit of resistive memory and operating method thereof
CN112349328B (zh) * 2020-10-21 2021-08-17 中天弘宇集成电路有限责任公司 电荷捕获型快闪存储器的编程方法
CN115295058B (zh) * 2022-09-30 2023-03-24 芯天下技术股份有限公司 nor flash的全片擦除方法、装置、设备及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680350A (en) * 1994-12-14 1997-10-21 Micron Technology, Inc. Method for narrowing threshold voltage distribution in a block erased flash memory array
WO2003063167A2 (en) * 2002-01-16 2003-07-31 Advanced Micro Devices, Inc. System and method for programming ono dual bit memory cells

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400286A (en) 1993-08-17 1995-03-21 Catalyst Semiconductor Corp. Self-recovering erase scheme to enhance flash memory endurance
US5936883A (en) * 1996-03-29 1999-08-10 Sanyo Electric Co., Ltd. Split gate type transistor memory device
US5963465A (en) * 1997-12-12 1999-10-05 Saifun Semiconductors, Ltd. Symmetric segmented memory array architecture
US6125059A (en) * 1999-05-14 2000-09-26 Gatefield Corporation Method for erasing nonvolatile memory cells in a field programmable gate array
KR100305030B1 (ko) * 1999-06-24 2001-11-14 윤종용 플래시 메모리 장치
KR100331563B1 (ko) * 1999-12-10 2002-04-06 윤종용 낸드형 플래쉬 메모리소자 및 그 구동방법
US6233177B1 (en) * 2000-06-22 2001-05-15 Xilinx, Inc. Bitline latch switching circuit for floating gate memory device requiring zero volt programming voltage
JP2002299473A (ja) * 2001-03-29 2002-10-11 Fujitsu Ltd 半導体記憶装置及びその駆動方法
US6532175B1 (en) * 2002-01-16 2003-03-11 Advanced Micro Devices, In. Method and apparatus for soft program verification in a memory device
JP4071967B2 (ja) * 2002-01-17 2008-04-02 株式会社ルネサステクノロジ 不揮発性半導体記憶装置及びそのデータ消去方法
US6614694B1 (en) * 2002-04-02 2003-09-02 Macronix International Co., Ltd. Erase scheme for non-volatile memory
US6834012B1 (en) * 2004-06-08 2004-12-21 Advanced Micro Devices, Inc. Memory device and methods of using negative gate stress to correct over-erased memory cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680350A (en) * 1994-12-14 1997-10-21 Micron Technology, Inc. Method for narrowing threshold voltage distribution in a block erased flash memory array
WO2003063167A2 (en) * 2002-01-16 2003-07-31 Advanced Micro Devices, Inc. System and method for programming ono dual bit memory cells

Also Published As

Publication number Publication date
JP5160787B2 (ja) 2013-03-13
US6967873B2 (en) 2005-11-22
WO2005038815A1 (en) 2005-04-28
CN1864231A (zh) 2006-11-15
GB0606725D0 (en) 2006-05-10
US20050073886A1 (en) 2005-04-07
GB2425201B (en) 2007-04-25
DE112004001862T5 (de) 2006-08-17
KR20060092238A (ko) 2006-08-22
TW200519949A (en) 2005-06-16
JP2007507830A (ja) 2007-03-29
KR101099772B1 (ko) 2011-12-28
TWI363349B (en) 2012-05-01
GB2425201A (en) 2006-10-18

Similar Documents

Publication Publication Date Title
CN1864231B (zh) 内存装置以及使用正栅极应力以恢复过度擦除存储单元的方法
US6744675B1 (en) Program algorithm including soft erase for SONOS memory device
US9142304B2 (en) Erase operation for 3D non-volatile memory with controllable gate-induced drain leakage current
US8879333B2 (en) Soft erase operation for 3D non-volatile memory with selective inhibiting of passed bits
CN100538897C (zh) 动态参考编程的算法
US7042045B2 (en) Non-volatile memory cell having a silicon-oxide nitride-oxide-silicon gate structure
US6977209B2 (en) Method of manufacturing non-volatile semiconductor memory device and method for controlling same
US7471564B2 (en) Trapping storage flash memory cell structure with inversion source and drain regions
US6583479B1 (en) Sidewall NROM and method of manufacture thereof for non-volatile memory cells
CN100470679C (zh) 使用预先擦除步骤擦除闪存的方法
US7184318B2 (en) Semiconductor memory device
KR20040046016A (ko) Ｓｏｎｏｓ 셀이 채용된 ｎｏｒ 형 플래시 메모리 소자의동작 방법
WO2003079370A1 (en) Overerase correction method
US6735114B1 (en) Method of improving dynamic reference tracking for flash memory unit
KR100741466B1 (ko) 비휘발성 기억 장치의 동작 방법
US20100074005A1 (en) Eeprom emulation in flash device
US6285599B1 (en) Decoded source lines to tighten erase Vt distribution
US20080158966A1 (en) Variable Program and Program Verification Methods for a Virtual Ground Memory in Easing Buried Drain Contacts
US20050013173A1 (en) Programming of a memory with discrete charge storage elements
US6775187B1 (en) Method of programming a dual cell memory device
US7791954B2 (en) Dynamic erase state in flash device
US6735124B1 (en) Flash memory device having four-bit cells
US7483299B2 (en) Devices and operation methods for reducing second bit effect in memory device
US7907455B2 (en) High VT state used as erase condition in trap based nor flash cell design
JP2005197737A (ja) 不揮発性メモリー素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070309

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070309

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070309

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

Effective date of registration: 20070309

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC