CN1881470A - 记忆胞及其鉴别方法以及记忆体阵列及其检测方法 - Google Patents

记忆胞及其鉴别方法以及记忆体阵列及其检测方法 Download PDF

Info

Publication number
CN1881470A
CN1881470A CNA2005101173742A CN200510117374A CN1881470A CN 1881470 A CN1881470 A CN 1881470A CN A2005101173742 A CNA2005101173742 A CN A2005101173742A CN 200510117374 A CN200510117374 A CN 200510117374A CN 1881470 A CN1881470 A CN 1881470A
Authority
CN
China
Prior art keywords
node
memory
memory cell
voltage
couple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101173742A
Other languages
English (en)
Other versions
CN100481263C (zh
Inventor
谢文义
林清淳
陈耕晖
洪俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1881470A publication Critical patent/CN1881470A/zh
Application granted granted Critical
Publication of CN100481263C publication Critical patent/CN100481263C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Abstract

本发明是有关于一种氮化物唯读记忆体元件，包括记忆胞和第一、第二位元线。第一、第二位元线与记忆胞的相对两侧耦接。在抹除操作中，记忆胞的一侧接收正电压，而另一侧与一共通节点或受限电流源耦接。还揭示了一种方法，能够根据记忆胞的临界电压分布容易地鉴别边缘记忆胞。

Description

记忆胞及其鉴别方法以及记忆体阵列及其检测方法
技术领域
本发明是有关于非易失性记忆体，特别是涉及提高氮化物唯读记忆体(nitride read-only memory，NORM)抹除一致性和鉴别边缘记忆胞(marginal memory cell)的装置和方法。
背景技术
随着对消费电子产品需求的增加，如数码照相机、MP3播放器、膝上型电脑和个人数字助理(PDA)等，都需要使用非易失性记忆体装置存储大量资料。
氮化物唯读记忆胞包括氧化物-氮化物-氧化物(ONO)闸极介电层(gatedielectric)和位于该ONO闸极介电层之上的控制闸极(controllinggate)。它允许ONO闸极介电层的氮化物层内两个在空间上分隔的电荷分布分别位于记忆胞的源极和汲极节上。结果，ONO介电层能够在这些节上每个记忆胞中存储两位元的资讯。因此，氮化物唯读记忆体的2位元记忆胞至少因为其能够减小记忆体阵列的尺寸和降低非易失性记忆体装置的成本而仍然具有吸引力。
氮化物唯读记忆体单元可以使用“通道热电子注射”(channelhot-electron injection)编程。在程式操作中，取决于施加在源极、汲极和闸极节点的电压，汲极夹断区(pinch-off region)中的电子可以向ONO氮化物介电层移动从而对记忆胞编程。氮化物唯读记忆胞可以透过“能隙间热电洞注入”(band-to-band hot hole injection)被抹除。在抹除操作中，取决于施加的电压，可通过能隙间穿隧(band-to-band tunneling)在适当节(junction)的ONO电介质下生成电洞。如果在通道区(channel region)生成有强横向电场(lateral electric field)，这些电洞就能够被注入ONO电介质。这些注入的电洞能够与存储的电子结合，从而为要求的节之上的特定位元对记忆胞进行抹除。
抹除操作很大程度上依赖于在通道区内生成强横向电场。为了正确地执行抹除操作，必需在记忆胞的源极、汲极和闸极节点上施加合适的电压。图1和图2是现有技术中为了执行抹除操作被施加节点电压的氮化物唯读记忆体单元。参见图1，可以使用能隙间热电洞注射对氮化物唯读记忆胞执行单侧抹除。例如，为了抹除位元1，节点101接受来自负泵电路(negative pump circuit)的(-)负电压，节点102接受来自正泵电路(positive pump circuit)的(+)正电压，节点103接地。为了抹除位元2，节点101接受来自负泵电路的(-)负电压，节点102接地，节点103接受来自正泵电路的(+)正电压。表1列出了如上所详述的图1中节点的电压和连接。
表1
(现有的抹除操作)
  节点   抹除位元1   抹除位元2
  节点101   (-)负电压   (-)负电压
  节点102   (+)正电压   接地
  节点103   接地   (+)正电压
该现有技术的氮化物唯读记忆胞的缺点是如果分别施加在节点102或103用来抹除位元1和位元2的(+)电压超过了记忆胞的击穿电压(punch-through voltage)，正泵电路就会失效，导致抹除操作失败。当位元线偏压大于击穿电压时就会发生这种情况。例如，当源极和汲极之间存在很大的偏压时，在通道区就可发生击穿，导致电压差下降。电压差下降会导致横向电场强度不够，从而对抹除操作产生影响或导致没有将位元抹除。
参见图2，为了抹除位元1，节点201接受来自负泵电路的(-)负电压、节点202接受来在正泵电路的(+)正电压、节点203浮置。为了抹除位元2，节点201接受来自负泵电路的(-)负电压、节点202浮置、节点203接受来在正泵电路的(+)正电压。表2列出了如上所详述的图1中节点的电压和连接。
表2
(现有的抹除操作)
    节点     抹除位元1     抹除位元2
    节点201     (-)负电压     (-)负电压
    节点202     (+)正电压     浮置
    节点203     浮置     (+)正电压
该现有技术的氮化物唯读记忆胞存在的缺点是节点202或203为了抹除位元1或位元2而处于浮置时，可能会因为位元线的耦合或漏电流而被耦接到不确定的电压标准，导致抹除操作的失败。特别是电压标准的不确定可能会导致对全部记忆胞抹除的不一致。
还有，现有技术的NORM记忆体阵列中的部分记忆胞可能会发生边缘缺陷(marginal defect)，如埋入汲极氧化物损坏、源极-汲极漏电流等。这种边缘缺陷可导致制造出的氮化物唯读记忆体阵列产生严重问题，而在测试中对这些缺陷进行鉴别是困难的。如上所述.如果记忆胞的一侧接地，另一侧接正泵电路，位元线偏压可能会超过击穿电压，导致泵电路失效。还有，如果记忆胞的一侧在抹除期间浮置，该记忆胞就能被耦接到不确定的电压，导致抹除操作的不稳定。例如，抹除操作后临界电压(Vt)的分布会变得更广。不确定电压标准的变化可导致对全部记忆胞抹除的不一致。
由此可见，有必要提供一种改进的非易失性氮化物唯读记忆体元件和氮化物唯读记忆胞操作测试方法以鉴别边缘缺陷。
发明内容
根据本发明的一个方面，是一种氮化物唯读记忆体阵列，其包括多个记忆胞和第一、第二位元线。所述第一、第二位元线耦接到所述记忆胞的相对两侧。在抹除操作中，记忆胞的一侧接收一个正电压并而另一侧耦接到一共通节点或受限电流源(limited current source)。
根据本发明的又一个方面，是一种确定氮化物唯读记忆体阵列中的边缘记忆胞的方法，该方法包括将所述记忆体阵列内的记忆胞的位元预编程到一预定值。抹除所述记忆体阵列内的记忆胞。及据抹除期间所述记忆胞的一个临界电压分布鉴别所述记忆体阵列中的边缘记忆胞。
根据本发明的又一个方面，是一种氮化物唯读记忆胞，包括第一、第二和第三节点。第一节点接受一负电压。第二节点接受一正电压或耦接到一共通节点。第三节点接受一正电压或耦接到一共通节点，当第二节点接受正电压时，第三节点耦接到一共通节点，该共通节点耦接到至少另一个氮化物唯读记忆胞的第三节点。
根据本发明的又一个方面，是一种氮化物唯读记忆胞，包括第一、第二和第三节点。第一节点接受一负电压。第二节点接受一正电压或耦接到一受限电流源。第三节点接受一正电压或耦接到该受限电流源，当第二节点接受正电压时，第三节点耦接到受限电流源，该受限电流源耦接到至少另一个氮化物唯读记忆胞的第三节点。
根据本发明的又一个方面，是一种氮化物唯读记忆体阵列，包括多个记忆胞、一负泵电路、一正泵电路以及一共通节点。每个记忆胞都具有第一、第二和第三节点。负泵电路向所述记忆胞的第一节点提供负电压。正泵电路向所述记忆胞的第二或第三节点提供正电压。共通节点或受限电流源耦接到第二或第三节点，该第二或第三节点耦接到共通节点或受限电流源，而另一节点耦接到所述正泵电路。
根据本发明的又一个方面，是一种鉴别记忆胞的方法。将包括有多个记忆胞块的记忆体阵列编程。抹除记忆体阵列。校验记忆体阵列的每一个记忆胞块。根据一临界电压分布确定边缘记忆胞块。
根据本发明的又一个方面，是一种检测记忆体阵列的方法。将记忆体阵列中的所有记忆胞预编程为0逻辑标准。采用电洞注入制程抹除记忆体阵列。根据记忆体阵列中记忆胞块的临界电压分布鉴别出记忆体阵列中的难抹除记忆胞。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是现有技术的抹除操作中的氮化物唯读记忆胞。
图2是另一现有技术的抹除操作中的氮化物唯读记忆胞。
图3是一个具有能够耦接到共通节点的示例性节点电压的氮化物唯读记忆胞。
图4是一个具有能够耦接到受限电流源的示例性节点电压的氮化物唯读记忆胞。
图5是一个具有虚拟接地阵列和放电系统的氮化物唯读记忆体阵列。
图6是图5的放电系统的较为详细的示意图。
图7是鉴别执行缺陷抹除操作的边缘记忆胞的一个流程图。
图8是鉴别出边缘记忆胞所使用的电压分布示意图。
图9是鉴别执行缺陷抹除操作的边缘记忆胞的流程图。
101、102、103、201、202、203、301、302、303、401、402、403：节点
500：记忆阵列                       501：放电系统
502：虚拟接地阵列                   503：记忆胞
MBL0～MBL3：金属位元线              WL0～WLn：字元线
BL0～BL6：位元线                    SEL0～SEL3：选择输入
DISCH0～DISCHn：晶体管
具体实施方式
下面的实例和实现方法能够克服普通的氮化物唯读记忆体元件的缺陷并改进氮化物唯读记忆胞的抹除一致性和鉴别记忆胞的边缘缺陷。根据一个实例，氮化物唯读记忆体元件包括一记忆胞阵列和第一、第二位元线。第一、第二位元线耦接到记忆胞的相对两侧。在抹除操作中，记忆胞的一侧接受一个正电压而另一侧耦接一共通节点或受限电流源。通过耦接到共通节点或受限电流源，在抹除过程中记忆体阵列的每一个氮化物唯读记忆体源极一侧电压都可以被稳定并且相同，从而提高抹除的一致性。
另一实例和实现方法可以在抹除期间避免击穿并维持一需要的横向电场，这同样会提高抹除的一致性。还有，如下面将要说明的，可以在一次检测模式抹除操作后根据记忆胞的临界电压分布容易地鉴别出记忆体阵列中的边缘记忆胞。
图3是一个为进行抹除操作具有能够耦接到共通节点的示例性节点电压的氮化物唯读记忆胞。例如，为了抹除位元1，节点301接受来自负泵电路的(-)负电压、节点302接受来自正泵电路的(+)正电压、节点303耦接到共通节点。为了抹除位元2，节点301接受来自负泵电路的(-)负电压、节点302耦接到共通节点、节点303接受来自正泵电路的(+)正电压。表3列出了如上所详述的图3中抹除节点位元1和位元2的302和303的电压和连接关系。
表3
(利用共通节点的抹除操作)
    节点     抹除节点302     抹除节点303
    节点301     (-)负电压     (-)负电压
    节点302     (+)正电压     耦接到共通节点
    节点303     耦接到共通节点     (+)正电压
参见表3，在这一实例中，在抹除位元1和位元2的过程中，共通节点连接提供的电压标准可以被维持在一个适当的值，比如一个阻止记忆胞击穿的足够高的值，但是仍然足够低以便维持通道区抹除位元所需的强横向电场。采用这种方式，将节点302和303耦接到该共通节点可改善记忆胞的抹除一致性。
图4是一个进行抹除操作具有能够耦接到受限电流源的示例性节点电压的氮化物唯读记忆胞。例如，为了抹除位元1，节点401接受来自负泵电路的(-)负电压、节点402接受来自正泵电路的(+)正电压、节点403接受来自受限电流源的电流为了抹除位元2，节点401接受来自负泵电路的(-)负电压、节点402接受来自受限电流源的电流、节点403接受来自正泵电路的(+)正电压。表4列出了如上所详述的图4中抹除位元1和位元2的节点402和403的电压和连接关系。
表4
(利用电流源的抹除操作)
  节点   抹除节点402   抹除节点403
  节点401   (-)负电压   (-)负电压
  节点402   (+)正电压   耦接到电流源
  节点403   耦接到电流源   (+)正电压
参见表4，在这一实例中，在抹除位元1和位元2的过程中，受限电流源的电流标准能够以抹除电流消耗比率设置。例如，电流标准可以依据能隙间抹除电流标准与正泵电路负载电流标准的比率。采用这种方式，节点402和403的电压标准就能够是动态的并且与其他节点的电压标准相关。例如，如果对节点402的内置抹除操作使用了位元线步进(stepping)，那么节点403的电压标准就能够被受限电流源调节。位元线步进抹除是指这样一种过程：如果在一次抹除后抹除校验失败，那么就增加汲极侧位元线电压标准重试一次抹除。还有，因为阵列中两个或更多记忆胞的节点402或节点403通常是耦接到同一受限电源源的，那么该设计结构就可提高阵列中的记忆胞的抹除一致性。
图5是能够具有图3和图4中所示的记忆胞的氮化物唯读记忆阵列。例如，记忆体阵列500中的多个记忆胞503能够参照上述的记忆胞。这些记忆胞503按照“n”行排列，能够在每个记忆胞的源极节和汲极节上储存两位元资讯。在该例中，记忆胞第一行的闸极节点与字元线WL0耦接，第n行记忆胞的闸极节点与第n行字元线WLn耦接。记忆体阵列500可以采用任意数量的记忆胞和任意行的记忆胞。
记忆体阵列500还包括一虚拟接地阵列502和一放电系统501。在本例中，虚拟接地阵列502输出多个金属位元线，例如位元线MBL0到MBL3，其分别在具有串列排列的选择输入(SEL0、SEL1)和(SEL2、SEL3)的选择晶体管之间的节点处耦接，以便选择性地提供电压和/或电流。用以控制耦接到MBL的选择晶体管使其闸极节点耦接到对应的选择输入(例如：SEL0、SEL1、SEL2和SEL3)，这些选择输入有选择地导通与其对应的晶体管。在本例中，选择晶体管耦接到对应的位元线BL0至BL7。取决于哪个选择晶体管是导通的，位元线能够被耦接到共通节点或通过放电系统501内的金属位元线(MBL)耦接到受限电流源，参见图6所示并参阅下面的详细说明。
例如，如果选择输入SEL0导通，位元线BL0与能够被耦合到共通节点或放电系统501内受限电流源的金属位元线MBL0耦合。同样，如果选择输入SEL1导通，位元线BL2与能够被耦合到共通节点或受限电流源的金属位元线MBL0耦合。采用这种方式，位元线BL0和BL2都能够被耦合到共通节点或受限电流源。另一些字元线也可以采取与位元线BL0和BL2相同的方式通过金属位元线MBL1到MBL3被耦合到共通节点或放电系统501内的受限电流源。
这样，选择输入就允许对记忆胞某些节点耦接到共通节点或受限电流源的控制。特别是，偶数位元连接线，例如，BL0、BL2、BL4和BL6，与耦接到选择输入SEL0和SEL1的晶体管节点耦接。奇数位元连接线，例如，BL1、BL3、BL5和BL7，与耦接到选择输入SEL2和SEL3的晶体管节点耦接。采用上述方式，位元连接线组与其他位元连接线组配对。例如，偶数位元连接线BL0和BL2与奇数位连接BL1和BL3配对，以便至少控制四列中的四个记忆胞的抹除。
图6是图5的放电系统的较为详细的示意图。放电系统包括节点601和602和多个放电或下拉晶体管DISCH0至DISCHn，耦合到对应的金属位元线MBL0至MBLn。节点601和602能够作为共通节点或电流源或连接到共通节点的电流源。在本例中，节点601与放电晶体管DISCH0、DISCH2和DISCHn-1耦接并且节点602耦接到放电晶体管DISCH1、DISCHn-2和DISCHn。当放电晶体管导通时，放电系统501可连接金属位元线MBL到共通节点或作为受限电流源。
在一个实例中，节点601和602可以是共通节点或是被连接到共通节点，例如浮置接地或正电压源。如果共通节点是正电压源，那么来自此正电压源的电压标准应该被设定为即足够高以阻止击穿又足够低以维持正确抹除所需要的横向电场。如果节点601和602是共通节点并且某个特定的放电晶体管处于导通状态，那么连接于放电晶体管的对应金属线就会被耦接到共通节点。如果放电系统501作为受限电流源，那么节点601或602可以是电流源或连接到电流源。当放电晶体管导通时，会由作为电流源或连接到电流源的对应节点601或602放电，从而提供受限电流源。
下面结合图5和图6详细说明记忆胞的抹除操作。参见图5，如果在抹除操作中于记忆胞503的侧向施加(+)正电压，那么该侧就会截止对应的放电晶体管并且记忆胞的相对一侧就会耦接到如图6所示放电系统501内的共通节点或受限电流源。
例如，在图5中，要抹除氮化物唯读记忆胞503的偶数位元(毗邻偶数位元线BL0、BL2、BL4、BL6等)，利用抹除汲极侧偏压的Y-pass闸极和Y-解码器(或列解码器)，偶数金属位元线(MBL0、MBL2等)可被耦接到正电压源。奇数金属位元线(MBL1、MBL3等)可通过相对应的放电晶体管被耦接到与共通节点或放电系统501中的电流源连接的节点602。为了抹除氮化物唯读记忆胞的奇数位元(毗邻奇数位元线BL1、BL3、BL5、BL7等)，利用抹除汲极侧偏压的Y-pass闸极和Y-解码器(或列解码器)，奇数金属位元线(MBL1、MBL3等)可被耦接到正电压源。偶数金属位元线(MBL0、MBL2等)可通过相对应的放电晶体管被耦接到与共通节点或电流源连接的节点601。
下面的表5所示为在用户模式和测试模式下示例性的抹除图5所示记忆体阵列500中的位元所用的电压值。
表5
用户模式 测试模式
偶数位元 奇数位元 偶数位元 奇数位元
WL VG(-3V) VG(-3V) VG(-3V) VG(-3V)
MBL偶数 VD(4-8V) VS(501) VD(4-8V) VS(501)
MBL奇数 VS(501) VD(4-8V) VS(501) VD(4-8V)
SEL 0/1 11V 11V 11V 接地
SEL 2/3 11V 11V 接地 11V
BL偶数 VD(4-8V) VS(501) VD(4-8V) 浮置
BL奇数 VS(501) VD(4-8V) 浮置 VD(4-8V)
参见图5，在用户模式抹除操作期间，记忆胞503在汲极节点耦接到正泵电路并且记忆胞503在源极节点耦接到共通节点或放电系统501的受限电流源(例如：选择输入SEL0至SEL3都打开)。通过将两个或以上记忆胞的源极耦接一个共通节点，被抹除的记忆体阵列中的每个氮化物唯读记忆体单元的源极侧电压被平衡并互相相等，从而提供了一个足够高以阻止击穿且又足够低以维持抹除操作所需的横向电场的合适电压标准。
采用上述方式，记忆体阵列500整个记忆胞的抹除一致性得到了改善。在抹除操作的测试模式中，记忆胞在源极节点被分离并通过使选择输入SEL0至SEL3中一半打开另一半关闭使其保持浮置。因此，在测试模式抹除操作期间每列氮化物唯读记忆胞的源极侧(BLn)电压都可以由于边缘缺陷导致位元线耦接或泄漏电流而不相同，这些边缘包括如埋入汲极氧化物崩溃、源极汲极间的漏电流等。源极侧电压与记忆胞电压不同会导致抹除能力和速度的不一致。这就使抹除操作容易鉴别出令人不满意的记忆胞硬缺陷。
图7是鉴别执行缺陷抹除操作的边缘记忆胞的一个实例的流程图。首先，整个记忆体阵列被预编程为“0”(步骤702)。接着，采用测试模式抹除偏压抹除整个记忆体阵列(步骤704)。抹除操作后对所有记忆块进行校验(步骤706)。如果存在校验失败的记忆块，那么确定该记忆块是否为最后的记忆块。如果是，操作流程700返回到步骤704。如果否，操作流程700返回到步骤706。
步骤706中，如果记忆块校验通过，那么检查整个记忆块的临界电压(VT)分布并鉴别出难抹除位元(步骤708)。通过鉴别过程，包括可能与其他记忆胞的操作特性不一致的缺陷记忆胞或边缘记忆胞可被确定。可使用记忆体阵列中可得到的拟记忆胞(dummy cell)或后备记忆胞取代缺陷或边缘记忆胞，如通过重写拟记忆胞或后备记忆胞使其成为记忆体阵列中的组成部分。因此可实现阵列的操作完整性(integrity)或一致性(uniformity)。
参见图8，为示例性的临界电压(VT)分布，图中显示出边缘记忆胞的Vt分布偏离非边缘记忆胞的分布。EV代表抹除校验WL电压、RD代表读WL电压、PV代表编程校验WL电压。
图9是鉴别执行缺陷抹除操作的边缘记忆胞的流程图。最初，整个记忆体阵列被预编程为“0”(步骤902)。接着，整个阵列被抹除“N”次，例如，通过注入电洞。如图8所示，用VT分布检查记忆块，这样就从非难抹除位元中鉴别出难抹除位元。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视前述的权利要求所界定为准。

Claims (27)

1.一种氮化物唯读记忆体阵列，包括：
多个记忆胞；和
第一、第二位元线，所述第一、第二位元线耦接到所述记忆胞的相对两侧，在抹除操作中，记忆胞的一侧接收一个正电压而另一侧耦接到一共通节点或受限电流源。
2.根据权利要求1所述的氮化物唯读记忆体阵列，还包括耦接到每个位元线的至少一个放电晶体管，提供正电压的一侧关闭对应的放电晶体管，而另一侧导通对应的放电晶体管，从而与所述共通节点或受限电流源耦接。
3.根据权利要求1所述的氮化物唯读记忆体阵列，其中所述共通节点与足够阻止击穿并维持横向电场以便执行抹除操作的电压标准相关联。
4.根据权利要求1所述的氮化物唯读记忆体阵列，其中所述受限电流源与根据能隙间抹除电流标准和正泵电路负载电流标准的比率的电流标准相关联。
5.一种鉴别氮化物唯读记忆体阵列中的边缘记忆胞的方法，该方法包括：
将所述记忆体阵列内的记忆胞的位元预编程到一预定值；
抹除所述记忆体阵列内的记忆胞；及
根据抹除期间所述记忆胞的临界电压分布以鉴别所述记忆体阵列中的边缘记忆胞。
6.根据权利要求5所述的鉴别氮化物唯读记忆体阵列中的边缘记忆胞的方法，鉴别边缘记忆胞包括根据所述记忆胞的电压分布确定难抹除位元。
7.根据权利要求6所述的鉴别氮化物唯读记忆体阵列中的边缘记忆胞的方法，其中所述的难抹除位元的电压分布偏离非难抹除位元的电压分布。
8.根据权利要求7所述的鉴别氮化物唯读记忆体阵列中的边缘记忆胞的方法，其中所述的难抹除位元被确定为执行抹除操作的边缘记忆胞。
9.一种氮化物唯读记忆胞，包括：
第一节点，接受一负电压；
第二节点，接受一正电压或耦接到一共通节点；
第三节点，接受一正电压或耦接到一共通节点，当第二节点接受正电压时，该第三节点耦接到一共通节点。
10.根据权利要求9所述的氮化物唯读记忆胞，当第三节点接受正电压时，所述的第二节点耦接到一共通节点。
11.根据权利要求9所述的氮化物唯读记忆胞，其中所述的共通节点与一电压标准相关联，该电压标准足够阻止击穿并维持一横向电场以便进行抹除操作。
12.一种氮化物唯读记忆胞，包括：
第一节点，接受负电压；
第二节点，接受正电压或耦接到一受限电流源；及
第三节点，接受正电压或耦接到一受限电流源，当第二节点接受正电压时第三节点耦接到一共通节点。
13.根据权利要求12所述的氮化物唯读记忆胞，当第三节点接受正电压时其中所述的第二节点耦接到一受限电流源。
14.根据权利要求12所述的氮化物唯读记忆胞，其中所述的受限电流源的电流标准是根据能阶抹除电流标准和提供正电压的正泵电路负载电流标准的比率取得的。
15.一种氮化物唯读记忆体阵列，包括：
多个记忆胞，每个记忆胞都具有第一、第二和第三节点；
一负泵电路，向所述记忆胞的第一节点提供负电压；
一正泵电路，向所述记忆胞的第二或第三节点提供正电压；及
一共通节点或受限电流源耦接到第二或第三节点，该第二或第三节点耦接到共通节点或受限电流源，并且另一节点耦接到所述正泵电路。
16.根据权利要求15所述的氮化物唯读记忆体阵列，其中如果第二节点被耦接到正泵电路，那么第三节点被耦接到共通节点或受限电流源。
17.根据权利要求15所述的氮化物唯读记忆体阵列，其中如果第三节点被耦接到正泵电路，那么第二节点被耦接到共通节点或受限电流源。
18.根据权利要求15所述的氮化物唯读记忆体阵列，利用记忆胞的电压分布鉴别其中所述的具有难抹除位元的记忆胞。
19.根据权利要求18所述的氮化物唯读记忆体阵列，其中所述的具有难抹除位元的记忆胞的电压分布偏离没有难抹除位元的记忆胞。
20.根据权利要求15所述的氮化物唯读记忆体阵列，还包括：
耦接到记忆胞第二节点的第一组位元连接线；和
耦接到记忆胞第三节点的第二组位元连接线，并且其中每个位元连接线都被耦接到一下拉晶体管，该晶体管取决于第二和第三节点的耦接有选择地开启和关闭。
21.一种鉴别记忆胞的方法，包括：
将包括有多个记忆胞块的记忆体阵列编程；
抹除记忆体阵列；
校验记忆体阵列的每一个记忆胞块；及
根据一临界电压分布确定鉴别边缘记忆胞块。
22.根据权利要求21所述的鉴别记忆胞的方法，其所述的编程包括将记忆体阵列的记忆胞块编程为0。
23.根据权利要求22所述的鉴别记忆胞的方法，其所述的抹除包括用一次测试模式抹除偏压操作抹除记忆体阵列。
24.根据权利要求23所述的鉴别记忆胞的方法，其所述的确定包括鉴别出难抹除记忆胞块。
25.根据权利要求24所述的鉴别记忆胞的方法，还包括：
用拟记忆胞块或后备记忆胞块取代被确认的边缘记忆胞块。
26.一种检测记忆体阵列的方法，包括：
将记忆体阵列中的所有记忆胞预编程为0逻辑标准；
采用电洞注入制程抹除记忆体阵列；和
根据记忆体阵列中记忆胞块的临界电压分布鉴别出记忆体阵列中的难抹除记忆胞。
27.根据权利要求26所述的检测记忆体阵列的方法，其中所述的电洞注入制程包括向记忆胞注射N次电洞，其中N为整数。
CNB2005101173742A 2004-11-04 2005-11-03 存储单元及其鉴别方法以及存储器阵列及其检测方法 Expired - Fee Related CN100481263C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62455304P 2004-11-04 2004-11-04
US60/624,553 2004-11-04
US11/096,878 2005-04-01

Publications (2)

Publication Number Publication Date
CN1881470A true CN1881470A (zh) 2006-12-20
CN100481263C CN100481263C (zh) 2009-04-22

Family

ID=37519622

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101173742A Expired - Fee Related CN100481263C (zh) 2004-11-04 2005-11-03 存储单元及其鉴别方法以及存储器阵列及其检测方法

Country Status (2)

Country Link
US (3) US7535771B2 (zh)
CN (1) CN100481263C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7881121B2 (en) * 2006-09-25 2011-02-01 Macronix International Co., Ltd. Decoding method in an NROM flash memory array
US7986564B2 (en) * 2008-09-19 2011-07-26 Macronix International Co., Ltd. High second bit operation window method for virtual ground array with two-bit memory cells
TWI555024B (zh) * 2014-12-17 2016-10-21 旺宏電子股份有限公司 記憶體裝置及其資料抹除方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724289A (en) * 1993-09-08 1998-03-03 Fujitsu Limited Nonvolatile semiconductor memory capable of selectively performing a pre-conditioning of threshold voltage before an erase self-test of memory cells and a method related therewith
US6633496B2 (en) * 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
US6222779B1 (en) * 1998-04-24 2001-04-24 Kabushiki Kaisha Toshiba Semiconductor storage device with automatic write/erase function
KR100308192B1 (ko) 1999-07-28 2001-11-01 윤종용 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시 메모리장치 및 그것의 소거 방법
TW511203B (en) 2001-04-20 2002-11-21 Macronix Int Co Ltd Erase method of flash memory
US6643181B2 (en) * 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US7073103B2 (en) * 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
US6909639B2 (en) * 2003-04-22 2005-06-21 Nexflash Technologies, Inc. Nonvolatile memory having bit line discharge, and method of operation thereof
US7085170B2 (en) * 2003-08-07 2006-08-01 Micron Technology, Ind. Method for erasing an NROM cell
US6967873B2 (en) * 2003-10-02 2005-11-22 Advanced Micro Devices, Inc. Memory device and method using positive gate stress to recover overerased cell
US6834012B1 (en) * 2004-06-08 2004-12-21 Advanced Micro Devices, Inc. Memory device and methods of using negative gate stress to correct over-erased memory cells
KR100672938B1 (ko) * 2004-07-21 2007-01-24 삼성전자주식회사 플래시 메모리를 위한 선택적 소거 방법
US7236404B2 (en) * 2005-08-24 2007-06-26 Macronix International Co. Ltd. Structures and methods for enhancing erase uniformity in an NROM array
US8098525B2 (en) * 2007-09-17 2012-01-17 Spansion Israel Ltd Pre-charge sensing scheme for non-volatile memory (NVM)

Also Published As

Publication number Publication date
CN100481263C (zh) 2009-04-22
US20060092709A1 (en) 2006-05-04
US20110019473A1 (en) 2011-01-27
US7830723B2 (en) 2010-11-09
US20090225605A1 (en) 2009-09-10
US7535771B2 (en) 2009-05-19
US8174904B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
US7561469B2 (en) Programming method to reduce word line to word line breakdown for NAND flash
US7742338B2 (en) Local self-boost inhibit scheme with shielded word line
DE69830089T2 (de) Mehrpegelspeicher
US7414891B2 (en) Erase verify method for NAND-type flash memories
JP3912937B2 (ja) 非導電性のチャージトラップゲートを利用した多ビット不揮発性メモリ
JP3869891B2 (ja) 浮遊ゲートメモリセルプログラミング法
US20070047327A1 (en) Erase method for flash memory
US20070047314A1 (en) Programming method for NAND EEPROM
US20050078515A1 (en) Non-volatile memory with test rows for disturb detection
US20070291542A1 (en) Programming method for NAND flash
JP2000222893A (ja) 不揮発性半導体記憶装置への情報の書き込み方法
JP2004529448A (ja) 改良された消去方法に立脚した一層高いプログラムｖｔおよび一層高速なプログラム速度
US7639533B2 (en) Multi-level memory cell programming methods
JP5058461B2 (ja) フラッシュメモリのための選択的消去方法
IL152465A (en) Method for erasing a memory cell
KR20060129806A (ko) 플래시 메모리 장치 및 그것의 소거 방법
US6438037B1 (en) Threshold voltage compacting for non-volatile semiconductor memory designs
JP2005011490A (ja) 半導体装置
US20080084761A1 (en) Hybrid programming methods and systems for non-volatile memory storage elements
KR20120124056A (ko) 유니버설 이중 전하 보유 트랜지스터 플래시 ｎｏｒ 셀, 이중 전하 보유 트랜지스터 플래시 ｎｏｒ 셀 메모리 및 그 작동 방법
US7548458B2 (en) Methods of biasing a multi-level-cell memory
CN1881470A (zh) 记忆胞及其鉴别方法以及记忆体阵列及其检测方法
CN1988040A (zh) 操作电荷陷获存储器单元串的方法及装置
KR100600951B1 (ko) 플래시 메모리 소자 및 그 포스트 프로그램 방법
CN1306597C (zh) 操作存储单元以及元件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20201103

CF01 Termination of patent right due to non-payment of annual fee